JP2011211592A - Noise generating circuit and receiving circuit - Google Patents

Noise generating circuit and receiving circuit Download PDF

Info

Publication number
JP2011211592A
JP2011211592A JP2010078548A JP2010078548A JP2011211592A JP 2011211592 A JP2011211592 A JP 2011211592A JP 2010078548 A JP2010078548 A JP 2010078548A JP 2010078548 A JP2010078548 A JP 2010078548A JP 2011211592 A JP2011211592 A JP 2011211592A
Authority
JP
Japan
Prior art keywords
circuit
inductor
noise
signal
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010078548A
Other languages
Japanese (ja)
Other versions
JP5348050B2 (en
Inventor
Yoichi Kawano
陽一 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010078548A priority Critical patent/JP5348050B2/en
Publication of JP2011211592A publication Critical patent/JP2011211592A/en
Application granted granted Critical
Publication of JP5348050B2 publication Critical patent/JP5348050B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a noise generating circuit which does not affect the operation of an input signal in a state the noise generating circuit is built in a chip.SOLUTION: A noise generating circuit includes a signal line 20, and a noise source circuit 18 coupling the signal line and fixed potential. The noise source circuit includes a resistor 12, a switch element 11 connected to the resistor in series thereto, and a first inductor 13 connected to the switch element in parallel.

Description

本願開示は、雑音発生回路及び受信回路に関する。   The present disclosure relates to a noise generation circuit and a reception circuit.

無線受信回路において評価すべき性能指標の１つに雑音指数がある。雑音指数ＮＦ（Noise Figure）は、増幅器の入力の信号対雑音比Ｓｉ／Ｎｉと増幅器の出力の信号対雑音比Ｓｏ／Ｎｏとの比率として定義される。即ち、雑音指数ＮＦ＝（Ｓｉ／Ｎｉ）／Ｓｏ／Ｎｏである。増幅器の内部において雑音が発生するので、出力の信号対雑音比は入力の信号対雑音比よりも小さくなってしまう。ここでＳｏ／Ｓｉが増幅器の利得Ｇとなるので、雑音指数ＮＦは利得Ｇを用いてＮｏ／（ＧＮｉ）と表わすことができる。これにより、増幅器の入力として所定の電力の雑音を印加し、増幅器の出力の電力を測定すれば、雑音指数を求めることができる。   One of the performance indexes to be evaluated in the radio reception circuit is a noise figure. The noise figure NF (Noise Figure) is defined as the ratio between the signal-to-noise ratio Si / Ni at the input of the amplifier and the signal-to-noise ratio So / No at the output of the amplifier. That is, the noise figure NF = (Si / Ni) / So / No. Since noise is generated inside the amplifier, the output signal-to-noise ratio becomes smaller than the input signal-to-noise ratio. Here, since So / Si becomes the gain G of the amplifier, the noise figure NF can be expressed as No / (GNi) using the gain G. Thereby, a noise figure can be obtained by applying noise of a predetermined power as an input of the amplifier and measuring the power of the output of the amplifier.

一般に、受信回路等の雑音指数を測定するためには、受信回路の外部入力端子に雑音発生器を接続して、雑音発生器により発生した雑音を受信回路に印加する。このような測定方法では、雑音指数を評価するために、外部雑音発生器、コンタクトプローブ、外部試験装置等が必要になる。受信回路が対象とする無線信号が高い周波数である場合、高周波信号用の高価なコンタクトプローブや外部試験装置が必要になり、チップの出荷試験コストの増大につながる。   In general, in order to measure a noise figure of a receiving circuit or the like, a noise generator is connected to an external input terminal of the receiving circuit, and noise generated by the noise generator is applied to the receiving circuit. Such a measurement method requires an external noise generator, a contact probe, an external test device, etc. in order to evaluate the noise figure. When the radio signal targeted by the receiving circuit has a high frequency, an expensive contact probe for high-frequency signals and an external test device are required, leading to an increase in chip shipping test costs.

上記の点を鑑みて、雑音発生回路をチップ内に内蔵することが考えられる。増幅器の入力端に接続しておく内蔵の雑音発生回路としては、抵抗素子とスイッチ素子とを直列に接続したものを用いることができる。雑音指数の測定時には、スイッチ素子をオンにして抵抗素子に電圧を印加し電流を流すことにより熱雑音を発生させ、この熱雑音を増幅器に印加すればよい。この場合の入力雑音電力Ｎｉは、ｋをボルツマン定数、Ｔを導体の絶対温度、Ｂを帯域幅として、Ｎｉ＝ｋＴＢとなる。   In view of the above points, it is conceivable to incorporate a noise generation circuit in the chip. As a built-in noise generation circuit connected to the input terminal of the amplifier, a circuit in which a resistance element and a switch element are connected in series can be used. When measuring the noise figure, the switch element is turned on, a voltage is applied to the resistance element and a current is caused to flow to generate thermal noise, and this thermal noise may be applied to the amplifier. The input noise power Ni in this case is Ni = kTB, where k is the Boltzmann constant, T is the absolute temperature of the conductor, and B is the bandwidth.

特開２００２−２４６９３４号公報JP 2002-246934 A

受信回路の通常の通信動作時には、受信信号が雑音発生回路の抵抗素子に流れてしまわないように、上記スイッチ素子をオフ状態にして抵抗素子を入力信号経路から切り離す。このスイッチ素子としては一般にトランジスタやダイオード等が用いられる。しかしながら、オフ状態のトランジスタやダイオードは容量として作用してしまう。受信した入力信号が高い周波数であるほど、より大きな電流がオフ状態のスイッチ素子を介して流れてしまうことになり、受信信号のエネルギーが損なわれてしまう。その結果、受信回路の受信利得が低下してしまう。   During normal communication operation of the receiving circuit, the switching element is turned off and the resistive element is disconnected from the input signal path so that the received signal does not flow to the resistive element of the noise generating circuit. As this switch element, a transistor, a diode or the like is generally used. However, an off-state transistor or diode acts as a capacitor. As the received input signal has a higher frequency, a larger current flows through the switch element in the off state, and the energy of the received signal is impaired. As a result, the reception gain of the receiving circuit is lowered.

発明の一観点によれば、信号線と、前記信号線と固定電位との間を結合する雑音源回路とを含み、前記雑音源回路は、抵抗と、前記抵抗に直列に接続されるスイッチ素子と、前記スイッチ素子に並列に接続される第１のインダクタとを含む雑音発生回路が提供される。   According to one aspect of the present invention, a signal line and a noise source circuit that couples between the signal line and a fixed potential are included, and the noise source circuit includes a resistor and a switch element connected in series to the resistor. And a first inductor connected in parallel to the switch element.

発明の別の一観点によれば、信号線と、前記信号線と固定電位との間を結合する雑音源回路と、前記信号線の信号を入力とする増幅器と、前記増幅器の出力の電力を検出する電力検出回路とを含み、前記雑音源回路は、抵抗と、前記抵抗に直列に接続されるスイッチ素子と、前記スイッチ素子に並列に接続されるインダクタとを含む受信回路が提供される。   According to another aspect of the invention, a signal line, a noise source circuit that couples between the signal line and a fixed potential, an amplifier that receives a signal of the signal line, and an output power of the amplifier A receiving circuit including a resistor, a switch element connected in series to the resistor, and an inductor connected in parallel to the switch element;

本願開示の少なくとも１つの実施例によれば、チップに内蔵した状態において入力信号の動作に影響を与えない雑音発生回路、及びそのような雑音発生回路を内蔵した受信回路を提供することができる。   According to at least one embodiment of the present disclosure, it is possible to provide a noise generation circuit that does not affect the operation of an input signal in a state of being incorporated in a chip, and a reception circuit incorporating such a noise generation circuit.

図１は、チップ内蔵型の雑音発生回路の構成の第１の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of a configuration of a chip built-in noise generation circuit. 図２は、ダイオードとインダクタとの並列接続の動作について説明するための図である。FIG. 2 is a diagram for explaining the operation of the parallel connection of the diode and the inductor. 図３は、チップ内蔵型の雑音発生回路の構成の第２の実施例を示す図である。FIG. 3 is a diagram showing a second embodiment of the configuration of the chip built-in noise generation circuit. 図４は、図３の回路の雑音指数測定時の動作を示す図である。FIG. 4 is a diagram showing the operation of the circuit of FIG. 3 when measuring the noise figure. 図５は、図３の回路のＲＦ信号入力時の動作を示す図である。FIG. 5 is a diagram illustrating the operation of the circuit of FIG. 3 when an RF signal is input. 図６は、負荷側が開放状態となったときのトランスフォーマの特性を説明するための図である。FIG. 6 is a diagram for explaining the characteristics of the transformer when the load side is in an open state. 図７は、図３に示す回路の変形例を示す図である。FIG. 7 is a diagram showing a modification of the circuit shown in FIG. 図８は、受信回路の構成の一例を示す図である。FIG. 8 is a diagram illustrating an example of the configuration of the receiving circuit.

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、チップ内蔵型の雑音発生回路の構成の第１の実施例を示す図である。図１に示す雑音発生回路は、信号線２０、ダイオード１１、抵抗素子１２、インダクタ１３、及びチョークインダクタ１４を含む。ダイオード１１、抵抗素子１２、及びインダクタ１３を含む回路部分が雑音源回路１８であり、この雑音源回路１８が、信号線２０とグランド電位（固定電位）との間を結合する。ダイオード１１はスイッチ素子として機能し、抵抗素子１２に直列に接続される。またインダクタ１３は、スイッチ素子として機能するダイオード１１に並列に接続される。   FIG. 1 is a diagram showing a first embodiment of a configuration of a chip built-in noise generation circuit. The noise generating circuit shown in FIG. 1 includes a signal line 20, a diode 11, a resistance element 12, an inductor 13, and a choke inductor 14. A circuit portion including the diode 11, the resistor element 12, and the inductor 13 is a noise source circuit 18. The noise source circuit 18 couples the signal line 20 and a ground potential (fixed potential). The diode 11 functions as a switching element and is connected in series with the resistance element 12. The inductor 13 is connected in parallel to the diode 11 that functions as a switch element.

図１の雑音発生回路を無線受信回路等に適用した例の場合、ＲＦ入力端子１０に印加される入力ＲＦ（Radio Frequency）信号は、ＲＦ入力端子１０と容量２０との間を接続する信号線２０、及び容量２１を介して低雑音増幅器２２に入力される。低雑音増幅器２２により、入力ＲＦ（Radio Frequency）信号を増幅する。この低雑音増幅器２２の雑音指数を測定するために、低雑音増幅器２２の入力側に上述の雑音発生回路を設ける。   In the example in which the noise generation circuit of FIG. 1 is applied to a wireless reception circuit or the like, an input RF (Radio Frequency) signal applied to the RF input terminal 10 is a signal line connecting the RF input terminal 10 and the capacitor 20. 20 and the capacitor 21 to be input to the low noise amplifier 22. An input RF (Radio Frequency) signal is amplified by the low noise amplifier 22. In order to measure the noise figure of the low noise amplifier 22, the above-described noise generation circuit is provided on the input side of the low noise amplifier 22.

雑音指数測定時には、端子Ｖｄｉｏに電源電圧（例えば３．３Ｖ）を印加する。電源電圧の印加により、スイッチ素子として機能するダイオード１１がオンし、電流が抵抗素子１２を通って流れる。抵抗素子１２により熱雑音が発生し、この熱雑音が低雑音増幅器２２に印加される。後述するようにして低雑音増幅器２２の出力の雑音電力を測定することで、低雑音増幅器２２の雑音指数を測定することができる。   At the time of noise figure measurement, a power supply voltage (for example, 3.3 V) is applied to the terminal Vdio. By applying the power supply voltage, the diode 11 functioning as a switch element is turned on, and a current flows through the resistance element 12. Thermal noise is generated by the resistance element 12, and this thermal noise is applied to the low noise amplifier 22. The noise figure of the low noise amplifier 22 can be measured by measuring the noise power at the output of the low noise amplifier 22 as described later.

無線受信回路として動作してＲＦ入力端子１０に信号入力がある場合には、端子Ｖｄｉｏは例えばグランド電位に接続しておく。チョークインダクタ１４は、高周波である入力信号の周波数帯域においては、開放状態に近い状態となり、信号成分が電源電位側に漏れるのを防ぐ。またこの時、ダイオード１１には閾値以下の電圧しか印加されないために、スイッチ素子であるダイオード１１はオフ状態となっている。なおダイオード１１は必要に応じて複数個を縦積み（直列に接続）することにより、所望の閾値電圧を有するスイッチ素子を構成することができる。   When operating as a wireless receiving circuit and there is a signal input to the RF input terminal 10, the terminal Vdio is connected to a ground potential, for example. The choke inductor 14 is close to an open state in the frequency band of an input signal having a high frequency, and prevents the signal component from leaking to the power supply potential side. At this time, since only a voltage equal to or lower than the threshold value is applied to the diode 11, the diode 11 which is a switch element is in an OFF state. Note that a plurality of diodes 11 can be stacked vertically (connected in series) as necessary to form a switch element having a desired threshold voltage.

ダイオード１１がオフ状態であるとき、ダイオード１１はジャンクション容量Ｃの容量値を有する容量素子と等価となる。従って、インダクタ１３が設けられていないとすると、入力信号の周波数が高いほどダイオード１１のインピーダンスが小さくなり、信号線２０からグランド電位への信号電流の損失が大きくなってしまう。しかしながら図１の雑音源回路にはインダクタ１３がダイオード１１と並列に接続されており、並列共振回路を構成している。即ち、開放状態のスイッチ素子の容量（オフ状態のダイオード１１の容量）とインダクタ１３との並列接続において、信号線２０を伝搬する所定の周波数帯域の信号が共振周波数となるように、インダクタ１３のインダクタンスを選択してある。例えばこの周波数帯域の中心周波数が共振周波数となるようにインダクタ１３のインダクタンスを選択してよい。或いは、例えばキャリア周波数が共振周波数となるようにインダクタ１３のインダクタンスを選択してよい。並列共振回路のインピーダンスは、共振周波数において値が理想的には無限大となるシャープなピークを有する。即ち、共振周波数で動作する並列共振回路においては、無限大に近い電流が回路中をループ状に流れることにより回路両端に大きな電圧を生成しながらも、回路の外部との間で流入及び流出する電流は殆どゼロとなり、開放状態を実現する。これにより、ＲＦ入力信号の電流が信号線２０からグランド電位に流れてしまうのを防ぐことができる。   When the diode 11 is in the OFF state, the diode 11 is equivalent to a capacitive element having a capacitance value of the junction capacitance C. Therefore, if the inductor 13 is not provided, the higher the frequency of the input signal, the smaller the impedance of the diode 11 and the greater the loss of signal current from the signal line 20 to the ground potential. However, the inductor 13 is connected in parallel with the diode 11 in the noise source circuit of FIG. 1 to form a parallel resonance circuit. That is, in the parallel connection of the capacitance of the switch element in the open state (capacitance of the diode 11 in the off state) and the inductor 13, the inductor 13 has a resonance frequency so that a signal in a predetermined frequency band propagating through the signal line 20 has a resonance frequency. Inductance is selected. For example, the inductance of the inductor 13 may be selected so that the center frequency of this frequency band becomes the resonance frequency. Alternatively, for example, the inductance of the inductor 13 may be selected so that the carrier frequency becomes the resonance frequency. The impedance of the parallel resonant circuit has a sharp peak whose value is ideally infinite at the resonant frequency. That is, in a parallel resonant circuit operating at a resonant frequency, a current close to infinity flows in a loop in the circuit, generating a large voltage at both ends of the circuit, but flowing in and out of the circuit. The current is almost zero, realizing an open state. As a result, the current of the RF input signal can be prevented from flowing from the signal line 20 to the ground potential.

図２は、ダイオード１１とインダクタ１３との並列接続の動作について説明するための図である。図２（ａ）には、ダイオード１１とインダクタ１３との並列接続回路のＲＦ信号入力動作時の等化回路を示す。上記説明したように、ＲＦ信号入力動作時には、ダイオード１１とインダクタ１３との並列接続回路は、容量ＣとインダクタンスＬとを有する並列共振回路として動作する。従って、並列共振回路は、共振周波数を含むＲＦ信号入力の周波数帯域においてインピーダンスが大きな略開放状態となり、ＲＦ信号入力の電力損失を防ぐことができる。また図２（ｂ）には、ダイオード１１とインダクタ１３との並列接続回路の雑音指数測定時の等化回路を示す。上記説明したように、雑音指数測定時にはダイオード１１がオンして導通状態となることにより、図２（ｂ）に示すような短絡状態の回路となる。これにより電流が抵抗素子１２を通って流れ、抵抗素子１２により発生した熱雑音を低雑音増幅器２２に印加することができる。   FIG. 2 is a diagram for explaining the operation of the parallel connection of the diode 11 and the inductor 13. FIG. 2A shows an equalization circuit in the RF signal input operation of the parallel connection circuit of the diode 11 and the inductor 13. As described above, during the RF signal input operation, the parallel connection circuit of the diode 11 and the inductor 13 operates as a parallel resonance circuit having the capacitance C and the inductance L. Accordingly, the parallel resonant circuit is in a substantially open state with a large impedance in the frequency band of the RF signal input including the resonant frequency, and can prevent power loss of the RF signal input. FIG. 2B shows an equalization circuit at the time of noise figure measurement of the parallel connection circuit of the diode 11 and the inductor 13. As described above, when the noise figure is measured, the diode 11 is turned on to be in a conductive state, resulting in a short circuit as shown in FIG. As a result, current flows through the resistance element 12, and thermal noise generated by the resistance element 12 can be applied to the low noise amplifier 22.

なお上記の構成例では、スイッチ素子としてダイオード１１を用いたが、この例に限定されるものではない。スイッチ素子として、例えばトランジスタを用い、トランジスタの制御端子（例えばゲート端子）に適宜制御信号を印加して、スイッチ素子のオン及びオフを制御してもよい。   In the above configuration example, the diode 11 is used as the switch element, but the present invention is not limited to this example. For example, a transistor may be used as the switch element, and a control signal may be appropriately applied to a control terminal (eg, a gate terminal) of the transistor to control on and off of the switch element.

図３は、チップ内蔵型の雑音発生回路の構成の第２の実施例を示す図である。図３において、図１と同一又は対応する構成要素は同一の番号で参照し、その説明は適宜省略する。図３に示す雑音発生回路は、信号線２０、ダイオード１１、抵抗素子１２、インダクタ１３、チョークインダクタ１４、及びトランスフォーマを構成するインダクタ３１及び３２を含む。ダイオード１１、抵抗素子１２、インダクタ１３、並びにインダクタ３１及び３２を含む回路部分が雑音源回路であり、この雑音源回路が、信号線２０とグランド電位との間を結合する。ダイオード１１はスイッチ素子として機能し、抵抗素子１２に直列に接続される。インダクタ１３は、スイッチ素子として機能するダイオード１１に並列に接続される。インダクタ３１は、信号線２０とグランド電位との間を結合する。インダクタ３２はインダクタ３１と誘導結合され、インダクタ３１及び３２でトランスフォーマを構成する。抵抗素子１２、ダイオード１１、及びインダクタ１３からなる回路部分がインダクタ３２に直列に接続され、当該回路部分とインダクタ３２とを含む回路によりグランド電位と電圧印加端子Ｖｄｉｏとの間を結合する。なお雑音源回路と直列に接続されるチョークインダクタ１４が設けられているが、このチョークインダクタ１４は必ずしも必要な回路ではない。但し、以下に説明する並列共振回路による共振周波数近傍での開放状態が十分でない場合には、チョークインダクタ１４が設けられていることが好ましい。   FIG. 3 is a diagram showing a second embodiment of the configuration of the chip built-in noise generation circuit. 3, the same or corresponding elements as those in FIG. 1 are referred to by the same numerals, and a description thereof will be omitted as appropriate. The noise generation circuit shown in FIG. 3 includes a signal line 20, a diode 11, a resistance element 12, an inductor 13, a choke inductor 14, and inductors 31 and 32 constituting a transformer. A circuit portion including the diode 11, the resistance element 12, the inductor 13, and the inductors 31 and 32 is a noise source circuit, and the noise source circuit couples the signal line 20 and the ground potential. The diode 11 functions as a switching element and is connected in series with the resistance element 12. The inductor 13 is connected in parallel to the diode 11 that functions as a switch element. The inductor 31 couples the signal line 20 and the ground potential. The inductor 32 is inductively coupled to the inductor 31 and the inductors 31 and 32 constitute a transformer. A circuit portion including the resistor element 12, the diode 11, and the inductor 13 is connected in series to the inductor 32, and a circuit including the circuit portion and the inductor 32 is coupled between the ground potential and the voltage application terminal Vdio. Although the choke inductor 14 connected in series with the noise source circuit is provided, the choke inductor 14 is not necessarily a necessary circuit. However, when the open state in the vicinity of the resonance frequency by the parallel resonance circuit described below is not sufficient, the choke inductor 14 is preferably provided.

ダイオード１１とインダクタ１３との並列接続回路は、信号線２０を伝搬する所定の周波数帯域の信号が共振周波数となる並列共振回路を構成している。即ち、開放状態のスイッチ素子の容量（オフ状態のダイオード１１の容量）とインダクタ１３との並列接続において、信号線２０を伝搬する所定の周波数帯域の信号が共振周波数となるように、インダクタ１３のインダクタンスを選択してある。この並列接続回路の動作は図２（ａ）及び（ｂ）に示したとおりである。ＲＦ信号入力動作時には、ダイオード１１とインダクタ１３との並列接続回路は、容量ＣとインダクタンスＬとを有する並列共振回路として動作する。従って、並列接続回路は、共振周波数を含むＲＦ信号入力の周波数帯域においてインピーダンスが大きな略開放状態となる。また雑音指数測定時にはダイオード１１がオンして導通状態となることにより、並列接続回路は、図２（ｂ）に示すような短絡状態の回路となる。   The parallel connection circuit of the diode 11 and the inductor 13 constitutes a parallel resonance circuit in which a signal in a predetermined frequency band propagating through the signal line 20 has a resonance frequency. That is, in the parallel connection of the capacitance of the switch element in the open state (capacitance of the diode 11 in the off state) and the inductor 13, the inductor 13 has a resonance frequency so that a signal in a predetermined frequency band propagating through the signal line 20 has a resonance frequency. Inductance is selected. The operation of this parallel connection circuit is as shown in FIGS. 2 (a) and 2 (b). During the RF signal input operation, the parallel connection circuit of the diode 11 and the inductor 13 operates as a parallel resonance circuit having a capacitance C and an inductance L. Therefore, the parallel connection circuit is in a substantially open state with a large impedance in the frequency band of the RF signal input including the resonance frequency. Further, when the noise figure is measured, the diode 11 is turned on and becomes conductive, so that the parallel connection circuit becomes a short-circuited circuit as shown in FIG.

図４は、図３の回路の雑音指数測定時の動作を示す図である。雑音指数測定時には、電圧印加端子Ｖｄｉｏには、電源電圧（例えば３．３Ｖ）を印加する。電源電圧の印加によりスイッチ素子として機能するダイオード（図３のダイオード１１）が短絡状態となるので、電流が抵抗素子１２を通って流れる。抵抗素子１２により熱雑音４１が発生し、この熱雑音４１がインダクタ３１及び３２からなるトランスフォーマを介して熱雑音４２として信号線２０側に発生し、この熱雑音４２が低雑音増幅器２２に印加される。この低雑音増幅器２２の出力の雑音電力を測定することで、低雑音増幅器２２の雑音指数を測定することができる。   FIG. 4 is a diagram showing the operation of the circuit of FIG. 3 when measuring the noise figure. At the time of noise figure measurement, a power supply voltage (for example, 3.3 V) is applied to the voltage application terminal Vdio. Since the diode functioning as a switch element (diode 11 in FIG. 3) is short-circuited by the application of the power supply voltage, a current flows through the resistance element 12. A thermal noise 41 is generated by the resistance element 12, and the thermal noise 41 is generated on the signal line 20 side as a thermal noise 42 through a transformer including inductors 31 and 32, and this thermal noise 42 is applied to the low noise amplifier 22. The By measuring the noise power at the output of the low noise amplifier 22, the noise figure of the low noise amplifier 22 can be measured.

図５は、図３の回路のＲＦ信号入力時の動作を示す図である。ＲＦ信号入力時には、電圧印加端子Ｖｄｉｏは、例えばグランド電位に接続する。このとき、ＲＦ信号５１がＲＦ入力端子１０から印加されるが、このＲＦ信号５１の周波数に対して図３のダイオード１１及びインダクタ１３からなる並列共振回路は略開放状態となる。これが図５において開放状態５５として示してある。ＲＦ信号入力時にはインダクタ３２に起電力が発生するので、仮にインダクタ１３が設けられていない場合、ダイオード１１の容量を介して、グランドに接続された電圧印加端子Ｖｄｉｏからインダクタ３２側のグランドまでループ電流が流れてしまう。また仮に電圧印加端子Ｖｄｉｏを開放状態（何れの電位にも接続しない浮遊状態）としても、外部端子である電圧印加端子Ｖｄｉｏまでの経路には寄生容量３５が存在し、この寄生容量３５を介してループ電流が流れてしまう。そこで、図３に示す回路構成では、ダイオード１１及びインダクタ１３からなる並列共振回路を設けることで、図５に示すような開放状態５５を実現している。これにより、ループ電流が流れることを防いでいる。   FIG. 5 is a diagram illustrating the operation of the circuit of FIG. 3 when an RF signal is input. When an RF signal is input, the voltage application terminal Vdio is connected to a ground potential, for example. At this time, the RF signal 51 is applied from the RF input terminal 10, and the parallel resonance circuit including the diode 11 and the inductor 13 in FIG. 3 is substantially open with respect to the frequency of the RF signal 51. This is shown as the open state 55 in FIG. Since an electromotive force is generated in the inductor 32 when the RF signal is input, if the inductor 13 is not provided, a loop current flows from the voltage application terminal Vdio connected to the ground to the ground on the inductor 32 side through the capacitance of the diode 11. Will flow. Further, even if the voltage application terminal Vdio is in an open state (floating state not connected to any potential), a parasitic capacitance 35 exists in the path to the voltage application terminal Vdio which is an external terminal. Loop current flows. Therefore, in the circuit configuration shown in FIG. 3, an open state 55 as shown in FIG. 5 is realized by providing a parallel resonance circuit including the diode 11 and the inductor 13. This prevents the loop current from flowing.

図６は、負荷側が開放状態となったときのトランスフォーマの特性を説明するための図である。図６において、１次側のコイルの自己インダクタンスがＬ１、２次側のコイルの自己インダクタンスがＬ２として示されている。また１次側に流れる電流がｉ１とし、２次側に流れる電流がｉ２である。また１次コイルと２次コイルとの間の相互インダクタンスがＭである。このとき、１次側の入力電圧をｖ１は、
ｖ１＝ｊωＬ１・ｉ１＋ｊωＭ・ｉ２
となる。従って、１次側コイルの入力端子からみたインピーダンスＺ１は以下の式で表わされる。 FIG. 6 is a diagram for explaining the characteristics of the transformer when the load side is in an open state. In FIG. 6, the self-inductance of the primary side coil is shown as L1, and the self-inductance of the secondary side coil is shown as L2. The current flowing on the primary side is i1, and the current flowing on the secondary side is i2. The mutual inductance between the primary coil and the secondary coil is M. At this time, the primary side input voltage v1 is
v1 = jωL1 · i1 + jωM · i2
It becomes. Therefore, the impedance Z1 seen from the input terminal of the primary coil is expressed by the following equation.

Ｚ１＝ｖ１／ｉ１＝ｊωＬ１＋ｊωＭ・ｉ２／ｉ１
なお相互インダクタンスＭは、結合係数をＫとしてＫ・（Ｌ１・Ｌ２）１／２と表わされる。 Z1 = v1 / i1 = jωL1 + jωM · i2 / i1
The mutual inductance M is expressed as K · (L1 · L2) 1/2 where K is the coupling coefficient.

ここで、トランスフォーマの２次側が開放状態の場合（即ち図６の負荷ＺＬが無限大の場合）、誘導電流ｉ２がゼロとなるので、１次側からみたインピーダンスＺ１は、
Ｚ１＝ｊωＬ１
となる。即ち、２次側が開放状態の場合には、１次側のコイルのみが単体で設けられている場合と等価な状態となる。 Here, (if the load Z L is infinite i.e. FIG. 6) the secondary side of the transformer when the open state, the induced current i2 becomes zero, the impedance Z1 viewed from the primary side,
Z1 = jωL1
It becomes. That is, when the secondary side is in an open state, the state is equivalent to the case where only the primary side coil is provided alone.

従って、図５に示すＲＦ信号入力時には、信号線２０にインダクタ３１単体がシャントインダクタ（グランドに接続されるインダクタ）として設けられている構成と等価な状態となる。インダクタ３１として十分に大きなインダクタンスを有するものを設けておけば、高周波である入力信号５１の周波数帯域においては、開放状態に近い状態となり、信号成分がグランド電位側に漏れるのを防ぐことができる。   Therefore, when the RF signal shown in FIG. 5 is input, the signal line 20 is equivalent to a configuration in which the single inductor 31 is provided as a shunt inductor (inductor connected to the ground). If an inductor having a sufficiently large inductance is provided as the inductor 31, the frequency band of the input signal 51 having a high frequency becomes a state close to an open state, and the signal component can be prevented from leaking to the ground potential side.

また図５に示す回路において、インダクタ３１は、ＥＳＤ（Electrostatic Discharge）保護回路としても動作する。即ち、インダクタ３１は、静電気放電による破壊を防ぐために、チップの端子１０に正又は負の高電圧であるＥＳＤ５２が印加されたときに、電荷をグランドに逃がす経路を提供する。このように静電気のエネルギーをグランドに逃がすことで半導体素子を保護することができる。チップ端子１０への静電気放電により生成されるＥＳＤ５２は、ＲＦ信号５１の周波数と比較して低い周波数側に大部分のエネルギーが分布している。従って、インダクタ３１は、ＲＦ信号５１に対しては開放状態に近い状態を提供するが、ＥＳＤ５２に対しては十分にエネルギーを逃がす放電経路を提供することができる。   In the circuit shown in FIG. 5, the inductor 31 also operates as an ESD (Electrostatic Discharge) protection circuit. That is, the inductor 31 provides a path for releasing charges to the ground when the ESD 52, which is a positive or negative high voltage, is applied to the terminal 10 of the chip in order to prevent breakdown due to electrostatic discharge. In this way, the semiconductor element can be protected by letting static energy escape to the ground. The ESD 52 generated by electrostatic discharge to the chip terminal 10 has most of the energy distributed on the lower frequency side than the frequency of the RF signal 51. Therefore, the inductor 31 can provide a state close to an open state for the RF signal 51, but can provide a discharge path for sufficiently releasing energy to the ESD 52.

図７は、図３に示す回路の変形例を示す図である。図７において、図３と同一の構成要素は同一の番号で参照し、その説明は省略する。図７においては、ダイオード１１の代りにスイッチ素子としてＭＯＳトランジスタ１１Ａが設けられている点が異なる。例えばＰＭＯＳトランジスタを用いた場合、雑音指数測定時にはゲート端子にＬＯＷの電圧を印加して、スイッチ素子をＯＮ状態する。ＲＦ信号入力時には、ゲート端子にＨＩＧＨの電圧を印加して、スイッチ素子をＯＦＦ状態する。この場合も、ソース及びドレインの間に寄生容量が見えるので、インダクタ１３を並列に設けて十分な開放状態とすることが好ましい。   FIG. 7 is a diagram showing a modification of the circuit shown in FIG. In FIG. 7, the same components as those of FIG. 3 are referred to by the same numerals, and a description thereof will be omitted. 7 is different from the diode 11 in that a MOS transistor 11A is provided as a switch element instead of the diode 11. For example, when a PMOS transistor is used, a LOW voltage is applied to the gate terminal when the noise figure is measured, and the switch element is turned on. When an RF signal is input, a HIGH voltage is applied to the gate terminal to turn off the switch element. Also in this case, since a parasitic capacitance is seen between the source and the drain, it is preferable that the inductor 13 is provided in parallel to be in a sufficiently open state.

図８は、受信回路の構成の一例を示す図である。図８の受信回路は、低雑音増幅器２２、雑音源回路１００、ミキサ１０１、発振器１０３、増幅器１０２、及びパワー検出器１０４を含む。ＲＦ入力端子１０から入力されたＲＦ信号を低雑音増幅器２２により増幅する。増幅後のＲＦ信号に、発振器１０３で生成されたローカル周波数信号をミキサ１０１により掛け合わせることで、中間周波数信号ＩＦへの周波数変換を行なう。この中間周波数信号ＩＦを増幅器１０２により増幅してから、ＩＦ出力として次段の処理回路等に供給する。このような受信回路において、低雑音増幅器２２の入力側に雑音源回路１００を設ける。この雑音源回路１００は、図１、図３、又は図７に示したような前述の雑音源回路である。雑音指数測定時には、雑音源回路１００により生成した雑音を低雑音増幅器２２に印加し、低雑音増幅器２２の雑音出力の電力をパワー検出器１０４で検出する。そして、パワー検出器１０４で検出した雑音出力電力を示す値を、受信回路外部に出力する。この雑音出力電力を示す値に基づいて、低雑音増幅器２２の雑音指数を決定することができる。   FIG. 8 is a diagram illustrating an example of the configuration of the receiving circuit. The receiving circuit in FIG. 8 includes a low noise amplifier 22, a noise source circuit 100, a mixer 101, an oscillator 103, an amplifier 102, and a power detector 104. The RF signal input from the RF input terminal 10 is amplified by the low noise amplifier 22. The amplified RF signal is multiplied by the local frequency signal generated by the oscillator 103 by the mixer 101 to perform frequency conversion to the intermediate frequency signal IF. The intermediate frequency signal IF is amplified by the amplifier 102 and then supplied as an IF output to a processing circuit or the like at the next stage. In such a receiving circuit, a noise source circuit 100 is provided on the input side of the low noise amplifier 22. The noise source circuit 100 is the above-described noise source circuit as shown in FIG. 1, FIG. 3, or FIG. At the time of noise figure measurement, the noise generated by the noise source circuit 100 is applied to the low noise amplifier 22, and the power of the noise output of the low noise amplifier 22 is detected by the power detector 104. Then, a value indicating the noise output power detected by the power detector 104 is output to the outside of the receiving circuit. Based on the value indicating the noise output power, the noise figure of the low noise amplifier 22 can be determined.

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。   As mentioned above, although this invention was demonstrated based on the Example, this invention is not limited to the said Example, A various deformation | transformation is possible within the range as described in a claim.

１１ ダイオード
１２ 抵抗素子
１３ インダクタ
１４ チョークインダクタ
２０ 信号線
２１ 容量
２２ 低雑音増幅器
３１ インダクタ
３２ インダクタ 11 Diode 12 Resistive element 13 Inductor 14 Choke inductor 20 Signal line 21 Capacitance 22 Low noise amplifier 31 Inductor 32 Inductor

Claims (6)

信号線と、
前記信号線と固定電位との間を結合する雑音源回路と
を含み、前記雑音源回路は、
抵抗と、
前記抵抗に直列に接続されるスイッチ素子と、
前記スイッチ素子に並列に接続される第１のインダクタと
を含むことを特徴とする雑音発生回路。 A signal line;
A noise source circuit for coupling between the signal line and a fixed potential, the noise source circuit,
Resistance,
A switch element connected in series with the resistor;
A noise generation circuit comprising: a first inductor connected in parallel to the switch element. 前記雑音源回路は、
前記信号線と前記固定電位端との間を結合する第２のインダクタと、
前記第２のインダクタと誘導結合される第３のインダクタと
を更に含み、前記抵抗、前記スイッチ素子、及び前記第１のインダクタからなる回路部分が前記第３のインダクタに直列に接続され、前記回路部分と前記第３のインダクタとを含む回路により前記固定電位と電圧印加端子との間を結合することを特徴とする請求項１記載の雑音発生回路。 The noise source circuit is
A second inductor for coupling between the signal line and the fixed potential end;
And a third inductor inductively coupled to the second inductor, wherein a circuit portion comprising the resistor, the switch element, and the first inductor is connected in series to the third inductor, and the circuit 2. The noise generation circuit according to claim 1, wherein the fixed potential and the voltage application terminal are coupled by a circuit including a portion and the third inductor. 開放状態の前記スイッチ素子の容量と前記インダクタとが、前記信号線を伝搬する所定の周波数帯域の信号を共振周波数とする共振回路に含まれることを特徴とする請求項１又は２記載の雑音発生回路。   3. The noise generation according to claim 1, wherein the capacitance of the switch element in the open state and the inductor are included in a resonance circuit that uses a signal in a predetermined frequency band propagating through the signal line as a resonance frequency. circuit. 前記スイッチ素子はダイオード素子又はトランジスタ素子であることを特徴とする請求項１乃至３何れか一項記載の雑音発生回路。   4. The noise generation circuit according to claim 1, wherein the switch element is a diode element or a transistor element. 前記雑音源回路と直列に接続されるチョークインダクタを更に含むことを特徴とする請求項１乃至４何れか一項記載の雑音発生回路。   The noise generation circuit according to claim 1, further comprising a choke inductor connected in series with the noise source circuit. 信号線と、
前記信号線と固定電位との間を結合する雑音源回路と、
前記信号線の信号を入力とする増幅器と、
前記増幅器の出力の電力を検出する電力検出回路と
を含み、前記雑音源回路は、
抵抗と、
前記抵抗に直列に接続されるスイッチ素子と、
前記スイッチ素子に並列に接続されるインダクタと
を含むことを特徴とする受信回路。 A signal line;
A noise source circuit for coupling between the signal line and a fixed potential;
An amplifier that receives the signal of the signal line;
A power detection circuit for detecting the power of the output of the amplifier, the noise source circuit,
Resistance,
A switch element connected in series with the resistor;
An inductor connected in parallel to the switch element;
JP2010078548A 2010-03-30 2010-03-30 Noise generating circuit and receiving circuit Expired - Fee Related JP5348050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010078548A JP5348050B2 (en) 2010-03-30 2010-03-30 Noise generating circuit and receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078548A JP5348050B2 (en) 2010-03-30 2010-03-30 Noise generating circuit and receiving circuit

Publications (2)

Publication Number Publication Date
JP2011211592A true JP2011211592A (en) 2011-10-20
JP5348050B2 JP5348050B2 (en) 2013-11-20

Family

ID=44942171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078548A Expired - Fee Related JP5348050B2 (en) 2010-03-30 2010-03-30 Noise generating circuit and receiving circuit

Country Status (1)

Country Link
JP (1) JP5348050B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276400B2 (en) 2012-01-05 2016-03-01 Panasonic Corporation Protection circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590935A (en) * 1991-02-25 1993-04-09 Mitsubishi Electric Corp Fet switch
JPH10335901A (en) * 1997-06-04 1998-12-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor switch
JPH1117629A (en) * 1997-06-24 1999-01-22 Nec Corp Fault detection circuit for receiver
JP2006319616A (en) * 2005-05-12 2006-11-24 Hitachi Communication Technologies Ltd Base station, receiver and receiver failure diagnosing method
JP2008118428A (en) * 2006-11-06 2008-05-22 Hitachi Kokusai Electric Inc Radio base station device
WO2008134889A1 (en) * 2007-05-08 2008-11-13 Scanimetrics Inc. Ultra high speed signal transmission/reception

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590935A (en) * 1991-02-25 1993-04-09 Mitsubishi Electric Corp Fet switch
JPH10335901A (en) * 1997-06-04 1998-12-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor switch
JPH1117629A (en) * 1997-06-24 1999-01-22 Nec Corp Fault detection circuit for receiver
JP2006319616A (en) * 2005-05-12 2006-11-24 Hitachi Communication Technologies Ltd Base station, receiver and receiver failure diagnosing method
JP2008118428A (en) * 2006-11-06 2008-05-22 Hitachi Kokusai Electric Inc Radio base station device
WO2008134889A1 (en) * 2007-05-08 2008-11-13 Scanimetrics Inc. Ultra high speed signal transmission/reception

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276400B2 (en) 2012-01-05 2016-03-01 Panasonic Corporation Protection circuit

Also Published As

Publication number Publication date
JP5348050B2 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
KR101346543B1 (en) Amplifier with improved esd protection circuitry
US10187117B2 (en) Receiving circuit and signal receiving method
Wang et al. Design of a high-bandwidth Rogowski current sensor for gate-drive shortcircuit protection of 1.7 kV SiC MOSFET power modules
CN104965117B (en) high linear fast peak detector
CN105978596B (en) Semiconductor integrated circuit, communication module, and smart meter
JP6495291B2 (en) Integrated circuit electrostatic discharge protection
US8169761B2 (en) ESD clamp circuit applied to power amplifier
US20110025404A1 (en) Switches with variable control voltages
KR20200037695A (en) Transmitting and receiving switch, transmitting and receiving appartus, and operating method of transmitting and receiving switch
US8643427B2 (en) Switching device
JP5348050B2 (en) Noise generating circuit and receiving circuit
US11005173B2 (en) ESD protection for antenna port
WO2016042689A1 (en) Power amplifying device
Chien et al. A Transimpedance Amplifier With a Tunable Bandwidth in 0.18-$\mu {\hbox {m}} $ CMOS
US9958485B2 (en) On-chip millimeter-wave power detection circuit
JP2007174367A (en) Signal detection circuit
Park et al. A full X‐band CMOS amplifier with wideband class‐E harmonic matching
US9632523B2 (en) Peak detector for amplifier
Fanoro et al. Investigation of the effect of input matching network on 60 GHz low noise amplifier
US20130326300A1 (en) Termination circuit, semiconductor device, and test system
Adabi et al. Analysis and Design of Transformer‐Based mm‐Wave Transmit/Receive Switches
JP2021019216A (en) Amplifier and radio module
JP5098742B2 (en) Constant voltage power circuit
US10630196B2 (en) Apparatus for converting an electrical power of electromagnetic wave into a DC electrical voltage signal
Ahn et al. High Efficiency and Low EMI Wireless Power Transmitter Module with on-chip V/I Monitoring Circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5348050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees