JP5342535B2 - Semiconductor chip test equipment - Google Patents
Semiconductor chip test equipment Download PDFInfo
- Publication number
- JP5342535B2 JP5342535B2 JP2010238537A JP2010238537A JP5342535B2 JP 5342535 B2 JP5342535 B2 JP 5342535B2 JP 2010238537 A JP2010238537 A JP 2010238537A JP 2010238537 A JP2010238537 A JP 2010238537A JP 5342535 B2 JP5342535 B2 JP 5342535B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- semiconductor chip
- chip
- fixing base
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
Description
本発明は、半導体チップの電気的特性のテストを行う半導体チップテスト装置及び半導体チップテスト装置の操作手順に関するものである。 The present invention relates to a semiconductor chip test apparatus for testing electrical characteristics of a semiconductor chip and an operation procedure of the semiconductor chip test apparatus.
半導体素子は、製造工程の様々な段階でテストすることが要求される。テストは半導体素子の電極端子にプローブを接触させて実施される。ダイシングして個々の半導体チップに分割される前のウエハにおいては、半導体素子はプローブカードを接触させてテストされる。半導体チップをパッケージにワイヤボンディングした段階ではパッケージ側の電極端子にプローブを接触させてテストされる。パッケージに半導体チップがボンディングされる前のベアチップの状態でテストが実施される場合もある。 Semiconductor devices are required to be tested at various stages of the manufacturing process. The test is performed by bringing a probe into contact with the electrode terminal of the semiconductor element. In the wafer before dicing and dividing into individual semiconductor chips, the semiconductor elements are tested by contacting a probe card. At the stage where the semiconductor chip is wire-bonded to the package, the test is performed by bringing a probe into contact with the electrode terminal on the package side. The test may be performed in a bare chip state before the semiconductor chip is bonded to the package.
従来、半導体素子をベアチップ状態でテストするためにベアチップ用ソケットを用いてテストする方法が提案されている(例えば、特許文献1及び2を参照。)。ベアチップ状態での半導体素子のテストにおいては、近年の半導体チップサイズの小型化に伴い、プローブと半導体チップとのコンタクト位置を高精度に制御することが要求されている。
Conventionally, a method of testing using a bare chip socket has been proposed in order to test a semiconductor element in a bare chip state (see, for example,
特許文献1に記載されている半導体チップテストソケットにおいては、水平面内で半導体チップを二次元的に位置決めし保持するソケット受部と、半導体チップに上方から接触する複数のプローブを備えたソケット蓋部からなる半導体チップテストソケットにおいて、ソケット受部とソケット蓋部には対をなすコネクタを設け、ソケット受部側のコネクタはテスト回路に接続し、ソケット蓋部側のコネクタはプローブに接続するとともに、ソケット蓋部をソケット受部に対して上方より接近させることにより、ソケット蓋部とソケット受部の嵌合が達成され、且つコネクタの結合が達成される。この構成により、プローブのセッティング等の準備作業が容易であり、またプローブと半導体チップを正確に位置決めし無理なく接触させることができる半導体チップテストソケットを得ることができるとされる。
In a semiconductor chip test socket described in
また、特許文献2に記載されている半導体チップテストソケットにおいては、ソケット受部とソケット蓋部からなる半導体チップテストソケットにおいて、ソケット受部にはプローブを取り付け、ソケット蓋部には半導体チップの位置決めステージを取り付けるとともに、位置決めステージには模擬電極パッドを形成し、ソケット受部には、プローブが半導体チップに接触するに先立って模擬電極パッドに接触し、接触圧の高まりとともに退避するパイロットプローブを設けている。この構成によると、不動側の部材であるソケット受部にプローブを取り付けるものであるから、セッティングが楽であるとともに、プローブに対する配線が断線したり、プローブが接触不良を起こしたりする可能性が少ないとされる。
Further, in the semiconductor chip test socket described in
しかしながら、上記特許文献1及び2の半導体チップテストソケットにおいて、位置決めステージによる半導体チップの位置決め、半導体チップとプローブとのコンタクト動作
といった生産に関する一連の動作を人手で行う構成となっている。また、プローブの位置決め、ならびに半導体チップとプローブの水平状態の保持についても、品種切り替えに伴うプローブの交換を行うたびに、プローブと半導体チップの位置合わせを人手によりガイド調整もしくはカメラを用いた目視調整を行う必要があり、生産性が低い。また、1つのステージに対して、1つのプローブを調整するため、インデックステーブル上にステージを複数個設置する方式には対応できない等、生産装置として拡張性が低いといった課題があった。
However, the semiconductor chip test sockets of
本発明は、上記のような課題を解決しようとするものであり、半導体チップテストソケットを使用せず、半導体チップとプローブのコンタクト位置合わせを自動で行うとともに、生産性が高く、且つ拡張性を有する半導体チップテスト装置を提供することを目的としている。 The present invention is intended to solve the above-described problems. The semiconductor chip test socket is not used, and the contact alignment between the semiconductor chip and the probe is automatically performed, and the productivity is high and the expandability is improved. It is an object of the present invention to provide a semiconductor chip test apparatus.
上記課題を解決するために、本発明の半導体チップテスト装置は、インデックステーブル上に配置され、半導体チップを固定する複数のチップ固定台と、駆動可能な6軸(X、Y、Z、θx、θy、θz)を有するプローブユニットに取り付けられ、前記半導体チップの電気特性をテストするためのプローブと、前記半導体チップの位置を計測するチップセンサと、前記プローブの位置を計測するプローブセンサと、前記複数のチップ固定台に対する前記プローブの傾斜角及び前記インデックステーブルを基準とする前記チップ固定台の高さを計測する計測器と、前記チップセンサ、前記プローブセンサ及び前記計測器から得られた計測値を基に前記半導体チップに対する前記プローブの位置を算出し、前記プローブの位置を調整する制御装置と、を備え、前記チップ固定台毎に予め前記計測器により前記プローブの傾斜角及び前記チップ固定台の高さが計測され、前記半導体チップの電気特性のテスト時に前記計測値を利用して前記プローブの位置が補正調整される操作手順を有することを特徴とするものである。 In order to solve the above problems, a semiconductor chip test apparatus according to the present invention is arranged on an index table, a plurality of chip fixing bases for fixing a semiconductor chip, and six drive axes (X, Y, Z, θx, θy, θz), a probe for testing electrical characteristics of the semiconductor chip, a chip sensor for measuring the position of the semiconductor chip, a probe sensor for measuring the position of the probe, a measuring device which measures the chip fixing base height relative to the inclination angle and the index table of the probe for a plurality of chips fixing base, the tip sensor, the probe sensor and the measuring instrument from the obtained measured values the calculated position of the probe relative to the semiconductor chip on the basis of adjusting the position of the probe control device , Wherein the inclination angle and the tip fixing base of the height of the probe in advance by the measuring instrument to the chip for each fixing stand is measured, the by using the measured value during the test of the electrical characteristics of the semiconductor chip probe It has an operation procedure in which the position of is corrected and adjusted .
本発明に係る半導体チップテスト装置によれば、半導体チップとプローブとのコンタクト位置補正動作からコンタクト動作までをすべて自動で行えるため、生産性の低下を抑えることができる。また、補正値はその都度、駆動軸に付加できるため、チップ固定台が複数個ある場合にも対応が可能となる効果がある。 According to the semiconductor chip test apparatus of the present invention, since the operation from the contact position correcting operation to the contact operation between the semiconductor chip and the probe can be performed automatically, it is possible to suppress the decrease in productivity. Further, since the correction value can be added to the drive shaft each time, there is an effect that it is possible to cope with a case where there are a plurality of chip fixing bases.
以下、本発明の実施の形態に係る半導体チップテスト装置について図1〜図13に基づいて説明する。 A semiconductor chip test apparatus according to an embodiment of the present invention will be described below with reference to FIGS.
実施の形態1.
図1は、実施の形態1における半導体チップテスト装置を示す全体構成斜図である。図2は、半導体チップテスト装置のプローブユニットの構成図である。
FIG. 1 is a perspective view showing the overall configuration of the semiconductor chip test apparatus according to the first embodiment. FIG. 2 is a configuration diagram of the probe unit of the semiconductor chip test apparatus.
図1に示すように、半導体チップテスト装置は、6軸の駆動軸を有するプローブユニット1と、プローブユニット1の先端に取り付けられたプローブ15と、電気特性をテストする半導体チップ17を吸着固定するチップ固定台2と、チップ固定台2が取り付けられ、チップ固定台2を所定の位置に送り込むテーブル24と、半導体チップ17の位置を検出するチップセンサ3と、プローブ15の位置を検出するプローブセンサ4と、チップ固定台2に対するプローブ15の傾斜角を計測する計測器5と、プローブユニット1の6軸の駆動軸を制御する制御装置6とで構成されている。
As shown in FIG. 1, the semiconductor chip test apparatus sucks and fixes a
また、図2に示すように、プローブユニット1は、モータにより駆動される6つの駆動軸(駆動軸X7、駆動軸Y8、駆動軸Z9、駆動軸θx10、駆動軸θy11、駆動軸θz12)と、半導体チップ17にテスト電流を供給、テストするためのプローブ15と、プローブ15を支えるプローブ治具13、プローブ治具13を固定、支持するためのプローブホルダ14から構成されている。
As shown in FIG. 2, the
プローブホルダ14でのプローブ治具13の固定には、着脱作業が容易となるもの、例えばエアシリンダによるものが好ましい。図3にプローブ治具13の概略図(平面図(a)、正面図(b)、側面図(c))を示す。プローブ治具13には治具本体に所定本数の検査針を有するプローブ15が配置されている。プローブ15の検査針の配置位置と本数は、テスト対象である半導体チップ17の仕様により決定される。プローブ15は、配線基板を介し、試験装置(図示せず)に電気的に接続されている。また、プローブ治具13には、プローブホルダ14への脱着の容易性を考慮し、取手16を取り付けておくことが好ましい。
In order to fix the
図4にチップ固定台2の概略図を示す。チップ固定台2は、半導体チップ17を吸着保持する固定ブロック18から構成される。固定ブロック18は、半導体チップ17を吸着するために、所定位置に所定個数の真空吸引孔19が形成されている(図4(a))。真空吸着孔19の大きさと個数は、半導体チップ17の大きさにより、適宜最適なものが選択される。固定ブロック18には耐摩擦性の向上と耐食性を付加するために金メッキを施しておくことが望ましい。固定ブロック18に形成された真空吸引孔19は、真空ホース
(図示せず)を介して真空装置に接続されており、半導体チップ17に真空吸引力が加わり、チップ固定台2上に半導体チップ17が確実に吸着される(図4(b))。
FIG. 4 shows a schematic diagram of the
図5にチップセンサ3とプローブセンサ4に用いる画像処理システムを示す。画像処理システムは、カメラ21、レンズ22及び照明23とから構成されている。カメラ21から得られた画像から半導体チップ17あるいはプローブ15の位置を認識、予め決められた位置とのずれを計測する。
FIG. 5 shows an image processing system used for the
次に、実施の形態1における半導体チップテスト装置の動作について、図6から図12を参照して説明する。 Next, the operation of the semiconductor chip test apparatus in the first embodiment will be described with reference to FIGS.
まず、図6にチップ固定台2に対するプローブ治具13の傾斜角の計測時の状態を示す。駆動軸X7、駆動軸Y8、駆動軸Z9を使用し、プローブ治具13を計測器5に接触させ、所定量押し込む。計測器5には、接触式リニアゲージ等を用いる。この時、接触させる位置は、プローブ治具13内のプローブ15が突出している側の、プローブ15がない面部分で、測定箇所は3箇所、もしくは4箇所である。計測された値から算出されたプローブ治具13の傾斜角と高さが、制御装置6により所定位置と同じかどうかを判断する。異なっている場合は、所定位置とのずれを駆動軸Z9、駆動軸θx10、駆動軸θy11を駆動させて補正制御する。
First, FIG. 6 shows a state at the time of measuring the inclination angle of the
図7にプローブ治具13とチップ固定台2との位置関係を示す。プローブ15の先端とチップ固定台2の上面とは、部品加工精度ならびに組立精度から、Δθの傾斜角度ずれが存在する。プローブ15の先端とチップ固定台2の上面との傾斜角度ずれΔθを駆動軸θx10、駆動軸θy11により補正し、また、補正時に発生するX−Y−Z軸方向のずれを駆動軸X7、駆動軸Y8、駆動軸Z9により補正制御する。
FIG. 7 shows the positional relationship between the
次に、図8を用いてチップセンサ3により半導体チップ17を認識、位置を計測する方法について説明する。半導体チップ17を吸着固定したチップ固定台2は、テーブル24のチップ固定台搬送軸25により、チップセンサ3の直下に移動される。その後、チップセンサ3により半導体チップ17の位置を特定する。図9にチップセンサ3にて撮像された半導体チップ17の画像例を示す。チップセンサ3により半導体チップ17の輪郭位置Bを抽出、その位置が特定され、所定の輪郭位置Aに対する角度ずれΔα、軸ずれΔx及びΔyが算出される。チップセンサ3により特定された輪郭位置Bと所定の輪郭位置Aとのずれが比較され、制御装置6により所定位置とのずれ量(Δx、Δy、Δα)に対して駆動軸X7、駆動軸Y8、駆動軸θz12で補正制御する。補正制御された後は、チップ固定台搬送軸25を駆動させて、チップ固定台2を半導体チップ17のテストを行う位置に移動させる。ここでは、半導体チップ17の位置を特定するために、半導体チップ17の輪郭を用いる方法について説明したが、半導体チップ17上に表記されたアライメントマークを利用する等、その他の方法を用いてもよい。
Next, a method for recognizing the
続いて、図10を用いてプローブセンサ4によりプローブ治具13を認識、位置を計測する方法について説明する。プローブ治具13は駆動軸X7、駆動軸Y8、駆動軸Z9により、プローブセンサ4上に移動される。その後、プローブセンサ4によりプローブ治具13の位置を特定する。図11にプローブセンサ4にて撮像されたプローブ治具13の識別マークの画像例を示す。プローブセンサ4によりプローブ治具13に設けられた一対の識別マークDの位置を抽出、その位置が特定され、一対の所定の識別マーク位置Cに対する角度ずれΔβ、軸ずれΔx及びΔyが算出される。識別マークDの一対の円の中心を結んだ線とその中点を用いて、所定の識別マーク位置Cとのずれを計測している。プローブセンサ4により特定された識別マーク位置Dと所定の識別マーク位置Cとのずれが比較され、制御装置6により所定位置とのずれ量(Δx、Δy、Δβ)に対して駆動軸X7、駆
動軸Y8、駆動軸θz12で補正制御する。補正制御された後は、プローブ治具13を半導体チップ17のテストを行う位置に戻す。ここでは、プローブ治具13の位置を特定するために、プローブ治具13に設けられた一対の識別マークを用いる方法について説明したが、プローブ15の位置を利用する等、その他の方法を用いてもよい。
Next, a method for recognizing the
最後に、図12にプローブ15により半導体チップ17がテストされている様子を示す。まず、半導体チップ17のテストを行うため、テーブル24のチップ固定台搬送軸25によりチップ固定台2がプローブ15下の所定の位置に移動される。その後、プローブ治具13の傾斜と位置、チップ固定台2との位置関係を補正した後、所定の位置から駆動軸Z9を駆動させてプローブ治具13を降下させる。半導体チップ17にプローブ15を接触させ、テスト電流を供給することで、所望のテストを実施する。テスト終了後、半導体チップ17を取り出し、一連の動作を完了する。上記一連の動作は、制御装置6により自動的に実施される。
Finally, FIG. 12 shows how the
以上のように、実施の形態1では、半導体チップとプローブとのコンタクトの調整を、プローブセンサ、チップセンサ及び計測器とによって得られた計測値を基に、プローブユニットの6駆動軸をモータ駆動により補正調整することにより、円滑に短時間で正確に位置決めすることができ、半導体チップの電気特性のテストを効率よく実施することができる。 As described above, in the first embodiment, the contact between the semiconductor chip and the probe is adjusted based on the measurement values obtained by the probe sensor, the chip sensor, and the measuring instrument. By performing the correction and adjustment, the positioning can be performed smoothly and accurately in a short time, and the electrical characteristics test of the semiconductor chip can be efficiently performed.
このように、実施の形態1におけるチップテスト装置では、半導体チップとプローブとのコンタクト位置補正動作からコンタクト動作までをすべて自動で行えるため、生産性の向上を図ることができる。 As described above, in the chip test apparatus according to the first embodiment, all operations from the contact position correcting operation to the contact operation between the semiconductor chip and the probe can be automatically performed, so that productivity can be improved.
実施の形態2.
図13は、実施の形態2における半導体チップテスト装置を示す全体構成図である。
FIG. 13 is an overall configuration diagram showing a semiconductor chip test apparatus according to the second embodiment.
図13に示すように、半導体チップテスト装置は、複数のチップ固定台2をインデックステーブル26上に配置したものである。他の構成要素は図1に示す実施の形態1と同様であるので、説明を省略する。
As shown in FIG. 13, the semiconductor chip test apparatus has a plurality of
次に、実施の形態2における半導体チップテスト装置の動作及びチップ固定台の傾きと高さに対するプローブ位置を補正する操作手順について、図3を参照して説明する。 Next, the operation of the semiconductor chip test apparatus according to the second embodiment and the operation procedure for correcting the probe position with respect to the inclination and height of the chip fixing base will be described with reference to FIG.
実施の形態1のテーブル24をインデックステーブル26にして、複数のチップ固定台2を設けることで、インデックステーブル26を回転させ、半導体チップ17の供給、テスト、取出しのそれぞれの工程を分担させることができるため、生産性を向上できる効果がある。図13では、インデックステーブル26上にチップ固定台2を4個配置して、インデックステーブル26を回転させる例を示しているが、必要な生産能力に応じて、チップ固定台2の個数を増減させてもよい。インデックステーブル26上に配置された複数のチップ固定台2は、それぞれに固有の傾き、高さを持っているため、個別にプローブ15先端とチップ固定台2との上面のずれを補正する必要がある。そこで、各々のチップ固定台2の傾きと高さを補正する操作手順としては、予めチップ固定台毎の補正値をパラメータとして制御装置6に記憶させておくことで、半導体チップ17の電気特性のテスト時にプローブユニット1の6つのモータ駆動軸を操作することによって各チップ固定台2毎に半導体チップ17とプローブ15との最適なコンタクトを実施することが可能となる。
By using the table 24 of the first embodiment as the index table 26 and providing a plurality of
なお、各チップ固定台2の高さと傾きの補正については、予めダミーの半導体チップ17を固定させた状態でプローブ治具13を駆動軸Z9で徐々に下げ、駆動軸θx10、駆動軸θy11を調整し、半導体チップ17表面にプローブ15が接触するポイントを補正値として用いる。接触したかどうかの判断は、半導体チップ17の表面につくプローブ痕で判断する。プローブ治具13は、リニアゲージによる計測で、傾き及び高さ方向の補正値を算出する。
For correction of the height and inclination of each
このように、実施の形態2における半導体チップテスト装置及び操作手順では、実施の形態1と同様の効果を有すると共に、回転可能なインデックステーブルを利用することにより、複数のチップ固定台を回転させ、半導体チップの供給、テスト、取出しのそれぞれの工程を分担させることができるため、さらに生産性を向上できる効果がある。 As described above, the semiconductor chip test apparatus and operation procedure according to the second embodiment have the same effects as those of the first embodiment, and rotate a plurality of chip fixing bases by using a rotatable index table. Since each process of supplying, testing, and taking out semiconductor chips can be shared, there is an effect that productivity can be further improved.
なお、図において、同一符号は、同一または相当部分を示す。 In the drawings, the same reference numerals indicate the same or corresponding parts.
1 プローブユニット 2 チップ固定台
3 チップセンサ 4 プローブセンサ
5 計測器 6 制御装置
7 駆動軸X 8 駆動軸Y 9 駆動軸Z
10 駆動軸θx 11 駆動軸θy 12 駆動軸θz
13 プローブ治具 14 プローブホルダ
15 プローブ 17 半導体チップ
24 テーブル 25 チップ固定台搬送軸
26 インデックステーブル
A 半導体チップの輪郭所定位置
B 半導体チップの輪郭特定位置
C プローブ治具の識別マーク所定位置
D プローブ治具の識別マーク特定位置
DESCRIPTION OF
10
DESCRIPTION OF
Claims (1)
駆動可能な6軸(X、Y、Z、θx、θy、θz)を有するプローブユニットに取り付けられ、前記半導体チップの電気特性をテストするためのプローブと、
前記半導体チップの位置を計測するチップセンサと、
前記プローブの位置を計測するプローブセンサと、
前記複数のチップ固定台に対する前記プローブの傾斜角及び前記インデックステーブルを基準とする前記チップ固定台の高さを計測する計測器と、
前記チップセンサ、前記プローブセンサ及び前記計測器から得られた計測値を基に前記半導体チップに対する前記プローブの位置を算出し、前記プローブの位置を調整する制御装置と、を備え、
前記チップ固定台毎に予め前記計測器により前記プローブの傾斜角及び前記チップ固定台の高さが計測され、前記半導体チップの電気特性のテスト時に前記計測値を利用して前記プローブの位置が補正調整される操作手順を有することを特徴とする半導体チップテスト装置。 A plurality of chip fixing bases arranged on the index table and fixing the semiconductor chips;
A probe attached to a probe unit having six axes (X, Y, Z, θx, θy, θz) that can be driven, and for testing the electrical characteristics of the semiconductor chip;
A chip sensor for measuring the position of the semiconductor chip;
A probe sensor for measuring the position of the probe;
A measuring device which measures the chip fixing base height relative to the inclination angle and the index table of the probe for the plurality of chips fixing base,
A controller that calculates the position of the probe with respect to the semiconductor chip based on the measurement values obtained from the chip sensor, the probe sensor, and the measuring instrument, and adjusts the position of the probe;
The inclination angle of the probe and the height of the chip fixing base are measured in advance by the measuring instrument for each chip fixing base, and the position of the probe is corrected by using the measured value when testing the electrical characteristics of the semiconductor chip. A semiconductor chip test apparatus characterized by having an adjusted operation procedure .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238537A JP5342535B2 (en) | 2010-10-25 | 2010-10-25 | Semiconductor chip test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238537A JP5342535B2 (en) | 2010-10-25 | 2010-10-25 | Semiconductor chip test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012093112A JP2012093112A (en) | 2012-05-17 |
JP5342535B2 true JP5342535B2 (en) | 2013-11-13 |
Family
ID=46386615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238537A Active JP5342535B2 (en) | 2010-10-25 | 2010-10-25 | Semiconductor chip test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5342535B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI658981B (en) * | 2018-12-11 | 2019-05-11 | 鴻勁精密股份有限公司 | Carrying mechanism of conveying device and electronic component operation equipment applied thereto |
CN113848464B (en) * | 2021-11-25 | 2022-02-15 | 河北圣昊光电科技有限公司 | Chip double integrating sphere testing device and testing method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04294559A (en) * | 1991-03-22 | 1992-10-19 | Tokyo Electron Ltd | Probe card |
JPH07147304A (en) * | 1993-11-24 | 1995-06-06 | Tokyo Electron Ltd | Automatic setup probing |
JPH11251379A (en) * | 1998-02-27 | 1999-09-17 | Toshiba Microelectronics Corp | Wafer probing device |
JP2000260852A (en) * | 1999-03-11 | 2000-09-22 | Tokyo Electron Ltd | Inspection stage and device |
JP2001201536A (en) * | 2000-01-19 | 2001-07-27 | Sony Corp | Prober for measuring chip |
JP2006308299A (en) * | 2005-04-26 | 2006-11-09 | Ueno Seiki Kk | Electrode alignment device for semiconductor device |
-
2010
- 2010-10-25 JP JP2010238537A patent/JP5342535B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012093112A (en) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6445201B1 (en) | IC package testing device and method for testing IC package using the same | |
KR100248569B1 (en) | Probe system | |
JP3163221B2 (en) | Probe device | |
US10082524B2 (en) | Prober in which probe head of probe card is replaced automatically | |
JP2007071824A (en) | Method for adjusting parallelism of probe card and mounting base, inspection program storage medium, and inspection device | |
TW201403733A (en) | System and method for adjusting the position and orientation of a feed arm associated with a wafer handling robot | |
CN110931367B (en) | Chip mounting device and method for manufacturing semiconductor device | |
TWI402932B (en) | Probing apparatus with multiaxial stages for testing semiconductor devices | |
JPH07263517A (en) | Positioning apparatus for ic socket | |
CN114441942A (en) | Flying probe testing method, system, equipment and storage medium for PCB | |
JPWO2016117016A1 (en) | Inspection support device | |
JP5342535B2 (en) | Semiconductor chip test equipment | |
JPH0370900B2 (en) | ||
JP2007095993A (en) | Method of aligning probe point with electrode of inspection body | |
US20040249595A1 (en) | Method of calibrating a component placement machine, device suitable for carrying out such a method, and calibration component suitable for use in such a method or device | |
US7218097B2 (en) | Wafer test equipment and method of aligning test equipment | |
JPH0737941A (en) | Probe device | |
US8410803B2 (en) | Test apparatus of semiconductor device and method thereof | |
TW202217321A (en) | Position shifter for electronic component support and operating apparatus using the same | |
JP2018148060A (en) | Test equipment of wafer level package | |
JP2005123293A (en) | Method for inspecting probe | |
KR102119189B1 (en) | Wafer prober | |
JP2002189055A (en) | Characteristics measuring method of leadless semiconductor device, and its device | |
JPH04355943A (en) | Wafer prober | |
JP2575074B2 (en) | Wafer prober |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130809 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5342535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |