JP5342486B2 - Test circuit for A / D converter - Google Patents
Test circuit for A / D converter Download PDFInfo
- Publication number
- JP5342486B2 JP5342486B2 JP2010072615A JP2010072615A JP5342486B2 JP 5342486 B2 JP5342486 B2 JP 5342486B2 JP 2010072615 A JP2010072615 A JP 2010072615A JP 2010072615 A JP2010072615 A JP 2010072615A JP 5342486 B2 JP5342486 B2 JP 5342486B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- value
- input
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は、A/D変換器のテスト回路及びテスト方法に関する。 The present invention relates to an A / D converter test circuit and a test method.
アナログ信号をフィードバック制御する半導体集積回路において、アナログ制御からA/D変換器を用いたディジタル制御への置き換えが進んでいる。そして、このA/D変換器のテスト方法につき、従来いくつかの方法が考案されている(図4参照)。 In a semiconductor integrated circuit that performs feedback control of an analog signal, replacement from analog control to digital control using an A / D converter is progressing. As a method for testing this A / D converter, several methods have been devised (see FIG. 4).
図4(a)に示す集積回路70は、A/D変換器20とD/A変換器72の両方が同一基板上に実装されている。A/D変換器20の出力をD/A変換器72の入力に接続して、A/D,D/Aの両変換器を同時にテストする(特許文献1,2参照)。なお、D/A変換器72の入力をA/D変換器20の出力に接続してテストを行っても良い。71はセレクタ、21はA/D変換器20によって変換されたディジタルデータを利用する回路である。
In the
図4(b)に示す集積回路80は、A/D変換器20によって変換生成されたNビットのディジタルデータをピンによって外部出力可能に構成されており、このピンから出力されるディジタルデータをテスター又はBOST(Built-out Self-Test)でサンプリングして良否を判定する(特許文献3参照)。
The
図4(c)に示す集積回路90は、テスト回路91と内部メモリ92を備えており、A/D変換器20によって変換生成されたディジタル信号を内部メモリ92に記録し、テスト回路91がこのデータを読み出してテストする(特許文献4参照)。
An
しかし、特許文献1及び2に記載のテスト方法は、A/D変換器20とD/A変換器72の両方が実装された集積回路にしか適用できない。このため、A/D変換器20のみが実装されている集積回路のテストには利用できない。
However, the test methods described in
特許文献3に記載のテスト方法は、ビット数(N)個のピン(出力端子)が基板に必要となる。アナログ信号をフィードバック制御するLEDドライバや電源デバイス等の小型デバイスではパッケージやデバイスサイズに制限があるため、設けられる外部端子数に限界があり、場合によってはテストを行うのに必要な数だけピンを設けることができない。また、外部のテスターにてディジタルデータをサンプリングする構成であるため、テスターでのデータ処理に時間を要し、そのためテスト時間が増加するという問題や、出力バッファが動作することによりノイズが発生してS/N比がテスト起因で低下するという問題もある。 The test method described in Patent Document 3 requires pins (output terminals) with the number of bits (N) on the substrate. Small devices such as LED drivers and power supply devices that perform feedback control of analog signals have limitations on the package and device size, so there is a limit to the number of external terminals provided, and in some cases, as many pins as necessary to perform the test. Can not be provided. In addition, since the configuration is such that digital data is sampled by an external tester, it takes time to process the data in the tester, which increases the test time, and noise is generated due to the operation of the output buffer. There is also a problem that the S / N ratio decreases due to the test.
特許文献4に記載のテスト方法は、変換生成後のディジタルデータをいったん内部メモリに記録し、テスト時にこのメモリから当該データを読み出す構成である。このため、そもそも大容量のメモリが必要となる。LEDドライバや電源デバイス等においては、もともとそのような大容量メモリを実装していないことが多いため、かかる場合にはこの方法を採用することができない。 The test method described in Patent Document 4 has a configuration in which digital data after generation of conversion is once recorded in an internal memory, and the data is read from this memory at the time of testing. For this reason, a large-capacity memory is required in the first place. In LED drivers, power supply devices, and the like, such a large-capacity memory is often not originally mounted. In such a case, this method cannot be employed.
また、ディジタルデータをメモリから読み出してテストを行うため、メモリからデータを読み出す動作に要する時間だけテスト時間が増加する。この読み出されたデータを用いて内部CPUで判定する場合、マイコンなどの大規模ロジックを内蔵する必要があり、やはり小型デバイス上に実装するのが困難となる。 Further, since the test is performed by reading out the digital data from the memory, the test time is increased by the time required for the operation of reading out the data from the memory. When the internal CPU determines using the read data, it is necessary to incorporate a large-scale logic such as a microcomputer, which is difficult to mount on a small device.
本発明は、上記の問題点に鑑み、少ないピン数で、D/A変換器及び大容量メモリを有しない小型の基板上に実装されたA/D変換器のテストが可能なテスト回路及びその方法を提供することを目的とする。 In view of the above problems, the present invention provides a test circuit capable of testing an A / D converter mounted on a small board without a D / A converter and a large-capacity memory with a small number of pins and its It aims to provide a method.
本発明に係るA/D変換器用テスト回路は、
変換対象であるアナログ信号を一連の基礎ディジタルデータに変換するA/D変換器のテスト回路であって、前記A/D変換器と同一基板上に構成されており、
前記基礎ディジタルデータが入力される最大値検出回路、最小値検出回路、及び分散値計算回路を備え、
前記最大値検出回路、前記最小値検出回路、前記分散値計算回路は、それぞれ前記A/D変換器に対する前記アナログ信号の入力開始前に所定の初期値にリセットされる構成であって、
前記最大値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも大きい場合に当該保持データを入力データに更新し、
前記最小値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも小さい場合に当該保持データを入力データに更新し、
前記分散値計算回路は、前記基礎ディジタルデータの分散値計算を行ってそのデータを保持し、
前記基礎ディジタルデータの入力完了後、前記最大値検出回路、前記最小値検出回路、及び前記分散値計算回路の各保持データを、それぞれ前記基礎ディジタルデータの最大値、最小値、及び分散値として外部に出力可能に構成されていることを特徴とする。
A test circuit for an A / D converter according to the present invention includes:
A test circuit for an A / D converter that converts an analog signal to be converted into a series of basic digital data, and is configured on the same substrate as the A / D converter,
A maximum value detection circuit to which the basic digital data is input, a minimum value detection circuit, and a variance value calculation circuit;
The maximum value detection circuit, the minimum value detection circuit, and the variance value calculation circuit are each reset to a predetermined initial value before starting input of the analog signal to the A / D converter,
The maximum value detection circuit sequentially compares the size of the held data and the input data while the basic digital data is input, and updates the held data to the input data when the input data is larger than the held data,
The minimum value detection circuit sequentially compares the held data and the input data while the basic digital data is input, and updates the held data to the input data when the input data is smaller than the held data,
The variance value calculation circuit performs a variance value calculation of the basic digital data and holds the data,
After completion of the input of the basic digital data, the held data of the maximum value detection circuit, the minimum value detection circuit, and the variance value calculation circuit are externally set as the maximum value, the minimum value, and the variance value of the basic digital data, respectively. It is characterized by being configured to be capable of output.
本発明のテスト回路によれば、入力されるアナログ信号を変換した一連の基礎ディジタルデータの、最小値、最大値、分散値がそれぞれ求められる。そして、この値を外部に出力する構成であるため、シリアルデータとして外部出力でき、多くのピン数を必要としない。 According to the test circuit of the present invention, the minimum value, the maximum value, and the variance value of a series of basic digital data obtained by converting the input analog signal are obtained. Since this value is output to the outside, it can be output externally as serial data and does not require a large number of pins.
そして、入力されるアナログ信号がDC信号のように小振幅信号である場合、電圧レベルは平均値から大きく離れることがないため、このことは分散値が一定の範囲内に抑制されることを意味する。よって、小振幅信号をディジタル変換したディジタルデータの分散値が、目標の範囲内の値に収まっていれば、正しくA/D変換できたと判定することが可能である。 When the input analog signal is a small amplitude signal such as a DC signal, the voltage level does not greatly deviate from the average value, which means that the variance value is suppressed within a certain range. To do. Therefore, if the dispersion value of the digital data obtained by digitally converting the small amplitude signal is within the target range, it can be determined that the A / D conversion has been correctly performed.
一方、入力されるアナログ信号が振幅の大きい大振幅信号(例えば、A/D変換器によって変換可能な下限電圧と上限電圧の間で振動するフルスイング信号の振幅に近い信号)である場合、電圧レベルの変動が大きく、すなわちPeak-to-Peak値は大きい。従って、仮にディジタルデータへの変換時にノイズが重畳したとしても、元々の電圧レベルに対するノイズレベルが小さいため、変換後のディジタル信号に影響を及ぼすのは下位ビットに留まり、上位ビットへの影響はない。 On the other hand, when the input analog signal is a large amplitude signal having a large amplitude (for example, a signal close to the amplitude of the full swing signal that oscillates between the lower limit voltage and the upper limit voltage that can be converted by the A / D converter), the voltage The level fluctuation is large, that is, the Peak-to-Peak value is large. Therefore, even if noise is superimposed at the time of conversion to digital data, the noise level relative to the original voltage level is small, so that only the lower bits affect the converted digital signal, and there is no effect on the upper bits. .
よって、大振幅信号においては、ディジタルデータへの変換後の最大値と最小値からPeak-to-Peak値を検出し、この値が目標の範囲内の値に収まっていれば、正しくA/D変換できたと判定することが可能である。 Therefore, in a large amplitude signal, the Peak-to-Peak value is detected from the maximum value and the minimum value after conversion into digital data, and if this value is within the target range, the A / D is correctly It is possible to determine that the conversion has been completed.
本発明は、このように変換後の一連の前記基礎ディジタルデータの分散値とPeak-to-Peak値を評価することによってA/D変換器のテストを可能にしたものである。そして、そのために必要なデータ(最小値、最大値、分散値)を外部出力可能な構成とすることで、ピン数を削減しながらもA/D変換器のテストを可能な構成としたものである。 The present invention makes it possible to test an A / D converter by evaluating the variance value and the Peak-to-Peak value of a series of the basic digital data after conversion in this way. And, by making the configuration necessary for that purpose (minimum value, maximum value, variance value) can be output externally, it is possible to test the A / D converter while reducing the number of pins. is there.
なお、上記構成に加えて、一連の前記基礎ディジタルデータの平均値の算出を行う平均値計算回路を備える構成とすることができる。 In addition to the above configuration, an average value calculation circuit for calculating an average value of the series of basic digital data can be provided.
また、本発明において、前記分散値計算回路を以下のような構成とするのが好適である。すなわち、
前記分散値計算回路は、
前記A/D変換器から出力されるディジタルデータとリファレンス設定回路において設定されたリファレンスデータの差分絶対値を計算する差分絶対値計算回路と、
前記差分絶対値計算回路から出力されるディジタルデータに対して二乗処理を施す二乗回路と、
前記二乗回路から出力される一連の二乗処理後データの平均値を計算する分散用平均値計算回路を備え、
前記分散用平均値計算回路は、
前記A/D変換器によって前記アナログ信号がA/D変換された前記基礎ディジタルデータの平均値を前記リファレンスデータとして設定した状態で、前記A/D変換器によって同一の前記アナログ信号がA/D変換された前記基礎ディジタルデータが前記差分絶対値計算回路に入力される間、前記二乗回路から出力される前記二乗処理後データの平均値計算を行って保持データを更新し、前記差分絶対値計算回路に対する前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの分散値として外部に出力可能に構成されている。
In the present invention, it is preferable that the dispersion value calculation circuit has the following configuration. That is,
The variance value calculation circuit includes:
A difference absolute value calculation circuit for calculating a difference absolute value between the digital data output from the A / D converter and the reference data set in the reference setting circuit;
A square circuit that applies a square process to the digital data output from the absolute difference calculation circuit;
An average value calculation circuit for dispersion that calculates an average value of a series of squared data output from the square circuit;
The average value calculation circuit for dispersion is
In the state where the average value of the basic digital data obtained by A / D-converting the analog signal by the A / D converter is set as the reference data, the same analog signal is converted to A / D by the A / D converter. While the converted basic digital data is input to the difference absolute value calculation circuit, the held data is updated by calculating an average value of the squared data output from the square circuit, and the difference absolute value calculation After the input of the basic digital data to the circuit is completed, the held data can be output to the outside as a variance value of the basic digital data.
分散値の測定方法としては、ディジタルデータの2乗値の平均aと、ディジタルデータそのものの平均bを順次計測し、V=(a−b2)によって得られるV値によって分散値を測定する方法も考えられる。しかし、この場合、A/D変換器20からのディジタルデータのビット数がnである場合、n×nビットの乗算器、b値を得るためのnビットの平均値測定回路、a値を得るための2nビットの平均値計算回路、及び差分計算のための2nビットの減算器が必要となる。
As a method for measuring the dispersion value, a method of measuring the dispersion value using the V value obtained by V = (a−b 2 ) by sequentially measuring the average a of the square value of the digital data and the average b of the digital data itself. Is also possible. However, in this case, when the number of bits of the digital data from the A /
これに対し、本発明のように、いったんディジタルデータから平均値を算出した後、再度ディジタルデータを入力して、前記の平均値との差分の2乗値の平均を算出することで分散値Vを得る方法によれば、n×nビットの乗算器、2nビットの平均値計算回路、及びnビットの減算器によって実現できる。よって、前者の方法と比較して、一定の回路規模の縮小化が図れる。 On the other hand, like the present invention, after calculating the average value from the digital data once, the digital data is input again, and the average of the square value of the difference from the average value is calculated, whereby the variance value V Can be realized by an n × n-bit multiplier, a 2n-bit average value calculation circuit, and an n-bit subtracter. Therefore, the circuit scale can be reduced by a certain level as compared with the former method.
なお、後者の方法の場合、いったん算出した平均値を基に分散値を算出するため、分散値を求めるに際してディジタルデータの平均値が変動しないことが必要である。本発明では、同一のアナログ信号から変換されたディジタルデータを2回入力することで、平均値の変動の影響を排除している。 In the latter method, since the variance value is calculated based on the average value once calculated, it is necessary that the average value of the digital data does not fluctuate when obtaining the variance value. In the present invention, the influence of the fluctuation of the average value is eliminated by inputting the digital data converted from the same analog signal twice.
更に、上記特徴に加えて、前記分散値計算回路が、前記差分絶対値計算回路から出力されるディジタルデータのうち、所定数の上位ビットが全て0であるかどうかを判定し、全て0である場合に当該上位ビットを欠落させた残りの下位ビットを出力する二乗前処理回路を有し、
前記二乗回路が、前記二乗前処理回路から出力されるディジタルデータに対して二乗処理を施す構成とするのが好ましい。
Further, in addition to the above feature, the variance value calculation circuit determines whether or not a predetermined number of upper bits are all 0s in the digital data output from the difference absolute value calculation circuit. A square pre-processing circuit that outputs the remaining lower bits with the upper bits missing in the case,
It is preferable that the square circuit performs a square process on the digital data output from the square preprocessing circuit.
上記構成では、二乗回路によって二乗処理を行うことで分散値を算定している。ここで、二乗回路は、二乗(乗算)対象となるデータのビット数が大きくなると、この二乗(乗算)処理を行うための回路の規模が拡大してしまう。 In the above configuration, the variance value is calculated by performing a square process using a square circuit. Here, in the squaring circuit, when the number of bits of data to be squared (multiplied) increases, the scale of the circuit for performing the squared (multiplication) processing increases.
本発明では、上述したように、小振幅信号の場合のみ分散を算出する構成とすることで、乗算回路(二乗回路)を小振幅信号をディジタルデータに変換したときのビット数に対応した回路設計としている。二乗前処理回路では、二乗回路の規模縮小を図るべく、桁落ち処理を施している。小振幅信号をA/D変換したディジタルデータであるため、変換後の値の変化も小さく、所定数の上位ビットは0であることが予想される。つまり、二乗前処理回路において所定数の上位ビットが0であることを判定した上で、当該上位ビットを欠落させることで、乗算対象となるディジタルデータのビット数を縮小させている。 In the present invention, as described above, the circuit design corresponding to the number of bits when the multiplier circuit (square circuit) converts the small amplitude signal into digital data by calculating the variance only for the small amplitude signal. It is said. In the square pre-processing circuit, a digit removal process is performed in order to reduce the scale of the square circuit. Since it is digital data obtained by A / D converting a small amplitude signal, the change in the value after conversion is small, and a predetermined number of upper bits are expected to be zero. That is, after determining that a predetermined number of upper bits are 0 in the square pre-processing circuit, the number of bits of digital data to be multiplied is reduced by deleting the upper bits.
一方、大振幅信号をA/D変換したディジタルデータに対して分散値を計算するには、多ビット×多ビットの乗算処理が必要となるため、二乗回路の規模が拡大してしまう。このため、大振幅信号の場合には、専ら最小値と最大値が検出できていれば、これらの値から導出されるPeak-to-Peak値によって評価を行う構成である。大振幅信号の場合、ノイズの影響が相対的に小さくなるため、Peak-to-Peakの値の測定及びこれを用いた演算によってA/D変換器の評価を行うことが可能となる。 On the other hand, in order to calculate a variance value for digital data obtained by A / D converting a large amplitude signal, a multi-bit × multi-bit multiplication process is required, which increases the scale of the square circuit. For this reason, in the case of a large amplitude signal, if the minimum value and the maximum value are exclusively detected, the evaluation is performed using the Peak-to-Peak value derived from these values. In the case of a large-amplitude signal, the influence of noise becomes relatively small, so that it is possible to evaluate the A / D converter by measuring the Peak-to-Peak value and calculating using it.
平均値計算回路と上記の分散用平均値計算回路は、同一の回路として兼用することも可能である。この場合、平均値計算回路の直前にセレクタを設け、平均値計算回路に対して、A/D変換器から出力されるディジタルデータを入力するか、二乗回路によって二乗処理されたディジタルデータを入力するかを選択する構成とすれば良い。 The average value calculation circuit and the above-mentioned dispersion average value calculation circuit can also be used as the same circuit. In this case, a selector is provided immediately before the average value calculation circuit, and digital data output from the A / D converter is input to the average value calculation circuit, or digital data that is squared by the square circuit is input. It may be configured to select.
分散値を測定するに際しては、まずテスト用のアナログ信号をA/D変換器に入力して、変換後のディジタルデータの平均値を計算する。そして、この平均値をいったんリファレンス値として設定した後、再度同一のアナログ信号をA/D変換器に入力し、変換後のディジタルデータを分散値計算回路(の差分絶対値計算回路)に入力する。差分絶対値計算回路において、一連の基礎ディジタルデータと予め測定されていた平均値との差分絶対値が計算される。アナログ信号が小振幅信号である場合には、この差分絶対値の大きさが小さいため、所定数の上位ビットは0が連続しているところ、これらを欠落させた下位ビットのみの二乗処理の平均値でもって分散値と算定しても問題ない。 In measuring the dispersion value, first, an analog signal for test is input to the A / D converter, and the average value of the converted digital data is calculated. After this average value is once set as a reference value, the same analog signal is input again to the A / D converter, and the converted digital data is input to the dispersion value calculation circuit (difference absolute value calculation circuit thereof). . In the difference absolute value calculation circuit, the difference absolute value between the series of basic digital data and the average value measured in advance is calculated. When the analog signal is a small-amplitude signal, the magnitude of this difference absolute value is small. Therefore, when the predetermined number of upper bits are continuous with zeros, the average of the square processing of only the lower bits from which these bits are omitted There is no problem even if the value is calculated as the variance value.
なお、上記の構成において、最大値、最小値、平均値、或いは分散値等の各値を外部のテスターに出力し、当該テスターにおいてこれらの値を用いた評価を行うものとしても構わないし、評価までをもテスト回路内部で実行する構成としても構わない。 In the above configuration, each value such as the maximum value, the minimum value, the average value, or the variance value may be output to an external tester, and evaluation using these values may be performed in the tester. The configuration may be such that the above is executed inside the test circuit.
後者の場合、テスト回路内部に、四則演算を行う演算回路、比較器、及びデータ保持回路を有する評価部を設ける。評価部は、外部より基準値の設定が可能な構成であり、この基準値(理想Peak-to-Peak値、理想平均値、理想分散値等)をデータ保持回路に書き込むことができる構成とする。そして、上記の方法で算出された最大値及び最小値よりPeak-to-Peak値を導出して理想Peak-to-Peak値との乖離が所定の範囲内であるかを評価する。同様に、平均値、分散値についてもそれぞれ理想平均値或いは理想分散値との乖離が所定の範囲内であるかを評価する。そして、外部にはこれらの評価結果のみを出力する構成とする。これにより、テスト回路内部でA/D変換器の評価までも行うことができる。なお、テスト回路内部には、四則演算回路に加えて、平方根回路やビットシフト回路、その他必要な演算回路を備える構成としても構わない。 In the latter case, an evaluation unit including an arithmetic circuit that performs four arithmetic operations, a comparator, and a data holding circuit is provided in the test circuit. The evaluation unit is configured such that a reference value can be set from the outside, and the reference value (ideal Peak-to-Peak value, ideal average value, ideal variance value, etc.) can be written to the data holding circuit. . Then, a Peak-to-Peak value is derived from the maximum value and the minimum value calculated by the above method, and it is evaluated whether the deviation from the ideal Peak-to-Peak value is within a predetermined range. Similarly, for the average value and the variance value, it is evaluated whether the deviation from the ideal average value or the ideal variance value is within a predetermined range. And it is set as the structure which outputs only these evaluation results outside. Thereby, even the evaluation of the A / D converter can be performed inside the test circuit. Note that the test circuit may include a square root circuit, a bit shift circuit, and other necessary arithmetic circuits in addition to the four arithmetic operation circuits.
最大値検出回路或いは最小値検出回路に対して、入力データと保持データの差が所定値以下である場合に限りデータの更新を行う機能を付すことで、単調増加或いは単調減少するアナログ信号を用いたA/D変換器のテストを行うことができる。 For the maximum value detection circuit or minimum value detection circuit, an analog signal that monotonously increases or decreases is used by adding a function to update data only when the difference between the input data and the retained data is less than or equal to a predetermined value. A / D converter can be tested.
例えば、前記最大値検出回路を、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力時点での保持データよりも大きく、且つ入力データと保持データの差が所定値以下である場合に限り当該保持データを入力データに更新する構成とした状態で、前記アナログ信号として前記A/D変換器によって変換可能な下限電圧から上限電圧まで連続的に単調増加する信号を前記A/D変換器に入力して、前記最大値検出回路によって前記A/D変換器から出力される前記基礎ディジタルデータの最大値を検出させることで、前記最大値検出回路から出力された最大値が前記上限電圧に対応していれば前記A/D変換器が全てのコード値の出力可能であると判定することができる。 For example, the maximum value detection circuit sequentially compares the size of the held data and the input data while the basic digital data is input, and the difference between the input data and the held data is larger than the held data at the time of input. A signal that continuously increases monotonically from a lower limit voltage to an upper limit voltage that can be converted by the A / D converter as the analog signal in a state in which the held data is updated to input data only when it is equal to or less than a predetermined value. Is input to the A / D converter, and the maximum value of the basic digital data output from the A / D converter is detected by the maximum value detection circuit. If the maximum value corresponds to the upper limit voltage, it can be determined that the A / D converter can output all code values.
同様に、前記最小値検出回路を、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力時点での保持データよりも小さく、且つ、入力データと保持データの差が所定値以下である場合に限り当該保持データを入力データに更新する構成とした状態で、前記アナログ信号として、前記A/D変換器によって変換可能な上限電圧から下限電圧まで連続的に単調減少する信号を前記A/D変換器に入力して、前記最小値検出回路によって前記A/D変換器から出力される前記基礎ディジタルデータの最小値を検出させることで、前記最小値検出回路から出力された最小値が前記下限電圧に対応していれば前記A/D変換器が全てのコード値の出力可能であると判定することができる。 Similarly, while the basic digital data is input, the minimum value detection circuit sequentially compares the size of the held data and the input data, is smaller than the held data at the time of input, and the input data and the held data The analog signal is continuously monotonically from the upper limit voltage to the lower limit voltage that can be converted by the A / D converter in a state in which the held data is updated to input data only when the difference is equal to or less than a predetermined value. By inputting a decreasing signal to the A / D converter and causing the minimum value detection circuit to detect the minimum value of the basic digital data output from the A / D converter, the minimum value detection circuit If the output minimum value corresponds to the lower limit voltage, it can be determined that the A / D converter can output all code values.
更に、前記A/D変換器によって変換可能な上限電圧と下限電圧の幅を分割して得られる1ビット相当の入力振幅に対応コード値を乗じた値に前記下限電圧を加えたDC電圧を前記アナログ信号として入力し、前記リファレンス値として前記対応コード値を設定した状態で前記分散回路によって分散値を計算させて出力し、
以後、前記対応コード値を1ずつ増加させて同様に分散値を計算させて前記テスターに出力することで、前記対応コード間で分散値が著しく変化する箇所を検知することでリニアリティ検査を行うことができる。
Furthermore, a DC voltage obtained by adding the lower limit voltage to a value obtained by multiplying the input amplitude corresponding to 1 bit obtained by dividing the width of the upper limit voltage and the lower limit voltage that can be converted by the A / D converter, with the corresponding code value is obtained. Input as an analog signal, with the corresponding code value set as the reference value, the dispersion value is calculated by the dispersion circuit and output,
Thereafter, the corresponding code value is incremented by 1 and the variance value is calculated in the same manner and output to the tester, thereby detecting a location where the variance value varies significantly between the corresponding codes, and performing a linearity test. Can do.
本発明のA/D変換器のテスト回路は、入力されるアナログ信号を変換した一連のディジタルデータの最小値、最大値、分散値を算定し、これらの値を外部に出力する構成である。よって、シリアルデータとして外部出力できるため、多くのピン数を必要としない。更には、D/A変換器や大容量メモリを必要とする構成でもない。 The test circuit of the A / D converter according to the present invention is configured to calculate a minimum value, a maximum value, and a dispersion value of a series of digital data obtained by converting an input analog signal, and to output these values to the outside. Therefore, since it can be externally output as serial data, a large number of pins are not required. Furthermore, the configuration does not require a D / A converter or a large-capacity memory.
よって、本発明のテスト回路は、小型の基板上に実装することが可能となり、かかるテスト回路を搭載することで、A/D変換器のテスト機能を有した小型の集積回路の実現が可能となる。 Therefore, the test circuit of the present invention can be mounted on a small substrate, and by mounting such a test circuit, it is possible to realize a small integrated circuit having a test function of the A / D converter. Become.
本発明の実施形態につき、図面を参照して詳細に説明する。なお、図4と同一の構成要素については同一の符号を付している。 Embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same code | symbol is attached | subjected about the component same as FIG.
図1は、本発明のテスト回路を備えた集積回路の概略構成を示すブロック図である。この集積回路10は、A/D変換器20によって変換生成されたディジタルデータ(「基礎ディジタルデータ」に対応)を、集積回路21と本発明のテスト回路1に出力可能に構成されている。テスト回路1は、ディジタルデータをシリアルに出力する構成であるため、集積回路10は、図4(b)のようにN個のピンを備える必要はない。
FIG. 1 is a block diagram showing a schematic configuration of an integrated circuit including a test circuit of the present invention. The
図2に本発明のテスト回路の構成を示す。テスト回路1は、最大値検出回路2,最小値検出回路3,平均値計算回路4,分散値計算回路5,リファレンス設定回路6を備える。分散値計算回路5は、差分絶対値計算回路8,二乗回路12,平均値計算回路13,及び二乗前処理回路15を備える。
FIG. 2 shows the configuration of the test circuit of the present invention. The
最大値検出回路2,最小値検出回路3,平均値計算回路4,リファレンス設定回路6,平均値計算回路13は、それぞれ少なくとも一のデータを保持可能に構成されている。更に、最大値検出回路2,最小値検出回路3は比較器を有し、平均値計算回路4,13は、カウンタ、加算回路、除算回路を有している。
The maximum
A/D変換器20のテストを行う際に、当該A/D変換器20に入力するテスト用のアナログ信号(テスト信号)としては、振幅が小さくほぼDCに近いような信号(小振幅信号)と、それよりも十分に振幅の大きい信号(大振幅信号)を用いるのが一般的である。
When testing the A /
まず、テスト信号として小振幅信号を用いる場合につき説明する。テスト信号として用いる小振幅信号を符号VTsと記載する。 First, a case where a small amplitude signal is used as a test signal will be described. A small-amplitude signal used as a test signal is referred to as VTs.
テスト信号VTsがA/D変換器20に入力された場合、これに変換処理が施されて得られるディジタルデータの値の変化は小さい。よって、仮に変換時にノイズが重畳すると、そのノイズ成分が小さいものであっても場合によっては変換後のディジタル信号の上位ビットに影響を及ぼし兼ねない。この場合、入力したテスト信号を正しくディジタルデータに変換できないことになる。
When the test signal VTs is input to the A /
ところで、テスト信号としてDC信号を採用する場合、その電圧レベルは常時一定値を示す。また、完全にDC信号でなくても、振幅が小さい信号であれば信号の電圧レベルはその電圧平均値からは大きく離れることがない。つまり、小振幅信号は分散値が一定レベルを超えないということが期待でき、このことは変換後のディジタルデータにおいても同じである。 By the way, when a DC signal is employed as the test signal, the voltage level always shows a constant value. Even if the signal is not completely a DC signal, the signal voltage level does not deviate greatly from the voltage average value if the signal has a small amplitude. That is, it can be expected that the dispersion value of the small amplitude signal does not exceed a certain level, and this also applies to the converted digital data.
これを踏まえ、テスト信号として小振幅信号を用いる場合においては、A/D変換器20によって得られる変換後のディジタルデータの分散を測定し、この分散値が所定の範囲内に収まっているかどうかを判定することでA/D変換器20の評価を行う。
Based on this, when a small amplitude signal is used as a test signal, the variance of the converted digital data obtained by the A /
まず、新たにテストを開始するに当たり、最大値検出回路2,最小値検出回路3,平均値計算回路4,リファレンス設定回路6,平均値計算回路13に保持されているデータを初期化(初期設定)する。例えば、最大値検出回路2,リファレンス設定回路6においては、保持データを各ビットが0となる最小値に設定し、最小値検出回路3においては保持データを各ビットが1となる最大値に設定する。また、平均値計算回路4,13においては、保持されているデータ並びにカウンタを各ビットが0となる最小値に設定する。
First, when starting a new test, the data stored in the maximum
そして、A/D変換器20にテスト信号VTsが入力されると、定められたサンプリング間隔τでサンプリングされた電圧値に応じてディジタル変換が施される。
When the test signal VTs is input to the A /
まず、時刻t1の時点で示される電圧値VTs(t1)にディジタル変換が施されて得られるディジタル値Ds(t1)を、最大値検出回路2,最小値検出回路3,平均値計算回路4に送出する。
First, the digital value Ds (t1) obtained by performing digital conversion on the voltage value VTs (t1) indicated at the time t1 is sent to the maximum
最大値検出回路2は、直前に保持されているデータと新たに送られてきたデータの大小比較を行い、値が大きい方のデータを保持する。逆に、最小値検出回路3は値が小さい方のデータを保持する。
The maximum
平均値計算回路4は、送られてくるディジタルデータの値の平均値を計算する。一例としては、データが送られてくる毎にカウンタ値を1カウントすると共に、直前までに保持していた累積値に新たに送られてきたデータを加算して新たな累積値としてこれを保持する。そして、全てのデータを取得が完了した後、保持した累積値をカウンタ値で除算する。 The average value calculation circuit 4 calculates the average value of the digital data values sent. As an example, every time data is sent, the counter value is counted by one, and the newly sent data is added to the accumulated value held immediately before, and this is held as a new accumulated value. . Then, after all data has been acquired, the accumulated value held is divided by the counter value.
上記方法の場合、最終のデータが取得されるまで累積値を保持しなければならないため、保持すべき値のビット数が非常に大きくなってしまう。このため、別の方法としては、所定のカウンタ値毎に累積値をカウンタ値で除算し、除算後の値を新たな累積値として設定すると共に、カウンタ値を1にクリアする。そして、最終のデータが取得された後、得られている累積値をカウンタ値で除算した値でもって平均値とする。なお、データ取得の回数が所定のカウンタ値の倍数であれば、カウンタ値=1であるため、最終時点での累積値が平均値となる。 In the case of the above method, since the accumulated value must be held until the final data is acquired, the number of bits of the value to be held becomes very large. Therefore, as another method, the accumulated value is divided by the counter value for each predetermined counter value, the value after division is set as a new accumulated value, and the counter value is cleared to 1. Then, after the final data is acquired, the average value is obtained by dividing the obtained accumulated value by the counter value. If the number of data acquisitions is a multiple of a predetermined counter value, the counter value = 1, so that the cumulative value at the final point is the average value.
更に、上記方法において、「所定のカウンタ値」を2の累乗に設定することで、カウンタ値の除算演算に代えてビットシフトによって実現することができる。 Further, in the above method, by setting the “predetermined counter value” to a power of 2, it can be realized by bit shift instead of the division operation of the counter value.
上記の演算処理を、時刻t2においてA/D変換器20から出力されるディジタル値Ds(t2),時刻t3において出力される信号値Ds(t3),……に対して順次行う。そして、最終のサンプリング時刻tEにおいて出力されるディジタル値Ds(tE)に対する処理が完了すると、最大値検出回路2にはテスト信号VTsのディジタル変換処理後の最大値DsMが、最小値検出回路3にはテスト信号VTsのディジタル変換処理後の最小値Dsmが、平均値計算回路4にはテスト信号VTsのディジタル変換処理後の平均値Dsaが、それぞれ保持されることとなる。
The above arithmetic processing is sequentially performed on the digital value Ds (t2) output from the A /
そして、これらの最大値DsM,最小値Dsm,平均値Dsaを、それぞれテスターに出力する。これらのデータ出力の際には、それぞれ最上位ビットから最下位ビットに向かって順次各ビット位置の値を並べた一のデータ列としてシリアルに送出する。無論、並べる順序は逆(最下位ビットから最上位ビットに向かう方向)でも良い。 Then, the maximum value DsM, the minimum value Dsm, and the average value Dsa are output to the tester. When these data are output, they are serially sent out as one data string in which the values at the respective bit positions are sequentially arranged from the most significant bit to the least significant bit. Of course, the order of arrangement may be reversed (the direction from the least significant bit to the most significant bit).
次に、前記の平均値Dsaをシリアルデータとしてテスターからリファレンス設定回路6に入力し、これをリファレンス値に設定する。そして、A/D変換器20に対して再び同じテスト信号VTsを入力する。A/D変換器20は、先ほどと同様に、定められたサンプリング間隔τでサンプリングされた電圧値に応じたディジタル変換処理を施し、今度は、変換処理後のディジタル値を分散値計算回路5(より具体的には差分絶対値計算回路8)に送出する。
Next, the average value Dsa is input as serial data from the tester to the reference setting circuit 6 and set as a reference value. Then, the same test signal VTs is input to the A /
差分絶対値計算回路8は、まず減算器9においてA/D変換器20から送出されたディジタル値とリファレンス設定回路6に設定されている値(すなわち平均値Dsa)の差分値を算出した後、絶対値回路11においてその絶対値を算出して二乗前処理回路15に出力する。
The difference absolute
二乗前処理回路15は、上位ビットゼロ判定回路16と上位ビット桁落とし回路17を有する。上位ビットゼロ判定回路16は、差分絶対値計算回路8から送られたディジタル値(Nビット値)のうち、上位(N−M)ビットが全て0であるかどうかを判定する回路である。上位ビットゼロ判定回路16によって、差分絶対値計算回路8から送られたディジタル値の上位(N−M)ビットが全て0であると判定されると、上位ビット桁落とし回路17が当該上位(N−M)ビットを桁落ちさせ、下位Mビット分のディジタルデータのみを二乗回路12に送出する。一方、上位(N−M)ビットのうち1ビットでも「1」が存在すれば、上位ビットゼロ判定回路16はFAIL信号をテスターに出力し、以後の処理を停止させる。
The
二乗回路12は、二乗前処理回路15によってMビットに桁落ちしたディジタルデータに対して二乗処理を施し、平均値計算回路13に送出する。平均値計算回路13は、平均値計算回路4と同様の方法によって、二乗回路12から送られてくるディジタルデータ(「二乗処理後データ」に対応)の値の平均値を計算する。
The
上記の演算処理を、時刻t2においてA/D変換器20から出力されるディジタル値Ds(t2),時刻t3において出力される信号値Ds(t3),……に対して順次行う。そして、最終のサンプリング時刻tEに至るまで、上位ビットゼロ判定回路16がFAIL信号を出力することなく、そのディジタル値Ds(tE)に対する上記処理が完了すると、平均値計算回路13には、テスト信号VTsのディジタル変換処理後のデータに対する分散値が2Mビットデータとして保持されることとなる。平均値計算回路13はこの値をテスターに出力する。出力の際は、最大値や最小値の場合と同様にシリアルのデータ列としてテスターに出力する。
The above arithmetic processing is sequentially performed on the digital value Ds (t2) output from the A /
小振幅信号VTsをテスト信号とする場合、上述したように、そもそも振幅の変動が小さいため、分散値も一定レベル以下の大きさに留まることが期待される。分散値は、各値(ここでは各時刻におけるディジタル変換値)の平均値からの誤差の2乗の平均値として規定されるため、この分散値が一定レベル以下の大きさに留まることは、すなわち各時刻におけるディジタル値の平均値からの誤差も一定レベル以下の大きさに留まることを意味する。よって、各時刻tにおけるディジタル値Ds(t)と、リファレンス設定回路6に設定されている平均値Dsaの差分絶対値が一定レベル以下の大きさに留まり、そのディジタル値は上位の数ビットが0であることが期待できる。逆に言えば、最上位ビットを含む上位の数ビットの値が「0」でない(「1」である)場合には、テスト信号VTsが小振幅信号であることを鑑みれば、もはや正しくD/A変換処理されていないと判断できる。これは、テスト信号VTsがDC信号である場合には顕著である。 When the small amplitude signal VTs is used as the test signal, as described above, since the fluctuation of the amplitude is small in the first place, it is expected that the dispersion value also remains below a certain level. Since the variance value is defined as the average value of the square of the error from the average value of each value (here, the digitally converted value at each time), the fact that this variance value remains below a certain level means that This means that the error from the average digital value at each time also remains below a certain level. Therefore, the difference absolute value between the digital value Ds (t) at each time t and the average value Dsa set in the reference setting circuit 6 remains below a certain level. Can be expected. In other words, when the value of the upper few bits including the most significant bit is not “0” (“1”), the test signal VTs is no longer correctly D / It can be determined that A conversion processing has not been performed. This is remarkable when the test signal VTs is a DC signal.
二乗回路12は、入力されるディジタルデータ同士を乗算する回路であり、入力データのビット数の2倍の長さのデータが生成される。このため、入力データのビット数が大きいと、その回路規模も大きくなる。よって、仮に入力されるNビットのディジタルデータをそのまま二乗処理すると、Nビット×Nビットの演算が行われることとなるため、その回路規模も大きくなってしまう。しかし、本発明では予め上位(N−M)ビットの桁落としをしているため、Nビットより小さいMビットのディジタルデータの二乗処理(Mビット×Mビットの演算処理)に留まり、これによって二乗回路12の規模を縮小できる。しかも、テスト信号VTsが小振幅信号であり、桁落ちしている上位(N−M)ビットの値は全て「0」であるため、このような桁落ち処理を施しても得られる分散値に影響を及ぼすことがない。
The
なお、本実施形態では、小振幅のテスト信号VTsを用いてA/D変換器20のテストを行うに際し、最小値、最大値、平均値、及び分散値をそれぞれ測定してテスターに送出するものとしたが、分散値によって評価を行うことを想定しているため、最小値と最大値に関するデータは必ずしも必要というわけではない。本実施形態では、平均値計算回路4によって平均値を算出するのと並行して最小値と最大値も算出できるため、評価の要素としてこれらを算出するものとした。
In the present embodiment, when the A /
次に、テスト信号として大振幅信号を用いる場合につき説明する。テスト信号として用いる大振幅信号を符号VTLと記載する。 Next, a case where a large amplitude signal is used as a test signal will be described. A large-amplitude signal used as a test signal is referred to as a code VTL.
テスト信号VTLがA/D変換器20に入力された場合、これに変換処理が施されて得られるディジタルデータDL(t)のビット数は大きい。このため、小振幅のテスト信号VTsとは異なり、仮に変換時にノイズが重畳したとしても、変換後のディジタル信号に影響を及ぼすのは下位ビットに留まり、上位ビットへの影響はない。
When the test signal VTL is input to the A /
一方で、大振幅のテスト信号VTLの場合、小振幅のテスト信号VTsと比較してディジタルデータDL(t)の変動も大きいため、分散値も大きくなることが予想される。このため、小振幅のテスト信号VTsのように、上位数ビットが全て0でなければディジタル変換処理が正しく行われていないというような判断はできず、従って二乗前処理回路15によって桁落ち処理を行うことができない。かといって、この二乗前処理回路15を用いずに分散を求めようとすると、二乗回路12によって多ビット×多ビットの乗算を行わねばならず、その回路規模が大きくなる。
On the other hand, in the case of the large amplitude test signal VTL, since the fluctuation of the digital data DL (t) is larger than that of the small amplitude test signal VTs, the variance value is expected to be large. Therefore, unlike the small-amplitude test signal VTs, it is impossible to judge that the digital conversion process is not performed correctly unless the higher-order bits are all 0. Therefore, the squaring
つまり、大振幅のテスト信号VTLの場合には、小振幅のテスト信号VTsと違って分散を測定する必要性が低く、むしろその測定を行った場合に必要とされる二乗回路12の回路規模が極めて大きくなることから、敢えて分散値による評価を行わない。そして、これに代えて、テスト信号VTLの最大値のディジタルデータDLMと最小値のディジタルデータDLmの距離(すなわちディジタルデータのPeak-to-Peak値)によってディジタル変換の評価を行う。言い換えると、テスト信号VTsの信号強度をディジタルデータに変換した値によって評価を行う。
That is, in the case of the test signal VTL having a large amplitude, unlike the test signal VTs having a small amplitude, the necessity for measuring dispersion is low. Rather, the circuit scale of the squaring
テスト信号VTLは、そもそも振幅が十分に大きいため、最大値と最小値の差分であるPeak-to-Peak値も大きい値が予想される。そして、テスト信号VTLの振幅の大きさに比べればノイズの大きさはある程度小さいため、多少のノイズが重畳していたとしても、Peak-to-Peak値には影響を及ぼさない。よって、ディジタルのPeak-to-Peak値が所定の範囲内に収まっていれば、正しくディジタル変換が行われたと判定することができる。 Since the amplitude of the test signal VTL is sufficiently large in the first place, a large Peak-to-Peak value that is the difference between the maximum value and the minimum value is expected. Since the magnitude of the noise is somewhat smaller than the magnitude of the amplitude of the test signal VTL, even if some noise is superimposed, the Peak-to-Peak value is not affected. Therefore, if the digital Peak-to-Peak value is within a predetermined range, it can be determined that the digital conversion has been correctly performed.
最大値と最小値の算出方法は、小振幅のテスト信号VTsの場合と同じであるため、説明を割愛する。また、最大値や最小値に加えて平均値に関するデータも併せてテスターに出力しても良い。 The calculation method of the maximum value and the minimum value is the same as in the case of the test signal VTs having a small amplitude, and the description is omitted. Further, in addition to the maximum value and the minimum value, data related to the average value may be output to the tester.
なお、大振幅信号VTLを用いてテストを行う場合につき、「敢えて分散値による評価を行わない」と記載したが、これは、最大値や最小値、平均値をいったんテスターに出力した後、Peak-to-Peak値によって大振幅信号であることを認識すると、もはやリファレンス設定回路6に対してリファレンス値の設定を行わないようにすることで実現できる。逆に言えば、テスター側で最大値と最小値のデータからPeak-to-Peak値を評価して、テスト信号が小振幅信号であることを認識した場合に、リファレンス設定回路6に対して平均値をリファレンス値とするように設定し、再度テスト信号を入力するものとしても良い。 In the case of performing a test using the large amplitude signal VTL, it is described that “the evaluation based on the variance value is not performed”. This is because the peak value is output to the tester after the maximum value, the minimum value, and the average value are output to the tester. If it is recognized that the signal is a large amplitude signal based on the -to-Peak value, it can be realized by no longer setting the reference value to the reference setting circuit 6. In other words, when the tester evaluates the peak-to-peak value from the maximum and minimum data and recognizes that the test signal is a small amplitude signal, the test setting is averaged with respect to the reference setting circuit 6. The value may be set as a reference value, and the test signal may be input again.
テストの方法として、小振幅信号VTsと大振幅信号VTLの両者を用い、それぞれの結果を踏まえてA/D変換器20の評価を行うという方法も考えられる。例えば、両信号に対してそれぞれディジタル変換処理を行い、それらの値によって得られるS/N比によってA/D変換器20の評価を行うことが挙げられる。以下、その一例となる方法につき説明する。
As a test method, a method of using both the small amplitude signal VTs and the large amplitude signal VTL and evaluating the A /
まず、大振幅信号VTLとして所定の電圧信号(例えば基準周波数のsin信号)を用い、上記方法によって、最大値、最小値、平均値に係るディジタルデータをそれぞれ計算してテスターに出力する。そして、最大値と最小値の差分(すなわちPeak-to-Peak値)、並びに平均値がそれぞれ初期の条件を満たしているかどうかを確認する。前記Peak-to-Peakの中間値を用いて評価しても良い。 First, a predetermined voltage signal (for example, a sine signal of a reference frequency) is used as the large amplitude signal VTL, and the digital data relating to the maximum value, the minimum value, and the average value is calculated and output to the tester by the above method. Then, it is confirmed whether the difference between the maximum value and the minimum value (that is, Peak-to-Peak value) and the average value satisfy initial conditions. You may evaluate using the intermediate value of said Peak-to-Peak.
次に、小振幅信号VTsとして所定の電圧信号(例えばDC信号)を用い、まず、最大値、最小値、平均値に係るディジタルデータをそれぞれ計算してテスターに出力した後、リファレンス値に前記平均値を設定して再度VTsを入力することで分散値を計算してテスターに出力する。このとき、上位ビットゼロ判定回路16によって所定の(N−M)ビットがオールゼロを満足していなければFAIL値をテスターに返す。
Next, a predetermined voltage signal (for example, DC signal) is used as the small amplitude signal VTs. First, digital data relating to the maximum value, the minimum value, and the average value are calculated and output to the tester, and then the average value is used as a reference value. By setting the value and inputting VTs again, the variance value is calculated and output to the tester. At this time, if a predetermined (NM) bit does not satisfy all zeros by the upper bit zero
次に、テスト信号として大振幅信号VTLを用いた場合のPeak-to-Peakの中間値を振幅とするsin信号のサンプリング期間τにおける2乗平均値の平方根と、前記計算した分散値の平方根の比率を算出して(若しくは必要に応じて補正係数を乗じて)S/N比を得る。このS/N比が予め定められた範囲内の値であるか否かの判定を行う。なお、テスト信号VTLとしてsin信号やcos信号以外の信号を利用する場合には、テスト信号VTLの振幅の最大値とPeak-to-Peak測定値の比を計算し、この比の計算結果とテスト信号VTLの2乗を乗算した値をサンプリング期間τにわたって積分した値を利用するものとして良い。 Next, the square root of the mean square value in the sampling period τ of the sin signal with the amplitude of the peak-to-peak value when the large amplitude signal VTL is used as the test signal, and the square root of the calculated variance value The ratio is calculated (or multiplied by a correction coefficient as necessary) to obtain the S / N ratio. It is determined whether the S / N ratio is a value within a predetermined range. When a signal other than a sin signal or a cos signal is used as the test signal VTL, the ratio between the maximum amplitude of the test signal VTL and the measured value of Peak-to-Peak is calculated. A value obtained by integrating the value obtained by multiplying the square of the signal VTL over the sampling period τ may be used.
ここで、必要に応じて補正係数を乗じるとあるのは、Peak-to-Peakを算出する際に利用した回路(最大値検出回路2,最小値検出回路3)と、分散を算出する際に利用した回路(平均値計算回路4,分散値計算回路5)が異なり、これら異なる回路を用いて得られた値の比率を単純に算出すると誤差が生じる可能性があるため、この誤差(ズレ分)を抑制する目的で行われるものである。補正係数は予め導出しておいた値を利用するものとして構わない。
Here, if necessary, the correction coefficient is multiplied when calculating the Peak-to-Peak (maximum
補正係数の導出方法としては、以下の方法が考えられる。まず、上位ビットゼロ判定回路16が動作しないギリギリの振幅値、すなわち上位(N−M)ビットが全て0であり、それよりも振幅を拡げると前記ビットの中に「1」が含まれてしまうような振幅値を決定し、この振幅値の下でPeak-to-Peak値と分散値をそれぞれ算出してこれらの比率をもって補正係数と決定する。この値は、桁落ちが発生しないギリギリの値であるため、両者の誤差が最も小さいテスト電圧ということができ、かかる比率をもって補正係数とすることができる。
The following method can be considered as a method for deriving the correction coefficient. First, the last amplitude value at which the upper bit zero
また、別の方法としては、A/D変換器20にDC電圧を入力してPeak-to-Peak値を測定する。ここで得られるPeak-to-Peak値は重畳されたノイズ成分由来のPeak-to-Peak値を示す。その後、テスト信号として大振幅信号VTLを用いた場合のPeak-to-Peak値に、先ほど測定したノイズ成分由来のPeak-to-Peak値を差し引いた値を用いてS/N比を導出する。これにより、DC電圧に重畳するノイズの影響を抑制した状態でS/N比を算出することができる。
As another method, a peak-to-peak value is measured by inputting a DC voltage to the A /
なお、サンプリング期間τにおける2乗平均値を利用するのに代えて、Peak-to-Peakの中間値に各サンプリング時刻(t1,t2,……,tE)毎の電圧値を乗じて2乗した値の平均値を利用するものとしても良い。 Instead of using the mean square value in the sampling period τ, the mean value of Peak-to-Peak is multiplied by the voltage value at each sampling time (t1, t2,..., TE) and squared. An average value may be used.
S/N比の測定の他、LPF減衰量測定やクロストーク測定の際にも、上記と同様に、小振幅信号VTsと大振幅信号VTLの両者を用いて実行することができる。詳細な説明は割愛する。 In addition to S / N ratio measurement, LPF attenuation measurement and crosstalk measurement can be performed using both the small amplitude signal VTs and the large amplitude signal VTL, as described above. Detailed explanation is omitted.
また、A/D変換器20の別のテストとして、入力されるテスト信号に対応しないディジタルデータを出力していないかを検査するものがある。このテストを行うに際しては、最大値検出回路2に比較器と共に減算器を設け、新たに入力されたディジタル値が現時点で保持されているディジタル値よりも大きく、且つ、両者の差が所定の大きさ(例えば「1」)以下である場合に限り、入力値を新たな保持データとして更新する。一方、入力されたデータが保持データの値以下か、両データに前記所定の大きさより大きい差異があった場合には、その旨の信号を出力して処理を終了する。これにより、例えばテスト信号として単調に増加するアナログ信号(例えばランプ波形)を入力した場合に、テスト信号入力完了後に最大値検出回路2から出力されたデータが、アナログ信号の上限値をA/D変換して得られたディジタル値であることが確認されれば、変換後のディジタルデータも、単調且つ連続的に増加しているか否かの検査を行うことができる。
Another test of the A /
単調に減少するアナログ信号についても同様の方法によりテストできる。すなわち、最小値検出回路3に比較器と共に減算器を設け、新たに入力されたディジタル値が現時点で保持されているディジタル値よりも小さく、且つ、両者の差が所定の大きさ(例えば「1」)以下である場合に限り、入力値を新たな保持データとして更新する。一方、入力されたデータが保持データの値以上か、両データに前記所定の大きさより大きい差異があった場合には、その旨の信号を出力して処理を終了する。 A monotonically decreasing analog signal can be tested by the same method. That is, the minimum value detection circuit 3 is provided with a subtracter together with a comparator, and the newly input digital value is smaller than the digital value held at the present time, and the difference between the two is a predetermined magnitude (for example, “1” ]) Update the input value as new retained data only if: On the other hand, if the input data is equal to or greater than the value of the retained data or if there is a difference between the two data larger than the predetermined size, a signal to that effect is output and the processing is terminated.
特に、前記所定の大きさを「1」とすることにより、対応する全てのディジタル値(コード)が出力されているかどうかを検査することができる。 In particular, by setting the predetermined size to “1”, it can be checked whether or not all corresponding digital values (codes) are output.
更に別のテストとして、入力信号と出力信号のリニアリティに関するものが想定される。このテストを行うに際しては、入力レンジの下限電圧と上限電圧を計測後、両者間を分割してA/D変換器20の1ビット(LSB)に対応する振幅を算出する。そして、前記1LSB分の電圧にコード値を乗じた値を入力レンジの下限電圧に加算したアナログ信号をテスト電圧として入力し、この分散値を分散値計算回路5によって求めてテスターに出力する。このとき、リファレンス値としては当該コード値を設定しておく。この処理を、各コード値を1ずつ変化させながら算出し、分散値が大きいコードが存在するか否かの検討を行う。他と比較して分散値が大きい値を示すコード値においてリニアリティが悪いことが検知できる。
As another test, a test related to the linearity of the input signal and the output signal is assumed. When performing this test, after measuring the lower limit voltage and the upper limit voltage of the input range, the two are divided and the amplitude corresponding to 1 bit (LSB) of the A /
この方法によれば、各分散値の比較を行うのみで良いため、テスター側で特別な演算処理を行う必要がないという効果がある。 According to this method, since it is only necessary to compare the respective variance values, there is an effect that it is not necessary to perform special arithmetic processing on the tester side.
なお、入力レンジの下限電圧の計測方法としては、最大値検出回路2が「0」を出力する上限の電圧とする方法、最小値検出回路3が「0」を出力しなくなる直前の下限の電圧とする方法の他、これら両者の平均値でもって下限電圧とする方法を用いることができる。上限電圧はこの逆の方法を採用すれば良い。
As a method of measuring the lower limit voltage of the input range, a method of setting the upper limit voltage at which the maximum
[別実施形態]
以下において、別実施形態につき説明する。
[Another embodiment]
In the following, another embodiment will be described.
〈1〉 上記実施形態では、本発明のテスト回路1は、テストを実施するに際して必要なデータを生成してテスターにシリアルで出力し、テスターが所定の演算を行うことで初めてテスト結果が認識できる構成とした。これに対し、テスト回路内部でテスト結果までを認識可能な構成(BIST:Built-in Self-Test)としても構わない。
<1> In the above embodiment, the
より具体的には、外部より基準値の設定が可能な評価部を設ける。評価部は、比較器、簡易な四則演算を行う演算回路、及びデータ保持回路を備えている。データ保持回路に対して外部から各基準値(すなわち、理想Peak-to-Peak値、理想平均値、理想分散値等)が書き込まれる。 More specifically, an evaluation unit capable of setting a reference value from the outside is provided. The evaluation unit includes a comparator, an arithmetic circuit that performs simple four arithmetic operations, and a data holding circuit. Each reference value (that is, ideal peak-to-peak value, ideal average value, ideal variance value, etc.) is written to the data holding circuit from the outside.
最大値検出回路2及び最小値検出回路3によって得られた最大値及び最小値のデータを評価部に出力し、評価部において演算が施されてPeak-to-Peak測定値が得られる。そして、この測定値と理想Peak-to-Peak値の乖離を算出し、この乖離が所定の範囲内に留まっているかどうかの結果を外部に出力する。
Data of the maximum value and the minimum value obtained by the maximum
また、分散値計算回路5、平均値計算回路4によって得られた分散値、平均値についても、同様に評価部内のデータ保持回路に保持された理想分散値、理想平均値と比較してこれらの乖離を算出し、この乖離が所定の範囲内に留まっているかどうかの結果を外部に出力する。
Similarly, the variance value and the average value obtained by the variance
この構成の場合、テスト回路外でテストを行う場合に比べて、理想Peak-to-Peak値、理想分散値、理想平均値を保持するための保持回路と、乖離を算出するための演算器、比較器を必要とするが、もともとマイコン等が内蔵されている集積回路であれば、別途新たな構成要素を追加することなく対応可能である。また、Peak-to-Peak値、分散値、平均値等を評価するに際し、それぞれの評価前に理想値を保持回路に書き込む構成とすることで、保持回路の回路規模を最小限に抑えることができる。なお、実際には、少なくとも理想分散値がとり得る最大ビット数(2N)のデータを保持可能な構成とすれば良い。 In this configuration, compared to when testing outside the test circuit, a holding circuit for holding the ideal peak-to-peak value, ideal variance value, ideal average value, and an arithmetic unit for calculating the deviation, An integrated circuit that originally requires a comparator but incorporates a microcomputer or the like can be handled without adding a new component. In addition, when evaluating Peak-to-Peak values, variance values, average values, etc., it is possible to minimize the circuit scale of the holding circuit by writing the ideal value to the holding circuit before each evaluation. it can. It should be noted that, in actuality, a configuration capable of holding at least data of the maximum number of bits (2N) that can be taken by the ideal variance value may be used.
〈2〉 上記実施形態では、本発明のテスト回路1は、分散値計算回路5内に平均値計算回路4とは別の平均値計算回路13を設ける構成としたが、これらの平均値計算回路を共通化しても良い(図3)。
<2> In the above embodiment, the
図3に示すテスト回路1Aは、平均値計算回路4を備えない代わりにセレクタ18を設け、二乗回路12の出力データをセレクタ18に出力する構成である。また、A/D変換器20の出力データもこのセレクタ18に出力される。セレクタ18は、入力されるデータの一方を選択して平均値計算回路13に出力する。
The test circuit 1A shown in FIG. 3 has a configuration in which a
この場合、小振幅のテスト信号VTsを用いてA/D変換器20のテストを行う際、まず、セレクタ18はA/D変換器20の出力データを選択して、時刻t(t=t1,t2,……,tE)において出力されるディジタルデータDs(t)を平均値計算回路13に出力し、平均値計算回路13において平均値Dsaを計算する。この平均値Dsaをテスターに出力後、リファレンス設定回路6に設定値として書き込む。次に、セレクタ18は、二乗回路12の出力データを選択して、二乗回路12から順次出力されるデータを平均値計算回路13に出力し、平均値計算回路13において平均値(すなわちこれが分散値に相当する)を計算する。このように構成することで、平均値計算回路4と13を共通化することができる。
In this case, when the test of the A /
この場合、平均値計算回路13は、A/D変換器20から出力されるNビットのデータと、二乗回路12から出力される2Mビットのデータにつき、平均値の算出を行う必要がある。つまり、Nと2Mのうち大きい方のビット数に合わせて平均値計算回路13の設計を行う必要がある。このとき、例えばN=2Mと設定しておき、これらのビット数を平均値計算回路13による演算可能最大ビット数に設定することで、回路規模の縮小と演算精度の確保の両立を最大限図ることができる。
In this case, the average
〈3〉 上記実施形態では、平均値計算回路4によって計算された平均値をいったんテスターに出力後、テスターからリファレンス設定回路6に対して当該平均値を書き込む構成としたが、平均値計算回路4の計算結果を直接リファレンス設定回路6に出力する構成としても良い。 <3> In the above embodiment, the average value calculated by the average value calculation circuit 4 is once output to the tester, and then the average value is written to the reference setting circuit 6 from the tester. The calculation result may be directly output to the reference setting circuit 6.
〈4〉 上記実施形態では、上位ビットゼロ判定回路16が、上位(N−M)ビットのうち1ビットでも「1」が存在すれば、FAIL信号をテスターに出力して以後の処理を停止させるものとした。これに対し、上位(N−M)ビットのうち1ビットでも「1」が存在する回数をカウントするカウンタを設け、このカウンタが示す値が所定値を上回るまでは下位Mビット分のディジタルデータを二乗回路12に送出する処理を継続する構成としても良い。
<4> In the above embodiment, the upper bit zero
〈5〉 上記実施形態では、二乗前処理回路15を用いて二乗処理を行うビット数を削減することで回路規模の縮小を図ったが、ディジタルデータのビット数が著しく大きくない場合であれば、差分絶対値計算回路の出力データを直接二乗回路12に入力しても良い。
<5> In the above embodiment, the circuit scale is reduced by reducing the number of bits to be squared using the
〈6〉 上記実施形態では、各ディジタルデータの平均値からの差分を2乗した値の平均値を算出することで分散値の測定を行った。ところで、各ディジタルデータの平均値からの差分に対する平均値と、前記の分散値との間には一定の相関関係が認められる。このため、回路規模がどうしても大きくなってしまってICに搭載できない場合には、次善の策として、二乗回路12を排除し、平均値計算回路13が(二乗)前処理回路15の出力データの平均値を計算し、この値から推定される分散値によってA/D変換器20の評価を行うものとしても構わない。
<6> In the above embodiment, the dispersion value was measured by calculating the average value of values obtained by squaring the difference from the average value of each digital data. Incidentally, a certain correlation is recognized between the average value for the difference from the average value of each digital data and the variance value. For this reason, when the circuit scale is inevitably large and cannot be mounted on the IC, as a second best measure, the
この場合、平均値計算回路13によって得られる値は「分散値」ではなく、あくまで分散値を推定する基礎となる値に留まる。つまり、本別実施形態のテスト回路は、「分散値」を計算する「分散値計算回路5」は備えず、その分散値を推定する基礎となる値を計算する「分散推定値計算回路」を備える。この分散推定値計算回路は、分散値計算回路5から二乗回路12を除いた要素で構成される。
In this case, the value obtained by the average
1: 本発明のテスト回路
2: 最大値検出回路
3: 最小値検出回路
4: 平均値計算回路
5: 分散値計算回路
6: リファレンス設定回路
8: 差分絶対値計算回路
9: 減算器
10: 本発明のテスト回路を搭載した集積回路
11: 絶対値回路
12: 二乗回路
13: 平均値計算回路
15: 二乗前処理回路
16: 上位ビットゼロ判定回路
17: 上位ビット桁落とし回路
18: セレクタ
20: A/D変換器
21: ディジタルデータを利用する集積回路
70: 従来のテスト機能が搭載された集積回路
71: セレクタ
72: D/A変換器
80: 従来のテスト機能が搭載された集積回路
90: 従来のテスト機能が搭載された集積回路
91: テスト回路
92: RAM
1: Test circuit of the present invention 2: Maximum value detection circuit 3: Minimum value detection circuit 4: Average value calculation circuit 5: Variance calculation circuit 6: Reference setting circuit 8: Difference absolute value calculation circuit 9: Subtractor 10: Book Integrated circuit equipped with test circuit of invention 11: Absolute value circuit 12: Square circuit 13: Average value calculation circuit 15: Pre-square calculation circuit 16: High-order bit zero decision circuit 17: High-order bit carry-down circuit 18: Selector 20: A / D converter 21: Integrated circuit using digital data 70: Integrated circuit with conventional test function 71: Selector 72: D / A converter 80: Integrated circuit with conventional test function 90: Conventional circuit Integrated circuit with test function 91: Test circuit 92: RAM
Claims (10)
前記基礎ディジタルデータが入力される最大値検出回路、最小値検出回路、及び分散値計算回路を備え、
前記最大値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも大きい場合に当該保持データを入力データに更新し、
前記最小値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも小さい場合に当該保持データを入力データに更新し、
前記分散値計算回路は、前記基礎ディジタルデータの分散値計算を行ってそのデータを保持し、
前記基礎ディジタルデータの入力完了後、前記最大値検出回路、前記最小値検出回路、及び前記分散値計算回路の各保持データを、それぞれ前記基礎ディジタルデータの最大値、最小値、及び分散値として外部に出力可能に構成されていることを特徴とするA/D変換器用テスト回路。 A test circuit for an A / D converter that converts an analog signal to be converted into a series of basic digital data, and is configured on the same substrate as the A / D converter,
A maximum value detection circuit to which the basic digital data is input, a minimum value detection circuit, and a variance value calculation circuit;
The maximum value detection circuit sequentially compares the size of the held data and the input data while the basic digital data is input, and updates the held data to the input data when the input data is larger than the held data,
The minimum value detection circuit sequentially compares the held data and the input data while the basic digital data is input, and updates the held data to the input data when the input data is smaller than the held data,
The variance value calculation circuit performs a variance value calculation of the basic digital data and holds the data,
After completion of the input of the basic digital data, the held data of the maximum value detection circuit, the minimum value detection circuit, and the variance value calculation circuit are externally set as the maximum value, the minimum value, and the variance value of the basic digital data, respectively. A test circuit for an A / D converter, wherein the test circuit is configured to be capable of outputting to the A / D converter.
前記平均値計算回路は、前記基礎ディジタルデータが入力される間、逐次平均値計算を行って保持データを更新し、前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの平均値として外部に出力可能に構成されていることを特徴とする請求項1に記載のA/D変換器用テスト回路。 An average value calculation circuit to which the basic digital data is input;
The average value calculation circuit updates the held data by sequentially calculating the average value while the basic digital data is input, and after completing the input of the basic digital data, the average value calculation circuit calculates the average value of the basic digital data. The test circuit for an A / D converter according to claim 1, wherein the test circuit is configured to be output to the outside.
前記A/D変換器から出力されるディジタルデータとリファレンス設定回路において設定されたリファレンスデータの差分絶対値を計算する差分絶対値計算回路と、
前記差分絶対値計算回路から出力されるディジタルデータに対して二乗処理を施す二乗回路と、
前記二乗回路から出力される一連の二乗処理後データの平均値を計算する分散用平均値計算回路を備え、
前記分散用平均値計算回路は、
前記A/D変換器によって前記アナログ信号がA/D変換された前記基礎ディジタルデータの平均値を前記リファレンスデータとして設定した状態で、前記A/D変換器によって同一の前記アナログ信号がA/D変換された前記基礎ディジタルデータが前記差分絶対値計算回路に入力される間、前記二乗回路から出力される前記二乗処理後データの平均値計算を行って保持データを更新し、前記差分絶対値計算回路に対する前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの分散値として外部に出力可能に構成されていることを特徴とする請求項2に記載のA/D変換器用テスト回路。 The variance value calculation circuit includes:
A difference absolute value calculation circuit for calculating a difference absolute value between the digital data output from the A / D converter and the reference data set in the reference setting circuit;
A square circuit that applies a square process to the digital data output from the absolute difference calculation circuit;
An average value calculation circuit for dispersion that calculates an average value of a series of squared data output from the square circuit;
The average value calculation circuit for dispersion is
In the state where the average value of the basic digital data obtained by A / D-converting the analog signal by the A / D converter is set as the reference data, the same analog signal is converted to A / D by the A / D converter. While the converted basic digital data is input to the difference absolute value calculation circuit, the held data is updated by calculating an average value of the squared data output from the square circuit, and the difference absolute value calculation 3. The test circuit for an A / D converter according to claim 2, wherein after the input of the basic digital data to the circuit is completed, the held data can be output to the outside as a variance value of the basic digital data. .
前記A/D変換器から出力されるディジタルデータとリファレンス設定回路において設定されたリファレンスデータの差分絶対値を計算する差分絶対値計算回路と、
前記差分絶対値計算回路から出力されるディジタルデータに対して二乗処理を施す二乗回路と、
前記A/D変換器の出力データと前記二乗回路の出力データのいずれか一方を選択して出力するセレクタと、
前記セレクタから入力される一連のディジタルデータの平均値を計算する平均値計算回路を備え、
前記平均値計算回路は、
前記セレクタによって前記A/D変換器の出力データが選択されている場合において、前記A/D変換器によって前記アナログ信号がA/D変換された前記基礎ディジタルデータが入力される間にわたって、平均値計算を行って保持データを更新し、前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの平均値として出力可能な構成であると共に、
前記セレクタによって前記二乗回路の出力データが選択されている場合において、前記基礎ディジタルデータの平均値を前記リファレンスデータとして設定した状態で、前記A/D変換器によって同一の前記アナログ信号がA/D変換された前記基礎ディジタルデータが前記差分絶対値計算回路に入力される間にわたって、逐次前記二乗回路から出力される一連の二乗処理後データの平均値計算を行って保持データを更新し、前記差分絶対値計算回路に対する前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの分散値として外部に出力可能に構成されていることを特徴とする請求項1に記載のA/D変換器用テスト回路。 The variance value calculation circuit includes:
A difference absolute value calculation circuit for calculating a difference absolute value between the digital data output from the A / D converter and the reference data set in the reference setting circuit;
A square circuit that applies a square process to the digital data output from the absolute difference calculation circuit;
A selector that selects and outputs either output data of the A / D converter or output data of the squaring circuit;
An average value calculating circuit for calculating an average value of a series of digital data input from the selector;
The average value calculation circuit includes:
When the output data of the A / D converter is selected by the selector, an average value is obtained while the basic digital data obtained by A / D converting the analog signal by the A / D converter is input. The calculation is performed to update the holding data, and after the input of the basic digital data is completed, the holding data can be output as an average value of the basic digital data, and
When the output data of the square circuit is selected by the selector, the same analog signal is A / D converted by the A / D converter in a state where the average value of the basic digital data is set as the reference data. While the converted basic digital data is input to the difference absolute value calculation circuit, the average data of the series of squared data sequentially output from the square circuit is calculated to update the held data, and the difference is updated. 2. The A / D conversion according to claim 1, wherein after the input of the basic digital data to the absolute value calculation circuit is completed, the held data can be output to the outside as a variance value of the basic digital data. Test circuit for dexterity.
前記二乗回路が、前記二乗前処理回路から出力されるディジタルデータに対して二乗処理を施すことを特徴とする請求項3に記載のA/D変換器用テスト回路。 The variance value calculation circuit determines whether or not a predetermined number of upper bits are all 0s in the digital data output from the difference absolute value calculation circuit. A square pre-processing circuit that outputs the remaining lower bits,
The test circuit for an A / D converter according to claim 3, wherein the square circuit performs a square process on the digital data output from the square pre-processing circuit.
前記二乗回路が、前記二乗前処理回路から出力されるディジタルデータに対して二乗処理を施すことを特徴とする請求項4に記載のA/D変換器用テスト回路。 The variance value calculation circuit determines whether or not a predetermined number of upper bits are all 0s in the digital data output from the difference absolute value calculation circuit. A square pre-processing circuit that outputs the remaining lower bits,
5. The A / D converter test circuit according to claim 4, wherein the square circuit performs a square process on the digital data output from the square pre-processing circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010072615A JP5342486B2 (en) | 2010-03-26 | 2010-03-26 | Test circuit for A / D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010072615A JP5342486B2 (en) | 2010-03-26 | 2010-03-26 | Test circuit for A / D converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205535A JP2011205535A (en) | 2011-10-13 |
JP5342486B2 true JP5342486B2 (en) | 2013-11-13 |
Family
ID=44881664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010072615A Expired - Fee Related JP5342486B2 (en) | 2010-03-26 | 2010-03-26 | Test circuit for A / D converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5342486B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019193067A (en) * | 2018-04-24 | 2019-10-31 | 株式会社デンソー | Semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211442A (en) * | 1992-01-30 | 1993-08-20 | Yokogawa Hewlett Packard Ltd | Test method for a/d converter |
JP4022978B2 (en) * | 1998-03-13 | 2007-12-19 | ソニー株式会社 | Analog / digital conversion circuit measuring device |
-
2010
- 2010-03-26 JP JP2010072615A patent/JP5342486B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011205535A (en) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8310385B2 (en) | Systems and methods for vector-based analog-to-digital converter sequential testing | |
US5712633A (en) | Conversion characteristic test circuit for analog/digital converter and method thereof | |
CN103475369B (en) | The high-precision ADC test of identification is disposably calibrated based on signal source error | |
US20080007439A1 (en) | Semiconductor device including A/D converter | |
JP2009516175A (en) | Determination of jitter frequency components | |
JP4492712B2 (en) | Integrated circuit device and electronic apparatus | |
WO2013121292A1 (en) | Methods for calibrating pipeline analog - to - digital converters having multiple channels | |
Jain et al. | Low cost dynamic error detection in linearity testing of SAR ADCs | |
TWI407129B (en) | Adjustable voltage comparing circuit and adjustable voltage examining module | |
JPH11511934A (en) | Method for testing an analog-to-digital converter | |
WO2015131197A1 (en) | On-chip analog-to-digital converter (adc) linearity test for embedded devices | |
JP5342486B2 (en) | Test circuit for A / D converter | |
JP4049630B2 (en) | Method and apparatus for analog-to-digital conversion using time-varying reference signal | |
US8208586B2 (en) | Jitter measuring apparatus | |
JP2003018007A (en) | Analog to digital signal conversion method | |
US6531972B2 (en) | Apparatus and method including an efficient data transfer for analog to digital converter testing | |
JP2008505329A (en) | Evaluating the output signal of the device under test | |
KR20020084363A (en) | Apparatus and method for testing linearity character of analog to digital converter | |
US9692437B2 (en) | Analog-to-digital converting device and method of operating analog-to-digital converting device | |
US20210165043A1 (en) | Method of testing electronic circuits and corresponding circuit | |
JPWO2008087948A1 (en) | Random error distribution evaluation method and evaluation apparatus | |
Yu et al. | Pipeline ADC linearity testing with dramatically reduced data capture time | |
WO2021072598A1 (en) | Digital calibration method and apparatus, and true random number generator circuit | |
JP2005354617A (en) | Testing device and production method of a/d converter | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |