JP5340793B2 - Cv変換回路 - Google Patents

Cv変換回路 Download PDF

Info

Publication number
JP5340793B2
JP5340793B2 JP2009101388A JP2009101388A JP5340793B2 JP 5340793 B2 JP5340793 B2 JP 5340793B2 JP 2009101388 A JP2009101388 A JP 2009101388A JP 2009101388 A JP2009101388 A JP 2009101388A JP 5340793 B2 JP5340793 B2 JP 5340793B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
capacitance
frequency pulse
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009101388A
Other languages
English (en)
Other versions
JP2010252195A (ja
Inventor
宏 阿部
Original Assignee
株式会社エーシーティー・エルエスアイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エーシーティー・エルエスアイ filed Critical 株式会社エーシーティー・エルエスアイ
Priority to JP2009101388A priority Critical patent/JP5340793B2/ja
Publication of JP2010252195A publication Critical patent/JP2010252195A/ja
Application granted granted Critical
Publication of JP5340793B2 publication Critical patent/JP5340793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

この発明は、測定対象の状態に応じて静電容量が相対変化する2つのセンサ容量素子の静電容量差分を増幅しながら電圧変換するCV変換回路に関し、とくにIC化に適した回路でもって高周波領域における微小な静電容量挙動を観測するのに適用して有効なものに関する。
この種のCV変換回路は、物理変位を静電量変化として検出する場合に使用され、たとえば物体センサやマイクロホンなどに応用されている。
物理変位によって現れる静電容量変化を高感度かつ高確度に検出するには、その物理変位によって静電容量が相対変化する2つのセンサ容量素子(差動静電容量型センサ)を設置するとともに、両容量素子の静電容量差分を増幅および電圧変換するCV変換回路を使用するとよい。
この場合、2つのセンサ容量素子には静電容量値の揃ったペア(対)を使用し、その一方の静電容量だけを物理変位に応じて変化させるか、あるいは2つの静電容量を物理変位に応じて相補的に変化させるようにすることにより、その物理変位を静電容量差分として抽出することができる。
この静電容量差分を検出するための有効な手段として、スイッチドキャパシタ方式のCV変換回路が提供されている(特許文献1参照)。
このスイッチドキャパシタ方式のCV変換回路は、スイッチドキャパシタによる負帰還回路を有すると負帰還増幅回路と、この負帰還増幅回路の出力をサンプリング抽出するサンプリング回路によって構成される。
スイッチドキャパシタは一種の等価インピーダンスであって、所定の静電容量値を有する容量素子に、所定周波数のクロック信号に同期して周期的に開閉するスイッチ回路を並列に接続して形成される。このスイッチドキャパシタを演算増幅器の負帰還ループに介在させることにより、電荷を所定の増幅利得で電圧変換する負帰還増幅回路(クロック動作またはダイナミック動作方式の負帰還増幅回路)を形成することができる。
上記2つのセンサ容量素子を所定周波数のクロック信号に同期して相補的に充放電させ、その2つのセンサ容量素子の通電電流差分を上記負帰還増幅器に入力させると、その入力をゼロに相殺するような電荷が上記スイッチドキャパシタの容量素子に充電される負帰還動作が行われる。
これにより、その負帰還増幅回路の出力には、上記通電電流差分に対応する電圧が周期的に現れる。この電圧は上記静電容量差分を反映する。この電圧をサンプリング回路でサンプリング抽出することにより、上記静電容量差分に対応する電圧すなわちCV変換出力を得ることができる。
このスイッチドキャパシタ方式のCV変換回路は、演算増幅器とスイッチドキャパシタの組み合わせにより、微小な静電容量挙動も高利得で電圧変換して検出できるという利点がある。上述したCV変換回路は、演算増幅器、スイッチドキャパシタ、サンプリング回路などの主要部分をすべてIC化することができる。
特開2007−214958(差動型スイッチドキャパシタCV変換回路)
上述したスイッチドキャパシタ方式のCV変換回路は微小な静電容量挙動も高感度で検出することができるが、その静電容量に周波数依存性があった場合、たとえば1MHzといった比較的低い周波数での静電容量挙動はとくに問題なく検出できても、たとえば10MHzといった比較的高い周波数領域での静電容量挙動を検出しようとすると、演算増幅器の動作速度による制約が生じて検出ができなくなってしまうという問題が生じる。
演算増幅器をスイッチドキャパシタと組み合わせてスイッチング動作させる場合、そのスイッチング周波数の4倍好ましくは10倍以上の周波数領域で所定の演算増幅動作が保障される高速の演算増幅器が必要になる。しかし、このような高速の演算増幅器を低コストで得ることは困難であり、また、動作の高速化には消費電力の増大をともなう。
この発明は以上のような技術背景を鑑みたものであって、コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、IC(半導体集積回路)化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出することが可能なCV変換回路を提供することにある。
この発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。
この発明に係るCV変換回路は、つぎの事項(1)〜(5)により特定されるものである。
(1)測定対象の状態に応じて静電容量が相対変化する2つのセンサ容量素子の静電容量差分を増幅および電圧変換するCV変換回路であること
(2)上記2つのセンサ容量素子に互いに逆相で同一電圧の高周波パルス電圧を印加することによりそれぞれに容量値に応じた高周波パルス電流を通電させる通電回路を備えること
(3)第1のセンサ容量素子に通電させられた高周波パルス電流と第2のセンサ容量素子に通電させられた高周波パルス電流との電流差分を電圧変換する抵抗素子を備えること
(4)上記電流差分からの変換電圧を一対の共通出力端子間へ同相で伝達する第1のトランジスタ差動対と、上記変換電圧を上記共通出力端子間へ逆相で伝達する第2のトランジスタ差動対と、第1,第2のトランジスタ差動対を上記高周波パルス電圧で交互に切換動作させる第3のトランジスタ差動対とにより、上記変換電圧から上記高周波パルス電圧と同期した信号成分を抽出して上記共通出力端子間に出力する同期検波回路を備えること
(5)上記共通出力端子間に現れる同期検波出力電圧を平滑処理しながら低域で差動増幅する演算増幅器を備え、この演算増幅器の出力から上記2つのセンサ容量素子の静電容量差分に対応する直流出力電圧を得ること
コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、IC化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出することが可能になり、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことが可能になる。
上記以外の作用/効果については、本明細書の記述および添付図面にてあきらかにする。
この発明によるCV変換回路の第1実施形態を示す回路図である。 図1に示した回路の要部における動作例を示す波形チャートである。 この発明によるCV変換回路の第2実施形態を示す回路図である。 図3に示した回路の要部における動作例を示す波形チャートである。 この発明によるCV変換回路の第3実施形態を示す回路図である。 この発明によるCV変換回路の第4実施形態を示す回路図である。
図1は、この発明の第1実施形態をなすCV変換回路を示す。また、図2は、図1に示した回路の要部における動作例の波形チャートを示す。
同図に示す回路は、測定対象の状態に応じて静電容量が相対変化する2つのセンサ容量素子Cx1,Cx2の静電容量差分ΔCx(=Cx1−Cx2)を増幅および電圧変換するCV変換回路であって、通電回路50、同期検波回路10、LPF(ローパスフィルタ)を兼ねる低域増幅回路21,22,30などによって構成されている。
2つのセンサ容量素子Cx1,Cx2は静電容量値の揃ったペア(対)として作成され、その一方の静電容量だけが測定対象の状態に応じて変化するように設置されている。これにより、測定対象の状態変化が両センサ容量素子Cx1,Cx2の静電容量差分ΔCxとして現れるようになっている。
通電回路50はインバータIv1を用いて構成され、高周波クロック信号(高周波パルス電圧)+Φ1を互いに逆相の2相クロック信号+Φ1,−Φ1に位相分割する。両クロック信号+Φ1,−Φ1はそれぞれ、所定の高レベル電位VH(=電源電位Vdd)と低レベル電位VL(=信号基準電位GND)の間を振幅する方形波パルス信号であって、一方(+Φ1)は第1のセンサ容量素子Cx1に印加され、他方(−Φ1)は第2のセンサ容量素子Cx2に印加される。これにより、各センサ容量素子Cx1,Cx2にはそれぞれ、その高周波クロック信号の電圧(高周波パルス電圧)と容量値に応じた高周波パルス電流Ix1,Ix2が通電される。
各センサ容量素子Cx1,Cx2にそれぞれ通電される高周波パルス電流Ix1,Ix2は互いに逆相で流れるが、これが共に電圧変換用抵抗素子R10に通電されることにより、その抵抗素子R10の両端に、両通電電流Ix1,Ix2の差分ΔIx(=Ix1−Ix2)に対応する電圧ΔVx(∝Ix1−Ix2)が現れる。つまり、第1,第2のセンサ容量素子Cx1,Cx2に通電させられた高周波パルス電流Ix1,Ix2の電流差分ΔIx(=Ix1−Ix2)が抵抗素子R10によって電圧ΔVx(∝Ix1−Ix2)に変換される。この変換電圧ΔVxが同期検波回路10に入力される。
同期検波回路10は、上記変換電圧ΔVxと上記高周波クロック信号+Φ1とのアナログ乗算操作により、その変換電圧ΔVxから高周波パルス信号+Φ1と同期した直流の信号成分を抽出して出力する。この同期検波により、上記静電容量差分ΔCxに対応する直流レベルの検波電圧Vo1を取り出すことができる(図2参照)。
この発明で使用する同期検波回路10は双差動回路とも呼ばれ、第1〜第3のトランジスタ差動対11〜13、共通負荷抵抗素子R11,R12、および定電流源を形成する定電流回路Ic1によって構成される。
第1〜第3のトランジスタ差動対11〜13はそれぞれMOSトランジスタQ11−Q12,Q21−Q22,Q31−Q32を用いて構成されている。
この場合、Q11とQ12、Q21とQ22、Q31とQ32はそれぞれソース同士で共通接続されて差動対を形成している。また、Q11とQ22、Q12とQ21はそれぞれ、共通のドレイン負荷抵抗素子R11,R12を介して正側電源電圧Vddに接続されている。さらに、Q11とQ12の共通ソースはQ31のドレインに接続され、Q21とQ22の共通ソースはQ32のドレインに接続されている。そして、Q31とQ32の共通ソースが定電流回路Ic1を介して負側電源電位Veeに接続されている。
つまり、第1と第2のトランジスタ差動対11,12は、一対のドレイン負荷抵抗R11,R12を共有することで一対の共通出力端子a,bを形成するとともに、それぞれの共通ソースが第3のトランジスタ差動対13を介して共通の定電流回路Ic1に切換接続されるようになっている。
第1のトランジスタ差動対11は、上記電流差分ΔIxからの変換電圧ΔVxを共通出力端子a,bへ同相で伝達する。これに対し、第2のトランジスタ差動対12は、上記変換電圧ΔVxを上記共通出力端子a,bへ逆相で伝達する。
第3のトランジスタ差動対12は、インバータIv2によって位相分割された2相クロック信号+Φ1,−Φ1によって切換動作を行い、第1と第2のトランジスタ差動対11,12をそのクロック信号+Φ1に同期して定電流回路Ic1に交互に接続する。
これにより、第1,第2のトランジスタ差動対11,12が上記高周波クロック信号+Φ1,−Φ1に同期して交互に切換動作させられる。上記変換電圧ΔVxは、クロック信号+Φ1がプラス側に振れる半周期では同相のまま出力され、クロック信号+Φ1がマイナス側に振れる半周期では逆相に位相反転されて出力される。
低域増幅回路21,22,30はそれぞれ演算増幅器OP1,OP2,OP3を用いて構成されている。各演算増幅器OP1,OP2,OP3はそれぞれ、抵抗素子R21〜R24,R31〜R32および容量素子C21,C22,C31,C32による負帰還により、所定の増幅利得とLPF特性を有する低域増幅回路21,22,30を形成する。
上記同期検波回路10からは、通電電流差分ΔIxからの変換電圧ΔVxと上記高周波クロック信号+Φ1とのアナログ積に相当する電圧Vo1が出力される。この検波出力電圧Vo1は全波整流された直流波形であって、その直流成分が上記2つのセンサ容量素子Cx1,Cx2の容量差分ΔCxに対応するとともに、その極性が上記2つのセンサ容量素子Cx1,Cx2の大小関係を反映する。
すなわち、図2に示すように、通電電流差分ΔIxからの変換電圧ΔVxは、Cx1>Cx2のときに信号基準電位GNDに対してプラス側に振幅する直流信号に全波整流される一方、Cx1<Cx2のときに信号基準電位GNDに対してマイナス側に振幅する直流信号に全波整流される。
この検波出力電圧Vo1は、検波出力端子a,bに並列挿入された容量素子C10によって高周波除去および平滑化されたのち、低域増幅回路21,22,30でさらに高周波リップル分を除去されながら増幅される。つまり、検波出力電圧Vo1の直流成分が抽出されて増幅される。これにより、上記静電容量差分ΔCxに対応する増幅出力電圧すなわちCV変換出力電圧Vocを得ることができる。
上述した第1実施形態のCV変換回路において、演算増幅器OP1,OP2,OP3は、同期検波出力電圧Vo1に含まれている直流成分を抽出して増幅できればよく、高速である必要はない。したがって、たとえば10MHz以上の高い周波数領域で2つのセンサ容量素子Cx1,Cx2を充放電(通電駆動)させる場合でも、その静電容量差分ΔCxの挙動は、消費電力の少ない低速の演算増幅器を用いて高感度かつ高確度に検出することができる。
また、同期検波回路10の出力端子a,bに平滑用容量素子C10を並列に接続することで、その同期検波出力から高周波成分を除去して直流化された検波出力電圧Vo1を得ることができる。
さらに、上記同期検波回路10は、検波入力信号をクロック信号+Φ1,−Φ1に同期して位相反転させるだけの単純動作で検波を行うので、非常に高い周波数領域でも、消費電力をとくに増大させることなく動作することができる。たとえば10MHz以上の高周波信号はもちろん、数百MHz帯の信号でも、簡単かつ確実に同期検波動作を行うことができる。
上記同期検波回路10はトランジスタ差動対11〜13を用いて簡単に構成されているが、このように構成された回路はそのすべてをIC化(LSI化)するのに適している。本発明の回路は、そのIC化により、浮遊容量や寄生容量(寄生インピーダンス)を低減させ、微小な静電容量の挙動を高感度かつ高確度に検出することを可能にするものである。
このように、上記CV変換回路は、コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、IC化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出することができる。
誘電率からは物質の物性に関する多くの情報を得ることができるが、その誘電率の周波数依存性を調べることによりさらに多くの物性情報を得ることができるようになる。
たとえば、ガソリンにアルコールを混入させたバイオガソリンでは、品質管理のためにアルコールの混入率を調べる必要があるが、その混入率は高周波での誘電率に大きく反映される。したがって、検体であるバイオガソリンを誘電体にして形成される静電容量を高周波で測定することにより、そのバイオガソリンのアルコール混入率を的確に検査することができる。
また、自動車用エンジンオイルの劣化も高周波での誘電率挙動により的確に検査することが可能である。機械油以外のオイル、たとえば食用オイルの劣化についても、高周波での誘電率挙動により客観的に検査することができるようになる。さらに、高周波での微小な誘電率挙動を高感度で検出することができれば、これによって物性のわずかな違いや変化を詳細に分析することが可能になる。
このように、高周波での誘電率挙動は物質の物性を調べるのに非常に有効であるが、この発明のCV変換回路は、その高周波での誘電率挙動に基づく静電容量挙動を高感度かつ高確度に検出することができる。
物体の誘電率挙動を調べる場合、その物体を誘電体とする静電容量素子を2つ作成するとともに、一方の容量素子の誘電体には調べようとする測定対象の物体を導入させ、これを上記2つのセンサ容量素子Cx1,Cx2の一方とする。また、他方の容量素子にはその測定対象物体と同質または同一の誘電率を有する基準物体を誘電体とし、これを上記2つのセンサ容量素子Cx1,Cx2の他方とすればよい。
上記CV変換回路に用いる同期検波回路10は、定電流回路Ic1も含めた全体をトランジスタ(Q11〜Q32等)で構成することでIC化か容易になるが、さらに、そのトランジスタ(Q11〜Q32等)には、ベース入力電流を必要とするバイポーラトランジスタよりも、ゲート電圧入力で動作するMOSトランジスタを用いた方が、変換精度を向上させるのに有利である。
図3は、この発明の第2実施形態をなすCV変換回路を示す。また、図4は、図3に示した回路の要部における動作例の波形チャートを示す。
上述した第1実施形態との相違に着目して説明すると、同図に示す回路では、図1に示した回路に加えて、低域増幅回路30の増幅出力電圧Vocを積分する積分回路40と、この積分回路40の積分出力電圧Vosが上記高周波クロック信号+Φ1,−Φ1の周期で印加される帰還容量素子Cfbが設けられている。
帰還容量素子Cfbは、高周波クロック信号+Φ1,−Φ1で開閉制御されるスイッチ回路S41,S42により、積分出力電圧Vosと信号基準電位GNDに交互に接続されて通電駆動される。スイッチ回路S41,S42は、センサ容量素子Cx1,Cx2の通電回路50と同期して帰還容量素子Cfbへの通電駆動を行う。
これにより、帰還容量素子Cfbには積分出力電圧Vosと信号基準電位GND間で振幅する高周波パルス電圧が印加される。この高周波パルス電圧による通電駆動により、帰還容量素子Cfbに電流Ixbが流れるが、この通電電流Ixbが上記通電電流差分ΔIxに重畳させることにより、上記積分出力電圧Vosを一定レベルに収束させるような負帰還ループが形成されるようになっている。
積分回路40は、演算増幅器OP4と入力抵抗素子R41および負帰還容量素子C41によって形成される完全積分回路であり、負帰還ループは、図4に示すように、その積分回路40の入力電圧である上記増幅出力電圧Vocをゼロに収束させるように動作する。
この第2実施形態では、上記負帰還ループが機能しているときの上記積分出力電圧Vosが、センサ容量素子Cx1,Cx2の容量差分ΔCxを反映している。したがって、その積分出力電圧VosがCV変換出力電圧として取り出される。そのCV変換動作の利得は帰還容量素子Cfbの容量値によって一義的に設定することができる。
図5は、この発明の第3実施形態をなすCV変換回路を示す。
上述した第1,第2実施形態との相違に着目して説明すると、同図に示す回路では、同期検波回路10の検波出力電圧Vo1が1段だけの負帰還増幅回路30によって低域増幅されている。
この発明のCV変換回路では、同期検波回路10によって直流化された検波出力電圧Vo1を低域増幅すればよいので、同図に示すように、1段だけの増幅回路30でも必要な増幅を安定に行わせることができる。
図6は、この発明の第4実施形態をなすCV変換回路を示す。
上述した第1〜3の実施形態との相違に着目して説明すると、同図に示す回路では、センサ容量素子Cx1,Cx2の通電回路50が3組のスイッチ回路S11−S12,S13−S14,S15−S16によって構成されている。
センサ容量素子Cx1,Cx2はスイッチ回路S11−S12とS13−S14によってそれぞれに充放電駆動され、スイッチ回路S15−S16によってその充電電荷の差分に相当する電流差分が抵抗素子R10で電圧変換されて同期検波回路10に入力されるようになっている。
この第4実施形態も第2,第3実施形態と同様、2つのセンサ容量素子Cx1,Cx2の容量差分ΔCxに対応するCV変換出力Vosを得ることができる。
以上、この発明をその代表的な実施例に基づいて説明したが、この発明は上述した以外にも種々の態様が可能である。
10 同期検波回路
11,12,13 トランジスタ差動対
a,b トランジスタ差動対の共通出力端子
21,22,30 LPFを兼ねる低域増幅回路
40 積分回路
50 通電回路
Iv1,Iv2 インバータ
OP1〜OP4 演算増幅器
C10〜C41 容量素子
R10〜R41 抵抗素子
S11〜S42 スイッチ回路
Q11〜Q32 MOSトランジスタ
Ic1 定電流回路
Cfb 帰還容量素子
Ixb 帰還容量素子Cfbの通電電流
Vdd 電源電圧(+側)
Vee 電源電圧(−側)
+Φ1,−Φ1 高周波の2相クロック信号
Cx1,Cx2 センサ容量素子
ΔCx 静電容量差分(Cx1−Cx2)
Ix1,Ix2 通電電流
ΔIx 通電電流差分(Ix1−Ix2)
ΔVx 通電電流差分からの変換電圧、
Vo1 検波出力電圧
Voc 低域増幅出力電圧(CV変換出力電圧)
Vos 積分出力電圧(CV変換出力電圧)

Claims (4)

  1. 測定対象の状態に応じて静電容量が相対変化する2つのセンサ容量素子の静電容量差分を増幅および電圧変換するCV変換回路であって、
    上記2つのセンサ容量素子に互いに逆相で同一電圧の高周波パルス電圧を印加することによりそれぞれに容量値に応じた高周波パルス電流を通電させる通電回路と、
    第1のセンサ容量素子に通電させられた高周波パルス電流と第2のセンサ容量素子に通電させられた高周波パルス電流との電流差分を電圧変換する抵抗素子と、
    上記電流差分からの変換電圧を一対の共通出力端子間へ同相で伝達する第1のトランジスタ差動対と、上記変換電圧を上記共通出力端子間へ逆相で伝達する第2のトランジスタ差動対と、第1,第2のトランジスタ差動対を上記高周波パルス電圧で交互に切換動作させる第3のトランジスタ差動対とにより、上記変換電圧から上記高周波パルス電圧と同期した信号成分を抽出して上記共通出力端子間に出力する同期検波回路と、
    上記共通出力端子間に現れる同期検波出力電圧を平滑処理しながら低域で差動増幅する演算増幅器を備え、
    上記演算増幅器の出力から上記2つのセンサ容量素子の静電容量差分に対応する直流出力電圧を得ることを特徴とするCV変換回路。
  2. 請求項1において、上記同期検波回路をなす第1〜第3のトランジスタ差動対はそれぞれソース同士が共通接続された一対のMOSトランジスタによって形成され、第1と第2のトランジスタ差動対は一対のドレイン負荷抵抗を共有することで一対の共通出力端子を形成するとともに、それぞれの共通ソースが第3のトランジスタ差動対を介して共通の定電流源に切換接続されることを特徴とするCV変換回路。
  3. 請求項1または2において、上記共通出力端子間に平滑用容量素子が並列接続されていることを特徴とするCV変換回路。
  4. 請求項1〜3のいずれかにおいて、上記演算増幅器から得られる直流出力電圧を積分する積分回路と、この積分回路の積分出力電圧が上記高周波パルス電圧と同期して印加される帰還容量素子とを備え、
    上記帰還容量素子に通電させられる高周波パルス電流を、上記2つのセンサ容量素子にそれぞれに通電させられる高周波パルス電流の電流差分に重畳させることにより、上記積分出力電圧を一定レベルに収束させるような負帰還ループを形成し、この負帰還ループが機能しているときの上記積分出力電圧を変換出力電圧として取り出すことを特徴とするCV変換回路。
JP2009101388A 2009-04-17 2009-04-17 Cv変換回路 Active JP5340793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009101388A JP5340793B2 (ja) 2009-04-17 2009-04-17 Cv変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009101388A JP5340793B2 (ja) 2009-04-17 2009-04-17 Cv変換回路

Publications (2)

Publication Number Publication Date
JP2010252195A JP2010252195A (ja) 2010-11-04
JP5340793B2 true JP5340793B2 (ja) 2013-11-13

Family

ID=43314002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101388A Active JP5340793B2 (ja) 2009-04-17 2009-04-17 Cv変換回路

Country Status (1)

Country Link
JP (1) JP5340793B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182520A (ja) * 1985-02-08 1986-08-15 Yokogawa Electric Corp 容量式変位変換装置
JPH0672901B2 (ja) * 1985-11-22 1994-09-14 日東工器株式会社 静電容量−電圧変換回路
JPH09252252A (ja) * 1996-03-14 1997-09-22 Sanyo Electric Co Ltd D/a変換器
JP5055904B2 (ja) * 2006-09-08 2012-10-24 セイコーエプソン株式会社 検出装置、センサ及び電子機器

Also Published As

Publication number Publication date
JP2010252195A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US6501282B1 (en) Highly sensitive capacitance comparison circuit
US6366099B1 (en) Differential capacitance sampler
US8143944B2 (en) Method and apparatus for sensing a current for varying impedance loads
CN107231596B (zh) 电容性传感器测试
US7291825B2 (en) Capacitance type physical quantity sensor
TW200731719A (en) Mixer circuit and method
Barile et al. A CMOS full-range linear integrated interface for differential capacitive sensor readout
JP2010281801A (ja) 磁気センサ装置
Ding et al. A switch-bridge-based readout circuit for differential capacitance measurement in MEMS resonators
JP5340793B2 (ja) Cv変換回路
Haider et al. A low-power capacitance measurement circuit with high resolution and high degree of linearity
TWI632380B (zh) 電源供應雜訊量測電路及量測電源供應器之雜訊位準之方法
WO2018008590A1 (ja) Da変換装置、da変換方法、調整装置、および調整方法
Marchetti et al. A discrete implementation of a bidirectional circuit for actuation and read-out of resonating sensors
US8904868B2 (en) Sensing apparatus
JP2005140657A (ja) 静電容量型センサの容量変化検出回路
Supon et al. A PLL based readout and built-in self-test for MEMS sensors
JP6357090B2 (ja) 静電容量型センサ
JP4150292B2 (ja) 異常検出機能を持つ静電容量式センサ装置
JP2002022785A (ja) インピーダンス検出回路及びインピーダンス検出方法
Ajbl et al. A current-mode back-end for a sensor microsystem
US20220190797A1 (en) Chopper amplifier circuits and method for operating chopper amplifier circuits
KR100389095B1 (ko) 자이로스코프의 커패시턴스 변화량 측정장치
de Graaf et al. Circuit for readout and linearisation of sensor bridges
JP2003254992A (ja) 物理量検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Ref document number: 5340793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250