JP5333272B2 - Power amplifier module - Google Patents

Power amplifier module Download PDF

Info

Publication number
JP5333272B2
JP5333272B2 JP2010025481A JP2010025481A JP5333272B2 JP 5333272 B2 JP5333272 B2 JP 5333272B2 JP 2010025481 A JP2010025481 A JP 2010025481A JP 2010025481 A JP2010025481 A JP 2010025481A JP 5333272 B2 JP5333272 B2 JP 5333272B2
Authority
JP
Japan
Prior art keywords
matching circuit
power amplifier
input
output
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010025481A
Other languages
Japanese (ja)
Other versions
JP2011166354A (en
Inventor
朝彦 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010025481A priority Critical patent/JP5333272B2/en
Publication of JP2011166354A publication Critical patent/JP2011166354A/en
Application granted granted Critical
Publication of JP5333272B2 publication Critical patent/JP5333272B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power amplifier module in which a plurality of input matching circuits and a plurality of output matching circuits can be compactly mounted. <P>SOLUTION: The power amplifier module 11 includes: a power amplifier 20 for selectively power-amplifying a plurality of wireless signals having respectively different frequency bands; a plurality of input matching circuits 31, 32 which are monolithically integrated so as to perform the impedance matching of an input of the power amplifier 20 for the respective wireless signals; a plurality of output matching circuits 41, 42 which are monolithically integrated so as to perform the impedance matching of an output of the power amplifier 20 for the respective wireless signals; and a multi-layer substrate 50 on which the power amplifier 20 is mounted and which incorporates the input matching circuits 31, 32 and the output matching circuits 41, 42. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明はそれぞれが異なる周波数帯域を有する複数の無線信号を選択的に電力増幅するパワーアンプモジュールに関する。   The present invention relates to a power amplifier module that selectively amplifies a plurality of radio signals each having a different frequency band.

近年、移動通信端末には、通信容量拡大の中でより安定した高品質な通信を確保するために複数の周波数帯域に対応可能なマルチバンド化や、海外での使用を可能とする国際ローミング等に対応するために複数の通信方式に対応可能なマルチモード化の要求が高まっている。例えば、国内では、CDMA方式やUMTS方式といった第3世代方式が800MHz帯、1.7GHz帯、及び2GHz帯を使用しており、海外では、GSM方式が850MHz帯、900MHz、1.8GHz帯、及び1.9GHz帯を使用している。このようなマルチバンド・マルチモード化に対応するために、複数の入力整合回路及び複数の出力整合回路を一つのパワーアンプモジュールに実装する例が報告されている。パワーアンプモジュールのデバイス構造として、例えば、特開2006−261170号公報に開示されているように、LTCC基板やHTCC基板を積層する実装構造が知られている。   In recent years, mobile communication terminals have multiple bands that can support multiple frequency bands and international roaming that can be used overseas in order to ensure more stable and high-quality communication while expanding communication capacity. In order to cope with this, there is an increasing demand for a multi-mode capable of supporting a plurality of communication methods. For example, in Japan, the third generation system such as the CDMA system and the UMTS system uses the 800 MHz band, the 1.7 GHz band, and the 2 GHz band, and overseas, the GSM system uses the 850 MHz band, 900 MHz, 1.8 GHz band, The 1.9 GHz band is used. In order to cope with such a multiband / multimode configuration, an example in which a plurality of input matching circuits and a plurality of output matching circuits are mounted on one power amplifier module has been reported. As a device structure of a power amplifier module, for example, as disclosed in JP-A-2006-261170, a mounting structure in which an LTCC substrate or an HTCC substrate is stacked is known.

特開2006−261170号公報JP 2006-261170 A

しかし、複数の入力整合回路及び複数の出力整合回路をパワーアンプモジュールの基板に表面実装する方式では、実装面積が大きくなるので、パワーアンプモジュールのサイズを小型化する上で技術的な制約が伴う。   However, the method of surface mounting a plurality of input matching circuits and a plurality of output matching circuits on the power amplifier module substrate increases the mounting area, and thus there are technical limitations in reducing the size of the power amplifier module. .

そこで、本発明は複数の入力整合回路及び複数の出力整合回路をコンパクトに実装できるパワーアンプモジュールを提案することを課題とする。   Accordingly, an object of the present invention is to propose a power amplifier module that can mount a plurality of input matching circuits and a plurality of output matching circuits in a compact manner.

上記の課題を解決するため、本発明に係わるパワーアンプモジュールは、それぞれが異なる周波数帯域を有する複数の無線信号を選択的に電力増幅するパワーアンプと、複数の無線信号のそれぞれについてパワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された複数の入力整合回路と、複数の無線信号のそれぞれについてパワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された複数の出力整合回路と、パワーアンプを搭載するとともに複数の入力整合回路及び複数の出力整合回路を内蔵する多層基板と、を備える。   In order to solve the above problems, a power amplifier module according to the present invention includes a power amplifier that selectively amplifies a plurality of radio signals each having a different frequency band, and an input of the power amplifier for each of the plurality of radio signals. A plurality of input matching circuits that are monolithically integrated to perform impedance matching, and a plurality of output matching circuits that are monolithically integrated to perform impedance matching of the output of the power amplifier for each of a plurality of radio signals, and And a multilayer substrate having a power amplifier and a plurality of input matching circuits and a plurality of output matching circuits.

複数の入力整合回路及び複数の出力整合回路を多層基板に内蔵することにより、コンパクトな実装を可能にし、モジュールサイズを小型化できる。   By incorporating a plurality of input matching circuits and a plurality of output matching circuits in the multilayer substrate, compact mounting is possible and the module size can be reduced.

多層基板は、複数の内層基板がグランド層を介して積層された積層構造を有してもよい。複数の無線信号は、それぞれ異なる周波数帯域を有する第1及び第2の無線信号を含む。複数の入力整合回路は、第1及び第2の無線信号についてパワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の入力整合回路を含む。複数の出力整合回路は、第1及び第2の無線信号についてパワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の出力整合回路を含む。第1の入力整合回路及び第2の入力整合回路は、第1の入力整合回路及び第2の入力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面の一部が重なるようにグランド層を介して異なる内層基板に実装されてもよい。第1の出力整合回路及び第2の出力整合回路は、第1の出力整合回路及び第2の出力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面の一部が重なるようにグランド層を介して異なる内層基板に実装されてもよい。   The multilayer substrate may have a stacked structure in which a plurality of inner layer substrates are stacked via a ground layer. The plurality of radio signals include first and second radio signals having different frequency bands. The plurality of input matching circuits include first and second input matching circuits that are monolithically integrated so as to perform impedance matching of the input of the power amplifier with respect to the first and second radio signals. The plurality of output matching circuits include first and second output matching circuits that are monolithically integrated circuits so as to perform impedance matching of the output of the power amplifier for the first and second radio signals. The first input matching circuit and the second input matching circuit are two projections obtained by projecting the first input matching circuit and the second input matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on a different inner layer substrate via a ground layer so that a part of the surface overlaps. The first output matching circuit and the second output matching circuit are two projections obtained by projecting the first output matching circuit and the second output matching circuit on a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on a different inner layer substrate via a ground layer so that a part of the surface overlaps.

第1の入力整合回路及び第2の入力整合回路の間にグランド層を介在させることにより、第1の入力整合回路及び第2の入力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。また、第1の入力整合回路及び第2の入力整合回路をそれぞれ異なる内層基板に実装することにより、コンパクトかつ高密度な実装を可能にできる。第1の出力整合回路及び第2の出力整合回路の間にグランド層を介在させることにより、第1の出力整合回路及び第2の出力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。また、第1の出力整合回路及び第2の出力整合回路をそれぞれ異なる内層基板に実装することにより、コンパクトかつ高密度な実装を可能にできる。   By interposing the ground layer between the first input matching circuit and the second input matching circuit, the oscillation operation caused by the wraparound of the high-frequency signal between the first input matching circuit and the second input matching circuit can be performed. It can be effectively suppressed. Further, by mounting the first input matching circuit and the second input matching circuit on different inner layer substrates, compact and high-density mounting can be realized. By interposing a ground layer between the first output matching circuit and the second output matching circuit, the oscillation operation caused by the wraparound of the high-frequency signal between the first output matching circuit and the second output matching circuit can be performed. It can be effectively suppressed. Further, by mounting the first output matching circuit and the second output matching circuit on different inner layer substrates, compact and high-density mounting can be realized.

第1の入力整合回路及び第1の出力整合回路は、第1の入力整合回路及び第1の出力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないようにグランド層を介して異なる内層基板に実装されてもよい。第2の入力整合回路及び第2の出力整合回路は、第2の入力整合回路及び第2の出力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないようにグランド層を介して異なる内層基板に実装されてもよい。第1の入力整合回路及び第1の出力整合回路の間にグランド層を介在させることにより、第1の入力整合回路及び第1の出力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。第2の入力整合回路及び第2の出力整合回路の間にグランド層を介在させることにより、第2の入力整合回路及び第2の出力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。   The first input matching circuit and the first output matching circuit are two projections obtained by projecting the first input matching circuit and the first output matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on different inner layer substrates via a ground layer so that the surfaces do not overlap. The second input matching circuit and the second output matching circuit are two projections obtained by projecting the second input matching circuit and the second output matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on different inner layer substrates via a ground layer so that the surfaces do not overlap. By interposing a ground layer between the first input matching circuit and the first output matching circuit, an oscillation operation caused by the wraparound of the high-frequency signal between the first input matching circuit and the first output matching circuit can be performed. It can be effectively suppressed. By interposing a ground layer between the second input matching circuit and the second output matching circuit, the oscillation operation caused by the wraparound of the high-frequency signal between the second input matching circuit and the second output matching circuit can be performed. It can be effectively suppressed.

多層基板は、複数の内層基板が積層された積層構造を有してもよい。複数の無線信号は、それぞれ異なる周波数帯域を有する第1及び第2の無線信号を含む。複数の入力整合回路は、第1及び第2の無線信号についてパワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の入力整合回路を含む。複数の出力整合回路は、第1及び第2の無線信号についてパワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の出力整合回路を含む。第1の入力整合回路及び第2の入力整合回路は、第1の入力整合回路及び第2の入力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されてもよい。第1の出力整合回路及び第2の出力整合回路は、第1の出力整合回路及び第2の出力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されてもよい。   The multilayer substrate may have a stacked structure in which a plurality of inner layer substrates are stacked. The plurality of radio signals include first and second radio signals having different frequency bands. The plurality of input matching circuits include first and second input matching circuits that are monolithically integrated so as to perform impedance matching of the input of the power amplifier with respect to the first and second radio signals. The plurality of output matching circuits include first and second output matching circuits that are monolithically integrated circuits so as to perform impedance matching of the output of the power amplifier for the first and second radio signals. The first input matching circuit and the second input matching circuit are two projections obtained by projecting the first input matching circuit and the second input matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on different inner layer substrates so that the surfaces do not overlap. The first output matching circuit and the second output matching circuit are two projections obtained by projecting the first output matching circuit and the second output matching circuit on a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on different inner layer substrates so that the surfaces do not overlap.

第1の入力整合回路及び第2の入力整合回路の間にグランド層を介さなくても、これらの二つの投影面が重ならないように第1の入力整合回路及び第2の入力整合回路を異なる内層基板に実装することで、第1の入力整合回路及び第2の入力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。第1の出力整合回路及び第2の出力整合回路の間にグランド層を介さなくても、これらの二つの投影面が重ならないように第1の出力整合回路及び第2の出力整合回路を異なる内層基板に実装することで、第1の出力整合回路及び第2の出力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。   Even if there is no ground layer between the first input matching circuit and the second input matching circuit, the first input matching circuit and the second input matching circuit are different so that these two projection planes do not overlap. By mounting on the inner layer substrate, it is possible to effectively suppress the oscillation operation caused by the high-frequency signal wraparound between the first input matching circuit and the second input matching circuit. Even if no ground layer is interposed between the first output matching circuit and the second output matching circuit, the first output matching circuit and the second output matching circuit are different so that these two projection planes do not overlap. By mounting on the inner layer substrate, it is possible to effectively suppress the oscillation operation caused by the high-frequency signal wraparound between the first output matching circuit and the second output matching circuit.

第1の入力整合回路及び第1の出力整合回路は、第1の入力整合回路及び第1の出力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されてもよい。第2の入力整合回路及び第2の出力整合回路は、第2の入力整合回路及び第2の出力整合回路をそれぞれ複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されてもよい。第1の入力整合回路及び第1の出力整合回路の二つの投影面の一部が重ならないように第1の入力整合回路及び第1の出力整合回路を異なる内層基板に実装することにより、第1の入力整合回路及び第1の出力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。第2の入力整合回路及び第2の出力整合回路の二つの投影面の一部が重ならないように第2の入力整合回路及び第2の出力整合回路を異なる内層基板に実装することにより、第2の入力整合回路及び第2の出力整合回路の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。   The first input matching circuit and the first output matching circuit are two projections obtained by projecting the first input matching circuit and the first output matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on different inner layer substrates so that the surfaces do not overlap. The second input matching circuit and the second output matching circuit are two projections obtained by projecting the second input matching circuit and the second output matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates, respectively. It may be mounted on different inner layer substrates so that the surfaces do not overlap. By mounting the first input matching circuit and the first output matching circuit on different inner layer substrates so that the two projection planes of the first input matching circuit and the first output matching circuit do not overlap each other, It is possible to effectively suppress the oscillation operation caused by the high-frequency signal wraparound between the first input matching circuit and the first output matching circuit. By mounting the second input matching circuit and the second output matching circuit on different inner layer substrates so that the two projection planes of the second input matching circuit and the second output matching circuit do not overlap each other, The oscillation operation caused by the high-frequency signal wraparound between the second input matching circuit and the second output matching circuit can be effectively suppressed.

本発明によれば、複数の入力整合回路及び複数の出力整合回路をパワーアンプモジュールにコンパクトに実装することができる。   According to the present invention, a plurality of input matching circuits and a plurality of output matching circuits can be compactly mounted on a power amplifier module.

実施例1に係わるパワーアンプモジュールの断面図である。1 is a cross-sectional view of a power amplifier module according to Embodiment 1. FIG. 実施例1に係わる整合回路の配置位置を示す説明図である。FIG. 6 is an explanatory diagram illustrating a layout position of a matching circuit according to the first embodiment. 実施例2に係わるパワーアンプモジュールの断面図である。7 is a cross-sectional view of a power amplifier module according to Embodiment 2. FIG. 実施例2に係わる整合回路の配置位置を示す説明図である。FIG. 9 is an explanatory diagram illustrating the arrangement position of a matching circuit according to a second embodiment. 実施例1,2に係わるパワーアンプモジュールの回路図である。3 is a circuit diagram of a power amplifier module according to Embodiments 1 and 2. FIG. 実施例1,2に係わるパワーアンプモジュールの回路図である。3 is a circuit diagram of a power amplifier module according to Embodiments 1 and 2. FIG. 実施例1,2に係わるパワーアンプモジュールの回路図である。3 is a circuit diagram of a power amplifier module according to Embodiments 1 and 2. FIG.

以下、各図を参照しながら本発明に係わる実施例について説明する。同一の回路素子については、同一の符号を付すものとし、重複する説明を省略する。また、実施例2では、実施例1との相違点を中心に説明するものとし、重複する説明を省略する。   Embodiments according to the present invention will be described below with reference to the drawings. About the same circuit element, the same code | symbol shall be attached | subjected and the overlapping description is abbreviate | omitted. In the second embodiment, the description will focus on the differences from the first embodiment, and a duplicate description will be omitted.

図1は本実施例に係わるパワーアンプモジュール11のデバイス構造を示す断面図である。パワーアンプモジュール11は、それぞれが異なる周波数帯域を有する複数の無線信号を選択的に電力増幅するようにモノリシック集積回路化されたパワーアンプ20と、複数の無線信号のそれぞれについてパワーアンプ20の入力のインピーダンス整合を行うようにモノリシック集積回路化された複数の入力整合回路31,32と、複数の無線信号のそれぞれについてパワーアンプ20の出力のインピーダンス整合を行うようにモノリシック集積回路化された複数の出力整合回路41,42と、パワーアンプ20を搭載するとともに、複数の入力整合回路31,32及び複数の出力整合回路41,42を内蔵する多層基板50を備える。入力整合回路31及び出力整合回路41は、第1の周波数帯域を有する第1の無線信号についてインピーダンス整合するように回路設計されており、入力整合回路32及び出力整合回路42は、第2の周波数帯域を有する第2の無線信号についてインピーダンス整合するように回路設計されている。但し、第1及び第2の周波数帯域は、異なる周波数帯域であるものとする。   FIG. 1 is a sectional view showing a device structure of a power amplifier module 11 according to this embodiment. The power amplifier module 11 includes a power amplifier 20 that is monolithically integrated so as to selectively amplify a plurality of radio signals each having a different frequency band, and an input of the power amplifier 20 for each of the plurality of radio signals. A plurality of input matching circuits 31 and 32 that are monolithically integrated to perform impedance matching, and a plurality of outputs that are monolithically integrated to perform impedance matching of the output of the power amplifier 20 for each of a plurality of radio signals. The matching circuit 41 and 42 and the power amplifier 20 are mounted, and a multilayer substrate 50 including a plurality of input matching circuits 31 and 32 and a plurality of output matching circuits 41 and 42 is provided. The input matching circuit 31 and the output matching circuit 41 are designed to perform impedance matching with respect to the first radio signal having the first frequency band, and the input matching circuit 32 and the output matching circuit 42 have the second frequency. The circuit is designed to match the impedance of the second wireless signal having a band. However, the first and second frequency bands are different frequency bands.

図5に示すように、複数の入力整合回路31,32及び複数の出力整合回路41,42は、それぞれ、スイッチ121,122,123,124を内蔵している。スイッチ121,122,123,124は、パワーアンプモジュール11の外部から供給される制御信号CTLに基づいて開閉制御される。例えば、第1の無線信号を電力増幅する場合には、入力整合回路31の出力が増幅器20の入力に接続するようにスイッチ121が切り替えられるとともに、増幅器20の出力が出力整合回路41の入力に接続するようにスイッチ123が切り替えられる。一方、第2の無線信号を電力増幅する場合には、入力整合回路32の出力が増幅器20の入力に接続するようにスイッチ122が切り替えられるとともに、増幅器20の出力が出力整合回路42の入力に接続するようにスイッチ124が切り替えられる。このような構成により、パワーアンプ11は、複数の周波数帯域(マルチバンド)及び複数の通信方式(マルチモード)に対応することができる。但し、図6に示すように、パワーアンプ20は、複数の入力整合回路31,32の中から選択された何れか一つの入力整合回路の出力をパワーアンプ20の入力に接続切り替えするスイッチ125と、複数の出力整合回路41,42の中から選択された何れか一つの出力整合回路の入力をパワーアンプ20の出力に接続切り替えするスイッチ126とを内蔵してもよい。また、図7に示すように、複数の入力整合回路31,32の中から選択された何れか一つの入力整合回路の出力をパワーアンプ20の入力に接続切り替えするスイッチ127と、複数の出力整合回路41,42の中から選択された何れか一つの出力整合回路の入力をパワーアンプ20の出力に接続切り替えするスイッチ128は、パワーアンプ20、複数の入力整合回路31,32、及び複数の出力整合回路41,42とは別体の部品として多層基板50に実装されてもよい。なお、複数の入力整合回路31,32及び複数の出力整合回路41,42は、図5乃至図7に示す回路構成を有するものに限定されるものではなく、公知の整合回路でもよい。また、図5乃至図7に示す回路構成は、後述する実施例2に適用してもよい。   As shown in FIG. 5, each of the plurality of input matching circuits 31 and 32 and the plurality of output matching circuits 41 and 42 includes switches 121, 122, 123, and 124, respectively. The switches 121, 122, 123, and 124 are controlled to open and close based on a control signal CTL supplied from the outside of the power amplifier module 11. For example, when the power of the first radio signal is amplified, the switch 121 is switched so that the output of the input matching circuit 31 is connected to the input of the amplifier 20, and the output of the amplifier 20 is used as the input of the output matching circuit 41. Switch 123 is switched to connect. On the other hand, when power-amplifying the second radio signal, the switch 122 is switched so that the output of the input matching circuit 32 is connected to the input of the amplifier 20, and the output of the amplifier 20 is input to the output matching circuit 42. Switch 124 is switched to connect. With such a configuration, the power amplifier 11 can correspond to a plurality of frequency bands (multiband) and a plurality of communication methods (multimode). However, as shown in FIG. 6, the power amplifier 20 includes a switch 125 that switches the connection of the output of any one of the input matching circuits selected from the plurality of input matching circuits 31 and 32 to the input of the power amplifier 20. A switch 126 for switching the connection of the input of any one of the output matching circuits selected from the plurality of output matching circuits 41 and 42 to the output of the power amplifier 20 may be incorporated. In addition, as shown in FIG. 7, a switch 127 for switching the output of any one of the input matching circuits selected from the plurality of input matching circuits 31 and 32 to the input of the power amplifier 20, and a plurality of output matchings The switch 128 that switches the input of any one of the output matching circuits selected from the circuits 41 and 42 to the output of the power amplifier 20 includes the power amplifier 20, the plurality of input matching circuits 31, 32, and the plurality of outputs. The matching circuits 41 and 42 may be mounted on the multilayer substrate 50 as a separate component. The plurality of input matching circuits 31 and 32 and the plurality of output matching circuits 41 and 42 are not limited to those having the circuit configuration shown in FIGS. 5 to 7, and may be known matching circuits. The circuit configurations shown in FIGS. 5 to 7 may be applied to a second embodiment to be described later.

図1に示すように、多層基板50は、複数の内層基板51,52,53,54がグランド層61,62,63及び樹脂層71,72を介して積層された積層構造を有している。より詳細には、隣接する二つの内層基板51,52の間にはグランド層61が介挿され、隣接する二つの内層基板52,53の間には樹脂層71及びグランド層62が介挿され、隣接する二つの内層基板53,54の間には樹脂層72及びグランド層63が介挿されている。内層基板51,52,53,54として、例えば、プラスチック基板、セラミック基板、金属基板、フィルム基板等を使用することができ、具体的には、ガラスエポキシ基板、ガラスポリイミド基板、アルミナ基板、低温焼成セラミック基板、窒化アルミニウム基板、アルミニウム基板、ポリイミドフィルム基板等を使用することができる。入力整合回路31は、内層基板52の表面に形成されている内層配線83に電気的に接続している。入力整合回路31と内層配線83との接続は、CSP等のバンプを用いた接続でもよく、或いはワイヤボンディングでもよい。内層配線83の配線パターンは銅で形成されているものが好ましく、特に配線パターンに化学的な表面処理が施されたものが好ましい。多層基板50の最表面に露出する電極パッド81は、多層基板50の内部を貫通するビア配線82を介して内層配線83の一部に電気的に接続している。グランド層61は、内層基板52の内部を貫通するビア配線84を介して内層配線83の一部に電気的に接続している。多層基板50の最裏面に露出する信号電極86は、多層基板50の内部を貫通するビア配線85を介して内層配線83の一部に電気的に接続している。パワーアンプ20は、ワイヤ92を半田91で電極パッド81にボンディングすることにより、パワーアンプ20と整合回路31との間の接続が得られる。内層配線83と入力整合回路31は、樹脂層71によって樹脂封止され、その上にグランド層62を介して内層基板53が積層される。他の整合回路31,41,42とパワーアンプ20との間の接続構造も同様であるため、詳細な説明を省略する。図1に示すように、多層基板50の最表面には、電極パッド101が露出し、多層基板50の最裏面には、グランド電極103が露出している。電極パッド101及びグランド電極103は、多層基板50の内部を貫通するビア配線102を介して電気的に接続している。パワーアンプ20のグランド端子は、半田104により電極パッド101に接続している。   As shown in FIG. 1, the multilayer substrate 50 has a laminated structure in which a plurality of inner layer substrates 51, 52, 53, 54 are laminated via ground layers 61, 62, 63 and resin layers 71, 72. . More specifically, a ground layer 61 is interposed between two adjacent inner layer substrates 51 and 52, and a resin layer 71 and a ground layer 62 are interposed between two adjacent inner layer substrates 52 and 53. The resin layer 72 and the ground layer 63 are interposed between the two adjacent inner layer substrates 53 and 54. For example, a plastic substrate, a ceramic substrate, a metal substrate, a film substrate, or the like can be used as the inner layer substrates 51, 52, 53, and 54. Specifically, a glass epoxy substrate, a glass polyimide substrate, an alumina substrate, and a low temperature firing are used. A ceramic substrate, an aluminum nitride substrate, an aluminum substrate, a polyimide film substrate, or the like can be used. The input matching circuit 31 is electrically connected to an inner layer wiring 83 formed on the surface of the inner layer substrate 52. The connection between the input matching circuit 31 and the inner layer wiring 83 may be a connection using bumps such as CSP or wire bonding. The wiring pattern of the inner layer wiring 83 is preferably formed of copper, and in particular, a wiring pattern subjected to chemical surface treatment is preferable. The electrode pad 81 exposed on the outermost surface of the multilayer substrate 50 is electrically connected to a part of the inner layer wiring 83 through a via wiring 82 penetrating the inside of the multilayer substrate 50. The ground layer 61 is electrically connected to a part of the inner layer wiring 83 through a via wiring 84 penetrating the inner layer substrate 52. The signal electrode 86 exposed on the rearmost surface of the multilayer substrate 50 is electrically connected to a part of the inner layer wiring 83 through a via wiring 85 penetrating the inside of the multilayer substrate 50. In the power amplifier 20, the connection between the power amplifier 20 and the matching circuit 31 is obtained by bonding the wire 92 to the electrode pad 81 with the solder 91. The inner layer wiring 83 and the input matching circuit 31 are resin-sealed by a resin layer 71, and an inner layer substrate 53 is laminated thereon via a ground layer 62. Since the connection structure between the other matching circuits 31, 41, and 42 and the power amplifier 20 is the same, detailed description is omitted. As shown in FIG. 1, the electrode pad 101 is exposed on the outermost surface of the multilayer substrate 50, and the ground electrode 103 is exposed on the outermost surface of the multilayer substrate 50. The electrode pad 101 and the ground electrode 103 are electrically connected via a via wiring 102 penetrating the inside of the multilayer substrate 50. The ground terminal of the power amplifier 20 is connected to the electrode pad 101 by solder 104.

図1及び図2に示すように、二つの入力整合回路31,32は、入力整合回路31,32をそれぞれ複数の内層基板51,52,53,54の積層方向に垂直な平面に投影して得られる二つの投影面310,320の一部が重なるようにグランド層62を介して異なる内層基板52,53に実装されている。このように、二つの入力整合回路31,32の間にグランド層62を介在させることにより、入力整合回路31,32の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。また、二つの入力整合回路31,32をそれぞれ異なる内層基板52,53に実装することにより、例えば、図2に示すように、二つの投影面310,320の一部が重なるように二つの入力整合回路31,32を配置できるため、コンパクトかつ高密度な実装を可能にできる。同様に、二つの出力整合回路41,42は、出力整合回路41,42をそれぞれ複数の内層基板51,52,53,54の積層方向に垂直な平面に投影して得られる二つの投影面410,420の一部が重なるようにグランド層62を介して異なる内層基板52,53に実装されている。二つの出力整合回路41,42の間にグランド層62を介在させることにより、出力整合回路41,42の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。また、二つの出力整合回路41,42をそれぞれ異なる内層基板52,53に実装することにより、例えば、図2に示すように、二つの投影面410,420の一部が重なるように二つの出力整合回路41,42を配置できるため、コンパクトかつ高密度な実装を可能にできる。   As shown in FIGS. 1 and 2, the two input matching circuits 31 and 32 project the input matching circuits 31 and 32 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51, 52, 53, and 54, respectively. The two obtained projection planes 310 and 320 are mounted on different inner layer substrates 52 and 53 through the ground layer 62 so as to overlap each other. Thus, by interposing the ground layer 62 between the two input matching circuits 31 and 32, it is possible to effectively suppress the oscillation operation caused by the high-frequency signal wraparound between the input matching circuits 31 and 32. Further, by mounting the two input matching circuits 31 and 32 on different inner layer substrates 52 and 53, for example, as shown in FIG. 2, the two input surfaces 310 and 320 are partially overlapped with each other. Since the matching circuits 31 and 32 can be arranged, compact and high-density mounting can be realized. Similarly, the two output matching circuits 41, 42 are two projection planes 410 obtained by projecting the output matching circuits 41, 42 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51, 52, 53, 54. , 420 are mounted on different inner layer substrates 52 and 53 via a ground layer 62 so that a part of them overlaps. By interposing the ground layer 62 between the two output matching circuits 41 and 42, it is possible to effectively suppress the oscillation operation caused by the wraparound of the high-frequency signal between the output matching circuits 41 and 42. Further, by mounting the two output matching circuits 41 and 42 on different inner layer substrates 52 and 53, respectively, for example, as shown in FIG. 2, the two output surfaces 410 and 420 are overlapped so that two outputs overlap each other. Since the matching circuits 41 and 42 can be arranged, compact and high-density mounting can be realized.

また、入力整合回路31及び出力整合回路41は、入力整合回路31及び出力整合回路41をそれぞれ複数の内層基板51,52,53,54の積層方向に垂直な平面に投影して得られる二つの投影面310,410の一部が重ならないようにグランド層62を介して異なる内層基板52,53に実装されている。このように、入力整合回路31及び出力整合回路41の間にグランド層62を介在させることにより、入力整合回路31及び出力整合回路41の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。同様に、入力整合回路32及び出力整合回路42は、入力整合回路32及び出力整合回路42をそれぞれ複数の内層基板51,52,53,54の積層方向に垂直な平面に投影して得られる二つの投影面320,420の一部が重ならないようにグランド層62を介して異なる内層基板53,52に実装されている。このように、入力整合回路32及び出力整合回路42の間にグランド層62を介在させることにより、入力整合回路32及び出力整合回路42の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。   The input matching circuit 31 and the output matching circuit 41 are obtained by projecting the input matching circuit 31 and the output matching circuit 41 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51, 52, 53, and 54, respectively. The projection surfaces 310 and 410 are mounted on different inner layer substrates 52 and 53 via the ground layer 62 so that parts of the projection surfaces 310 and 410 do not overlap. Thus, by interposing the ground layer 62 between the input matching circuit 31 and the output matching circuit 41, the oscillation operation caused by the high-frequency signal wraparound between the input matching circuit 31 and the output matching circuit 41 can be effectively performed. Can be suppressed. Similarly, the input matching circuit 32 and the output matching circuit 42 are obtained by projecting the input matching circuit 32 and the output matching circuit 42 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51, 52, 53, and 54, respectively. The two projection surfaces 320 and 420 are mounted on different inner layer substrates 53 and 52 through the ground layer 62 so as not to overlap each other. Thus, by interposing the ground layer 62 between the input matching circuit 32 and the output matching circuit 42, the oscillation operation caused by the high-frequency signal wraparound between the input matching circuit 32 and the output matching circuit 42 can be effectively performed. Can be suppressed.

尚、図2において、符号200は、パワーアンプ20を複数の内層基板51,52,53,54の積層方向に垂直な平面に投影して得られる投影面を示し、符号500は、多層基板50を複数の内層基板51,52,53,54の積層方向に垂直な平面に投影して得られる投影面を示す。   In FIG. 2, reference numeral 200 indicates a projection plane obtained by projecting the power amplifier 20 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51, 52, 53, 54, and reference numeral 500 indicates the multilayer substrate 50. 3 shows a projection plane obtained by projecting onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51, 52, 53, 54.

本実施例によれば、複数の入力整合回路31,32及び複数の出力整合回路41,42をモノリシック集積回路化し、多層基板50に内蔵しているため、整合回路同士を高密度に積み重ねることが可能になり、パワーアンプモジュール11のデバイス構造をコンパクト化できる。また、複数の入力整合回路31,32の間、複数の出力整合回路41,42の間、入力整合回路31と出力整合回路41との間、入力整合回路32と出力整合回路42との間における高周波信号の回り込みに起因する発振動作を抑制するようにパワーアンプモジュール11のデバイス構造が設計されているため、パワーアンプモジュール11の安定動作を確保できる。   According to the present embodiment, since the plurality of input matching circuits 31 and 32 and the plurality of output matching circuits 41 and 42 are formed into a monolithic integrated circuit and built in the multilayer substrate 50, the matching circuits can be stacked with high density. Therefore, the device structure of the power amplifier module 11 can be made compact. Further, between the plurality of input matching circuits 31 and 32, between the plurality of output matching circuits 41 and 42, between the input matching circuit 31 and the output matching circuit 41, and between the input matching circuit 32 and the output matching circuit 42. Since the device structure of the power amplifier module 11 is designed so as to suppress the oscillation operation caused by the wraparound of the high frequency signal, the stable operation of the power amplifier module 11 can be secured.

本実施例では、パワーアンプモジュール11がデュアルバンド対応の回路構成を有する場合について言及したが、本実施例はこれに限定されるものではなく、三つ以上の周波数帯域に対応できるようにパワーアンプモジュール11を回路設計してもよい。例えば、2.5GHz帯、3.5GHz帯、及び5.8GHz帯を使用するWiMAX(IEEE802.16−2004,IEEE802.16e−2005)と、5GHz帯を使用する無線LAN(IEEE802.11a)とを共用する通信システムに本実施例を適用してもよい。後述する実施例2においても同様に、デュアルバンド対応に限定されるものではなく、三つ以上の周波数帯域に対応できるように設計してもよい。   In the present embodiment, the case where the power amplifier module 11 has a dual band compatible circuit configuration has been described. However, the present embodiment is not limited to this, and the power amplifier module 11 can support three or more frequency bands. The module 11 may be circuit designed. For example, WiMAX (IEEE802.16-2004, IEEE802.16e-2005) using 2.5 GHz band, 3.5 GHz band, and 5.8 GHz band and a wireless LAN (IEEE802.11a) using 5 GHz band are used. The present embodiment may be applied to a shared communication system. Similarly in the second embodiment to be described later, the present invention is not limited to the dual band support, and may be designed to support three or more frequency bands.

本実施例に係わるパワーアンプモジュール12は、グランド層を有しない点、複数の入力整合回路31,32の相対的位置関係、及び複数の出力整合回路41,42の相対的位置関係が実施例1と相違し、その余の点で共通する。図3に示すように、本実施例に係わる多層基板50は、複数の内層基板51,52が樹脂層71,72,73を介して積層された積層構造を有している。図3及び図4に示すように、二つの入力整合回路31,32は、入力整合回路31,32をそれぞれ複数の内層基板51,52の積層方向に垂直な平面に投影して得られる二つの投影面310,320が重ならないように異なる内層基板51,52に実装されている。二つの入力整合回路31,32の間にグランド層を介さなくても、二つの投影面310,320が重ならないように二つの入力整合回路31,32を異なる内層基板51,52に実装することで、二つの入力整合回路31,32の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。同様に、二つの出力整合回路41,42は、出力整合回路41,42をそれぞれ複数の内層基板51,52の積層方向に垂直な平面に投影して得られる二つの投影面410,420が重ならないように異なる内層基板52,51に実装されている。二つの出力整合回路41,42の間にグランド層を介さなくても、二つの投影面410,420が重ならないように二つの出力整合回路41,42を異なる内層基板52,51に実装することで、二つの出力整合回路41,42の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。   The power amplifier module 12 according to the present embodiment has no ground layer, the relative positional relationship between the plurality of input matching circuits 31 and 32, and the relative positional relationship between the plurality of output matching circuits 41 and 42. It is different and common in other points. As shown in FIG. 3, the multilayer substrate 50 according to the present embodiment has a laminated structure in which a plurality of inner layer substrates 51 and 52 are laminated via resin layers 71, 72, and 73. As shown in FIGS. 3 and 4, the two input matching circuits 31 and 32 are obtained by projecting the input matching circuits 31 and 32 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51 and 52, respectively. The projection surfaces 310 and 320 are mounted on different inner layer substrates 51 and 52 so as not to overlap. Even if no ground layer is interposed between the two input matching circuits 31 and 32, the two input matching circuits 31 and 32 are mounted on different inner layer substrates 51 and 52 so that the two projection planes 310 and 320 do not overlap. Thus, it is possible to effectively suppress the oscillation operation caused by the high-frequency signal wraparound between the two input matching circuits 31 and 32. Similarly, in the two output matching circuits 41 and 42, two projection planes 410 and 420 obtained by projecting the output matching circuits 41 and 42 on a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51 and 52 respectively overlap. It is mounted on different inner layer substrates 52 and 51 so as not to become. Even if there is no ground layer between the two output matching circuits 41, 42, the two output matching circuits 41, 42 are mounted on different inner layer substrates 52, 51 so that the two projection planes 410, 420 do not overlap. Thus, it is possible to effectively suppress the oscillation operation caused by the high-frequency signal wraparound between the two output matching circuits 41 and 42.

また、入力整合回路31及び出力整合回路41は、入力整合回路31及び出力整合回路41をそれぞれ複数の内層基板51,52の積層方向に垂直な平面に投影して得られる二つの投影面310,410の一部が重ならないように異なる内層基板51,52に実装されている。二つの投影面310,410の一部が重ならないように入力整合回路31及び出力整合回路41を異なる内層基板51,52に実装することにより、入力整合回路31及び出力整合回路41の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。同様に、入力整合回路32及び出力整合回路42は、入力整合回路32及び出力整合回路42をそれぞれ複数の内層基板51,52の積層方向に垂直な平面に投影して得られる二つの投影面320,420の一部が重ならないように異なる内層基板51,52に実装されている。二つの投影面320,420の一部が重ならないように入力整合回路32及び出力整合回路42を異なる内層基板52,51に実装することにより、入力整合回路32及び出力整合回路42の間の高周波信号の回り込みに起因する発振動作を効果的に抑制できる。   In addition, the input matching circuit 31 and the output matching circuit 41 include two projection planes 310, obtained by projecting the input matching circuit 31 and the output matching circuit 41 on a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51 and 52, respectively. It is mounted on different inner layer substrates 51 and 52 so that part of 410 does not overlap. By mounting the input matching circuit 31 and the output matching circuit 41 on different inner layer substrates 51 and 52 so that parts of the two projection planes 310 and 410 do not overlap, a high frequency between the input matching circuit 31 and the output matching circuit 41 is obtained. Oscillation operations caused by signal wraparound can be effectively suppressed. Similarly, the input matching circuit 32 and the output matching circuit 42 have two projection planes 320 obtained by projecting the input matching circuit 32 and the output matching circuit 42 onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates 51 and 52, respectively. , 420 are mounted on different inner layer substrates 51, 52 so as not to overlap each other. By mounting the input matching circuit 32 and the output matching circuit 42 on different inner layer substrates 52 and 51 so that parts of the two projection planes 320 and 420 do not overlap, a high frequency between the input matching circuit 32 and the output matching circuit 42 is obtained. Oscillation operations caused by signal wraparound can be effectively suppressed.

本実施例によれば、複数の入力整合回路31,32及び複数の出力整合回路41,42をモノリシック集積回路化し、多層基板50に内蔵しているため、整合回路同士を高密度に積み重ねることが可能になり、パワーアンプモジュール12のデバイス構造をコンパクト化できる。また、複数の入力整合回路31,32の間、複数の出力整合回路41,42の間、入力整合回路31と出力整合回路41との間、入力整合回路32と出力整合回路42との間における高周波信号の回り込みに起因する発振動作を抑制するようにパワーアンプモジュール12のデバイス構造が設計されているため、パワーアンプモジュール12の安定動作を確保できる。   According to the present embodiment, since the plurality of input matching circuits 31 and 32 and the plurality of output matching circuits 41 and 42 are formed into a monolithic integrated circuit and built in the multilayer substrate 50, the matching circuits can be stacked with high density. Thus, the device structure of the power amplifier module 12 can be made compact. Further, between the plurality of input matching circuits 31 and 32, between the plurality of output matching circuits 41 and 42, between the input matching circuit 31 and the output matching circuit 41, and between the input matching circuit 32 and the output matching circuit 42. Since the device structure of the power amplifier module 12 is designed so as to suppress the oscillation operation caused by the wraparound of the high frequency signal, the stable operation of the power amplifier module 12 can be secured.

本発明に係わるパワーアンプモジュールは、携帯電話や自動車電話等の各種の無線通信機器に利用できる。   The power amplifier module according to the present invention can be used for various wireless communication devices such as mobile phones and automobile phones.

11,12…パワーアンプモジュール
20…パワーアンプ
31,32…入力整合回路
41,42…出力整合回路
51,52,53,54…内層基板
61,62,63…グランド層
71,72,73…樹脂層
DESCRIPTION OF SYMBOLS 11, 12 ... Power amplifier module 20 ... Power amplifier 31, 32 ... Input matching circuit 41, 42 ... Output matching circuit 51, 52, 53, 54 ... Inner layer board | substrate 61, 62, 63 ... Ground layer 71, 72, 73 ... Resin layer

Claims (4)

それぞれが異なる周波数帯域を有する複数の無線信号を選択的に電力増幅するパワーアンプと、
前記複数の無線信号のそれぞれについて前記パワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された複数の入力整合回路と、
前記複数の無線信号のそれぞれについて前記パワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された複数の出力整合回路と、
前記パワーアンプを搭載するとともに、前記複数の入力整合回路及び前記複数の出力整合回路を内蔵する多層基板と、
を備えるパワーアンプモジュール。
A power amplifier that selectively amplifies a plurality of radio signals each having a different frequency band; and
A plurality of input matching circuits that are monolithically integrated so as to perform impedance matching of the input of the power amplifier for each of the plurality of radio signals;
A plurality of output matching circuits that are monolithically integrated circuits to perform impedance matching of the output of the power amplifier for each of the plurality of radio signals;
A multilayer substrate having the power amplifier mounted therein and incorporating the plurality of input matching circuits and the plurality of output matching circuits;
Power amplifier module with
請求項1に記載のパワーアンプモジュールであって、
前記多層基板は、複数の内層基板がグランド層を介して積層された積層構造を有しており、
前記複数の無線信号は、それぞれ異なる周波数帯域を有する第1及び第2の無線信号を含み、
前記複数の入力整合回路は、前記第1及び第2の無線信号について前記パワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の入力整合回路を含み、
前記複数の出力整合回路は、前記第1及び第2の無線信号について前記パワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の出力整合回路を含み、
前記第1の入力整合回路及び前記第2の入力整合回路は、前記第1の入力整合回路及び前記第2の入力整合回路をそれぞれ前記複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面の一部が重なるように前記グランド層を介して異なる内層基板に実装されているか、又は
前記第1の出力整合回路及び前記第2の出力整合回路は、前記第1の出力整合回路及び前記第2の出力整合回路をそれぞれ前記複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面の一部が重なるように前記グランド層を介して異なる内層基板に実装されている、パワーアンプモジュール。
The power amplifier module according to claim 1,
The multilayer substrate has a laminated structure in which a plurality of inner layer substrates are laminated via a ground layer,
The plurality of radio signals include first and second radio signals having different frequency bands,
The plurality of input matching circuits include first and second input matching circuits monolithically integrated so as to perform impedance matching of the input of the power amplifier with respect to the first and second radio signals,
The plurality of output matching circuits include first and second output matching circuits monolithically integrated so as to perform impedance matching of the output of the power amplifier for the first and second radio signals,
The first input matching circuit and the second input matching circuit respectively project the first input matching circuit and the second input matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates. The two obtained projection planes are mounted on different inner layer substrates via the ground layer so that they overlap, or the first output matching circuit and the second output matching circuit are Different inner layers through the ground layer such that a part of two projection planes obtained by projecting the output matching circuit and the second output matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates respectively overlap. Power amplifier module mounted on the board.
請求項1に記載のパワーアンプモジュールであって、
前記多層基板は、複数の内層基板が積層された積層構造を有しており、
前記複数の無線信号は、それぞれ異なる周波数帯域を有する第1及び第2の無線信号を含み、
前記複数の入力整合回路は、前記第1及び第2の無線信号について前記パワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の入力整合回路を含み、
前記複数の出力整合回路は、前記第1及び第2の無線信号について前記パワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の出力整合回路を含み、
前記第1の入力整合回路及び前記第2の入力整合回路は、前記第1の入力整合回路及び前記第2の入力整合回路をそれぞれ前記複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されているか、又は
前記第1の出力整合回路及び前記第2の出力整合回路は、前記第1の出力整合回路及び前記第2の出力整合回路をそれぞれ前記複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されている、パワーアンプモジュール。
The power amplifier module according to claim 1,
The multilayer substrate has a laminated structure in which a plurality of inner layer substrates are laminated,
The plurality of radio signals include first and second radio signals having different frequency bands,
The plurality of input matching circuits include first and second input matching circuits monolithically integrated so as to perform impedance matching of the input of the power amplifier with respect to the first and second radio signals,
The plurality of output matching circuits include first and second output matching circuits monolithically integrated so as to perform impedance matching of the output of the power amplifier for the first and second radio signals,
The first input matching circuit and the second input matching circuit respectively project the first input matching circuit and the second input matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates. The obtained two projection planes are mounted on different inner layer substrates so as not to overlap each other, or the first output matching circuit and the second output matching circuit are the first output matching circuit and the second output matching circuit. A power amplifier module mounted on different inner layer substrates so that two projection planes obtained by projecting output matching circuits onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates do not overlap each other.
請求項1に記載のパワーアンプモジュールであって、
前記多層基板は、複数の内層基板が積層された積層構造を有しており、
前記複数の無線信号は、それぞれ異なる周波数帯域を有する第1及び第2の無線信号を含み、
前記複数の入力整合回路は、前記第1及び第2の無線信号について前記パワーアンプの入力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の入力整合回路を含み、
前記複数の出力整合回路は、前記第1及び第2の無線信号について前記パワーアンプの出力のインピーダンス整合を行うようにモノリシック集積回路化された第1及び第2の出力整合回路を含み、
前記第1の入力整合回路及び前記第1の出力整合回路は、前記第1の入力整合回路及び前記第1の出力整合回路をそれぞれ前記複数の内層基板の積層方向に垂直な平面に投影して得られる二つの投影面が重ならないように異なる内層基板に実装されている、パワーアンプモジュール。
The power amplifier module according to claim 1,
The multilayer substrate has a laminated structure in which a plurality of inner layer substrates are laminated,
The plurality of radio signals include first and second radio signals having different frequency bands,
The plurality of input matching circuits include first and second input matching circuits monolithically integrated so as to perform impedance matching of the input of the power amplifier with respect to the first and second radio signals,
The plurality of output matching circuits include first and second output matching circuits monolithically integrated so as to perform impedance matching of the output of the power amplifier for the first and second radio signals,
The first input matching circuit and the first output matching circuit respectively project the first input matching circuit and the first output matching circuit onto a plane perpendicular to the stacking direction of the plurality of inner layer substrates. A power amplifier module mounted on different inner layers so that the two projection planes obtained do not overlap.
JP2010025481A 2010-02-08 2010-02-08 Power amplifier module Active JP5333272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010025481A JP5333272B2 (en) 2010-02-08 2010-02-08 Power amplifier module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010025481A JP5333272B2 (en) 2010-02-08 2010-02-08 Power amplifier module

Publications (2)

Publication Number Publication Date
JP2011166354A JP2011166354A (en) 2011-08-25
JP5333272B2 true JP5333272B2 (en) 2013-11-06

Family

ID=44596544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010025481A Active JP5333272B2 (en) 2010-02-08 2010-02-08 Power amplifier module

Country Status (1)

Country Link
JP (1) JP5333272B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5900756B2 (en) * 2014-02-28 2016-04-06 株式会社村田製作所 Power amplification module
CN117118373B (en) * 2023-10-19 2024-03-22 西南应用磁学研究所(中国电子科技集团公司第九研究所) High-power radio frequency circuit based on three-dimensional matching circuit and design method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126173A (en) * 1996-10-18 1998-05-15 Hitachi Denshi Ltd Power amplifier
JP2005130201A (en) * 2003-10-23 2005-05-19 Kyocera Corp High frequency module and radio communication device
JP2005210074A (en) * 2003-12-26 2005-08-04 Tdk Corp Multilayer board and power amplifier module
JP2005210044A (en) * 2003-12-26 2005-08-04 Tdk Corp Inductor element containing circuit board and power amplifier module
JP2006080662A (en) * 2004-09-07 2006-03-23 Mitsubishi Electric Corp Matching circuit built-in semiconductor transistor, monolithic amplifier, and multistage amplifier

Also Published As

Publication number Publication date
JP2011166354A (en) 2011-08-25

Similar Documents

Publication Publication Date Title
JP6725059B2 (en) High frequency module and communication device
US11631659B2 (en) High-frequency module and communication apparatus
JP5677499B2 (en) High frequency circuit module
KR102448318B1 (en) Radio frequency module and communication device
US20070066243A1 (en) Rf circuit module
JP5645143B2 (en) High frequency components and communication devices
WO2021044691A1 (en) High frequency module and communication device
JP2006340257A (en) Multi-mode high frequency circuit
JP4709316B2 (en) Multimode high frequency circuit
WO2013150969A1 (en) Combination module
JP2011055241A (en) High-frequency power amplifier
JP5422078B1 (en) High frequency circuit module
JP2006121147A (en) High-frequency module for cellular phone
US9402314B2 (en) Semiconductor module
JP5494840B2 (en) High frequency module
JP5333272B2 (en) Power amplifier module
JP2010010765A (en) Electronic circuit module for mobile communication terminal, and circuit for mobile communication terminal equipped with the same
JP2008109535A (en) Switch circuit, frontend module having the same, and radio terminal
JP2005235825A (en) Electronic circuit module
WO2013118664A1 (en) High-frequency module
JP2011176061A (en) Semiconductor device
JP2010022030A (en) High-frequency circuit module
JP2006203470A (en) High-frequency module and wireless communication equipment
JP2010239344A (en) Radio circuit module
JP2006211144A (en) High frequency module and wireless communication apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5333272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150