JP2010239344A - Radio circuit module - Google Patents
Radio circuit module Download PDFInfo
- Publication number
- JP2010239344A JP2010239344A JP2009084239A JP2009084239A JP2010239344A JP 2010239344 A JP2010239344 A JP 2010239344A JP 2009084239 A JP2009084239 A JP 2009084239A JP 2009084239 A JP2009084239 A JP 2009084239A JP 2010239344 A JP2010239344 A JP 2010239344A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- printed circuit
- wlp
- wireless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Transceivers (AREA)
Abstract
Description
本発明は、無線回路ICチップを備えた無線通信回路をSiP(System in Package)として実現する無線回路モジュールに関し、特に、上記無線回路ICチップと、この無線回路ICチップと協働して無線通信回路を構成するコイル等の機能素子をWLCSP(Wafer Level Chip Scale Package)技術によって形成したWLP(Wafer Level Package)チップとをIC内蔵基板とした無線回路モジュールに関する。 The present invention relates to a wireless circuit module that implements a wireless communication circuit including a wireless circuit IC chip as a SiP (System in Package), and more particularly, to the wireless circuit IC chip and wireless communication in cooperation with the wireless circuit IC chip. The present invention relates to a wireless circuit module in which a WLP (Wafer Level Package) chip in which functional elements such as coils constituting a circuit are formed by WLCSP (Wafer Level Chip Scale Package) technology is used.
携帯電話等の無線通信機器において、アンテナで受信された信号は、LNA(Low-Noise Amplifier)で増幅されたあと、SAW(Surface Acoustic Wave)フィルタ等のBPF(Band-Pass Filter)を通して所望の信号を含んだ帯域に選別され、さらに信号処理しやすい低い周波数にダウンコンバートされ、ADC(Analog to Digital Converter)でアナログ信号からデジタル信号に変換されて、ベースバンドICに送られ、信号処理される。 In a wireless communication device such as a mobile phone, a signal received by an antenna is amplified by an LNA (Low-Noise Amplifier) and then passed through a BPF (Band-Pass Filter) such as a SAW (Surface Acoustic Wave) filter. And is down-converted to a low frequency that is easy to process signals, converted from an analog signal to a digital signal by an ADC (Analog to Digital Converter), sent to a baseband IC, and processed.
近年では、受信した高周波信号を一度に直流付近の低い周波数までダウンコンバートするダイレクトコンバージョン方式が主流になっている。また、使用される周波数帯域数も増加の傾向にあり、一台の携帯端末にて、3バンドあるいは4バンドに対応する機種も登場している。 In recent years, a direct conversion method in which a received high-frequency signal is down-converted to a low frequency in the vicinity of a direct current has become mainstream. In addition, the number of frequency bands to be used is also increasing, and a model corresponding to 3 bands or 4 bands has appeared in one mobile terminal.
国内で第3世代携帯電話に使用される周波数帯域として、例えばIMT−2000方式で定められた、800MHz帯、1.7GHz帯、2GHz帯という3つのバンドが存在するが、これらの全てのバンドに対応した無線回路ICも開発されている。 There are three bands, 800 MHz band, 1.7 GHz band, and 2 GHz band, which are defined by the IMT-2000 system, for example, as frequency bands used for 3rd generation mobile phones in Japan. Corresponding radio circuit ICs have also been developed.
現在の無線回路ICは、アナログ高周波信号からI,Q信号を得るまで、あるいはI,Q信号からアナログ高周波信号を得るまでに必要となる機能回路ブロックの大部分を集積している。具体的には、LNA(Low-Noise Amplifier),復調器(Demodulator)、電圧制御発振器(VCO:Voltage Controlled Oscillator)、PLL(Phase Locked Loop)、LPF(Low Pass Filter),変調器(Modulator)、可変利得増幅器(VGA:Variable Gain Amplifier),ドライバアンプ等である。 The current radio circuit IC integrates most of the functional circuit blocks necessary to obtain I and Q signals from analog high-frequency signals or to obtain analog high-frequency signals from I and Q signals. Specifically, LNA (Low-Noise Amplifier), Demodulator, Voltage Controlled Oscillator (VCO), PLL (Phase Locked Loop), LPF (Low Pass Filter), Modulator, A variable gain amplifier (VGA), a driver amplifier, or the like.
無線通信回路には多くの機能素子(主に受動素子)が必要になる。受動素子の代表的なものとして、コイルやキャパシタが挙げられる。これらの受動素子には、とりわけ高いQ値(性能指数、Quality Factor)を有することが要求される。高いQ値の受動素子を用いることにより、無線回路の低雑音化、低消費電力化が可能となる。 A wireless communication circuit requires many functional elements (mainly passive elements). Typical examples of the passive element include a coil and a capacitor. These passive elements are required to have a particularly high Q value (quality factor). By using a passive element having a high Q value, it is possible to reduce the noise and power consumption of the radio circuit.
無線回路ICは、CMOS技術を用いて製造される。CMOS技術を用いて平面コイルを製造する場合、抵抗の大きい薄膜Al配線を用いて作るため、実現できるQ値は10以下となる。このことが無線回路ICの性能を著しく低下させる要因になっている。 The radio circuit IC is manufactured using CMOS technology. When a planar coil is manufactured using CMOS technology, the Q value that can be realized is 10 or less because the thin film Al wiring having a large resistance is used. This is a factor that significantly reduces the performance of the radio circuit IC.
一方、フレキシブル回路基板を積層して受動素子(コイル、キャパシタ、抵抗等)を形成し、この受動素子を内蔵したフレキシブル回路基板にLSIを実装する技術が提案されている(例えば特許文献1参照)。 On the other hand, a technique has been proposed in which flexible circuit boards are stacked to form passive elements (coils, capacitors, resistors, etc.), and an LSI is mounted on a flexible circuit board containing the passive elements (for example, see Patent Document 1). .
しかし、この技術は、フレキシブル回路基板に受動素子を形成するものであるため、微細加工が難しいという問題がある。例えば、デザインルールL/S=70μm/70μm、スルーホール径が100μmというデザインルールによってコイルを形成すると、巨大なスペースを占有する大きなコイルとなる。そればかりでなく、寄生容量が大きくなり、結果としてコイルの自己共振周波数が低下する。 However, since this technique forms a passive element on a flexible circuit board, there is a problem that microfabrication is difficult. For example, if a coil is formed according to the design rule L / S = 70 μm / 70 μm and the through hole diameter is 100 μm, a large coil occupying a huge space is obtained. Not only that, the parasitic capacitance increases, and as a result, the self-resonant frequency of the coil decreases.
このため、2GHzや3GHzという現在または将来の携帯電話で使用される周波数帯に応用することは困難である。さらに、1つの受動素子が大きくなるため、複数個の受動素子を内蔵させると、モジュールが大型化してしまい、マルチバンド化が進む現在の機器に適用するのは難しいと言える。 For this reason, it is difficult to apply to a frequency band used in current or future mobile phones such as 2 GHz and 3 GHz. Furthermore, since one passive element becomes large, if a plurality of passive elements are incorporated, the module becomes large, and it can be said that it is difficult to apply it to the current equipment that is becoming multiband.
また、近年、WLCSP(Wafer Level Chip Scale Package)という技術が提案されている(例えば特許文献2〜4参照)。WLCSPは、ウェハ上に、樹脂層形成プロセスと厚膜銅配線プロセスによって再配線層を作り込み、そのあとにダイシングにより個片化する技術である。つまり、ウェハのまま、パッケージングまでする製法である。なお、WLCSP技術によって製造されたパッケージ・チップを、WLP(Wafer Level Package)チップと言う。 In recent years, a technique called WLCSP (Wafer Level Chip Scale Package) has been proposed (see, for example, Patent Documents 2 to 4). WLCSP is a technique in which a rewiring layer is formed on a wafer by a resin layer forming process and a thick film copper wiring process, and then separated by dicing. In other words, it is a manufacturing method in which a wafer is packaged as it is. A package chip manufactured by the WLCSP technology is called a WLP (Wafer Level Package) chip.
このWLCSP技術によれば、無線回路を作り込んだ半導体ウェハ上に、微細加工によって高いQ値を有する受動素子を作り込むことが可能である。従って、WLCSP技術は、無線回路ICに適したパッケージ形態であると言える。 According to this WLCSP technology, it is possible to build a passive element having a high Q value by fine processing on a semiconductor wafer in which a wireless circuit is built. Therefore, it can be said that the WLCSP technology is a package form suitable for the radio circuit IC.
しかしながら、機器のマルチバンド化と機能回路ブロックの集積化という背景を受けて、無線回路ICを制御する、あるいは信号を入出力するために、無線回路ICに必要なピン数は相当なものになる。例えば、最新のW−CDMA方式トリプルバンド対応送受信ワンチップICでは、4.13mm×4.16mmのサイズの無線回路ICに対して、ピン数96が必要になる。このため、上記多数のピンを実装基板に接続(電気的に接続)するために、WLCSP技術によって無線回路ICの上面に再配線層を形成しても、この再配線層による電極パッドが狭い間隔で多数配列されることになる。 However, the number of pins required for the radio circuit IC is considerable in order to control the radio circuit IC or input / output signals in response to the background of multi-band devices and integration of functional circuit blocks. . For example, the latest W-CDMA triple-band compatible transmission / reception one-chip IC requires 96 pins for a radio circuit IC having a size of 4.13 mm × 4.16 mm. For this reason, even if a rewiring layer is formed on the upper surface of the wireless circuit IC by WLCSP technology in order to connect (electrically connect) the numerous pins to the mounting substrate, the electrode pads formed by the rewiring layer have a narrow spacing. Many will be arranged.
一方、WLCSP技術によって作られる受動素子、特にコイルは、数百μm角の比較的大きな面積を占有する。このため、多数のピンを接続するための再配線層による多数の電極パッドをその上面に狭い間隔で配列した現在の無線回路ICでは、その上面にWLCSP技術による受動素子を作り込むスペースを確保することが困難である。このように、高性能なコイル等の機能素子(主に受動素子)が得られないために、無線回路ICがその性能を十分に発揮できないという課題があった。 On the other hand, passive elements made by the WLCSP technology, particularly coils, occupy a relatively large area of several hundred μm square. For this reason, in the current wireless circuit IC in which a large number of electrode pads by redistribution layers for connecting a large number of pins are arranged on the upper surface at a narrow interval, a space for creating a passive element by the WLCSP technology is secured on the upper surface. Is difficult. Thus, since functional elements (mainly passive elements) such as a high-performance coil cannot be obtained, there is a problem that the wireless circuit IC cannot sufficiently exhibit its performance.
本発明は、このような従来の課題を解決するためになされたものであり、無線回路ICがその性能を十分に発揮することができる無線回路モジュールを提供することを目的とするものである。 The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a wireless circuit module in which the wireless circuit IC can sufficiently exhibit its performance.
本発明の無線回路モジュールは、ベース基板、第1接着層、第1プリント回路基板を順に重ねて設け、前記第1接着層内に、前記第1プリント回路基板との重なり面に沿って、無線回路ICチップと、前記無線回路ICチップと協働して無線通信回路を構成する機能素子を形成したWLPチップとを並べて配置し、前記第1プリント回路基板に形成された配線と、前記第1プリント回路基板および前記第1接着層を貫通して設けられた導電性のビアホールとを介して、前記無線回路ICチップと前記WLPチップとを電気的に接続したことを特徴とするものである。 In the wireless circuit module of the present invention, a base substrate, a first adhesive layer, and a first printed circuit board are provided in this order so as to be wirelessly provided in the first adhesive layer along an overlapping surface with the first printed circuit board. A circuit IC chip and a WLP chip in which a functional element constituting a wireless communication circuit is formed in cooperation with the wireless circuit IC chip are arranged side by side, wiring formed on the first printed circuit board, and the first The wireless circuit IC chip and the WLP chip are electrically connected through a printed circuit board and a conductive via hole provided through the first adhesive layer.
本発明の無線回路モジュールによれば、無線回路ICチップと、この無線回路ICチップと協働して無線通信回路を構成する機能素子を形成したWLPチップとを、第1接着層内に並置して、第1プリント回路基板に形成された配線と、第1プリント回路基板および前記第1接着層を貫通して設けられた導電性のビアホールとによって両チップ間を接続することにより、WLPチップにおいては高性能のコイル等の機能素子を実現可能であるので、無線回路ICチップにWLCSP技術による高性能な機能素子を作り込まなくても、無線回路ICチップの性能を十分に発揮することができるという効果がある。これにより、例えば、WLPチップの配線とプリント回路の配線を電気的に接続することにより、1つのインダクタが形成できる。 According to the wireless circuit module of the present invention, the wireless circuit IC chip and the WLP chip in which the functional elements constituting the wireless communication circuit are formed in cooperation with the wireless circuit IC chip are juxtaposed in the first adhesive layer. In the WLP chip, the wirings formed on the first printed circuit board and the conductive via holes provided through the first printed circuit board and the first adhesive layer are connected to each other. Can realize a functional element such as a high-performance coil, so that the performance of the wireless circuit IC chip can be sufficiently exerted without incorporating a high-performance functional element by the WLCSP technology into the wireless circuit IC chip. There is an effect. Thereby, for example, one inductor can be formed by electrically connecting the wiring of the WLP chip and the wiring of the printed circuit.
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。 Hereinafter, the present invention will be described in detail with reference to the drawings. However, the present invention is not limited thereto, and various modifications can be made without departing from the gist of the present invention.
<実施の形態1>
図1は本発明の実施の形態1の無線回路モジュールの構成例を示す模式断面図である。図1において、実施の形態1の無線回路モジュール100は、無線回路ICチップ10と、コイル等を形成したWLPチップ20と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ80a,80bとを備えてIC内蔵基板をなしている。ここで、WLPチップ20は、無線回路ICチップ10と協働して無線通信回路を構成する機能素子をWLCSP技術により形成したチップである。
<Embodiment 1>
FIG. 1 is a schematic cross-sectional view showing a configuration example of a radio circuit module according to Embodiment 1 of the present invention. 1, the
[ベース基板30]
ベース基板30は、絶縁性フィルム等からなる絶縁性基板である。ここでは、ベース基板30として、ポリイミドフィルムを用いる。
[Base substrate 30]
The
[第1プリント回路基板50]
第1プリント回路基板50は、絶縁性フィルム等からなる絶縁性基板51の表面に第1配線層52を形成するとともに、この絶縁性基板51およびその下層の第1接着層40を貫通して、第1配線層52を構成する配線や電極パッドの裏面と導通する第1導電ビアホール群53を形成したものである。ここでは、絶縁性基板51として、ポリイミドフィルムを用いる。また、第1導電ビアホール群53を構成する導電性のビアホールとして、導電性ペーストIVH(Interstitial Via Hole)を用いる。
[First printed circuit board 50]
The first printed
[第2プリント回路基板70]
同様に、第2プリント回路基板70は、絶縁性フィルム等からなる絶縁性基板71の表面に第2配線層72を形成するとともに、この絶縁性基板71およびその下層の第2接着層60を貫通して、第2配線層72を構成する配線や電極パッドの裏面と導通する第2導電ビアホール群73を形成したものである。ここでは、絶縁性基板71として、ポリイミドフィルムを用いる。また、第2導電ビアホール群73を構成する導電性のビアホールとして、導電性ペーストIVH(Interstitial Via Hole)を用いる。
[Second printed circuit board 70]
Similarly, the second printed
[第1接着層40、第2接着層60]
第1接着層40は、エポキシ樹脂等の熱硬化性接着材からなる絶縁性樹脂層である。同様に、第2接着層60も、エポキシ樹脂等の熱硬化性接着材からなる絶縁性樹脂層である。
[
The first
[スペーサ80a,80b]
スペーサ80a,80bは、それぞれ絶縁性フィルム等からなる絶縁性材料である。これらのスペーサ80a,80bとしては、ベース基板30や絶縁性基板51,71と同じ材料を用いることができる。ここでは、スペーサ80a,80bとして、ポリイミドフィルムを使用する。スペーサ80a,80bの厚さは、無線回路ICチップ10およびWLPチップ20の厚さに応じて、適宜設定される。
[
The
これらのスペーサ80a,80bは、ベース基板30と第1プリント回路基板50間の平坦性を確保するとともに、無線回路ICチップ10とWLPチップ20の接触等の不具合を回避するために設けられたものである。
These
[無線回路ICチップ10]
図2は無線回路ICチップ10の構成例を説明する模式断面図である。図2において、無線回路ICチップ10は、半導体基板13と、機能回路ブロック14と、Alパッド15と、パッシベーション膜16と、再配線層17と、樹脂層18とを備えて構成されている。なお、この無線回路ICチップ10は、WLCSP技術によって加工されたWLPチップであるが、WLCSP加工されていないICチップを用いることも可能である。
[Wireless circuit IC chip 10]
FIG. 2 is a schematic cross-sectional view illustrating a configuration example of the wireless
半導体基板13は、例えば、シリコン基板や、SiGe基板、GaAs基板等の化合物半導体基板である。半導体基板13の表面側には、アナログ高周波信号からI,Q信号を得るまで、あるいはI,Q信号からアナログ高周波信号を得るまでに必要となる機能回路ブロック14が複数形成されている。これらの機能回路ブロック14は、LNA(Low-Noise Amplifier),復調器(Demodulator)、電圧制御発振器(VCO:Voltage Controlled Oscillator)、PLL(Phase Locked Loop)、LPF(Low Pass Filter),変調器(Modulator)、可変利得増幅器(VGA:Variable Gain Amplifier),ドライバアンプ等である。
The
半導体基板13上にはパッシベーション膜16が形成されており、このパッシベーション膜16には、Alパッド15を露出させる開口部が形成されている。そして、パッシベーション膜16上には、WLCSP技術によって、再配線層17および樹脂層18が形成されている。再配線層17を構成するそれぞれの再配線は、Alパッド15を介して機能回路ブロック14に接続されている。樹脂層18には、再配線層17を構成する再配線の電極パッド部を露出させる開口部18aが形成されている。上記再配線の電極パッド部は、この無線回路ICチップ10を無線回路モジュール100に内蔵させたときに、第1導電ビアホール群53の導電性のビアホールと接続する。
A
[WLPチップ20]
図3はWLPチップ20の構成例を説明する模式図であり、(a)は斜視図、(b)は(a)においてのA−A間の断面図である。図3において、WLPチップ20は、基板23と、酸化膜等のパッシベーション膜24と、第1樹脂層25と、第1再配線層26と、第2樹脂層27と、第2再配線層28と、封止樹脂層29とを備えて構成されている。この図3のWLPチップ20は、第1再配線層26と第2再配線層28によってコイルを形成した例である。
[WLP chip 20]
3A and 3B are schematic diagrams for explaining a configuration example of the
図3のWLPチップ20は、基板23上にパッシベーション膜24を形成し、その上に第1樹脂層25を形成し、この第1樹脂層25上に銅めっき等により第1再配線層26をパターニング形成し、その上に第2樹脂層27を形成し、この第2樹脂層27に第1再配線層26と第2再配線層28とを接続するためのコンタクトホールを設ける。さらに、この第2樹脂層27上に銅めっき等により第2再配線層28をパターニング形成し、その上に封止樹脂層29を形成し、この封止樹脂層29に、第2再配線層28を構成する再配線の電極パッド部を露出させる開口部29aを形成する。上記再配線の電極パッド部は、このWLPチップ20を無線回路モジュール100に内蔵させたときに、第1導電ビアホール群53の導電性のビアホールと接続する。
In the
基板23としては、シリコン、ガラス、セラミクス等を用いる。また、第1樹脂層25、第2樹脂層27、および封止樹脂層29としては、ポリイミド樹脂やエポキシ樹脂等の感光性樹脂を用いる。なお、パッシベーション膜24を設けない構成とすることも可能である。
As the
このWLPチップ20において、第2再配線層28の配線は、コイルのスパイラル部およびコイル外周端の電極パッド、ならびにコイル内周端の電極パッドを構成し、第1再配線層は、コイル内周端の電極パッドとコイル外周端の電極パッドの間を接続するアンダーパスを構成している。
In the
このように、WLCSP技術によりコイルを形成したWLPチップ20の幅および長さ寸法は、数百μm角である。そして、WLPチップ20に形成したコイルのQ値は、20 以上である。つまり、CMOS技術によって薄膜Alで形成したコイルの4倍以上の高いQ値が得られる。
また、WLPチップ20の加工寸法は、半導体製造プロセスを用いているため、プリント回路基板にコイルを形成する場合よりも微細で高精度な加工が可能である。従って、WLCSP技術によりコイルを形成することにより、プリント回路基板にコイルを形成した場合よりも、微細でかつ高性能(高い自己共振周波数)のコイルを実現できる。
As described above, the width and length of the
Further, since the
なお、WLPチップ20としては、コイルを形成したものの他に、コイルとキャパシタによるLCフィルタ回路を形成したもの、バランストランス(バラン)を形成したもの、方向性結合器を形成したもの等がある。また、WLPチップ20に、マルチバンドのそれぞれの周波数帯域の信号を処理する複数の受動回路を形成することも可能である。
The
[製造手順]
実施の形態1の無線回路モジュール100の製造手順を以下に説明する。まず、無線回路ICチップ10と、WLPチップ20と、ベース基板30と、第1プリント回路基板50を構成する絶縁性基板51と、第2プリント回路基板70を構成する絶縁性基板71とを用意する。
[Manufacturing procedure]
A manufacturing procedure of the
次に、ベース基板30の表面に、第1接着層40となる熱硬化性の樹脂シートを設ける。これを第1の構成体とする。
Next, a thermosetting resin sheet to be the first
また、絶縁性基板51の表面に、銅箔を配してなる片面銅貼り板からエッチングにより、第1配線層52を構成するそれぞれの配線および電極パッドを形成するとともに、絶縁性基板51の裏面に第1接着層40となる熱硬化性の樹脂シートを設ける。そして、上記樹脂シート側から配線裏面に到達する複数のビアホールを形成し、これらのビアホールにそれぞれ導電性ペーストを充填して第1導電ビアホール群53を形成する。これを第2の構成体とする。
In addition, each wiring and electrode pad constituting the
同様に、絶縁性基板71の表面に、銅箔を配してなる片面銅貼り板からエッチングにより、第2配線層72を構成するそれぞれの配線および電極パッドを形成するとともに、絶縁性基板71の裏面に第2接着層60となる熱硬化性の樹脂シートを設ける。そして、上記樹脂シート側から配線裏面に到達する複数のビアホールを形成し、これらのビアホールにそれぞれ導電性ペーストを充填して第2導電ビアホール群73を形成する。これを第3の構成体とする。
Similarly, each wiring and electrode pad constituting the
次に、上記第1の構成体表面と上記第2の構成体裏面の間の空間に、無線回路ICチップ10とWLPチップ20とを、第2の構成体の裏面(第1プリント回路基板50の裏面)に沿って並べて配置するとともに、WLPチップ20の両側にスペーサ80aおよび80bをそれぞれ配置して挟み込む。つまり、無線回路ICチップ10とWLPチップ20とを、スペーサ80aを介して並置し、上記第1の構成体(ベース基板30)と上記第2の構成体(第1プリント回路基板50)によって挟み込む。さらに、上記第2の構成体表面上に上記第3の構成体(第2プリント回路基板70)を配置する。そして、この積層配置した3つの構成体を一括して熱圧着する。
Next, the wireless
これにより、基板同士または基板とチップが熱硬化性の樹脂によって接合・埋没されるとともに、異なる基板に設けた配線間、および基板に設けた配線とチップ電極間が、第1導電ビアホール群53および第2導電ビアホール群73によって電気的に接続される。図1では、少なくとも、第1配線層52の配線52aおよび第1導電ビアホール群53の導電性のビアホール53a,53bによって、無線回路ICチップ10の電極パッド部とWLPチップ20の電極パッド部とが接続されている。なお、図1において、第2接着層60、第2プリント回路基板70を設けない構成とすることも可能である。あるいは、接着層およびプリント回路基板を3層以上とすることも可能である。
As a result, the substrates or the substrate and the chip are joined and buried with the thermosetting resin, and the first conductive via
以上のように、実施の形態1によれば、無線回路ICチップ10と、この無線回路ICチップ10と協働して無線通信回路を構成する機能素子を形成したWLPチップ20とを、第1接着層40内に並置して、第1プリント回路基板50の第1配線層52に形成された配線52aと、第1プリント回路基板50および第1接着層40を貫通して設けられた第1導電ビアホール群53の導電性のビアホール53a,53bによって両チップ間を接続することにより、WLPチップ20においては高性能のコイル等の機能素子を実現可能であるので、無線回路ICチップ10にWLCSP技術による高性能な機能素子を作り込まなくても、無線回路ICチップ10の性能を十分に発揮することができる。
As described above, according to the first embodiment, the wireless
<実施の形態2>
図4は本発明の実施の形態2の無線回路モジュールの構成例を示す模式断面図である。なお、図4において、図1と同様のものには同じ符号を付してある。この実施の形態2の無線回路モジュール200は、無線回路ICチップ11と、WLPチップ21と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ81a,81bとを備えてIC内蔵基板をなしている。
<Embodiment 2>
FIG. 4 is a schematic cross-sectional view showing a configuration example of a radio circuit module according to the second embodiment of the present invention. In FIG. 4, the same components as those in FIG. The
無線回路ICチップ11は、上記実施の形態1の無線回路ICチップ10(図1参照)を、裏面(機能回路ブロック形成面と逆側の面)から研削して薄肉化を図ったものである。同様に、WLPチップ21は、基板が半導体からなる上記実施の形態1のWLPチップ20(図1参照)を、裏面から研削して薄肉化を図ったものである。これらの薄肉化は、例えば、チップにダイシングされる前のウェハに半導体製造プロセスのバックグラインドを施すことによってなされる。上記のバックグラインドによれば、基板(ウェハ)を最小30μm程度まで薄肉化することができる。
The wireless
さらに、スペーサ81a,81bは、無線回路ICチップおよびWLPチップの薄肉化に応じて、上記実施の形態1のスペーサ80a,80b(図1参照)を薄肉化したものである。
Further, the
つまり、この実施の形態2の無線回路モジュール200は、上記実施の形態1の無線回路モジュール100(図1参照)において、ベース基板30と第1プリント回路基板50間の厚さを薄くすることによって、モジュールの薄肉化を図ったものである。
That is, the
以上のように、実施の形態2によれば、上記実施の形態1と同様の効果が得られるとともに、無線回路モジュールを薄くできるので、携帯電話等の無線通信機器において、高さ方向のスペースを確保できない位置に本モジュールを実装する場合に有効である。 As described above, according to the second embodiment, the same effects as those of the first embodiment can be obtained, and the wireless circuit module can be thinned. This is effective when this module is mounted in a position where it cannot be secured.
<実施の形態3>
図5は本発明の実施の形態3の無線回路モジュールの構成例を示す模式断面図である。なお、図5において、図1と同様のものには同じ符号を付してある。図5の実施の形態3の無線回路モジュール300は、無線回路ICチップ10と、WLPチップ20と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70とを備えてIC内蔵基板をなしている。
<Embodiment 3>
FIG. 5 is a schematic cross-sectional view showing a configuration example of a wireless circuit module according to Embodiment 3 of the present invention. In FIG. 5, the same components as those in FIG. The
つまり、この実施の形態3の無線回路モジュール300は、上記実施の形態1の無線回路モジュール100において、スペーサ80a,80bを設けず、無線回路ICチップ10とWLPチップ20とを同じ第1接着層40内に隣接して並置したものである。無線回路ICチップ10とWLPチップ20の隣接距離を適正化することによって、スペーサを設けなくても、ベース基板30と第1プリント回路基板50間の平坦性を確保できるとともに、無線回路ICチップ10とWLPチップ20の接触等の不具合を回避できる。
That is, the
従って、この実施の形態3の無線回路モジュール300は、上記実施の形態1の無線回路モジュール100において、無線回路ICチップ10とWLPチップ20とを隣接並置することによって、スペーサの省略によるモジュール構成の簡略化を図るとともに、モジュールの幅方向または長さ方向の短縮を図ったものである。
Therefore, the
以上のように、実施の形態3によれば、上記実施の形態1と同様の効果が得られるとともに、モジュールの幅または長さ寸法を短くすることができるので、携帯電話等の無線通信機器において、幅方向または長さ方向のスペースを確保できない位置に本モジュールを実装する場合に有効である。 As described above, according to the third embodiment, the same effects as those of the first embodiment can be obtained, and the width or length of the module can be shortened. This is effective when the module is mounted at a position where a space in the width direction or the length direction cannot be secured.
なお、この実施の形態3のスペーサを設けない構成を、上記実施の形態2に適用することも可能である。 Note that the configuration in which the spacer of the third embodiment is not provided can also be applied to the second embodiment.
<実施の形態4>
図6は本発明の実施の形態4の無線回路モジュールの構成例を示す模式断面図である。なお、図6において、図1と同様のものには同じ符号を付してある。図6の実施の形態4の無線回路モジュール400は、無線回路ICチップ10と、WLPチップ20a,20bと、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ80a,80b,80c,80dとを備えてIC内蔵基板をなしている。
<Embodiment 4>
FIG. 6 is a schematic cross-sectional view showing a configuration example of a radio circuit module according to the fourth embodiment of the present invention. In FIG. 6, the same components as those in FIG. The
2つのWLPチップ20aと20bは、上記実施の形態1のWLPチップ20(図3参照)と同様の構成であり、それぞれのチップに形成されている受動回路は互いに異なるものであってもよいし、同じものであってもよい。また、スペーサ80c,80dの材料および機能は、上記実施の形態1のスペーサ80a,80bと同様である。
The two WLP
この実施の形態4の無線回路モジュール400は、上記実施の形態1の無線回路モジュール100(図1参照)において、無線回路ICチップ10とWLPチップ20aとを、スペーサ80aを介して同じ第1接着層40内に並置するとともに、無線回路ICチップ10とWLPチップ20bとを、スペーサ80cを介して同じ第1接着層40内に並置したものである。図6では、少なくとも、第1配線層52の配線52aおよび第1導電ビアホール群53の導電性のビアホール53a,53bによって、無線回路ICチップ10の電極パッド部とWLPチップ20aの電極パッド部とが接続されるとともに、第1配線層52の配線52bおよび第1導電ビアホール群53の導電性のビアホール53c,53dによって、無線回路ICチップ10の電極パッド部とWLPチップ20bの電極パッド部とが接続されている。
The
同様にして、無線回路ICチップ10と同じ第1接着層40内に、3つ以上の複数のWLPチップを配置することも可能である。このように、自己共振周波数の高い高性能なコイルを形成したWLPチップをはじめ、無線回路ICチップ10に必要な高性能な周辺回路を形成した様々なWLPチップを必要数だけ配置することにより、無線回路ICチップ10の性能および機能を十分に発揮させることができ、これによりモジュールの高性能化および多機能化を図ることができる。
Similarly, three or more WLP chips can be arranged in the same first
さらには、無線回路ICチップ10と同じ第1接着層40内に、1または複数のWLPチップに加え、ベースバンドICチップやその他のアプリケーションICチップを並べて配置することも可能である。ベースバンドICチップは、第1配線層52および第1導電ビアホール群53を介して、無線回路ICチップ10に接続される。
Furthermore, in addition to one or a plurality of WLP chips, a baseband IC chip and other application IC chips can be arranged in the same first
このように複数のチップを無線回路ICチップ10と並置する場合には、例えば、無線回路ICチップ10との配線長やモジュールの幅方向および長さ方向の寸法を考慮して、それぞれのチップを配置することが望ましい。
When a plurality of chips are juxtaposed with the wireless
以上のように、実施の形態4によれば、上記実施の形態1と同様の効果が得られるとともに、無線回路ICチップ10の性能および機能を発揮させるのに必要な複数のWLPチップ等を、無線回路ICチップ10と同じ第1接着層40内に並置してモジュールに内蔵させることにより、モジュールの厚さを変えずに、高性能で多機能な無線回路モジュールを実現できる。
As described above, according to the fourth embodiment, the same effects as those of the first embodiment can be obtained, and a plurality of WLP chips and the like necessary for exhibiting the performance and function of the wireless
なお、この実施の形態4の複数のWLPチップ等を設ける構成を、上記実施の形態2または3に適用することも可能である。 The configuration in which the plurality of WLP chips and the like according to the fourth embodiment are provided can also be applied to the second or third embodiment.
<実施の形態5>
図7は本発明の実施の形態5の無線回路モジュールの構成例を示す模式断面図である。なお、図7において、図1と同様のものには同じ符号を付してある。図7の実施の形態5の無線回路モジュール500は、無線回路ICチップ10と、WLPチップ20と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ80a,80bとを備えてIC内蔵基板をなしており、第2プリント回路基板70の第2配線層72にアンテナ72aを形成したものである。
<Embodiment 5>
FIG. 7 is a schematic cross-sectional view showing a configuration example of a radio circuit module according to the fifth embodiment of the present invention. In FIG. 7, the same components as those in FIG. The
つまり、この実施の形態5の無線回路モジュール500は、上記実施の形態1の無線回路モジュール100(図1参照)において、第2プリント回路基板70の第2配線層72を構成するものの1つとして、アンテナ72aを形成したものである。このアンテナ72aは、第2導電ビアホール群73を構成する導電性のビアホール、第1プリント回路基板50の第1配線層52を構成する配線、および第1導電ビアホール群53を構成する導電性のビアホールを介して無線回路ICチップ10に接続されている。
That is, the
なお、第2プリント回路基板70の第2配線層72に、アンテナの他に、バランストランス、方向性結合器、トラップ回路等を設けることも可能である。
In addition to the antenna, a balance transformer, a directional coupler, a trap circuit, and the like can be provided on the
アンテナは、微細加工はそれほど要求されないが、送信または受信する信号の波長によってスケールサイズを設計する必要がある。このことは、バランストランス、方向性結合器、トラップ回路等についても同様である。これらの回路は、第1プリント回路基板50の第1配線層52に設けること、あるいはWLPチップ20とすることも勿論可能ではあるが、必要なスペースを確保できるモジュール最上の第2配線層72に設けることが最も容易である。例えば、1層で形成することのできないバランストランスや方向性結合器等の回路を形成する場合、またはアンテナ等の回路を多層で形成する場合には、第2配線層72上に第3配線層を設ける。これらの回路を第2配線層72や第3配線層に設けてもモジュールの性能を低下させることもない。
The antenna does not require much microfabrication, but it is necessary to design a scale size according to the wavelength of a signal to be transmitted or received. The same applies to balance transformers, directional couplers, trap circuits, and the like. These circuits can be provided on the
以上のように、実施の形態5によれば、微細加工はそれほど要求されないが、送信または受信する信号の波長によってスケールサイズを設計する必要があるアンテナ等の回路を、モジュール最上の第2配線層72に設けることにより、モジュールの設計自由度を向上できる。 As described above, according to the fifth embodiment, although fine processing is not so required, a circuit such as an antenna whose scale size needs to be designed according to the wavelength of a signal to be transmitted or received is connected to the second wiring layer at the top of the module. By providing in 72, the freedom degree of design of a module can be improved.
なお、この実施の形態5のアンテナ等を設ける構成を、上記実施の形態2から4までのいずれかに適用することも可能である。 Note that the configuration in which the antenna or the like according to the fifth embodiment is provided can be applied to any of the second to fourth embodiments.
<実施の形態6>
図8は本発明の実施の形態6の無線回路モジュールの構成例を示す模式断面図である。なお、図8において、図7(実施の形態5)と同様のものには同じ符号を付してある。図8の実施の形態6の無線回路モジュール600は、無線回路ICチップ10と、WLPチップ20と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ80a,80bとを備えてIC内蔵基板をなしており、第2プリント回路基板70の第2配線層72にアンテナ72aを形成し、さらにデュプレクサ(アンテナ共用器、分波器)部品601およびBPF(Band-Pass Filter)部品602を実装したものである。例えば、デュプレクサ部品の一端子が無線回路ICチップのLNAの入力部(パッド)と接続され、LNAの出力部(パッド)は、プリント回路、導電性のビアホールを通じ、最上部に実装されているBPFの入力部(パッド)に接続される、という形態が考えられる。
<Embodiment 6>
FIG. 8 is a schematic cross-sectional view showing a configuration example of a wireless circuit module according to the sixth embodiment of the present invention. In FIG. 8, the same components as those in FIG. 7 (Embodiment 5) are denoted by the same reference numerals. The
従って、実施の形態6の無線回路モジュール600は、上記実施の形態5の無線回路モジュール500において、第2プリント回路基板70の第2配線層72を構成する配線あるいは電極パッド上に、デュプレクサ部品601およびBPF部品602を実装したものである。
Therefore, the
ただし、この実施の形態6では、アンテナ72aは、デュプレクサ部品601を介して無線回路ICチップ10と接続されている。なお、デュプレクサ部品601またはBPF部品602のいずれかを実装した構成とすることも勿論可能である。
However, in the sixth embodiment, the
デュプレクサ部品601としては、例えば、誘電体デュプレクサを用いる。また、BPF部品602としては、例えば、SAW(Surface Acoustic Wave)フィルタあるいはFBAR(Film Bulk Acoustic Resonator)フィルタのMEMS(Micro Electro Mechanical Systems)チップ、セラミックフィルタチップを用いる。
For example, a dielectric duplexer is used as the
デュプレクサ部品601は、例えば、その一端がアンテナ72aに接続され、他端が無線回路ICチップ10に導通する第2配線層72の電極パッド72bに接続するように実装されている。また、BPF部品602は、例えば、その一端が無線回路ICチップ10のLNA回路ブロックの出力に導通する第2配線層72の電極パッド72cに接続され、他端が無線回路ICチップ10のRFIC(Radio Frequency Integrated Circuit)ブロックの入力に導通する第2配線層72の電極パッド72dに接続されるように実装されている。
For example, the
以上のように、実施の形態6によれば、無線回路モジュールにデュプレクサ部品601等を実装することにより、携帯電話等の無線通信機器の小型化を図ることができる。
As described above, according to the sixth embodiment, by mounting the
なお、この実施の形態6のデュプレクサ部品等を実装する構成を、上記実施の形態2から4までのいずれかに適用することも可能である。 The configuration for mounting the duplexer part or the like according to the sixth embodiment can be applied to any of the second to fourth embodiments.
<実施の形態7>
図9は本発明の実施の形態7の無線回路モジュールの構成例を示す模式断面図である。なお、図9において、図1と同様のものには同じ符号を付してある。図9の実施の形態7の無線回路モジュール700は、無線回路ICチップ10と、WLPチップ20と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ81a,81bと、第3接着層90と、第3プリント回路基板95とを備えてIC内蔵基板をなしている。
<Embodiment 7>
FIG. 9 is a schematic cross-sectional view showing a configuration example of a wireless circuit module according to the seventh embodiment of the present invention. In FIG. 9, the same components as those in FIG. 9 includes a wireless
この実施の形態7の無線回路モジュール700では、第2プリント回路基板70の第2配線層72を2層構造として、この第2プリント回路基板70にデカップリングキャパシタ72eが形成されている。
In the
そして、デカップリングキャパシタ72eを形成した第2プリント回路基板70の上に、さらに第3接着層90を設け、その上に第3プリント回路基板95を設けている。この第3プリント回路基板95の絶縁性基板96には、デカップリングキャパシタ72eの上部電極をGNDに導通させるための電極パッド97aおよび導電性のビアホール98aが設けられている。
A third
なお、第2プリント回路基板70に高周波用チョークコイルを形成することも可能である。この場合、高周波用チョークコイルの一端は、第3プリント回路基板95に形成された電極パッドおよび導電性のビアホールを介して電源に接続される。
It is also possible to form a high frequency choke coil on the second printed
以上のように、実施の形態7によれば、無線回路モジュールにデカップリングキャパシタ72e等を内蔵することにより、携帯電話等の無線通信機器の小型化を図ることができる。
As described above, according to the seventh embodiment, it is possible to reduce the size of a wireless communication device such as a mobile phone by incorporating the
なお、この実施の形態7のデカップリングキャパシタ等を内蔵する構成を、上記実施の形態2から6までのいずれかに適用することも可能である。 The configuration incorporating the decoupling capacitor or the like according to the seventh embodiment can be applied to any of the second to sixth embodiments.
<実施の形態8>
図10は本発明の実施の形態8の無線回路モジュールの構成例を示す模式断面図である。なお、図10において、図1と同様のものには同じ符号を付してある。図10の実施の形態8の無線回路モジュール800は、無線回路ICチップ10と、WLPチップ20と、ベース基板30と、第1接着層40と、第1プリント回路基板50と、第2接着層60と、第2プリント回路基板70と、スペーサ80a,80bとを備えてIC内蔵基板をなしており、第2プリント回路基板70の第2配線層72上に、さらにデカップリングキャパシタ部品801を実装したものである。
<Eighth embodiment>
FIG. 10 is a schematic cross-sectional view showing a configuration example of a radio circuit module according to the eighth embodiment of the present invention. In FIG. 10, the same reference numerals are assigned to the same components as those in FIG. The
なお、この実施の形態8の無線回路モジュール800では、第2プリント回路基板70上にデカップリングキャパシタ部品801を実装したが、第2プリント回路基板70上に高周波用チョークコイル部品を実装することも可能である。
In the
以上のように、実施の形態8によれば、無線回路モジュールにデカップリングキャパシタ部品801等を実装することにより、携帯電話等の無線通信機器の小型化を図ることができる。
As described above, according to the eighth embodiment, it is possible to reduce the size of a wireless communication device such as a mobile phone by mounting the
なお、この実施の形態8のデカップリングキャパシタ部品等を実装する構成を、上記実施の形態2から6までのいずれかに適用することも可能である。 The configuration for mounting the decoupling capacitor component or the like according to the eighth embodiment can be applied to any one of the second to sixth embodiments.
10,11 無線回路ICチップ、 13 半導体基板、 14 機能回路ブロック、 15 Alパッド、 16 パッシベーション膜、 17 再配線層、 18 樹脂層、 18a 開口部、 20,20a,20b,21 WLPチップ、 23 基板、 24 パッシベーション膜、 25 第1樹脂層、 26 第1再配線層、 27 第2樹脂層、 28 第2再配線層、 29 封止樹脂層、 29a 開口部、 30 ベース基板、 40 第1接着層、 50 第1プリント回路基板、 51 絶縁性基板、 52 第1配線層、 52a,52b 配線、 53 第1導電ビアホール群、 53a,53b,53c,53d 導電性のビアホール、 60 第2接着層、 70 第2プリント回路基板、 71 絶縁性基板、 72 第2配線層、 72a アンテナ、 72b,72c,72d 電極パッド、 72e デカップリングキャパシタ、 73 第2導電ビアホール群、 80a,80b,80c,80d,81a,81b スペーサ、 90 第3接着層、 95 第3プリント回路基板、 96 絶縁性基板、 97a 電極パッド、 98a 導電性のビアホール、 100,200,300,400,500,600 無線回路モジュール、 601 デュプレクサ部品、 602 BPF部品、 700,800 無線回路モジュール、 801 デカップリングキャパシタ部品。
10, 11 wireless circuit IC chip, 13 semiconductor substrate, 14 functional circuit block, 15 Al pad, 16 passivation film, 17 rewiring layer, 18 resin layer, 18a opening, 20, 20a, 20b, 21 WLP chip, 23
Claims (5)
前記第1接着層内に、前記第1プリント回路基板との重なり面に沿って、無線回路ICチップと、前記無線回路ICチップと協働して無線通信回路を構成する機能素子を形成したWLPチップとを並べて配置し、
前記第1プリント回路基板に形成された配線と、前記第1プリント回路基板および前記第1接着層を貫通して設けられた導電性のビアホールとを介して、前記無線回路ICチップと前記WLPチップとを電気的に接続したことを特徴とする無線回路モジュール。 A base substrate, a first adhesive layer, and a first printed circuit board are stacked in order,
A WLP in which a wireless circuit IC chip and a functional element constituting a wireless communication circuit in cooperation with the wireless circuit IC chip are formed in the first adhesive layer along an overlapping surface with the first printed circuit board. Place the chip side by side,
The wireless circuit IC chip and the WLP chip through wiring formed on the first printed circuit board and conductive via holes provided through the first printed circuit board and the first adhesive layer And a wireless circuit module characterized by being electrically connected to each other.
前記第2プリント回路基板にアンテナを形成し、このアンテナの一端を、前記第2プリント回路基板および前記第2接着層を貫通して設けられた導電性のビアホールと、前記第1プリント回路基板に形成された配線と、前記第1プリント回路基板および前記第1接着層を貫通して設けられた導電性のビアホールとを介して、前記無線回路ICチップに電気的に接続したことを特徴とする請求項1ないし4のいずれかに記載の無線回路モジュール。
A second adhesive layer and a second printed circuit board are sequentially stacked on the first printed circuit board,
An antenna is formed on the second printed circuit board, and one end of the antenna is formed on the first printed circuit board and a conductive via hole provided through the second printed circuit board and the second adhesive layer. The wireless circuit IC chip is electrically connected via the formed wiring and a conductive via hole provided through the first printed circuit board and the first adhesive layer. The radio circuit module according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084239A JP2010239344A (en) | 2009-03-31 | 2009-03-31 | Radio circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084239A JP2010239344A (en) | 2009-03-31 | 2009-03-31 | Radio circuit module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010239344A true JP2010239344A (en) | 2010-10-21 |
Family
ID=43093308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009084239A Pending JP2010239344A (en) | 2009-03-31 | 2009-03-31 | Radio circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010239344A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020787A1 (en) * | 2012-08-03 | 2014-02-06 | パナソニック株式会社 | Electronic component module and mounting body therefor |
US20210375754A1 (en) * | 2020-05-29 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Microelectronic arrangement and method for manufacturing the same |
WO2022124262A1 (en) * | 2020-12-09 | 2022-06-16 | 株式会社村田製作所 | High frequency module and communication apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111379A (en) * | 1993-10-12 | 1995-04-25 | Toppan Printing Co Ltd | Multi-chip module packaging type printed wiring board |
JPH10229161A (en) * | 1996-12-09 | 1998-08-25 | Sony Corp | Electronic component and manufacturing method of electronic component |
JP2000269407A (en) * | 1999-03-15 | 2000-09-29 | Sony Corp | Electronic module and electronic apparatus |
JP2002184796A (en) * | 2000-12-14 | 2002-06-28 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2006101494A (en) * | 2004-09-01 | 2006-04-13 | Sanyo Electric Co Ltd | Antenna integrated circuit device |
JP2008016703A (en) * | 2006-07-07 | 2008-01-24 | Sony Corp | Variable inductor, and semiconductor device using the same |
-
2009
- 2009-03-31 JP JP2009084239A patent/JP2010239344A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111379A (en) * | 1993-10-12 | 1995-04-25 | Toppan Printing Co Ltd | Multi-chip module packaging type printed wiring board |
JPH10229161A (en) * | 1996-12-09 | 1998-08-25 | Sony Corp | Electronic component and manufacturing method of electronic component |
JP2000269407A (en) * | 1999-03-15 | 2000-09-29 | Sony Corp | Electronic module and electronic apparatus |
JP2002184796A (en) * | 2000-12-14 | 2002-06-28 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2006101494A (en) * | 2004-09-01 | 2006-04-13 | Sanyo Electric Co Ltd | Antenna integrated circuit device |
JP2008016703A (en) * | 2006-07-07 | 2008-01-24 | Sony Corp | Variable inductor, and semiconductor device using the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020787A1 (en) * | 2012-08-03 | 2014-02-06 | パナソニック株式会社 | Electronic component module and mounting body therefor |
JPWO2014020787A1 (en) * | 2012-08-03 | 2016-07-21 | パナソニック株式会社 | Electronic component module and its mounting body |
US9545026B2 (en) | 2012-08-03 | 2017-01-10 | Panasonic Corporation | Electronic component module and an assembly including the same |
US20210375754A1 (en) * | 2020-05-29 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Microelectronic arrangement and method for manufacturing the same |
US11901285B2 (en) * | 2020-05-29 | 2024-02-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Microelectronic arrangement and method for manufacturing the same |
WO2022124262A1 (en) * | 2020-12-09 | 2022-06-16 | 株式会社村田製作所 | High frequency module and communication apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305444B2 (en) | Electronic component module | |
US7840191B2 (en) | Baluns for multiple band operation | |
JP6054276B2 (en) | High Q transformer located at least partially in non-semiconductor substrate | |
US8299572B2 (en) | Semiconductor die with backside passive device integration | |
JP4871164B2 (en) | Semiconductor integrated circuit | |
KR102419331B1 (en) | High-frequency modules and communication devices | |
JP2005277579A (en) | High frequency module and communication apparatus employing the same | |
WO2021002296A1 (en) | High frequency module and communication device | |
JP2006203652A (en) | High frequency module and communication equipment using the same | |
WO2021044691A1 (en) | High frequency module and communication device | |
WO2020071021A1 (en) | High-frequency module and communication device | |
KR101522994B1 (en) | FBAR Duplexer Module and Fabrication Method Thereof | |
WO2018123699A1 (en) | High-frequency module | |
WO2021084848A1 (en) | High-frequency module and communication device | |
WO2020071020A1 (en) | High-frequency module and communication device | |
WO2012105302A1 (en) | High frequency module | |
JP2005123909A (en) | High-frequency module and communication equipment using the same | |
JP2010239344A (en) | Radio circuit module | |
WO2018101112A1 (en) | Wiring board, coupler module, and communication device | |
JP2008135753A (en) | Multichip electronic circuit module, and method for manufacturing the same | |
WO2011104774A1 (en) | Semiconductor device | |
JP3851184B2 (en) | Front-end module | |
JP2006073673A (en) | High frequency module and radio communication equipment | |
WO2021192429A1 (en) | High-frequency module and communication device | |
CN114270714B (en) | High-frequency module and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |