JP5330124B2 - Image display device with built-in optical sensor - Google Patents

Image display device with built-in optical sensor Download PDF

Info

Publication number
JP5330124B2
JP5330124B2 JP2009157428A JP2009157428A JP5330124B2 JP 5330124 B2 JP5330124 B2 JP 5330124B2 JP 2009157428 A JP2009157428 A JP 2009157428A JP 2009157428 A JP2009157428 A JP 2009157428A JP 5330124 B2 JP5330124 B2 JP 5330124B2
Authority
JP
Japan
Prior art keywords
pixel
image display
display device
optical sensor
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009157428A
Other languages
Japanese (ja)
Other versions
JP2011013926A (en
Inventor
光春 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2009157428A priority Critical patent/JP5330124B2/en
Publication of JP2011013926A publication Critical patent/JP2011013926A/en
Application granted granted Critical
Publication of JP5330124B2 publication Critical patent/JP5330124B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Position Input By Displaying (AREA)
  • Facsimile Heads (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は光センサ内蔵画像表示装置に係り、たとえば、タッチパネル機能つき画像表示装置、スキャナ機能つき画像表示装置、あるいは認証機能つき画像表示装置等に適用される光センサ内蔵画像表示装置に関する。 The present invention relates to an image display device with a built-in optical sensor, for example, an image display device with a built-in optical sensor applied to an image display device with a touch panel function, an image display apparatus with a scanner function, an image display apparatus with an authentication function, or the like.

液晶表示装置あるいは有機EL表示装置に代表される画像表示装置は、携帯電話、電子手帳、デジタルスチルカメラといったモバイル機器のディスプレイや、カーナビゲーションシステム用ディスプレイとして利用されている。今後ユビキタスネットワーク、およびそれを利用したコンテンツ、サービスの発展、充実により、これらの機器の多機能化、高性能化への要求は、ますます高いものになると予想される。これらの要求に対して、ディスプレイを駆動するための回路あるいは光センサなどの機能素子を、画素部が形成されたガラス基板に搭載する、いわゆるシステムオングラス技術が提案されている。この技術により、画像表示装置の多機能化が低コスト、高信頼で実現できる。   An image display device typified by a liquid crystal display device or an organic EL display device is used as a display of a mobile device such as a mobile phone, an electronic notebook, a digital still camera, or a display for a car navigation system. With the development and enhancement of the ubiquitous network and contents and services using it, the demand for higher functionality and higher performance of these devices is expected to become even higher. In response to these requirements, a so-called system-on-glass technique has been proposed in which a functional element such as a circuit for driving a display or a photosensor is mounted on a glass substrate on which a pixel portion is formed. With this technology, it is possible to realize multi-function image display devices at low cost and high reliability.

ここで、たとえば光センサ素子を、画素と同一のガラス基板、あるいはガラス基板に限らず、サファイア、可塑性樹脂製フレキシブル基板、あるいは絶縁された金属基板(以下、これらをまとめて絶縁性基板と称する)上にマトリクス状に配置し、更に、これらの光センサ素子群を2次元撮像装置として機能させるための付加回路も同一基板に形成、もしくはチップ化して実装することにより、画像表示装置を構成することは、その多機能化に非常に有効となる。なお、光センサ素子とは、pinダイオード素子、トランジスタ素子などに代表されるように光電変換を担う素子、すなわち、検出光の強度を電荷量(電流値)に変換する素子をいう。   Here, for example, the optical sensor element is not limited to the same glass substrate or glass substrate as the pixel, but is also sapphire, a flexible substrate made of a plastic resin, or an insulated metal substrate (hereinafter collectively referred to as an insulating substrate). An image display device is configured by arranging in a matrix on the top and forming additional circuits for functioning these optical sensor element groups as a two-dimensional imaging device on the same substrate or mounting them in a chip. Is very effective for its multi-functionalization. Note that the photosensor element refers to an element that performs photoelectric conversion, as represented by a pin diode element, a transistor element, or the like, that is, an element that converts the intensity of detection light into a charge amount (current value).

光センサ素子が内蔵された画像表示装置として、たとえば下記非特許文献1に記載されているように、マトリクス状に並べた光センサ素子によって指の影を検知することにより、ディスプレイにタッチパネル機能を付加する技術が提案されている。ここで、タッチパネル機能は、ディスプレイの表示面に直接指で触れることで入力機能を実現し、駅の券売機や図書館での検索端末、POS (Point Of Sales)システムを中心とする販売情報管理システムにおいて、ハンディターミナルやレジなどあらゆる面で、なくてはならないものになってきている。   As an image display device with a built-in photosensor element, for example, as described in Non-Patent Document 1 below, a touch panel function is added to the display by detecting the shadow of a finger using photosensor elements arranged in a matrix. Techniques to do this have been proposed. Here, the touch panel function realizes an input function by directly touching the display surface of the display with a finger, and a sales information management system centering on a station ticket machine, a search terminal in a library, and a POS (Point Of Sales) system. However, it has become indispensable in every aspect such as handy terminals and cash registers.

従来、ディスプレイとタッチパネルは別々に作製され、タッチパネル機能付き画像表示装置として組み立てられている。従来の不都合は、画質の低下、特に外光での視認性の問題、歩留まりの低下、さらに機械的信頼性の低下、組み立てコストの増大などである。本技術では、光センサ素子を画像表示用の素子と同一の絶縁性基板へ搭載するため、上記の不都合は発生しない。また筐体の薄型化、狭額縁化も可能となる。   Conventionally, a display and a touch panel are separately manufactured and assembled as an image display device with a touch panel function. Conventional inconveniences include a decrease in image quality, particularly a problem of visibility in external light, a decrease in yield, a decrease in mechanical reliability, and an increase in assembly cost. In the present technology, since the optical sensor element is mounted on the same insulating substrate as the image display element, the above-described disadvantage does not occur. In addition, the casing can be made thinner and the frame can be narrowed.

また、下記非特許文献2に記載のように、マトリクス状に並べた光センサ素子で対面した対象を画像データとして取り込むことにより、スキャナ機能を付加することも可能である。   In addition, as described in Non-Patent Document 2 below, it is possible to add a scanner function by capturing an object faced by optical sensor elements arranged in a matrix as image data.

別の応用例としては、マトリクス状に配置した光センサ素子で、生体を透過、もしくは散乱してきた近赤外光を検知することにより、生体認証機能を付加した画像表示装置などがある。認証に用いられる生体的特徴は、一般的に近赤外光で読み取られる。本機能付加により、装置へのログイン機能や、携帯電話、PDAなどでは電子商取引の個人認証へ応用することが可能である。   As another application example, there is an image display device to which a biometric authentication function is added by detecting near-infrared light transmitted or scattered through a living body with optical sensor elements arranged in a matrix. The biometric features used for authentication are generally read with near infrared light. With the addition of this function, it is possible to apply to login functions to devices, personal authentication of electronic commerce in mobile phones, PDAs and the like.

特開2004−159273号公報JP 2004-159273 A

半導体回路技術国際会議(ISSCC 2007 (International Solid-State Circuits Conference)) ダイジェスト pp132-133International Conference on Semiconductor Circuit Technology (ISSCC 2007 (International Solid-State Circuits Conference)) Digest pp132-133 ディスプレイ国際ワークショップ(IDW 2003 (International Display Workshops)) ダイジェスト pp.359-362International Display Workshops (IDW 2003) Digest pp.359-362

しかし、光センサ素子を画素と同一の絶縁性基板上にマトリクス状に配置した画像表示装置は、読み取りができる光の照度範囲が小さいことが問題となる。   However, an image display device in which photosensor elements are arranged in a matrix on the same insulating substrate as a pixel has a problem that the illuminance range of light that can be read is small.

図36に示す概念図のように、一般にCMOSセンサ、CCD撮像素子などの1ピクセル分は、基本的には、検出光Lが照射される光センサ素子LSと、この光センサ素子LSで生成された光誘起電荷が蓄積される容量(蓄積容量)CPで構成される。この場合の容量は、pinダイオードやトランジスタ素子などに代表される光センサ素子自体に寄生する付加容量であっても光誘起電荷を蓄積できることから、その範疇に含む。上述した光センサ素子LS、蓄積容量CPの他に、図示のリセットスイッチRSや、信号増幅機能をピクセル内に付加するために、必要に応じてトランジスタ、抵抗などの素子群が、更に1ピクセルの構成要素として加わる場合がある。   As shown in the conceptual diagram of FIG. 36, in general, one pixel of a CMOS sensor, a CCD image sensor, or the like is basically generated by the photosensor element LS irradiated with the detection light L and the photosensor element LS. It is composed of a capacitor (storage capacitor) CP in which photoinduced charges are stored. The capacitance in this case is included in the category because it can accumulate photo-induced charge even if it is an additional capacitance that is parasitic on the optical sensor element itself represented by a pin diode or a transistor element. In addition to the photosensor element LS and the storage capacitor CP described above, in order to add the illustrated reset switch RS and signal amplification function in the pixel, an element group such as a transistor and a resistor is further provided for one pixel as necessary. May be added as a component.

図36に示すように、光センサ素子LSに検出光Lが入射すると、光電変換により光誘起電荷が発生し、蓄積容量CPに蓄積される。一定時間電荷を蓄積した後、その電荷を図37に示すように検出部DTへ引き抜き、総電荷量を検出する。総電荷量は検出光の強度(光量)に比例するため、検出光強度を入力データとして取り込むことが可能になる。ここでは電荷が蓄積されるとしたが、最初に蓄積容量に光誘起電荷と符号の異なる電荷を、リセットスイッチを介して蓄積しておいて、光誘起電荷との相殺により、予め蓄積しておいた電荷を接地側へ引き抜くという方式も可能である。   As shown in FIG. 36, when the detection light L enters the photosensor element LS, photoinduced charges are generated by photoelectric conversion and accumulated in the storage capacitor CP. After the charge is accumulated for a certain time, the charge is extracted to the detection unit DT as shown in FIG. 37, and the total charge amount is detected. Since the total charge amount is proportional to the intensity (light quantity) of the detection light, the detection light intensity can be captured as input data. Although charge is assumed to be accumulated here, first, a charge having a sign different from that of the photoinduced charge is accumulated in the storage capacitor via the reset switch, and accumulated in advance by offsetting the photoinduced charge. A method of drawing out the charged charges to the ground side is also possible.

上記の方式を採用する場合、検出可能な光量に上限と下限が生じる。設定電圧を規定した場合、上限は容量値で規定され、容量値を超える光誘起電荷は蓄積されない。下限はセンサ素子感度と容量値変動量とで規定され、原理的にはシグナル・ノイズ比が1を下回る光量が下限値となる。容量値変動量は主にサイズばらつき、誘電体膜厚ばらつき、誘電体膜中もしくは誘電体・電極界面の固定電荷や欠陥密度ばらつきに起因し、製造工程依存の量となる。   When the above method is employed, an upper limit and a lower limit occur in the amount of light that can be detected. When the set voltage is defined, the upper limit is defined by the capacitance value, and photo-induced charges exceeding the capacitance value are not accumulated. The lower limit is defined by the sensor element sensitivity and the capacitance value fluctuation amount. In principle, the lower limit is the amount of light whose signal-to-noise ratio is less than 1. The amount of change in the capacitance value is mainly dependent on the manufacturing process due to size variation, dielectric film thickness variation, fixed charge in the dielectric film or at the dielectric / electrode interface, and defect density variation.

図38に示すように、容量値が大きい場合(図中左側のグラフ)、容量値変動量の絶対量が大きくなるため、検出光量が小さく、蓄積電荷量が小さい場合、シグナルは容量変動に起因する蓄積電荷量揺らぎ(図中符号SWGで示す)に埋もれてしまい、小さい光量は検出できない。これに対して容量値が小さい場合(図中右側のグラフ)、電荷蓄積量は、すぐに飽和する(電荷を引き抜く方式では、すぐに0になる)ため、大きい光量は検出できない。なお、図38に示すグラフは、それぞれ、横軸に検出光量を、縦軸に蓄積電荷量をとり、前記上限、下限は点線で示している。また、検出が可能な光量範囲は符号SCで示している。   As shown in FIG. 38, when the capacitance value is large (the graph on the left side in the figure), the absolute amount of the capacitance value fluctuation amount becomes large. Therefore, when the detected light amount is small and the accumulated charge amount is small, the signal is caused by the capacitance fluctuation. It is buried in fluctuations of accumulated charge amount (indicated by symbol SWG in the figure), and a small amount of light cannot be detected. On the other hand, when the capacitance value is small (the graph on the right side in the figure), the charge accumulation amount is saturated immediately (it becomes 0 immediately when the charge is extracted), so that a large amount of light cannot be detected. In the graph shown in FIG. 38, the horizontal axis represents the detected light amount, the vertical axis represents the accumulated charge amount, and the upper and lower limits are indicated by dotted lines. The detectable light quantity range is indicated by symbol SC.

携帯電話や、個人情報端末(PDA)などは、室内・室外、昼・夜、晴天下・曇天下など利用環境が大きく変わるため、タッチパネルやスキャナとして機能させる時、検出すべき光の照度範囲は、概算で10−10000luxと大変広い。現行方式では、選択する蓄容量値にもよるが、典型的には100−3000lux程度であり、必要な照度範囲を満たすことは困難である。   The usage environment of mobile phones and personal information terminals (PDAs) varies greatly, such as indoors / outdoors, day / night, and under sunny and overcast conditions. Approximately 10-10000 lux. In the current system, although it depends on the storage capacity value to be selected, it is typically about 100 to 3000 lux, and it is difficult to satisfy the required illuminance range.

これを解決する方法として、上記特許文献1に記載のように、検出シーケンスを調整する技術が提案されている。1回の検出に対し、複数通りの撮像条件(検出時間、設定電圧)を設定し、その撮像結果群を検出部にて演算処理し、照度に換算する。この方式の場合、1ピクセルのセンサ当りの検出時間が長くなる、検出シーケンスを遂行するためのシステムが複雑になるという課題がある。また高照度検出のためには、ある程度大きな容量値を確保する必要があり、その結果、低照度側の検出精度が低下する。   As a method for solving this, a technique for adjusting a detection sequence has been proposed as described in Patent Document 1. A plurality of image capturing conditions (detection time, set voltage) are set for one detection, and the image capturing result group is processed by the detection unit and converted into illuminance. In the case of this method, there is a problem that the detection time per sensor of one pixel becomes long and the system for performing the detection sequence becomes complicated. In addition, in order to detect high illuminance, it is necessary to secure a large capacity value to some extent. As a result, the detection accuracy on the low illuminance side decreases.

本発明の目的は、光センサ素子を画素と同一の絶縁性基板上にマトリクス状に配置した画像表示装置であって、低照度光の検出精度を落とすことなく、高照度光の検出を可能にし、光センサ素子が検出できる光の照度レンジを拡大できる光センサ内蔵画像表示装置を提供することにある。   An object of the present invention is an image display device in which optical sensor elements are arranged in a matrix on the same insulating substrate as a pixel, and enables detection of high illuminance light without degrading detection accuracy of low illuminance light. Another object of the present invention is to provide an image display device with a built-in optical sensor that can expand the illuminance range of light that can be detected by the optical sensor element.

本発明の光センサ内蔵画像表示装置は、1ピクセル分のセンサの構成成分に、異なる容量値を持つ複数の蓄積容量を含むように構成したものである。   The photosensor built-in image display device of the present invention is configured to include a plurality of storage capacitors having different capacitance values in the constituent components of the sensor for one pixel.

たとえば1個の光センサ素子に、異なる容量値を持つ複数の蓄積容量をもたせることで、1ピクセル分のセンサが構成され、これらセンサを画像表示装置の画素部を構成する回路が構成された絶縁性基板と同一の基板上に、マトリクス状に配置させるようにしたものである。   For example, by providing a single photosensor element with a plurality of storage capacitors having different capacitance values, a sensor for one pixel is configured, and these sensors are configured as a circuit that forms a pixel portion of an image display device. It is arranged in a matrix on the same substrate as the conductive substrate.

また、光電変換部と蓄積容量の対を複数個設けることによって、1ピクセル分のセンサを構成し、それらの蓄積容量に異なる容量値をもたせ、これらセンサを画像表示装置の画素部を構成する回路が構成された絶縁性基板と同一の基板上に、マトリクス状に配置させるようにしたものである。   In addition, by providing a plurality of pairs of photoelectric conversion units and storage capacitors, a sensor for one pixel is configured, and the storage capacitors have different capacitance values, and these sensors are used to configure the pixel unit of the image display device. Are arranged in the form of a matrix on the same substrate as the insulating substrate having the above structure.

本発明の構成は、たとえば、以下のようなものとすることができる。   The configuration of the present invention can be as follows, for example.

(1)本発明の光センサ内蔵画像表示装置は、RGBのいずれかにそれぞれ対応する第1画素、第2画素、第3画素がサブピクセルとして横方向に連続して配置された画像表示装置において、
同一絶縁性基板上に形成され、前記絶縁性基板上にマトリクス状に配置された光センサ素子群と、前記光センサ素子群を2次元撮像装置として機能させる付加回路とで構成されている光センサ内蔵する画像表示装置であって、
前記サブピクセル3つ分で1ピクセルを構成し、2次元撮像装置を構成している1ピクセル分の中に、少なくとも個の光センサ素子と、前記光センサ素子で生成された電荷を蓄積する少なくとも個の容量値が異なる蓄積容量を備え
前記サブピクセルのサイズが前記第1画素、第2画素、第3画素の順に順次大きくなり、横方向に該サブピクセルに対応して配置された蓄積容量のサイズが前記第1画素に対応する容量、前記第2画素に対応する容量、前記第3画素に対応する容量の順に順次大きくなることを特徴とする。
(1) An image display device with a built-in optical sensor according to the present invention is an image display device in which a first pixel, a second pixel, and a third pixel respectively corresponding to any of RGB are continuously arranged in the horizontal direction as sub-pixels. ,
An optical sensor that is formed on the same insulating substrate, and that includes an optical sensor element group arranged in a matrix on the insulating substrate, and an additional circuit that causes the optical sensor element group to function as a two-dimensional imaging device. An image display device with a built- in
The three subpixels constitute one pixel, and at least three photosensor elements and charges generated by the photosensor elements are accumulated in one pixel constituting the two-dimensional imaging device. With at least three different storage capacities ,
The size of the sub-pixel sequentially increases in the order of the first pixel, the second pixel, and the third pixel, and the size of the storage capacitor disposed corresponding to the sub-pixel in the horizontal direction corresponds to the capacitor corresponding to the first pixel. The capacitance corresponding to the second pixel and the capacitance corresponding to the third pixel are sequentially increased .

(2)本発明の光センサ内蔵画像表示装置は、(1)において、前記1ピクセル分の中に、1個の光センサ素子と、少なくとも2個の蓄積容量と、前記各蓄積容量のそれぞれに前記光センサ素子で生成された電荷を蓄積させる複数の選択スイッチを備えることを特徴とする。 (2) In the image display device with a built-in photosensor according to the present invention, in (1), one photosensor element, at least two storage capacitors, and each of the storage capacitors in each of the pixels. A plurality of selection switches for accumulating charges generated by the photosensor element are provided.

(3)本発明の光センサ内蔵画像表示装置は、(1)において、前記1ピクセル分の中に、光センサ素子と、蓄積容量と、前記蓄積容量に前記光センサ素子で生成された電荷を出力させる選択スイッチを、複数組備えることを特徴とする。 (3) In the image display device with a built-in photosensor according to the present invention, in (1), the photosensor element, the storage capacitor, and the electric charge generated by the photosensor element in the storage capacitor in the one pixel. A plurality of selection switches to be output are provided.

(4)本発明の光センサ内蔵画像表示装置は、(1)において、前記1ピクセル分の中に、光センサ素子と、前記光センサ素子で生成された電荷を蓄積させる蓄積容量を、複数組備え、
それぞれの組の蓄積容量に蓄積された電荷は、前記画像表示領域の周縁部に形成された選択スイッチを介して、出力バスに取り出せるようにしたことを特徴とする。
(4) In the image display device with a built-in photosensor according to the present invention, in (1), a plurality of sets of photosensor elements and storage capacitors for accumulating charges generated by the photosensor elements are included in one pixel. Prepared,
Charges stored in each set of storage capacitors can be taken out to an output bus via a selection switch formed at the peripheral edge of the image display area.

(5)本発明の光センサ内蔵画像表示装置は、(4)において、それぞれの組の蓄積容量に蓄積された電荷を前記選択スイッチに導く配線は、前記画像表示装置のドレイン信号線を兼ねて構成したことを特徴とする。 (5) In the image display device with a built-in photosensor according to the present invention, in (4), the wiring for guiding the charges accumulated in the respective storage capacitors to the selection switch also serves as the drain signal line of the image display device. It is characterized by comprising.

(6)本発明の光センサ内蔵画像表示装置は、(4)において、光センサ素子と蓄積容量からなる組と、この組に対応して形成され前記選択スイッチに接続される前記配線との間に、信号増幅のための素子を備えることを特徴とする。 (6) In the image display device with a built-in photosensor according to the present invention, the combination of the photosensor element and the storage capacitor in (4) and the wiring formed corresponding to the set and connected to the selection switch. And an element for signal amplification.

(7)本発明の光センサ内蔵画像表示装置は、(1)において、前記1ピクセルの中に形成される蓄積容量のそれぞれは、それらの一方の電極は、絶縁膜の上面に形成された配線の一部として形成され、他方の電極は、前記配線の下方であって、前記絶縁膜の下層に形成されていることを特徴とする。 (7) In the image display device with a built-in photosensor according to the present invention, in (1), each of the storage capacitors formed in the one pixel has a wiring formed on the upper surface of the insulating film. The other electrode is formed below the wiring and below the insulating film.

(8)本発明の光センサ内蔵画像表示装置は、(1)において、前記光センサ素子を構成する能動層、前記選択スイッチを構成する能動層、および蓄積容量を構成する一方の電極は、同層に形成された半導体薄膜からなっていることを特徴とする。 (8) In the image display device with a built-in photosensor according to the present invention, the active layer constituting the photosensor element, the active layer constituting the selection switch, and one electrode constituting the storage capacitor in (1) are the same. It consists of a semiconductor thin film formed in a layer.

(9)本発明の光センサ内蔵画像表示装置は、(8)において、前記半導体薄膜は、多結晶シリコン薄膜、多結晶ゲルマニウム薄膜、もしくは多結晶シリコンゲルマニウム薄膜のいずれかで構成されていることを特徴とする。 (9) In the image display device with a built-in photosensor according to the present invention, in (8), the semiconductor thin film is formed of any one of a polycrystalline silicon thin film, a polycrystalline germanium thin film, and a polycrystalline silicon germanium thin film. Features.

なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。   The above-described configuration is merely an example, and the present invention can be modified as appropriate without departing from the technical idea. Further, examples of the configuration of the present invention other than the above-described configuration will be clarified from the entire description of the present specification or the drawings.

上述した光センサ内蔵画像表示装置によれば、光電変換部で発生した電荷を発生電荷量に応じた容量に蓄積することができ、飽和することなく、シグナル・ノイズ比を確保でき、その結果、従来よりも大きな検出照度レンジをもつ光センサ部を具備させることができる。   According to the above-described image display device with a built-in photosensor, the charge generated in the photoelectric conversion unit can be accumulated in the capacity according to the generated charge amount, and the signal-to-noise ratio can be secured without being saturated. An optical sensor unit having a detection illuminance range larger than the conventional one can be provided.

本発明のその他の構成については、明細書全体の記載から明らかにされる。   Other configurations of the present invention will become apparent from the description of the entire specification.

本発明の光センサ内蔵画像表示装置の一実施例を示す平面図である。It is a top view which shows one Example of the image display apparatus with a built-in optical sensor of this invention. 図1に示した光センサの部分の他の実施例を示した回路図である。It is the circuit diagram which showed the other Example of the part of the optical sensor shown in FIG. 図1に示した光センサの他の実施例を示す回路図である。It is a circuit diagram which shows the other Example of the optical sensor shown in FIG. 図3に示した光センサの動作波形図である。FIG. 4 is an operation waveform diagram of the photosensor shown in FIG. 3. 図2に示した光センサの改良された実施例を示した回路図である。FIG. 3 is a circuit diagram showing an improved embodiment of the photosensor shown in FIG. 2. 図5に示した回路が備えれた表示装置の全体図である。FIG. 6 is an overall view of a display device provided with the circuit shown in FIG. 5. 図5に示した光センサの改良された実施例を示した回路図である。FIG. 6 is a circuit diagram showing an improved embodiment of the photosensor shown in FIG. 5. 図6に示した光センサの動作波形図である。FIG. 7 is an operation waveform diagram of the photosensor shown in FIG. 6. 図5に示した光センサの改良された他の実施例を示した回路図である。FIG. 6 is a circuit diagram showing another improved embodiment of the photosensor shown in FIG. 5. 図5に示した光センサの改良された他の実施例を示した回路図である。FIG. 6 is a circuit diagram showing another improved embodiment of the photosensor shown in FIG. 5. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図12ないし図22とともに一連の工程を示す図である。It is a figure which shows the manufacturing method of the image display apparatus with a built-in optical sensor of this invention, and shows a series of processes with FIG. 12 thru | or FIG. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11、図13ないし図22とともに一連の工程を示す図である。FIG. 23 is a diagram illustrating a method for manufacturing the image display device with a built-in optical sensor according to the present invention and a series of steps together with FIGS. 11, 13 to 22. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11、図12、図14ないし図22とともに一連の工程を示す図である。FIG. 23 is a diagram showing a method for manufacturing the image display device with a built-in photosensor according to the present invention and showing a series of steps together with FIGS. 11, 12, 14 to 22. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図13、図15ないし図22とともに一連の工程を示す図である。It is a figure which shows the manufacturing method of the image display apparatus with a built-in optical sensor of this invention, and shows a series of processes with FIG. 11 thru | or FIG. 13, FIG. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図14、図16ないし図22とともに一連の工程を示す図である。It is a figure which shows the manufacturing method of the image display apparatus with a built-in optical sensor of this invention, and shows a series of processes with FIG. 11 thru | or FIG. 14, FIG. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図15、図17ないし図22とともに一連の工程を示す図である。It is a figure which shows the manufacturing method of the image display apparatus with a built-in optical sensor of this invention, and shows a series of processes with FIG. 11 thru | or FIG. 15, FIG. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図16、図18ないし図22とともに一連の工程を示す図である。It is a figure which shows the manufacturing method of the image display apparatus with a built-in optical sensor of this invention, and shows a series of processes with FIG. 11 thru | or FIG. 16, FIG. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図17、図19ないし図22とともに一連の工程を示す図である。It is a figure which shows the manufacturing method of the image display apparatus with a built-in optical sensor of this invention, and shows a series of processes with FIG. 11 thru | or FIG. 17, FIG. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図18、図20ないし図22とともに一連の工程を示す図である。FIG. 23 is a diagram showing a method for manufacturing the image display device with a built-in photosensor according to the present invention and showing a series of steps together with FIGS. 11 to 18 and FIGS. 20 to 22. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図219、図21、図22とともに一連の工程を示す図である。FIG. 23 is a diagram illustrating a method for manufacturing the image display device with a built-in optical sensor according to the present invention and a series of steps together with FIGS. 11 to 219, 21, and 22. 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図20、図22とともに一連の工程を示す図である。FIG. 23 is a view showing a manufacturing method of the image display device with a built-in optical sensor of the present invention, and showing a series of steps together with FIGS. 11 to 20 and FIG. 22; 本発明の光センサ内蔵画像表示装置の製造方法を示し、図11ないし図21とともに一連の工程を示す図である。FIG. 22 is a view showing a method for manufacturing the image display device with a built-in optical sensor according to the present invention and showing a series of steps together with FIGS. 11 to 21. 本発明の光センサ内蔵画像表示装置の光センサの平面図であり、各部材を材料ごとに命名した図である。It is a top view of the optical sensor of the image display apparatus with a built-in optical sensor of this invention, and is a figure which named each member for every material. 本発明の光センサ内蔵画像表示装置の光センサの平面図であり、各部材を機能ごとに命名した図である。It is a top view of the optical sensor of the image display apparatus with a built-in optical sensor of this invention, and is a figure which named each member for every function. 図24に対応づけて描いた等価回路図である。FIG. 25 is an equivalent circuit diagram drawn in association with FIG. 24. 図24のXVII−XVII線における断面図である。It is sectional drawing in the XVII-XVII line of FIG. 光センサ内蔵画像表示装置が液晶表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図28、図29とともに一連の工程を示す図である。FIG. 30 is a view showing a manufacturing method for forming a color display unit pixel when the image display device with a built-in optical sensor is a liquid crystal display device, and showing a series of steps together with FIGS. 28 and 29. 光センサ内蔵画像表示装置が液晶表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図27、図29とともに一連の工程を示す図である。FIG. 30 is a view showing a manufacturing method for forming a color display unit pixel when the image display device with a built-in optical sensor is a liquid crystal display device, and showing a series of steps together with FIGS. 27 and 29. 光センサ内蔵画像表示装置が液晶表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図27、図28とともに一連の工程を示す図である。FIG. 29 is a view showing a manufacturing method for forming color display unit pixels when the image display device with a built-in optical sensor is a liquid crystal display device, and showing a series of steps together with FIGS. 27 and 28. 光センサ内蔵画像表示装置が有機EL表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図31、図32とともに一連の工程を示す図である。FIG. 33 is a view showing a manufacturing method for forming color display unit pixels when the image display device with a built-in photosensor is an organic EL display device, and showing a series of steps together with FIGS. 31 and 32. 光センサ内蔵画像表示装置が有機EL表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図30、図32とともに一連の工程を示す図である。FIG. 33 is a diagram illustrating a manufacturing method for forming a color display unit pixel when the image display device with a built-in optical sensor is an organic EL display device, and a series of steps together with FIGS. 30 and 32. 光センサ内蔵画像表示装置が有機EL表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図30、図31とともに一連の工程を示す図である。FIG. 32 is a diagram illustrating a manufacturing method for forming color display unit pixels when the image display device with a built-in photosensor is an organic EL display device, and a series of steps together with FIGS. 30 and 31. 本発明の光センサ内蔵画像表示装置が適用される電子機器の一例を示した説明図である。It is explanatory drawing which showed an example of the electronic device to which the image display apparatus with a built-in optical sensor of this invention is applied. 本発明の光センサ内蔵画像表示装置が適用される電子機器の他の例を示した説明図である。It is explanatory drawing which showed the other example of the electronic device to which the image display apparatus with a built-in optical sensor of this invention is applied. 本発明の光センサ内蔵画像表示装置が適用される電子機器の他の例を示した説明図である。It is explanatory drawing which showed the other example of the electronic device to which the image display apparatus with a built-in optical sensor of this invention is applied. 光センサの原理を説明する図で、図37とともに用いられる説明図である。It is a figure explaining the principle of an optical sensor, and is explanatory drawing used with FIG. 光センサの原理を説明する図で、図36とともに用いられる説明図である。It is a figure explaining the principle of an optical sensor, and is explanatory drawing used with FIG. 光センサの問題点を説明する特性グラフである。It is a characteristic graph explaining the problem of an optical sensor.

本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。   Embodiments of the present invention will be described with reference to the drawings. In each drawing and each example, the same or similar components are denoted by the same reference numerals and description thereof is omitted.

図1は本発明の光センサ内蔵画像表示装置の実施例1を示した構成図である。   FIG. 1 is a block diagram showing Embodiment 1 of an image display device with a built-in optical sensor of the present invention.

図1において、光センサ内蔵画像表示装置PNLがある。光センサ内蔵画像表示装置PNLは、たとえば液晶を挟持して対向配置された絶縁性基板SUB1、SUB2を外囲器としている。絶縁性基板SUB1は絶縁性基板SUB2から露出される部分を有し、この部分には半導体チップCHが実装され、フレキシブル基板FPCが電気的に接続されるようになっている。絶縁性基板SUB1、SUB2の重なり部は画像表示部ARを構成するとともに、光センサ素子群LSGが形成される領域となっている。すなわち、画像表示装置と光センサ装置とが同一の絶縁性基板上に形成され、画像表示部ARと、光センサ素子群LSGが、同じ領域に配置されている。画素PIXと光センサ素子LSは、上記領域内にそれぞれマトリクス状に配置されており、それぞれ、2次元表示装置、2次元撮像装置として機能する。それぞれの装置を駆動するための回路は、一部はマトリクスを構成するピクセル内に、一部は上記領域周縁部に配置される周辺駆動回路CCTに構成される。   In FIG. 1, there is a photosensor built-in image display device PNL. The image display device PNL with a built-in optical sensor uses, for example, insulating substrates SUB1 and SUB2 arranged opposite to each other with a liquid crystal interposed therebetween. The insulating substrate SUB1 has a portion exposed from the insulating substrate SUB2. A semiconductor chip CH is mounted on this portion, and the flexible substrate FPC is electrically connected. The overlapping portion of the insulating substrates SUB1 and SUB2 constitutes the image display portion AR and is a region where the photosensor element group LSG is formed. That is, the image display device and the optical sensor device are formed on the same insulating substrate, and the image display unit AR and the optical sensor element group LSG are arranged in the same region. The pixels PIX and the optical sensor elements LS are arranged in a matrix in the above-described region, and function as a two-dimensional display device and a two-dimensional imaging device, respectively. A circuit for driving each device is configured in part in a pixel constituting the matrix and partly in a peripheral drive circuit CCT disposed at the peripheral edge of the region.

画像表示部ARには、図中点線枠の拡大図で示すように、カラー表示用の単位画素(カラー用単位画素)が、たとえば図中x方向に並設される3個の画素PIX1、PIX2、PIX3によって構成されている。画素PIX1はたとえば赤色を担当し、画素PX2はたとえば緑色を担当し、画素PX3はたとえば青色を担当するようになっている。それぞれの画素は、図中x方向に延在されるゲート信号線GLからの走査信号の供給によってオンする薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを通して図中y方向に延在されるドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとの間に電界を生じせしめる対向電極CTと、画素電極PXに供給された映像信号を長く蓄積させるための補助容量CPが備えられている。   In the image display unit AR, as shown in the enlarged view of the dotted frame in the figure, color display unit pixels (color unit pixels) are, for example, three pixels PIX1, PIX2 arranged in parallel in the x direction in the figure. , PIX3. The pixel PIX1 is in charge of red, for example, the pixel PX2 is in charge of green, and the pixel PX3 is in charge of blue, for example. Each pixel includes a thin film transistor TFT that is turned on by supplying a scanning signal from a gate signal line GL that extends in the x direction in the drawing, and a drain signal line that extends in the y direction in the drawing through the turned on thin film transistor TFT. A pixel electrode PX to which a video signal from DL is supplied, a counter electrode CT for generating an electric field between the pixel electrode PX, and an auxiliary capacitor CP for storing the video signal supplied to the pixel electrode PX for a long time. Is provided.

また、前記カラー用単位画素に隣接して、2次元撮像装置を構成する光センサの1ピクセル分の領域があり、この領域に、1個の光センサ素子SLと、互いに容量値が異なるたとえば3個の蓄積容量CP1、CP2、CP3(たとえばCP1<CP2<CP3)が備えられている。前記光センサ素子SLは、容量選択スイッチSW1と蓄積容量CP1との直列接続体と並列接続され、容量選択スイッチSW2と蓄積容量CP2との直列接続体と並列接続され、容量選択スイッチSW3と蓄積容量CP3との直列接続体と並列接続されている。また、容量選択スイッチSW1、SW2、SW3の容量素子CP1、CP2、CP3と接続される側と反対側は出力バスOBが接続されている。   Further, there is an area for one pixel of the photosensor constituting the two-dimensional imaging device adjacent to the color unit pixel, and this area has a capacitance value different from that of one photosensor element SL, for example, 3 The storage capacitors CP1, CP2, and CP3 (for example, CP1 <CP2 <CP3) are provided. The photosensor element SL is connected in parallel to a series connection body of a capacitance selection switch SW1 and a storage capacitor CP1, and is connected in parallel to a series connection body of a capacitance selection switch SW2 and a storage capacitor CP2, and the capacitance selection switch SW3 and a storage capacitor. It is connected in parallel with a series connection with CP3. Further, the output bus OB is connected to the side of the capacitance selection switches SW1, SW2, SW3 opposite to the side connected to the capacitance elements CP1, CP2, CP3.

図2は、1ピクセル分の光センサの他の実施例を示す図である。図2では、蓄積容量CP1、CP2、CP3ごとに光センサLC1、LC2、LC3が備えられている例を示している。すなわち、光センサLC1と蓄積容量CP1が並列接続され、光センサLC1と蓄積容量CP1の中間接続点が容量選択スイッチSW1を介して出力バスOBに接続されている。光センサLC2と蓄積容量CP2が並列接続され、光センサLC2と蓄積容量CP2の中間接続点が容量選択スイッチSW2を介して出力バスOBに接続されている。光センサLC3と蓄積容量CP3が並列接続され、光センサLC3と蓄積容量CP3の中間接続点が容量選択スイッチSW3を介して出力バスOBに接続されている。 なお、図1では、カラー用単位画素とセンサピクセルは1:1の割合で配置させたものであるが、この割合は任意であってよい。必要な解像度に応じて、その配置の比率を変える必要が生じるからである。   FIG. 2 is a diagram showing another embodiment of the optical sensor for one pixel. FIG. 2 shows an example in which the optical sensors LC1, LC2, and LC3 are provided for the storage capacitors CP1, CP2, and CP3. That is, the optical sensor LC1 and the storage capacitor CP1 are connected in parallel, and an intermediate connection point between the optical sensor LC1 and the storage capacitor CP1 is connected to the output bus OB via the capacitance selection switch SW1. The photosensor LC2 and the storage capacitor CP2 are connected in parallel, and an intermediate connection point between the photosensor LC2 and the storage capacitor CP2 is connected to the output bus OB via the capacitance selection switch SW2. The photosensor LC3 and the storage capacitor CP3 are connected in parallel, and an intermediate connection point between the photosensor LC3 and the storage capacitor CP3 is connected to the output bus OB via the capacitance selection switch SW3. In FIG. 1, the color unit pixels and the sensor pixels are arranged at a ratio of 1: 1, but this ratio may be arbitrary. This is because the arrangement ratio needs to be changed according to the necessary resolution.

図3は、図1に示したセンサピクセルを取り出して示した図であり、また、図4は図3に示したセンサピクセルの検出シーケンスの一実施例を示したタイムチャートである。図4に示す信号は電圧の形で示している。この実施例では、最初に蓄積容量CPに光誘起電荷と符号の異なる電荷を、光センサ素子SLを介して蓄積しておいて、光誘起電荷との相殺により、予め蓄積しておいた電荷を接地側(リセット信号側)へ引き抜くという方式を採用している。シーケンスは大きく3つの部分に分けられ、それぞれ蓄積容量CP1、蓄積容量CP2、蓄積容量CP3を用いて光量検出を行なう。そして、検出時間TS1、検出時間TS2、検出時間TS3は、それぞれ同値に設定されている。図4において、(a)はリセット信号RSTを示し、(b)は容量選択スイッチSW1への選択信号を示し、(c)は容量選択スイッチSW2への選択信号を示し、(d)は容量選択スイッチSW3への選択信号を示し、(e)は出力信号OUTを示している。また、図2に示したセンサピクセルの場合、入射光量を蓄積容量CP2で検出するのが最適となる。この理由は、蓄積容量CP1で検出すると(検出時間TS1)、発生する光誘起電荷が蓄積容量CP1に対し大きいため、すぐに電荷は引き抜かれ、0(V)となる。また、蓄積容量CP3で検出すると(検出時間TS3)、発生する光誘起電荷が蓄積容量C3に対し小さいため、電圧変化は小さく、その検出は難しくなるからである。蓄積容量CP2で検出すると(検出時間TS2)、電圧変化は検出できるレベルになる。   FIG. 3 is a diagram showing the sensor pixels shown in FIG. 1 extracted, and FIG. 4 is a time chart showing an embodiment of the sensor pixel detection sequence shown in FIG. The signals shown in FIG. 4 are shown in the form of voltages. In this embodiment, first, a charge having a sign different from that of the photoinduced charge is accumulated in the storage capacitor CP via the photosensor element SL, and the charge accumulated in advance is canceled by canceling the photoinduced charge. A method of pulling out to the ground side (reset signal side) is adopted. The sequence is roughly divided into three parts, and the light quantity is detected using the storage capacitor CP1, the storage capacitor CP2, and the storage capacitor CP3, respectively. The detection time TS1, the detection time TS2, and the detection time TS3 are set to the same value. 4, (a) shows the reset signal RST, (b) shows the selection signal to the capacitance selection switch SW1, (c) shows the selection signal to the capacitance selection switch SW2, and (d) shows the capacitance selection. A selection signal to the switch SW3 is shown, and (e) shows the output signal OUT. In the case of the sensor pixel shown in FIG. 2, it is optimal to detect the amount of incident light with the storage capacitor CP2. This is because when the storage capacitor CP1 detects (detection time TS1), the generated photo-induced charge is larger than the storage capacitor CP1, so that the charge is immediately extracted and becomes 0 (V). Further, when the detection is made by the storage capacitor CP3 (detection time TS3), the generated photo-induced charge is smaller than the storage capacitor C3, so that the voltage change is small and the detection becomes difficult. When detected by the storage capacitor CP2 (detection time TS2), the voltage change is at a level that can be detected.

実際の検出は、各シーケンスの出力値(電圧値)を周辺駆動回路部分、もしくは絶縁性基板上に実装された実装チップ内で演算処理し、蓄積容量CP2で検出したときの出力値がデータとして採用される。このような実施例の方法を前記特許文献1に開示される技術と比較した場合、検出光量に対応した検出時間の最適化は不要となり、光センサ動作・検出・演算処理時間等を合わせたトータルの検出時間は短くでき、演算処理の負担も小さくなる効果を奏する。   In actual detection, the output value (voltage value) of each sequence is processed in the peripheral drive circuit part or the mounting chip mounted on the insulating substrate, and the output value when detected by the storage capacitor CP2 is used as data. Adopted. When the method of this embodiment is compared with the technique disclosed in Patent Document 1, it is not necessary to optimize the detection time corresponding to the detected light amount, and the total including the optical sensor operation / detection / calculation processing time is combined. The detection time can be shortened, and the calculation processing load is reduced.

図5は、2次元撮像装置を構成する1ピクセル分の構成を示した他の実施例である。1ピクセル分の中には、少なくとも2以上の光センサ素子と蓄積容量との組が含まれている。図5では、光センサ素子LC1と蓄積容量CP1、光センサ素子LC2と蓄積容量CP2、光センサ素子LC3と蓄積容量CP3のたとえば3組で構成されている。ここで、蓄積容量CP1、蓄積容量CP2、蓄積容量CP3は、それらの容量値が、たとえばC1<C2<C3の関係を有し、互いに異なっている。また、蓄積容量CP1、蓄積容量CP2、蓄積容量CP3の電荷を取り出すそれぞれの出力バスOBは、選択スイッチSW1、SW2、SW3を介して共通の出力バスに接続されて構成されている。選択スイッチSW1、SW2、SW3は、液晶表示パネルPNLの全体を示す図6に示すように、画像表示領域ARの周縁部DMであって、画素内の薄膜トランジスタあるいは保持容量などが形成される絶縁基板SUB1上に形成されている。なお、図6には、画像表示領域AR内に画素がマトリックス状に配置され、図中実線丸内に示すように、隣接するたとえば3個の画素PIX1、PIX2、PIX3からなるカラー表示用単位画素に対応させて1ピクセル分のセンサが形成されていることを示している。   FIG. 5 is another embodiment showing a configuration for one pixel constituting the two-dimensional imaging apparatus. One pixel includes a set of at least two or more photosensor elements and storage capacitors. In FIG. 5, the optical sensor element LC1 and the storage capacitor CP1, the optical sensor element LC2 and the storage capacitor CP2, and the photosensor element LC3 and the storage capacitor CP3 are configured in, for example, three sets. Here, the storage capacitor CP1, the storage capacitor CP2, and the storage capacitor CP3 have different capacitance values, for example, having a relationship of C1 <C2 <C3. Further, the output buses OB for taking out the charges of the storage capacitors CP1, CP2, and CP3 are connected to a common output bus via selection switches SW1, SW2, and SW3. As shown in FIG. 6 showing the entire liquid crystal display panel PNL, the selection switches SW1, SW2, and SW3 are peripheral portions DM of the image display area AR, and an insulating substrate on which a thin film transistor or a storage capacitor in the pixel is formed. It is formed on SUB1. In FIG. 6, pixels are arranged in a matrix in the image display area AR, and as shown by a solid circle in the figure, for example, color display unit pixels including three adjacent pixels PIX1, PIX2, and PIX3. It is shown that a sensor for one pixel is formed corresponding to the above.

上述の図5に示した構成は、図4に示したと同様のシーケンスで動作させることもできる。しかし、画像表示領域ARの周縁部にメモリを付加させることによって、たとえば図7に示すようなシーケンスで動作させることができる。図7は、図5に示した構成にメモリMMを備えた構成を示した図となっている。メモリMMは、センサごとの出力バスにおいて、それぞれ、選択スイッチSW1、SW2、SW3の手前にメモリ素子MS1、MS2、MS3が接続され、このメモリ素子MS1、MS2、MS3の手前にメモリスイッチS1、S2、S3が接続されて構成されている。このような構成における動作シーケンスを図8に示している。図8において、(a)はリセット信号を、(b)、(c)、(d)はそれぞれ主力バスへの信号O1、O2、O3を、(e)はメモリスイッチS1、S2、S3を、(f)、(g)、(h)はメモリ素子MS1、MS2、MS3へのそれぞれの信号M1、M2、M3を、(i)、(j)、(k)はそれぞれ選択スイッチSW1、SW2、SW3を、(l)は出力OUTを示している。図8において、リセット信号RSTの入力後、全てのセンサ素子LC1、LC2、LC3を一定検出時間(図8にて符号TS1で示す)の間動作させる。この時、各組の出力バスの信号(電圧)は接地された蓄積容量値に応じて変化する。前記検出時間TS1の終了後、メモリスイッチS1、S2、S3を起動し、メモリ素子MS1、MS2、MS3に信号を転送する。最後に容量選択スイッチSW1、SW2、SW3を順次動作させることにより、シリアルな(時系列に情報が載った)信号を出力させることができる。このようにすれば、全蓄積容量を同時に動作させることができ、検出時間の短縮が図れるようになる。また、図7に示した実施例では、メモリスイッチS1、S2、S3が設けられ、信号の検出は、次のセンサ動作時(検出時間)の間に実行でき、検出時間の短縮が図れるようになる。なお、選択スイッチSW1、SW2、SW3、メモリMM等は、薄膜トランジスタTFT等が形成される基板SUB1に形成されることが望ましい。しかし、性能確保のために半導体装置(チップ)によって構成し、この半導体装置を前記基板SUB1に実装させるようにしてもよい。   The configuration shown in FIG. 5 can be operated in the same sequence as shown in FIG. However, by adding a memory to the peripheral portion of the image display area AR, it is possible to operate in a sequence as shown in FIG. 7, for example. FIG. 7 shows a configuration in which the memory MM is provided in the configuration shown in FIG. In the memory MM, memory elements MS1, MS2, and MS3 are connected in front of the selection switches SW1, SW2, and SW3 in the output bus for each sensor, and the memory switches S1, S2 are in front of the memory elements MS1, MS2, and MS3. , S3 are connected. An operation sequence in such a configuration is shown in FIG. 8, (a) is a reset signal, (b), (c), and (d) are signals O1, O2, and O3 to the main bus, respectively, (e) is a memory switch S1, S2, and S3. (F), (g), and (h) are the respective signals M1, M2, and M3 to the memory elements MS1, MS2, and MS3, and (i), (j), and (k) are the selection switches SW1, SW2, and SW3, (l) indicates the output OUT. In FIG. 8, after inputting the reset signal RST, all the sensor elements LC1, LC2, LC3 are operated for a certain detection time (indicated by reference numeral TS1 in FIG. 8). At this time, the signal (voltage) of each set of output buses changes according to the grounded storage capacitance value. After the detection time TS1, the memory switches S1, S2, and S3 are activated to transfer signals to the memory elements MS1, MS2, and MS3. Finally, by sequentially operating the capacitance selection switches SW1, SW2, and SW3, a serial signal (information in time series) can be output. In this way, all the storage capacitors can be operated simultaneously, and the detection time can be shortened. Further, in the embodiment shown in FIG. 7, memory switches S1, S2, and S3 are provided, and signal detection can be performed during the next sensor operation (detection time) so that the detection time can be shortened. Become. Note that the selection switches SW1, SW2, SW3, the memory MM, and the like are desirably formed on the substrate SUB1 on which the thin film transistor TFT and the like are formed. However, it may be configured by a semiconductor device (chip) for ensuring performance, and this semiconductor device may be mounted on the substrate SUB1.

図9は、図5に示した構成において、出力バスを画像表示領域ARに形成されたドレイン信号線DLを兼ねた構成とした他の実施例を示す図である。この場合、センサの動作・検出は、表示の水平、もしくは垂直帰線期間中に行なうようになっている。図9に示すように、それぞれのドレイン信号線DLのドレイン信号供給側(図中上側)にデータ出力スイッチDS(n−2)、DS(n−1)、DS(n)、DS(n+1)を設け、これらの切り替えによって、画像表示期間中も光センサ素子からの出力を取り出せるようにすることができる。図5、図9に示した構成の場合、蓄積容量に貯めた(蓄積容量から引き抜いた)電荷の情報を、出力バスに転送する必要があるが、バスの負荷が大きく、転送効率が悪くなる場合がある。この場合、図9と対応させて描いた図10に示すように、ドレイン信号線DL(データ兼出力バス)と、蓄積容量C・光センサ素子の組との間に、信号増幅のためのトランジスタ素子Tr(図中符号Tr1、Tr2、Tr3で示す)を設けるようにしてもよい。また、選択スイッチSW1、SW2、SW3に対してセンサピクセル群側の出力バスに、トランジスタや抵抗などで電流源を構成することで、ソースフォロア回路を構成することもできる。また、信号増幅のための前記トランジスタ素子は、図9で示したデータ出力スイッチDSとして兼用することができる。したがって表示期間中もセンサを動作させることができるようになり、動作時間の設定自由度が大きくなる。   FIG. 9 is a diagram showing another embodiment in which the output bus also serves as the drain signal line DL formed in the image display area AR in the configuration shown in FIG. In this case, the operation / detection of the sensor is performed during the horizontal or vertical blanking period of the display. As shown in FIG. 9, data output switches DS (n−2), DS (n−1), DS (n), DS (n + 1) are provided on the drain signal supply side (upper side in the drawing) of each drain signal line DL. By switching between these, the output from the photosensor element can be taken out even during the image display period. In the case of the configuration shown in FIGS. 5 and 9, it is necessary to transfer the charge information stored in the storage capacitor (withdrawn from the storage capacitor) to the output bus, but the bus load is large and the transfer efficiency is deteriorated. There is a case. In this case, as shown in FIG. 10 corresponding to FIG. 9, a transistor for signal amplification is provided between the drain signal line DL (data / output bus) and the storage capacitor C / photosensor element pair. An element Tr (indicated by symbols Tr1, Tr2, Tr3 in the figure) may be provided. In addition, a source follower circuit can be configured by configuring a current source with an output bus on the sensor pixel group side with respect to the selection switches SW1, SW2, and SW3 using transistors, resistors, and the like. The transistor element for signal amplification can also be used as the data output switch DS shown in FIG. Therefore, the sensor can be operated even during the display period, and the degree of freedom in setting the operation time is increased.

次に、上述した光センサ内蔵画像表示装置における各素子の製造方法の一実施例について図11ないし図22を用いて説明する。光センサ装置、画像表示装置を構成する素子は、スイッチ素子、光電変換素子、容量素子である。ここではスイッチ素子として薄膜トランジスタ(TFT)を、光センサ素子としてPINダイオードを採用した例を示す。これ以外に、薄膜トランジスタあるいはPNダイオードなどを光センサ素子として用いることも可能である。   Next, an embodiment of a method for manufacturing each element in the above-described image display device with a built-in optical sensor will be described with reference to FIGS. Elements constituting the optical sensor device and the image display device are a switch element, a photoelectric conversion element, and a capacitor element. Here, an example in which a thin film transistor (TFT) is employed as a switch element and a PIN diode is employed as an optical sensor element is shown. In addition, a thin film transistor, a PN diode, or the like can be used as the optical sensor element.

まず、図11に示すように、たとえばガラスからなる基板SUB1を用意する。必要に応じて基板SUB1上にバッファ膜BFとしてたとえば化学気相成長法(CVD)によってシリコン酸化膜を成膜する。ここではガラス基板上にシリコン酸化膜を成膜する例を挙げたが、これに限らず、サファイア、可塑性樹脂製フレキシブル基板、あるいは絶縁された金属基板などのいわゆる絶縁性基板であればよい。また、バッファ膜BFの成膜方法は、真空蒸着、CVD、スパッタ、材料は、シリコン酸化膜、シリコン窒化膜、アルミナ膜、DLCなどがあるが、基板材料、バッファ膜BFの役割(蓄放熱、汚染防止、膜応力緩和など)によって適宜最適な組み合わせを選択できる。そして、前記バッファ膜BFの上面にたとえばCVDによって半導体薄膜SFLを成膜する。半導体薄膜SFLとしては、非晶質シリコン膜あるいは微結晶シリコン膜を成膜した後、このシリコン膜にエキシマレーザを照射し、多結晶化したものが挙げられる。この場合、多結晶化は必須ではないが、スイッチ素子、ダイオード素子の特性向上、ばらつき低減に有効となる。材料はシリコン以外に、ゲルマニウム、シリコンゲルマニウムがある。いずれの材料も、非晶質膜、微結晶膜、多結晶膜の状態で、本発明の目的に合致した素子を作製することができる。なお、図11において、以下の説明の便宜上、領域A、領域B、領域C、領域Dを示している。領域AにはPIN型ダイオード、領域BにはN型薄膜トランジスタ、領域CにはP型薄膜トランジスタ、領域Dには蓄積容量を形成するようになっている。   First, as shown in FIG. 11, a substrate SUB1 made of, for example, glass is prepared. If necessary, a silicon oxide film is formed on the substrate SUB1 as a buffer film BF by, for example, chemical vapor deposition (CVD). Here, an example in which a silicon oxide film is formed on a glass substrate has been described. However, the present invention is not limited thereto, and any so-called insulating substrate such as sapphire, a flexible substrate made of a plastic resin, or an insulated metal substrate may be used. The film formation method of the buffer film BF includes vacuum deposition, CVD, sputtering, and materials such as a silicon oxide film, a silicon nitride film, an alumina film, and a DLC. The role of the substrate material and the buffer film BF (accumulation of heat dissipation, Optimum combination can be selected as appropriate depending on contamination prevention, film stress relaxation, and the like. Then, a semiconductor thin film SFL is formed on the upper surface of the buffer film BF by, for example, CVD. As the semiconductor thin film SFL, an amorphous silicon film or a microcrystalline silicon film is formed, and then the silicon film is irradiated with an excimer laser to be polycrystallized. In this case, polycrystallization is not essential, but it is effective for improving the characteristics of the switch element and the diode element and reducing variations. In addition to silicon, there are germanium and silicon germanium. Any material can be used in the state of an amorphous film, a microcrystalline film, or a polycrystalline film to produce an element that meets the object of the present invention. In FIG. 11, for convenience of the following description, an area A, an area B, an area C, and an area D are shown. A PIN diode is formed in region A, an N-type thin film transistor in region B, a P-type thin film transistor in region C, and a storage capacitor in region D.

図12に示すように、半導体薄膜SFLをホトリソ工程にて島状に加工することによって、複数の半導体層SC(図中符号SC1、SC2、SC3、SC4で示す)を形成する。そして、これら半導体層SC1、SC2、SC3、SC4をも被ってCVDによりシリコン酸化膜からなるゲート絶縁膜GIを成膜する。このゲート絶縁膜GIは、蓄積容量の形成領域においては電極間に挟まれる誘電体の機能を有するようになっている。ゲート絶縁膜GIの材料は、シリコン酸化膜に限定されることはなく、他の材料として、シリコン窒化膜、アルミナ膜、DLCであってもよい。ゲート絶縁膜GIとしては、高い誘電率、高い絶縁性、低い固定電荷、界面電荷・準位密度、およびプロセス整合性を満足するものを選択するのが望ましい。そして、ゲート絶縁膜GIを通して前記半導体層SCにイオン注入法によりボロンを導入および活性化し、前記半導体層SLを極低濃度P型不純物導入層とする。この際に、ホト工程によって形成する領域AにおけるホトレジストPRS1によって、光センサ素子の光電変換層部分にあたる真性域を決定し、不純物を導入しないようにする。導入する不純物はボロンに限らず、導入、活性化後、半導体薄膜がP型を示せばよい。さらにプロセス簡素化のために、ホト工程を省略し、真性域に敢えてボロンを注入する方法もある。   As shown in FIG. 12, a plurality of semiconductor layers SC (indicated by reference numerals SC1, SC2, SC3, and SC4 in the figure) are formed by processing the semiconductor thin film SFL into an island shape by a photolithography process. Then, a gate insulating film GI made of a silicon oxide film is formed by CVD covering these semiconductor layers SC1, SC2, SC3, and SC4. This gate insulating film GI has a function of a dielectric sandwiched between electrodes in the storage capacitor formation region. The material of the gate insulating film GI is not limited to the silicon oxide film, and other materials may be a silicon nitride film, an alumina film, and a DLC. As the gate insulating film GI, it is desirable to select one that satisfies a high dielectric constant, a high insulating property, a low fixed charge, an interface charge / level density, and a process consistency. Then, boron is introduced and activated by ion implantation into the semiconductor layer SC through the gate insulating film GI, so that the semiconductor layer SL is an extremely low concentration P-type impurity introduction layer. At this time, the intrinsic region corresponding to the photoelectric conversion layer portion of the optical sensor element is determined by the photoresist PRS1 in the region A formed by the photo process so that impurities are not introduced. The impurity to be introduced is not limited to boron, and the semiconductor thin film may be P-type after introduction and activation. Furthermore, in order to simplify the process, there is a method in which the photo process is omitted and boron is intentionally injected into the intrinsic region.

図13に示すように、薄膜トランジスタ、ホトセンサなどの非注入領域を決定した上で、前記半導体層SLにイオン注入により高濃度のリンもしくはボロンを導入および活性化し、前記半導体層SCを高濃度不純物導入層とする。この際に、ホト工程によって形成する領域A、領域B、領域CにおけるホトレジストPRS2によって、上記非注入領域には不純物を導入させないようにする。これによって、領域Dに形成される前記高濃度不純物導入層は蓄積容量の片側の電極として構成される。このため、高濃度不純物導入層は、薄膜の抵抗が充分低くなればよく、イオン種、P,N型の種は問わない。ドーズ量、キャリア濃度は下記の高濃度N型不純物導入層もしくは高濃度P型不純物導入層に順ずる。   As shown in FIG. 13, after determining non-implanted regions such as thin film transistors and photosensors, high concentration phosphorus or boron is introduced and activated by ion implantation into the semiconductor layer SL, and the semiconductor layer SC is introduced with high concentration impurities. Layer. At this time, impurities are not introduced into the non-implanted region by the photoresist PRS2 in the regions A, B, and C formed by the photo process. Thus, the high concentration impurity introduction layer formed in the region D is configured as an electrode on one side of the storage capacitor. For this reason, the high-concentration impurity introduction layer only needs to have a sufficiently low resistance of the thin film, and any ionic species or P-type or N-type species may be used. The dose and carrier concentration are in accordance with the following high concentration N-type impurity introduction layer or high concentration P-type impurity introduction layer.

図14に示すように、ホト工程によるホトレジストPRS3によって、薄膜トランジスタ、光センサ素子、蓄積容量などの非注入領域を決定した上で、前記半導体層SC3にイオン注入によりリンを導入および活性化し、前記半導体層SC3を極低濃度N型不純物導入層とする。導入する不純物はリンに限らず、導入、活性化後、半導体がN型を示せばよい。   As shown in FIG. 14, non-implanted regions such as thin film transistors, photosensor elements, and storage capacitors are determined by a photoresist PRS3 formed by a photo process, and then phosphorus is introduced and activated by ion implantation into the semiconductor layer SC3. The layer SC3 is an extremely low concentration N-type impurity introduction layer. The impurity to be introduced is not limited to phosphorus, and the semiconductor may be N-type after introduction and activation.

極低濃度N型不純物導入層、極低濃度P型不純物導入層の不純物は、薄膜トランジスタのしきい値調整を目的としたもので、イオン注入の際のドーズ量は、1×1011 cm-2から1×1013 cm-2の間で最適値を導入する。このとき極低濃度N型不純物導入層、極低濃度P型不純物導入層中の多数キャリアの濃度は、1×1015 個/cm3から1×1017 個/cm3となることがわかっている。ボロン注入量の最適値はN型 薄膜トランジスタのしきい値、リン注入量の最適値はP型薄膜トランジスタのしきい値で決定される。   The impurities in the ultra-low concentration N-type impurity introduction layer and the ultra-low concentration P-type impurity introduction layer are for the purpose of adjusting the threshold value of the thin film transistor. The dose amount during ion implantation is from 1 × 10 11 cm −2 An optimum value is introduced between 1 x 1013 cm-2. At this time, it is known that the concentration of majority carriers in the ultra-low concentration N-type impurity introduction layer and the ultra-low concentration P-type impurity introduction layer is 1 × 10 15 / cm 3 to 1 × 10 17 / cm 3. The optimum value of the boron implantation amount is determined by the threshold value of the N-type thin film transistor, and the optimum value of the phosphorus implantation amount is determined by the threshold value of the P-type thin film transistor.

図15に示すように、CVDもしくはスパッタによってゲート電極用の金属膜MTを成膜し、ホト工程で形成されるホトレジスト膜PRS4を用いて導電層に加工する。この導電層は、必ずしも金属膜である必要はなく、高濃度の不純物を導入し、低抵抗化した、多結晶シリコン膜などの半導体膜でも良い。前記導電層は、薄膜トランジスタTFTのゲート電極、画素及びセンサの蓄積容量の対向電極、及び後述する第一の配線層となる。ホト工程によって、非注入領域を決定した上で、イオン注入により薄膜トランジスタTFTのゲート電極の両サイドの半導体層SC1、SC2、SC3に高濃度リンを導入、活性化し、高濃度N型不純物導入層を形成する。この高濃度N型不純物導入層は、N型薄膜トンジスタのソース、ドレイン、及びPIN型ダイオードのN型電極となる。導入する不純物はリンに限らず、導入、活性化後、半導体がN型を示し、かつ抵抗が充分低くなればよい。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、1×1015 cm-2以上が望ましい。このとき高濃度N型不純物導入層中の多数キャリアの濃度は1×1019 個/cm3以上となる。   As shown in FIG. 15, a metal film MT for a gate electrode is formed by CVD or sputtering, and processed into a conductive layer using a photoresist film PRS4 formed in a photo process. The conductive layer is not necessarily a metal film, and may be a semiconductor film such as a polycrystalline silicon film in which a high concentration impurity is introduced to reduce resistance. The conductive layer becomes a gate electrode of the thin film transistor TFT, a counter electrode of the storage capacitor of the pixel and sensor, and a first wiring layer described later. After the non-implanted region is determined by the photo process, high-concentration phosphorus is introduced and activated in the semiconductor layers SC1, SC2, and SC3 on both sides of the gate electrode of the thin film transistor TFT by ion implantation, and a high-concentration N-type impurity introduction layer is formed. Form. This high-concentration N-type impurity introduction layer becomes the source and drain of the N-type thin film transistor and the N-type electrode of the PIN diode. The impurity to be introduced is not limited to phosphorus, and it is sufficient that the semiconductor exhibits N-type and the resistance is sufficiently low after introduction and activation. The phosphorus dose during ion implantation is preferably 1 × 10 15 cm −2 or more because it is necessary to sufficiently reduce the resistance of the electrode. At this time, the concentration of majority carriers in the high concentration N-type impurity introduction layer is 1 × 10 19 / cm 3 or more.

図16に示すように、ホト工程で形成されるホトレジスト膜PRS5によって、非注入領域を決定した上で、イオン注入により、薄膜トランジスタのゲート電極の両サイドの半導体層SC2、SC3にリンを導入、活性化し、中濃度N型不純物導入層を形成する。この中濃度N型不純物導入は、N型薄膜トランジスタの信頼性向上を目的としたもので、イオン注入の際のドーズ量は、1×1011 cm-2から1×1015 cm-2の間で、信頼性と特性維持の観点で、最適となる値を導入する。このとき中濃度N型不純物導入層中の多数キャリアの濃度は1×1015から1×1019 個/cm3となる。   As shown in FIG. 16, after the non-implanted region is determined by the photoresist film PRS5 formed in the photo process, phosphorus is introduced into the semiconductor layers SC2 and SC3 on both sides of the gate electrode of the thin film transistor and activated. Then, an intermediate concentration N-type impurity introduction layer is formed. This medium concentration N-type impurity introduction is intended to improve the reliability of the N-type thin film transistor, and the dose during ion implantation is reliable between 1 × 1011 cm-2 and 1 × 1015 cm-2. Optimum values are introduced from the standpoint of performance and property maintenance. At this time, the concentration of majority carriers in the medium concentration N-type impurity introduction layer is 1 × 10 15 to 1 × 10 19 / cm 3.

図17に示すように、ホト工程で形成されるホトレジスト膜PRS6によって、非注入領域を決定した上で、イオン注入により、薄膜トランジスタのゲート電極の両サイドの半導体層SC3に高濃度のボロンを導入、活性化し、高濃度P型不純物導入層を形成する。この高濃度P型不純物導入層はP型薄膜トランジスタのソース、ドレイン、及びPIN型トランジスタのP型電極となる。導入する不純物はボロンに限らず、導入、活性化後、半導体がP型を示し、かつ抵抗が充分低くなればよい。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、1×1015 cm-2以上が望ましい。このとき高濃度P型不純物導入層中の多数キャリアの濃度は1×1019 個/cm3以上となる。以上の工程により、薄膜トランジスタおよびセンサ部分の電極が形成できる。   As shown in FIG. 17, a high concentration of boron is introduced into the semiconductor layer SC3 on both sides of the gate electrode of the thin film transistor by ion implantation after determining the non-implanted region by the photoresist film PRS6 formed in the photo process. Activated to form a high concentration P-type impurity introduction layer. This high concentration P-type impurity introduction layer becomes the source and drain of the P-type thin film transistor and the P-type electrode of the PIN transistor. The impurity to be introduced is not limited to boron, and it is sufficient that the semiconductor exhibits P-type and the resistance is sufficiently low after introduction and activation. The dose during ion implantation is preferably 1 × 10 15 cm −2 or more because it is necessary to sufficiently reduce the resistance of the electrode. At this time, the concentration of majority carriers in the high concentration P-type impurity introduction layer is 1 × 10 19 / cm 3 or more. Through the above steps, the thin film transistor and the sensor electrode can be formed.

不純物導入方法は上記の他に成膜時に不純物ガスを混入する方法、ゲート絶縁膜形成前に半導体層に不純物を塗布し、熱拡散させる方法などがあるが、方法は特に問わない。また活性化は、上記のように各イオン注入後に施す必要はなく、全てのイオン注入が終了した後にまとめて一度に施すことも可能である。本実施例で注意すべきは、極低濃度P型不純物導入層には、極低濃度N型不純物導入層と同量のボロンが、高濃度P型不純物導入層には中濃度N型不純物導入層、および高濃度N型不純物導入層と同量のリンが導入されていることである。これらは本来、導入不要な不純物であり、薄膜トランジスタおよび電極の多数キャリアの種類を維持するためには、それらを相殺する分の量のリン、ボロンを各層に導入する必要がある。本実施例はホト工程が簡略化でき、ホトマスクが削減できることが利点であるが、P型薄膜トランジスタの能動層に多くの欠陥が導入される場合がある。P型薄膜トランジスタの特性が確保できない場合は、ホトマスク、ホト工程を増やし、極低濃度N型不純物導入層、高濃度P型不純物導入層を覆うことで、導入不要な不純物を入れないことが望ましい。   In addition to the above, the impurity introduction method includes a method of mixing an impurity gas at the time of film formation, a method of applying impurities to the semiconductor layer before the gate insulating film is formed, and a thermal diffusion method, but the method is not particularly limited. In addition, activation does not need to be performed after each ion implantation as described above, and can be performed all at once after all the ion implantations are completed. In this embodiment, it should be noted that the same amount of boron as the very low concentration N type impurity introduction layer is introduced into the very low concentration P type impurity introduction layer, and the medium concentration N type impurity introduction into the high concentration P type impurity introduction layer. That is, the same amount of phosphorus is introduced as the layer and the high-concentration N-type impurity introduction layer. These are essentially impurities that do not need to be introduced. In order to maintain the types of majority carriers in the thin film transistor and the electrode, it is necessary to introduce phosphorus and boron in amounts equivalent to those in each layer. This embodiment has the advantage that the photo process can be simplified and the photomask can be reduced. However, many defects may be introduced into the active layer of the P-type thin film transistor. If the characteristics of the P-type thin film transistor cannot be ensured, it is desirable not to introduce unnecessary impurities by increasing the number of photomasks and photo processes and covering the very low concentration N-type impurity introduction layer and the high concentration P-type impurity introduction layer.

図18に示すように、ホト工程によって形成されたホトレジスト膜PRS7を用いて、PIN型トランジスタ上部(領域A)に形成されている導電膜を除去する。   As shown in FIG. 18, the conductive film formed on the upper part of the PIN transistor (region A) is removed using the photoresist film PRS7 formed by the photolithography process.

図19に示すように、ゲート電極の上部に、CVDを用いて層間絶縁INを成膜した後、ホト工程によって形成されたホトレジスト膜PRS8を用いて、電極部分に後述の配線層と電気接続を行うためのコンタクトホールTH1を形成する。層間絶縁膜INは、前記配線層(第二の配線層)と、下層のゲート電極、および半導体層とを絶縁するものであるので、絶縁性があれば、どのような材料の膜でもよい。但し、配線間の寄生容量を低減する必要があるので、低比誘電率、膜応力が小さいなど、厚膜化に対し、プロセス整合性のよいものが望ましい。更に表示機能と両立する場合には、膜の透明性が重要になり、可視光域に対し、透過率の高い材料であることが望ましい。例としては、TEOSガスを原料としたシリコン酸化膜が挙げられる。   As shown in FIG. 19, after the interlayer insulation IN is formed on the upper portion of the gate electrode by using CVD, an electrical connection with a wiring layer to be described later is made on the electrode portion by using the photoresist film PRS8 formed by the photo process. A contact hole TH1 for performing is formed. Since the interlayer insulating film IN insulates the wiring layer (second wiring layer) from the underlying gate electrode and the semiconductor layer, it may be a film of any material as long as it has an insulating property. However, since it is necessary to reduce the parasitic capacitance between the wirings, it is desirable to have a process consistency with respect to a thick film such as a low relative dielectric constant and a small film stress. Furthermore, in order to achieve compatibility with the display function, the transparency of the film is important, and it is desirable that the material has a high transmittance in the visible light region. An example is a silicon oxide film using TEOS gas as a raw material.

図20に示すように、配線用の金属材料を成膜し、ホト行程によって形成されるホトレジストPRS9を用いて、第二の配線層WL2を形成する。 As shown in FIG. 20, a metal material for wiring is formed, and a second wiring layer WL2 is formed using a photoresist PRS9 formed by a photo process.

図21に示すように、CVDにより、絶縁保護膜PASを形成した後、ホト工程によって形成されたホトレジストPRS10によりコンタクトホール位置を決定し、リソグラフィーによりコンタクトホールTH2を形成する。このコンタクトホールTH2は、第2の配線層WL2と液晶表示装置の対向電極CTとを短絡するためのものである。必要であれば、絶縁保護膜PASの形成後、薄膜トランジスタTFTの特性改善のための追加アニールを行なう。絶縁保護膜PASの材料は、前記層間絶縁膜INと同様、絶縁性があればどのような膜でもよい。なお、前記絶縁保護膜PASは、必要に応じて、塗布絶縁膜や絶縁性レジスト材等を用いることによって表面を平坦化するようにしてもよい。   As shown in FIG. 21, after forming the insulating protective film PAS by CVD, the contact hole position is determined by the photoresist PRS10 formed by the photo process, and the contact hole TH2 is formed by lithography. The contact hole TH2 is for short-circuiting the second wiring layer WL2 and the counter electrode CT of the liquid crystal display device. If necessary, after the formation of the insulating protective film PAS, additional annealing for improving the characteristics of the thin film transistor TFT is performed. The insulating protective film PAS may be any film as long as it has an insulating property, like the interlayer insulating film IN. The insulating protective film PAS may be flattened by using a coating insulating film, an insulating resist material, or the like, if necessary.

図22に示すように、透明な低抵抗層を形成した後、ホト工程によって形成されたホトレジストPRS11を用いて、対向電極CTを形成する。対向電極CTにはITO、ZnOなどの透明酸化物が採用される。   As shown in FIG. 22, after forming a transparent low resistance layer, a counter electrode CT is formed using a photoresist PRS11 formed by a photo process. A transparent oxide such as ITO or ZnO is used for the counter electrode CT.

以上の工程を経て、A領域にはPIN型ダイオード、B領域にはN型薄膜トランジスタ、C領域にはP型薄膜トランジスタ、D領域には蓄積容量が形成される。 Through the above steps, a PIN diode is formed in the A region, an N-type thin film transistor is formed in the B region, a P-type thin film transistor is formed in the C region, and a storage capacitor is formed in the D region.

図23および図24は、上述の製造方法を適用させて形成したセンサ1ピクセル分の構成を示す平面図である。図23および図24はいずれも同一の構成として示しているが、図23は、各部材を材料ごとに命名しているのに対し、図24は、各部材を機能ごとに命名している。すなわち、図23において、散在された点で示した部分は半導体層SCを、斜線で示した部分を第一の配線層WL1を、白抜きで示した部分を第二の配線層WL2を示している。また、図24において、図中x方向に延在するセンサリミット線SLLがあり、このセンサリミット線SLLには光センサ素子SLのアノード電極が接続されている。光センサ素子SLのカソード電極には選択スイッチSW1、SW2、SW3のそれぞれの一端が接続されている。選択スイッチSW1の他端は容量素子CP1を介して図中x方向に延在するセンサ列選択線SSLに接続され、選択スイッチSW2の他端は容量素子CP2を介して前記センサ列選択線SSLに接続され、選択スイッチSW1の他端は容量素子CP3を介して前記センサ列選択線SSLに接続されている。また、図中y方向に延在するドレイン信号線DLが形成されている。このドレイン信号線DLは出力バスを兼ねる構成となっている。そして、MIS(Metal Insulator Semiconductor)のトランジスタTrが、前記センサリミット線SSL、センサ列選択線SSL、ドレイン信号線DLで囲まれた領域内に形成されている。前記トランジスタTrのドレイン電極は前記一対のドレイン信号線DLのうち一方のドレイン信号線に接続され、ソース電極は前記一対のドレイン信号線DLのうち他方のドレイン信号線に接続され、ゲート電極は前記光センサ素子SLのカソード電極に接続されている。なお、図25は、図24の構成を示す等価回路で、図24の平面的な構成と幾何学的に対応づけて描画している。   FIG. 23 and FIG. 24 are plan views showing a configuration for one pixel of the sensor formed by applying the above-described manufacturing method. FIG. 23 and FIG. 24 both show the same configuration, but FIG. 23 names each member for each material, whereas FIG. 24 names each member for each function. That is, in FIG. 23, the portions indicated by scattered points indicate the semiconductor layer SC, the portions indicated by diagonal lines indicate the first wiring layer WL1, and the portions indicated by white lines indicate the second wiring layer WL2. Yes. In FIG. 24, there is a sensor limit line SLL extending in the x direction in the figure, and the anode electrode of the optical sensor element SL is connected to the sensor limit line SLL. One end of each of the selection switches SW1, SW2, and SW3 is connected to the cathode electrode of the photosensor element SL. The other end of the selection switch SW1 is connected to a sensor column selection line SSL extending in the x direction in the figure via a capacitive element CP1, and the other end of the selection switch SW2 is connected to the sensor column selection line SSL via a capacitive element CP2. The other end of the selection switch SW1 is connected to the sensor column selection line SSL via the capacitive element CP3. Further, a drain signal line DL extending in the y direction in the figure is formed. The drain signal line DL also serves as an output bus. A transistor Tr of MIS (Metal Insulator Semiconductor) is formed in a region surrounded by the sensor limit line SSL, sensor column selection line SSL, and drain signal line DL. The drain electrode of the transistor Tr is connected to one drain signal line of the pair of drain signal lines DL, the source electrode is connected to the other drain signal line of the pair of drain signal lines DL, and the gate electrode is It is connected to the cathode electrode of the photosensor element SL. 25 is an equivalent circuit showing the configuration of FIG. 24, and is drawn in a geometrical correspondence with the planar configuration of FIG.

図23ないし図24に示す構成は、一実施例に過ぎず、回路の組み合わせ、動作仕様は他にもありうる。ここで重要なのは、複数の容量値の異なる蓄積容量、光センサ素子、薄膜トランジスタの、電極・能動層などの構成要素と工程・薄膜材料との関係にある。図23に示したように、上述した製造方法を適用すると、光センサ素子および薄膜トランジスタの能動層、蓄積容量の下部対向電極は、同一の半導体層によって形成していることにある。また薄膜トランジスタのゲート電極と、蓄積容量の上部対向電極は、同一の配線層(第一の配線層)によって形成していることにある。これにより作製コスト低減に加え、装置の信頼性向上を実現できるからである。また、たとえば容量素子CP2の断面図である図26(図24のXVII−XVII線の断面図に相当する)に示すように、蓄積容量の上部対向電極が配線を兼ね、その配線の下部に蓄積容量が形成されていることにある。これにより、センサ1ピクセル分が占める面積が縮小でき、表示部の開口率向上を実現できるからである。   The configuration shown in FIGS. 23 to 24 is only an example, and there may be other combinations of circuits and operation specifications. What is important here is the relationship between the constituent elements such as electrodes / active layers and the process / thin film material of a plurality of storage capacitors having different capacitance values, photosensor elements, and thin film transistors. As shown in FIG. 23, when the manufacturing method described above is applied, the photosensor element, the active layer of the thin film transistor, and the lower counter electrode of the storage capacitor are formed by the same semiconductor layer. The gate electrode of the thin film transistor and the upper counter electrode of the storage capacitor are formed by the same wiring layer (first wiring layer). This is because the manufacturing cost can be reduced and the reliability of the apparatus can be improved. Further, for example, as shown in FIG. 26 (corresponding to a cross-sectional view taken along line XVII-XVII in FIG. 24) which is a cross-sectional view of the capacitive element CP2, the upper counter electrode of the storage capacitor also serves as a wiring and stores in the lower portion of the wiring. The capacity is formed. This is because the area occupied by one pixel of the sensor can be reduced, and the aperture ratio of the display unit can be improved.

図27ないし図29は、本発明の画像表示装置が液晶表示装置である場合において、上述した基板SUB1と液晶を介して対向配置される基板SUB2の製造方法を示す工程図である。この実施例では、カラー表示用単位画素として赤、緑、青の各カラーフィルタを用いて形成する場合を説明する。   27 to 29 are process diagrams showing a method of manufacturing the substrate SUB2 that is disposed so as to face the substrate SUB1 via the liquid crystal when the image display device of the present invention is a liquid crystal display device. In this embodiment, a case will be described in which red, green, and blue color filters are used as unit pixels for color display.

図27に示すように、たとえばガラスからなる基板SUB2上に、透明な低抵抗層からなる対向電極CTを形成する。そして、遮光膜を形成し、ホト工程によって形成されるホトレジストPRS1'を用いてブラックマトリクスBMを形成する。対向電極CTの形成法、材質は図22で示した方法、材料に揃えると好ましい。遮光膜はクロムをスパッタ法で成膜する方法が一般的であるが、カーボンや、チタン、ニッケル材をスパッタや塗布などで成膜する方法であってもよい。ブラックマトリクスは色の異なるカラーフィルタの境界に設けられ、コントラスト向上、混色防止などの機能を果たす。   As shown in FIG. 27, a counter electrode CT made of a transparent low resistance layer is formed on a substrate SUB2 made of glass, for example. Then, a light shielding film is formed, and a black matrix BM is formed using a photoresist PRS1 ′ formed by a photo process. The formation method and material of the counter electrode CT are preferably the same as those shown in FIG. The light shielding film is generally formed by sputtering chromium, but may be formed by sputtering, coating, or the like using carbon, titanium, or nickel. The black matrix is provided at the boundary of color filters of different colors and functions to improve contrast and prevent color mixing.

図28に示すように、たとえば赤の着色樹脂CFrを塗布し、ホト工程によって形成されるホトレジストPRS2'により、前記3つの画素の領域にうち一つの領域に該着色樹脂を残存させ、この領域に赤色を担当させる画素を形成する。   As shown in FIG. 28, for example, a red colored resin CFr is applied, and the photoresist PRS2 ′ formed by a photo process leaves the colored resin in one of the three pixel regions. A pixel for red is formed.

図29に示すように、たとえば緑の着色樹脂CFgを塗布し、ホト工程によって形成されるホトレジストにより、赤色を担当させた前記画素に隣接する画素の領域に該着色樹脂を残存させ、この領域に緑色を担当させる画素を形成する。そして、青の着色樹脂CFbを塗布し、ホト工程によって形成されるホトレジストにより、緑色を担当させた前記画素に隣接する画素の領域に該着色樹脂を残存させ、この領域に青色を担当させる画素を形成する。   As shown in FIG. 29, for example, a green colored resin CFg is applied, and the colored resin is left in the region of the pixel adjacent to the pixel assigned red by a photoresist formed by a photo process. A pixel for handling green is formed. Then, a blue colored resin CFb is applied, and the photoresist formed by the photo process leaves the colored resin in a pixel area adjacent to the pixel assigned to green, and a pixel assigned to blue in this area. Form.

着色樹脂は一般に顔料をポリイミド樹脂に分散させたものを用いる。これとは別に、光硬化性を持つカラーレジストを採用すると、ホトレジストは不要となる。ホトリソの際、光検知部は感度確保のために、レジストで覆わない(カラーレジストの場合硬化させない)ことが望ましい。そのほか印刷法などがあるが、侵食部を形成できるのであれば、その方法は限定されない。その後の液晶封入工程は公知の方法と同様である。なお、図27ないし図29では、赤、緑、青の順序でカラーフィルタを形成したが、この順序は変更させてもよい。   As the colored resin, generally, a pigment dispersed in a polyimide resin is used. Apart from this, if a color resist having photo-curing properties is employed, a photoresist is not required. At the time of photolithography, it is desirable that the light detection portion is not covered with a resist (not cured in the case of a color resist) in order to ensure sensitivity. There are other printing methods, but the method is not limited as long as the eroded portion can be formed. The subsequent liquid crystal sealing step is the same as a known method. In FIG. 27 to FIG. 29, the color filters are formed in the order of red, green, and blue, but this order may be changed.

図30ないし図32は、本発明の画像表示装置が有機EL表示装置である場合において、各画素における発光層の製造方法を示す工程図である。カラー表示用単位画素として赤、緑、青の各発光層を用いて形成する場合を説明する。   30 to 32 are process diagrams showing a method for manufacturing a light emitting layer in each pixel when the image display device of the present invention is an organic EL display device. A case will be described in which each light emitting layer of red, green, and blue is used as a color display unit pixel.

図30において、基板SUB1の対向電極(アノード電極AT)上に、シャドウマスクSMを用いて、たとえば赤色の発光層ELrを選択的に蒸着し、赤色を担当する画素を形成する。図31に示すように、上述したと同様の工程を繰りかえすことにより、緑色の発光層ELg、青色の発光層ELbを形成することによって、緑色、青色を担当する画素を形成する。図32に示すように、前記それぞれの発光層ELをも被って、カソード電極KTを形成し、必要に応じて封止処理をする。図中符号ECSは封止材を示している。   In FIG. 30, for example, a red light emitting layer ELr is selectively deposited on the counter electrode (anode electrode AT) of the substrate SUB1 using a shadow mask SM to form a pixel in charge of red. As shown in FIG. 31, by repeating the same process as described above, a green light emitting layer ELg and a blue light emitting layer ELb are formed, thereby forming pixels in charge of green and blue. As shown in FIG. 32, a cathode electrode KT is formed so as to cover the respective light emitting layers EL, and a sealing process is performed if necessary. In the figure, the symbol ECS indicates a sealing material.

上述した実施例では、シャドウマスクSMを用いた蒸着法を示したが、溶媒に溶かした材料をインクジェットで吹き付け乾燥させる、インクジェット方式を用いてもよい。いずれの場合においても、隣接するアノード電極AT間に混色防止のための隔壁を設ければ好ましい。また単色の発光体は1層とは限らず、複数層で構成される場合もある。   In the embodiment described above, the vapor deposition method using the shadow mask SM is shown, but an ink jet method in which a material dissolved in a solvent is sprayed and dried by an ink jet may be used. In any case, it is preferable to provide a partition wall for preventing color mixing between adjacent anode electrodes AT. In addition, the monochromatic light emitter is not limited to a single layer, and may be composed of a plurality of layers.

図33ないし図35は本発明の光センサ内蔵画像表示装置の製品への適用例を示した図である。図33は携帯情報端末を示し、図34は携帯電話を示している。図中符号PNLが光センサ内蔵画像表示装置を示している。このような機器への適用によって、タッチパネル、ペン入力などの入力機能を、表示部の視認性、画質を損ねることなく付加することができる。2次元撮像の特性を活かして、指紋検出などにより認証機能も付加することができる。本端末により、直感的な操作、双方向デジタルコンテンツや、安全性の高いモバイルネットバンキングなどのサービスを提供できるようになる。また、図35はデジタルフォトフレームを示している。図中符号PNLが光センサ内蔵画像表示装置を示している。このような機器への適用によって、編集作業等で必要となる入力作業は、タッチパネルを介して行なわれることになり、入力キーなどのインターフェースは不要となる。これにより従来のフォトフレームと同様、デザイン性に優れた製品を提供できるようになる。   FIG. 33 to FIG. 35 are diagrams showing application examples of the image display device with a built-in optical sensor of the present invention. FIG. 33 shows a portable information terminal, and FIG. 34 shows a cellular phone. Reference numeral PNL in the drawing indicates an image display device with a built-in optical sensor. By application to such a device, input functions such as a touch panel and pen input can be added without impairing the visibility and image quality of the display unit. Taking advantage of the characteristics of two-dimensional imaging, an authentication function can be added by fingerprint detection or the like. This terminal will provide services such as intuitive operation, interactive digital content, and highly secure mobile network banking. FIG. 35 shows a digital photo frame. Reference numeral PNL in the drawing indicates an image display device with a built-in optical sensor. By applying to such a device, an input operation required for an editing operation or the like is performed via a touch panel, and an interface such as an input key becomes unnecessary. As a result, similar to the conventional photo frame, it is possible to provide a product with excellent design.

LS……光センサ素子、CP……蓄積容量、RS……リセットスイッチ、DT……検出部、PNL……光センサ内蔵画像表示装置、SUB1、SUB2……絶縁性基板、CH……半導体チップ、FPC……フレキシブル基板、AR……画像表示部、LSG……光センサ素子群、PIX……画素、CCT……周辺駆動回路、GL……ゲート信号線、TFT……薄膜トランジスタ、DL……ドレイン信号線、CT……対向電極、SW1、SW2、SW3……選択スイッチ、OB……出力バス、TS1、TS2、TS3……検出時間、RST……リセット信号、OUT……出力信号、MM……メモリ、MS1、MS2、MS3……メモリ素子、S1、S2、S3……メモリスイッチ、DS(n−2)、DS(n−1)、DS(n)、DS(n+1)……データ出力スイッチ、Tr……トランジスタ素子、BF……バッファ層、SFL……半導体薄膜、SC……半導体層、GI……ゲート絶縁膜、PRS……ホトレジスト、MT……金属膜、IN……層間絶縁膜、WL1……第一の配線層、WL2……第二の配線層、PAS……絶縁保護膜、TH……コンタクトホール、CT……対向電極、SLL……センサリミット線、SSL……センサ列選択線、BM……ブラックマトリックス、CT……対向電極、CFr……赤の着色樹脂、CFg……緑の着色樹脂、CFb……青の着色樹脂、SM……シャドウマスク、ELr……赤色の発光層、ELg……緑色の発光層、ELb……青色の発光層、ECS……封止材。 LS: Optical sensor element, CP: Storage capacitor, RS: Reset switch, DT: Detector, PNL: Image display device with built-in optical sensor, SUB1, SUB2: Insulating substrate, CH: Semiconductor chip, FPC: Flexible substrate, AR: Image display unit, LSG: Photosensor element group, PIX: Pixel, CCT: Peripheral drive circuit, GL: Gate signal line, TFT: Thin film transistor, DL: Drain signal Line, CT ... Counter electrode, SW1, SW2, SW3 ... Selection switch, OB ... Output bus, TS1, TS2, TS3 ... Detection time, RST ... Reset signal, OUT ... Output signal, MM ... Memory , MS1, MS2, MS3... Memory element, S1, S2, S3... Memory switch, DS (n-2), DS (n-1), DS (n), DS (n + 1) Data output switch, Tr ... Transistor element, BF ... Buffer layer, SFL ... Semiconductor thin film, SC ... Semiconductor layer, GI ... Gate insulating film, PRS ... Photoresist, MT ... Metal film, IN ... Interlayer insulating film, WL1 ... first wiring layer, WL2 ... second wiring layer, PAS ... insulating protective film, TH ... contact hole, CT ... counter electrode, SLL ... sensor limit line, SSL ... Sensor row selection line, BM: Black matrix, CT: Counter electrode, CFr ... Red colored resin, CFg ... Green colored resin, CFb ... Blue colored resin, SM ... Shadow mask, ELr ... ... red light emitting layer, ELg ... green light emitting layer, ELb ... blue light emitting layer, ECS ... sealing material.

Claims (9)

RGBのいずれかにそれぞれ対応する第1画素、第2画素、第3画素がサブピクセルとして横方向に連続して配置された画像表示装置において、
同一絶縁性基板上に形成され、前記絶縁性基板上にマトリクス状に配置された光センサ素子群と、前記光センサ素子群を2次元撮像装置として機能させる付加回路とで構成されている光センサ内蔵する画像表示装置であって、
前記サブピクセル3つ分で1ピクセルを構成し、2次元撮像装置を構成している1ピクセル分の中に、少なくとも個の光センサ素子と、前記光センサ素子で生成された電荷を蓄積する少なくとも個の容量値が異なる蓄積容量を備え
前記サブピクセルのサイズが前記第1画素、第2画素、第3画素の順に順次大きくなり、横方向に該サブピクセルに対応して配置された蓄積容量のサイズが前記第1画素に対応する容量、前記第2画素に対応する容量、前記第3画素に対応する容量の順に順次大きくなることを特徴とする光センサ内蔵画像表示装置。
In the image display device in which the first pixel, the second pixel, and the third pixel respectively corresponding to any of RGB are continuously arranged in the horizontal direction as sub-pixels.
An optical sensor that is formed on the same insulating substrate, and that includes an optical sensor element group arranged in a matrix on the insulating substrate, and an additional circuit that causes the optical sensor element group to function as a two-dimensional imaging device. An image display device with a built- in
The three subpixels constitute one pixel, and at least three photosensor elements and charges generated by the photosensor elements are accumulated in one pixel constituting the two-dimensional imaging device. With at least three different storage capacities ,
The size of the sub-pixel sequentially increases in the order of the first pixel, the second pixel, and the third pixel, and the size of the storage capacitor disposed corresponding to the sub-pixel in the horizontal direction corresponds to the capacitor corresponding to the first pixel. An image display device with a built-in photosensor , wherein the capacitance corresponding to the second pixel and the capacitance corresponding to the third pixel are sequentially increased .
前記1ピクセル分の中に、1個の光センサ素子と、少なくとも2個の蓄積容量と、前記各蓄積容量のそれぞれに前記光センサ素子で生成された電荷を蓄積させる複数の選択スイッチを備えることを特徴とする請求項1に記載の光センサ内蔵画像表示装置。   One photosensor element, at least two storage capacitors, and a plurality of selection switches for storing the charges generated by the photosensor elements in each of the storage capacitors in the one pixel. The image display device with a built-in optical sensor according to claim 1. 前記1ピクセル分の中に、光センサ素子と、蓄積容量と、前記蓄積容量に前記光センサ素子で生成された電荷を出力させる選択スイッチを、複数組備えることを特徴とする請求項1に記載の光センサ内蔵画像表示装置。   2. The device according to claim 1, further comprising: a plurality of sets of selection switches for outputting a photosensor element, a storage capacitor, and a charge generated by the photosensor element to the storage capacitor in the one pixel. Image sensor with built-in photosensor. 前記1ピクセル分の中に、光センサ素子と、前記光センサ素子で生成された電荷を蓄積させる蓄積容量を、複数組備え、
それぞれの組の蓄積容量に蓄積された電荷は、前記画像表示領域の周縁部に形成された選択スイッチを介して、出力バスに取り出せるようにしたことを特徴とする請求項1に記載の光センサ内蔵画像表示装置。
A plurality of sets of photosensor elements and storage capacitors for accumulating electric charges generated by the photosensor elements in the one-pixel portion,
2. The optical sensor according to claim 1, wherein charges accumulated in the respective storage capacitors can be taken out to an output bus via a selection switch formed in a peripheral portion of the image display area. Built-in image display device.
それぞれの組の蓄積容量に蓄積された電荷を前記選択スイッチに導く配線は、前記画像表示装置のドレイン信号線を兼ねて構成したことを特徴とする請求項4に記載の光センサ内蔵画像表示装置。   5. The image display device with a built-in optical sensor according to claim 4, wherein the wiring for guiding charges accumulated in the respective storage capacitors to the selection switch also serves as a drain signal line of the image display device. . 光センサ素子と蓄積容量からなる組と、この組に対応して形成され前記選択スイッチに接続される前記配線との間に、信号増幅のための素子を備えることを特徴とする請求項4に記載の光センサ内蔵画像表示装置。   5. An element for signal amplification is provided between a set of a photosensor element and a storage capacitor and a wiring formed corresponding to the set and connected to the selection switch. The image display device with a built-in optical sensor. 前記1ピクセルの中に形成される蓄積容量のそれぞれは、それらの一方の電極は、絶縁膜の上面に形成された配線の一部として形成され、他方の電極は、前記配線の下方であって、前記絶縁膜の下層に形成されていることを特徴とする請求項1に記載の光センサ内蔵画像表示装置。   Each of the storage capacitors formed in the one pixel has one electrode formed as a part of the wiring formed on the upper surface of the insulating film, and the other electrode below the wiring. The image display device with a built-in optical sensor according to claim 1, wherein the image display device is formed in a lower layer of the insulating film. 前記光センサ素子を構成する能動層、前記選択スイッチを構成する能動層、および蓄積容量を構成する一方の電極は、同層に形成された半導体薄膜からなっていることを特徴とする請求項1に記載の光センサ内蔵画像表示装置。   2. The active layer constituting the optical sensor element, the active layer constituting the selection switch, and one electrode constituting the storage capacitor are made of a semiconductor thin film formed in the same layer. 2. An image display device with a built-in optical sensor. 前記半導体薄膜は、多結晶シリコン薄膜、多結晶ゲルマニウム薄膜、もしくは多結晶シリコンゲルマニウム薄膜のいずれかで構成されていることを特徴とする請求項8に記載の光センサ内蔵画像表示装置。   9. The image display device with a built-in optical sensor according to claim 8, wherein the semiconductor thin film is composed of any one of a polycrystalline silicon thin film, a polycrystalline germanium thin film, and a polycrystalline silicon germanium thin film.
JP2009157428A 2009-07-02 2009-07-02 Image display device with built-in optical sensor Active JP5330124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009157428A JP5330124B2 (en) 2009-07-02 2009-07-02 Image display device with built-in optical sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009157428A JP5330124B2 (en) 2009-07-02 2009-07-02 Image display device with built-in optical sensor

Publications (2)

Publication Number Publication Date
JP2011013926A JP2011013926A (en) 2011-01-20
JP5330124B2 true JP5330124B2 (en) 2013-10-30

Family

ID=43592736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009157428A Active JP5330124B2 (en) 2009-07-02 2009-07-02 Image display device with built-in optical sensor

Country Status (1)

Country Link
JP (1) JP5330124B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538846B2 (en) 2019-07-30 2022-12-27 Samsung Electronics Co., Ltd. Display, electronic device having the display, and method of estimating bio-information using the electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621939B2 (en) * 2011-10-20 2014-11-12 株式会社島津製作所 2D image detector
CN109031823B (en) * 2018-07-31 2023-06-30 Oppo广东移动通信有限公司 Display screen, electronic equipment and control method thereof
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723800B2 (en) * 2003-08-18 2011-07-13 東芝モバイルディスプレイ株式会社 Method for manufacturing array substrate
JP2005345286A (en) * 2004-06-03 2005-12-15 Seiko Epson Corp Optical sensor, optical sensor output processing method, display device and electronic equipment
JP2006244218A (en) * 2005-03-04 2006-09-14 Toshiba Matsushita Display Technology Co Ltd Display device with built-in sensor
JP2007304519A (en) * 2006-05-15 2007-11-22 Epson Imaging Devices Corp Liquid crystal display device
CN101681042B (en) * 2007-07-13 2013-07-24 夏普株式会社 Liquid crystal display device
JP2009135260A (en) * 2007-11-30 2009-06-18 Sony Corp Optical sensor and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538846B2 (en) 2019-07-30 2022-12-27 Samsung Electronics Co., Ltd. Display, electronic device having the display, and method of estimating bio-information using the electronic device

Also Published As

Publication number Publication date
JP2011013926A (en) 2011-01-20

Similar Documents

Publication Publication Date Title
US11275476B2 (en) Touch sensing unit and display device including the same
US11728354B2 (en) Electronic device
US10579195B2 (en) Optical-capacitive sensor panel device and method for manufacturing same
KR101095720B1 (en) Display device having image sensor
JP5174988B2 (en) Circuit board and display device
KR101631984B1 (en) Light sensing circuit, method of fabricating the light sensing circuit, and optical touch panel including the light sensing circuit
US7999259B2 (en) Display device having a photodiode whose p region has an edge width different than that of the n region
CN108595041A (en) Touch control display panel
CN106851136A (en) Picture pick-up device and camera system
US9035405B2 (en) Active matrix image sensing panel and apparatus
JP5330124B2 (en) Image display device with built-in optical sensor
TWI409533B (en) Touch display panel
US8426937B2 (en) Light sensor and display
US11953372B2 (en) Optical sensing device
JP5329938B2 (en) Image display device with built-in sensor
CN110850653A (en) Pixel unit, liquid crystal display screen and fingerprint identification method
US20230083612A1 (en) Display device
JP2012160743A (en) Image sensor and electronic apparatus
TW202240375A (en) Capacitive sensor
CN115715133A (en) Display backboard and electronic device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5330124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350