JP2009135260A

JP2009135260A - Optical sensor and display device

Info

Publication number: JP2009135260A
Application number: JP2007309912A
Authority: JP
Inventors: Takeshi Yamanaka; 剛山中; Ryoichi Ito; 良一伊藤; Mitsuru Tateuchi; 満建内; Tsutomu Harada; 勉原田; Yoshiharu Nakajima; 義晴仲島; Yasuto Maki; 康人真城
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-11-30
Filing date: 2007-11-30
Publication date: 2009-06-18

Abstract

<P>PROBLEM TO BE SOLVED: To reduce generation of noise by blocking direct light from a backlight without spoiling sensor sensitivity. <P>SOLUTION: An optical sensor according to the invention uses, as a photodetecting element 15, a thin film transistor which has a gate electrode 17 and a semiconductor film 20 formed opposite the gate electrode 17 through a gate insulating film 18 interposed therebetween and a source region 22, a channel region 21 and a drain region 23, wherein the gate electrode 17 has a light reflecting surface on a side opposed to the channel region 21 which is arranged in a region shielded by the gate electrode 17 from light made incident as a noise component, the channel region 21 including a drain end 21d closer to a gate center position Pc than a source end 21s in a gate length direction of the gate electrode 17. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、光センサ及び表示装置に関し、特に、半導体膜を用いた光センサとこれを備える表示装置に関する。 The present invention relates to an optical sensor and a display device, and more particularly, to an optical sensor using a semiconductor film and a display device including the optical sensor.

現在、表示装置自体に座標入力機能を設けた技術がいくつか提案されている。例えば、感圧式タッチパネル（特許文献１，２）や電磁誘導型タッチパネル（特許文献３）などが知られている。しかし、この種の座標入力機能付きの表示装置は、小型化が困難であるとともに、座標入力機能を持たない通常の表示装置と比較してコストが高いという欠点があった。 Currently, several techniques have been proposed in which the display device itself is provided with a coordinate input function. For example, a pressure-sensitive touch panel (Patent Documents 1 and 2) and an electromagnetic induction touch panel (Patent Document 3) are known. However, this type of display device with a coordinate input function is difficult to miniaturize and has a drawback of high cost compared to a normal display device without a coordinate input function.

そこで近年においては、光センサを備えた表示装置が提案されている。具体的には、光センサの受光素子を表示装置の各画素に設け、当該受光素子への入射光を検知することにより、表示装置内の座標を特定するものが知られている（例えば、特許文献４，５）。光センサを備える表示装置は、小型化やコスト低減だけでなく、多点座標入力や面積入力が可能になるという利点も有している。 Therefore, in recent years, a display device including an optical sensor has been proposed. Specifically, it is known that a light receiving element of a light sensor is provided in each pixel of a display device, and coordinates in the display device are specified by detecting incident light on the light receiving element (for example, patents). References 4, 5). A display device including an optical sensor has an advantage that not only miniaturization and cost reduction but also multipoint coordinate input and area input are possible.

光センサを内蔵する表示装置は、受光素子の光活性層に表示装置外部からの光（以下、「外光」と記す）が入射することで発生する電子正孔対により、光電流が生成される仕組みになっている。このため、表示装置のバックライトからの直接光（以下、「バックライト光」と記す）が受光素子の光活性層に入射すると、これがノイズ成分となる。そこで、バックライトからの直接光を金属膜で遮蔽することにより、ノイズの発生を防止する技術が提案されている（例えば、特許文献６，７）。 In a display device incorporating a photosensor, photocurrent is generated by electron-hole pairs generated when light from the outside of the display device (hereinafter referred to as “external light”) enters the photoactive layer of the light receiving element. It has become a mechanism. Therefore, when direct light from the backlight of the display device (hereinafter referred to as “backlight light”) enters the photoactive layer of the light receiving element, this becomes a noise component. Therefore, a technique for preventing the generation of noise by shielding direct light from the backlight with a metal film has been proposed (for example, Patent Documents 6 and 7).

特開２００２−１４９０８５号公報JP 2002-149085 A 特開２００２−４１２４４号公報JP 2002-41244 A 特開平１１−１３４１０５号公報JP 11-134105 A 特開２００４−３１８０６７号公報JP 2004-318067 A 特開２００４−３１８８１９号公報JP 2004-318819 A 特開２００４−１４０３３８号公報JP 2004-140338 A 特開２００４−４５８７９号公報JP 2004-45879 A

しかしながら、バックライト光を金属膜で遮蔽するには、平面的に見て光活性層を金属膜と重なり合うように配置する必要がある。このため、受光素子に関する寄生容量が増大し、光センサの感度が低下してしまう。 However, in order to shield the backlight light with the metal film, it is necessary to dispose the photoactive layer so as to overlap the metal film in plan view. For this reason, the parasitic capacitance regarding a light receiving element increases, and the sensitivity of an optical sensor will fall.

本発明の主たる目的は、センサ感度を損なうことなく、バックライトからの直接光を遮蔽し、ノイズの発生を低減させることができる光センサとこれを備える表示装置を提供することにある。 A main object of the present invention is to provide a photosensor capable of shielding direct light from a backlight and reducing noise generation without impairing sensor sensitivity, and a display device including the photosensor.

本発明に係る光センサは、
ゲート電極と、前記ゲート電極とゲート絶縁膜を介して対向する状態に形成されるとともに、ソース領域、チャネル領域及びドレイン領域を有する半導体層と、を備える薄膜トランジスタを受光素子に用いた光センサであって、
前記ゲート電極は、前記チャネル領域と対向する側の面を光反射面とし、
前記チャネル領域は、ノイズ成分となる光の入射に対して前記ゲート電極により遮光される領域内に配置され、
前記ゲート電極のゲート長方向において、前記チャネル領域のドレイン領域側の端部は前記チャネル領域のソース領域側の端部よりもゲート中心位置寄りに配置されている
ことを特徴としている。 The optical sensor according to the present invention is
An optical sensor using a thin film transistor as a light receiving element, which includes a gate electrode and a semiconductor layer having a source region, a channel region, and a drain region. And
The gate electrode has a light reflecting surface on the side facing the channel region,
The channel region is disposed in a region shielded by the gate electrode with respect to incidence of light that becomes a noise component,
In the gate length direction of the gate electrode, the end of the channel region on the drain region side is arranged closer to the gate center position than the end of the channel region on the source region side.

本発明に係る表示装置は、
基板上に画素部と共に光センサが設けられた表示装置であって、
前記光センサは、
ゲート電極と、前記ゲート電極とゲート絶縁膜を介して対向する状態に形成されるとともに、ソース領域、チャネル領域及びドレイン領域を有する半導体層と、を備える薄膜トランジスタを受光素子に用いたもので、
前記ゲート電極は、前記チャネル領域と対向する側の面を光反射面とし、
前記チャネル領域は、ノイズ成分となる光の入射に対して前記ゲート電極により遮光される領域内に配置され、
前記ゲート電極のゲート長方向において、前記チャネル領域のドレイン領域側の端部は前記チャネル領域のソース領域側の端部よりもゲート中心位置寄りに配置されている
ことを特徴としている。 A display device according to the present invention includes:
A display device in which a photosensor is provided together with a pixel portion on a substrate,
The light sensor is
A thin film transistor including a gate electrode and a semiconductor layer having a source region, a channel region, and a drain region formed in a state of being opposed to the gate electrode through a gate insulating film is used for a light receiving element.
The gate electrode has a light reflecting surface on the side facing the channel region,
The channel region is disposed in a region shielded by the gate electrode with respect to incidence of light that becomes a noise component,
In the gate length direction of the gate electrode, the end of the channel region on the drain region side is arranged closer to the gate center position than the end of the channel region on the source region side.

本発明に係る光センサとこれを備える表示装置においては、受光素子の光活性層となるチャネル領域の中で、電子正孔対の主な発生源となるドレイン領域側の端部を、ソース領域側の端部よりもゲート中心位置寄りに配置することにより、ノイズ成分となる光の入射に伴う、チャネル領域での電子正孔対の発生が有効に抑えられる。また、ゲート電極のチャネル領域に対向する側の面を光反射面とすることにより、上記電子正孔対の主な発生源となるドレイン領域側の端部に効率良く光が照射される。 In the photosensor according to the present invention and the display device including the photosensor, the end on the drain region side, which is the main source of electron-hole pairs, in the channel region serving as the photoactive layer of the light receiving element, By disposing nearer to the gate center position than the end portion on the side, generation of electron-hole pairs in the channel region due to incidence of light as noise components can be effectively suppressed. In addition, by making the surface of the gate electrode facing the channel region a light reflecting surface, light is efficiently applied to the end of the drain region, which is the main source of the electron-hole pairs.

本発明によれば、受光素子の光活性層となるチャネル領域の中で、電子正孔対の主な発生源となるドレイン領域側の端部に対し、ノイズ成分となる光の入射をゲート電極による遮光効果によって防止できる一方、ゲート電極の光反射面でセンシングに必要な光を効率良く入射させることができる。このため、センサ感度を損なうことなく、ノイズ成分の光を遮蔽し、ノイズの発生を低減させることが可能となる。 According to the present invention, in the channel region that becomes the photoactive layer of the light receiving element, the light that becomes the noise component is incident on the end on the drain region side that is the main source of electron-hole pairs. On the other hand, light necessary for sensing can be efficiently incident on the light reflecting surface of the gate electrode. For this reason, it is possible to shield the noise component light without impairing the sensor sensitivity and reduce the generation of noise.

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the technical scope of the present invention is not limited to the embodiments described below, and various modifications and improvements have been made within the scope of deriving specific effects obtained by the constituent requirements of the invention and combinations thereof. Also includes form.

＜表示装置の全体構成＞
図１は本発明に係る表示装置の全体構成を示すブロック図である。この表示装置１は、表示パネル２と、バックライト３と、表示ドライブ回路４と、受光ドライブ回路５と、画像処理部６と、アプリケーションプログラム実行部７とを備えている。 <Overall configuration of display device>
FIG. 1 is a block diagram showing the overall configuration of a display device according to the present invention. The display device 1 includes a display panel 2, a backlight 3, a display drive circuit 4, a light receiving drive circuit 5, an image processing unit 6, and an application program execution unit 7.

表示装置１は、表示パネル２に液晶パネルを用いた液晶表示装置（ＬＣＤ（Liquid Crystal Display））からなるものである。表示パネル２は、画像を表示するための表示領域８を有している。表示パネル２の表示領域８には複数の画素が全面に渡ってマトリクス状に配置されている。表示パネル２は、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する。また、表示領域８には、表示パネル２の表示面（画面）に接触又は近接する物体を検出する光センサが設けられている。この光センサは、例えば、指やスタイラスペン等による表示領域８内での座標入力や、表示パネル２の表示面近くの物体の撮像、さらには表示パネル２が設置されている環境の明るさ検知などを可能にするものである。 The display device 1 is a liquid crystal display device (LCD (Liquid Crystal Display)) using a liquid crystal panel as the display panel 2. The display panel 2 has a display area 8 for displaying an image. In the display area 8 of the display panel 2, a plurality of pixels are arranged in a matrix over the entire surface. The display panel 2 displays an image such as a predetermined graphic or character based on display data while performing a line sequential operation. The display area 8 is provided with an optical sensor that detects an object that is in contact with or close to the display surface (screen) of the display panel 2. This optical sensor, for example, inputs coordinates in the display area 8 using a finger or a stylus pen, images an object near the display surface of the display panel 2, and further detects the brightness of the environment in which the display panel 2 is installed. Etc. are possible.

バックライト３は、表示パネル２に画像を表示するための光源となるものである。バックライト３は、例えば複数の発光ダイオードを面内に配列した構成となっている。バックライト３は、表示パネル２の動作タイミングに同期した所定のタイミングで、高速に発光ダイオードのオン・オフ動作を行なう。 The backlight 3 serves as a light source for displaying an image on the display panel 2. The backlight 3 has a configuration in which, for example, a plurality of light emitting diodes are arranged in a plane. The backlight 3 performs the on / off operation of the light emitting diode at high speed at a predetermined timing synchronized with the operation timing of the display panel 2.

表示ドライブ回路４は、表示パネル２において表示データに基づく画像が表示されるように（表示動作を行なうように）、表示パネル２の駆動（線順次動作の駆動）を行なう回路である。 The display drive circuit 4 is a circuit that drives the display panel 2 (drives a line sequential operation) so that an image based on the display data is displayed on the display panel 2 (to perform a display operation).

受光ドライブ回路５は、表示パネル２において受光データが得られるように（物体の接触や近接を感知するように）、表示パネル２の駆動を行なう（線順次動作の駆動を行なう）回路である。受光ドライブ回路５はフレームメモリ９を有している。各画素での受光データは、例えばフレーム単位でフレームメモリ９に蓄積された後、画像処理部１１に出力される。 The light receiving drive circuit 5 is a circuit that drives the display panel 2 (drives line-sequential operation) so that light receiving data can be obtained on the display panel 2 (so as to detect contact or proximity of an object). The light receiving drive circuit 5 has a frame memory 9. The light reception data at each pixel is output to the image processing unit 11 after being stored in the frame memory 9 in units of frames, for example.

画像処理部６は、受光ドライブ回路５から出力される受光データに基づいて所定の画像処理（演算処理）を行ない、表示パネル２に接触又は近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。 The image processing unit 6 performs predetermined image processing (arithmetic processing) based on the light reception data output from the light reception drive circuit 5, and information (position coordinate data, object shape, Data related to size) is detected and acquired.

アプリケーションプログラム実行部７は、画像処理部６による検出結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば画像処理部６で検出した物体の位置座標を表示データに含むようにし、表示パネル２上に表示させるものなどが挙げられる。アプリケーションプログラム実行部７で生成される表示データは、表示ドライブ回路４に供給される。 The application program execution unit 7 executes processing according to predetermined application software based on the detection result by the image processing unit 6. For example, the display program includes the position coordinates of the object detected by the image processing unit 6. And those displayed on the display panel 2. Display data generated by the application program execution unit 7 is supplied to the display drive circuit 4.

＜表示領域の回路構成＞
図２は表示パネルの表示領域における回路構成を示す図である。図示のように、表示領域８には、画素部１１と、光センサ１２とが設けられている。画素部１１と光センサ１２は、それぞれ表示領域８に複数設けられるものである。また、複数の画素部１１は、表示領域８全体に渡ってマトリクス状に配置され、複数の光センサ１２も、表示領域８全体に渡ってマトリクス状に配置される。具体的には、表示パネル２の垂直走査方向（タテ方向）において、例えば図３に示すように、画素部１１と光センサ１２が交互に並ぶように配置される。光センサ１２の配置に関しては、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色成分に対応するサブ画素と１：１の関係で光センサ１２を配置してもよいし、ＲＧＢの３つのサブ画素を組としたメイン画素と１：１の関係で光センサ１２を配置してもよし、複数のメイン画素につき１個の光センサ１２を配置してもよい。また、表示領域８の全体ではなく、表示領域８の一部（所定部位）に限定して光センサ１２を設けてもよい。 <Circuit configuration of display area>
FIG. 2 is a diagram showing a circuit configuration in the display area of the display panel. As illustrated, the display area 8 is provided with a pixel portion 11 and an optical sensor 12. A plurality of pixel units 11 and optical sensors 12 are provided in the display area 8. The plurality of pixel portions 11 are arranged in a matrix over the entire display area 8, and the plurality of photosensors 12 are also arranged in a matrix over the entire display area 8. Specifically, in the vertical scanning direction (vertical direction) of the display panel 2, for example, as shown in FIG. 3, the pixel units 11 and the optical sensors 12 are arranged alternately. Regarding the arrangement of the photosensors 12, the photosensors 12 may be arranged in a 1: 1 relationship with the sub-pixels corresponding to each of the red (R), green (G), and blue (B) color components. The photosensor 12 may be arranged in a 1: 1 relationship with the main pixel in which three sub-pixels are set, or one photosensor 12 may be arranged for a plurality of main pixels. Moreover, you may provide the optical sensor 12 limited to a part (predetermined site | part) of the display area 8 instead of the whole display area 8. FIG.

画素部１１は、表示領域８内において、水平方向に複数配線される走査線１１ａと垂直方向に複数配線される信号線１１ｂとの各交差部に配置される。各画素部１１には、例えば画素駆動用のスイッチング素子となる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）Ｔｒが設けられている。 In the display area 8, the pixel unit 11 is disposed at each intersection of a plurality of scanning lines 11 a wired in the horizontal direction and a plurality of signal lines 11 b wired in the vertical direction. Each pixel unit 11 is provided with a thin film transistor (TFT) Tr serving as a pixel driving switching element, for example.

薄膜トランジスタＴｒは、ゲートが走査線１１ａに接続され、ソース／ドレインの一方が信号線１１ｂに接続され、ソース／ドレインの他方が画素電極１１ｃに接続されている。また、各画素部１１には、全ての画素部１１に共通電位Ｖcomを与える共通電極１１ｄが設けられている。 The thin film transistor Tr has a gate connected to the scanning line 11a, one source / drain connected to the signal line 11b, and the other source / drain connected to the pixel electrode 11c. Each pixel unit 11 is provided with a common electrode 11d that applies a common potential Vcom to all the pixel units 11.

そして、走査線１１ａを介して供給される駆動信号に基づいて薄膜トランジスタＴｒがオン・オフ動作し、オン状態のときに信号線１１ｂから供給される表示信号に基づいて画素電極１１ｃに画素電圧が印加され、画素電極１１ｃと共通電極１１ｄとの間の電界によって液晶層が駆動される構成となっている。 Then, the thin film transistor Tr is turned on / off based on a drive signal supplied via the scanning line 11a, and a pixel voltage is applied to the pixel electrode 11c based on a display signal supplied from the signal line 11b in the on state. The liquid crystal layer is driven by the electric field between the pixel electrode 11c and the common electrode 11d.

一方、光センサ１２は、薄膜トランジスタを用いた受光素子１５を備えている。受光素子１５は、例えば、上記画素部１１の薄膜トランジスタＴｒと同一層（同一工程）を用いて構成されるものである。すなわち、画素部１１を例えば透明なガラス基板上に設けるものとすると、光センサ１２は、当該ガラス基板上に画素部１１と共に設けられるものである。その場合、画素部１１と光センサ１２がそれぞれ薄膜トランジスタを用いて構成され、この薄膜トランジスタが基板上にアレイ状に設けられることから、当該基板はＴＦＴアレイ基板又は駆動基板とも呼ばれる。上記表示パネル２は、ＴＦＴアレイ基板と対向基板（例えば、カラーフィルタ層が形成されたカラーフィルタ基板）との間に液晶層を封入して挟持することにより構成されるものである。 On the other hand, the optical sensor 12 includes a light receiving element 15 using a thin film transistor. The light receiving element 15 is configured using, for example, the same layer (same process) as the thin film transistor Tr of the pixel unit 11. That is, if the pixel unit 11 is provided on, for example, a transparent glass substrate, the optical sensor 12 is provided together with the pixel unit 11 on the glass substrate. In that case, each of the pixel portion 11 and the optical sensor 12 is configured using a thin film transistor, and the thin film transistor is provided in an array on the substrate. Therefore, the substrate is also referred to as a TFT array substrate or a driving substrate. The display panel 2 is configured by enclosing and sandwiching a liquid crystal layer between a TFT array substrate and a counter substrate (for example, a color filter substrate on which a color filter layer is formed).

受光素子１５には、電源電圧ＶＤＤが供給されるようになっている。また、受光素子１５には、リセット用のスイッチング素子１２ａとコンデンサ（蓄積容量）１２ｂが接続されている。受光素子１５は、光の入射（照射）によって電子正孔対を発生することにより、受光量に応じた光電流を生成するものである。この光電流による信号電荷は、受光信号としてコンデンサ１２ｂに蓄積される。スイッチング素子１２ａは、コンデンサ１２ｂに蓄積された電荷を所定のタイミングでリセットする。コンデンサ１２ｂに蓄積された電荷は、読み出し用のスイッチング素子１２ｃがオンとなるタイミングで、バッファアンプ１２ｄを介して受光信号配線１２ｅに供給（読み出し）され、外部へ出力される。リセット用のスイッチング素子１２ａのオン・オフ動作は、リセット制御線１２ｆにより供給されるリセット信号により制御される。また、読み出し用のスイッチング素子１２ｃのオン・オフ動作は、読み出し制御線１２ｇにより供給される読み出し信号により制御される。 The light receiving element 15 is supplied with a power supply voltage VDD. The light receiving element 15 is connected to a reset switching element 12a and a capacitor (storage capacitor) 12b. The light receiving element 15 generates a photocurrent corresponding to the amount of received light by generating electron-hole pairs upon incidence (irradiation) of light. The signal charge due to this photocurrent is accumulated in the capacitor 12b as a light receiving signal. The switching element 12a resets the electric charge accumulated in the capacitor 12b at a predetermined timing. The charge accumulated in the capacitor 12b is supplied (read out) to the light receiving signal line 12e via the buffer amplifier 12d at the timing when the switching element 12c for reading is turned on, and is output to the outside. The on / off operation of the reset switching element 12a is controlled by a reset signal supplied by a reset control line 12f. The on / off operation of the read switching element 12c is controlled by a read signal supplied from the read control line 12g.

＜第１実施形態＞
図４は本発明の第１実施形態に係る光センサの主要部を示す断面図である。光センサは、ｎチャネル型の薄膜トランジスタ（ＭＯＳトランジスタ）構造を有する受光素子１５を用いて構成されている。受光素子１５は、例えば透明なガラス基板などのように、光透過性を有する基板１６をベースに形成されている。基板１６の下面は、前述したバックライト３（図１参照）と対向する状態で配置される。このため、バックライト光（バックライト３からの直接光）は、図中矢印で示すように、基板１６の基板面に対して垂直な向きで入射するとともに、この基板１６を通して受光素子１５内に進入するようになっている。 <First Embodiment>
FIG. 4 is a cross-sectional view showing the main part of the photosensor according to the first embodiment of the present invention. The optical sensor is configured using a light receiving element 15 having an n-channel thin film transistor (MOS transistor) structure. The light receiving element 15 is formed based on a substrate 16 having optical transparency such as a transparent glass substrate. The lower surface of the substrate 16 is disposed so as to face the above-described backlight 3 (see FIG. 1). For this reason, the backlight light (direct light from the backlight 3) is incident in a direction perpendicular to the substrate surface of the substrate 16 as shown by an arrow in the figure, and enters the light receiving element 15 through the substrate 16. It is designed to enter.

基板１６上には、薄膜トランジスタの構成要素として、ゲート電極１７、ゲート絶縁膜１８、半導体膜２０等が形成されている。ゲート電極１７は、基板１６の上面に形成されている。ゲート電極１７は、例えばアルミニウムや高融点金属などの光反射性材料を用いて構成されている。ゲート電極１７は、２層構造のゲート絶縁膜１８によって覆われている。ゲート絶縁膜１８は、ゲート電極１７を覆う状態で基板１６の上面に積層形成されている。ゲート絶縁膜１８は、光透過性の成膜材料として、例えば基板１６側から順にＳｉＮｘ（窒化シリコン）膜とＳｉＯｘ（酸化シリコン）膜を順に積層してなるものである。半導体膜２０は、ゲート絶縁膜１８の最上面に、ゲート電極１７を跨ぐ状態で形成されている。 On the substrate 16, a gate electrode 17, a gate insulating film 18, a semiconductor film 20, and the like are formed as constituent elements of the thin film transistor. The gate electrode 17 is formed on the upper surface of the substrate 16. The gate electrode 17 is configured using a light reflective material such as aluminum or a refractory metal. The gate electrode 17 is covered with a gate insulating film 18 having a two-layer structure. The gate insulating film 18 is laminated on the upper surface of the substrate 16 so as to cover the gate electrode 17. The gate insulating film 18 is formed by laminating, for example, a SiNx (silicon nitride) film and a SiOx (silicon oxide) film in order from the substrate 16 side as a light-transmitting film forming material. The semiconductor film 20 is formed on the uppermost surface of the gate insulating film 18 so as to straddle the gate electrode 17.

半導体膜２０は、例えば多結晶シリコンからなる薄膜である。半導体膜２０は、基板１６の厚み方向において、ゲート絶縁膜１８を介してゲート電極１７と対向する状態に配置されている。このため、ゲート電極１７と半導体膜２０との間にはゲート絶縁膜１８が介在している。また、半導体膜２０は、ゲート長方向（図の左右方向）において、チャネル領域２１と、ソース領域２２と、ドレイン領域２３に区分されている。ソース領域２２とドレイン領域２３は、チャネル領域２１の両側に配置されている。このため、チャネル領域２１は、ソース領域２２とドレイン領域２３の間に挟まれた状態で配置されている。ソース領域２２は、低濃度領域２２ａと高濃度領域２２ｂに区分されている。同様に、ドレイン領域２３は、低濃度領域２３ａと高濃度領域２３ｂに区分されている。ソース／ドレインの各低濃度領域２２ａ，２３ａは、チャネル領域２１の両側に当該チャネル領域２１に隣接するように形成されている。また、ソース／ドレインの各高濃度領域２２ｂ，２３ｂは、それぞれに対応する低濃度領域２２ａ，２３ａに隣接するように形成されている。 The semiconductor film 20 is a thin film made of, for example, polycrystalline silicon. The semiconductor film 20 is disposed so as to face the gate electrode 17 with the gate insulating film 18 interposed therebetween in the thickness direction of the substrate 16. For this reason, the gate insulating film 18 is interposed between the gate electrode 17 and the semiconductor film 20. The semiconductor film 20 is divided into a channel region 21, a source region 22, and a drain region 23 in the gate length direction (left-right direction in the figure). The source region 22 and the drain region 23 are disposed on both sides of the channel region 21. For this reason, the channel region 21 is arranged in a state of being sandwiched between the source region 22 and the drain region 23. The source region 22 is divided into a low concentration region 22a and a high concentration region 22b. Similarly, the drain region 23 is divided into a low concentration region 23a and a high concentration region 23b. The low concentration regions 22 a and 23 a of the source / drain are formed on both sides of the channel region 21 so as to be adjacent to the channel region 21. The source / drain high concentration regions 22b and 23b are formed adjacent to the corresponding low concentration regions 22a and 23a.

半導体膜２０のチャネル領域２１は、ｎＭＯＳ構造の薄膜トランジスタを用いた受光素子１５において、光の入射（照射）によって電子正孔対を発生する光活性層となるものである。半導体膜２０のソース領域２２及びドレイン領域２３は、それぞれ不純物の導入（注入）によって形成されるものである。その場合、不純物濃度が相対的に高い領域が「高濃度領域」となり、不純物濃度が相対的に低い領域が「低濃度領域」となる。このようなトランジスタの構造は、ＬＤＤ(Lightly Doped Drain)構造とも呼ばれている。ＬＤＤ構造を採用する目的は、ドレイン電界の低減を図ることにある。これに対して、高濃度領域は、半導体層の両端部を電極（ソース電極、ドレイン電極）とするために設けられるものである。ソース領域２２の高濃度領域２２ｂとドレイン領域２３の高濃度領域２３ｂは、チャネル長方向において、互いに同じ長さで形成されている。 The channel region 21 of the semiconductor film 20 serves as a photoactive layer that generates electron-hole pairs upon incidence (irradiation) of light in the light receiving element 15 using an nMOS thin film transistor. The source region 22 and the drain region 23 of the semiconductor film 20 are each formed by introducing (implanting) impurities. In this case, a region having a relatively high impurity concentration is a “high concentration region”, and a region having a relatively low impurity concentration is a “low concentration region”. Such a transistor structure is also called an LDD (Lightly Doped Drain) structure. The purpose of employing the LDD structure is to reduce the drain electric field. On the other hand, the high concentration region is provided in order to use both ends of the semiconductor layer as electrodes (source electrode, drain electrode). The high concentration region 22b of the source region 22 and the high concentration region 23b of the drain region 23 are formed to have the same length in the channel length direction.

ここで、チャネル領域２１のソース領域２２側の端部２１ｓを「ソース端」とし、チャネル領域２１のドレイン領域２３側の端部２１ｄを「ドレイン端」と定義すると、チャネル領域２１のソース端２１ｓ及びドレイン端２１ｄは、いずれも、バックライト光の入射方向から見てゲート電極１７の背面側（裏側）、つまりノイズ成分となる光（本形態例ではバックライト光）の入射に対してゲート電極１７により遮光される領域内に配置されている。また、ゲート電極１７のゲート長方向の中心位置Ｐｃを「ゲート中心位置」と定義すると、チャネル領域２１のソース端２１ｓは、ゲート電極１７のソース側の端部よりもゲート中心位置Ｐｃ寄りに配置され、チャネル領域２１のドレイン端２１ｄは、ゲート電極１７のドレイン側の端部よりもゲート中心位置Ｐｃ寄りに配置されている。すなわち、チャネル領域２１は、ゲート長の範囲内に収まるように形成されている。 Here, if the end 21 s of the channel region 21 on the source region 22 side is defined as “source end” and the end 21 d of the channel region 21 on the drain region 23 side is defined as “drain end”, the source end 21 s of the channel region 21 is defined. Both the drain end 21d and the drain end 21d are gate electrodes with respect to the back side (back side) of the gate electrode 17 as viewed from the incident direction of the backlight light, that is, the incidence of light that becomes noise components (backlight light in this embodiment). 17 is disposed in a region shielded by light. If the center position Pc of the gate electrode 17 in the gate length direction is defined as “gate center position”, the source end 21 s of the channel region 21 is arranged closer to the gate center position Pc than the end of the gate electrode 17 on the source side. The drain end 21d of the channel region 21 is arranged closer to the gate center position Pc than the end of the gate electrode 17 on the drain side. That is, the channel region 21 is formed so as to be within the gate length range.

また、チャネル領域２１のソース端２１ｓとドレイン端２１ｄは、ゲート中心位置Ｐｃに対して左右非対称に配置されている。具体的には、ゲート長方向において、ゲート中心位置Ｐｃからソース端２１ｓまでの距離Ｌ１と、ゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２の関係が、Ｌ１＞Ｌ２に設定されている。すなわち、ドレイン端２１ｄがソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置されている。このため、ゲート長方向においては、ドレイン領域２３の低濃度領域２３ａがソース領域２２の低濃度領域２２ａよりも長く形成されている。また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３は、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小となっている。ゲート長方向におけるドレイン端２１ｄの位置に関しては、ゲート長をＬｇとすると、ゲート中心位置ＰｃからＬｇ／４の寸法範囲内にドレイン端２１ｄを配置することが望ましい。一例として、チャネル領域２１のドレイン端２１ｄをゲート中心位置Ｐｃの近傍（ここで記述する「近傍」とは、ゲート中心位置ＰｃからＬｇ／２０の寸法範囲内をいう）に配置した受光素子１５の構成を図５に示す。 Further, the source end 21s and the drain end 21d of the channel region 21 are disposed asymmetrically with respect to the gate center position Pc. Specifically, in the gate length direction, the relationship between the distance L1 from the gate center position Pc to the source end 21s and the distance L2 from the gate center position Pc to the drain end 21d is set to L1> L2. That is, the drain end 21d is disposed closer to the gate center position Pc than the source end 21s. Therefore, in the gate length direction, the low concentration region 23 a of the drain region 23 is formed longer than the low concentration region 22 a of the source region 22. In the gate length direction, the overlap dimension L3 of the source region 22 with respect to the gate electrode 17 is smaller than the overlap dimension L4 of the drain region 23 with respect to the gate electrode 17. Regarding the position of the drain end 21d in the gate length direction, it is desirable to arrange the drain end 21d within a dimension range of Lg / 4 from the gate center position Pc, where Lg is the gate length. As an example, the light receiving element 15 having the drain end 21d of the channel region 21 disposed in the vicinity of the gate center position Pc (herein, “the vicinity” refers to a dimension range of Lg / 20 from the gate center position Pc). The configuration is shown in FIG.

ゲート絶縁膜１８の上には、半導体膜２０を覆う状態で２層構造の層間絶縁膜２４が積層形成されている。層間絶縁膜２４は、例えばＳｉＯ₂／ＳｉＮxなどの光透過性の成膜材料を用いて構成されている。層間絶縁膜２４には、ソース側引き出し電極２５とドレイン側引き出し電極２６が形成されている。ソース側引き出し電極２５は、ソース領域２２の高濃度領域２２ｂに接続され、ドレイン側引き出し電極２６は、ドレイン領域２３の高濃度領域２３ｂに接続されている。ソース側引き出し電極２５は、前述した電源電圧Ｖｄｄに接続されるもので、ドレイン側引き出し電極２６は、前述したリセット用のスイッチング素子１２ａとコンデンサ１２ｂに接続されるものである。層間絶縁膜２４の上面には、それらの引き出し電極２５，２６を覆う状態で絶縁性の平坦化膜２７が形成されている。 An interlayer insulating film 24 having a two-layer structure is stacked on the gate insulating film 18 so as to cover the semiconductor film 20. The interlayer insulating film 24 is configured by using a light-transmitting film forming material such as SiO ₂ / SiNx. A source-side extraction electrode 25 and a drain-side extraction electrode 26 are formed on the interlayer insulating film 24. The source side extraction electrode 25 is connected to the high concentration region 22 b of the source region 22, and the drain side extraction electrode 26 is connected to the high concentration region 23 b of the drain region 23. The source side extraction electrode 25 is connected to the power supply voltage Vdd described above, and the drain side extraction electrode 26 is connected to the reset switching element 12a and the capacitor 12b. An insulating planarizing film 27 is formed on the upper surface of the interlayer insulating film 24 so as to cover the extraction electrodes 25 and 26.

上述のように受光素子１５を構成する薄膜トランジスタは、半導体膜２０のチャネル領域２１の下にゲート電極１７が存在するボトムゲート構造になっている。一般に、ボトムゲート構造の薄膜トランジスタを作製する際には、ゲート電極越しに半導体膜を裏面露光することによりチャネル形成を自己整合的に行なっているが、上記構成の受光素子１５では、ゲート電極１７とチャネル領域２１の相対的な位置の不整合（ずれ）により、裏面露光によってチャネル形成を行なうことができない。このため、チャネル形成は、別途フロント露光によって行なう必要がある。具体的には、光センサ部以外の薄膜トランジスタ形成のための裏面露光を行なった後、続けて、フロント露光を行えばよい。この場合、光センサ部をフロント露光で形成するための工程の増加は１工程分で済むため、大きな負担とはならない。 As described above, the thin film transistor constituting the light receiving element 15 has a bottom gate structure in which the gate electrode 17 exists under the channel region 21 of the semiconductor film 20. In general, when a thin film transistor having a bottom gate structure is formed, a channel is formed in a self-aligned manner by exposing the back surface of a semiconductor film through a gate electrode. Due to the mismatch (shift) in the relative position of the channel region 21, the channel cannot be formed by the backside exposure. For this reason, channel formation needs to be performed separately by front exposure. Specifically, after performing backside exposure for forming a thin film transistor other than the photosensor portion, front exposure may be performed. In this case, an increase in the number of steps for forming the optical sensor portion by front exposure is only one step, so that there is no great burden.

上記構成からなる受光素子１５を備えた光センサにおいては、基板１６を透過したバックライト光がゲート電極１７によって遮光される。このため、ゲート電極１７の裏側に配置されたチャネル領域２１にバックライト光が入射するのを防止することができる。これにより、受光素子１５の光活性層となるチャネル領域２１では、バックライト光の入射に伴う電子正孔対の発生が抑えられる。このため、バックライト光に起因するノイズの発生を低減することができる。 In the optical sensor including the light receiving element 15 having the above configuration, the backlight light transmitted through the substrate 16 is blocked by the gate electrode 17. Therefore, it is possible to prevent the backlight light from entering the channel region 21 arranged on the back side of the gate electrode 17. Thereby, in the channel region 21 which becomes the photoactive layer of the light receiving element 15, generation of electron-hole pairs due to incidence of backlight light is suppressed. For this reason, generation | occurrence | production of the noise resulting from backlight light can be reduced.

図６はバックライト光に起因する表示パネル内のノイズ分布を示す図である。図中の（比較例）はゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２が距離Ｌ１と同じになるように、ゲート中心位置Ｐｃに対してチャネル領域２１を左右対称に配置した場合のノイズ分布を示し、図中の（適用例）はゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２が距離Ｌ１よりも短くなるように、ゲート中心位置Ｐｃに対してチャネル領域２１を左右非対称に配置した場合のノイズ分布を示している。図６から分かるように、表示パネルの面方向（垂直走査方向、水平走査方向等）においては、バックライト光に起因するノイズ量が、（比較例）に比較して（適用例）の方が一様に低く抑えられている。 FIG. 6 is a diagram showing a noise distribution in the display panel caused by the backlight light. (Comparative example) in the figure is a noise distribution when the channel region 21 is arranged symmetrically with respect to the gate center position Pc so that the distance L2 from the gate center position Pc to the drain end 21d is the same as the distance L1. (Application Example) in the figure is a case where the channel region 21 is arranged asymmetrically with respect to the gate center position Pc so that the distance L2 from the gate center position Pc to the drain end 21d is shorter than the distance L1. Shows the noise distribution. As can be seen from FIG. 6, in the surface direction (vertical scanning direction, horizontal scanning direction, etc.) of the display panel, the amount of noise caused by the backlight is higher in (application example) than in (comparative example). It is kept low uniformly.

また、上記構成の受光素子１５においては、光活性層となるチャネル領域２１に光が入射した際に、光電流を生じさせる電子正孔対が、主にドレイン端２１ｄで発生する。その理由は、ソース端２１ｓを含めてドレイン端２１ｄから離れたところで発生した電子正孔対の多くはドレイン端２１ｄ側に移動する途中で再結合して消滅するのに対し、ドレイン端２１ｄで発生した電子正孔対の多くは再結合することなくドレイン端２１ｄから取り出されるためである。 In the light receiving element 15 having the above-described configuration, when light enters the channel region 21 serving as a photoactive layer, electron-hole pairs that generate a photocurrent are generated mainly at the drain end 21d. The reason for this is that many electron-hole pairs generated away from the drain end 21d including the source end 21s recombine and disappear while moving to the drain end 21d side, whereas they occur at the drain end 21d. This is because many of the electron-hole pairs thus taken out are extracted from the drain end 21d without recombination.

本発明の第１実施形態に係る光センサにおいては、特に、電子正孔対の発生に支配的となるチャネル領域２１のドレイン端２１ｄを、ソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置しているため、基板１６を通して入射するバックライト光はもちろんのこと、表示パネル内でのバックライト光の反射によって生じる迷光についても、ドレイン端２１ｄに入射するのを確実に防止することができる。このため、バックライト光に起因するノイズの発生をより有効に低減することができる。 In the optical sensor according to the first embodiment of the present invention, in particular, the drain end 21d of the channel region 21 that is dominant in the generation of electron-hole pairs is arranged closer to the gate center position Pc than the source end 21s. Therefore, not only the backlight light entering through the substrate 16 but also the stray light generated by the reflection of the backlight light in the display panel can be reliably prevented from entering the drain end 21d. For this reason, generation | occurrence | production of the noise resulting from backlight light can be reduced more effectively.

また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３が、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小さく設定されているため、ゲート−ドレイン間の寄生容量Ｃgdに比較してゲート−ソース間の寄生容量Ｃgsが小さくなる。このため、例えば上記の距離Ｌ１，Ｌ２を同じ距離に設定してチャネル領域２１を左右対称に配置した状態から、距離Ｌ１が徐々に大きく、距離Ｌ２が徐々に小さくなるように、ゲート中心位置Ｐｃに対してチャネル領域２１の位置をソース側にずらして左右非対称に配置すれば、ドレイン端２１ｄでの寄生容量は相対的に増加し、ソース端２１ｓでの寄生容量が相対的に減少する。したがって、それらの相殺により、受光素子１５内での寄生容量の増加が抑えられる。よって、センサ感度を損なうことがない。 Further, since the overlap dimension L3 of the source region 22 with respect to the gate electrode 17 is set smaller than the overlap dimension L4 of the drain region 23 with respect to the gate electrode 17 in the gate length direction, it is compared with the parasitic capacitance Cgd between the gate and drain. As a result, the parasitic capacitance Cgs between the gate and the source is reduced. Therefore, for example, the gate center position Pc is set so that the distance L1 is gradually increased and the distance L2 is gradually decreased from the state where the distances L1 and L2 are set to the same distance and the channel regions 21 are arranged symmetrically. On the other hand, if the position of the channel region 21 is shifted to the source side and arranged asymmetrically, the parasitic capacitance at the drain end 21d increases relatively, and the parasitic capacitance at the source end 21s relatively decreases. Therefore, an increase in parasitic capacitance in the light receiving element 15 is suppressed by canceling them. Therefore, sensor sensitivity is not impaired.

また、本発明の第１実施形態に係る光センサでは、ゲート電極１７を光反射性材料によって形成することにより、ゲート電極１７の上面（チャネル領域２１と対向する側の面）を光反射面としている。このため、表示パネル２の表示面から出射されたバックライト光が物体（指など）の表面で反射して得られる戻り光が、外光となって表示パネル２内に入射した場合に、当該外光がチャネル領域２１を通過した後、ゲート電極１７の上面で反射して再びチャネル領域２１を通過するようになる。その際、チャネル領域２１のドレイン端２１ｄをゲート中心位置Ｐｃ寄りに配置しておけば、ゲート電極１７の上面で反射した光（外光）が効率良くドレイン端２１ｄに照射される。このため、チャネル領域２１のドレイン端２１ｄに照射される光量（受光量）が大幅に増加する。したがって、チャネル領域２１のドレイン端２１ｄで生成される電子正孔対の数が増大し、より大きな光電流が得られる。その結果、光センサ１２から出力される受光信号を増大し、センサ感度を向上させることが可能となる。 In the photosensor according to the first embodiment of the present invention, the gate electrode 17 is formed of a light reflective material, so that the upper surface of the gate electrode 17 (the surface facing the channel region 21) is used as a light reflecting surface. Yes. For this reason, when the return light obtained by reflecting the backlight light emitted from the display surface of the display panel 2 on the surface of the object (such as a finger) enters the display panel 2 as external light, After the external light passes through the channel region 21, it is reflected by the upper surface of the gate electrode 17 and passes through the channel region 21 again. At this time, if the drain end 21d of the channel region 21 is arranged near the gate center position Pc, the light (external light) reflected by the upper surface of the gate electrode 17 is efficiently irradiated to the drain end 21d. For this reason, the amount of light (the amount of received light) irradiated to the drain end 21d of the channel region 21 is significantly increased. Therefore, the number of electron-hole pairs generated at the drain end 21d of the channel region 21 increases, and a larger photocurrent can be obtained. As a result, the light reception signal output from the optical sensor 12 can be increased, and the sensor sensitivity can be improved.

また、一般に、画素駆動用のスイッチング素子となる薄膜トランジスタＴｒ（図２参照）を含む画素回路では、薄膜トランジスタＴｒのゲートとソースを電気的に接続している。そこで、この回路構成にならって、例えば図７に示すように、受光素子１５を構成する薄膜トランジスタのゲートｇとソースｓを電気的に接続すると、光電流による信号電荷を受光信号として蓄積するコンデンサ１２ｂからみた場合に、ゲート−ドレイン間の容量Ｃgdが受光素子（薄膜トランジスタ）１５の寄生容量となる。この寄生容量Ｃgdは、前述したドレイン領域２３の重なり寸法Ｌ４が相対的に大きいことから、その分だけ容量が大きくなり、センサ感度が高くなる。 In general, in a pixel circuit including a thin film transistor Tr (see FIG. 2) serving as a pixel driving switching element, the gate and the source of the thin film transistor Tr are electrically connected. Therefore, in accordance with this circuit configuration, for example, as shown in FIG. 7, when the gate g and the source s of the thin film transistor constituting the light receiving element 15 are electrically connected, a capacitor 12b that accumulates a signal charge due to a photocurrent as a received light signal. In view of this, the gate-drain capacitance Cgd becomes a parasitic capacitance of the light receiving element (thin film transistor) 15. The parasitic capacitance Cgd has a relatively large overlap dimension L4 of the drain region 23 described above, so that the capacitance increases correspondingly and the sensor sensitivity increases.

そこで、本発明の第１実施形態に係る光センサにおいては、図８に示すように、受光素子１５を構成する薄膜トランジスタのゲートｇとソースｓを電気的に非接続とした回路構成を採用することとする。この場合、トランジスタがオン状態になると光センサとして機能しなくなるので、ゲートｇに印加する電圧は、トランジスタをオフ状態に保持し得る電圧、具体的には、例えばソース電圧がグランド電位（０Ｖ）であれば、それよりも低い電圧（例えば、−３Ｖ）に設定する。広義ではゲート−ソース間の電圧Ｖgsがトランジスタの閾値電圧以下となる条件でゲート電圧を設定すればよい。かかる回路構成を採用すれば、受光信号を蓄積するコンデンサ１２ｂからみた場合に、ゲート−ソース間の容量Ｃgsが受光素子（薄膜トランジスタ）１５の寄生容量となる。この寄生容量Ｃgsは、前述したソース領域２２の重なり寸法Ｌ３が相対的に小さいことから、その分だけ容量が小さくなり、センサ感度が高くなる。 Therefore, as shown in FIG. 8, the optical sensor according to the first embodiment of the present invention employs a circuit configuration in which the gate g and the source s of the thin film transistor constituting the light receiving element 15 are not electrically connected. And In this case, since the transistor does not function as an optical sensor when the transistor is turned on, the voltage applied to the gate g is a voltage that can hold the transistor in the off state, specifically, for example, the source voltage is a ground potential (0 V). If there is, it is set to a lower voltage (for example, -3V). In a broad sense, the gate voltage may be set under the condition that the gate-source voltage Vgs is equal to or lower than the threshold voltage of the transistor. If such a circuit configuration is employed, the gate-source capacitance Cgs becomes the parasitic capacitance of the light receiving element (thin film transistor) 15 when viewed from the capacitor 12b for storing the received light signal. The parasitic capacitance Cgs has a relatively small overlap dimension L3 of the source region 22 described above, and therefore the capacitance is reduced by that amount, and the sensor sensitivity is increased.

より具体的に記述すると、上記構成の光センサにおいては、受光素子１５での受光によって発生した光電荷Qをセンサ部内の全容量Ctotalに蓄積し、それをVs=Q/Ctotalという式が示すように電圧Vsに変換して読み取っている。そのため、光センサから出力される受光信号のレベルを高く保つためには、センサ部内の全容量を小さく保つ必要がある。上記図７に示すように薄膜トランジスタのゲートとソースを電気的に接続した場合は、センサ部内の全容量が、薄膜トランジスタ起因以外の容量C0と薄膜トランジスタのゲート−ドレイン間容量Cgdの和となる（Ctotal = C0＋Cgd）。このため、ゲート中心位置Ｐｃに対してゲート電極１７を左右非対称に配置すると、薄膜トランジスタのゲート−ドレイン間容量Cgdが増大し、結果として受光信号レベルが低下してしまう。一方、上記図８に示すように薄膜トランジスタのゲートとソースを電気的に非接続とした場合は、センサ部内の全容量が、薄膜トランジスタ起因以外の容量C0と薄膜トランジスタのゲート−ソース間容量Cgsの和（Ctotal = C0＋Cgs）となる。このため、ゲート−ドレイン間容量Cgdの増大は、受光信号レベルの低下に関与しなくなる。したがって、ドレイン端２１ｄでの寄生容量増加に伴う感度低下の影響を回避することができる。 More specifically, in the optical sensor configured as described above, the photocharge Q generated by light reception by the light receiving element 15 is accumulated in the total capacity Ctotal in the sensor unit, and this is expressed by the formula Vs = Q / Ctotal. It is converted to voltage Vs and read. Therefore, in order to keep the level of the light reception signal output from the optical sensor high, it is necessary to keep the total capacity in the sensor unit small. When the gate and the source of the thin film transistor are electrically connected as shown in FIG. 7, the total capacitance in the sensor portion is the sum of the capacitance C0 other than that caused by the thin film transistor and the gate-drain capacitance Cgd of the thin film transistor (Ctotal = C0 + Cgd). For this reason, if the gate electrode 17 is arranged asymmetrically with respect to the gate center position Pc, the gate-drain capacitance Cgd of the thin film transistor increases, and as a result, the light reception signal level decreases. On the other hand, when the gate and the source of the thin film transistor are not electrically connected as shown in FIG. 8, the total capacitance in the sensor portion is the sum of the capacitance C0 other than the thin film transistor and the gate-source capacitance Cgs of the thin film transistor ( Ctotal = C0 + Cgs). For this reason, the increase in the gate-drain capacitance Cgd does not contribute to the decrease in the received light signal level. Therefore, it is possible to avoid the influence of sensitivity reduction due to the increase in parasitic capacitance at the drain end 21d.

ちなみに、図７及び図８においては、リセット用のスイッチング素子１２ａと読み出し用のスイッチング素子１２ｃが、それぞれ薄膜トランジスタを用いて構成されている。そして、リセット用のスイッチング素子１２ａとなる薄膜トランジスタのゲートにはリセット制御線１２ｆが接続され、読み出し用のスイッチング素子１２ｃとなる薄膜トランジスタのゲートには読み出し制御線１２ｇが接続されている。 Incidentally, in FIGS. 7 and 8, the switching element 12a for reset and the switching element 12c for reading are each configured using thin film transistors. A reset control line 12f is connected to the gate of the thin film transistor serving as the reset switching element 12a, and a read control line 12g is connected to the gate of the thin film transistor serving as the read switching element 12c.

さらに、本発明の第１実施形態に係る光センサにおいては、受光素子１５として用いる薄膜トランジスタのドレイン領域２３の配置構成として、上記図４に示すように、当該ドレイン領域２３を低濃度領域２３ａと高濃度領域２３ｂに区分するとともに、低濃度領域２３ａと高濃度領域２３ｂの境界部をゲート電極１７のドレイン側の端部よりも外側に配置している。すなわち、ドレイン領域２３の低濃度領域２３ａの一部をゲート電極１７と重なり合わない状態で配置している。これにより、ドレイン領域２３の低濃度領域２３ａの一部は、ゲート長方向でゲート電極１７から外れた位置に存在することになる。 Furthermore, in the optical sensor according to the first embodiment of the present invention, as shown in FIG. 4, the drain region 23 has a high concentration region 23 a and a high concentration region as the arrangement configuration of the drain region 23 of the thin film transistor used as the light receiving element 15. While being divided into concentration regions 23 b, the boundary between the low concentration region 23 a and the high concentration region 23 b is arranged outside the end portion on the drain side of the gate electrode 17. In other words, a part of the low concentration region 23 a of the drain region 23 is disposed so as not to overlap the gate electrode 17. Thereby, a part of the low concentration region 23a of the drain region 23 exists at a position away from the gate electrode 17 in the gate length direction.

ここで、例えば図９に示すように、ドレイン領域２３の配置構成として、低濃度領域２３ａと高濃度領域２３ｂの境界部をゲート電極１７のドレイン側の端部よりも内側に配置した場合（換言すると、ドレイン領域２３の低濃度領域２３ａをゲート電極１７のゲート長の範囲内に配置した場合）は、低濃度領域２３ａによるゲート−ドレイン間電界の緩和効果が発揮されなくなる。これに対して、上記図４に示すようにドレイン領域２３の低濃度領域２３ａを配置した場合は、低濃度領域２３ａによるゲート−ドレイン間電界の緩和効果が発揮される。 Here, for example, as shown in FIG. 9, as the arrangement configuration of the drain region 23, the boundary between the low concentration region 23 a and the high concentration region 23 b is arranged on the inner side of the drain side end of the gate electrode 17 (in other words, Then, when the low concentration region 23a of the drain region 23 is disposed within the gate length of the gate electrode 17, the effect of relaxing the gate-drain electric field by the low concentration region 23a is not exhibited. On the other hand, when the low concentration region 23a of the drain region 23 is disposed as shown in FIG. 4, the effect of mitigating the gate-drain electric field by the low concentration region 23a is exhibited.

図１０は薄膜トランジスタを用いて光センサを構成した場合のＶgs−Ｉds特性を示す図である。この図１０においては、上記図４に示すドレイン領域２３の配置構成を採用した場合のＶgs−Ｉds特性を実線で示し、上記図９に示すドレイン領域２３の配置構成を採用した場合のＶgs−Ｉds特性を破線で示している。図から分かるように、上記図４に示すドレイン領域２３の配置構成を採用した場合は、低濃度領域２３ａによる電界緩和効果によってオフ時のリーク電流が低く抑えられている。これに対して、上記図９に示す２３の配置構成を採用した場合は、低濃度領域２３ａによる電界緩和効果が発揮されないことに伴い、オフ時のリーク電流が増大している。このため、光照射の有無によるオフ時のリーク電流の変化を捉えることが困難となり、光センサとして機能しなくなる。したがって、ドレイン領域２３の配置構成としては、上記図４に示す構成を採用することが望ましい。 FIG. 10 is a graph showing Vgs-Ids characteristics when an optical sensor is configured using thin film transistors. 10, the Vgs-Ids characteristic when the arrangement configuration of the drain region 23 shown in FIG. 4 is adopted is shown by a solid line, and the Vgs-Ids when the arrangement configuration of the drain region 23 shown in FIG. 9 is adopted. The characteristic is indicated by a broken line. As can be seen from the drawing, when the arrangement configuration of the drain region 23 shown in FIG. 4 is adopted, the leakage current at the time of OFF is suppressed to a low level due to the electric field relaxation effect by the low concentration region 23a. On the other hand, when the arrangement configuration of 23 shown in FIG. 9 is adopted, the leakage current at the OFF time is increased because the electric field relaxation effect by the low concentration region 23a is not exhibited. For this reason, it becomes difficult to capture the change in the leakage current when the light is turned off due to the presence or absence of light irradiation, and the optical sensor does not function. Therefore, it is desirable to adopt the configuration shown in FIG. 4 as the arrangement configuration of the drain region 23.

＜第２実施形態＞
図１１は本発明の第２実施形態に係る光センサの主要部を示す断面図である。なお、本第２実施形態においては、上記第１実施形態で挙げた構成要素と相対応する部分に同じ符号を付して説明する。光センサは、ｎチャネル型の薄膜トランジスタ（ＭＯＳトランジスタ）構造を有する受光素子１５を用いて構成されている。受光素子１５は、例えば透明なガラス基板などのように、光透過性を有する基板１６をベースに形成されている。 Second Embodiment
FIG. 11 is a cross-sectional view showing the main part of an optical sensor according to the second embodiment of the present invention. In the second embodiment, the same reference numerals are given to the portions corresponding to the constituent elements mentioned in the first embodiment. The optical sensor is configured using a light receiving element 15 having an n-channel thin film transistor (MOS transistor) structure. The light receiving element 15 is formed based on a substrate 16 having optical transparency such as a transparent glass substrate.

基板１６上には、２層構造の絶縁膜２８が積層形成されている。絶縁膜２８は、例えばＳｉＮｘ／ＳｉＯｘなどの光透過性の成膜材料を用いて構成されている。基板１６の絶縁膜２８上には、薄膜トランジスタの構成要素として、半導体膜２０、ゲート絶縁膜１８、ゲート電極１７等が形成されている。基板１６の上面は、前述したバックライト３（図１参照）と対向する状態で配置される。このため、バックライト光（バックライト３からの直接光）は、図中矢印で示すように、基板１６の基板面に対して垂直な向きで入射するとともに、平坦化膜２７、層間絶縁膜２４等を通して受光素子１５内に進入するようになっている。 An insulating film 28 having a two-layer structure is laminated on the substrate 16. The insulating film 28 is configured by using a light-transmitting film forming material such as SiNx / SiOx. On the insulating film 28 of the substrate 16, a semiconductor film 20, a gate insulating film 18, a gate electrode 17, and the like are formed as constituent elements of the thin film transistor. The upper surface of the board | substrate 16 is arrange | positioned in the state which opposes the backlight 3 (refer FIG. 1) mentioned above. Therefore, the backlight light (direct light from the backlight 3) is incident in a direction perpendicular to the substrate surface of the substrate 16, as indicated by arrows in the drawing, and the planarizing film 27 and the interlayer insulating film 24. Etc., and enters the light receiving element 15.

半導体膜２０は、例えば多結晶シリコンからなる薄膜である。半導体膜２０は、基板１６の厚み方向において、ゲート絶縁膜１８を介してゲート電極１７と対向する状態に配置されている。また、半導体膜２０は、ゲート長方向（図の左右方向）において、チャネル領域２１と、ソース領域２２と、ドレイン領域２３に区分されている。ソース領域２２とドレイン領域２３は、チャネル領域２１の両側に配置されている。このため、チャネル領域２１は、ソース領域２２とドレイン領域２３の間に挟まれた状態で配置されている。ソース領域２２は、低濃度領域２２ａと高濃度領域２２ｂに区分されている。同様に、ドレイン領域２３は、低濃度領域２３ａと高濃度領域２３ｂに区分されている。ソース／ドレインの各低濃度領域２２ａ，２３ａは、チャネル領域２１の両側に当該チャネル領域２１に隣接するように形成されている。また、ソース／ドレインの各高濃度領域２２ｂ，２３ｂは、それぞれに対応する低濃度領域２２ａ，２３ａに隣接するように形成されている。 The semiconductor film 20 is a thin film made of, for example, polycrystalline silicon. The semiconductor film 20 is disposed so as to face the gate electrode 17 with the gate insulating film 18 interposed therebetween in the thickness direction of the substrate 16. The semiconductor film 20 is divided into a channel region 21, a source region 22, and a drain region 23 in the gate length direction (left-right direction in the figure). The source region 22 and the drain region 23 are disposed on both sides of the channel region 21. For this reason, the channel region 21 is arranged in a state of being sandwiched between the source region 22 and the drain region 23. The source region 22 is divided into a low concentration region 22a and a high concentration region 22b. Similarly, the drain region 23 is divided into a low concentration region 23a and a high concentration region 23b. The low concentration regions 22 a and 23 a of the source / drain are formed on both sides of the channel region 21 so as to be adjacent to the channel region 21. The source / drain high concentration regions 22b and 23b are formed adjacent to the corresponding low concentration regions 22a and 23a.

半導体膜２０のチャネル領域２１は、ｎＭＯＳ構造の薄膜トランジスタを用いた受光素子１５において、光の入射（照射）によって電子正孔対を発生する光活性層となるものである。ソース領域２２の高濃度領域２２ｂとドレイン領域２３の高濃度領域２３ｂは、チャネル長方向において、互いに同じ長さで形成されている。 The channel region 21 of the semiconductor film 20 serves as a photoactive layer that generates electron-hole pairs upon incidence (irradiation) of light in the light receiving element 15 using an nMOS thin film transistor. The high concentration region 22b of the source region 22 and the high concentration region 23b of the drain region 23 are formed to have the same length in the channel length direction.

ゲート絶縁膜１８は、半導体膜２０を覆う状態で絶縁膜２８の上面に積層形成されている。ゲート絶縁膜１８は、光透過性の成膜材料として、例えばＳｉＯｘなどを用いて構成されている。ゲート電極１７は、半導体膜２０と対向する状態でゲート絶縁膜１８の上面に形成されている。このため、ゲート電極１７と半導体膜２０との間にはゲート絶縁膜１８が介在している。ゲート電極１７は、例えばアルミニウムや高融点金属などの光反射性材料を用いて構成されている。 The gate insulating film 18 is laminated on the upper surface of the insulating film 28 so as to cover the semiconductor film 20. The gate insulating film 18 is made of, for example, SiOx as a light transmissive film forming material. The gate electrode 17 is formed on the upper surface of the gate insulating film 18 so as to face the semiconductor film 20. For this reason, the gate insulating film 18 is interposed between the gate electrode 17 and the semiconductor film 20. The gate electrode 17 is configured using a light reflective material such as aluminum or a refractory metal.

ここで、前述と同様に、チャネル領域２１のソース領域２２側の端部２１ｓを「ソース端」とし、チャネル領域２１のドレイン領域２３側の端部２１ｄを「ドレイン端」と定義すると、チャネル領域２１のソース端２１ｓ及びドレイン端２１ｄは、いずれも、バックライト光の入射方向から見てゲート電極１７の背面側（裏側）、つまりノイズ成分となる光（本形態例ではバックライト光）の入射に対してゲート電極１７により遮光される領域内に配置されている。また、ゲート電極１７のゲート長方向の中心位置Ｐｃを「ゲート中心位置」と定義すると、チャネル領域２１のソース端２１ｓは、ゲート電極１７のソース側の端部よりもゲート中心位置Ｐｃ寄りに配置され、チャネル領域２１のドレイン端２１ｄは、ゲート電極１７のドレイン側の端部よりもゲート中心位置Ｐｃ寄りに配置されている。すなわち、チャネル領域２１は、ゲート長の範囲内に収まるように形成されている。 Here, as described above, if the end 21 s of the channel region 21 on the source region 22 side is defined as “source end” and the end 21 d of the channel region 21 on the drain region 23 side is defined as “drain end”, the channel region is defined. The source end 21 s and the drain end 21 d of 21 are both incident on the back side (back side) of the gate electrode 17 as viewed from the incident direction of the backlight light, that is, incident light (backlight light in this embodiment). In contrast, it is disposed in a region shielded from light by the gate electrode 17. If the center position Pc of the gate electrode 17 in the gate length direction is defined as “gate center position”, the source end 21 s of the channel region 21 is arranged closer to the gate center position Pc than the end of the gate electrode 17 on the source side. The drain end 21d of the channel region 21 is arranged closer to the gate center position Pc than the end of the gate electrode 17 on the drain side. That is, the channel region 21 is formed so as to be within the gate length range.

また、チャネル領域２１のソース端２１ｓとドレイン端２１ｄは、ゲート中心位置Ｐｃに対して左右非対称に配置されている。具体的には、ゲート長方向において、ゲート中心位置Ｐｃからソース端２１ｓまでの距離Ｌ１と、ゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２の関係が、Ｌ１＞Ｌ２に設定されている。すなわち、ドレイン端２１ｄがソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置されている。このため、ゲート長方向においては、ドレイン領域２３の低濃度領域２３ａがソース領域２２の低濃度領域２２ａよりも長く形成されている。また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３は、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小となっている。ゲート長方向におけるドレイン端２１ｄの位置に関しては、ゲート長をＬｇとすると、ゲート中心位置ＰｃからＬｇ／４の寸法範囲内にドレイン端２１ｄを配置することが望ましい。 Further, the source end 21s and the drain end 21d of the channel region 21 are disposed asymmetrically with respect to the gate center position Pc. Specifically, in the gate length direction, the relationship between the distance L1 from the gate center position Pc to the source end 21s and the distance L2 from the gate center position Pc to the drain end 21d is set to L1> L2. That is, the drain end 21d is disposed closer to the gate center position Pc than the source end 21s. Therefore, in the gate length direction, the low concentration region 23 a of the drain region 23 is formed longer than the low concentration region 22 a of the source region 22. In the gate length direction, the overlap dimension L3 of the source region 22 with respect to the gate electrode 17 is smaller than the overlap dimension L4 of the drain region 23 with respect to the gate electrode 17. Regarding the position of the drain end 21d in the gate length direction, it is desirable to arrange the drain end 21d within a dimension range of Lg / 4 from the gate center position Pc, where Lg is the gate length.

ゲート絶縁膜１８の上には、ゲート電極１７を覆う状態で２層構造の層間絶縁膜２４が積層形成されている。層間絶縁膜２４は、例えばＳｉＯ₂／ＳｉＮxなどの光透過性の成膜材料を用いて構成されている。層間絶縁膜２４には、ソース側引き出し電極２５とドレイン側引き出し電極２６が形成されている。ソース側引き出し電極２５は、ソース領域２２の高濃度領域２２ｂに接続され、ドレイン側引き出し電極２６は、ドレイン領域２３の高濃度領域２３ｂに接続されている。ソース側引き出し電極２５は、前述した電源電圧Ｖｄｄに接続されるもので、ドレイン側引き出し電極２６は、前述したリセット用のスイッチング素子１２ａとコンデンサ１２ｂに接続されるものである。層間絶縁膜２４の上面には、それらの引き出し電極２５，２６を覆う状態で絶縁性の平坦化膜２７が形成されている。 On the gate insulating film 18, an interlayer insulating film 24 having a two-layer structure is stacked so as to cover the gate electrode 17. The interlayer insulating film 24 is configured by using a light-transmitting film forming material such as SiO ₂ / SiNx. A source-side extraction electrode 25 and a drain-side extraction electrode 26 are formed on the interlayer insulating film 24. The source side extraction electrode 25 is connected to the high concentration region 22 b of the source region 22, and the drain side extraction electrode 26 is connected to the high concentration region 23 b of the drain region 23. The source side extraction electrode 25 is connected to the power supply voltage Vdd described above, and the drain side extraction electrode 26 is connected to the reset switching element 12a and the capacitor 12b. An insulating planarizing film 27 is formed on the upper surface of the interlayer insulating film 24 so as to cover the extraction electrodes 25 and 26.

上述のように受光素子１５を構成する薄膜トランジスタは、半導体膜２０のチャネル領域２１の上にゲート電極１７が存在するトップゲート構造になっている。一般的にトップゲート構造の薄膜トランジスタを受光素子１５に用いる場合は、薄膜トランジスタ側の基板を上下逆さにして受光素子内蔵の表示装置として使用する。このため、上記図１１に示すようにゲート電極１７と半導体膜２０の位置関係を設定することにより、上記第１実施形態と同様の作用効果を得ることができる。 As described above, the thin film transistor constituting the light receiving element 15 has a top gate structure in which the gate electrode 17 exists on the channel region 21 of the semiconductor film 20. In general, when a thin film transistor having a top gate structure is used for the light receiving element 15, the thin film transistor side substrate is turned upside down and used as a display device with a built-in light receiving element. For this reason, by setting the positional relationship between the gate electrode 17 and the semiconductor film 20 as shown in FIG. 11, it is possible to obtain the same effect as that of the first embodiment.

すなわち、平坦化膜２７及び層間絶縁膜２４を透過したバックライト光はゲート電極１７によって遮光されるため、ゲート電極１７の裏側に配置されたチャネル領域２１にバックライト光が入射するのを防止することができる。これにより、受光素子１５の光活性層となるチャネル領域２１では、バックライト光の入射に伴う電子正孔対の発生が抑えられる。このため、バックライト光に起因するノイズの発生を低減することができる。 That is, since the backlight light transmitted through the planarization film 27 and the interlayer insulating film 24 is shielded by the gate electrode 17, the backlight light is prevented from entering the channel region 21 disposed on the back side of the gate electrode 17. be able to. Thereby, in the channel region 21 which becomes the photoactive layer of the light receiving element 15, generation of electron-hole pairs due to incidence of backlight light is suppressed. For this reason, generation | occurrence | production of the noise resulting from backlight light can be reduced.

特に、前述のように電子正孔対の発生に支配的となるチャネル領域２１のドレイン端２１ｄを、ソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置しているため、平坦化膜２７及び層間絶縁膜２４を通して入射するバックライト光はもちろんのこと、表示パネル内でのバックライト光の反射によって生じる迷光についても、ドレイン端２１ｄに入射するのを確実に防止することができる。このため、バックライト光に起因するノイズの発生をより有効に低減することができる。 In particular, as described above, the drain end 21d of the channel region 21 that is dominant in the generation of electron-hole pairs is disposed closer to the gate center position Pc than the source end 21s. It is possible to reliably prevent not only the backlight light entering through the film 24 but also the stray light generated by the reflection of the backlight light in the display panel from entering the drain end 21d. For this reason, generation | occurrence | production of the noise resulting from backlight light can be reduced more effectively.

また、本発明の第２実施形態に係る光センサでは、ゲート電極１７の下面（チャネル領域２１と対向する側の面）を光反射面としているため、表示パネル２の表示面から出射されたバックライト光が物体（指など）の表面で反射して得られる戻り光が、外光となって表示パネル２内に入射した場合に、当該外光がチャネル領域２１を通過した後、ゲート電極１７の上面で反射して再びチャネル領域２１を通過するようになる。その際、チャネル領域２１のドレイン端２１ｄをゲート中心位置Ｐｃ寄りに配置しておけば、ゲート電極１７の下面で反射した光（外光）が効率良くドレイン端２１ｄに照射される。このため、チャネル領域２１のドレイン端２１ｄに照射される光量（受光量）が大幅に増加する。したがって、チャネル領域２１のドレイン端２１ｄで生成される電子正孔対の数が増大し、より大きな光電流が得られる。その結果、光センサ１２から出力される受光信号を増大し、センサ感度を向上させることが可能となる。 Further, in the optical sensor according to the second embodiment of the present invention, the lower surface of the gate electrode 17 (the surface facing the channel region 21) is a light reflecting surface, so that the back emitted from the display surface of the display panel 2 is used. When return light obtained by reflecting light light on the surface of an object (such as a finger) becomes external light and enters the display panel 2, the external light passes through the channel region 21 and then the gate electrode 17. The light is reflected by the upper surface of the light and passes through the channel region 21 again. At this time, if the drain end 21d of the channel region 21 is disposed near the gate center position Pc, light (external light) reflected by the lower surface of the gate electrode 17 is efficiently irradiated to the drain end 21d. For this reason, the amount of light (the amount of received light) irradiated to the drain end 21d of the channel region 21 is significantly increased. Therefore, the number of electron-hole pairs generated at the drain end 21d of the channel region 21 increases, and a larger photocurrent can be obtained. As a result, the light reception signal output from the optical sensor 12 can be increased, and the sensor sensitivity can be improved.

また、本発明の第２実施形態に係る光センサにおいても、上記図８に示すように、受光素子１５を構成する薄膜トランジスタのゲートｇとソースｓを電気的に非接続とした回路構成を採用することにより、ゲート−ドレイン間容量Cgdの増大が、受光信号レベルの低下に関与しなくなるため、ドレイン端２１ｄでの寄生容量増加に伴う感度低下の影響を回避することができる。 Also in the optical sensor according to the second embodiment of the present invention, as shown in FIG. 8, a circuit configuration in which the gate g and the source s of the thin film transistor constituting the light receiving element 15 are electrically disconnected is employed. As a result, the increase in the gate-drain capacitance Cgd does not contribute to the decrease in the light reception signal level, and therefore the influence of the sensitivity decrease due to the increase in parasitic capacitance at the drain end 21d can be avoided.

また、受光素子１５として用いる薄膜トランジスタのドレイン領域２３の配置構成として、低濃度領域２３ａと高濃度領域２３ｂの境界部をゲート電極１７のドレイン側の端部よりも外側に配置することにより、トランジスタのオフ時のリーク電流を低く抑え、光照射の有無によるオフ時のリーク電流の変化を的確に捉えることが可能となる。 Further, as the arrangement configuration of the drain region 23 of the thin film transistor used as the light receiving element 15, the boundary portion between the low concentration region 23 a and the high concentration region 23 b is arranged outside the end portion on the drain side of the gate electrode 17. It is possible to suppress the leakage current at the time of OFF and accurately grasp the change in the leakage current at the time of OFF due to the presence or absence of light irradiation.

＜適用例＞
上記構成からなる液晶表示装置１は、図１２〜図１６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器に適用可能である。 <Application example>
The liquid crystal display device 1 having the above configuration is input to various electronic devices shown in FIGS. 12 to 16, for example, electronic devices such as digital cameras, notebook personal computers, mobile terminal devices such as mobile phones, and video cameras. The present invention can be applied to electronic devices in all fields that display video signals or video signals generated in electronic devices as images or videos.

＜第１適用例＞
図１２は第１適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１に上記の表示装置１を適用可能である。 <First application example>
FIG. 12 is a perspective view showing a television as a first application example. The television according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and the display device 1 described above can be applied to the video display screen unit 101.

＜第２適用例＞
図１３は第２適用例となるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２に上記の表示装置１を適用可能である。 <Second application example>
13A and 13B are diagrams showing a digital camera according to a second application example. FIG. 13A is a perspective view seen from the front side, and FIG. 13B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and the display device 1 can be applied to the display unit 112.

＜第３適用例＞
図１４は第３適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３に上記の表示装置１を適用可能である。 <Third application example>
FIG. 14 is a perspective view showing a notebook personal computer as a third application example. The notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when inputting characters and the like, a display unit 123 that displays an image, and the like, and the display device 1 is applied to the display unit 123. Is possible.

＜第４適用例＞
図１５は第４適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４に上記の表示装置１を適用可能である。 <Fourth application example>
FIG. 15 is a perspective view showing a video camera as a fourth application example. The video camera according to this application example includes a main body 131, a lens 132 for shooting an object on a side facing forward, a start / stop switch 133 at the time of shooting, a display unit 134, and the like. The apparatus 1 can be applied.

＜第５適用例＞
図１６は第５適用例となる携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５に上記の表示装置１を適用可能である。 <Fifth application example>
FIG. 16 is a diagram showing a mobile terminal device, for example, a mobile phone, which is a fifth application example, in which (A) is a front view in an open state, (B) is a side view thereof, and (C) is in a closed state. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. The mobile phone according to this application example includes an upper housing 141, a lower housing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub display 145, a picture light 146, a camera 147, and the like. In addition, the display device 1 described above can be applied to the sub-display 145.

本発明に係る表示装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the display apparatus which concerns on this invention. 表示パネルの表示領域における回路構成を示す図である。It is a figure which shows the circuit structure in the display area of a display panel. 画素部と光センサの配置例を示す図である。It is a figure which shows the example of arrangement | positioning of a pixel part and an optical sensor. 本発明の第１実施形態に係る光センサの主要部を示す断面図である。It is sectional drawing which shows the principal part of the optical sensor which concerns on 1st Embodiment of this invention. 受光素子のチャネル領域とゲート電極の配置例を示す図である。It is a figure which shows the example of arrangement | positioning of the channel region and gate electrode of a light receiving element. バックライト光に起因する表示パネル内のノイズ分布を示す図である。It is a figure which shows the noise distribution in the display panel resulting from backlight light. 光センサの回路構成の一例を示す等価回路図である。It is an equivalent circuit diagram which shows an example of the circuit structure of an optical sensor. 本発明の実施形態に係る光センサの回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the circuit structure of the optical sensor which concerns on embodiment of this invention. ドレイン領域の配置構成の一例を示す図である。It is a figure which shows an example of arrangement | positioning structure of a drain region. 薄膜トランジスタを用いて光センサを構成した場合のＶgs−Ｉds特性を示す図である。It is a figure which shows the Vgs-Ids characteristic at the time of comprising an optical sensor using a thin-film transistor. 本発明の第２実施形態に係る光センサの主要部を示す断面図である。It is sectional drawing which shows the principal part of the optical sensor which concerns on 2nd Embodiment of this invention. 第１適用例となるテレビを示す斜視図である。It is a perspective view which shows the television used as the 1st application example. 第２適用例となるデジタルカメラを示す図である。It is a figure which shows the digital camera used as the 2nd application example. 第３適用例となるノート型パーソナルコンピュータを示す斜視図である。It is a perspective view which shows the notebook personal computer used as the 3rd application example. 第４適用例となるビデオカメラを示す斜視図である。It is a perspective view which shows the video camera used as the 4th application example. 第５適用例となる携帯端末装置を示す図である。It is a figure which shows the portable terminal device used as the 5th application example.

Explanation of symbols

１…表示装置、１１…画素部、１２…光センサ、１５…受光素子、１６…基板、１７…ゲート電極、１８…ゲート絶縁膜、２０…半導体膜、２１…チャネル領域、２１ｄ…ドレイン端、２１ｓ…ソース端２１ｓ、２２…ソース領域、２２ａ…低濃度領域２２ａ、２２ｂ…高濃度領域２２ｂ、２３…ドレイン領域、２３ａ…低濃度領域２３ａ、２３ｂ…高濃度領域２３ｂ、Ｐｃ…ゲート中心位置 DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 11 ... Pixel part, 12 ... Photosensor, 15 ... Light receiving element, 16 ... Substrate, 17 ... Gate electrode, 18 ... Gate insulating film, 20 ... Semiconductor film, 21 ... Channel region, 21d ... Drain end, 21s ... source end 21s, 22 ... source region, 22a ... low concentration region 22a, 22b ... high concentration region 22b, 23 ... drain region, 23a ... low concentration region 23a, 23b ... high concentration region 23b, Pc ... gate center position

Claims

An optical sensor using a thin film transistor as a light receiving element, which includes a gate electrode and a semiconductor layer having a source region, a channel region, and a drain region. And
The gate electrode has a light reflecting surface on the side facing the channel region,
The channel region is disposed in a region shielded by the gate electrode with respect to incidence of light that becomes a noise component,
In the gate length direction of the gate electrode, the end of the channel region on the drain region side is disposed closer to the gate center position than the end of the channel region on the source region side.

The optical sensor according to claim 1, wherein the gate and the source of the thin film transistor are electrically disconnected.

The drain region of the thin film transistor is divided into a low concentration region and a high concentration region, and a boundary portion between the low concentration region and the high concentration region is disposed outside one end portion of the gate electrode. The optical sensor according to claim 1.

A display device in which a photosensor is provided together with a pixel portion on a substrate,
The light sensor is
A thin film transistor including a gate electrode and a semiconductor layer having a source region, a channel region, and a drain region formed in a state of being opposed to the gate electrode through a gate insulating film is used for a light receiving element.
The gate electrode has a light reflecting surface on the side facing the channel region,
The channel region is disposed in a region shielded by the gate electrode with respect to incidence of light that becomes a noise component,
In the gate length direction of the gate electrode, the end of the channel region on the drain region side is disposed closer to the gate center than the end of the channel region on the source region side.