JP5323502B2 - Substrate inspection apparatus and substrate inspection method - Google Patents
Substrate inspection apparatus and substrate inspection method Download PDFInfo
- Publication number
- JP5323502B2 JP5323502B2 JP2009000164A JP2009000164A JP5323502B2 JP 5323502 B2 JP5323502 B2 JP 5323502B2 JP 2009000164 A JP2009000164 A JP 2009000164A JP 2009000164 A JP2009000164 A JP 2009000164A JP 5323502 B2 JP5323502 B2 JP 5323502B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- capacitance
- points
- probes
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、各検査ポイントの間の静電容量や、実装されたコンデンサの容量に基づいて検査対象基板を検査する基板検査装置および基板検査方法に関するものである。 The present invention relates to a substrate inspection apparatus and a substrate inspection method for inspecting a substrate to be inspected based on the capacitance between inspection points and the capacitance of a mounted capacitor.
この種の基板検査装置として、出願人は、検査対象の回路基板(以下、「検査対象基板」ともいう)上に規定した各検査ポイントのうちの所定の2つに一対の検査用プローブをそれぞれ接触させた状態において両検査ポイントの間の静電容量を測定し、測定した静電容量と検査用基準値とに基づいて検査対象基板を検査する回路基板検査装置(以下、「基板検査装置」ともいう)を特開2002−14134号公報に開示している。この基板検査装置は、接触型の一対の検査用プローブと、両検査用プローブを用いて2つの検査ポイントの間の静電容量を測定する測定部とを備えている。この基板検査装置による検査対象基板の検査に際しては、まず、導体パターン上に規定された検査ポイントに両検査用プローブをそれぞれ接触させる。次いで、測定部が両検査用プローブの間に検査用交流信号を供給すると共に両検査用プローブの間を流れる検査用交流電流の電流値および電流位相を測定して、供給した検査用交流電圧の電圧値と、測定した電流値と、供給した検査用交流信号の電圧位相および測定した電流位相間の位相差とに基づいて両検査ポイントの間の静電容量を測定する。続いて、測定した静電容量と、例えば検査対象基板の設定データに基づいて規定した検査用基準値とに基づいて、両検査ポイントの導体パターンの良否を検査する。 As this type of board inspection apparatus, the applicant applies a pair of inspection probes to predetermined two of the inspection points defined on the circuit board to be inspected (hereinafter also referred to as “inspection target board”). A circuit board inspection device (hereinafter referred to as “substrate inspection device”) that measures the capacitance between both inspection points in a contact state and inspects an inspection target substrate based on the measured capacitance and a reference value for inspection. (Also referred to as JP-A-2002-14134). This board inspection apparatus includes a pair of contact-type inspection probes and a measurement unit that measures the capacitance between two inspection points using both inspection probes. When inspecting a substrate to be inspected by the substrate inspection apparatus, first, both inspection probes are brought into contact with inspection points defined on the conductor pattern. Next, the measurement unit supplies an AC signal for inspection between both inspection probes and measures the current value and current phase of the AC current for inspection flowing between both inspection probes. The capacitance between the two inspection points is measured based on the voltage value, the measured current value, the voltage phase of the supplied AC signal for inspection and the phase difference between the measured current phases. Subsequently, the quality of the conductor pattern at both inspection points is inspected based on the measured capacitance and, for example, the inspection reference value defined based on the setting data of the inspection target substrate.
この場合、出願人が開示している基板検査装置における上記の測定処理時には、検査対象基板における両検査ポイントの間の静電容量だけでなく、両検査用プローブの間のプローブ間静電容量や、両検査用プローブを測定部にそれぞれ接続している各信号ケーブルの間のケーブル間容量などの各種の静電容量(以下、「装置側静電容量」ともいう)を含んだ静電容量が測定される。このため、上記の両検査ポイント間に欠陥が生じていたとしても、装置側静電容量が大きい場合や、検査ポイント間の静電容量が小さい場合には、その検査ポイント間に欠陥が生じていないと誤って検査されるおそれがある。したがって、出願人は、一例として、上記の一対の検査用プローブを検査対象基板(両検査ポイント)から離間させた状態において両検査用プローブの間に検査用交流信号を供給して装置側静電容量を測定すると共に、上記の測定方法に従って測定した静電容量から装置側静電容量を差し引いて、両検査ポイントの間の静電容量を演算し、その演算結果と検査用基準値とに基づいて両検査ポイントの間の良否を検査する検査方法を採用している。 In this case, during the above measurement process in the substrate inspection apparatus disclosed by the applicant, not only the capacitance between the two inspection points on the inspection target substrate, but also the inter-probe capacitance between the two inspection probes, Capacitance including various capacitances (hereinafter also referred to as “device-side capacitance”) such as inter-cable capacitance between the signal cables connecting the inspection probes to the measurement unit, respectively. Measured. For this reason, even if a defect occurs between the two inspection points, a defect occurs between the inspection points when the apparatus-side capacitance is large or when the capacitance between the inspection points is small. Otherwise there is a risk of being inspected by mistake. Therefore, as an example, the applicant supplies an AC signal for inspection between the inspection probes in a state where the pair of inspection probes are separated from the inspection target substrate (both inspection points), and the apparatus side electrostatic The capacitance is measured and the device-side capacitance is subtracted from the capacitance measured according to the above measurement method to calculate the capacitance between the two inspection points. Based on the calculation result and the reference value for inspection The inspection method that inspects the quality between both inspection points is adopted.
ところが、出願人が開示している基板検査装置には、以下の改善すべき課題がある。すなわち、これらの基板検査装置では、各検査ポイントの間の静電容量を測定する度に、一対の検査用プローブを測定対象の検査ポイントまで移動させて接触させる構成を採用している。このため、これらの基板検査装置では、多数の検査ポイントが存在する検査対象基板の検査に際して両検査用プローブの移動に要する合計時間が長いことに起因して、1枚の検査対象基板を検査するのに要する時間を短縮するのが困難となっている。一方、出願人は、多数の検査ポイントが存在する検査対象基板を検査する際の上記の課題を解決すべく、多数の検査用プローブを検査対象基板上の各検査ポイントにそれぞれ接触させておき、任意の検査用プローブを測定部に対して順次切り替え接続して静電容量を測定する構成の基板検査装置を提案している。 However, the substrate inspection apparatus disclosed by the applicant has the following problems to be improved. That is, these substrate inspection apparatuses employ a configuration in which a pair of inspection probes are moved to contact with an inspection point to be measured each time the capacitance between the inspection points is measured. For this reason, in these substrate inspection apparatuses, when inspecting a substrate to be inspected having a large number of inspection points, the total time required to move both inspection probes is long, so that one substrate to be inspected is inspected. It has been difficult to shorten the time required for this. On the other hand, the applicant, in order to solve the above problems when inspecting an inspection target substrate having a large number of inspection points, has a number of inspection probes in contact with each inspection point on the inspection target substrate, A substrate inspection apparatus configured to measure capacitance by switching and connecting arbitrary inspection probes sequentially to a measurement unit has been proposed.
具体的には、図8に示すように、出願人が提案している回路基板検査装置1xは、複数の検査用プローブ5ax,5bx・・(以下、区別しないときには「検査用プローブ5x」ともいう)と、これら各検査用プローブ5xを図示しない測定部に対して切替え接続する接続切替部(図示せず)とを備えている。なお、同図では、出願人が提案している回路基板検査装置1xについての理解を容易とするために、回路基板100xに形成された導体パターン11x〜13x上の検査ポイントPax〜Pdx(以下、区別しないときには「検査ポイントPx」ともいう)の4つだけを図示すると共に、複数の検査用プローブ5xのうちの検査用プローブ5ax〜5dxの4つだけを図示しているが、実際には、回路基板100x上には、さらに多くの検査ポイントPxが存在すると共に、この検査ポイントPxの数に応じて、数十本〜数千本の検査用プローブ5xを備えて回路基板検査装置1xが構成されている。
Specifically, as shown in FIG. 8, the circuit board inspection apparatus 1x proposed by the applicant is referred to as a plurality of inspection probes 5ax, 5bx (hereinafter referred to as “inspection probe 5x” when not distinguished from each other). ) And a connection switching unit (not shown) for switching and connecting each of the inspection probes 5x to a measurement unit (not shown). In the figure, in order to facilitate understanding of the circuit board inspection apparatus 1x proposed by the applicant, the inspection points Pax to Pdx (hereinafter referred to as the following) on the
この回路基板検査装置1xによる回路基板100xの検査に際しては、まず、各導体パターン11x,12x・・の各検査ポイントPxに上記の各検査用プローブ5xをそれぞれ接触させる。この状態において、例えば、電子部品21xによって相互に接続された導体パターン11x,12xの間(検査ポイントPax,Pbxの間)の静電容量を測定するときには、接続切替部が検査用プローブ5ax,5bxを測定部に接続し、他の検査用プローブ5cx,5dxを測定部から切り離す。次いで、測定部が検査用プローブ5ax,5bxの間に検査用交流信号を供給した状態において、検査ポイントPax,Pbxの間の静電容量C1xを測定する。また、例えば、電子部品22xによって相互に接続された導体パターン12x,13xの間(検査ポイントPcx,Pdxの間)の静電容量を測定するときには、接続切替部が検査用プローブ5cx,5dxを測定部に接続し、他の検査用プローブ5ax,5bxを測定部から切り離す。次いで、測定部が検査用プローブ5cx,5dxの間に検査用交流信号を供給した状態において、検査ポイントPcx,Pdxの間の静電容量C2xを測定する。
When the
この場合、上記の方法で測定される静電容量C1xは、回路基板100xにおける検査ポイントPax,Pbxの間の静電容量だけでなく、前述した装置側静電容量を含んでいる。同様にして、上記の方法で測定される静電容量C2xは、回路基板100xにおける検査ポイントPcx,Pdxの間の静電容量だけでなく、装置側静電容量を含んでいる。したがって、各検査用プローブ5xを回路基板100x(各検査ポイントPx)から離間させた状態において、検査用プローブ5ax,5bxの間の静電容量Caxや、検査用プローブ5cx,5dxの間の静電容量Cbxを測定すると共に、上記の静電容量C1xから静電容量Caxを差し引いた値を検査ポイントPax,Pbxの間の本来的な静電容量として取得し、上記の静電容量C2xから静電容量Cbxを差し引いた値を検査ポイントPcx,Pdxの間の本来的な静電容量として取得する。この後、取得した静電容量と検査用基準値とに基づいて、電子部品21x,22xに接続不良(端子浮き等)や品違いが生じているかを検査する。
In this case, the capacitance C1x measured by the above method includes not only the capacitance between the inspection points Pax and Pbx on the
しかしながら、上記の回路基板検査装置1xによる検査方法では、依然として、誤った検査結果を招くおそれがある。具体的には、上記の検査処理時に測定される静電容量C1xは、検査用プローブ5ax,5bxの間の静電容量Caxだけでなく、実際には、例えば、検査用プローブ5bxに対して導体パターン12xを介して接続された検査用プローブ5cxと検査用プローブ5axとの間の静電容量Ccxを含んだ値となっている。同様にして、上記の静電容量C2xは、検査用プローブ5cx,5dxの間の静電容量Cbxだけでなく、実際には、例えば、検査用プローブ5cxに対して導体パターン12xを介して接続された検査用プローブ5bxと検査用プローブ5dxとの間の静電容量Cdxを含んだ値となっている。
However, the above inspection method using the circuit board inspection apparatus 1x may still cause an erroneous inspection result. Specifically, the capacitance C1x measured during the above-described inspection processing is not only the capacitance Cax between the inspection probes 5ax and 5bx, but actually, for example, a conductor with respect to the inspection probe 5bx. The value includes the capacitance Ccx between the inspection probe 5cx and the inspection probe 5ax connected via the
この場合、各検査用プローブ5xと測定部とを相互に接続する信号ケーブルが長尺で、しかも、この信号ケーブルは、検査処理時における引っ掛かりを回避するために検査用プローブ5xと測定部との間において束ねられた状態となっている。したがって、上記の静電容量Ccx,Cdxが比較的大きな値となっていることに起因して、静電容量C1xから静電容量Caxを差し引いたり静電容量C2xから静電容量Cbxを差し引いたりしただけでは、装置側静電容量の影響を排除した正確な静電容量を取得するのが困難となっている。このため、上記の回路基板検査装置1xでは、電子部品21x,22x等に接続不良や品違いが生じているか否かを誤って検査するおそれがあり、この点を改善するのが好ましい。
In this case, the signal cable for connecting each inspection probe 5x and the measurement unit to each other is long, and this signal cable is provided between the inspection probe 5x and the measurement unit in order to avoid catching during the inspection process. They are in a bundled state. Therefore, due to the above-described electrostatic capacitances Ccx and Cdx being relatively large values, the electrostatic capacitance Cax was subtracted from the electrostatic capacitance C1x, or the electrostatic capacitance Cbx was subtracted from the electrostatic capacitance C2x. It is difficult to obtain an accurate capacitance that eliminates the influence of the device-side capacitance. For this reason, in the circuit board inspection apparatus 1x described above, there is a possibility of erroneously inspecting whether or not the
本発明は、かかる改善すべき課題に鑑みてなされたものであり、検査時間の短縮を図りつつ、検査対象基板を正確に検査し得る基板検査装置および基板検査方法を提供することを主目的とする。 The present invention has been made in view of the problems to be improved, and has as its main object to provide a substrate inspection apparatus and a substrate inspection method capable of accurately inspecting a substrate to be inspected while shortening the inspection time. To do.
上記目的を達成すべく請求項1記載の基板検査装置は、検査対象基板上に規定された複数の検査ポイントの位置に対応してプローブ取付け部にそれぞれ取り付けられた複数の検査用プローブと、当該各検査用プローブを用いて前記各検査ポイントの間の静電容量を測定する測定部と、前記各検査用プローブの前記測定部に対する接続を切り替える接続切替部と、前記測定部および前記接続切替部を制御すると共に当該測定部によって測定された前記静電容量に基づいて検査対象基板を検査する制御部とを備えた基板検査装置であって、前記制御部は、前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、前記測定部を制御して、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定させる第1の測定処理と、前記接続切替部を制御して、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させた状態において、前記測定部を制御して、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定させる第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する。
In order to achieve the above object, a substrate inspection apparatus according to
また、請求項2記載の基板検査装置は、請求項1記載の基板検査装置において、前記制御部は、前記第2の測定処理時において、前記第1の導体パターンおよび前記第2の導体パターンのいずれかの導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブと当該いずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品を介して接続された第3の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブとを相互に接続させた状態において前記第2の静電容量を測定させる。
The substrate inspection apparatus according to
さらに、請求項3記載の基板検査装置は、請求項1または2記載の基板検査装置において、前記制御部は、前記第2の測定処理時において、前記第1の測定処理時にガード電位に接続させる前記検査用プローブを当該ガード電位に接続させた状態において前記第2の静電容量を測定させる。
Furthermore, the substrate inspection apparatus according to claim 3 is the substrate inspection apparatus according to
また、請求項4記載の基板検査方法は、検査対象基板上に規定された複数の検査ポイントの位置に対応してプローブ取付け部にそれぞれ取り付けられた複数の検査用プローブを用いて当該各検査ポイントの間の静電容量を測定して、当該静電容量に基づいて当該検査対象基板を検査する基板検査方法であって、前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定する第1の測定処理と、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させた状態において、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定する第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する。
The substrate inspection method according to
請求項1記載の基板検査装置および請求項4記載の基板検査方法では、検査対象基板における第1の導体パターン上の各検査ポイントおよび第2の導体パターン上の各検査ポイントに各検査用プローブをそれぞれ接触させた状態において、第1の導体パターン上の各検査ポイントのうちの第1の検査ポイントおよび第2の導体パターン上の各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定する第1の測定処理と、各検査ポイントに対して非接触状態の各検査用プローブのうちの第1の導体パターン上の各検査ポイントに対して接触させる各検査用プローブを相互に接続させると共に第2の導体パターン上の各検査ポイントに対して接触させる各検査用プローブを相互に接続させた状態において、第1の測定処理時に第1の検査ポイントに接触させる検査用プローブおよび第2の検査ポイントに接触させる検査用プローブの間の第2の静電容量を測定する第2の測定処理と、第1の静電容量から第2の静電容量を差し引いて第1の検査ポイントおよび第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、検査ポイント間容量および検査用基準値に基づいて検査対象基板の良否を検査する。
In the substrate inspection apparatus according to
したがって、請求項1記載の基板検査装置および請求項4記載の基板検査方法によれば、第1の導体パターンおよび第2の導体パターンの間の検査時には使用しないものの第1の導体パターンを介して第1の検査ポイントと同電位に接続される検査用プローブや、第1の導体パターンおよび第2の導体パターンの間の検査時には使用しないものの第2の導体パターンを介して第2の検査ポイントと同電位に接続される検査用プローブの存在に起因する装置側静電容量を含んだ正確な第2の静電容量を第2の測定処理によって取得することができる。このため、請求項1記載の基板検査装置および請求項4記載の基板検査方法によれば、検査対象基板上の各検査ポイントに対して複数の検査用プローブを接触させた状態において第1の測定処理を実行することで検査時間の短縮を図りつつ、演算処理時において第1の測定処理によって測定した第1の静電容量から上記の第2の静電容量を差し引くことで、第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準値とに基づいて第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)を正確に検査することができる。
Therefore, according to the board inspection apparatus according to
また、請求項2記載の基板検査装置によれば、第2の測定処理時において、第1の導体パターンおよび第2の導体パターンのいずれかの導体パターン上の各検査ポイントに対して接触させる各検査用プローブといずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品を介して接続された第3の導体パターン上の各検査ポイントに対して接触させる各検査用プローブとを相互に接続させた状態において第2の静電容量を測定することにより、低インピーダンスの電子部品を介して第1の導体パターンおよび第2の導体パターンのいずれかに接続された第3の導体パターン上の各検査ポイントに接触させられる検査用プローブの存在に起因する装置側静電容量を含んだ正確な第2の静電容量を第2の測定処理によって取得することができる。このため、請求項2記載の基板検査装置によれば、演算処理時において第1の測定処理によって測定した第1の静電容量から上記の第2の静電容量を差し引くことで、第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準値とに基づいて第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)を正確に検査することができる。
Moreover, according to the board | substrate inspection apparatus of
さらに、請求項3記載の基板検査装置によれば、第2の測定処理時において、第1の測定処理時にガード電位に接続させる検査用プローブをガード電位に接続させた状態において第2の静電容量を測定することにより、第1の測定処理時においてガード電位に接続される検査用プローブの存在に起因する装置側静電容量を含んだ正確な第2の静電容量を第2の測定処理によって取得することができる。このため、請求項3記載の基板検査装置によれば、演算処理時において第1の測定処理によって測定した第1の静電容量から上記の第2の静電容量を差し引くことで、第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準値とに基づいて第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)を正確に検査することができる。 Furthermore, according to the substrate inspection apparatus of the third aspect, in the second measurement process, the second electrostatic test is performed in a state where the inspection probe connected to the guard potential is connected to the guard potential during the first measurement process. By measuring the capacitance, an accurate second capacitance including the device-side capacitance caused by the presence of the inspection probe connected to the guard potential during the first measurement processing is obtained in the second measurement processing. Can be obtained by: For this reason, according to the substrate inspection apparatus of the third aspect, the first capacitance is subtracted from the first capacitance measured by the first measurement process at the time of the calculation process, so that the first As a result of obtaining an accurate inter-inspection point capacitance between the conductor pattern and the second conductive pattern (between the first inspection point and the second inspection point), the accurate inter-inspection point capacitance and the inspection It is possible to accurately inspect between the first conductor pattern and the second conductor pattern (between the first inspection point and the second inspection point) based on the reference value.
以下、本発明に係る基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。 Embodiments of a substrate inspection apparatus and a substrate inspection method according to the present invention will be described below with reference to the accompanying drawings.
最初に、回路基板検査装置1の構成について、図1を参照して説明する。
First, the configuration of the circuit
図1に示す回路基板検査装置1は、本発明に係る基板検査装置の一例であって、後述するようにして、本発明に係る基板検査方法に従って回路基板100(本発明における検査対象基板の一例)を電気的に検査可能に構成されている。具体的には、回路基板検査装置1は、基板保持部2、移動機構3、プローブ取付け部4、検査用プローブ5a〜5n(本発明における複数の検査用プローブの一例:以下、区別しないときには「検査用プローブ5」ともいう)、接続切替部6、測定部7、制御部8および記憶部9を備えている。この場合、回路基板100は、図2〜7に示すように、導体パターン11〜18など(以下、区別しないときには「導体パターン10」ともいう)の複数の導体パターンが形成されると共に、電子部品21〜24などの各種電子部品が実装されて構成されている。
A circuit
基板保持部2は、検査対象の回路基板100を検査位置において保持可能に構成されている。移動機構3は、制御部8の制御に従って、プローブ取付け部4を移動させることによって各検査用プローブ5を回路基板100に対して接触または離間させる。この場合、プローブ取付け部4は、治具型に構成されて、複数の検査用プローブ5a〜5nが植設されている。また、各検査用プローブ5は、接触型のプローブであって、回路基板100(各導体パターン10)上に規定された各検査ポイントPa,Pb・・(以下、区別しないときには「検査ポイントP」ともいう)の位置に対応してプローブ取付け部4にそれぞれ植設されている。これにより、この回路基板検査装置1では、移動機構3がプローブ取付け部4を回路基板100に対する接近方向に移動させることで、各検査用プローブ5が回路基板100上の各検査ポイントPにそれぞれ接触させられる結果、1枚の回路基板100を検査する際にプローブ取付け部4を1回移動させるだけで、各検査ポイントPについての電気的検査を実行することが可能となっている。接続切替部6は、制御部8の制御に従って測定部7に対する各検査用プローブ5の接続や、各検査用プローブ5の相互間の接続を切り替える。
The
測定部7は、各検査用プローブ5の間に予め規定された電圧値の検査用交流信号を供給する交流信号源(電圧源:一例として、定電圧を供給する定電圧源)と、所定の検査用プローブ5の間を流れる交流電流の電流値および電流位相を測定する電流測定器と、測定結果等に基づいて静電容量を演算する演算部とを備えている。この場合、演算部は、検査用交流信号の電圧値、測定した電流値、並びに検査用交流信号の電圧位相および測定した電流位相の位相差に基づいて静電容量を演算する。制御部8は、回路基板検査装置1を総括的に制御する。具体的には、制御部8は、移動機構3を制御してプローブ取付け部4を移動させることによって各検査用プローブ5を各検査ポイントPに対して接触または離間させる。また、制御部8は、接続切替部6を制御して測定部7に対する各検査用プローブ5の接続や各検査用プローブ5の相互間の接続を切り替えさせる。さらに、制御部8は、後述するようにして、測定部7によって測定された静電容量などの測定値に基づいて各検査ポイントPの間の静電容量(検査ポイント間容量)を演算する演算処理を実行すると共に、演算結果と検査用基準データ(本発明における検査用基準値)とに基づいて回路基板100の良否を検査する。記憶部9は、検査手順データ、回路基板100の設計データに基づいて規定した検査用基準データ、制御部8の演算結果、および制御部8の動作プログラムなどを記憶する。
The
次に、回路基板検査装置1による回路基板100の検査方法について図面を参照して説明する。
Next, a method for inspecting the
まず、各導体パターン10の形成面を上向きにした状態において回路基板100を基板保持部2に保持させる。次いで、図示しない操作部を操作して検査開始を指示すると、制御部8が、記憶部9に記憶されている検査手順データに従って回路基板100についての検査処理を開始する。なお、本発明についての理解を容易とするために、回路基板100における導体パターン11上の検査ポイントPbと導体パターン12上の検査ポイントPcとの間の検査(図2,3参照)、回路基板100における導体パターン13上の検査ポイントPbと導体パターン14上の検査ポイントPcとの間の検査(図4,5参照)、および回路基板100における導体パターン16上の検査ポイントPbと導体パターン17上の検査ポイントPcとの間の検査(図6,7参照)の3つのケースを例に挙げて以下に説明する。また、実際には、回路基板100上のすべての検査ポイントP間について本発明における第1の測定処理を連続して実行すると共に、各第1の測定処理に対応する第2の処理を連続して実行し、その後に本発明における演算処理を実行することで各検査ポイントP,P毎の検査ポイント間容量を演算しているが、本発明についての理解を容易とするために、上記の3つのケース毎に、第1の測定処理、第2の測定処理および演算処理をこの順で実行するものとして以下に説明する。
First, the
まず、図2に示すように、導体パターン11上の検査ポイントPbと導体パターン12上の検査ポイントPcとの間の検査に際しては、接続切替部6が、制御部8の制御に従って検査用プローブ5b,5cを測定部7に接続させ、測定部7が、この検査用プローブ5b,5cを介して検査用交流信号を供給して検査ポイントPb,Pcの間の静電容量C1(本発明における第1の静電容量の一例)を測定する(本発明における第1の測定処理の一例)。この際に、後述する第2の測定処理時における各検査用プローブ5の接続状態(図3参照)に合わせて、検査用プローブ5aを検査用プローブ5bと同電位に接続すると共に検査用プローブ5dを検査用プローブ5cと同電位に接続した状態において検査ポイントPb,Pcの間の静電容量C1を測定してもよい。
First, as shown in FIG. 2, in the inspection between the inspection point Pb on the
この場合、この回路基板検査装置1では、前述したように、回路基板100の検査時においてすべての検査用プローブ5が各導体パターン10上の検査ポイントPにそれぞれ接触させられる。このため、同図に示すように、検査用プローブ5bを接触させた導体パターン11上の検査ポイントPaには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5aが接触させられると共に、検査用プローブ5cを接触させた導体パターン12上の検査ポイントPdには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5dが接触させられた状態となる。なお、同図では、導体パターン11,12の双方がそれぞれ第1の導体パターンに相当すると共に、導体パターン11,12の双方がそれぞれ第2の導体パターンに相当し、両導体パターン11,12に対してそれぞれ2個の検査用プローブ5を接触させた状態において本発明における第1の測定処理が実行される例を図示している。
In this case, in the circuit
この際に、上記の測定処理時において測定される静電容量C1に含まれる装置側静電容量は、測定部7に接続されている検査用プローブ5b,5cの間のプローブ間静電容量、検査用プローブ5b,5cを測定部7に接続している各信号ケーブルの間のケーブル間容量、およびそれ以外の各種の静電容量を含んだ静電容量Caとなる。このため、出願人が提案している回路基板検査装置1xのように上記の静電容量C1から検査用プローブ5b,5cの間のプローブ間静電容量、および検査用プローブ5b,5cと測定部7とを接続している各信号ケーブルの間のケーブル間容量だけを差し引いたとしても、検査ポイントPb,Pcの間の正確な検査ポイント間容量を取得するのが困難となっている。したがって、この回路基板検査装置1では、本発明における第2の測定処理を実行して、上記の静電容量C1から差し引くべき装置側静電容量としての静電容量Caを以下の方法に従って取得する。
At this time, the device-side capacitance included in the capacitance C1 measured during the measurement process described above is the inter-probe capacitance between the inspection probes 5b and 5c connected to the
まず、制御部8は、図3に示すように、移動機構3を制御して各検査用プローブ5を回路基板100(この例では、導体パターン11,12上の検査ポイントPa〜Pd)から離間させる(非接触状態にする)。次いで、制御部8は、接続切替部6を制御して、上記の静電容量C1の測定に際して導体パターン11上の検査ポイントPa,Pbに接触させた2個の検査用プローブ5a,5bを相互に接続させると共に、導体パターン12上の検査ポイントPc,Pdに接触させた2個の検査用プローブ5c,5dを相互に接続させる。この際には、接続切替部6内の接続部6aが上記の第1の測定処理時における導体パターン11と同様に機能すると共に、接続切替部6内の接続部6bが上記の第1の測定処理時における導体パターン12と同様に機能して、検査用プローブ5a,5bおよび検査用プローブ5c,5dがそれぞれ測定部7に接続された状態となる。
First, as shown in FIG. 3, the
続いて、制御部8は、測定部7を制御して、検査用プローブ5a,5bと検査用プローブ5c,5dとの間の静電容量Ca(本発明における第2の静電容量の一例:装置側静電容量)を測定させる(本発明における第2の測定処理の一例)。この際には、検査用プローブ5b,5cの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5cとの間のプローブ間静電容量、接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dと検査用プローブ5bとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dとの間のプローブ間静電容量、およびこれらの検査用プローブ5と測定部7とを接続している各信号ケーブルの間のケーブル間容量などを含んだ静電容量が静電容量Caとして測定される。
Subsequently, the
なお、本発明における第1の測定処理の後に本発明における第2の処理を実行する例について説明したが、本発明はこれに限定されず、本発明における第2の測定処理(上記の静電容量Caの測定)の後に本発明における第1の処理(上記の静電容量C1の測定)を実行してもよい。続いて、制御部8は、本発明における演算処理を開始する。具体的には、制御部8は、上記の第1の測定処理によって測定した静電容量C1から第2の測定処理によって測定した静電容量Caを差し引いた値を検査ポイントPb,Pcの間の検査ポイント間容量として演算する。これにより、装置側静電容量を含まない正確な検査ポイント間容量(装置側静電容量の影響が排除された検査ポイント間容量)が取得される。
In addition, although the example which performs the 2nd process in this invention after the 1st measurement process in this invention was demonstrated, this invention is not limited to this, The 2nd measurement process (above-mentioned electrostatic in the present invention) You may perform the 1st process (measurement of said electrostatic capacitance C1) in this invention after the measurement of the capacity | capacitance Ca. Then, the
次いで、制御部8は、演算した検査ポイント間容量と記憶部9に記憶されている検査用基準データとに基づき、検査ポイントPb,Pcの間の良否を検査する。具体的には、検査ポイント間容量が検査用基準データに対応する許容範囲内のときには、検査ポイントPb,Pcの間が正常(電子部品21に接続不良や品違いが生じていない)と検査し、検査ポイント間容量が検査用基準データに対応する許容範囲内を上回って大きいときには、検査ポイントPb,Pcの間が異常(電子部品21に品違いが生じている、または、導体パターン11,12のいずれかと他の導体パターン10との間に短絡が生じているおそれがある)と検査し、検査ポイント間容量が検査用基準データに対応する許容範囲内を下回って小さいときには、検査ポイントPb,Pcの間が異常(電子部品21に品違いが生じている、または、導体パターン11,12のいずれかに断線が生じているおそれがある)と検査し、静電容量がほぼゼロのときには、導体パターン11,12の間に短絡が生じていると検査する。以上により、導体パターン11,12上の検査ポイントPb,Pcの間の良否に関する検査が完了する。
Next, the
一方、図4に示すように、導体パターン13上の検査ポイントPbと導体パターン14上の検査ポイントPcとの間の検査に際しては、接続切替部6が、制御部8の制御に従って検査用プローブ5b,5cを測定部7に接続させ、測定部7が、この検査用プローブ5b,5cを介して検査用交流信号を供給して検査ポイントPb,Pcの間の静電容量C2(本発明における第1の静電容量の他の一例)を測定する(本発明における第1の測定処理の他の一例)。この際に、後述する第2の測定処理時における各検査用プローブ5の接続状態(図5参照)に合わせて、検査用プローブ5aを検査用プローブ5bと同電位に接続すると共に検査用プローブ5d〜5fを検査用プローブ5cと同電位に接続した状態において検査ポイントPb,Pcの間の静電容量C2を測定してもよい。
On the other hand, as shown in FIG. 4, in the inspection between the inspection point Pb on the
なお、図4,5では、以下の説明についての理解を容易とするために、使用する6個の検査用プローブ5を検査用プローブ5a〜5fとして図示すると共に、導体パターン13〜15上の6つの検査ポイントPを検査ポイントPa〜Pfとして図示しているが、実際には、両図に示す検査用プローブ5a〜5dは、上記の導体パターン11,12上の検査ポイントPb,Pcの間の検査に際して使用した検査用プローブ5a〜5dとは相違する検査用プローブ5で構成されると共に、両図に示す検査ポイントPa〜Pdは、上記の導体パターン11,12上の検査ポイントPa〜Pdとは相違する検査ポイントPとなっている。この場合、上記の導体パターン14は、規定値よりも低インピーダンスの電子部品23(一例として、インピーダンスの絶対値が100Ω以下の電子部品)を介して導体パターン15(本発明における「第3の導体パターン」の一例)が接続されている。また、この回路基板検査装置1では、前述したように、回路基板100の検査時においてすべての検査用プローブ5が各導体パターン10上の検査ポイントPにそれぞれ接触させられる。
4 and 5, in order to facilitate understanding of the following description, six
このため、同図に示すように、検査用プローブ5bを接触させた導体パターン13上の検査ポイントPaには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5aが接触させられ、検査用プローブ5cを接触させた導体パターン14上の検査ポイントPdには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5dが接触させられ、さらに、低インピーダンスの電子部品23を介して導体パターン14に接続された導体パターン15(電子部品23のインピーダンスが低いことに起因して検査時に導体パターン14とほぼ同電位となる導体パターンの一例)の検査ポイントPe,Pfには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5e,5fが接触させられた状態となる。この場合、同図では、導体パターン13,14の双方がそれぞれ第1の導体パターンに相当すると共に、導体パターン13,14の双方がそれぞれ第2の導体パターンに相当し、両導体パターン13,14に対してそれぞれ2個の検査用プローブ5を接触させると共に導体パターン15に対してそれぞれ2個の検査用プローブ5を接触させた状態において本発明における第1の測定処理が実行される例を図示している。
For this reason, as shown in the figure, the inspection point Pa on the
この際に、上記の測定処理時において測定される静電容量C2に含まれる装置側静電容量は、測定部7に接続されている検査用プローブ5b,5cの間のプローブ間静電容量、検査用プローブ5b,5cを測定部7に接続している各信号ケーブルの間のケーブル間容量、およびそれ以外の各種の静電容量を含んだ静電容量Cbとなる。このため、出願人が提案している回路基板検査装置1xのように上記の静電容量C2から検査用プローブ5b,5cの間のプローブ間静電容量、および検査用プローブ5b,5cと測定部7とを接続している各信号ケーブルの間のケーブル間容量だけを差し引いたとしても、検査ポイントPb,Pcの間の正確な検査ポイント間容量を取得するのが困難となっている。したがって、この回路基板検査装置1では、本発明における第2の測定処理を実行して、上記の静電容量C2から差し引くべき装置側静電容量としての静電容量Cbを以下の方法に従って取得する。
At this time, the device-side capacitance included in the capacitance C2 measured at the time of the above measurement processing is the inter-probe capacitance between the inspection probes 5b and 5c connected to the
まず、制御部8は、図5に示すように、移動機構3を制御して各検査用プローブ5を回路基板100(この例では、導体パターン13〜15上の検査ポイントPa〜Pf)から離間させる(非接触状態にする)。次いで、制御部8は、接続切替部6を制御して、上記の静電容量C2の測定に際して導体パターン13上の検査ポイントPa,Pbに接触させた2個の検査用プローブ5a,5bを相互に接続させると共に、導体パターン14,15上の検査ポイントPc〜Pfに接触させた4個の検査用プローブ5c〜5fを相互に接続させる。この際には、接続切替部6内の接続部6aが上記の第1の測定処理時における導体パターン13と同様に機能し、接続切替部6内の接続部6bが上記の第1の測定処理時における導体パターン14と同様に機能し、接続切替部6内の接続部6cが上記の第1の測定処理時における電子部品23と同様にして低インピーダンス部品として機能し、かつ、接続切替部6内の接続部6dが上記の第1の測定処理時における導体パターン15と同様に機能して、検査用プローブ5a,5bおよび検査用プローブ5c〜5fがそれぞれ測定部7に接続された状態となる。
First, as shown in FIG. 5, the
続いて、制御部8は、測定部7を制御して、検査用プローブ5a,5bと検査用プローブ5c〜5fとの間の静電容量Cb(本発明における第2の静電容量の他の一例:装置側静電容量)を測定させる(本発明における第2の測定処理の他の一例)。この際には、検査用プローブ5b,5cの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5cとの間のプローブ間静電容量、接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dと検査用プローブ5bとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dとの間のプローブ間静電容量、検査用プローブ5bと接続部6b,6cを介して検査用プローブ5cに接続されている検査用プローブ5eとの間のプローブ間静電容量、検査用プローブ5bと接続部6b〜6dを介して検査用プローブ5cに接続されている検査用プローブ5fとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6b,6cを介して検査用プローブ5cに接続されている検査用プローブ5eとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6b〜6dを介して検査用プローブ5cに接続されている検査用プローブ5fとの間のプローブ間静電容量、およびこれらの検査用プローブ5と測定部7とを接続している各信号ケーブルの間のケーブル間容量などを含んだ静電容量が静電容量Cbとして測定される。
Subsequently, the
続いて、制御部8は、本発明における演算処理を開始する。具体的には、制御部8は、上記の第1の測定処理によって測定した静電容量C2から第2の測定処理によって測定した静電容量Cbを差し引いた値を検査ポイントPb,Pcの間の検査ポイント間容量として演算する。これにより、装置側静電容量を含まない正確な検査ポイント間容量(装置側静電容量の影響が排除された検査ポイント間容量)が取得される。次いで、制御部8は、演算した検査ポイント間容量と記憶部9に記憶されている検査用基準データとに基づき、検査ポイントPb,Pcの間の良否を検査する。以上により、導体パターン13,14上の検査ポイントPb,Pcの間の良否に関する検査が完了する。
Then, the
一方、例えば、検査対象の導体パターンの極く近傍にその導体パターンとは絶縁されているべき導体パターンが存在するときや、検査対象の導体パターンに対して高インピーダンスの電子部品を介して接続された導体パターンが存在するときには、検査対象の導体パターン以外の上記の導体パターンをガード電位に接続した状態で検査ポイント間容量を測定することにより、検査精度を高めることができる。具体的には、一例として、図6に示すように、導体パターン16上の検査ポイントPbと導体パターン17上の検査ポイントPcとの間を検査するときに、導体パターン17の極く近傍に導体パターン17とは絶縁されているべき導体パターン18が存在する場合には、この導体パターン18上の検査ポイント(同図の例では、検査ポイントPe,Pf)に接触させられる検査用プローブ(同図の例では、検査用プローブ5e,5f)をガード電位(G電位)に接続する。
On the other hand, for example, when there is a conductor pattern that should be insulated from the conductor pattern in the vicinity of the conductor pattern to be inspected, or connected to the conductor pattern to be inspected via a high impedance electronic component. When there is a conductor pattern, the inspection accuracy can be improved by measuring the capacitance between inspection points in a state where the above-described conductor pattern other than the conductor pattern to be inspected is connected to the guard potential. Specifically, as an example, as shown in FIG. 6, when inspecting between the inspection point Pb on the
より具体的には、制御部8は、接続切替部6を制御して、一例として、検査用プローブ5bを測定部7におけるH電位に接続させると共に、検査用プローブ5cを測定部7におけるL電位に接続させ、かつ、検査用プローブ5eを測定部7におけるG電位に接続させる。なお、G電位に代えて、検査用プローブ5eをグランド電位に接続することもできる。この場合、検査用交流信号を供給する交流信号源として測定部7が定電圧源を備えている(検査用交流信号としての定電圧を供給する)この回路基板検査装置1では、上記のG電位はL電位と同電位となるように接続する。一方、検査用交流信号を供給する交流信号源として測定部7が定電流源を備えた構成(検査用交流信号としての定電流を供給する構成)を採用した場合には、上記のG電位はH電位と同電位となるように接続する。次いで、制御部8は、測定部7を制御して、検査用プローブ5b,5cを介して検査用交流信号を供給させると共に検査ポイントPb,Pcの間の静電容量C3(本発明における第1の静電容量のさらに他の一例)を測定させる(本発明における第1の測定処理のさらに他の一例)。この際に、測定部7は、一例として、検査ポイントPb,Pcの間に定電圧を印加して、その際に検査用プローブ5b,5c間を流れる電流の電流値を測定して静電容量C3を演算する。
More specifically, the
この際に、後述する第2の測定処理時における各検査用プローブ5の接続状態(図7参照)に合わせて、検査用プローブ5aを検査用プローブ5bと同電位に接続し、検査用プローブ5dを検査用プローブ5cと同電位に接続し、かつ、検査用プローブ5fを検査用プローブ5eと同電位に接続した状態において検査ポイントPb,Pcの間の静電容量C3を測定してもよい。なお、図6,7では、以下の説明についての理解を容易とするために、使用する6個の検査用プローブ5を検査用プローブ5a〜5fとして図示すると共に、導体パターン16〜18上の6つの検査ポイントPを検査ポイントPa〜Pfとして図示しているが、実際には、両図に示す検査用プローブ5a〜5dは、上記の導体パターン11,12上の検査ポイントPb,Pcの間の検査時や、導体パターン13,14上の検査ポイントPb,Pcの間の検査時に使用した検査用プローブ5a〜5dとは相違する検査用プローブ5で構成されると共に、両図に示す検査ポイントPa〜Pdは、上記の導体パターン11,12上の検査ポイントPa〜Pdや導体パターン13〜15上の検査ポイントPa〜Pfとは相違する検査ポイントPとなっている。
At this time, the
この際に、この回路基板検査装置1では、前述したように、回路基板100の検査時においてすべての検査用プローブ5が各導体パターン10上の検査ポイントPにそれぞれ接触させられる。このため、図6に示すように、検査用プローブ5bを接触させた導体パターン16上の検査ポイントPaには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5aが接触させられ、検査用プローブ5cを接触させた導体パターン17上の検査ポイントPdには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5dが接触させられ、さらに、測定部7内でG電位に接続される検査用プローブ5eが接触させられている導体パターン18上の検査ポイントPfには、検査用プローブ5fが接触させられた状態となる。この場合、同図では、導体パターン16,17の双方がそれぞれ第1の導体パターンに相当すると共に、導体パターン16,17の双方がそれぞれ第2の導体パターンに相当し、両導体パターン16,17に対してそれぞれ2個の検査用プローブ5を接触させると共に、本発明における第4の導体パターンに相当する導体パターン18に対してG電位に接続される2本の検査用プローブ5を接触させた状態において本発明における第1の測定処理が実行される例を図示している。
At this time, in the circuit
この際に、上記の測定処理時において測定される静電容量C3に含まれる装置側静電容量は、測定部7に接続されている検査用プローブ5b,5cの間のプローブ間静電容量、検査用プローブ5b,5cを測定部7に接続している各信号ケーブルの間のケーブル間容量、およびそれ以外の静電容量Cc1,Cc2などを含んだ静電容量Ccとなる。このため、出願人が提案している回路基板検査装置1xのように上記の静電容量C3から検査用プローブ5b,5cの間のプローブ間静電容量、および検査用プローブ5b,5cと測定部7とを接続している各信号ケーブルの間のケーブル間容量だけを差し引いたとしても、検査ポイントPb,Pcの間の正確な検査ポイント間容量を取得するのが困難となっている。したがって、この回路基板検査装置1では、本発明における第2の測定処理を実行して、上記の静電容量C3から差し引くべき装置側静電容量としての静電容量Ccを以下の方法に従って取得する。
At this time, the device-side capacitance included in the capacitance C3 measured during the measurement process is the inter-probe capacitance between the inspection probes 5b and 5c connected to the
まず、制御部8は、図7に示すように、移動機構3を制御して各検査用プローブ5を回路基板100(この例では、導体パターン16〜18上の検査ポイントPa〜Pf)から離間させる。次いで、制御部8は、接続切替部6を制御して、上記の静電容量C3の測定に際して導体パターン16上の検査ポイントPa,Pbに接触させた2個の検査用プローブ5a,5bを相互に接続させると共に、導体パターン17上の検査ポイントPc,Pdに接触させた2個の検査用プローブ5c,5dを相互に接続させ、かつ、導体パターン18上の検査ポイントPe,Pfに接触させた2個の検査用プローブ5e,5fを相互に接続させる。
First, as shown in FIG. 7, the
この際には、接続切替部6内の接続部6aが上記の第1の測定処理時における導体パターン16と同様に機能し、接続切替部6内の接続部6bが上記の第1の測定処理時における導体パターン17と同様に機能し、かつ、接続切替部6内の接続部6dが上記の第1の測定処理時における導体パターン18と同様に機能して、検査用プローブ5a,5b、検査用プローブ5c,5dおよび検査用プローブ5e,5fがそれぞれ測定部7に接続された状態となる。また、測定部7が、測定部7の制御に従って、検査用プローブ5a,5bをH電位に接続し、検査用プローブ5c,5dをL電位に接続し、かつ、検査用プローブ5e,5fをG電位に接続する。この結果、L電位に接続された検査用プローブ5c,5dと、G電位に接続された検査用プローブ5e,5fの4つが同電位となる。
At this time, the
続いて、制御部8は、測定部7を制御して、検査用プローブ5a,5bと検査用プローブ5c,5dとの間の静電容量Cc1、および検査用プローブ5a,5bと検査用プローブ5e,5fとの間の静電容量Cc2との間の合成容量である静電容量Cc(本発明における第2の静電容量のさらに他の一例:装置側静電容量)を測定させる(本発明における第2の測定処理のさらに他の一例)。この際には、検査用プローブ5b,5cの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5cとの間のプローブ間静電容量、接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dと検査用プローブ5bとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dとの間のプローブ間静電容量、検査用プローブ5bと検査用プローブ5eとの間のプローブ間静電容量、検査用プローブ5bと検査用プローブ5fとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5eとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5fとの間のプローブ間静電容量、およびこれらの検査用プローブ5と測定部7とを接続している各信号ケーブルの間のケーブル間容量などを含んだ静電容量が静電容量Ccとして測定される。
Subsequently, the
続いて、制御部8は、本発明における演算処理を開始する。具体的には、制御部8は、上記の第1の測定処理によって測定した静電容量C3から第2の測定処理によって測定した静電容量Ccを差し引いた値を検査ポイントPb,Pcの間の検査ポイント間容量として演算する。これにより、装置側静電容量を含まない正確な検査ポイント間容量(装置側静電容量の影響が排除された検査ポイント間容量)が取得される。次いで、制御部8は、演算した検査ポイント間容量と記憶部9に記憶されている検査用基準データとに基づき、検査ポイントPb,Pcの間の良否を検査する。以上により、導体パターン16,17上の検査ポイントPb,Pcの間の良否に関する検査が完了する。
Then, the
このように、この回路基板検査装置1、および回路基板検査装置1による基板検査方法では、回路基板100における導体パターン11上の各検査ポイントPa,Pbおよび導体パターン12上の各検査ポイントPc,Pdに各検査用プローブ5a〜5dをそれぞれ接触させた状態において、導体パターン11上の検査ポイントPbおよび導体パターン12上の検査ポイントPcの間の静電容量C1を測定する第1の測定処理と、各検査ポイントPa〜Pdに対して非接触状態の各検査用プローブ5a〜5dのうちの導体パターン11上の各検査ポイントPa,Pbに対して接触させる各検査用プローブ5a,5bを相互に接続させると共に導体パターン12上の各検査ポイントPc,Pdに対して接触させる各検査用プローブ5c,5dを相互に接続させた状態において、上記の第1の測定処理時に検査ポイントPbに接触させる検査用プローブ5bおよび検査ポイントPcに接触させる検査用プローブ5cの間の静電容量Caを測定する第2の測定処理と、静電容量C1から静電容量Caを差し引いて検査ポイントPbおよび検査ポイントPcの間の検査ポイント間容量を演算する演算処理とを実行して、検査ポイント間容量および検査用基準値に基づいて回路基板100の良否(検査ポイントPb,Pcの間の良否)を検査する。
As described above, in the circuit
したがって、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、導体パターン11,12の間の検査時(検査ポイントPb,Pcの間の検査時)には使用しないものの導体パターン11を介して検査用プローブ5b(検査ポイントPb)と同電位に接続される検査用プローブ5aや、導体パターン11,12の間の検査時(検査ポイントPb,Pcの間の検査時)には使用しないものの導体パターン12を介して検査用プローブ5c(検査ポイントPc)と同電位に接続される検査用プローブ5dの存在に起因する装置側静電容量を含んだ正確な装置側静電容量(この例では、静電容量Ca)を第2の測定処理によって取得することができる。このため、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、回路基板100上の各検査ポイントPa〜Pdに対して複数の検査用プローブ5a〜5dを接触させた状態において本発明における第1の測定処理を実行することで検査時間の短縮を図りつつ、本発明における演算処理時において上記の第1の測定処理によって測定した静電容量C1から上記の静電容量Caを差し引くことで、導体パターン11,12の間(検査ポイントPb,Pcの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準データとに基づいて導体パターン11,12の間(検査ポイントPb,Pcの間)の電子部品21の良否を正確に検査することができる。
Therefore, according to the circuit
また、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における第2の測定処理時において、導体パターン13,14のいずれかの上の各検査ポイントに対して接触させる各検査用プローブ(この例では、導体パターン14上の各検査ポイントPc,Pdに対して接触させる各検査用プローブ5c,5d)と、上記のいずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品23を介して接続された導体パターン15上の各検査ポイントPe,Pfに対して接触させる各検査用プローブ5e,5fとを相互に接続させた状態において静電容量Cbを測定することにより、低インピーダンスの電子部品23を介して導体パターン14に接続された導体パターン15上の検査ポイントPe,Pfに接触させられる検査用プローブ5e,5fと検査用プローブ5a,5bとの間の静電容量を含んだ正確な装置側静電容量(この例では、静電容量Cb)を第2の測定処理によって取得することができる。このため、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における演算処理時において第1の測定処理によって測定した静電容量C2から上記の静電容量Cbを差し引くことで、導体パターン13,14の間(検査ポイントPb,Pcの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準データとに基づいて導体パターン13,14の間(検査ポイントPb,Pcの間)の電子部品22の良否を正確に検査することができる。
Further, according to the circuit
さらに、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における第2の測定処理時において、本発明における第1の測定処理時にガード電位に接続させる検査用プローブ5e,5fをガード電位に接続させた状態において静電容量Ccを測定することにより、第1の測定処理時においてガード電位に接続される検査用プローブ5e,5fの存在に起因する装置側静電容量を含んだ正確な装置側静電容量(この例では、静電容量Cc)を第2の測定処理によって取得することができる。このため、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における演算処理時において第1の測定処理によって測定した静電容量C3から上記の静電容量Ccを差し引くことで、導体パターン16,17の間(検査ポイントPb,Pcの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準データとに基づいて導体パターン16,17の間(検査ポイントPb,Pcの間)の電子部品24の良否を正確に検査することができる。
Further, according to the circuit
なお、本発明は、上記した回路基板検査装置1の構成や回路基板100の検査方法に限定されない。例えば、各導体パターン10が表面に形成されている回路基板100や電子部品21〜24が表面に配設されている回路基板100を検査対象基板として検査する例について説明したが、各導体パターン10が表裏両面に形成されている回路基板(図示せず)や電子部品21〜24が内層に形成されている回路基板を検査対象基板として検査する際にも、上記の基板検査方法と同様の方法を採用することができる。また、本発明における第1の導体パターンおよび第2の導体パターンが電子部品を介して相互に接続された回路基板100を検査対象基板として検査する例について説明したが、第1の導体パターンおよび第2の導体パターンが相互に絶縁された回路基板(両導体パターン間に電子部品が存在しない回路基板:ベアボード等)を検査対象基板として検査することもできる。
The present invention is not limited to the configuration of the circuit
さらに、導体パターン16上の検査ポイントPbと導体パターン17上の検査ポイントPcとの間の検査に際して、導体パターン17の極く近傍に導体パターン17とは絶縁されているべき導体パターン18が存在するときに(図6参照)、この導体パターン18上の検査ポイント(同図の例では、検査ポイントPe,Pf)に接触させられる検査用プローブ(同図の例では、検査用プローブ5e,5f)をガード電位(G電位)に接続する例について説明したが、同図に示すような状態においても、本発明における第1の測定処理時に検査用プローブ5e,5fをガード電位(G電位)に接続することなく、一連の測定処理を実行することができる。なお、第1の測定処理時に検査用プローブ5e,5fをガード電位(G電位)に接続しない場合には、本発明における第2の測定処理時においても、この検査用プローブ5e,5fについてはガード電位(G電位)に接続することなく、第2の静電容量を測定することで、本発明における演算処理時に正確な検査ポイント間容量を取得することができる。
Further, in the inspection between the inspection point Pb on the
1 回路基板検査装置
3 移動機構
4 プローブ取付け部
5a〜5n 検査用プローブ
6 接続切替部
6a〜6d 接続部
7 測定部
8 制御部
9 記憶部
11〜18 導体パターン
21〜24 電子部品
100 回路基板
C1〜C3,Ca〜Cc,Cc1,Cc2 静電容量
Pa〜Pf 検査ポイント
DESCRIPTION OF
Claims (4)
前記制御部は、前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、前記測定部を制御して、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定させる第1の測定処理と、前記接続切替部を制御して、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させた状態において、前記測定部を制御して、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定させる第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する基板検査装置。 A plurality of test probes mounted respectively on the probe mounting portion corresponding to the positions of the plurality of test points specified in the inspection target board, the electrostatic between each test point using the respective inspection probe A measurement unit that measures capacitance, a connection switching unit that switches connection of each inspection probe to the measurement unit, and controls the measurement unit and the connection switching unit and controls the capacitance measured by the measurement unit. A substrate inspection apparatus comprising a control unit for inspecting an inspection target substrate based on
The controller is configured to bring the inspection probes into contact with the plurality of inspection points defined on the first conductor pattern on the inspection target substrate and to be defined on the second conductor pattern on the inspection target substrate. In the state where the inspection probes are in contact with the plurality of inspection points, respectively, the measurement unit is controlled, and the first inspection point of the inspection points on the first conductor pattern and the A first measurement process for measuring a first capacitance between second inspection points among the respective inspection points on the second conductor pattern; Each of the above-described inspection pro- cesses brought into contact with each of the inspection points on the first conductor pattern of the inspection probes in a non-contact state with respect to the point. In a state where the inspection probes that are connected to each other and are brought into contact with the inspection points on the second conductor pattern are connected to each other, the measurement unit is controlled to control the first A second measurement process for measuring a second capacitance between the inspection probe to be brought into contact with the first inspection point and the inspection probe to be brought into contact with the second inspection point during the measurement process; A calculation process for calculating a capacitance between inspection points between the first inspection point and the second inspection point by subtracting the second capacitance from the first capacitance; A board inspection apparatus that inspects the quality of the board to be inspected based on a capacity between inspection points and a reference value for inspection.
前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定する第1の測定処理と、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させた状態において、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定する第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する基板検査方法。 The capacitance between each inspection point is measured using a plurality of inspection probes respectively attached to the probe mounting portions corresponding to the positions of the plurality of inspection points defined on the inspection target substrate , A substrate inspection method for inspecting a substrate to be inspected based on capacitance,
The inspection probes are brought into contact with the plurality of inspection points defined on the first conductor pattern on the inspection target substrate, and the plurality of inspections defined on the second conductor pattern on the inspection target substrate. Among the inspection points on the first conductor pattern and the inspection points on the second conductor pattern in a state where the inspection probes are in contact with the points, respectively. A first measurement process for measuring a first capacitance between the second inspection points, and the first conductor pattern of the inspection probes in a non-contact state with respect to the inspection points. The inspection probes to be brought into contact with the inspection points above are connected to each other and the inspection points on the second conductor pattern are connected to each other. In the state where the inspection probes to be brought into contact with each other are connected to each other, they are brought into contact with the inspection probe and the second inspection point which are brought into contact with the first inspection point during the first measurement process. A second measurement process for measuring a second capacitance between the inspection probes; and subtracting the second capacitance from the first capacitance to obtain the first inspection point and the first A substrate inspection method that performs a calculation process for calculating a capacitance between inspection points between two inspection points, and inspects the quality of the inspection target substrate based on the capacitance between inspection points and the reference value for inspection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000164A JP5323502B2 (en) | 2009-01-05 | 2009-01-05 | Substrate inspection apparatus and substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000164A JP5323502B2 (en) | 2009-01-05 | 2009-01-05 | Substrate inspection apparatus and substrate inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010156650A JP2010156650A (en) | 2010-07-15 |
JP5323502B2 true JP5323502B2 (en) | 2013-10-23 |
Family
ID=42574668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000164A Active JP5323502B2 (en) | 2009-01-05 | 2009-01-05 | Substrate inspection apparatus and substrate inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5323502B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013205026A (en) * | 2012-03-27 | 2013-10-07 | Hioki Ee Corp | Substrate inspection device and substrate inspection method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS578459A (en) * | 1980-06-20 | 1982-01-16 | Fujitsu Ltd | Electrostatic capacity measuring method of hybrid integrated circuit |
JPH01143974A (en) * | 1987-11-30 | 1989-06-06 | Toshiba Corp | In-circuit tester |
JPH06308184A (en) * | 1993-04-22 | 1994-11-04 | Hitachi Electron Eng Co Ltd | Discharging method for stray charge in substrate insulation test |
JP3599929B2 (en) * | 1996-11-12 | 2004-12-08 | 日置電機株式会社 | Circuit board pattern capacitance measurement method |
JP2001235505A (en) * | 2000-02-25 | 2001-08-31 | Hioki Ee Corp | Circuit board inspection device |
JP2002014134A (en) * | 2000-06-30 | 2002-01-18 | Hioki Ee Corp | Device for inspecting circuit board |
JP2003014808A (en) * | 2001-06-28 | 2003-01-15 | Hioki Ee Corp | Creation method for reference data and circuit-board inspection apparatus |
JP4410033B2 (en) * | 2004-05-28 | 2010-02-03 | 日置電機株式会社 | Capacitance measurement method, circuit board inspection method, capacitance measurement apparatus, and circuit board inspection apparatus |
JP4773304B2 (en) * | 2006-09-04 | 2011-09-14 | 日置電機株式会社 | Inspection apparatus and inspection method |
-
2009
- 2009-01-05 JP JP2009000164A patent/JP5323502B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010156650A (en) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3285215B2 (en) | Conductor device inspection method and device | |
KR20110014107A (en) | Circuit pattern inspection device and method thereof | |
JP5507430B2 (en) | Circuit board inspection equipment | |
US9891256B2 (en) | Determining the current return path integrity in an electric device connected or connectable to a further device | |
JP2008046060A (en) | Measurement apparatus | |
JP4607295B2 (en) | Circuit board inspection equipment | |
JP4582869B2 (en) | Circuit board inspection equipment | |
JP5323502B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP6918659B2 (en) | Circuit board inspection equipment | |
JP5507363B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5317554B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP4219489B2 (en) | Circuit board inspection equipment | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP2010204021A (en) | Apparatus and method for inspecting circuit board | |
JP2006200973A (en) | Circuit board inspection method and its device | |
JP5307085B2 (en) | Circuit board inspection equipment | |
JP6943648B2 (en) | Board inspection equipment and board inspection method | |
JP5425709B2 (en) | Insulation inspection device and insulation inspection method | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2013205026A (en) | Substrate inspection device and substrate inspection method | |
JP4987497B2 (en) | Circuit board inspection equipment | |
KR20140009027A (en) | Apparatus and method for inspecting board | |
JP6138660B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2006071567A (en) | Method for determining contact state of probe, and method and apparatus for inspecting circuit board | |
JP6147142B2 (en) | Substrate inspection apparatus and substrate inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5323502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |