JP5323502B2 - Substrate inspection apparatus and substrate inspection method - Google Patents

Substrate inspection apparatus and substrate inspection method Download PDF

Info

Publication number
JP5323502B2
JP5323502B2 JP2009000164A JP2009000164A JP5323502B2 JP 5323502 B2 JP5323502 B2 JP 5323502B2 JP 2009000164 A JP2009000164 A JP 2009000164A JP 2009000164 A JP2009000164 A JP 2009000164A JP 5323502 B2 JP5323502 B2 JP 5323502B2
Authority
JP
Japan
Prior art keywords
inspection
capacitance
points
probes
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009000164A
Other languages
Japanese (ja)
Other versions
JP2010156650A (en
Inventor
林太郎 村山
誉 下平
裕士 田中
幹生 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009000164A priority Critical patent/JP5323502B2/en
Publication of JP2010156650A publication Critical patent/JP2010156650A/en
Application granted granted Critical
Publication of JP5323502B2 publication Critical patent/JP5323502B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To accurately carry out an inspection while reducing the inspection time. <P>SOLUTION: A measurement process is carried out such that a capacitance C1 between an inspection point Pb and an inspection point Pc is measured, while respectively bringing probes 5a-5d to be in contact with inspection points Pa-Pd specified on a conductor pattern 11 and a conductor pattern 12. Then, a measurement process is carried out such that a capacitance Ca between the probes 5b, 5c to be brought to contact with the inspection points Pb, Pc in the measurement process is measured, while mutually connecting the probes 5a, 5b and mutually connecting the probes 5c, 5d among the probes 5a-5d being out of contact with the inspection points Pa-Pd. Next, a calculation process is carried out such that an inter-inspection point capacitance between the inspection points Pb, Pc is calculated by subtracting the capacitance Ca from the capacitance C1, thereby inspecting whether a circuit board 100 is good or bad, based on the inter-inspection point capacitance and an inspection reference value. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、各検査ポイントの間の静電容量や、実装されたコンデンサの容量に基づいて検査対象基板を検査する基板検査装置および基板検査方法に関するものである。   The present invention relates to a substrate inspection apparatus and a substrate inspection method for inspecting a substrate to be inspected based on the capacitance between inspection points and the capacitance of a mounted capacitor.

この種の基板検査装置として、出願人は、検査対象の回路基板(以下、「検査対象基板」ともいう)上に規定した各検査ポイントのうちの所定の2つに一対の検査用プローブをそれぞれ接触させた状態において両検査ポイントの間の静電容量を測定し、測定した静電容量と検査用基準値とに基づいて検査対象基板を検査する回路基板検査装置(以下、「基板検査装置」ともいう)を特開2002−14134号公報に開示している。この基板検査装置は、接触型の一対の検査用プローブと、両検査用プローブを用いて2つの検査ポイントの間の静電容量を測定する測定部とを備えている。この基板検査装置による検査対象基板の検査に際しては、まず、導体パターン上に規定された検査ポイントに両検査用プローブをそれぞれ接触させる。次いで、測定部が両検査用プローブの間に検査用交流信号を供給すると共に両検査用プローブの間を流れる検査用交流電流の電流値および電流位相を測定して、供給した検査用交流電圧の電圧値と、測定した電流値と、供給した検査用交流信号の電圧位相および測定した電流位相間の位相差とに基づいて両検査ポイントの間の静電容量を測定する。続いて、測定した静電容量と、例えば検査対象基板の設定データに基づいて規定した検査用基準値とに基づいて、両検査ポイントの導体パターンの良否を検査する。   As this type of board inspection apparatus, the applicant applies a pair of inspection probes to predetermined two of the inspection points defined on the circuit board to be inspected (hereinafter also referred to as “inspection target board”). A circuit board inspection device (hereinafter referred to as “substrate inspection device”) that measures the capacitance between both inspection points in a contact state and inspects an inspection target substrate based on the measured capacitance and a reference value for inspection. (Also referred to as JP-A-2002-14134). This board inspection apparatus includes a pair of contact-type inspection probes and a measurement unit that measures the capacitance between two inspection points using both inspection probes. When inspecting a substrate to be inspected by the substrate inspection apparatus, first, both inspection probes are brought into contact with inspection points defined on the conductor pattern. Next, the measurement unit supplies an AC signal for inspection between both inspection probes and measures the current value and current phase of the AC current for inspection flowing between both inspection probes. The capacitance between the two inspection points is measured based on the voltage value, the measured current value, the voltage phase of the supplied AC signal for inspection and the phase difference between the measured current phases. Subsequently, the quality of the conductor pattern at both inspection points is inspected based on the measured capacitance and, for example, the inspection reference value defined based on the setting data of the inspection target substrate.

この場合、出願人が開示している基板検査装置における上記の測定処理時には、検査対象基板における両検査ポイントの間の静電容量だけでなく、両検査用プローブの間のプローブ間静電容量や、両検査用プローブを測定部にそれぞれ接続している各信号ケーブルの間のケーブル間容量などの各種の静電容量(以下、「装置側静電容量」ともいう)を含んだ静電容量が測定される。このため、上記の両検査ポイント間に欠陥が生じていたとしても、装置側静電容量が大きい場合や、検査ポイント間の静電容量が小さい場合には、その検査ポイント間に欠陥が生じていないと誤って検査されるおそれがある。したがって、出願人は、一例として、上記の一対の検査用プローブを検査対象基板(両検査ポイント)から離間させた状態において両検査用プローブの間に検査用交流信号を供給して装置側静電容量を測定すると共に、上記の測定方法に従って測定した静電容量から装置側静電容量を差し引いて、両検査ポイントの間の静電容量を演算し、その演算結果と検査用基準値とに基づいて両検査ポイントの間の良否を検査する検査方法を採用している。   In this case, during the above measurement process in the substrate inspection apparatus disclosed by the applicant, not only the capacitance between the two inspection points on the inspection target substrate, but also the inter-probe capacitance between the two inspection probes, Capacitance including various capacitances (hereinafter also referred to as “device-side capacitance”) such as inter-cable capacitance between the signal cables connecting the inspection probes to the measurement unit, respectively. Measured. For this reason, even if a defect occurs between the two inspection points, a defect occurs between the inspection points when the apparatus-side capacitance is large or when the capacitance between the inspection points is small. Otherwise there is a risk of being inspected by mistake. Therefore, as an example, the applicant supplies an AC signal for inspection between the inspection probes in a state where the pair of inspection probes are separated from the inspection target substrate (both inspection points), and the apparatus side electrostatic The capacitance is measured and the device-side capacitance is subtracted from the capacitance measured according to the above measurement method to calculate the capacitance between the two inspection points. Based on the calculation result and the reference value for inspection The inspection method that inspects the quality between both inspection points is adopted.

特開2002−14134号公報(第3−4頁、図4)JP 2002-14134 (page 3-4, FIG. 4)

ところが、出願人が開示している基板検査装置には、以下の改善すべき課題がある。すなわち、これらの基板検査装置では、各検査ポイントの間の静電容量を測定する度に、一対の検査用プローブを測定対象の検査ポイントまで移動させて接触させる構成を採用している。このため、これらの基板検査装置では、多数の検査ポイントが存在する検査対象基板の検査に際して両検査用プローブの移動に要する合計時間が長いことに起因して、1枚の検査対象基板を検査するのに要する時間を短縮するのが困難となっている。一方、出願人は、多数の検査ポイントが存在する検査対象基板を検査する際の上記の課題を解決すべく、多数の検査用プローブを検査対象基板上の各検査ポイントにそれぞれ接触させておき、任意の検査用プローブを測定部に対して順次切り替え接続して静電容量を測定する構成の基板検査装置を提案している。   However, the substrate inspection apparatus disclosed by the applicant has the following problems to be improved. That is, these substrate inspection apparatuses employ a configuration in which a pair of inspection probes are moved to contact with an inspection point to be measured each time the capacitance between the inspection points is measured. For this reason, in these substrate inspection apparatuses, when inspecting a substrate to be inspected having a large number of inspection points, the total time required to move both inspection probes is long, so that one substrate to be inspected is inspected. It has been difficult to shorten the time required for this. On the other hand, the applicant, in order to solve the above problems when inspecting an inspection target substrate having a large number of inspection points, has a number of inspection probes in contact with each inspection point on the inspection target substrate, A substrate inspection apparatus configured to measure capacitance by switching and connecting arbitrary inspection probes sequentially to a measurement unit has been proposed.

具体的には、図8に示すように、出願人が提案している回路基板検査装置1xは、複数の検査用プローブ5ax,5bx・・(以下、区別しないときには「検査用プローブ5x」ともいう)と、これら各検査用プローブ5xを図示しない測定部に対して切替え接続する接続切替部(図示せず)とを備えている。なお、同図では、出願人が提案している回路基板検査装置1xについての理解を容易とするために、回路基板100xに形成された導体パターン11x〜13x上の検査ポイントPax〜Pdx(以下、区別しないときには「検査ポイントPx」ともいう)の4つだけを図示すると共に、複数の検査用プローブ5xのうちの検査用プローブ5ax〜5dxの4つだけを図示しているが、実際には、回路基板100x上には、さらに多くの検査ポイントPxが存在すると共に、この検査ポイントPxの数に応じて、数十本〜数千本の検査用プローブ5xを備えて回路基板検査装置1xが構成されている。   Specifically, as shown in FIG. 8, the circuit board inspection apparatus 1x proposed by the applicant is referred to as a plurality of inspection probes 5ax, 5bx (hereinafter referred to as “inspection probe 5x” when not distinguished from each other). ) And a connection switching unit (not shown) for switching and connecting each of the inspection probes 5x to a measurement unit (not shown). In the figure, in order to facilitate understanding of the circuit board inspection apparatus 1x proposed by the applicant, the inspection points Pax to Pdx (hereinafter referred to as the following) on the conductor patterns 11x to 13x formed on the circuit board 100x. Although only four of “inspection points Px” are illustrated when not distinguished, only four of the inspection probes 5ax to 5dx among the plurality of inspection probes 5x are illustrated. There are more inspection points Px on the circuit board 100x, and the circuit board inspection apparatus 1x includes tens to thousands of inspection probes 5x according to the number of inspection points Px. Has been.

この回路基板検査装置1xによる回路基板100xの検査に際しては、まず、各導体パターン11x,12x・・の各検査ポイントPxに上記の各検査用プローブ5xをそれぞれ接触させる。この状態において、例えば、電子部品21xによって相互に接続された導体パターン11x,12xの間(検査ポイントPax,Pbxの間)の静電容量を測定するときには、接続切替部が検査用プローブ5ax,5bxを測定部に接続し、他の検査用プローブ5cx,5dxを測定部から切り離す。次いで、測定部が検査用プローブ5ax,5bxの間に検査用交流信号を供給した状態において、検査ポイントPax,Pbxの間の静電容量C1xを測定する。また、例えば、電子部品22xによって相互に接続された導体パターン12x,13xの間(検査ポイントPcx,Pdxの間)の静電容量を測定するときには、接続切替部が検査用プローブ5cx,5dxを測定部に接続し、他の検査用プローブ5ax,5bxを測定部から切り離す。次いで、測定部が検査用プローブ5cx,5dxの間に検査用交流信号を供給した状態において、検査ポイントPcx,Pdxの間の静電容量C2xを測定する。   When the circuit board 100x is inspected by the circuit board inspection apparatus 1x, the inspection probes 5x are first brought into contact with the inspection points Px of the conductor patterns 11x, 12x,. In this state, for example, when measuring the electrostatic capacitance between the conductor patterns 11x and 12x mutually connected by the electronic component 21x (between the inspection points Pax and Pbx), the connection switching unit detects the inspection probes 5ax and 5bx. Is connected to the measurement unit, and the other inspection probes 5cx and 5dx are separated from the measurement unit. Next, the capacitance C1x between the inspection points Pax and Pbx is measured in a state in which the measurement unit supplies the inspection AC signal between the inspection probes 5ax and 5bx. For example, when measuring the capacitance between the conductor patterns 12x and 13x connected to each other by the electronic component 22x (between the inspection points Pcx and Pdx), the connection switching unit measures the inspection probes 5cx and 5dx. The other inspection probes 5ax and 5bx are disconnected from the measurement unit. Next, the capacitance C2x between the inspection points Pcx and Pdx is measured in a state in which the measurement unit supplies the inspection AC signal between the inspection probes 5cx and 5dx.

この場合、上記の方法で測定される静電容量C1xは、回路基板100xにおける検査ポイントPax,Pbxの間の静電容量だけでなく、前述した装置側静電容量を含んでいる。同様にして、上記の方法で測定される静電容量C2xは、回路基板100xにおける検査ポイントPcx,Pdxの間の静電容量だけでなく、装置側静電容量を含んでいる。したがって、各検査用プローブ5xを回路基板100x(各検査ポイントPx)から離間させた状態において、検査用プローブ5ax,5bxの間の静電容量Caxや、検査用プローブ5cx,5dxの間の静電容量Cbxを測定すると共に、上記の静電容量C1xから静電容量Caxを差し引いた値を検査ポイントPax,Pbxの間の本来的な静電容量として取得し、上記の静電容量C2xから静電容量Cbxを差し引いた値を検査ポイントPcx,Pdxの間の本来的な静電容量として取得する。この後、取得した静電容量と検査用基準値とに基づいて、電子部品21x,22xに接続不良(端子浮き等)や品違いが生じているかを検査する。   In this case, the capacitance C1x measured by the above method includes not only the capacitance between the inspection points Pax and Pbx on the circuit board 100x, but also the aforementioned device-side capacitance. Similarly, the capacitance C2x measured by the above method includes not only the capacitance between the inspection points Pcx and Pdx on the circuit board 100x but also the device-side capacitance. Therefore, in the state where each inspection probe 5x is separated from the circuit board 100x (each inspection point Px), the electrostatic capacitance Cax between the inspection probes 5ax and 5bx and the electrostatic capacitance between the inspection probes 5cx and 5dx. The capacitance Cbx is measured, and a value obtained by subtracting the capacitance Cax from the capacitance C1x is acquired as an original capacitance between the inspection points Pax and Pbx, and the capacitance Cbx is obtained from the capacitance C2x. A value obtained by subtracting the capacitance Cbx is acquired as the original capacitance between the inspection points Pcx and Pdx. After that, based on the acquired capacitance and the reference value for inspection, it is inspected whether the electronic components 21x and 22x have a connection failure (such as terminal floating) or a product difference.

しかしながら、上記の回路基板検査装置1xによる検査方法では、依然として、誤った検査結果を招くおそれがある。具体的には、上記の検査処理時に測定される静電容量C1xは、検査用プローブ5ax,5bxの間の静電容量Caxだけでなく、実際には、例えば、検査用プローブ5bxに対して導体パターン12xを介して接続された検査用プローブ5cxと検査用プローブ5axとの間の静電容量Ccxを含んだ値となっている。同様にして、上記の静電容量C2xは、検査用プローブ5cx,5dxの間の静電容量Cbxだけでなく、実際には、例えば、検査用プローブ5cxに対して導体パターン12xを介して接続された検査用プローブ5bxと検査用プローブ5dxとの間の静電容量Cdxを含んだ値となっている。   However, the above inspection method using the circuit board inspection apparatus 1x may still cause an erroneous inspection result. Specifically, the capacitance C1x measured during the above-described inspection processing is not only the capacitance Cax between the inspection probes 5ax and 5bx, but actually, for example, a conductor with respect to the inspection probe 5bx. The value includes the capacitance Ccx between the inspection probe 5cx and the inspection probe 5ax connected via the pattern 12x. Similarly, the capacitance C2x is not only connected to the capacitance Cbx between the inspection probes 5cx and 5dx, but is actually connected to the inspection probe 5cx via the conductor pattern 12x, for example. The value includes the capacitance Cdx between the inspection probe 5bx and the inspection probe 5dx.

この場合、各検査用プローブ5xと測定部とを相互に接続する信号ケーブルが長尺で、しかも、この信号ケーブルは、検査処理時における引っ掛かりを回避するために検査用プローブ5xと測定部との間において束ねられた状態となっている。したがって、上記の静電容量Ccx,Cdxが比較的大きな値となっていることに起因して、静電容量C1xから静電容量Caxを差し引いたり静電容量C2xから静電容量Cbxを差し引いたりしただけでは、装置側静電容量の影響を排除した正確な静電容量を取得するのが困難となっている。このため、上記の回路基板検査装置1xでは、電子部品21x,22x等に接続不良や品違いが生じているか否かを誤って検査するおそれがあり、この点を改善するのが好ましい。   In this case, the signal cable for connecting each inspection probe 5x and the measurement unit to each other is long, and this signal cable is provided between the inspection probe 5x and the measurement unit in order to avoid catching during the inspection process. They are in a bundled state. Therefore, due to the above-described electrostatic capacitances Ccx and Cdx being relatively large values, the electrostatic capacitance Cax was subtracted from the electrostatic capacitance C1x, or the electrostatic capacitance Cbx was subtracted from the electrostatic capacitance C2x. It is difficult to obtain an accurate capacitance that eliminates the influence of the device-side capacitance. For this reason, in the circuit board inspection apparatus 1x described above, there is a possibility of erroneously inspecting whether or not the electronic components 21x, 22x and the like are defective in connection or different, and it is preferable to improve this point.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、検査時間の短縮を図りつつ、検査対象基板を正確に検査し得る基板検査装置および基板検査方法を提供することを主目的とする。   The present invention has been made in view of the problems to be improved, and has as its main object to provide a substrate inspection apparatus and a substrate inspection method capable of accurately inspecting a substrate to be inspected while shortening the inspection time. To do.

上記目的を達成すべく請求項1記載の基板検査装置は、検査対象基板上に規定された複数の検査ポイントの位置に対応してプローブ取付け部にそれぞれ取り付けられた複数の検査用プローブと、当該各検査用プローブを用いて前記各検査ポイントの間の静電容量を測定する測定部と、前記各検査用プローブの前記測定部に対する接続を切り替える接続切替部と、前記測定部および前記接続切替部を制御すると共に当該測定部によって測定された前記静電容量に基づいて検査対象基板を検査する制御部とを備えた基板検査装置であって、前記制御部は、前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、前記測定部を制御して、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定させる第1の測定処理と、前記接続切替部を制御して、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させた状態において、前記測定部を制御して、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定させる第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する。 In order to achieve the above object, a substrate inspection apparatus according to claim 1, wherein a plurality of inspection probes respectively attached to a probe attachment portion corresponding to positions of a plurality of inspection points defined on a substrate to be inspected, a measuring unit for measuring the capacitance between the respective inspection point with the respective inspection probe, a connection switching unit that switches the connection to said measuring portion of the inspection probe, said measuring unit and the connection switching section And a control unit that inspects the inspection target substrate based on the capacitance measured by the measurement unit, wherein the control unit is configured to control the first in the inspection target substrate. Each inspection probe is brought into contact with the plurality of inspection points defined on the conductor pattern, and on the second conductor pattern on the inspection target substrate. In a state where the inspection probes are in contact with the plurality of inspection points that are determined, the measurement unit is controlled, and the first inspection point of the inspection points on the first conductor pattern is controlled. And a first measurement process for measuring a first capacitance between second inspection points of the respective inspection points on the second conductor pattern, and controlling the connection switching unit, The inspection probes which are brought into contact with the inspection points on the first conductor pattern among the inspection probes in a non-contact state with respect to the inspection points are connected to each other and the second In the state where the inspection probes that are brought into contact with the inspection points on the conductor pattern are connected to each other, the measurement unit is controlled to perform the first measurement process. A second measurement process for measuring a second capacitance between the inspection probe brought into contact with the first inspection point and the inspection probe brought into contact with the second inspection point; And calculating the inter-inspection point capacity between the first inspection point and the second inspection point by subtracting the second electrostatic capacity from the electrostatic capacity between the inspection points. The quality of the substrate to be inspected is inspected based on the capacity and the reference value for inspection.

また、請求項2記載の基板検査装置は、請求項1記載の基板検査装置において、前記制御部は、前記第2の測定処理時において、前記第1の導体パターンおよび前記第2の導体パターンのいずれかの導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブと当該いずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品を介して接続された第3の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブとを相互に接続させた状態において前記第2の静電容量を測定させる。   The substrate inspection apparatus according to claim 2 is the substrate inspection apparatus according to claim 1, wherein the control unit is configured to detect the first conductor pattern and the second conductor pattern during the second measurement process. Each inspection probe brought into contact with each inspection point on any conductor pattern is connected to any one of the conductor patterns via an electronic component having a lower impedance than a predetermined specified value. The second capacitance is measured in a state where the inspection probes that are brought into contact with the inspection points on the three conductor patterns are connected to each other.

さらに、請求項3記載の基板検査装置は、請求項1または2記載の基板検査装置において、前記制御部は、前記第2の測定処理時において、前記第1の測定処理時にガード電位に接続させる前記検査用プローブを当該ガード電位に接続させた状態において前記第2の静電容量を測定させる。   Furthermore, the substrate inspection apparatus according to claim 3 is the substrate inspection apparatus according to claim 1 or 2, wherein the control unit is connected to a guard potential during the first measurement process during the second measurement process. The second capacitance is measured in a state where the inspection probe is connected to the guard potential.

また、請求項4記載の基板検査方法は、検査対象基板上に規定された複数の検査ポイントの位置に対応してプローブ取付け部にそれぞれ取り付けられた複数の検査用プローブを用いて当該各検査ポイントの間の静電容量を測定して、当該静電容量に基づいて当該検査対象基板を検査する基板検査方法であって、前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定する第1の測定処理と、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させた状態において、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定する第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する。 The substrate inspection method according to claim 4, wherein the said respective test point with a plurality of test probes mounted respectively on the probe mounting portion corresponding to the positions of the plurality of test points specified in the inspection target substrate A substrate inspection method for measuring a capacitance between the plurality of the first conductive patterns on the substrate to be inspected, and inspecting the substrate to be inspected based on the capacitance. Each of the inspection probes is brought into contact with an inspection point, and each of the inspection probes is in contact with a plurality of the inspection points defined on the second conductor pattern on the inspection target substrate. The first inspection point among the respective inspection points on the conductor pattern and the inspection point among the respective inspection points on the second conductor pattern A first measurement process for measuring a first capacitance between two inspection points; and on the first conductor pattern of the inspection probes in a non-contact state with respect to the inspection points. In the state where the inspection probes to be brought into contact with the inspection points are connected to each other and the inspection probes to be brought into contact with the inspection points on the second conductor pattern are connected to each other Measuring a second capacitance between the inspection probe brought into contact with the first inspection point and the inspection probe brought into contact with the second inspection point during the first measurement process; A measurement process and a capacitance between inspection points between the first inspection point and the second inspection point are calculated by subtracting the second capacitance from the first capacitance. Run the arithmetic processing, to check the quality of the inspection target board based on between the test point capacity and test reference value.

請求項1記載の基板検査装置および請求項4記載の基板検査方法では、検査対象基板における第1の導体パターン上の各検査ポイントおよび第2の導体パターン上の各検査ポイントに各検査用プローブをそれぞれ接触させた状態において、第1の導体パターン上の各検査ポイントのうちの第1の検査ポイントおよび第2の導体パターン上の各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定する第1の測定処理と、各検査ポイントに対して非接触状態の各検査用プローブのうちの第1の導体パターン上の各検査ポイントに対して接触させる各検査用プローブを相互に接続させると共に第2の導体パターン上の各検査ポイントに対して接触させる各検査用プローブを相互に接続させた状態において、第1の測定処理時に第1の検査ポイントに接触させる検査用プローブおよび第2の検査ポイントに接触させる検査用プローブの間の第2の静電容量を測定する第2の測定処理と、第1の静電容量から第2の静電容量を差し引いて第1の検査ポイントおよび第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、検査ポイント間容量および検査用基準値に基づいて検査対象基板の良否を検査する。   In the substrate inspection apparatus according to claim 1 and the substrate inspection method according to claim 4, each inspection probe is provided at each inspection point on the first conductor pattern and each inspection point on the second conductor pattern on the inspection target substrate. The first inspection point between the first inspection point of each inspection point on the first conductor pattern and the second inspection point of each inspection point on the second conductor pattern in the contact state, respectively. First inspection processing for measuring capacitance, and each inspection probe to be brought into contact with each inspection point on the first conductor pattern among the inspection probes in a non-contact state with respect to each inspection point In a state where the inspection probes that are connected to each other and are brought into contact with the respective inspection points on the second conductor pattern are connected to each other, A second measurement process for measuring a second capacitance between the inspection probe brought into contact with the second inspection point and the inspection probe brought into contact with the second inspection point; Substrate to be inspected based on the inter-inspection point capacitance and the inspection reference value by performing a calculation process for calculating the inter-inspection point capacitance between the first inspection point and the second inspection point by subtracting the capacitance. Inspect the quality.

したがって、請求項1記載の基板検査装置および請求項4記載の基板検査方法によれば、第1の導体パターンおよび第2の導体パターンの間の検査時には使用しないものの第1の導体パターンを介して第1の検査ポイントと同電位に接続される検査用プローブや、第1の導体パターンおよび第2の導体パターンの間の検査時には使用しないものの第2の導体パターンを介して第2の検査ポイントと同電位に接続される検査用プローブの存在に起因する装置側静電容量を含んだ正確な第2の静電容量を第2の測定処理によって取得することができる。このため、請求項1記載の基板検査装置および請求項4記載の基板検査方法によれば、検査対象基板上の各検査ポイントに対して複数の検査用プローブを接触させた状態において第1の測定処理を実行することで検査時間の短縮を図りつつ、演算処理時において第1の測定処理によって測定した第1の静電容量から上記の第2の静電容量を差し引くことで、第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準値とに基づいて第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)を正確に検査することができる。   Therefore, according to the board inspection apparatus according to claim 1 and the board inspection method according to claim 4, the first conductor pattern is not used during the inspection between the first conductor pattern and the second conductor pattern. The inspection probe connected to the same potential as the first inspection point, and the second inspection point via the second conductor pattern that is not used during the inspection between the first conductor pattern and the second conductor pattern. The accurate second capacitance including the device-side capacitance caused by the presence of the inspection probe connected to the same potential can be acquired by the second measurement process. Therefore, according to the substrate inspection apparatus according to claim 1 and the substrate inspection method according to claim 4, the first measurement is performed in a state where a plurality of inspection probes are in contact with each inspection point on the inspection target substrate. The first conductor is obtained by subtracting the second capacitance from the first capacitance measured by the first measurement process during the calculation process while shortening the inspection time by executing the process. As a result of obtaining an accurate inter-inspection point capacitance between the pattern and the second conductor pattern (between the first inspection point and the second inspection point), the accurate inter-inspection point capacitance and the inspection reference Based on the value, it is possible to accurately inspect between the first conductor pattern and the second conductor pattern (between the first inspection point and the second inspection point).

また、請求項2記載の基板検査装置によれば、第2の測定処理時において、第1の導体パターンおよび第2の導体パターンのいずれかの導体パターン上の各検査ポイントに対して接触させる各検査用プローブといずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品を介して接続された第3の導体パターン上の各検査ポイントに対して接触させる各検査用プローブとを相互に接続させた状態において第2の静電容量を測定することにより、低インピーダンスの電子部品を介して第1の導体パターンおよび第2の導体パターンのいずれかに接続された第3の導体パターン上の各検査ポイントに接触させられる検査用プローブの存在に起因する装置側静電容量を含んだ正確な第2の静電容量を第2の測定処理によって取得することができる。このため、請求項2記載の基板検査装置によれば、演算処理時において第1の測定処理によって測定した第1の静電容量から上記の第2の静電容量を差し引くことで、第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準値とに基づいて第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)を正確に検査することができる。   Moreover, according to the board | substrate inspection apparatus of Claim 2, at the time of a 2nd measurement process, each contact | abutted with respect to each test | inspection point on any conductor pattern of a 1st conductor pattern and a 2nd conductor pattern An inspection probe and each inspection probe to be brought into contact with each inspection point on the third conductor pattern connected to one of the conductor patterns via an electronic component having a lower impedance than a predetermined specified value; The third conductor pattern connected to either the first conductor pattern or the second conductor pattern via the low-impedance electronic component by measuring the second capacitance in the state of being connected to each other An accurate second capacitance including the device-side capacitance caused by the presence of the inspection probe brought into contact with each inspection point above is obtained by the second measurement process. It can be. For this reason, according to the substrate inspection apparatus of the second aspect, the first capacitance is subtracted from the first capacitance measured by the first measurement process at the time of the calculation process, so that the first As a result of obtaining an accurate inter-inspection point capacitance between the conductor pattern and the second conductive pattern (between the first inspection point and the second inspection point), the accurate inter-inspection point capacitance and the inspection It is possible to accurately inspect between the first conductor pattern and the second conductor pattern (between the first inspection point and the second inspection point) based on the reference value.

さらに、請求項3記載の基板検査装置によれば、第2の測定処理時において、第1の測定処理時にガード電位に接続させる検査用プローブをガード電位に接続させた状態において第2の静電容量を測定することにより、第1の測定処理時においてガード電位に接続される検査用プローブの存在に起因する装置側静電容量を含んだ正確な第2の静電容量を第2の測定処理によって取得することができる。このため、請求項3記載の基板検査装置によれば、演算処理時において第1の測定処理によって測定した第1の静電容量から上記の第2の静電容量を差し引くことで、第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準値とに基づいて第1の導体パターンおよび第2の導体パターンの間(第1の検査ポイントおよび第2の検査ポイントの間)を正確に検査することができる。   Furthermore, according to the substrate inspection apparatus of the third aspect, in the second measurement process, the second electrostatic test is performed in a state where the inspection probe connected to the guard potential is connected to the guard potential during the first measurement process. By measuring the capacitance, an accurate second capacitance including the device-side capacitance caused by the presence of the inspection probe connected to the guard potential during the first measurement processing is obtained in the second measurement processing. Can be obtained by: For this reason, according to the substrate inspection apparatus of the third aspect, the first capacitance is subtracted from the first capacitance measured by the first measurement process at the time of the calculation process, so that the first As a result of obtaining an accurate inter-inspection point capacitance between the conductor pattern and the second conductive pattern (between the first inspection point and the second inspection point), the accurate inter-inspection point capacitance and the inspection It is possible to accurately inspect between the first conductor pattern and the second conductor pattern (between the first inspection point and the second inspection point) based on the reference value.

回路基板検査装置1の構成を示すブロック図である。1 is a block diagram showing a configuration of a circuit board inspection device 1. FIG. 検査用プローブ5b,5cを用いて検査ポイントPb,Pcの間の静電容量C1を測定している状態の説明図である。It is explanatory drawing of the state which is measuring the electrostatic capacitance C1 between test | inspection points Pb and Pc using the test probes 5b and 5c. 接続切替部6によって検査用プローブ5a,5bを相互に接続すると共に検査用プローブ5c,5dを相互に接続した状態において、検査用プローブ5a,5bと検査用プローブ5c,5dとの間の静電容量Caを測定している状態を示す説明図である。In a state where the inspection probes 5a and 5b are connected to each other by the connection switching unit 6 and the inspection probes 5c and 5d are connected to each other, the electrostatic capacitance between the inspection probes 5a and 5b and the inspection probes 5c and 5d It is explanatory drawing which shows the state which is measuring capacity | capacitance Ca. 検査用プローブ5b,5cを用いて検査ポイントPb,Pcの間の静電容量C2を測定している状態の説明図である。It is explanatory drawing of the state which is measuring the electrostatic capacitance C2 between test | inspection points Pb and Pc using the test probes 5b and 5c. 接続切替部6によって検査用プローブ5a,5bを相互に接続すると共に検査用プローブ5c〜5fを相互に接続した状態において、検査用プローブ5a,5bと検査用プローブ5c〜5fとの間の静電容量Cbを測定している状態を示す説明図である。In the state where the inspection probes 5a and 5b are connected to each other by the connection switching unit 6 and the inspection probes 5c to 5f are connected to each other, the electrostatic capacitance between the inspection probes 5a and 5b and the inspection probes 5c to 5f It is explanatory drawing which shows the state which is measuring capacity | capacitance Cb. 検査用プローブ5b,5cを用いて検査ポイントPb,Pcの間の静電容量C3を測定している状態の説明図である。It is explanatory drawing of the state which is measuring the electrostatic capacitance C3 between test | inspection points Pb and Pc using the probes 5b and 5c for test | inspection. 接続切替部6によって検査用プローブ5a,5bを相互に接続した状態において測定部7のH電位に接続し、検査用プローブ5c,5dを相互に接続した状態において測定部7のL電位に接続し、かつ検査用プローブ5e,5fを相互に接続した状態において測定部7のG電位に接続し、その状態において、検査用プローブ5a,5bと検査用プローブ5c,5dとの間の静電容量Cc1、および検査用プローブ5a,5bと検査用プローブ5e,5fとの間の静電容量Cc2等を含む合成容量である静電容量Ccを測定している状態を示す説明図である。When the inspection probes 5a and 5b are connected to each other by the connection switching unit 6, they are connected to the H potential of the measurement unit 7, and when the inspection probes 5c and 5d are connected to each other, they are connected to the L potential of the measurement unit 7. In addition, in the state where the inspection probes 5e and 5f are connected to each other, they are connected to the G potential of the measurement unit 7, and in this state, the capacitance Cc1 between the inspection probes 5a and 5b and the inspection probes 5c and 5d FIG. 6 is an explanatory diagram showing a state in which a capacitance Cc, which is a combined capacitance including the capacitance Cc2 between the inspection probes 5a and 5b and the inspection probes 5e and 5f, is measured. 出願人が提案している回路基板検査装置1xの各検査用プローブ5xを導体パターン11x,12x,13x上の検査ポイントPax〜Pdxにそれぞれ接触させた状態を示す説明図である。It is explanatory drawing which shows the state which contacted each test | inspection probe 5x of the circuit board test | inspection apparatus 1x which the applicant has proposed with test | inspection points Pax-Pdx on the conductor patterns 11x, 12x, and 13x, respectively.

以下、本発明に係る基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。   Embodiments of a substrate inspection apparatus and a substrate inspection method according to the present invention will be described below with reference to the accompanying drawings.

最初に、回路基板検査装置1の構成について、図1を参照して説明する。   First, the configuration of the circuit board inspection apparatus 1 will be described with reference to FIG.

図1に示す回路基板検査装置1は、本発明に係る基板検査装置の一例であって、後述するようにして、本発明に係る基板検査方法に従って回路基板100(本発明における検査対象基板の一例)を電気的に検査可能に構成されている。具体的には、回路基板検査装置1は、基板保持部2、移動機構3、プローブ取付け部4、検査用プローブ5a〜5n(本発明における複数の検査用プローブの一例:以下、区別しないときには「検査用プローブ5」ともいう)、接続切替部6、測定部7、制御部8および記憶部9を備えている。この場合、回路基板100は、図2〜7に示すように、導体パターン11〜18など(以下、区別しないときには「導体パターン10」ともいう)の複数の導体パターンが形成されると共に、電子部品21〜24などの各種電子部品が実装されて構成されている。   A circuit board inspection apparatus 1 shown in FIG. 1 is an example of a board inspection apparatus according to the present invention. As described later, according to the substrate inspection method according to the present invention, a circuit board 100 (an example of a substrate to be inspected in the present invention). ) Is configured to be electrically inspectable. Specifically, the circuit board inspection apparatus 1 includes a substrate holding part 2, a moving mechanism 3, a probe mounting part 4, inspection probes 5a to 5n (an example of a plurality of inspection probes in the present invention: Also referred to as “inspection probe 5”), a connection switching unit 6, a measurement unit 7, a control unit 8, and a storage unit 9. In this case, as shown in FIGS. 2 to 7, the circuit board 100 is formed with a plurality of conductor patterns such as conductor patterns 11 to 18 (hereinafter also referred to as “conductor pattern 10” when not distinguished), and an electronic component. Various electronic components such as 21 to 24 are mounted and configured.

基板保持部2は、検査対象の回路基板100を検査位置において保持可能に構成されている。移動機構3は、制御部8の制御に従って、プローブ取付け部4を移動させることによって各検査用プローブ5を回路基板100に対して接触または離間させる。この場合、プローブ取付け部4は、治具型に構成されて、複数の検査用プローブ5a〜5nが植設されている。また、各検査用プローブ5は、接触型のプローブであって、回路基板100(各導体パターン10)上に規定された各検査ポイントPa,Pb・・(以下、区別しないときには「検査ポイントP」ともいう)の位置に対応してプローブ取付け部4にそれぞれ植設されている。これにより、この回路基板検査装置1では、移動機構3がプローブ取付け部4を回路基板100に対する接近方向に移動させることで、各検査用プローブ5が回路基板100上の各検査ポイントPにそれぞれ接触させられる結果、1枚の回路基板100を検査する際にプローブ取付け部4を1回移動させるだけで、各検査ポイントPについての電気的検査を実行することが可能となっている。接続切替部6は、制御部8の制御に従って測定部7に対する各検査用プローブ5の接続や、各検査用プローブ5の相互間の接続を切り替える。   The board holding unit 2 is configured to hold the circuit board 100 to be inspected at the inspection position. The moving mechanism 3 moves each probe mounting part 4 to or from the circuit board 100 by moving the probe mounting part 4 under the control of the control part 8. In this case, the probe mounting portion 4 is configured in a jig shape, and a plurality of inspection probes 5a to 5n are implanted therein. Each inspection probe 5 is a contact type probe, and each inspection point Pa, Pb... (Hereinafter referred to as “inspection point P” when not distinguished from each other) defined on the circuit board 100 (each conductor pattern 10). Corresponding to the positions of the probe mounting portions 4. Thereby, in this circuit board inspection apparatus 1, each inspection probe 5 contacts each inspection point P on the circuit board 100 by the moving mechanism 3 moving the probe mounting portion 4 in the approaching direction with respect to the circuit board 100. As a result, when the single circuit board 100 is inspected, the electrical inspection for each inspection point P can be executed only by moving the probe mounting portion 4 once. The connection switching unit 6 switches the connection of the inspection probes 5 to the measurement unit 7 and the connection between the inspection probes 5 according to the control of the control unit 8.

測定部7は、各検査用プローブ5の間に予め規定された電圧値の検査用交流信号を供給する交流信号源(電圧源:一例として、定電圧を供給する定電圧源)と、所定の検査用プローブ5の間を流れる交流電流の電流値および電流位相を測定する電流測定器と、測定結果等に基づいて静電容量を演算する演算部とを備えている。この場合、演算部は、検査用交流信号の電圧値、測定した電流値、並びに検査用交流信号の電圧位相および測定した電流位相の位相差に基づいて静電容量を演算する。制御部8は、回路基板検査装置1を総括的に制御する。具体的には、制御部8は、移動機構3を制御してプローブ取付け部4を移動させることによって各検査用プローブ5を各検査ポイントPに対して接触または離間させる。また、制御部8は、接続切替部6を制御して測定部7に対する各検査用プローブ5の接続や各検査用プローブ5の相互間の接続を切り替えさせる。さらに、制御部8は、後述するようにして、測定部7によって測定された静電容量などの測定値に基づいて各検査ポイントPの間の静電容量(検査ポイント間容量)を演算する演算処理を実行すると共に、演算結果と検査用基準データ(本発明における検査用基準値)とに基づいて回路基板100の良否を検査する。記憶部9は、検査手順データ、回路基板100の設計データに基づいて規定した検査用基準データ、制御部8の演算結果、および制御部8の動作プログラムなどを記憶する。   The measurement unit 7 includes an AC signal source (voltage source: as an example, a constant voltage source that supplies a constant voltage) that supplies an AC signal for inspection having a voltage value defined in advance between the inspection probes 5, a predetermined voltage A current measuring device that measures a current value and a current phase of an alternating current flowing between the inspection probes 5 and a calculation unit that calculates a capacitance based on a measurement result and the like are provided. In this case, the calculation unit calculates the capacitance based on the voltage value of the AC signal for inspection, the measured current value, and the voltage phase of the AC signal for inspection and the phase difference between the measured current phases. The control unit 8 comprehensively controls the circuit board inspection apparatus 1. Specifically, the control unit 8 controls the moving mechanism 3 to move the probe mounting unit 4 so that each inspection probe 5 is brought into contact with or separated from each inspection point P. The control unit 8 controls the connection switching unit 6 to switch the connection of the inspection probes 5 to the measurement unit 7 and the connection between the inspection probes 5. Further, the control unit 8 calculates the capacitance between the inspection points P (capacity between inspection points) based on the measured value such as the capacitance measured by the measuring unit 7 as described later. The processing is executed and the quality of the circuit board 100 is inspected based on the calculation result and the inspection reference data (inspection reference value in the present invention). The storage unit 9 stores inspection procedure data, inspection reference data defined based on design data of the circuit board 100, calculation results of the control unit 8, operation programs of the control unit 8, and the like.

次に、回路基板検査装置1による回路基板100の検査方法について図面を参照して説明する。   Next, a method for inspecting the circuit board 100 by the circuit board inspection apparatus 1 will be described with reference to the drawings.

まず、各導体パターン10の形成面を上向きにした状態において回路基板100を基板保持部2に保持させる。次いで、図示しない操作部を操作して検査開始を指示すると、制御部8が、記憶部9に記憶されている検査手順データに従って回路基板100についての検査処理を開始する。なお、本発明についての理解を容易とするために、回路基板100における導体パターン11上の検査ポイントPbと導体パターン12上の検査ポイントPcとの間の検査(図2,3参照)、回路基板100における導体パターン13上の検査ポイントPbと導体パターン14上の検査ポイントPcとの間の検査(図4,5参照)、および回路基板100における導体パターン16上の検査ポイントPbと導体パターン17上の検査ポイントPcとの間の検査(図6,7参照)の3つのケースを例に挙げて以下に説明する。また、実際には、回路基板100上のすべての検査ポイントP間について本発明における第1の測定処理を連続して実行すると共に、各第1の測定処理に対応する第2の処理を連続して実行し、その後に本発明における演算処理を実行することで各検査ポイントP,P毎の検査ポイント間容量を演算しているが、本発明についての理解を容易とするために、上記の3つのケース毎に、第1の測定処理、第2の測定処理および演算処理をこの順で実行するものとして以下に説明する。   First, the circuit board 100 is held by the board holding part 2 in a state where the formation surface of each conductor pattern 10 is directed upward. Next, when an operation start is instructed by operating an operation unit (not shown), the control unit 8 starts an inspection process for the circuit board 100 according to the inspection procedure data stored in the storage unit 9. In order to facilitate understanding of the present invention, inspection between the inspection point Pb on the conductor pattern 11 and the inspection point Pc on the conductor pattern 12 in the circuit board 100 (see FIGS. 2 and 3), circuit board 100 between the inspection point Pb on the conductor pattern 13 and the inspection point Pc on the conductor pattern 14 (see FIGS. 4 and 5), and on the inspection point Pb and the conductor pattern 17 on the conductor pattern 16 in the circuit board 100. Three cases of inspection with respect to the inspection point Pc (see FIGS. 6 and 7) will be described below as an example. In practice, the first measurement process in the present invention is continuously performed between all the inspection points P on the circuit board 100, and the second process corresponding to each first measurement process is continuously performed. The capacity between inspection points for each inspection point P and P is calculated by executing the arithmetic processing in the present invention after that. In order to facilitate understanding of the present invention, the above 3 In the following description, the first measurement process, the second measurement process, and the calculation process are executed in this order for each case.

まず、図2に示すように、導体パターン11上の検査ポイントPbと導体パターン12上の検査ポイントPcとの間の検査に際しては、接続切替部6が、制御部8の制御に従って検査用プローブ5b,5cを測定部7に接続させ、測定部7が、この検査用プローブ5b,5cを介して検査用交流信号を供給して検査ポイントPb,Pcの間の静電容量C1(本発明における第1の静電容量の一例)を測定する(本発明における第1の測定処理の一例)。この際に、後述する第2の測定処理時における各検査用プローブ5の接続状態(図3参照)に合わせて、検査用プローブ5aを検査用プローブ5bと同電位に接続すると共に検査用プローブ5dを検査用プローブ5cと同電位に接続した状態において検査ポイントPb,Pcの間の静電容量C1を測定してもよい。   First, as shown in FIG. 2, in the inspection between the inspection point Pb on the conductor pattern 11 and the inspection point Pc on the conductor pattern 12, the connection switching unit 6 controls the inspection probe 5 b under the control of the control unit 8. , 5c are connected to the measuring unit 7, and the measuring unit 7 supplies an AC signal for inspection via the inspection probes 5b, 5c to provide a capacitance C1 between the inspection points Pb, Pc (the first in the present invention). 1 (an example of the capacitance of 1) is measured (an example of the first measurement process in the present invention). At this time, the inspection probe 5a is connected to the same potential as the inspection probe 5b and the inspection probe 5d in accordance with the connection state (see FIG. 3) of each inspection probe 5 at the time of the second measurement process described later. The capacitance C1 between the inspection points Pb and Pc may be measured in a state where is connected to the same potential as the inspection probe 5c.

この場合、この回路基板検査装置1では、前述したように、回路基板100の検査時においてすべての検査用プローブ5が各導体パターン10上の検査ポイントPにそれぞれ接触させられる。このため、同図に示すように、検査用プローブ5bを接触させた導体パターン11上の検査ポイントPaには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5aが接触させられると共に、検査用プローブ5cを接触させた導体パターン12上の検査ポイントPdには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5dが接触させられた状態となる。なお、同図では、導体パターン11,12の双方がそれぞれ第1の導体パターンに相当すると共に、導体パターン11,12の双方がそれぞれ第2の導体パターンに相当し、両導体パターン11,12に対してそれぞれ2個の検査用プローブ5を接触させた状態において本発明における第1の測定処理が実行される例を図示している。   In this case, in the circuit board inspection apparatus 1, as described above, all inspection probes 5 are brought into contact with the inspection points P on the respective conductor patterns 10 when the circuit board 100 is inspected. For this reason, as shown in the figure, the inspection point Pa on the conductor pattern 11 in contact with the inspection probe 5b is brought into contact with the inspection probe 5a that is not used during the inspection between the inspection points Pb and Pc. The inspection point Pd on the conductor pattern 12 with which the inspection probe 5c is brought into contact is brought into contact with an inspection probe 5d that is not used during the inspection between the inspection points Pb and Pc. In the figure, both of the conductor patterns 11 and 12 correspond to the first conductor pattern, and both of the conductor patterns 11 and 12 correspond to the second conductor pattern. On the other hand, an example is shown in which the first measurement process in the present invention is executed in a state where two inspection probes 5 are in contact with each other.

この際に、上記の測定処理時において測定される静電容量C1に含まれる装置側静電容量は、測定部7に接続されている検査用プローブ5b,5cの間のプローブ間静電容量、検査用プローブ5b,5cを測定部7に接続している各信号ケーブルの間のケーブル間容量、およびそれ以外の各種の静電容量を含んだ静電容量Caとなる。このため、出願人が提案している回路基板検査装置1xのように上記の静電容量C1から検査用プローブ5b,5cの間のプローブ間静電容量、および検査用プローブ5b,5cと測定部7とを接続している各信号ケーブルの間のケーブル間容量だけを差し引いたとしても、検査ポイントPb,Pcの間の正確な検査ポイント間容量を取得するのが困難となっている。したがって、この回路基板検査装置1では、本発明における第2の測定処理を実行して、上記の静電容量C1から差し引くべき装置側静電容量としての静電容量Caを以下の方法に従って取得する。   At this time, the device-side capacitance included in the capacitance C1 measured during the measurement process described above is the inter-probe capacitance between the inspection probes 5b and 5c connected to the measurement unit 7, Capacitance Ca including inter-cable capacitance between the signal cables connecting the inspection probes 5b and 5c to the measurement unit 7 and various other capacitances. Therefore, like the circuit board inspection apparatus 1x proposed by the applicant, the inter-probe capacitance between the capacitance C1 and the inspection probes 5b and 5c, and the inspection probes 5b and 5c and the measurement unit Even if only the inter-cable capacity between the signal cables connected to 7 is subtracted, it is difficult to obtain an accurate inter-inspection point capacity between the inspection points Pb and Pc. Therefore, the circuit board inspection apparatus 1 executes the second measurement process according to the present invention, and acquires the capacitance Ca as the device-side capacitance to be subtracted from the capacitance C1 according to the following method. .

まず、制御部8は、図3に示すように、移動機構3を制御して各検査用プローブ5を回路基板100(この例では、導体パターン11,12上の検査ポイントPa〜Pd)から離間させる(非接触状態にする)。次いで、制御部8は、接続切替部6を制御して、上記の静電容量C1の測定に際して導体パターン11上の検査ポイントPa,Pbに接触させた2個の検査用プローブ5a,5bを相互に接続させると共に、導体パターン12上の検査ポイントPc,Pdに接触させた2個の検査用プローブ5c,5dを相互に接続させる。この際には、接続切替部6内の接続部6aが上記の第1の測定処理時における導体パターン11と同様に機能すると共に、接続切替部6内の接続部6bが上記の第1の測定処理時における導体パターン12と同様に機能して、検査用プローブ5a,5bおよび検査用プローブ5c,5dがそれぞれ測定部7に接続された状態となる。   First, as shown in FIG. 3, the control unit 8 controls the moving mechanism 3 to separate the inspection probes 5 from the circuit board 100 (in this example, inspection points Pa to Pd on the conductor patterns 11 and 12). (Make contactless state) Next, the control unit 8 controls the connection switching unit 6 so that the two inspection probes 5a and 5b brought into contact with the inspection points Pa and Pb on the conductor pattern 11 when the capacitance C1 is measured are mutually connected. And two inspection probes 5c and 5d brought into contact with the inspection points Pc and Pd on the conductor pattern 12 are connected to each other. At this time, the connection part 6a in the connection switching part 6 functions in the same manner as the conductor pattern 11 in the first measurement process, and the connection part 6b in the connection switching part 6 is the first measurement. It functions in the same manner as the conductor pattern 12 at the time of processing, and the inspection probes 5a and 5b and the inspection probes 5c and 5d are connected to the measuring unit 7, respectively.

続いて、制御部8は、測定部7を制御して、検査用プローブ5a,5bと検査用プローブ5c,5dとの間の静電容量Ca(本発明における第2の静電容量の一例:装置側静電容量)を測定させる(本発明における第2の測定処理の一例)。この際には、検査用プローブ5b,5cの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5cとの間のプローブ間静電容量、接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dと検査用プローブ5bとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dとの間のプローブ間静電容量、およびこれらの検査用プローブ5と測定部7とを接続している各信号ケーブルの間のケーブル間容量などを含んだ静電容量が静電容量Caとして測定される。   Subsequently, the control unit 8 controls the measurement unit 7 so that the capacitance Ca between the inspection probes 5a and 5b and the inspection probes 5c and 5d (an example of the second capacitance in the present invention: (Capacitor on the device side) is measured (an example of a second measurement process in the present invention). At this time, the inter-probe capacitance between the inspection probes 5b and 5c, and the interprobe capacitance between the inspection probe 5a and the inspection probe 5c connected to the inspection probe 5b via the connection portion 6a. Capacitance, inter-probe capacitance between the inspection probe 5d and the inspection probe 5b connected to the inspection probe 5c via the connection portion 6b, and connection to the inspection probe 5b via the connection portion 6a The inter-probe capacitance between the inspection probe 5a and the inspection probe 5d connected to the inspection probe 5c through the connection portion 6b, and the inspection probe 5 and the measurement unit 7 are The electrostatic capacitance including the inter-cable capacitance between the connected signal cables is measured as the electrostatic capacitance Ca.

なお、本発明における第1の測定処理の後に本発明における第2の処理を実行する例について説明したが、本発明はこれに限定されず、本発明における第2の測定処理(上記の静電容量Caの測定)の後に本発明における第1の処理(上記の静電容量C1の測定)を実行してもよい。続いて、制御部8は、本発明における演算処理を開始する。具体的には、制御部8は、上記の第1の測定処理によって測定した静電容量C1から第2の測定処理によって測定した静電容量Caを差し引いた値を検査ポイントPb,Pcの間の検査ポイント間容量として演算する。これにより、装置側静電容量を含まない正確な検査ポイント間容量(装置側静電容量の影響が排除された検査ポイント間容量)が取得される。   In addition, although the example which performs the 2nd process in this invention after the 1st measurement process in this invention was demonstrated, this invention is not limited to this, The 2nd measurement process (above-mentioned electrostatic in the present invention) You may perform the 1st process (measurement of said electrostatic capacitance C1) in this invention after the measurement of the capacity | capacitance Ca. Then, the control part 8 starts the arithmetic processing in this invention. Specifically, the control unit 8 obtains a value obtained by subtracting the capacitance Ca measured by the second measurement process from the capacitance C1 measured by the first measurement process between the inspection points Pb and Pc. Calculated as the capacity between inspection points. Thus, an accurate inter-inspection point capacitance that does not include the device-side capacitance (capacitance between inspection points from which the influence of the device-side capacitance is eliminated) is acquired.

次いで、制御部8は、演算した検査ポイント間容量と記憶部9に記憶されている検査用基準データとに基づき、検査ポイントPb,Pcの間の良否を検査する。具体的には、検査ポイント間容量が検査用基準データに対応する許容範囲内のときには、検査ポイントPb,Pcの間が正常(電子部品21に接続不良や品違いが生じていない)と検査し、検査ポイント間容量が検査用基準データに対応する許容範囲内を上回って大きいときには、検査ポイントPb,Pcの間が異常(電子部品21に品違いが生じている、または、導体パターン11,12のいずれかと他の導体パターン10との間に短絡が生じているおそれがある)と検査し、検査ポイント間容量が検査用基準データに対応する許容範囲内を下回って小さいときには、検査ポイントPb,Pcの間が異常(電子部品21に品違いが生じている、または、導体パターン11,12のいずれかに断線が生じているおそれがある)と検査し、静電容量がほぼゼロのときには、導体パターン11,12の間に短絡が生じていると検査する。以上により、導体パターン11,12上の検査ポイントPb,Pcの間の良否に関する検査が完了する。   Next, the control unit 8 inspects the quality between the inspection points Pb and Pc based on the calculated inter-inspection point capacity and the inspection reference data stored in the storage unit 9. Specifically, when the capacity between the inspection points is within the allowable range corresponding to the inspection reference data, the inspection points Pb and Pc are inspected to be normal (the electronic component 21 has no connection failure or product difference). When the capacity between the inspection points is larger than the allowable range corresponding to the inspection reference data, there is an abnormality between the inspection points Pb and Pc (the electronic component 21 has a different product or the conductor patterns 11 and 12). If the capacitance between inspection points is smaller than the allowable range corresponding to the inspection reference data, the inspection point Pb, Inspection between Pc is abnormal (there is a difference in the electronic component 21 or there is a possibility that one of the conductor patterns 11 and 12 is broken) Amount when substantially zero, examining the short between the conductive patterns 11 and 12 has occurred. Thus, the inspection regarding the quality between the inspection points Pb and Pc on the conductor patterns 11 and 12 is completed.

一方、図4に示すように、導体パターン13上の検査ポイントPbと導体パターン14上の検査ポイントPcとの間の検査に際しては、接続切替部6が、制御部8の制御に従って検査用プローブ5b,5cを測定部7に接続させ、測定部7が、この検査用プローブ5b,5cを介して検査用交流信号を供給して検査ポイントPb,Pcの間の静電容量C2(本発明における第1の静電容量の他の一例)を測定する(本発明における第1の測定処理の他の一例)。この際に、後述する第2の測定処理時における各検査用プローブ5の接続状態(図5参照)に合わせて、検査用プローブ5aを検査用プローブ5bと同電位に接続すると共に検査用プローブ5d〜5fを検査用プローブ5cと同電位に接続した状態において検査ポイントPb,Pcの間の静電容量C2を測定してもよい。   On the other hand, as shown in FIG. 4, in the inspection between the inspection point Pb on the conductor pattern 13 and the inspection point Pc on the conductor pattern 14, the connection switching unit 6 controls the inspection probe 5 b under the control of the control unit 8. , 5c are connected to the measuring unit 7, and the measuring unit 7 supplies an inspection AC signal via the inspection probes 5b, 5c to thereby detect the electrostatic capacitance C2 between the inspection points Pb, Pc (the first in the present invention). 1 is measured (another example of the first measurement process in the present invention). At this time, the inspection probe 5a is connected to the same potential as the inspection probe 5b and the inspection probe 5d in accordance with the connection state (see FIG. 5) of each inspection probe 5 at the time of the second measurement process described later. The capacitance C2 between the inspection points Pb and Pc may be measured in a state where ˜5f is connected to the same potential as the inspection probe 5c.

なお、図4,5では、以下の説明についての理解を容易とするために、使用する6個の検査用プローブ5を検査用プローブ5a〜5fとして図示すると共に、導体パターン13〜15上の6つの検査ポイントPを検査ポイントPa〜Pfとして図示しているが、実際には、両図に示す検査用プローブ5a〜5dは、上記の導体パターン11,12上の検査ポイントPb,Pcの間の検査に際して使用した検査用プローブ5a〜5dとは相違する検査用プローブ5で構成されると共に、両図に示す検査ポイントPa〜Pdは、上記の導体パターン11,12上の検査ポイントPa〜Pdとは相違する検査ポイントPとなっている。この場合、上記の導体パターン14は、規定値よりも低インピーダンスの電子部品23(一例として、インピーダンスの絶対値が100Ω以下の電子部品)を介して導体パターン15(本発明における「第3の導体パターン」の一例)が接続されている。また、この回路基板検査装置1では、前述したように、回路基板100の検査時においてすべての検査用プローブ5が各導体パターン10上の検査ポイントPにそれぞれ接触させられる。   4 and 5, in order to facilitate understanding of the following description, six inspection probes 5 to be used are illustrated as inspection probes 5 a to 5 f and 6 on the conductor patterns 13 to 15. Although two inspection points P are illustrated as inspection points Pa to Pf, actually, the inspection probes 5a to 5d shown in both drawings are between the inspection points Pb and Pc on the conductor patterns 11 and 12 described above. The inspection probe 5 is different from the inspection probes 5a to 5d used for the inspection, and the inspection points Pa to Pd shown in both figures are the inspection points Pa to Pd on the conductor patterns 11 and 12, respectively. Are different inspection points P. In this case, the conductor pattern 14 is connected to the conductor pattern 15 (“third conductor” in the present invention) via an electronic component 23 having an impedance lower than a specified value (as an example, an electronic component having an absolute value of impedance of 100Ω or less). An example of “pattern” is connected. In the circuit board inspection apparatus 1, as described above, all the inspection probes 5 are brought into contact with the inspection points P on the conductor patterns 10 when the circuit board 100 is inspected.

このため、同図に示すように、検査用プローブ5bを接触させた導体パターン13上の検査ポイントPaには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5aが接触させられ、検査用プローブ5cを接触させた導体パターン14上の検査ポイントPdには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5dが接触させられ、さらに、低インピーダンスの電子部品23を介して導体パターン14に接続された導体パターン15(電子部品23のインピーダンスが低いことに起因して検査時に導体パターン14とほぼ同電位となる導体パターンの一例)の検査ポイントPe,Pfには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5e,5fが接触させられた状態となる。この場合、同図では、導体パターン13,14の双方がそれぞれ第1の導体パターンに相当すると共に、導体パターン13,14の双方がそれぞれ第2の導体パターンに相当し、両導体パターン13,14に対してそれぞれ2個の検査用プローブ5を接触させると共に導体パターン15に対してそれぞれ2個の検査用プローブ5を接触させた状態において本発明における第1の測定処理が実行される例を図示している。   For this reason, as shown in the figure, the inspection point Pa on the conductor pattern 13 in contact with the inspection probe 5b is brought into contact with the inspection probe 5a that is not used at the time of inspection between the inspection points Pb and Pc. The inspection point Pd on the conductor pattern 14 with which the inspection probe 5c is brought into contact is brought into contact with the inspection probe 5d that is not used at the time of inspection between the inspection points Pb and Pc, and further via the low-impedance electronic component 23. The inspection points Pe and Pf of the conductor pattern 15 connected to the conductor pattern 14 (an example of a conductor pattern having substantially the same potential as the conductor pattern 14 at the time of inspection due to the low impedance of the electronic component 23) Inspection probes 5e and 5f that are not used at the time of inspection between the points Pb and Pc are brought into contact with each other.In this case, in the figure, both of the conductor patterns 13 and 14 correspond to the first conductor pattern, and both of the conductor patterns 13 and 14 correspond to the second conductor pattern, respectively. FIG. 2 shows an example in which the first measurement process according to the present invention is executed in a state where two inspection probes 5 are brought into contact with each other and two inspection probes 5 are brought into contact with the conductor pattern 15. Show.

この際に、上記の測定処理時において測定される静電容量C2に含まれる装置側静電容量は、測定部7に接続されている検査用プローブ5b,5cの間のプローブ間静電容量、検査用プローブ5b,5cを測定部7に接続している各信号ケーブルの間のケーブル間容量、およびそれ以外の各種の静電容量を含んだ静電容量Cbとなる。このため、出願人が提案している回路基板検査装置1xのように上記の静電容量C2から検査用プローブ5b,5cの間のプローブ間静電容量、および検査用プローブ5b,5cと測定部7とを接続している各信号ケーブルの間のケーブル間容量だけを差し引いたとしても、検査ポイントPb,Pcの間の正確な検査ポイント間容量を取得するのが困難となっている。したがって、この回路基板検査装置1では、本発明における第2の測定処理を実行して、上記の静電容量C2から差し引くべき装置側静電容量としての静電容量Cbを以下の方法に従って取得する。   At this time, the device-side capacitance included in the capacitance C2 measured at the time of the above measurement processing is the inter-probe capacitance between the inspection probes 5b and 5c connected to the measurement unit 7, The capacitance Cb includes the inter-cable capacitance between the signal cables connecting the inspection probes 5b and 5c to the measuring unit 7, and other various capacitances. Therefore, as in the circuit board inspection apparatus 1x proposed by the applicant, the inter-probe capacitance between the capacitance C2 and the inspection probes 5b and 5c, and the inspection probes 5b and 5c and the measurement unit Even if only the inter-cable capacity between the signal cables connected to 7 is subtracted, it is difficult to obtain an accurate inter-inspection point capacity between the inspection points Pb and Pc. Therefore, the circuit board inspection apparatus 1 executes the second measurement process according to the present invention, and acquires the capacitance Cb as the device-side capacitance to be subtracted from the capacitance C2 according to the following method. .

まず、制御部8は、図5に示すように、移動機構3を制御して各検査用プローブ5を回路基板100(この例では、導体パターン13〜15上の検査ポイントPa〜Pf)から離間させる(非接触状態にする)。次いで、制御部8は、接続切替部6を制御して、上記の静電容量C2の測定に際して導体パターン13上の検査ポイントPa,Pbに接触させた2個の検査用プローブ5a,5bを相互に接続させると共に、導体パターン14,15上の検査ポイントPc〜Pfに接触させた4個の検査用プローブ5c〜5fを相互に接続させる。この際には、接続切替部6内の接続部6aが上記の第1の測定処理時における導体パターン13と同様に機能し、接続切替部6内の接続部6bが上記の第1の測定処理時における導体パターン14と同様に機能し、接続切替部6内の接続部6cが上記の第1の測定処理時における電子部品23と同様にして低インピーダンス部品として機能し、かつ、接続切替部6内の接続部6dが上記の第1の測定処理時における導体パターン15と同様に機能して、検査用プローブ5a,5bおよび検査用プローブ5c〜5fがそれぞれ測定部7に接続された状態となる。   First, as shown in FIG. 5, the control unit 8 controls the moving mechanism 3 to separate the inspection probes 5 from the circuit board 100 (in this example, inspection points Pa to Pf on the conductor patterns 13 to 15). (Make contactless state) Next, the control unit 8 controls the connection switching unit 6 so that the two inspection probes 5a and 5b brought into contact with the inspection points Pa and Pb on the conductor pattern 13 in the measurement of the capacitance C2 are mutually connected. And four inspection probes 5c to 5f brought into contact with the inspection points Pc to Pf on the conductor patterns 14 and 15 are connected to each other. At this time, the connection portion 6a in the connection switching portion 6 functions in the same manner as the conductor pattern 13 in the first measurement processing, and the connection portion 6b in the connection switching portion 6 is in the first measurement processing. The connection portion 6c in the connection switching unit 6 functions as a low impedance component in the same manner as the electronic component 23 in the first measurement process, and the connection switching unit 6 The internal connection portion 6d functions in the same manner as the conductor pattern 15 in the first measurement process, and the inspection probes 5a and 5b and the inspection probes 5c to 5f are connected to the measurement portion 7, respectively. .

続いて、制御部8は、測定部7を制御して、検査用プローブ5a,5bと検査用プローブ5c〜5fとの間の静電容量Cb(本発明における第2の静電容量の他の一例:装置側静電容量)を測定させる(本発明における第2の測定処理の他の一例)。この際には、検査用プローブ5b,5cの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5cとの間のプローブ間静電容量、接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dと検査用プローブ5bとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dとの間のプローブ間静電容量、検査用プローブ5bと接続部6b,6cを介して検査用プローブ5cに接続されている検査用プローブ5eとの間のプローブ間静電容量、検査用プローブ5bと接続部6b〜6dを介して検査用プローブ5cに接続されている検査用プローブ5fとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6b,6cを介して検査用プローブ5cに接続されている検査用プローブ5eとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6b〜6dを介して検査用プローブ5cに接続されている検査用プローブ5fとの間のプローブ間静電容量、およびこれらの検査用プローブ5と測定部7とを接続している各信号ケーブルの間のケーブル間容量などを含んだ静電容量が静電容量Cbとして測定される。   Subsequently, the control unit 8 controls the measurement unit 7 so that the capacitance Cb between the inspection probes 5a and 5b and the inspection probes 5c to 5f (the other capacitance of the second capacitance in the present invention). One example: device side capacitance) is measured (another example of the second measurement process in the present invention). At this time, the inter-probe capacitance between the inspection probes 5b and 5c, and the interprobe capacitance between the inspection probe 5a and the inspection probe 5c connected to the inspection probe 5b via the connection portion 6a. Capacitance, inter-probe capacitance between the inspection probe 5d and the inspection probe 5b connected to the inspection probe 5c via the connection portion 6b, and connection to the inspection probe 5b via the connection portion 6a The inter-probe capacitance between the inspection probe 5a and the inspection probe 5d connected to the inspection probe 5c via the connection portion 6b, via the inspection probe 5b and the connection portions 6b and 6c The inter-probe capacitance between the inspection probe 5e connected to the inspection probe 5c, connected to the inspection probe 5c via the inspection probe 5b and the connection portions 6b to 6d. The inter-probe capacitance between the inspection probe 5f and the inspection probe 5a connected to the inspection probe 5b via the connection portion 6a and connected to the inspection probe 5c via the connection portions 6b and 6c. The inter-probe capacitance between the inspection probe 5e and the inspection probe 5a connected to the inspection probe 5b via the connection portion 6a and connected to the inspection probe 5c via the connection portions 6b to 6d Capacitance including inter-probe capacitance between the inspection probe 5f and the inter-cable capacitance between signal cables connecting the inspection probe 5 and the measuring unit 7 Is measured as the capacitance Cb.

続いて、制御部8は、本発明における演算処理を開始する。具体的には、制御部8は、上記の第1の測定処理によって測定した静電容量C2から第2の測定処理によって測定した静電容量Cbを差し引いた値を検査ポイントPb,Pcの間の検査ポイント間容量として演算する。これにより、装置側静電容量を含まない正確な検査ポイント間容量(装置側静電容量の影響が排除された検査ポイント間容量)が取得される。次いで、制御部8は、演算した検査ポイント間容量と記憶部9に記憶されている検査用基準データとに基づき、検査ポイントPb,Pcの間の良否を検査する。以上により、導体パターン13,14上の検査ポイントPb,Pcの間の良否に関する検査が完了する。   Then, the control part 8 starts the arithmetic processing in this invention. Specifically, the control unit 8 obtains a value obtained by subtracting the capacitance Cb measured by the second measurement process from the capacitance C2 measured by the first measurement process between the inspection points Pb and Pc. Calculated as the capacity between inspection points. Thus, an accurate inter-inspection point capacitance that does not include the device-side capacitance (capacitance between inspection points from which the influence of the device-side capacitance is eliminated) is acquired. Next, the control unit 8 inspects the quality between the inspection points Pb and Pc based on the calculated inter-inspection point capacity and the inspection reference data stored in the storage unit 9. Thus, the inspection regarding the quality between the inspection points Pb and Pc on the conductor patterns 13 and 14 is completed.

一方、例えば、検査対象の導体パターンの極く近傍にその導体パターンとは絶縁されているべき導体パターンが存在するときや、検査対象の導体パターンに対して高インピーダンスの電子部品を介して接続された導体パターンが存在するときには、検査対象の導体パターン以外の上記の導体パターンをガード電位に接続した状態で検査ポイント間容量を測定することにより、検査精度を高めることができる。具体的には、一例として、図6に示すように、導体パターン16上の検査ポイントPbと導体パターン17上の検査ポイントPcとの間を検査するときに、導体パターン17の極く近傍に導体パターン17とは絶縁されているべき導体パターン18が存在する場合には、この導体パターン18上の検査ポイント(同図の例では、検査ポイントPe,Pf)に接触させられる検査用プローブ(同図の例では、検査用プローブ5e,5f)をガード電位(G電位)に接続する。   On the other hand, for example, when there is a conductor pattern that should be insulated from the conductor pattern in the vicinity of the conductor pattern to be inspected, or connected to the conductor pattern to be inspected via a high impedance electronic component. When there is a conductor pattern, the inspection accuracy can be improved by measuring the capacitance between inspection points in a state where the above-described conductor pattern other than the conductor pattern to be inspected is connected to the guard potential. Specifically, as an example, as shown in FIG. 6, when inspecting between the inspection point Pb on the conductor pattern 16 and the inspection point Pc on the conductor pattern 17, the conductor is located very close to the conductor pattern 17. When there is a conductor pattern 18 to be insulated from the pattern 17, an inspection probe (in the figure, inspection points Pe and Pf) in contact with inspection points (in the figure, inspection points Pe and Pf). In the example, the inspection probes 5e and 5f) are connected to a guard potential (G potential).

より具体的には、制御部8は、接続切替部6を制御して、一例として、検査用プローブ5bを測定部7におけるH電位に接続させると共に、検査用プローブ5cを測定部7におけるL電位に接続させ、かつ、検査用プローブ5eを測定部7におけるG電位に接続させる。なお、G電位に代えて、検査用プローブ5eをグランド電位に接続することもできる。この場合、検査用交流信号を供給する交流信号源として測定部7が定電圧源を備えている(検査用交流信号としての定電圧を供給する)この回路基板検査装置1では、上記のG電位はL電位と同電位となるように接続する。一方、検査用交流信号を供給する交流信号源として測定部7が定電流源を備えた構成(検査用交流信号としての定電流を供給する構成)を採用した場合には、上記のG電位はH電位と同電位となるように接続する。次いで、制御部8は、測定部7を制御して、検査用プローブ5b,5cを介して検査用交流信号を供給させると共に検査ポイントPb,Pcの間の静電容量C3(本発明における第1の静電容量のさらに他の一例)を測定させる(本発明における第1の測定処理のさらに他の一例)。この際に、測定部7は、一例として、検査ポイントPb,Pcの間に定電圧を印加して、その際に検査用プローブ5b,5c間を流れる電流の電流値を測定して静電容量C3を演算する。   More specifically, the control unit 8 controls the connection switching unit 6 to connect the inspection probe 5b to the H potential in the measurement unit 7 and, for example, connect the inspection probe 5c to the L potential in the measurement unit 7. And the inspection probe 5e is connected to the G potential in the measurement unit 7. Note that the inspection probe 5e can be connected to the ground potential instead of the G potential. In this case, the measurement unit 7 includes a constant voltage source as an AC signal source for supplying an AC signal for inspection (supplying a constant voltage as an AC signal for inspection). Are connected to have the same potential as the L potential. On the other hand, when the measurement unit 7 adopts a configuration having a constant current source as an AC signal source that supplies an AC signal for inspection (configuration that supplies a constant current as an AC signal for inspection), the G potential is The connection is made to be the same potential as the H potential. Next, the control unit 8 controls the measurement unit 7 to supply the inspection AC signal via the inspection probes 5b and 5c, and at the same time, the capacitance C3 between the inspection points Pb and Pc (first in the present invention). (Another example of the electrostatic capacity) is measured (a further example of the first measurement process in the present invention). At this time, as an example, the measuring unit 7 applies a constant voltage between the inspection points Pb and Pc, and measures the current value of the current flowing between the inspection probes 5b and 5c at that time to measure the capacitance. C3 is calculated.

この際に、後述する第2の測定処理時における各検査用プローブ5の接続状態(図7参照)に合わせて、検査用プローブ5aを検査用プローブ5bと同電位に接続し、検査用プローブ5dを検査用プローブ5cと同電位に接続し、かつ、検査用プローブ5fを検査用プローブ5eと同電位に接続した状態において検査ポイントPb,Pcの間の静電容量C3を測定してもよい。なお、図6,7では、以下の説明についての理解を容易とするために、使用する6個の検査用プローブ5を検査用プローブ5a〜5fとして図示すると共に、導体パターン16〜18上の6つの検査ポイントPを検査ポイントPa〜Pfとして図示しているが、実際には、両図に示す検査用プローブ5a〜5dは、上記の導体パターン11,12上の検査ポイントPb,Pcの間の検査時や、導体パターン13,14上の検査ポイントPb,Pcの間の検査時に使用した検査用プローブ5a〜5dとは相違する検査用プローブ5で構成されると共に、両図に示す検査ポイントPa〜Pdは、上記の導体パターン11,12上の検査ポイントPa〜Pdや導体パターン13〜15上の検査ポイントPa〜Pfとは相違する検査ポイントPとなっている。   At this time, the inspection probe 5a is connected to the same potential as the inspection probe 5b in accordance with the connection state (see FIG. 7) of each inspection probe 5 at the time of the second measurement process to be described later. May be connected to the same potential as the inspection probe 5c, and the capacitance C3 between the inspection points Pb and Pc may be measured in a state where the inspection probe 5f is connected to the same potential as the inspection probe 5e. 6 and 7, in order to facilitate understanding of the following description, the six inspection probes 5 to be used are illustrated as inspection probes 5a to 5f and 6 on the conductor patterns 16 to 18. Although two inspection points P are illustrated as inspection points Pa to Pf, actually, the inspection probes 5a to 5d shown in both drawings are between the inspection points Pb and Pc on the conductor patterns 11 and 12 described above. The inspection probe 5 is different from the inspection probes 5a to 5d used at the time of inspection or inspection between the inspection points Pb and Pc on the conductor patterns 13 and 14, and the inspection point Pa shown in both figures. ~ Pd are inspection points P different from the inspection points Pa to Pd on the conductor patterns 11 and 12 and the inspection points Pa to Pf on the conductor patterns 13 to 15. There.

この際に、この回路基板検査装置1では、前述したように、回路基板100の検査時においてすべての検査用プローブ5が各導体パターン10上の検査ポイントPにそれぞれ接触させられる。このため、図6に示すように、検査用プローブ5bを接触させた導体パターン16上の検査ポイントPaには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5aが接触させられ、検査用プローブ5cを接触させた導体パターン17上の検査ポイントPdには、検査ポイントPb,Pcの間の検査時には使用しない検査用プローブ5dが接触させられ、さらに、測定部7内でG電位に接続される検査用プローブ5eが接触させられている導体パターン18上の検査ポイントPfには、検査用プローブ5fが接触させられた状態となる。この場合、同図では、導体パターン16,17の双方がそれぞれ第1の導体パターンに相当すると共に、導体パターン16,17の双方がそれぞれ第2の導体パターンに相当し、両導体パターン16,17に対してそれぞれ2個の検査用プローブ5を接触させると共に、本発明における第4の導体パターンに相当する導体パターン18に対してG電位に接続される2本の検査用プローブ5を接触させた状態において本発明における第1の測定処理が実行される例を図示している。   At this time, in the circuit board inspection apparatus 1, as described above, all the inspection probes 5 are brought into contact with the inspection points P on the respective conductor patterns 10 when the circuit board 100 is inspected. For this reason, as shown in FIG. 6, the inspection probe 5a that is not used at the time of inspection between the inspection points Pb and Pc is brought into contact with the inspection point Pa on the conductor pattern 16 in contact with the inspection probe 5b. The inspection point Pd on the conductor pattern 17 in contact with the inspection probe 5c is brought into contact with the inspection probe 5d that is not used at the time of inspection between the inspection points Pb and Pc. The inspection probe 5f is brought into contact with the inspection point Pf on the conductor pattern 18 with which the inspection probe 5e to be connected is in contact. In this case, in the figure, both of the conductor patterns 16 and 17 correspond to the first conductor pattern, and both of the conductor patterns 16 and 17 correspond to the second conductor pattern. Two inspection probes 5 are brought into contact with each other, and two inspection probes 5 connected to the G potential are brought into contact with a conductor pattern 18 corresponding to the fourth conductor pattern in the present invention. The example which the 1st measurement process in this invention is performed in a state is shown in figure.

この際に、上記の測定処理時において測定される静電容量C3に含まれる装置側静電容量は、測定部7に接続されている検査用プローブ5b,5cの間のプローブ間静電容量、検査用プローブ5b,5cを測定部7に接続している各信号ケーブルの間のケーブル間容量、およびそれ以外の静電容量Cc1,Cc2などを含んだ静電容量Ccとなる。このため、出願人が提案している回路基板検査装置1xのように上記の静電容量C3から検査用プローブ5b,5cの間のプローブ間静電容量、および検査用プローブ5b,5cと測定部7とを接続している各信号ケーブルの間のケーブル間容量だけを差し引いたとしても、検査ポイントPb,Pcの間の正確な検査ポイント間容量を取得するのが困難となっている。したがって、この回路基板検査装置1では、本発明における第2の測定処理を実行して、上記の静電容量C3から差し引くべき装置側静電容量としての静電容量Ccを以下の方法に従って取得する。   At this time, the device-side capacitance included in the capacitance C3 measured during the measurement process is the inter-probe capacitance between the inspection probes 5b and 5c connected to the measurement unit 7, Capacitance Cc including inter-cable capacitance between the signal cables connecting the inspection probes 5b and 5c to the measurement unit 7, and other capacitances Cc1 and Cc2 and the like. Therefore, like the circuit board inspection apparatus 1x proposed by the applicant, the inter-probe capacitance between the capacitance C3 and the inspection probes 5b and 5c, and the inspection probes 5b and 5c and the measurement unit Even if only the inter-cable capacity between the signal cables connected to 7 is subtracted, it is difficult to obtain an accurate inter-inspection point capacity between the inspection points Pb and Pc. Therefore, the circuit board inspection apparatus 1 executes the second measurement process according to the present invention, and acquires the capacitance Cc as the device-side capacitance to be subtracted from the capacitance C3 according to the following method. .

まず、制御部8は、図7に示すように、移動機構3を制御して各検査用プローブ5を回路基板100(この例では、導体パターン16〜18上の検査ポイントPa〜Pf)から離間させる。次いで、制御部8は、接続切替部6を制御して、上記の静電容量C3の測定に際して導体パターン16上の検査ポイントPa,Pbに接触させた2個の検査用プローブ5a,5bを相互に接続させると共に、導体パターン17上の検査ポイントPc,Pdに接触させた2個の検査用プローブ5c,5dを相互に接続させ、かつ、導体パターン18上の検査ポイントPe,Pfに接触させた2個の検査用プローブ5e,5fを相互に接続させる。   First, as shown in FIG. 7, the control unit 8 controls the moving mechanism 3 to separate the inspection probes 5 from the circuit board 100 (in this example, inspection points Pa to Pf on the conductor patterns 16 to 18). Let Next, the control unit 8 controls the connection switching unit 6 so that the two inspection probes 5a and 5b brought into contact with the inspection points Pa and Pb on the conductor pattern 16 in the measurement of the capacitance C3 are mutually connected. And two inspection probes 5c and 5d that are in contact with the inspection points Pc and Pd on the conductor pattern 17 are connected to each other and are in contact with the inspection points Pe and Pf on the conductor pattern 18. Two inspection probes 5e and 5f are connected to each other.

この際には、接続切替部6内の接続部6aが上記の第1の測定処理時における導体パターン16と同様に機能し、接続切替部6内の接続部6bが上記の第1の測定処理時における導体パターン17と同様に機能し、かつ、接続切替部6内の接続部6dが上記の第1の測定処理時における導体パターン18と同様に機能して、検査用プローブ5a,5b、検査用プローブ5c,5dおよび検査用プローブ5e,5fがそれぞれ測定部7に接続された状態となる。また、測定部7が、測定部7の制御に従って、検査用プローブ5a,5bをH電位に接続し、検査用プローブ5c,5dをL電位に接続し、かつ、検査用プローブ5e,5fをG電位に接続する。この結果、L電位に接続された検査用プローブ5c,5dと、G電位に接続された検査用プローブ5e,5fの4つが同電位となる。   At this time, the connection portion 6a in the connection switching portion 6 functions in the same manner as the conductor pattern 16 in the first measurement processing, and the connection portion 6b in the connection switching portion 6 is in the first measurement processing. The connecting portion 6d in the connection switching portion 6 functions in the same manner as the conductor pattern 18 in the first measurement process, and the inspection probes 5a, 5b, inspection The probes 5c and 5d for inspection and the probes 5e and 5f for inspection are connected to the measuring unit 7, respectively. Further, the measuring unit 7 connects the inspection probes 5a and 5b to the H potential, connects the inspection probes 5c and 5d to the L potential, and connects the inspection probes 5e and 5f to the G potential in accordance with the control of the measurement unit 7. Connect to potential. As a result, the inspection probes 5c and 5d connected to the L potential and the inspection probes 5e and 5f connected to the G potential have the same potential.

続いて、制御部8は、測定部7を制御して、検査用プローブ5a,5bと検査用プローブ5c,5dとの間の静電容量Cc1、および検査用プローブ5a,5bと検査用プローブ5e,5fとの間の静電容量Cc2との間の合成容量である静電容量Cc(本発明における第2の静電容量のさらに他の一例:装置側静電容量)を測定させる(本発明における第2の測定処理のさらに他の一例)。この際には、検査用プローブ5b,5cの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5cとの間のプローブ間静電容量、接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dと検査用プローブ5bとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと接続部6bを介して検査用プローブ5cに接続されている検査用プローブ5dとの間のプローブ間静電容量、検査用プローブ5bと検査用プローブ5eとの間のプローブ間静電容量、検査用プローブ5bと検査用プローブ5fとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5eとの間のプローブ間静電容量、接続部6aを介して検査用プローブ5bに接続されている検査用プローブ5aと検査用プローブ5fとの間のプローブ間静電容量、およびこれらの検査用プローブ5と測定部7とを接続している各信号ケーブルの間のケーブル間容量などを含んだ静電容量が静電容量Ccとして測定される。   Subsequently, the control unit 8 controls the measurement unit 7 so that the capacitance Cc1 between the inspection probes 5a and 5b and the inspection probes 5c and 5d, and the inspection probes 5a and 5b and the inspection probe 5e. , 5f, and capacitance Cc (another example of the second capacitance in the present invention: device-side capacitance), which is a combined capacitance with the capacitance Cc2 (the present invention). Still another example of the second measurement process in FIG. At this time, the inter-probe capacitance between the inspection probes 5b and 5c, and the interprobe capacitance between the inspection probe 5a and the inspection probe 5c connected to the inspection probe 5b via the connection portion 6a. Capacitance, inter-probe capacitance between the inspection probe 5d and the inspection probe 5b connected to the inspection probe 5c via the connection portion 6b, and connection to the inspection probe 5b via the connection portion 6a The inter-probe capacitance between the inspection probe 5a and the inspection probe 5d connected to the inspection probe 5c via the connection portion 6b, and between the inspection probe 5b and the inspection probe 5e Inter-probe capacitance, inter-probe capacitance between the inspection probe 5b and the inspection probe 5f, inspection probe connected to the inspection probe 5b via the connecting portion 6a inter-probe capacitance between a and the inspection probe 5e, inter-probe capacitance between the inspection probe 5a and the inspection probe 5f connected to the inspection probe 5b via the connection portion 6a, The capacitance including the inter-cable capacitance between the signal cables connecting the inspection probe 5 and the measuring unit 7 is measured as the capacitance Cc.

続いて、制御部8は、本発明における演算処理を開始する。具体的には、制御部8は、上記の第1の測定処理によって測定した静電容量C3から第2の測定処理によって測定した静電容量Ccを差し引いた値を検査ポイントPb,Pcの間の検査ポイント間容量として演算する。これにより、装置側静電容量を含まない正確な検査ポイント間容量(装置側静電容量の影響が排除された検査ポイント間容量)が取得される。次いで、制御部8は、演算した検査ポイント間容量と記憶部9に記憶されている検査用基準データとに基づき、検査ポイントPb,Pcの間の良否を検査する。以上により、導体パターン16,17上の検査ポイントPb,Pcの間の良否に関する検査が完了する。   Then, the control part 8 starts the arithmetic processing in this invention. Specifically, the control unit 8 obtains a value obtained by subtracting the capacitance Cc measured by the second measurement process from the capacitance C3 measured by the first measurement process between the inspection points Pb and Pc. Calculated as the capacity between inspection points. Thus, an accurate inter-inspection point capacitance that does not include the device-side capacitance (capacitance between inspection points from which the influence of the device-side capacitance is eliminated) is acquired. Next, the control unit 8 inspects the quality between the inspection points Pb and Pc based on the calculated inter-inspection point capacity and the inspection reference data stored in the storage unit 9. Thus, the inspection regarding the quality between the inspection points Pb and Pc on the conductor patterns 16 and 17 is completed.

このように、この回路基板検査装置1、および回路基板検査装置1による基板検査方法では、回路基板100における導体パターン11上の各検査ポイントPa,Pbおよび導体パターン12上の各検査ポイントPc,Pdに各検査用プローブ5a〜5dをそれぞれ接触させた状態において、導体パターン11上の検査ポイントPbおよび導体パターン12上の検査ポイントPcの間の静電容量C1を測定する第1の測定処理と、各検査ポイントPa〜Pdに対して非接触状態の各検査用プローブ5a〜5dのうちの導体パターン11上の各検査ポイントPa,Pbに対して接触させる各検査用プローブ5a,5bを相互に接続させると共に導体パターン12上の各検査ポイントPc,Pdに対して接触させる各検査用プローブ5c,5dを相互に接続させた状態において、上記の第1の測定処理時に検査ポイントPbに接触させる検査用プローブ5bおよび検査ポイントPcに接触させる検査用プローブ5cの間の静電容量Caを測定する第2の測定処理と、静電容量C1から静電容量Caを差し引いて検査ポイントPbおよび検査ポイントPcの間の検査ポイント間容量を演算する演算処理とを実行して、検査ポイント間容量および検査用基準値に基づいて回路基板100の良否(検査ポイントPb,Pcの間の良否)を検査する。   As described above, in the circuit board inspection apparatus 1 and the board inspection method by the circuit board inspection apparatus 1, the inspection points Pa and Pb on the conductor pattern 11 and the inspection points Pc and Pd on the conductor pattern 12 in the circuit board 100. A first measurement process for measuring the capacitance C1 between the inspection point Pb on the conductor pattern 11 and the inspection point Pc on the conductor pattern 12 in a state where the inspection probes 5a to 5d are in contact with each other; The inspection probes 5a and 5b that are brought into contact with the inspection points Pa and Pb on the conductor pattern 11 among the inspection probes 5a to 5d in a non-contact state with respect to the inspection points Pa to Pd are connected to each other. And each inspection probe 5c, 5d brought into contact with each inspection point Pc, Pd on the conductor pattern 12 In a state where they are connected to each other, a second capacitance Ca is measured between the inspection probe 5b brought into contact with the inspection point Pb and the inspection probe 5c brought into contact with the inspection point Pc during the first measurement process. The measurement processing and the calculation processing for subtracting the capacitance Ca from the capacitance C1 to calculate the capacitance between the inspection points Pb and the inspection points Pc are performed, and the capacitance between the inspection points and the reference value for inspection Based on the above, the quality of the circuit board 100 (the quality between the inspection points Pb and Pc) is inspected.

したがって、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、導体パターン11,12の間の検査時(検査ポイントPb,Pcの間の検査時)には使用しないものの導体パターン11を介して検査用プローブ5b(検査ポイントPb)と同電位に接続される検査用プローブ5aや、導体パターン11,12の間の検査時(検査ポイントPb,Pcの間の検査時)には使用しないものの導体パターン12を介して検査用プローブ5c(検査ポイントPc)と同電位に接続される検査用プローブ5dの存在に起因する装置側静電容量を含んだ正確な装置側静電容量(この例では、静電容量Ca)を第2の測定処理によって取得することができる。このため、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、回路基板100上の各検査ポイントPa〜Pdに対して複数の検査用プローブ5a〜5dを接触させた状態において本発明における第1の測定処理を実行することで検査時間の短縮を図りつつ、本発明における演算処理時において上記の第1の測定処理によって測定した静電容量C1から上記の静電容量Caを差し引くことで、導体パターン11,12の間(検査ポイントPb,Pcの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準データとに基づいて導体パターン11,12の間(検査ポイントPb,Pcの間)の電子部品21の良否を正確に検査することができる。   Therefore, according to the circuit board inspection apparatus 1 and the board inspection method by the circuit board inspection apparatus 1, although not used at the time of inspection between the conductor patterns 11 and 12 (at the time of inspection between the inspection points Pb and Pc). During inspection between the inspection probe 5a connected to the same potential as the inspection probe 5b (inspection point Pb) via the conductor pattern 11 and between the conductor patterns 11 and 12 (at inspection between the inspection points Pb and Pc) Although not used, accurate device-side electrostatic capacitance including device-side capacitance caused by the presence of the inspection probe 5d connected to the same potential as the inspection probe 5c (inspection point Pc) via the conductor pattern 12 is used. The capacity (capacitance Ca in this example) can be acquired by the second measurement process. Therefore, according to the circuit board inspection apparatus 1 and the board inspection method by the circuit board inspection apparatus 1, a plurality of inspection probes 5a to 5d are brought into contact with the inspection points Pa to Pd on the circuit board 100. In the state, the first measurement process according to the present invention is executed to shorten the inspection time, and the capacitance C1 measured by the first measurement process during the calculation process according to the present invention is used as the above-described capacitance. By subtracting Ca, an accurate inter-inspection point capacity between the conductor patterns 11 and 12 (between the inspection points Pb and Pc) can be obtained. As a result, the accurate inter-inspection point capacity and the inspection reference data Therefore, the quality of the electronic component 21 between the conductor patterns 11 and 12 (between the inspection points Pb and Pc) can be accurately inspected.

また、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における第2の測定処理時において、導体パターン13,14のいずれかの上の各検査ポイントに対して接触させる各検査用プローブ(この例では、導体パターン14上の各検査ポイントPc,Pdに対して接触させる各検査用プローブ5c,5d)と、上記のいずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品23を介して接続された導体パターン15上の各検査ポイントPe,Pfに対して接触させる各検査用プローブ5e,5fとを相互に接続させた状態において静電容量Cbを測定することにより、低インピーダンスの電子部品23を介して導体パターン14に接続された導体パターン15上の検査ポイントPe,Pfに接触させられる検査用プローブ5e,5fと検査用プローブ5a,5bとの間の静電容量を含んだ正確な装置側静電容量(この例では、静電容量Cb)を第2の測定処理によって取得することができる。このため、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における演算処理時において第1の測定処理によって測定した静電容量C2から上記の静電容量Cbを差し引くことで、導体パターン13,14の間(検査ポイントPb,Pcの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準データとに基づいて導体パターン13,14の間(検査ポイントPb,Pcの間)の電子部品22の良否を正確に検査することができる。   Further, according to the circuit board inspection apparatus 1 and the board inspection method by the circuit board inspection apparatus 1, at the time of the second measurement process in the present invention, for each inspection point on any one of the conductor patterns 13, 14. Each inspection probe to be brought into contact (in this example, each inspection probe 5c, 5d to be brought into contact with each inspection point Pc, Pd on the conductor pattern 14) and any one of the above-described conductor patterns. In a state in which the inspection probes 5e and 5f brought into contact with the inspection points Pe and Pf on the conductor pattern 15 connected via the electronic component 23 having a lower impedance than the specified value are connected to each other. By measuring the capacitance Cb, the inspection point on the conductor pattern 15 connected to the conductor pattern 14 via the low impedance electronic component 23 is measured. The accurate device side capacitance (capacitance Cb in this example) including the capacitance between the inspection probes 5e and 5f and the inspection probes 5a and 5b brought into contact with the contacts Pe and Pf It can be acquired by the measurement process 2. Therefore, according to the circuit board inspection apparatus 1 and the board inspection method by the circuit board inspection apparatus 1, the above-described capacitance Cb is calculated from the capacitance C2 measured by the first measurement process during the arithmetic processing in the present invention. As a result of obtaining the accurate inter-inspection point capacitance between the conductor patterns 13 and 14 (between the inspection points Pb and Pc), the accurate inter-inspection point capacitance and the inspection reference data are obtained. Based on this, it is possible to accurately inspect the quality of the electronic component 22 between the conductor patterns 13 and 14 (between the inspection points Pb and Pc).

さらに、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における第2の測定処理時において、本発明における第1の測定処理時にガード電位に接続させる検査用プローブ5e,5fをガード電位に接続させた状態において静電容量Ccを測定することにより、第1の測定処理時においてガード電位に接続される検査用プローブ5e,5fの存在に起因する装置側静電容量を含んだ正確な装置側静電容量(この例では、静電容量Cc)を第2の測定処理によって取得することができる。このため、この回路基板検査装置1、および回路基板検査装置1による基板検査方法によれば、本発明における演算処理時において第1の測定処理によって測定した静電容量C3から上記の静電容量Ccを差し引くことで、導体パターン16,17の間(検査ポイントPb,Pcの間)の正確な検査ポイント間容量を取得することができる結果、この正確な検査ポイント間容量と検査用基準データとに基づいて導体パターン16,17の間(検査ポイントPb,Pcの間)の電子部品24の良否を正確に検査することができる。   Further, according to the circuit board inspection apparatus 1 and the substrate inspection method by the circuit board inspection apparatus 1, during the second measurement process in the present invention, for inspection to be connected to the guard potential during the first measurement process in the present invention. By measuring the capacitance Cc in a state where the probes 5e and 5f are connected to the guard potential, the apparatus-side static caused by the presence of the inspection probes 5e and 5f connected to the guard potential during the first measurement process is measured. The accurate device-side capacitance (capacitance Cc in this example) including the capacitance can be acquired by the second measurement process. Therefore, according to the circuit board inspection apparatus 1 and the board inspection method by the circuit board inspection apparatus 1, the above-described capacitance Cc is calculated from the capacitance C3 measured by the first measurement process during the arithmetic processing in the present invention. As a result of obtaining the accurate inter-inspection point capacity between the conductor patterns 16 and 17 (between the inspection points Pb and Pc), the accurate inter-inspection point capacity and the inspection reference data are obtained. Based on this, it is possible to accurately inspect the quality of the electronic component 24 between the conductor patterns 16 and 17 (between the inspection points Pb and Pc).

なお、本発明は、上記した回路基板検査装置1の構成や回路基板100の検査方法に限定されない。例えば、各導体パターン10が表面に形成されている回路基板100や電子部品21〜24が表面に配設されている回路基板100を検査対象基板として検査する例について説明したが、各導体パターン10が表裏両面に形成されている回路基板(図示せず)や電子部品21〜24が内層に形成されている回路基板を検査対象基板として検査する際にも、上記の基板検査方法と同様の方法を採用することができる。また、本発明における第1の導体パターンおよび第2の導体パターンが電子部品を介して相互に接続された回路基板100を検査対象基板として検査する例について説明したが、第1の導体パターンおよび第2の導体パターンが相互に絶縁された回路基板(両導体パターン間に電子部品が存在しない回路基板:ベアボード等)を検査対象基板として検査することもできる。   The present invention is not limited to the configuration of the circuit board inspection apparatus 1 described above or the inspection method of the circuit board 100. For example, although the circuit board 100 in which each conductor pattern 10 is formed on the surface and the circuit board 100 in which the electronic components 21 to 24 are disposed on the surface have been described as examples of the inspection target substrate, each conductor pattern 10 When a circuit board (not shown) formed on both front and back surfaces and a circuit board on which the electronic components 21 to 24 are formed on the inner layer are inspected as a substrate to be inspected, the same method as the above-described substrate inspection method Can be adopted. Moreover, although the example which test | inspects the circuit board 100 in which the 1st conductor pattern and the 2nd conductor pattern in this invention were mutually connected via the electronic component was demonstrated as a test object board | substrate, the 1st conductor pattern and the 1st A circuit board in which the two conductor patterns are insulated from each other (a circuit board in which no electronic component exists between the two conductor patterns: a bare board or the like) can be inspected as an inspection target board.

さらに、導体パターン16上の検査ポイントPbと導体パターン17上の検査ポイントPcとの間の検査に際して、導体パターン17の極く近傍に導体パターン17とは絶縁されているべき導体パターン18が存在するときに(図6参照)、この導体パターン18上の検査ポイント(同図の例では、検査ポイントPe,Pf)に接触させられる検査用プローブ(同図の例では、検査用プローブ5e,5f)をガード電位(G電位)に接続する例について説明したが、同図に示すような状態においても、本発明における第1の測定処理時に検査用プローブ5e,5fをガード電位(G電位)に接続することなく、一連の測定処理を実行することができる。なお、第1の測定処理時に検査用プローブ5e,5fをガード電位(G電位)に接続しない場合には、本発明における第2の測定処理時においても、この検査用プローブ5e,5fについてはガード電位(G電位)に接続することなく、第2の静電容量を測定することで、本発明における演算処理時に正確な検査ポイント間容量を取得することができる。   Further, in the inspection between the inspection point Pb on the conductor pattern 16 and the inspection point Pc on the conductor pattern 17, there is a conductor pattern 18 that should be insulated from the conductor pattern 17 in the immediate vicinity of the conductor pattern 17. Sometimes (see FIG. 6), inspection probes (inspection probes 5e and 5f in the example of the figure) that are brought into contact with the inspection points on the conductor pattern 18 (inspection points Pe and Pf in the example of the figure). In the example shown in the figure, the inspection probes 5e and 5f are connected to the guard potential (G potential) during the first measurement process in the present invention. A series of measurement processes can be executed without doing so. When the inspection probes 5e and 5f are not connected to the guard potential (G potential) during the first measurement process, the inspection probes 5e and 5f are guarded even during the second measurement process according to the present invention. By measuring the second capacitance without being connected to the potential (G potential), it is possible to obtain an accurate capacitance between inspection points at the time of arithmetic processing in the present invention.

1 回路基板検査装置
3 移動機構
4 プローブ取付け部
5a〜5n 検査用プローブ
6 接続切替部
6a〜6d 接続部
7 測定部
8 制御部
9 記憶部
11〜18 導体パターン
21〜24 電子部品
100 回路基板
C1〜C3,Ca〜Cc,Cc1,Cc2 静電容量
Pa〜Pf 検査ポイント
DESCRIPTION OF SYMBOLS 1 Circuit board inspection apparatus 3 Moving mechanism 4 Probe attachment part 5a-5n Inspection probe 6 Connection switching part 6a-6d Connection part 7 Measuring part 8 Control part 9 Memory | storage part 11-18 Conductive pattern 21-24 Electronic component 100 Circuit board C1 ~ C3, Ca ~ Cc, Cc1, Cc2 Capacitance Pa ~ Pf Inspection point

Claims (4)

検査対象基板上に規定された複数の検査ポイントの位置に対応してプローブ取付け部にそれぞれ取り付けられた複数の検査用プローブと、当該各検査用プローブを用いて前記各検査ポイントの間の静電容量を測定する測定部と、前記各検査用プローブの前記測定部に対する接続を切り替える接続切替部と、前記測定部および前記接続切替部を制御すると共に当該測定部によって測定された前記静電容量に基づいて検査対象基板を検査する制御部とを備えた基板検査装置であって、
前記制御部は、前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、前記測定部を制御して、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定させる第1の測定処理と、前記接続切替部を制御して、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブを相互に接続させた状態において、前記測定部を制御して、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定させる第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する基板検査装置。
A plurality of test probes mounted respectively on the probe mounting portion corresponding to the positions of the plurality of test points specified in the inspection target board, the electrostatic between each test point using the respective inspection probe A measurement unit that measures capacitance, a connection switching unit that switches connection of each inspection probe to the measurement unit, and controls the measurement unit and the connection switching unit and controls the capacitance measured by the measurement unit. A substrate inspection apparatus comprising a control unit for inspecting an inspection target substrate based on
The controller is configured to bring the inspection probes into contact with the plurality of inspection points defined on the first conductor pattern on the inspection target substrate and to be defined on the second conductor pattern on the inspection target substrate. In the state where the inspection probes are in contact with the plurality of inspection points, respectively, the measurement unit is controlled, and the first inspection point of the inspection points on the first conductor pattern and the A first measurement process for measuring a first capacitance between second inspection points among the respective inspection points on the second conductor pattern; Each of the above-described inspection pro- cesses brought into contact with each of the inspection points on the first conductor pattern of the inspection probes in a non-contact state with respect to the point. In a state where the inspection probes that are connected to each other and are brought into contact with the inspection points on the second conductor pattern are connected to each other, the measurement unit is controlled to control the first A second measurement process for measuring a second capacitance between the inspection probe to be brought into contact with the first inspection point and the inspection probe to be brought into contact with the second inspection point during the measurement process; A calculation process for calculating a capacitance between inspection points between the first inspection point and the second inspection point by subtracting the second capacitance from the first capacitance; A board inspection apparatus that inspects the quality of the board to be inspected based on a capacity between inspection points and a reference value for inspection.
前記制御部は、前記第2の測定処理時において、前記第1の導体パターンおよび前記第2の導体パターンのいずれかの導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブと当該いずれかの導体パターンに対して所定の規定値よりも低インピーダンスの電子部品を介して接続された第3の導体パターン上の前記各検査ポイントに対して接触させられる前記各検査用プローブとを相互に接続させた状態において前記第2の静電容量を測定させる請求項1記載の基板検査装置。   In the second measurement processing, the control unit is configured to contact each inspection point on the conductor pattern of either the first conductor pattern or the second conductor pattern. And each of the inspection probes to be brought into contact with each of the inspection points on the third conductor pattern connected to one of the conductor patterns via an electronic component having an impedance lower than a predetermined specified value. The substrate inspection apparatus according to claim 1, wherein the second capacitance is measured in a state where the two are connected to each other. 前記制御部は、前記第2の測定処理時において、前記第1の測定処理時にガード電位に接続させる前記検査用プローブを当該ガード電位に接続させた状態において前記第2の静電容量を測定させる請求項1または2記載の基板検査装置。   In the second measurement process, the control unit measures the second capacitance in a state in which the inspection probe to be connected to the guard potential is connected to the guard potential in the first measurement process. The substrate inspection apparatus according to claim 1 or 2. 検査対象基板上に規定された複数の検査ポイントの位置に対応してプローブ取付け部にそれぞれ取り付けられた複数の検査用プローブを用いて当該各検査ポイントの間の静電容量を測定して、当該静電容量に基づいて当該検査対象基板を検査する基板検査方法であって、
前記検査対象基板における第1の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させると共に当該検査対象基板における第2の導体パターン上に規定された複数の前記検査ポイントに前記各検査用プローブをそれぞれ接触させた状態において、当該第1の導体パターン上の当該各検査ポイントのうちの第1の検査ポイントおよび当該第2の導体パターン上の当該各検査ポイントのうちの第2の検査ポイントの間の第1の静電容量を測定する第1の測定処理と、前記各検査ポイントに対して非接触状態の前記各検査用プローブのうちの前記第1の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させると共に前記第2の導体パターン上の前記各検査ポイントに対して接触させる前記各検査用プローブを相互に接続させた状態において、前記第1の測定処理時に前記第1の検査ポイントに接触させる前記検査用プローブおよび前記第2の検査ポイントに接触させる前記検査用プローブの間の第2の静電容量を測定する第2の測定処理と、前記第1の静電容量から前記第2の静電容量を差し引いて前記第1の検査ポイントおよび前記第2の検査ポイントの間の検査ポイント間容量を演算する演算処理とを実行して、当該検査ポイント間容量および検査用基準値に基づいて前記検査対象基板の良否を検査する基板検査方法。
The capacitance between each inspection point is measured using a plurality of inspection probes respectively attached to the probe mounting portions corresponding to the positions of the plurality of inspection points defined on the inspection target substrate , A substrate inspection method for inspecting a substrate to be inspected based on capacitance,
The inspection probes are brought into contact with the plurality of inspection points defined on the first conductor pattern on the inspection target substrate, and the plurality of inspections defined on the second conductor pattern on the inspection target substrate. Among the inspection points on the first conductor pattern and the inspection points on the second conductor pattern in a state where the inspection probes are in contact with the points, respectively. A first measurement process for measuring a first capacitance between the second inspection points, and the first conductor pattern of the inspection probes in a non-contact state with respect to the inspection points. The inspection probes to be brought into contact with the inspection points above are connected to each other and the inspection points on the second conductor pattern are connected to each other. In the state where the inspection probes to be brought into contact with each other are connected to each other, they are brought into contact with the inspection probe and the second inspection point which are brought into contact with the first inspection point during the first measurement process. A second measurement process for measuring a second capacitance between the inspection probes; and subtracting the second capacitance from the first capacitance to obtain the first inspection point and the first A substrate inspection method that performs a calculation process for calculating a capacitance between inspection points between two inspection points, and inspects the quality of the inspection target substrate based on the capacitance between inspection points and the reference value for inspection.
JP2009000164A 2009-01-05 2009-01-05 Substrate inspection apparatus and substrate inspection method Active JP5323502B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009000164A JP5323502B2 (en) 2009-01-05 2009-01-05 Substrate inspection apparatus and substrate inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009000164A JP5323502B2 (en) 2009-01-05 2009-01-05 Substrate inspection apparatus and substrate inspection method

Publications (2)

Publication Number Publication Date
JP2010156650A JP2010156650A (en) 2010-07-15
JP5323502B2 true JP5323502B2 (en) 2013-10-23

Family

ID=42574668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009000164A Active JP5323502B2 (en) 2009-01-05 2009-01-05 Substrate inspection apparatus and substrate inspection method

Country Status (1)

Country Link
JP (1) JP5323502B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205026A (en) * 2012-03-27 2013-10-07 Hioki Ee Corp Substrate inspection device and substrate inspection method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS578459A (en) * 1980-06-20 1982-01-16 Fujitsu Ltd Electrostatic capacity measuring method of hybrid integrated circuit
JPH01143974A (en) * 1987-11-30 1989-06-06 Toshiba Corp In-circuit tester
JPH06308184A (en) * 1993-04-22 1994-11-04 Hitachi Electron Eng Co Ltd Discharging method for stray charge in substrate insulation test
JP3599929B2 (en) * 1996-11-12 2004-12-08 日置電機株式会社 Circuit board pattern capacitance measurement method
JP2001235505A (en) * 2000-02-25 2001-08-31 Hioki Ee Corp Circuit board inspection device
JP2002014134A (en) * 2000-06-30 2002-01-18 Hioki Ee Corp Device for inspecting circuit board
JP2003014808A (en) * 2001-06-28 2003-01-15 Hioki Ee Corp Creation method for reference data and circuit-board inspection apparatus
JP4410033B2 (en) * 2004-05-28 2010-02-03 日置電機株式会社 Capacitance measurement method, circuit board inspection method, capacitance measurement apparatus, and circuit board inspection apparatus
JP4773304B2 (en) * 2006-09-04 2011-09-14 日置電機株式会社 Inspection apparatus and inspection method

Also Published As

Publication number Publication date
JP2010156650A (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP3285215B2 (en) Conductor device inspection method and device
KR20110014107A (en) Circuit pattern inspection device and method thereof
JP5507430B2 (en) Circuit board inspection equipment
US9891256B2 (en) Determining the current return path integrity in an electric device connected or connectable to a further device
JP2008046060A (en) Measurement apparatus
JP4607295B2 (en) Circuit board inspection equipment
JP4582869B2 (en) Circuit board inspection equipment
JP5323502B2 (en) Substrate inspection apparatus and substrate inspection method
JP6918659B2 (en) Circuit board inspection equipment
JP5507363B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5317554B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP4219489B2 (en) Circuit board inspection equipment
JP6618826B2 (en) Circuit board inspection equipment
JP2010204021A (en) Apparatus and method for inspecting circuit board
JP2006200973A (en) Circuit board inspection method and its device
JP5307085B2 (en) Circuit board inspection equipment
JP6943648B2 (en) Board inspection equipment and board inspection method
JP5425709B2 (en) Insulation inspection device and insulation inspection method
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2013205026A (en) Substrate inspection device and substrate inspection method
JP4987497B2 (en) Circuit board inspection equipment
KR20140009027A (en) Apparatus and method for inspecting board
JP6138660B2 (en) Substrate inspection apparatus and substrate inspection method
JP2006071567A (en) Method for determining contact state of probe, and method and apparatus for inspecting circuit board
JP6147142B2 (en) Substrate inspection apparatus and substrate inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250