JP5320264B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5320264B2
JP5320264B2 JP2009255037A JP2009255037A JP5320264B2 JP 5320264 B2 JP5320264 B2 JP 5320264B2 JP 2009255037 A JP2009255037 A JP 2009255037A JP 2009255037 A JP2009255037 A JP 2009255037A JP 5320264 B2 JP5320264 B2 JP 5320264B2
Authority
JP
Japan
Prior art keywords
resin
film
semiconductor device
core
resin core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009255037A
Other languages
Japanese (ja)
Other versions
JP2011100873A (en
Inventor
史浩 別宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009255037A priority Critical patent/JP5320264B2/en
Priority to CN201010537188.5A priority patent/CN102082104B/en
Publication of JP2011100873A publication Critical patent/JP2011100873A/en
Application granted granted Critical
Publication of JP5320264B2 publication Critical patent/JP5320264B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The invention relates to a method for manufacturing a semiconductor device. According to the method, a protective insulation film is formed on a substrate equipped with an electrode pad and the protective insulation film is equipped with an opening for exposing the electrode pad. Then a photosensitive resin film is formed and the photosensitive resin film is exposed by a multi-level mask and then is developed. Therefore, a resin protection film and a resin core with a thickness greater than the resin protection film made of the photosensitive resin film are formed by one shot. Finally, an interconnection is formed between the upper side of the resin core and the upper side of the electrode pad.

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

ダイシング後の半導体チップをピックアップ時のキズから守る目的、或いは、シリコン酸化膜やシリコン窒化膜などで形成される保護絶縁膜が実装封止樹脂から受ける熱応力を緩和する目的で、半導体素子上に樹脂保護膜を形成する場合がある。
また、半導体装置の凸電極として、樹脂をコアとし、そのコアの表面に導電膜を被覆してなる樹脂コアバンプを形成する場合がある。
樹脂保護膜を必要とする半導体素子の凸電極として樹脂コアバンプを採用すると、ウェーハ上に目的の異なる２つの樹脂、すなわち樹脂保護膜及び樹脂コアが形成されることになる。 For the purpose of protecting the semiconductor chip after dicing from scratches at the time of picking up, or for the purpose of alleviating the thermal stress received from the mounting sealing resin by the protective insulating film formed of silicon oxide film, silicon nitride film, etc. A resin protective film may be formed.
In some cases, a resin core bump is formed as a convex electrode of a semiconductor device by using a resin as a core and covering the surface of the core with a conductive film.
When resin core bumps are employed as convex electrodes of a semiconductor element that requires a resin protective film, two different resins, ie, a resin protective film and a resin core, are formed on the wafer.

このように樹脂保護膜及び樹脂コアを形成する技術は、例えば、特許文献１に開示されている。
特許文献１の技術では、保護膜が設けられたシリコンチップの保護膜上に絶縁層を設け、この絶縁層表面にマスクを介して選択露光し、現像処理して所望パターンの絶縁層をハーフエッチング処理することにより突起部（樹脂コア）を形成する。ここで、絶縁層における突起部以外の部分が樹脂保護膜に相当する。
その後、再度マスクを介して選択露光し、現像処理してデバイス端子上の絶縁層を除去し、デバイス端子を露出させる。つまり、デバイス端子を露出させる開口を絶縁層に形成する。 A technique for forming the resin protective film and the resin core in this manner is disclosed in Patent Document 1, for example.
In the technique of Patent Document 1, an insulating layer is provided on a protective film of a silicon chip provided with a protective film, the surface of this insulating layer is selectively exposed through a mask, and development processing is performed to half-etch the insulating layer having a desired pattern. A protrusion (resin core) is formed by processing. Here, a portion of the insulating layer other than the protrusion corresponds to the resin protective film.
Thereafter, selective exposure is again performed through the mask, development processing is performed to remove the insulating layer on the device terminal, and the device terminal is exposed. That is, an opening for exposing the device terminal is formed in the insulating layer.

特開２００１−２９８１２０号公報JP 2001-298120 A

しかしながら、特許文献１の技術では、露光及び現像を２回ずつ行う必要があるため、工程数が多い。   However, the technique disclosed in Patent Document 1 requires a large number of processes because exposure and development need to be performed twice.

このように、少ない工程数で樹脂コア及び樹脂保護膜を形成することは困難だった。   Thus, it was difficult to form the resin core and the resin protective film with a small number of steps.

本発明は、電極パッドが形成された基板上に、前記電極パッドを露出させる開口を有する保護絶縁膜を形成する第１工程と、
感光性樹脂膜を形成する第２工程と、
前記感光性樹脂膜を多階調マスクを用いて露光した後で現像することによって、前記感光性樹脂膜により構成される樹脂保護膜と、前記樹脂保護膜よりも厚膜の前記感光性樹脂膜により構成される樹脂コアと、を一度に形成する第３工程と、
前記樹脂コア上から前記電極パッド上に亘って配線を形成する第４工程と、
をこの順に行うことを特徴とする半導体装置の製造方法を提供する。 The present invention includes a first step of forming a protective insulating film having an opening exposing the electrode pad on a substrate on which the electrode pad is formed;
A second step of forming a photosensitive resin film;
The photosensitive resin film is exposed to light using a multi-tone mask and then developed, whereby a resin protective film composed of the photosensitive resin film and the photosensitive resin film thicker than the resin protective film A third step of forming a resin core constituted by
A fourth step of forming a wiring from the resin core to the electrode pad;
Are provided in this order, and a method for manufacturing a semiconductor device is provided.

この半導体装置の製造方法によれば、樹脂保護膜と、この樹脂保護膜よりも厚膜の樹脂コアと、を一度の露光及び現像によって形成することができる。よって、工程数を削減できる。
また、樹脂保護膜及び樹脂コアを形成するための露光に使用するマスクが１種類で足りる。
また、一度の露光及び現像で樹脂保護膜と樹脂コアとを形成できるため、それらに使用する薬液量を削減できる。
また、一度の現像で樹脂保護膜と樹脂コアとを形成できるため、特に高さ精度が要求される樹脂コアが現像液に曝される回数を低減でき、樹脂コアの膜減りによる高さバラツキを抑制できる。
このように、少ない工程数で樹脂コア及び樹脂保護膜を精度良く形成することができる。 According to this method for manufacturing a semiconductor device, a resin protective film and a resin core thicker than the resin protective film can be formed by a single exposure and development. Therefore, the number of processes can be reduced.
Further, only one type of mask is required for exposure for forming the resin protective film and the resin core.
Moreover, since a resin protective film and a resin core can be formed by one exposure and image development, the amount of chemicals used for them can be reduced.
In addition, since the resin protective film and the resin core can be formed by a single development, the number of times the resin core that is particularly required for height accuracy can be exposed to the developer can be reduced. Can be suppressed.
Thus, the resin core and the resin protective film can be accurately formed with a small number of steps.

本発明によれば、少ない工程数で樹脂コア及び樹脂保護膜を形成することができる。   According to the present invention, the resin core and the resin protective film can be formed with a small number of steps.

実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。It is sectional drawing which shows a series of processes of the manufacturing method of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の製造方法の一連の工程を示す平面図である。It is a top view which shows a series of processes of the manufacturing method of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の製造方法の一連の工程を示す平面図である。It is a top view which shows a series of processes of the manufacturing method of the semiconductor device which concerns on embodiment. 半導体装置の実装例を示す断面図である。It is sectional drawing which shows the example of mounting of a semiconductor device. 変形例１に係る半導体装置の製造方法により製造される半導体装置を示す図である。10 is a diagram illustrating a semiconductor device manufactured by a method for manufacturing a semiconductor device according to Modification Example 1. FIG. 変形例２に係る半導体装置の製造方法により製造される半導体装置を示す図である。10 is a diagram illustrating a semiconductor device manufactured by a method for manufacturing a semiconductor device according to Modification 2. FIG. 変形例３に係る半導体装置の製造方法を説明するための図である。10 is a view for explaining a method for manufacturing a semiconductor device according to Modification 3. FIG. 変形例３に係る半導体装置の製造方法の一連の工程を示す平面図である。12 is a plan view showing a series of steps in a method for manufacturing a semiconductor device according to Modification 3. FIG.

以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図１は実施形態に係る半導体装置の製造方法の一連の工程を示す断面図、図２及び図３は実施形態に係る半導体装置の製造方法の一連の工程を示す平面図である。なお、図１は図２及び図３におけるＡ−Ａ矢視断面図である。   FIG. 1 is a cross-sectional view showing a series of steps of a method for manufacturing a semiconductor device according to the embodiment, and FIGS. 2 and 3 are plan views showing a series of steps of the method for manufacturing a semiconductor device according to the embodiment. FIG. 1 is a cross-sectional view taken along the line AA in FIGS.

本実施形態に係る半導体装置の製造方法では、以下の第１乃至第４工程を順次に行う。
先ず、第１工程では、電極パッド２が形成された基板（半導体基板１）上に、電極パッド２を露出させる開口３ａを有する保護絶縁膜３を形成する。
次に、第２工程では、感光性樹脂膜４を形成する。
次に、第３工程では、感光性樹脂膜４を多階調マスク５を用いて露光した後で現像する。これにより、感光性樹脂膜４により構成される樹脂保護膜７と、樹脂保護膜７よりも厚膜の感光性樹脂膜４により構成される樹脂コア６と、を一度に形成する。
次に、第４工程では、樹脂コア６上から電極パッド２上に亘って配線８を形成する。
以下、詳細に説明する。 In the method for manufacturing a semiconductor device according to this embodiment, the following first to fourth steps are sequentially performed.
First, in the first step, a protective insulating film 3 having an opening 3a for exposing the electrode pad 2 is formed on the substrate (semiconductor substrate 1) on which the electrode pad 2 is formed.
Next, in the second step, the photosensitive resin film 4 is formed.
Next, in the third step, the photosensitive resin film 4 is exposed using the multi-tone mask 5 and then developed. Thereby, the resin protective film 7 constituted by the photosensitive resin film 4 and the resin core 6 constituted by the photosensitive resin film 4 thicker than the resin protective film 7 are formed at a time.
Next, in the fourth step, the wiring 8 is formed from the resin core 6 to the electrode pad 2.
Details will be described below.

先ず、本実施形態に係る半導体装置の製造方法により製造される半導体装置１００の構成を説明する。
図１（ｅ）及び図３（ｃ）に示すように、半導体装置１００は、回路を構成するトランジスタなどの素子（図示略）と電極パッド２とが形成された半導体基板１を有している。半導体基板１上には、電極パッド２を露出させる開口３ａを有する保護絶縁膜３が形成されている。
更に、半導体装置１００は、保護絶縁膜３上に形成された複数の樹脂コア６と、保護絶縁膜３上、且つ、回路（トランジスタ等）上に形成された樹脂保護膜７と、を有している。
各樹脂コア６は、例えば、直線状に並ぶように配置されている。図１（ｅ）及び図３（ｃ）の例では、半導体素子の長辺にあたる２辺にそれぞれ沿うように樹脂コア６が直線状に配置されている。ただし、樹脂コア６は、半導体素子の４辺全てにそれぞれ沿うように直線状に配置されていても良い。また、ここでいう直線状の配置には、各樹脂コア６が直線上に位置する配置以外に、各樹脂コア６が直線に沿って千鳥状に並ぶような配置も含まれるものとする。
また、各樹脂コア６は互いに離間して配置されている。
また、各樹脂コア６と樹脂保護膜７とは互いに離間して配置されている。
更に、半導体装置１００は、樹脂コア６上から電極パッド２上に亘って延在するように形成された配線８を有している。
なお、樹脂コア６と、配線８における樹脂コア６上の部位とにより、樹脂コアバンプ９が構成されている。従って、半導体装置１００は、複数の樹脂コアバンプ９を有している。 First, the configuration of the semiconductor device 100 manufactured by the semiconductor device manufacturing method according to the present embodiment will be described.
As shown in FIGS. 1E and 3C, a semiconductor device 100 includes a semiconductor substrate 1 on which elements (not shown) such as transistors constituting a circuit and electrode pads 2 are formed. . A protective insulating film 3 having an opening 3 a for exposing the electrode pad 2 is formed on the semiconductor substrate 1.
Furthermore, the semiconductor device 100 includes a plurality of resin cores 6 formed on the protective insulating film 3, and a resin protective film 7 formed on the protective insulating film 3 and on a circuit (transistor or the like). ing.
For example, the resin cores 6 are arranged in a straight line. In the example of FIGS. 1E and 3C, the resin cores 6 are linearly arranged along two sides corresponding to the long sides of the semiconductor element. However, the resin core 6 may be arranged in a straight line along all four sides of the semiconductor element. Further, the linear arrangement mentioned here includes an arrangement in which the resin cores 6 are arranged in a staggered manner along the straight line, in addition to the arrangement in which the resin cores 6 are positioned on a straight line.
Moreover, each resin core 6 is arrange | positioned mutually spaced apart.
In addition, each resin core 6 and the resin protective film 7 are arranged to be separated from each other.
Furthermore, the semiconductor device 100 has a wiring 8 formed so as to extend from the resin core 6 to the electrode pad 2.
A resin core bump 9 is configured by the resin core 6 and the portion of the wiring 8 on the resin core 6. Therefore, the semiconductor device 100 has a plurality of resin core bumps 9.

次に、本実施形態に係る半導体装置の製造方法を説明する。   Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.

先ず、半導体基板１に、回路を構成するトランジスタなどの素子（図示略）を形成し、さらに半導体基板１上に多層配線層（図示略）を形成する。この多層配線層は、最上層に電極パッド２を有する。
次に、多層配線層上に保護絶縁膜３を形成する。保護絶縁膜３は、例えば、シリコン酸化膜、シリコン酸化膜とシリコン窒化膜との積層膜、或いは、シリコン窒化膜により構成することができる。
次に、保護絶縁膜３を選択的に除去することにより、開口３ａを形成する。開口３ａは、電極パッド２上に位置しており、保護絶縁膜３から電極パッド２を露出させる（図１（ａ）、図２（ａ））。 First, an element (not shown) such as a transistor constituting a circuit is formed on the semiconductor substrate 1, and a multilayer wiring layer (not shown) is further formed on the semiconductor substrate 1. This multilayer wiring layer has an electrode pad 2 in the uppermost layer.
Next, the protective insulating film 3 is formed on the multilayer wiring layer. The protective insulating film 3 can be composed of, for example, a silicon oxide film, a laminated film of a silicon oxide film and a silicon nitride film, or a silicon nitride film.
Next, the protective insulating film 3 is selectively removed to form the opening 3a. The opening 3a is located on the electrode pad 2 and exposes the electrode pad 2 from the protective insulating film 3 (FIGS. 1A and 2A).

次に、図１（ｂ）及び図２（ｂ）に示すように、保護絶縁膜３上及び電極パッド２上に、感光性樹脂膜４を塗布などにより形成する。
ここで、感光性樹脂膜４としては、例えば、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ケイ素樹脂、又はアリル樹脂などの熱硬化性の樹脂を用いることができる。 Next, as shown in FIGS. 1B and 2B, a photosensitive resin film 4 is formed on the protective insulating film 3 and the electrode pad 2 by coating or the like.
Here, as the photosensitive resin film 4, for example, a thermosetting resin such as a phenol resin, an epoxy resin, a polyimide resin, an amino resin, an unsaturated polyester resin, a silicon resin, or an allyl resin can be used.

次に、図１（ｃ）及び図３（ａ）に示すように、多階調マスク５を介して感光性樹脂膜４を露光する。
ここでは、感光性樹脂膜４がポジ型である場合を説明する。
多階調マスク５は、遮光部５ａと、半透過部５ｂと、全透過部５ｃと、を有している。
感光性樹脂膜４において、全透過部５ｃを透過した露光光が照射される露光部４ｃは、露光量が最も多くなる。また、感光性樹脂膜４において、半透過部５ｂを透過した露光光が照射される半露光部４ｂは、露光部４ｃよりも少ない露光量で露光される。また、感光性樹脂膜４において、遮光部５ａの陰になる非露光部４ａは露光されない。
このように、多階調マスク５を用いることにより、露光量を複数段階に設定して感光性樹脂膜４を露光する。
多階調マスク５の遮光部５ａは、樹脂コア６（図１（ｄ）、図３（ｂ））と対応する形状及びレイアウトとなっている。また、半透過部５ｂは、樹脂保護膜７（図１（ｄ）、図３（ｂ））と対応する形状及びレイアウトとなっている。また、全透過部５ｃは、少なくとも保護絶縁膜３の開口３ａと対応する形状及びレイアウトとなっている。
このような多階調マスク５は、感光性樹脂膜４における樹脂コア６の形成箇所へ遮光部５ａが転写され、感光性樹脂膜４における樹脂保護膜７の形成箇所へ半透過部５ｂが転写され、且つ、全透過部５ｃを透過した露光光が少なくとも保護絶縁膜３の開口３ａと対応する位置に照射されるように配置する。なお、樹脂保護膜７の形成箇所には、トランジスタ等により構成される回路の上方が含まれる。
半透過部５ｂは、樹脂保護膜７が所望の膜厚になるように透過光量が設定されている。また、半透過部５ｂの形成方法としては、遮光膜の材質を遮光部５ａと異ならせる方法、或いは解像度以下のスリットを配置する方法など、複数ある。
なお、本実施形態では、複数の樹脂コア６を形成するとともに、例えば、これら複数の樹脂コア６を互いに離間させて形成する。このため、多階調マスク５の全透過部５ｃは、各樹脂コア６の形成箇所どうしの間隔にも全透過部５ｃを透過した露光光が照射されるような形状及びレイアウトにする。
更に、本実施形態では、例えば、樹脂コア６と樹脂保護膜７とを互いに離間させて形成する。このため、多階調マスク５の全透過部５ｃは、樹脂コア６の形成箇所と樹脂保護膜７の形成箇所との間隔にも全透過部５ｃを透過した露光光が照射されるような形状及びレイアウトにする。 Next, as shown in FIGS. 1C and 3A, the photosensitive resin film 4 is exposed through the multi-tone mask 5.
Here, a case where the photosensitive resin film 4 is a positive type will be described.
The multi-tone mask 5 includes a light shielding part 5a, a semi-transmissive part 5b, and a total transmissive part 5c.
In the photosensitive resin film 4, the exposure part 4c irradiated with the exposure light transmitted through the total transmission part 5c has the largest exposure amount. In the photosensitive resin film 4, the semi-exposed portion 4 b irradiated with the exposure light transmitted through the semi-transmissive portion 5 b is exposed with a smaller exposure amount than the exposed portion 4 c. Further, in the photosensitive resin film 4, the non-exposed portion 4a that is shaded by the light shielding portion 5a is not exposed.
As described above, by using the multi-tone mask 5, the photosensitive resin film 4 is exposed with the exposure amount set in a plurality of stages.
The light-shielding portion 5a of the multi-tone mask 5 has a shape and layout corresponding to the resin core 6 (FIGS. 1D and 3B). Further, the semi-transmissive portion 5b has a shape and layout corresponding to the resin protective film 7 (FIGS. 1D and 3B). Further, the total transmission portion 5 c has a shape and layout corresponding to at least the opening 3 a of the protective insulating film 3.
In such a multi-tone mask 5, the light shielding portion 5 a is transferred to the formation position of the resin core 6 in the photosensitive resin film 4, and the semi-transmissive portion 5 b is transferred to the formation position of the resin protective film 7 in the photosensitive resin film 4. In addition, the exposure light transmitted through the total transmission part 5c is arranged so as to be irradiated to at least a position corresponding to the opening 3a of the protective insulating film 3. Note that the portion where the resin protective film 7 is formed includes the upper part of the circuit constituted by a transistor or the like.
In the semi-transmissive portion 5b, the amount of transmitted light is set so that the resin protective film 7 has a desired film thickness. Further, there are a plurality of methods for forming the semi-transmissive portion 5b, such as a method of making the light shielding film different from the material of the light shielding portion 5a, or a method of arranging slits having a resolution or less.
In the present embodiment, a plurality of resin cores 6 are formed and, for example, the plurality of resin cores 6 are formed apart from each other. For this reason, the total transmission part 5c of the multi-tone mask 5 is shaped and laid out so that the exposure light transmitted through the total transmission part 5c is applied to the interval between the positions where the resin cores 6 are formed.
Furthermore, in this embodiment, for example, the resin core 6 and the resin protective film 7 are formed to be separated from each other. For this reason, the total transmission part 5c of the multi-tone mask 5 is shaped such that the exposure light transmitted through the total transmission part 5c is also applied to the interval between the resin core 6 formation site and the resin protective film 7 formation site. And layout.

次に、感光性樹脂膜４を現像する。この現像は、感光性樹脂膜４における露光部４ｃが除去されるまで行う。この状態において、感光性樹脂膜４における非露光部４ａは残留し、半露光部４ｂは非露光部４ａよりも薄い膜厚で残留している。
更に、熱処理により感光性樹脂膜４を硬化させる。
こうして、一度の露光及び現像によって、樹脂コア６と樹脂保護膜７とを形成することができる（図１（ｄ）及び図３（ｂ））。
樹脂保護膜７は、感光性樹脂膜４のパターンにより構成され、トランジスタ等により構成された回路上に位置する。
また、樹脂コア６は、樹脂保護膜７よりも厚膜の、凸部状の感光性樹脂膜４のパターンにより構成される。 Next, the photosensitive resin film 4 is developed. This development is performed until the exposed portion 4c in the photosensitive resin film 4 is removed. In this state, the non-exposed portion 4a remains in the photosensitive resin film 4, and the semi-exposed portion 4b remains with a film thickness smaller than that of the non-exposed portion 4a.
Further, the photosensitive resin film 4 is cured by heat treatment.
In this way, the resin core 6 and the resin protective film 7 can be formed by one exposure and development (FIGS. 1D and 3B).
The resin protective film 7 is constituted by a pattern of the photosensitive resin film 4 and is located on a circuit constituted by a transistor or the like.
Further, the resin core 6 is constituted by a pattern of the convex photosensitive resin film 4 which is thicker than the resin protective film 7.

次に、図１（ｅ）及び図３（ｃ）に示すように、樹脂コア６上から電極パッド２上に亘って配線８を形成する。
すなわち、樹脂コア６上、樹脂保護膜７上、保護絶縁膜３及び電極パッド２上に導電膜（例えばＡｕ膜：図示略）をスパッタリング法等により形成した後、この導電膜上にレジストパターン（図示略）を形成する。次に、このレジストパターンをマスクとして導電膜をエッチングすることにより、導電膜を選択的に除去し、該導電膜を配線８の形状に加工する。その後、レジストパターンを除去する。
こうして、半導体装置１００を製造することができる。 Next, as shown in FIGS. 1E and 3C, the wiring 8 is formed from the resin core 6 to the electrode pad 2.
That is, after a conductive film (for example, an Au film: not shown) is formed on the resin core 6, the resin protective film 7, the protective insulating film 3, and the electrode pad 2 by a sputtering method or the like, a resist pattern ( (Not shown). Next, the conductive film is selectively removed by etching the conductive film using this resist pattern as a mask, and the conductive film is processed into the shape of the wiring 8. Thereafter, the resist pattern is removed.
Thus, the semiconductor device 100 can be manufactured.

このような半導体装置１００は、図４に示すように、実装基板１５０に実装することができる。
すなわち、半導体装置の樹脂コアバンプ９を実装基板１５０の電極１５１に接続することにより、半導体装置１００を実装基板１５０に対して実装し、半導体装置１００と実装基板１５０とを相互に電気的に接続することができる。なお、電極１５１は、例えばランドであるが、ランドに限定されない。
半導体装置１００を実装基板１５１に実装した後は、更に、実装基板１５１と半導体装置１００との間隔に実装封止樹脂（図示略）を充填及び硬化させることができる。
ここで、半導体装置１００が液晶表示装置用のドライバである場合、半導体装置１００は、ガラス基板である実装基板１５０にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装する。
或いは、半導体装置１００は、実装基板１５１としての配線基板に実装しても良いし、フィルム基板にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装しても良い。 Such a semiconductor device 100 can be mounted on a mounting substrate 150 as shown in FIG.
That is, by connecting the resin core bump 9 of the semiconductor device to the electrode 151 of the mounting substrate 150, the semiconductor device 100 is mounted on the mounting substrate 150, and the semiconductor device 100 and the mounting substrate 150 are electrically connected to each other. be able to. In addition, although the electrode 151 is a land, for example, it is not limited to a land.
After the semiconductor device 100 is mounted on the mounting substrate 151, the mounting sealing resin (not shown) can be further filled and cured in the space between the mounting substrate 151 and the semiconductor device 100.
Here, when the semiconductor device 100 is a driver for a liquid crystal display device, the semiconductor device 100 is mounted on a mounting substrate 150 that is a glass substrate by COG (Chip On Glass).
Alternatively, the semiconductor device 100 may be mounted on a wiring substrate as the mounting substrate 151 or may be mounted on a film substrate by COF (Chip On Film).

以上のような実施形態によれば、多階調マスクを用いて露光した後で現像することによって、樹脂保護膜７と、樹脂保護膜７よりも厚膜の樹脂コア６と、を形成するので、これら樹脂保護膜７及び樹脂コア６を一度の露光及び現像によって形成することができる。よって、工程数を削減できる。
また、樹脂保護膜７及び樹脂コア６を形成するための露光に使用する多階調マスク５が１種類で足りる。
また、工程数が削減されることにより、例えば、ウェーハ上に塗布する樹脂量やリンス液を減らすことができ、また、現像に使用する薬液をも減らすことができる。よって、環境負荷を低減できる。
また、一度の現像で樹脂保護膜７と樹脂コア６とを形成できるため、特に高さ精度が要求される樹脂コア６が現像液に曝される回数を低減でき、樹脂コア６の膜減りによる高さバラツキを抑制できる。
このように、少ない工程数で樹脂コア６及び樹脂保護膜７を精度良く形成することができる。 According to the above embodiment, the resin protective film 7 and the resin core 6 thicker than the resin protective film 7 are formed by developing after exposure using a multi-tone mask. The resin protective film 7 and the resin core 6 can be formed by a single exposure and development. Therefore, the number of processes can be reduced.
Further, only one type of multi-tone mask 5 used for exposure for forming the resin protective film 7 and the resin core 6 is sufficient.
Further, by reducing the number of steps, for example, the amount of resin applied on the wafer and the rinsing liquid can be reduced, and the chemical liquid used for development can also be reduced. Therefore, environmental load can be reduced.
Further, since the resin protective film 7 and the resin core 6 can be formed by a single development, the number of times the resin core 6 that is particularly required to be high in accuracy can be reduced, and the resin core 6 can be reduced in film thickness. Height variation can be suppressed.
Thus, the resin core 6 and the resin protective film 7 can be accurately formed with a small number of steps.

また、現在一般的な実装技術では、本実施形態のように、複数の樹脂コア６を互いに離間させて形成すること、並びに、樹脂コア６と樹脂保護膜７とを互いに離間させて形成することにより、以下の効果が得られる。
先ず、実装により樹脂コア６が押し潰された状態であっても、実装封止樹脂（ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）或いはＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））の流路を十分に確保できる。よって、実装封止樹脂の充填時における流れが良くなるので、実装封止樹脂中におけるボイドの発生を抑制できる。これにより、半導体装置１００と実装基板１５０との密着性が向上する。
また、樹脂コア６の裾部の周りに樹脂が存在しないので、樹脂コア６が押しつぶされる際の変形量を十分に確保できる。よって、外部電極としての電極１５１と樹脂コアバンプ９との電気的接続を安定的に行うことができる。
また、電極パッド２から樹脂コア６までの配線８を密着性の良い保護絶縁膜３上に形成できる。よって、配線８の剥離を抑制できる。 Moreover, in the present general mounting technology, as in the present embodiment, the plurality of resin cores 6 are formed apart from each other, and the resin core 6 and the resin protective film 7 are formed apart from each other. Thus, the following effects can be obtained.
First, even when the resin core 6 is crushed by mounting, it is possible to sufficiently secure the flow path of the mounting sealing resin (NCF (Non Conductive Film) or NCP (Non Conductive Paste)). Therefore, since the flow at the time of filling the mounting sealing resin is improved, generation of voids in the mounting sealing resin can be suppressed. Thereby, the adhesion between the semiconductor device 100 and the mounting substrate 150 is improved.
In addition, since there is no resin around the skirt of the resin core 6, it is possible to secure a sufficient amount of deformation when the resin core 6 is crushed. Therefore, the electrical connection between the electrode 151 as the external electrode and the resin core bump 9 can be stably performed.
Further, the wiring 8 from the electrode pad 2 to the resin core 6 can be formed on the protective insulating film 3 with good adhesion. Therefore, peeling of the wiring 8 can be suppressed.

＜変形例１＞
図５は変形例１に係る半導体装置の製造方法により製造される半導体装置２００の構成を示す図である。図５（ａ）は図５（ｂ）のＡ−Ａ矢視断面図、図５（ｂ）は平面図である。
上記の実施形態では、樹脂コア６（樹脂コアバンプ９）と樹脂保護膜７とを互いに離間させて形成する例を説明したが、図５に示す半導体装置２００のように、少なくとも一部の樹脂コア６と樹脂保護膜７とを互いに一体的に形成しても良い。
この製造方法は、図１（ｃ）の多階調マスク５における半透過部５ｂと一部の遮光部５ａとの間に位置する全透過部５ｃを半透過部５ｂに変更することによって、実現できる。 <Modification 1>
FIG. 5 is a diagram showing a configuration of a semiconductor device 200 manufactured by the method for manufacturing a semiconductor device according to the first modification. Fig.5 (a) is AA arrow sectional drawing of FIG.5 (b), FIG.5 (b) is a top view.
In the above embodiment, the example in which the resin core 6 (resin core bump 9) and the resin protective film 7 are formed to be separated from each other has been described. 6 and the resin protective film 7 may be formed integrally with each other.
This manufacturing method is realized by changing the total transmission part 5c located between the semi-transmission part 5b and a part of the light-shielding part 5a in the multi-tone mask 5 of FIG. 1C to the semi-transmission part 5b. it can.

＜変形例２＞
図６は変形例２に係る半導体装置の製造方法により製造される半導体装置３００の構成を示す図である。図６（ａ）は図６（ｂ）のＢ−Ｂ矢視断面図、図６（ｂ）は平面図である。
上記の実施形態では、複数の樹脂コア６を互いに離間させて形成する例を説明したが、図６に示す半導体装置３００のように、複数の樹脂コア６を互いに一体的に形成しても良い。すなわち、各樹脂コア６をそれらの裾部において相互に接続しても良い。
この製造方法は、樹脂コア６の配置（感光性樹脂膜４における非露光部４ａの配置）が密となるように多階調マスク５における各遮光部５ａのレイアウトを変更することによって、実現できる。
すなわち、感光性樹脂膜４における非露光部４ａの配置が密であると、現像時に非露光部４ａの底部に現像残りが生じる結果、複数の樹脂コア６がそれらの裾部において相互に接続された構造を実現できる。 <Modification 2>
FIG. 6 is a diagram illustrating a configuration of a semiconductor device 300 manufactured by the method for manufacturing a semiconductor device according to the second modification. 6A is a cross-sectional view taken along the line BB in FIG. 6B, and FIG. 6B is a plan view.
In the above embodiment, the example in which the plurality of resin cores 6 are formed to be separated from each other has been described. However, the plurality of resin cores 6 may be formed integrally with each other as in the semiconductor device 300 illustrated in FIG. . That is, the resin cores 6 may be connected to each other at their skirts.
This manufacturing method can be realized by changing the layout of the light shielding portions 5a in the multi-tone mask 5 so that the arrangement of the resin cores 6 (the arrangement of the non-exposed portions 4a in the photosensitive resin film 4) is dense. .
That is, if the arrangement of the non-exposed portions 4a in the photosensitive resin film 4 is dense, as a result of development remaining at the bottom of the non-exposed portions 4a during development, a plurality of resin cores 6 are connected to each other at their skirts. Structure can be realized.

＜変形例３＞
図７は変形例３に係る半導体装置の製造方法の一連の工程を示す断面図、図８は変形例３に係る半導体装置の製造方法の一連の工程を示す平面図である。なお、図７は図８におけるＡ−Ａ矢視断面図である。 <Modification 3>
FIG. 7 is a cross-sectional view showing a series of steps of a method for manufacturing a semiconductor device according to Modification 3, and FIG. 8 is a plan view showing a series of steps of a method for manufacturing a semiconductor device according to Modification 3. 7 is a cross-sectional view taken along arrow AA in FIG.

変形例３では、樹脂コア６の形成領域での露光量を複数段階に設定することにより、図７（ｃ）及び図８（ｂ）に示すように、樹脂コア６の側面のうち、配線８の引き出し方向の側面６ａの傾斜を、樹脂コア６の並び方向の側面６ｂの傾斜よりも緩やかにする。   In Modification 3, by setting the exposure amount in the formation region of the resin core 6 in a plurality of stages, as shown in FIG. 7C and FIG. The inclination of the side surface 6a in the drawing direction is made gentler than the inclination of the side surface 6b in the arrangement direction of the resin cores 6.

変形例３の場合も、図１（ａ）及び図２（ａ）の工程と、図１（ｂ）及び図２（ｂ）の工程は、上記の実施形態と同様に行う。   Also in the case of the modification 3, the process of Fig.1 (a) and FIG.2 (a) and the process of FIG.1 (b) and FIG.2 (b) are performed similarly to said embodiment.

次に、変形例３では、図７（ａ）及び図８（ａ）に示すように、樹脂コア６の形成領域での露光量を複数段階に設定することが可能な多階調マスク５０を介して感光性樹脂膜４を露光する。
すなわち、多階調マスク５０は、遮光部５ａに隣接する第２半透過部５ｄを有する点で上記の多階調マスク５と相違する。
感光性樹脂膜４において、第２半透過部５ｄを透過した露光光が照射される第２半露光部４ｄは、露光部４ｃよりも少ない露光量で露光される。
遮光部５ａ及び第２半透過部５ｄは、樹脂コア６と対応する形状及びレイアウトとなっている。また、第２半透過部５ｄは遮光部５ａに対して電極パッド２側に配置される。 Next, in Modification 3, as shown in FIG. 7A and FIG. 8A, a multi-tone mask 50 capable of setting the exposure amount in the formation region of the resin core 6 in a plurality of stages is provided. Then, the photosensitive resin film 4 is exposed.
That is, the multi-tone mask 50 is different from the multi-tone mask 5 described above in that it has a second semi-transmissive portion 5d adjacent to the light shielding portion 5a.
In the photosensitive resin film 4, the second semi-exposure part 4d irradiated with the exposure light transmitted through the second semi-transmission part 5d is exposed with a smaller exposure amount than the exposure part 4c.
The light shielding part 5a and the second semi-transmissive part 5d have a shape and layout corresponding to the resin core 6. The second semi-transmissive portion 5d is disposed on the electrode pad 2 side with respect to the light shielding portion 5a.

次に、上記の実施形態と同様に感光性樹脂膜４を現像する。この状態において、図７（ｂ）に示すように、感光性樹脂膜４における非露光部４ａは残留し、第２半露光部４ｄは非露光部４ａよりも薄い膜厚で残留している。
このため、非露光部４ａ及び第２半露光部４ｄにより構成される樹脂コア６は、電極パッド２側に向けて下る階段状となっている。 Next, the photosensitive resin film 4 is developed as in the above embodiment. In this state, as shown in FIG. 7B, the non-exposed portion 4a of the photosensitive resin film 4 remains, and the second half-exposed portion 4d remains with a film thickness thinner than that of the non-exposed portion 4a.
For this reason, the resin core 6 comprised by the non-exposure part 4a and the 2nd semi-exposure part 4d becomes the step shape which goes down toward the electrode pad 2 side.

次に、上記の実施形態と同様に感光性樹脂膜４を硬化させる。この硬化により、図７（ｃ）及び図８（ｂ）に示すように、樹脂コア６の側面は樹脂の流動により変形して傾斜面となる。
ここで、上述のように、硬化前の段階での樹脂コア６は、電極パッド２側に向けて下る階段状となっている。このため、硬化後においては、樹脂コア６における電極パッド２側の側面、すなわち配線８の引き出し方向の側面６ａの傾斜が、その他の側面（樹脂コア６の並び方向の側面６ｂを含む）よりも緩やかとなる。
上記の多階調マスク５０では、樹脂コア６の形成箇所に対応する部位を遮光部５ａと第２半透過部５ｄとの２階調にしたが、遮光部５ａから第２半透過部５ｄにかけて連続的なグラデーションになるよう第２半透過部５ｄを複数階調にすることによって、さらに当該部位における階調数を増やしても良い。
次に、図７（ｄ）に示すように、上記の実施形態と同様に配線８を形成することにより、半導体装置４００を製造することができる。 Next, the photosensitive resin film 4 is cured as in the above embodiment. By this curing, as shown in FIGS. 7C and 8B, the side surface of the resin core 6 is deformed by the flow of the resin to become an inclined surface.
Here, as described above, the resin core 6 in the stage before curing has a stepped shape that goes down toward the electrode pad 2 side. For this reason, after curing, the slope of the side surface of the resin core 6 on the electrode pad 2 side, that is, the side surface 6a in the lead-out direction of the wiring 8 is more than the other side surface (including the side surface 6b in the alignment direction of the resin cores 6). Be gentle.
In the multi-tone mask 50 described above, the portion corresponding to the location where the resin core 6 is formed has two gradations of the light shielding portion 5a and the second semi-transmissive portion 5d, but from the light shielding portion 5a to the second semi-transmissive portion 5d. The number of gradations in the part may be further increased by making the second semi-transmissive portion 5d have a plurality of gradations so that a continuous gradation is obtained.
Next, as shown in FIG. 7D, the semiconductor device 400 can be manufactured by forming the wiring 8 in the same manner as in the above embodiment.

この変形例３によれば、樹脂コア６の側面のうち、配線８の引き出し方向の側面６ａの傾斜が緩やかであるため、この側面６ａ上における配線８の断線を抑制できる。
また、側面６ａの傾斜が、樹脂コア６の並び方向の側面６ｂの傾斜よりも緩やかであるため、換言すれば、側面６ｂの傾斜が側面６ａの傾斜よりも急であるため、樹脂コア６の配置間隔を狭めることができ、樹脂コア６の配置密度を向上することが可能となる。
なお、本変形例３でも、一度の露光で樹脂保護膜７と樹脂コア６とを形成できるため、アライメントマージンが不要となり、出来上がり形状の制御が容易となる。このため、側面６ｂ及び側面６ｃ（図７（ｃ）、図７（ｄ））の余計な面積が不要となるので、このことによっても、樹脂コア６の配置密度を向上することが可能となる。 According to the third modification, since the slope of the side surface 6a in the drawing direction of the wiring 8 is gentle among the side surfaces of the resin core 6, disconnection of the wiring 8 on the side surface 6a can be suppressed.
Further, since the inclination of the side surface 6a is gentler than the inclination of the side surface 6b in the direction in which the resin cores 6 are arranged, in other words, the inclination of the side surface 6b is steeper than the inclination of the side surface 6a. The arrangement interval can be narrowed, and the arrangement density of the resin cores 6 can be improved.
In the third modification as well, since the resin protective film 7 and the resin core 6 can be formed by a single exposure, an alignment margin is unnecessary, and the finished shape can be easily controlled. For this reason, the extra area of the side surface 6b and the side surface 6c (FIGS. 7C and 7D) is not necessary, and this also makes it possible to improve the arrangement density of the resin cores 6. .

なお、上記においては、感光性樹脂膜４がポジ型である例を説明したが、ネガ型であっても良い。この場合、多階調マスク５における全透過部５ｃと遮光部５ａとの配置を入れ替えると良い。或いは、多階調マスク５０における全透過部５ｃと遮光部５ａとの配置を入れ替え、且つ、半透過部５ｂと第２半透過部２ｄとの配置を入れ替えると良い。
また、上記においては、樹脂コア６と電極パッド２との間の領域に保護絶縁膜３が形成されている例を説明したが、配線８の密着性の問題が無ければ、樹脂コア６と電極パッド２との間の領域には保護絶縁膜３を形成しなくても良い。
なお、上記実施形態には以下の発明が開示されている。
（付記１）
電極パッドが形成された基板上に、前記電極パッドを露出させる開口を有する保護絶縁膜を形成する第１工程と、
感光性樹脂膜を形成する第２工程と、
前記感光性樹脂膜を多階調マスクを用いて露光した後で現像することによって、前記感光性樹脂膜により構成される樹脂保護膜と、前記樹脂保護膜よりも厚膜の前記感光性樹脂膜により構成される樹脂コアと、を一度に形成する第３工程と、
前記樹脂コア上から前記電極パッド上に亘って配線を形成する第４工程と、
をこの順に行うことを特徴とする半導体装置の製造方法。
（付記２）
前記第３工程では複数の前記樹脂コアを互いに離間させて形成することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記第３工程では前記樹脂コアと前記樹脂保護膜とを互いに離間させて形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記第３工程では複数の前記樹脂コアを直線状に並べて形成し、
前記第３工程において、前記樹脂コアの形成領域での露光量を複数段階に設定することにより、前記樹脂コアの側面のうち、前記配線の引き出し方向の面の傾斜を、前記樹脂コアの並び方向の面の傾斜よりも緩やかにすることを特徴とする付記１乃至３の何れか１つに記載の半導体装置の製造方法。 In the above description, an example in which the photosensitive resin film 4 is a positive type has been described, but a negative type may be used. In this case, the arrangement of the total transmission part 5c and the light-shielding part 5a in the multi-tone mask 5 may be switched. Alternatively, the arrangement of the total transmission part 5c and the light shielding part 5a in the multi-tone mask 50 may be exchanged, and the arrangement of the semi-transmission part 5b and the second semi-transmission part 2d may be exchanged.
In the above description, an example in which the protective insulating film 3 is formed in the region between the resin core 6 and the electrode pad 2 has been described. However, if there is no problem with the adhesion of the wiring 8, the resin core 6 and the electrode The protective insulating film 3 may not be formed in the region between the pads 2.
In addition, the following invention is disclosed by the said embodiment.
(Appendix 1)
Forming a protective insulating film having an opening exposing the electrode pad on the substrate on which the electrode pad is formed;
A second step of forming a photosensitive resin film;
The photosensitive resin film is exposed to light using a multi-tone mask and then developed, whereby a resin protective film composed of the photosensitive resin film and the photosensitive resin film thicker than the resin protective film A third step of forming a resin core constituted by
A fourth step of forming a wiring from the resin core to the electrode pad;
A method for manufacturing a semiconductor device, wherein the steps are performed in this order.
(Appendix 2)
2. The method of manufacturing a semiconductor device according to appendix 1, wherein the plurality of resin cores are formed apart from each other in the third step.
(Appendix 3)
3. The method of manufacturing a semiconductor device according to appendix 1 or 2, wherein in the third step, the resin core and the resin protective film are formed apart from each other.
(Appendix 4)
In the third step, a plurality of the resin cores are formed in a straight line,
In the third step, by setting the exposure amount in the formation region of the resin core in a plurality of stages, the inclination of the surface in the drawing direction of the wiring among the side surfaces of the resin core is changed to the alignment direction of the resin cores. 4. The method of manufacturing a semiconductor device according to any one of appendices 1 to 3, wherein the slope is less than the inclination of the surface.

１ 半導体基板
２ 電極パッド
３ 保護絶縁膜
３ａ 開口
４ 感光性樹脂膜
４ａ 非露光部
４ｂ 半露光部
４ｃ 露光部
４ｄ 第２半露光部
５ 多階調マスク
５ａ 遮光部
５ｂ 半透過部
５ｃ 全透過部
５ｄ 第２半透過部
６ 樹脂コア
６ａ 側面
６ｂ 側面
６ｃ 側面
７ 樹脂保護膜
８ 配線
９ 樹脂コアバンプ
５０ 多階調マスク
１００ 半導体装置
１５０ 実装基板
１５１ 電極
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Electrode pad 3 Protective insulating film 3a Opening 4 Photosensitive resin film 4a Non-exposure part 4b Semi-exposure part 4c Exposure part 4d Second semi-exposure part 5 Multi-tone mask 5a Light-shielding part 5b Semi-transmission part 5c Total transmission part 5d Second translucent portion 6 Resin core 6a Side face 6b Side face 6c Side face 7 Resin protective film 8 Wiring 9 Resin core bump 50 Multi-tone mask 100 Semiconductor device 150 Mounting substrate 151 Electrode 200 Semiconductor device 300 Semiconductor device 400 Semiconductor device

Claims (3)

電極パッドが形成された基板上に、前記電極パッドを露出させる開口を有する保護絶縁膜を形成する第１工程と、
感光性樹脂膜を形成する第２工程と、
前記感光性樹脂膜を多階調マスクを用いて露光した後で現像することによって、前記感光性樹脂膜により構成される樹脂保護膜と、前記樹脂保護膜よりも厚膜の前記感光性樹脂膜により構成される樹脂コアと、を一度に形成する第３工程と、
前記樹脂コア上から前記電極パッド上に亘って配線を形成する第４工程と、
をこの順に行い、
前記第３工程では複数の前記樹脂コアを直線状に並べて形成し、
前記第３工程において、前記樹脂コアの形成領域での露光量を複数段階に設定することにより、前記樹脂コアの側面のうち、前記配線の引き出し方向の面の傾斜を、前記樹脂コアの並び方向の面の傾斜よりも緩やかにすることを特徴とする半導体装置の製造方法。 Forming a protective insulating film having an opening exposing the electrode pad on the substrate on which the electrode pad is formed;
A second step of forming a photosensitive resin film;
The photosensitive resin film is exposed to light using a multi-tone mask and then developed, whereby a resin protective film composed of the photosensitive resin film and the photosensitive resin film thicker than the resin protective film A third step of forming a resin core constituted by
A fourth step of forming a wiring from the resin core to the electrode pad;
There line in this order,
In the third step, a plurality of the resin cores are formed in a straight line,
In the third step, by setting the exposure amount in the formation region of the resin core in a plurality of stages, the inclination of the surface in the drawing direction of the wiring among the side surfaces of the resin core is changed to the alignment direction of the resin cores. A method of manufacturing a semiconductor device, characterized in that it is made gentler than the inclination of the surface . 前記第３工程では複数の前記樹脂コアを互いに離間させて形成することを特徴とする請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein in the third step, the plurality of resin cores are formed apart from each other. 前記第３工程では前記樹脂コアと前記樹脂保護膜とを互いに離間させて形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein in the third step, the resin core and the resin protective film are formed apart from each other.
JP2009255037A 2009-11-06 2009-11-06 Manufacturing method of semiconductor device Expired - Fee Related JP5320264B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009255037A JP5320264B2 (en) 2009-11-06 2009-11-06 Manufacturing method of semiconductor device
CN201010537188.5A CN102082104B (en) 2009-11-06 2010-11-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255037A JP5320264B2 (en) 2009-11-06 2009-11-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011100873A JP2011100873A (en) 2011-05-19
JP5320264B2 true JP5320264B2 (en) 2013-10-23

Family

ID=44087981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009255037A Expired - Fee Related JP5320264B2 (en) 2009-11-06 2009-11-06 Manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP5320264B2 (en)
CN (1) CN102082104B (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526529B2 (en) * 1998-03-03 2004-05-17 松下電器産業株式会社 Method for manufacturing semiconductor device
JP3998014B2 (en) * 2004-09-29 2007-10-24 セイコーエプソン株式会社 Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2006202882A (en) * 2005-01-19 2006-08-03 Fujikura Ltd Semiconductor device and its manufacturing method
JP2007165744A (en) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp Semiconductor device, mounting structure, electrooptical device, method of manufacturing semiconductor device, method of manufacturing mounting structure, method of manufacturing electrooptical device, and electronic equipment

Also Published As

Publication number Publication date
CN102082104B (en) 2014-12-10
CN102082104A (en) 2011-06-01
JP2011100873A (en) 2011-05-19

Similar Documents

Publication Publication Date Title
KR100583966B1 (en) Integrated circuit packages having redistributed metal lines and methods of fabricating the same
JP2012069585A (en) Semiconductor device and manufacturing method therefor
JP2013110151A (en) Semiconductor chip and semiconductor device
CN111433906A (en) Semiconductor package with smaller internal power supply pad interval
JP5249080B2 (en) Semiconductor device
JP2006032556A (en) Semiconductor device and its manufacturing method
JP5507783B2 (en) Semiconductor package having rearranged pattern and manufacturing method thereof
JP4726744B2 (en) Semiconductor device and manufacturing method thereof
JP5320264B2 (en) Manufacturing method of semiconductor device
JP2006287094A (en) Semiconductor apparatus and manufacturing method therefor
KR20180021955A (en) Fan out package including vertically stacked chips and fabricating method for the same
JP2004349611A (en) Semiconductor substrate, method for manufacturing the semiconductor substrate and method for manufacturing semiconductor device
JP2011061035A (en) Method of manufacturing semiconductor device, and mask
KR950001298B1 (en) Manufacturing method of wire bonding pad
US20240170367A1 (en) Semiconductor device
US20240170432A1 (en) Semiconductor device
JP5386302B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR100763758B1 (en) Method of manufacturing the alignment key assembly
JP4987910B2 (en) Method for manufacturing solder layer of semiconductor element, method for manufacturing mark of semiconductor element, and method for dicing semiconductor element
JP2018163919A (en) Semiconductor device and method of manufacturing the same
KR20240039123A (en) Semiconductor device and manufacturing method thereof
JP5464338B2 (en) Semiconductor device, electronic module and manufacturing method thereof
JP4038691B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4240226B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2005223074A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees