JP5318913B2 - Optical module - Google Patents

Optical module Download PDF

Info

Publication number
JP5318913B2
JP5318913B2 JP2011135160A JP2011135160A JP5318913B2 JP 5318913 B2 JP5318913 B2 JP 5318913B2 JP 2011135160 A JP2011135160 A JP 2011135160A JP 2011135160 A JP2011135160 A JP 2011135160A JP 5318913 B2 JP5318913 B2 JP 5318913B2
Authority
JP
Japan
Prior art keywords
stem
dielectric substrate
lead terminal
optical module
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011135160A
Other languages
Japanese (ja)
Other versions
JP2013004787A (en
Inventor
航太 浅香
秀樹 上綱
神田  淳
武志 黒崎
幹夫 米山
浩司 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2011135160A priority Critical patent/JP5318913B2/en
Publication of JP2013004787A publication Critical patent/JP2013004787A/en
Application granted granted Critical
Publication of JP5318913B2 publication Critical patent/JP5318913B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a high frequency property even in an optical module which employs a can type package. <P>SOLUTION: A LD element 5 electrically connected to lead terminals 2a, 2b, is mounted on a stem mount 1c of a stem 1. Wiring patterns 10b, 10c formed on the surface of a dielectric substrate 10a are electrically connected to lead terminals 2a, 2b, and are electrically connected to the stem mount 1c via metallization applied on its whole rear face. The characteristic impedance of transmission lines 103a, 103b decreases by adding capacitance due to the dielectric substrate 10a, thereby reflections at interfaces of transmission lines 102a, 102b to 103a, 103b are prevented to improve the high frequency characteristic. <P>COPYRIGHT: (C)2013,JPO&amp;INPIT

Description

本発明は、光モジュール全般、特に高周波特性に優れた光半導体素子用モジュールに関するものである。   The present invention relates to an optical module in general, and more particularly to an optical semiconductor element module having excellent high frequency characteristics.

近年、光アクセス回線の普及に伴い、光信号源としてレーザダイオード(LD)を搭載した光モジュール(LDモジュール)の低コスト化が求められている。また、光アクセス回線網における映像コンテンツなどの流通増によるトラヒック増に対応するために、伝送速度が10Gbit/s級に対応可能なLDモジュールが求められている。   In recent years, with the widespread use of optical access lines, there has been a demand for cost reduction of optical modules (LD modules) equipped with laser diodes (LD) as optical signal sources. In addition, in order to cope with traffic increase due to increased distribution of video contents and the like in an optical access network, an LD module capable of supporting a transmission speed of 10 Gbit / s class is required.

LDモジュールの低コスト化のためには、DVD用LDパッケージや低速(1Gbit/s以下)光通信用LDパッケージなどの安価なキャンパッケージ(例えば特許文献1、2参照)の使用が有利であるが、DVD用及び低速光通信用LDパッケージは、10Mbit/s〜1Gbit/s級と低い伝送速度での使用が前提となっているため、ステム上面に突出したリードが1mm程度と長く、これに起因するインダクタンスの影響で高周波特性を確保することが困難であり、10Gbit/s級で駆動することはLDモジュールが出力する光信号波形に大きな歪みをもたらすため、このようなLDパッケージを10Gbit/s級にそのまま適用するのは現実的でない。   In order to reduce the cost of the LD module, it is advantageous to use an inexpensive can package (for example, see Patent Documents 1 and 2) such as an LD package for DVD and an LD package for low-speed (1 Gbit / s or less) optical communication. The LD package for DVD and low-speed optical communication is assumed to be used at a low transmission speed of 10 Mbit / s to 1 Gbit / s, so the lead protruding from the top surface of the stem is as long as about 1 mm. It is difficult to ensure high-frequency characteristics due to the effect of inductance, and driving at 10 Gbit / s class causes large distortion in the optical signal waveform output by the LD module. Therefore, such an LD package is classified into 10 Gbit / s class. It is not realistic to apply it as it is.

一方、リードの短尺化や、リードとLD素子とを電気的に接続するためのワイヤを配線基板で置換する技術を導入することにより上記問題を回避できるが、DVD用LDパッケージとは全く異なった実装形態となるため、量産効果による低コスト化の恩恵を享受できないという問題があった。   On the other hand, the above problem can be avoided by shortening the lead and introducing a technique for replacing the wire for electrically connecting the lead and the LD element with a wiring board, but it is completely different from the DVD LD package. Because of the mounting form, there was a problem that the benefits of low cost due to mass production effects could not be enjoyed.

図10を用いて従来技術の詳細を説明する。
図10(a),(b)には、それぞれ従来のキャン型LDパッケージの側面図と上面図が記載されている。また、図示はしないが通常、LDパッケージは、LD出射光の取り出し用窓またはレンズを具備するキャップにより封止される。つまり、ステム1のステム上面1a及びステム上面1a側に配置されている各部材(LD素子5やモニタPD7やステムマウント1cやリード端子2a,2b,2cのうちステム上面1aから突出した部分など)が、キャップにより封止される。
Details of the prior art will be described with reference to FIG.
10A and 10B show a side view and a top view of a conventional can-type LD package, respectively. Although not shown, the LD package is usually sealed with a cap provided with a window for taking out LD light or a lens. That is, the stem upper surface 1a of the stem 1 and each member disposed on the side of the stem upper surface 1a (the LD element 5, the monitor PD 7, the stem mount 1c, the portions protruding from the stem upper surface 1a of the lead terminals 2a, 2b, 2c, etc.) Is sealed with a cap.

図10(a),(b)に示すように、導電材(金属材)からなるステム1は、貫通孔3a,3b,3cを備え、各貫通孔3a,3b,3cはリード端子2a,2b,2cを備えている。ここで、リード端子2a,2b,2cは、貫通孔3a,3b,3cに具備されるガラス材等の絶縁体(誘電体)3dを介して固定されステム1を貫通しているため、リード端子2a,2b,2cとステム1とは電気的に絶縁されている。なお、リード端子2a,2bは、それぞれ、ステム1の一部であるステムマウント1cに搭載されるLD素子5のカソード、アノードに駆動電気信号を供給するために設けられている。一方、リード端子2dはステム1を貫通せず、ステム下面1bとろう付け等により接続されているため、ステム1と電気的に接続されており、グランドピンの役割を果たす。したがって、リード端子2dがグランドに接続されることにより、ステム1及びその一部であるステムマウント1cがグランドに接続されることになる。   As shown in FIGS. 10A and 10B, the stem 1 made of a conductive material (metal material) includes through holes 3a, 3b, and 3c, and the through holes 3a, 3b, and 3c are lead terminals 2a and 2b. , 2c. Here, the lead terminals 2a, 2b, 2c are fixed through an insulator (dielectric) 3d such as a glass material provided in the through holes 3a, 3b, 3c and penetrate the stem 1, so that the lead terminals 2a, 2b, 2c and the stem 1 are electrically insulated. The lead terminals 2a and 2b are provided to supply drive electric signals to the cathode and anode of the LD element 5 mounted on the stem mount 1c, which is a part of the stem 1, respectively. On the other hand, since the lead terminal 2d does not penetrate the stem 1 and is connected to the stem lower surface 1b by brazing or the like, it is electrically connected to the stem 1 and serves as a ground pin. Therefore, when the lead terminal 2d is connected to the ground, the stem 1 and the stem mount 1c as a part thereof are connected to the ground.

なお、LD素子5は、熱伝導率が高くかつ熱膨張係数がLD素子5の材料と近い値を有する誘電体(例えばInP系材料からなるLD素子の場合はAlNなど)をヒートシンク6aとして用いている。ヒートシンク6aは、ステムマウント1cとハンダ等で固定され、ヒートシンク6aの上面にはワイヤ配線用の配線パタン6bを備えている。また、LD素子5下面に設けられたカソード(図示せず)は配線パタン6bとハンダ等で固定される。   The LD element 5 uses a dielectric having a high thermal conductivity and a thermal expansion coefficient close to that of the material of the LD element 5 (for example, AlN in the case of an LD element made of an InP-based material) as the heat sink 6a. Yes. The heat sink 6a is fixed to the stem mount 1c with solder or the like, and a wiring pattern 6b for wire wiring is provided on the upper surface of the heat sink 6a. A cathode (not shown) provided on the lower surface of the LD element 5 is fixed with a wiring pattern 6b and solder or the like.

LD素子5から出射するLD信号のほとんどはステム上面方向とは逆方向(+z軸方向)に出射される。一方、僅かに出射されるステム上面方向(−z軸方向)の信号光をモニタPD7で受光することにより、LD素子5の光出力強度をモニタすることが可能である。このようなモニタPD7は、一般にモニタPD7の受光電流が一定になるようにLD素子5の駆動電流値を制御することで一定の光出力強度を得ることができるAPC(Auto Power Control)機能を実現するために導入される。なお、モニタPD7は、ステム凹部1dに配置されたPDキャリア8に搭載される。モニタPD7のカソードはリード端子2cのステム上面側の一端にワイヤ9aを介して電気的に接続される。また、アノードはステム上面1aにワイヤ9bを介して電気的に接続されるため、ステム1と同位のグランドになる。   Most of the LD signals emitted from the LD element 5 are emitted in the direction opposite to the stem upper surface direction (+ z-axis direction). On the other hand, the light output intensity of the LD element 5 can be monitored by receiving slightly emitted signal light in the stem upper surface direction (−z-axis direction) with the monitor PD 7. Such a monitor PD7 generally realizes an APC (Auto Power Control) function that can obtain a constant light output intensity by controlling the drive current value of the LD element 5 so that the light receiving current of the monitor PD7 becomes constant. To be introduced. The monitor PD 7 is mounted on the PD carrier 8 disposed in the stem recess 1d. The cathode of the monitor PD 7 is electrically connected to one end of the lead terminal 2c on the stem upper surface side via a wire 9a. Further, since the anode is electrically connected to the upper surface 1a of the stem via the wire 9b, it becomes a ground equivalent to the stem 1.

次に、LD駆動電気信号の伝送線路、即ち、LD素子5への給電系統の詳細を説明する。カソード側においては、LDパッケージ外部からの高速駆動電気信号は、リード端子2aのステム下面側の一端から、ステム上面側の一端に至り、ワイヤ4a、ヒートシンク6aの配線パタン6bを経由してLD素子5の下面(図示せず)に設けたカソードに給電される。また、アノード側においては、LDパッケージ外部からの高速駆動電気信号は、リード端子2bのステム下面側の一端から、ステム上面側の一端に至り、ワイヤ4bを経由してLD素子5の上面のアノードに給電される。   Next, details of the transmission line of the LD drive electric signal, that is, the power supply system to the LD element 5 will be described. On the cathode side, a high-speed driving electric signal from the outside of the LD package reaches one end on the stem upper surface side from one end on the stem lower surface side of the lead terminal 2a, and passes through the wiring pattern 6b of the wire 4a and the heat sink 6a to the LD element. Power is supplied to the cathode provided on the lower surface (not shown) of 5. On the anode side, a high-speed driving electric signal from the outside of the LD package reaches one end on the stem upper surface side from one end on the stem lower surface side of the lead terminal 2b, and reaches the anode on the upper surface of the LD element 5 via the wire 4b. Is supplied with power.

ここで、カソード側の電気信号線路を、伝送線路101a,102a,103aに分割しておく。伝送線路101aはリード端子2aのステム下面側の一端からステム下面1bまで、伝送線路102aはリード端子2aのステム1を貫通する部分を、伝送線路103aはステム上面1aからリード端子2aのステム上面側の一端までを指す。なお、アノード側も同様に、伝送線路101bはリード端子2bのステム下面側の一端からステム下面1bまで、伝送線路102bはリード端子2bのステム1を貫通する部分を、伝送線路103bはステム上面1aからリード端子2bのステム上面側の一端までを指す。   Here, the electric signal line on the cathode side is divided into transmission lines 101a, 102a, and 103a. The transmission line 101a extends from one end on the stem lower surface side of the lead terminal 2a to the stem lower surface 1b, the transmission line 102a passes through the stem 1 of the lead terminal 2a, and the transmission line 103a extends from the stem upper surface 1a to the stem upper surface side of the lead terminal 2a. To one end. Similarly, on the anode side, the transmission line 101b extends from one end on the stem lower surface side of the lead terminal 2b to the stem lower surface 1b, the transmission line 102b penetrates the stem 1 of the lead terminal 2b, and the transmission line 103b represents the stem upper surface 1a. To one end on the stem upper surface side of the lead terminal 2b.

次に、伝送線路102a(102b),103a(103b)の10GHz付近における特性インピーダンスを見積もる。伝送線路102a(102b)の長さを1.2mm、貫通孔3a,3bの直径を約1mm、貫通孔3a,3bに具備されるガラス材(誘電体である絶縁材3d)の誘電率を4〜7とすると、伝送線路102a(102b)の10GHz付近における特性インピーダンスは、15〜30Ω程度となる。一方、伝送線路103a(103b)は、伝送線路102a(102b)とは異なり、リード端子2a(2b)の周囲にガラス等の誘電体はなく、しかも長さが1mm程度と長くインダクタンス成分が大きいため、伝送線路103a(103b)の10GHz付近における特性インピーダンスは前記伝送線路102a(102b)の値(15〜30Ω)よりも大きくなる。よって、伝送線路101a(101b)から入力された電気信号は、伝送線路102a(102b)を経由した後、伝送線路102a(102b)と伝送線路103a(103b)の界面で反射を受け、伝送線路102a〜103a(102b〜103b)のS11特性10GHzにおいて−3dB程度と非常に高周波特性が悪くなってしまう(図2、図5、図8に従来例の高周波特性を示す)。   Next, the characteristic impedance in the vicinity of 10 GHz of the transmission lines 102a (102b) and 103a (103b) is estimated. The length of the transmission line 102a (102b) is 1.2 mm, the diameter of the through holes 3a and 3b is about 1 mm, and the dielectric constant of the glass material (insulating material 3d, which is a dielectric) provided in the through holes 3a and 3b is 4. ˜7, the characteristic impedance of the transmission line 102a (102b) near 10 GHz is about 15 to 30Ω. On the other hand, the transmission line 103a (103b) is different from the transmission line 102a (102b) because there is no dielectric such as glass around the lead terminal 2a (2b), and the length is as long as about 1 mm and the inductance component is large. The characteristic impedance in the vicinity of 10 GHz of the transmission line 103a (103b) is larger than the value (15 to 30Ω) of the transmission line 102a (102b). Therefore, the electric signal input from the transmission line 101a (101b) passes through the transmission line 102a (102b), and then is reflected at the interface between the transmission line 102a (102b) and the transmission line 103a (103b), and thus the transmission line 102a. In the S11 characteristic 10 GHz of ˜103a (102b˜103b), the high frequency characteristic becomes very bad at about −3 dB (FIGS. 2, 5 and 8 show the high frequency characteristics of the conventional example).

特開2008-170636号公報JP 2008-170636 A 特開2004-363242号公報JP 2004-363242 A

上述したように従来技術では、入力された高周波電気信号は、伝送線路102a(102b)を経由した後、伝送線路102a(102b)と伝送線路103a(103b)の界面で反射を受けるため、伝送線路102a〜103a(102b〜103b)の高周波特性が悪くなってしまうという問題があった。   As described above, in the prior art, the input high-frequency electric signal is reflected at the interface between the transmission line 102a (102b) and the transmission line 103a (103b) after passing through the transmission line 102a (102b). There is a problem that the high frequency characteristics of 102a to 103a (102b to 103b) are deteriorated.

本発明は、上記従来技術に鑑み、従来の安価なキャン型パッケージを用いても、10Gbit/s級の高速信号で駆動できる、高周波特性に優れた光モジュールを提供することを目的とする。   An object of the present invention is to provide an optical module excellent in high-frequency characteristics that can be driven by a 10 Gbit / s class high-speed signal even when a conventional inexpensive can package is used.

上記課題を解決する本発明の構成は、
導電材からなると共にグランドに接続されるステムと、
前記ステムを貫通して前記ステムに取り付けられると共に、前記ステムを貫通する部分に絶縁材が介在することにより前記ステムとは電気的に絶縁されたリード端子と、
前記ステムの一部であるステムマウントに搭載されると共に、前記リード端子に電気的に接続された光素子を備えた光モジュールにおいて、
表面は前記リード端子に対向し、裏面は前記ステムマウントに電気的に接続されている誘電体基板を備えており、
前記誘電体基板の裏面のうち、前記リード端子に対向する位置には、前記リード端子の軸方向に沿い、メタライズ処理がされた部分とメタライズ処理がされずに前記裏面が露出している部分が交互に形成されていることを特徴とする。
The configuration of the present invention for solving the above problems is as follows.
A stem made of a conductive material and connected to the ground;
A lead terminal which is attached to the stem through the stem and electrically insulated from the stem by interposing an insulating material in a portion penetrating the stem;
In an optical module including an optical element mounted on a stem mount that is a part of the stem and electrically connected to the lead terminal,
The front surface is opposed to the lead terminal, and the back surface is provided with a dielectric substrate electrically connected to the stem mount ,
Of the back surface of the dielectric substrate, at a position facing the lead terminal, along the axial direction of the lead terminal, there are a portion subjected to metallization and a portion where the back surface is exposed without being metallized. It is characterized by being formed alternately .

また本発明の構成は、
導電材からなると共にグランドに接続されるステムと、
前記ステムを貫通して前記ステムに取り付けられると共に、前記ステムを貫通する部分に絶縁材が介在することにより前記ステムとは電気的に絶縁された第1のリード端子と、
前記ステムを貫通して前記ステムに取り付けられると共に、前記ステムを貫通する部分に絶縁材が介在することにより前記ステムとは電気的に絶縁された第2のリード端子と、
前記ステムの一部であるステムマウントに搭載されると共に、前記第1のリード端子及び前記第2のリード端子に電気的に接続された光素子を備えた光モジュールにおいて、
表面は前記第1のリード端子及び第2のリード端子に対向し、裏面は前記ステムマウントに電気的に接続されている誘電体基板を備えており、
前記誘電体基板の裏面のうち、前記第1のリード端子及び前記第2のリード端子に対向する位置には、前記第1のリード端子及び前記第2のリード端子の軸方向に沿い、メタライズ処理がされた部分とメタライズ処理がされずに前記裏面が露出している部分が交互に形成されていることを特徴とする。
The configuration of the present invention is as follows.
A stem made of a conductive material and connected to the ground;
A first lead terminal that is attached to the stem through the stem and electrically insulated from the stem by interposing an insulating material in a portion that penetrates the stem;
A second lead terminal which is attached to the stem through the stem and electrically insulated from the stem by interposing an insulating material in a portion penetrating the stem;
In an optical module including an optical element mounted on a stem mount that is a part of the stem and electrically connected to the first lead terminal and the second lead terminal,
The front surface is provided with a dielectric substrate that faces the first lead terminal and the second lead terminal, and the back surface is electrically connected to the stem mount .
Of the back surface of the dielectric substrate, at a position facing the first lead terminal and the second lead terminal, along the axial direction of the first lead terminal and the second lead terminal, metallization processing It is characterized in that the part where the surface is exposed and the part where the back surface is exposed without being metallized are alternately formed .

また本発明の構成は、
前記誘電体基板は、第1のリード端子に対向している部分と、第2のリード端子に対向している部分とに分割されていることを特徴とする。
The configuration of the present invention is as follows.
The dielectric substrate is divided into a portion facing the first lead terminal and a portion facing the second lead terminal.

また本発明の構成は
前記誘電体基板の表面のうち前記リード端子に対向する部分に配線パタンが形成されていることを特徴とする。
The configuration of the present invention is characterized in that a wiring pattern is formed on a portion of the surface of the dielectric substrate facing the lead terminal.

また本発明の構成は
前記誘電体基板の表面のうち前記リード端子に対向する部分に配線パタンが形成され、前記配線パタンが前記リード端子に電気的に接続されていることを特徴とする。
The configuration of the present invention is characterized in that a wiring pattern is formed on a portion of the surface of the dielectric substrate facing the lead terminal, and the wiring pattern is electrically connected to the lead terminal.

また本発明の構成は
前記光素子がレーザダイオードであることを特徴とする。
The configuration of the present invention is characterized in that the optical element is a laser diode.

また本発明の構成は
前記誘電体基板は、前記ステムマウントに対向する箇所と、前記リード端子に対向する箇所とで、厚みが異なることを特徴とする。
According to the configuration of the present invention, the dielectric substrate is characterized in that the thickness is different between a location facing the stem mount and a location facing the lead terminal.

また本発明の構成は
前記誘電体基板は、前記ステムマウントに対向する箇所と、前記リード端子に対向する箇所との間に、溝状のスリットを具備することを特徴とする。
According to the configuration of the present invention, the dielectric substrate includes a groove-like slit between a portion facing the stem mount and a portion facing the lead terminal.

また本発明の構成は
前記光素子、前記ステムマウント、前記誘電体基板、前記リード端子のうち前記光素子が配置されている側に突出している部分、前記ステムの面のうち前記ステムマウントが形成されている側の面が、キャップにより封止されていることを特徴とする。
In addition, the configuration of the present invention includes the optical element, the stem mount, the dielectric substrate, a portion of the lead terminal that protrudes to the side where the optical element is disposed, and the stem mount formed on the surface of the stem. The surface on the side being sealed is sealed with a cap.

本発明によれば、10Gbit/s級の高速信号伝送が可能な高周波特性が良好で、かつ既存のパッケージにより構成される安価な光モジュールを提供することができる。     According to the present invention, it is possible to provide an inexpensive optical module that has good high-frequency characteristics capable of high-speed signal transmission of 10 Gbit / s class and is configured by an existing package.

本発明の参考例1の光モジュールを示す側面図である。It is a side view which shows the optical module of the reference example 1 of this invention. 本発明の参考例1の光モジュールを示す上面図である。It is a top view which shows the optical module of the reference example 1 of this invention. 参考例1の光モジュールの特性を従来特性と共に示す特性図である。It is a characteristic view which shows the characteristic of the optical module of the reference example 1 with a conventional characteristic. 本発明の参考例1の変形例に係る光モジュールを示す側面図である。It is a side view which shows the optical module which concerns on the modification of the reference example 1 of this invention. 本発明の参考例1の変形例に係る光モジュールを示す上面図である。It is a top view which shows the optical module which concerns on the modification of the reference example 1 of this invention. 本発明の参考例2の光モジュールを示す側面図である。It is a side view which shows the optical module of the reference example 2 of this invention. 本発明の参考例2の光モジュールを示す上面図である。It is a top view which shows the optical module of the reference example 2 of this invention. 本発明の参考例2のスリットを示す拡大図である。It is an enlarged view which shows the slit of the reference example 2 of this invention. 本発明の参考例2のスリットを示す拡大図である。It is an enlarged view which shows the slit of the reference example 2 of this invention. 参考例2の光モジュールの特性を従来特性と共に示す特性図である。It is a characteristic view which shows the characteristic of the optical module of the reference example 2 with a conventional characteristic. 本発明の参考例2の変形例に係る光モジュールを示す側面図である。It is a side view which shows the optical module which concerns on the modification of the reference example 2 of this invention. 本発明の参考例2の変形例に係る光モジュールを示す上面図である。It is a top view which shows the optical module which concerns on the modification of the reference example 2 of this invention. 本発明の参考例2の変形例に係るスリットを示す拡大図である。It is an enlarged view which shows the slit which concerns on the modification of the reference example 2 of this invention. 本発明の参考例2の変形例に係るスリットを示す拡大図である。It is an enlarged view which shows the slit which concerns on the modification of the reference example 2 of this invention. 本発明の実施例の光モジュールを示す側面図である。It is a side view which shows the optical module of the Example of this invention. 本発明の実施例の光モジュールを示す上面図である。It is a top view which shows the optical module of the Example of this invention. 本発明の実施例のメタライズパタン部を示す拡大図である。It is an enlarged view which shows the metallization pattern part of the Example of this invention. 実施例の光モジュールの特性を従来特性と共に示す特性図である。It is a characteristic view which shows the characteristic of the optical module of an Example with the conventional characteristic. 本発明の実施例の変形例に係る光モジュールを示す側面図である。The optical module according to a modification of the embodiment of the present invention is a side view showing. 本発明の実施例の変形例に係る光モジュールを示す上面図である。The optical module according to a modification of the embodiment of the present invention is a top view showing. 本発明の実施例の変形例に係るメタライズパタン部を示す拡大図である。The metallized pattern portion according to a modification of the embodiment of the present invention is an enlarged view showing. 本発明の実施例の変形例に係るメタライズパタン部を示す拡大図である。The metallized pattern portion according to a modification of the embodiment of the present invention is an enlarged view showing. 従来の光モジュールを示す構成図であって、(a)は上面図、(b)は側面図である。It is a block diagram which shows the conventional optical module, Comprising: (a) is a top view, (b) is a side view.

以下、本発明の実施の形態について、実施例に基づき詳細に説明する。     Hereinafter, embodiments of the present invention will be described in detail based on examples.

参考例1Reference example 1

(誘電体基板を用いた光モジュール)
以下、図1に基づいて本発明の参考例1である光モジュールについて詳細に説明する。図1(a),図1(b)はそれぞれ、参考例1の光モジュールの側面図、上面図である。図1において、表面に配線パタン10b,10cが形成された誘電体基板10aを導入した以外は、図10に示した従来の光モジュールと同様の構成となっている(図10及び図1において同一の部材には、図10と図1で共通の番号を振っている)。そのため、配線パタン10b,10cを有する誘電体基板10aの追加を行っただけであり、用いているパッケージは従来からの安価なキャン型LDパッケージと同一である。
(Optical module using dielectric substrate)
Hereinafter, an optical module which is a reference example 1 of the present invention will be described in detail with reference to FIG. 1A and 1B are a side view and a top view, respectively, of the optical module of Reference Example 1. FIG. In FIG. 1, the configuration is the same as that of the conventional optical module shown in FIG. 10 except that a dielectric substrate 10a having wiring patterns 10b and 10c formed on the surface is introduced (same in FIGS. 10 and 1). These members are given the same numbers in FIG. 10 and FIG. Therefore, only the addition of the dielectric substrate 10a having the wiring patterns 10b and 10c is performed, and the package used is the same as a conventional inexpensive can-type LD package.

なお、誘電体基板10aは、リード端子2a,2bとステムマウント1cの間隙に設置されている。また、誘電体基板10aの裏面は全面メタライズ処理され(図示せず)、裏面の一部はステムマウント1cに半田または銀ペースト等の導電性接着剤により電気的に接続されているため、裏面はグランドと同位で接地している。
また、誘電体基板10aのx軸方向の幅が、リード端子2aとリード端子2bの間隔よりも大きくなっており、配線パタン10b,10cは、リード端子2a,2bの直下に位置している(リード端子2a,2bと対向する位置に配置されている)。
The dielectric substrate 10a is installed in the gap between the lead terminals 2a and 2b and the stem mount 1c. In addition, the entire back surface of the dielectric substrate 10a is metallized (not shown), and a part of the back surface is electrically connected to the stem mount 1c by a conductive adhesive such as solder or silver paste. Grounded with the ground.
Further, the width of the dielectric substrate 10a in the x-axis direction is larger than the interval between the lead terminal 2a and the lead terminal 2b, and the wiring patterns 10b and 10c are located immediately below the lead terminals 2a and 2b ( It is disposed at a position facing the lead terminals 2a and 2b).

さらに、誘電体基板10aの表面には、リード端子2a,2bとそれぞれ半田または銀ペースト等の導電性接着剤により電気的な接続を行うための配線パタン10b,10cを具備している。そのため、リード端子2a,2bにおいて、それぞれ誘電体基板10aの表面に形成された配線パタン10b,10cと電気的に接続されている部分は、誘電体基板10aの誘電率、誘電体基板厚及び配線パタン10b,10cの面積により定まる容量成分が付加される。なお、参考例1では配線パタン10b,10cの面積を等しくしているため、同一面積すなわち同一容量としているが、リード端子2a,2bに付加する容量値を独立に調整する必要がある場合は、同一面積とは限らない。 Furthermore, on the surface of the dielectric substrate 10a, there are provided wiring patterns 10b and 10c for electrical connection with the lead terminals 2a and 2b by a conductive adhesive such as solder or silver paste, respectively. Therefore, the portions of the lead terminals 2a and 2b that are electrically connected to the wiring patterns 10b and 10c formed on the surface of the dielectric substrate 10a are the dielectric constant of the dielectric substrate 10a, the thickness of the dielectric substrate, and the wiring. A capacitance component determined by the area of the patterns 10b and 10c is added. In Reference Example 1 , since the areas of the wiring patterns 10b and 10c are made equal, they have the same area, that is, the same capacity. However, when the capacitance value added to the lead terminals 2a and 2b needs to be adjusted independently, It is not necessarily the same area.

図1に示す光モジュールは、10Gbit/s級の高速光信号を送信するための光通信システム用モジュールであり、光半導体素子としてLD素子5が搭載されている。LD素子5としては、温度特性に優れるInGaAlAsを含む多重量子井戸(MQW)構造を活性層に有する分布帰還型LD(DFB-LD)が好適である。   The optical module shown in FIG. 1 is a module for an optical communication system for transmitting a 10 Gbit / s class high-speed optical signal, and an LD element 5 is mounted as an optical semiconductor element. As the LD element 5, a distributed feedback LD (DFB-LD) having an active layer having a multiple quantum well (MQW) structure containing InGaAlAs having excellent temperature characteristics is suitable.

図1に示す参考例1の光モジュールにおいて、ステム外部からの10Gbit/s級の差動駆動電気信号(N信号、P信号)のうち、N信号は、伝送線路101a,102a,103aを経由し、ワイヤ4aを介し、ヒートシンク6aの上面に形成された配線パタン6bを経てLD素子の下面(図示せず)に形成されたカソード側に供給される。P信号も同様に、伝送線路101b,102b,103bを経由し、ワイヤ4bを介してLD素子5のアノード側に供給される。 In the optical module of Reference Example 1 shown in FIG. 1, among the 10 Gbit / s class differential drive electrical signals (N signal, P signal) from the outside of the stem, the N signal passes through the transmission lines 101a, 102a, 103a. Then, the wire 4a is supplied to the cathode side formed on the lower surface (not shown) of the LD element through the wiring pattern 6b formed on the upper surface of the heat sink 6a. Similarly, the P signal is supplied to the anode side of the LD element 5 through the transmission lines 101b, 102b, and 103b and through the wire 4b.

ここで、N信号に着目すると、誘電体基板10aの導入により、伝送線路103aの誘電体基板10aの表面に形成された配線パタン10bとリード端子2aが電気的に接続された部分において特性インピーダンスが下がり、その結果伝送線路102a―103a間の特性インピーダンス差が小さくなったため、伝送線路102a―103a間のN信号の反射を抑制することが可能となる。同様に、P信号においては、誘電体基板10aの導入により、伝送線路103bの誘電体基板10aの表面に形成された配線パタン10cとリード端子2bが電気的に接続された部分において特性インピーダンスが下がり、その結果伝送線路102b―103b間の特性インピーダンス差が小さくなったため、伝送線路102b―103b間のP信号の反射を抑制することが可能となる。
このように駆動電気信号(N信号、P信号)の反射を抑制することができるため、高周波特性を向上することができる。
Here, when attention is paid to the N signal, the introduction of the dielectric substrate 10a results in a characteristic impedance at the portion where the wiring pattern 10b formed on the surface of the dielectric substrate 10a of the transmission line 103a and the lead terminal 2a are electrically connected. As a result, the difference in characteristic impedance between the transmission lines 102a and 103a is reduced, so that reflection of the N signal between the transmission lines 102a and 103a can be suppressed. Similarly, in the P signal, the introduction of the dielectric substrate 10a reduces the characteristic impedance at the portion where the wiring pattern 10c formed on the surface of the dielectric substrate 10a of the transmission line 103b and the lead terminal 2b are electrically connected. As a result, since the characteristic impedance difference between the transmission lines 102b and 103b is reduced, it is possible to suppress the reflection of the P signal between the transmission lines 102b and 103b.
As described above, since reflection of the drive electric signal (N signal, P signal) can be suppressed, high frequency characteristics can be improved.

図2に、実際に誘電体基板を導入したキャン型LDパッケージの高周波特性を示す。なお、誘電体基板の材質にはアルミナ(Al2O3、比誘電率10.0)を用い、基板厚は100μmである。測定は、N信号側について行った。図2に示すように、誘電体基板を導入しない従来の方式では周波数10GHzにおいて、S21(透過特性)=−2dB、S11(反射特性)=−5dBと非常に劣化した。一方、誘電体基板を導入した場合、S21=−1dB、S11=−11dBと改善した。 FIG. 2 shows the high frequency characteristics of a can type LD package in which a dielectric substrate is actually introduced. Note that alumina (Al 2 O 3 , relative dielectric constant 10.0) is used as the material of the dielectric substrate, and the substrate thickness is 100 μm. The measurement was performed on the N signal side. As shown in FIG. 2, in the conventional method in which no dielectric substrate is introduced, S21 (transmission characteristics) = − 2 dB and S11 (reflection characteristics) = − 5 dB at a frequency of 10 GHz. On the other hand, when a dielectric substrate was introduced, S21 = −1 dB and S11 = −11 dB were improved.

よって、高周波特性の悪い安価なキャン型パッケージを用いても、非常に安価な誘電体基板を追加するだけの参考例1により、10Gbit/s級の高速信号で駆動しても良好な高周波特性が得られる。なお、誘電体基板の厚さは、リード端子2a,2bとステムマウント1cとの間隙に設置するため、150μm以下であることが望ましい。そのため、誘電体基板の材質としては窒化アルミ(AlN、比誘電率8〜9)やアルミナ(Al2O3、比誘電率9〜10)など比誘電率が高い材質が望ましい。 Therefore, even if an inexpensive can-type package with poor high-frequency characteristics is used, good high-frequency characteristics can be obtained even by driving with a 10 Gbit / s class high-speed signal according to Reference Example 1 in which a very inexpensive dielectric substrate is added. can get. Note that the thickness of the dielectric substrate is desirably 150 μm or less in order to be installed in the gap between the lead terminals 2a and 2b and the stem mount 1c. Therefore, a material having a high relative dielectric constant such as aluminum nitride (AlN, relative dielectric constant 8-9) or alumina (Al 2 O 3 , relative dielectric constant 9-10) is desirable as the material of the dielectric substrate.

なお、図1に示した本発明の参考例1においては、同一の誘電体基板の表面に配線パタンを2箇所(配線パタン10b、配線パタン10c)設けているが、図3に示したように誘電体基板を二枚に分割しても良い。 In Reference Example 1 of the present invention shown in FIG. 1, two wiring patterns (wiring pattern 10b, wiring pattern 10c) are provided on the surface of the same dielectric substrate, but as shown in FIG. The dielectric substrate may be divided into two.

図3において、誘電体基板10aと誘電体基板10dの二枚の誘電体基板が用いられており、それぞれの表面に具備される配線パタン10b及び配線パタン10cが、それぞれリード端子2a,2bに電気的に接続されている。また、誘電体基板10a,10dの裏面は全面メタライズ処理されており、ステムマウント1cに接続されている。   In FIG. 3, two dielectric substrates, a dielectric substrate 10a and a dielectric substrate 10d, are used. The wiring pattern 10b and the wiring pattern 10c provided on the respective surfaces are electrically connected to the lead terminals 2a and 2b, respectively. Connected. The back surfaces of the dielectric substrates 10a and 10d are metallized all over and are connected to the stem mount 1c.

誘電体基板を二枚に分割する場合、部材点数が一点増加すること、及び実装工程が多少煩雑になるデメリットはあるが、ステム1の製造工程においてリード端子2a,2bが貫通孔3a,3bに対し、互いに異なった量で偏心して形成された場合において、誘電体基板10a,10dの配線パタン10b,10cをそれぞれリード端子2a,2bに対し独立に位置調整が可能になる利点が生じる。図3に示した各誘電体基板10a,10dの材質、厚さ、配線パタンの大きさは図1に示した参考例1と同様であるため、本発明の参考例1である光モジュールと同様の効果が得られることは明らかである。 When the dielectric substrate is divided into two, there are disadvantages that the number of members increases by one point and the mounting process is somewhat complicated, but in the manufacturing process of the stem 1, the lead terminals 2a, 2b are formed in the through holes 3a, 3b. On the other hand, in the case where they are formed eccentrically by different amounts, there is an advantage that the positions of the wiring patterns 10b and 10c of the dielectric substrates 10a and 10d can be adjusted independently of the lead terminals 2a and 2b, respectively. Since the materials, thicknesses, and wiring patterns of the dielectric substrates 10a and 10d shown in FIG. 3 are the same as those of the reference example 1 shown in FIG. 1, they are the same as those of the optical module of the reference example 1 of the present invention. It is clear that the effect of can be obtained.

これまで述べてきたように、図1に示した本発明の参考例1においては、誘電体基板10aに具備される配線パタン10b,10cは、それぞれリード端子2a,2bに半田または銀ペースト等の導電性接着剤を介して電気的に接続されていることで、リード端子2a,2bに容量成分を付加していることを特徴としている。 As described above, in the reference example 1 of the present invention shown in FIG. 1, the wiring patterns 10b and 10c included in the dielectric substrate 10a are made of solder or silver paste on the lead terminals 2a and 2b, respectively. By being electrically connected via a conductive adhesive, a capacity component is added to the lead terminals 2a and 2b.

しかしながら、前記配線パタン10b,10cをそれぞれリード端子2a,2bに電気的に接続しなくとも同様の効果が得られる。この場合は、リード端子2a,2bと誘電体基板10aの裏面(全面メタライズ部)グランド間には、誘電体基板10a(図1の参考例1の場合は、比誘電率10.0)だけでなく大気(比誘電率1.0、なお、キャン型LDパッケージを、キャップと不活性ガス等により気密封止する場合は、該不活性ガス等の比誘電率を考慮する)も含まれるため、図1に示した参考例1において付加した容量より小さいものの、特性インピーダンス差を低減できる容量が付加されることになる。 However, the same effect can be obtained without electrically connecting the wiring patterns 10b and 10c to the lead terminals 2a and 2b, respectively. In this case, only the dielectric substrate 10a (in the case of Reference Example 1 in FIG. 1, the relative dielectric constant is 10.0) between the lead terminals 2a and 2b and the back surface (entire metallized portion) ground of the dielectric substrate 10a. And air (relative permittivity is 1.0, and when the can type LD package is hermetically sealed with a cap and an inert gas, the relative permittivity of the inert gas is considered). Although it is smaller than the capacity added in Reference Example 1 shown in FIG. 1, a capacity capable of reducing the characteristic impedance difference is added.

また、同様の理由により、表面に前記配線パタン10b,10cを具備せず裏面に全面メタライズ部のみを具備する誘電体基板10aを、リード端子2a,2bとステムマウント1cの間隙に設置し、前記誘電体基板10aの裏面の一部をステムマウント1cに電気的にグランドに接続するだけでも同様の効果が得られる。この場合、図1に示した本発明の参考例1よりも多少効果は少なくなるが、実装工程が簡易になる利点がある。 For the same reason, a dielectric substrate 10a having no wiring pattern 10b, 10c on the front surface and only a full metallized portion on the back surface is installed in the gap between the lead terminals 2a, 2b and the stem mount 1c, and The same effect can be obtained simply by electrically connecting a part of the back surface of the dielectric substrate 10a to the stem mount 1c. In this case, the effect is somewhat less than that of Reference Example 1 of the present invention shown in FIG. 1, but there is an advantage that the mounting process is simplified.

参考例2Reference example 2

(誘電体基板を用いた光半導体素子用モジュール(厚みによる容量調整+応力緩和用スリット付き))
以下、図4に基づいて本発明の参考例2である光モジュールについて詳細に説明する。図4(a),図4(b)はそれぞれ、参考例2の光モジュールの側面図、上面図である。図4において、ステムマウント1c搭載面に面する部分と、リード端子2a,2bと対向する部分とで異なった厚みを有する誘電体基板10a及び前記誘電体基板10aの表面に形成された配線パタン10b,10c及びステム上面1aから垂直方向(z軸方向)に配置される溝状のスリット10h,10iを導入した以外は、図10に示した従来の光モジュールと同様の構成となっている(図10及び図4において同一の部材には、図10と図4で共通の番号を振っている)。そのため、配線パタン10b,10cを有しかつ異なった厚みを有する誘電体基板10aの追加及び前記誘電体基板10aの一部にスリット10h,10iの追加を行っただけであり、用いているパッケージは従来からの安価なキャン型LDパッケージと同一である。
(Optical semiconductor element module using dielectric substrate (capacitance adjustment by thickness + slit for stress relaxation))
Hereinafter, the optical module which is the reference example 2 of the present invention will be described in detail with reference to FIG. FIGS. 4A and 4B are a side view and a top view of the optical module of Reference Example 2 , respectively. In FIG. 4, a dielectric substrate 10a having a thickness different between a portion facing the mounting surface of the stem mount 1c and a portion facing the lead terminals 2a and 2b, and a wiring pattern 10b formed on the surface of the dielectric substrate 10a. 10c and the stem upper surface 1a, except that groove-shaped slits 10h and 10i arranged in the vertical direction (z-axis direction) are introduced (FIG. 10). 10 and FIG. 4, the same members are given the same numbers in FIG. 10 and FIG. Therefore, only the addition of the dielectric substrate 10a having the wiring patterns 10b and 10c and different thicknesses and the addition of the slits 10h and 10i to a part of the dielectric substrate 10a are performed. This is the same as a conventional inexpensive can-type LD package.

なお、誘電体基板10aは、リード端子2a,2bとステムマウント1cの間隙に設置されている。また、誘電体基板10aの裏面は全面メタライズ処理され(図示せず)、裏面の一部はステムマウント1cに半田または銀ペースト等の導電性接着剤により電気的に接続されているため、裏面はグランドと同位で接地している。
また、誘電体基板10aのx軸方向の幅が、リード端子2aとリード端子2bの間隔よりも大きくなっており、配線パタン10b,10cは、リード端子2a,2bの直下に位置している(リード端子2a,2bと対向する位置に配置されている)。
The dielectric substrate 10a is disposed in the gap between the lead terminals 2a and 2b and the stem mount 1c. In addition, the entire back surface of the dielectric substrate 10a is metallized (not shown), and a part of the back surface is electrically connected to the stem mount 1c by a conductive adhesive such as solder or silver paste. Grounded with the ground.
Further, the width of the dielectric substrate 10a in the x-axis direction is larger than the interval between the lead terminal 2a and the lead terminal 2b, and the wiring patterns 10b and 10c are located immediately below the lead terminals 2a and 2b ( It is disposed at a position facing the lead terminals 2a and 2b).

さらに、誘電体基板10aの表面には、リード端子2a,2bとそれぞれ半田または銀ペースト等の導電性接着剤により電気的な接続を行うための配線パタン10b,10cを具備している。そのため、リード端子2a,2bにおいて、それぞれ誘電体基板10aの表面に形成された配線パタン10b,10cと電気的に接続されている部分は、誘電体基板10aの誘電率、誘電体基板厚及び配線パタン10b,10cの面積に定まる容量成分が付加される。   Furthermore, on the surface of the dielectric substrate 10a, there are provided wiring patterns 10b and 10c for electrical connection with the lead terminals 2a and 2b, respectively, using a conductive adhesive such as solder or silver paste. Therefore, the portions of the lead terminals 2a and 2b that are electrically connected to the wiring patterns 10b and 10c formed on the surface of the dielectric substrate 10a are the dielectric constant of the dielectric substrate 10a, the thickness of the dielectric substrate, and the wiring. A capacitance component determined by the area of the patterns 10b and 10c is added.

参考例2における光モジュールの特徴は、前記誘電体基板10aが一様の厚みを有するのではなく、異なった厚みを有することにある。誘電体基板10aの厚みは、誘電体基板10aをリード端子2a,2bとステムマウント1cの間隙に設置するため、前記間隙よりは厚みを大きくすることができない。一方、誘電体基板10aにより付加する容量は、先に述べたように誘電体基板10aの誘電率、誘電体基板厚及び配線パタン10b,10cの面積によって定まる。よって、基板厚を調整して容量を調整したい場合は、一様の厚みを有する誘電体基板では前記間隙(100〜150μm)以上の厚みとすることができない。また、付加容量値を増大させるため、基板厚を一様に薄くした場合、リード端子との隙間が拡がるため、結果として付加容量値を増大できないケースがでてくる。前記誘電体基板10aに、基準厚み部10gとは異なる厚みを有する厚み調整部10e,10fを設けることにより、容量の設計自由度を高くすることが可能となる。以下では、図4に示したように、リード端子と対向する箇所の厚みを厚くしたケースについて詳細に説明する。 The characteristic of the optical module in Reference Example 2 is that the dielectric substrate 10a does not have a uniform thickness but has a different thickness. The thickness of the dielectric substrate 10a cannot be larger than the gap because the dielectric substrate 10a is placed in the gap between the lead terminals 2a, 2b and the stem mount 1c. On the other hand, the capacitance added by the dielectric substrate 10a is determined by the dielectric constant of the dielectric substrate 10a, the thickness of the dielectric substrate, and the areas of the wiring patterns 10b and 10c as described above. Therefore, when it is desired to adjust the capacitance by adjusting the substrate thickness, a dielectric substrate having a uniform thickness cannot have a thickness greater than the gap (100 to 150 μm). Further, when the substrate thickness is uniformly reduced in order to increase the additional capacitance value, the gap between the lead terminals is widened, and as a result, the additional capacitance value cannot be increased. By providing the dielectric substrate 10a with the thickness adjusting portions 10e and 10f having a thickness different from the reference thickness portion 10g, it is possible to increase the degree of freedom in designing the capacitance. Below, as shown in FIG. 4, the case where the thickness of the location facing a lead terminal was made thick is demonstrated in detail.

参考例2における光モジュールのもう一つの特徴は、前記誘電体基板10aの厚みが変化する箇所に応力緩和用のスリット10h,10iを具備することである。基板厚が変化する箇所(基準厚み部10gと厚み調整部10eの間及び基準厚み部10gと厚み調整部10fの間)には、異なった厚みによる応力に加え、基準厚み部10gのみがステムマウント1cに固定されることによる応力が加わるため、前記誘電体10aが反ることにより、最悪の場合前記誘電体10aが破損することが懸念される。そのため、図4(b)に示すように前記基板厚が変化する箇所にスリット10h,10iを設けたことを特徴とする。なお、スリット10h,10iの詳細をそれぞれ図4(c),(d)に示す。 Another feature of the optical module in Reference Example 2 is that stress relaxation slits 10h and 10i are provided at locations where the thickness of the dielectric substrate 10a changes. In places where the substrate thickness changes (between the reference thickness part 10g and the thickness adjustment part 10e and between the reference thickness part 10g and the thickness adjustment part 10f), in addition to the stress due to different thicknesses, only the reference thickness part 10g is the stem mount. Since stress due to being fixed to 1c is applied, the dielectric 10a is warped, and there is a concern that the dielectric 10a may be damaged in the worst case. Therefore, as shown in FIG. 4B, slits 10h and 10i are provided at locations where the substrate thickness changes. Details of the slits 10h and 10i are shown in FIGS. 4 (c) and 4 (d), respectively.

図4に示す光モジュールは、10Gbit/s級の高速光信号を送信するための光通信システム用モジュールであり、光半導体素子としてLD素子5が搭載されている。LD素子5としては、温度特性に優れるInGaAlAsを含む多重量子井戸(MQW)構造を活性層に有する分布帰還型LD(DFB-LD)が好適である。   The optical module shown in FIG. 4 is a module for an optical communication system for transmitting a 10 Gbit / s class high-speed optical signal, and an LD element 5 is mounted as an optical semiconductor element. As the LD element 5, a distributed feedback LD (DFB-LD) having an active layer having a multiple quantum well (MQW) structure containing InGaAlAs having excellent temperature characteristics is suitable.

図4に示す参考例2の光モジュールにおいて、ステム外部からの10Gbit/s級の差動駆動電気信号(N信号、P信号)のうち、N信号は、伝送線路101a,102a,103aを経由し、ワイヤ4aを介し、ヒートシンク6aの上面に形成された配線パタン6bを経てLD素子の下面(図示せず)に形成されたカソード側に供給される。P信号も同様に、伝送線路101b,102b,103bを経由し、ワイヤ4bを介してLD素子5のアノード側に供給される。 In the optical module of Reference Example 2 shown in FIG. 4, among the 10 Gbit / s class differential drive electrical signals (N signal, P signal) from the outside of the stem, the N signal passes through the transmission lines 101a, 102a, 103a. Then, the wire 4a is supplied to the cathode side formed on the lower surface (not shown) of the LD element through the wiring pattern 6b formed on the upper surface of the heat sink 6a. Similarly, the P signal is supplied to the anode side of the LD element 5 via the transmission line 101b, 102b, 103b and the wire 4b.

ここで、N信号に着目すると、誘電体基板10aの導入により、伝送線路103aの誘電体基板10aの表面に形成された配線パタン10bとリード端子2aが電気的に接続された部分において特性インピーダンスが下がり、その結果伝送線路102a―103a間の特性インピーダンス差が小さくなったため、伝送線路102a―103a間のN信号の反射を抑制することが可能となる。同様に、P信号においては、誘電体基板10aの導入により、伝送線路103bの誘電体基板10aの表面に形成された配線パタン10cとリード端子2bが電気的に接続された部分において特性インピーダンスが下がり、その結果伝送線路102b―103b間の特性インピーダンス差が小さくなったため、伝送線路102b―103b間のP信号の反射を抑制することが可能となる。
このように駆動電気信号(N信号、P信号)の反射を抑制することができるため、高周波特性を向上することができる。
Here, when attention is paid to the N signal, the introduction of the dielectric substrate 10a results in a characteristic impedance at the portion where the wiring pattern 10b formed on the surface of the dielectric substrate 10a of the transmission line 103a and the lead terminal 2a are electrically connected. As a result, the difference in characteristic impedance between the transmission lines 102a and 103a is reduced, so that reflection of the N signal between the transmission lines 102a and 103a can be suppressed. Similarly, in the P signal, the introduction of the dielectric substrate 10a reduces the characteristic impedance at the portion where the wiring pattern 10c formed on the surface of the dielectric substrate 10a of the transmission line 103b and the lead terminal 2b are electrically connected. As a result, since the characteristic impedance difference between the transmission lines 102b and 103b is reduced, it is possible to suppress the reflection of the P signal between the transmission lines 102b and 103b.
As described above, since reflection of the drive electric signal (N signal, P signal) can be suppressed, high frequency characteristics can be improved.

図5に、実際に誘電体基板を導入したキャン型LDパッケージの高周波特性を示す。なお、誘電体基板の材質にはアルミナ(Al2O3、比誘電率10.0)を用い、基準厚み部10gは100μm、厚み調整部10e,10fは共に170μmである。測定は、N信号側について行った。図5に示すように、誘電体基板を導入しない従来の方式では周波数10GHzにおいて、S21(透過特性)=−2dB、S11(反射特性)=−5dBと非常に劣化した。一方、誘電体基板を導入した場合、S21=−1dB、S11=−9dBと改善した。 FIG. 5 shows the high frequency characteristics of a can-type LD package in which a dielectric substrate is actually introduced. Note that alumina (Al 2 O 3 , relative dielectric constant 10.0) is used as the material of the dielectric substrate, the reference thickness portion 10g is 100 μm, and the thickness adjusting portions 10e and 10f are both 170 μm. The measurement was performed on the N signal side. As shown in FIG. 5, in the conventional method in which the dielectric substrate is not introduced, S21 (transmission characteristics) = − 2 dB and S11 (reflection characteristics) = − 5 dB at a frequency of 10 GHz. On the other hand, when a dielectric substrate was introduced, S21 = −1 dB and S11 = −9 dB were improved.

よって、高周波特性の悪い安価なキャン型パッケージを用いても、非常に安価な誘電体基板を追加するだけの参考例2により、10Gbit/s級の高速信号で駆動しても良好な高周波特性が得られる。なお、誘電体基板の厚さ(基準厚み部10g)は、リード端子2a,2bとステムマウント1cとの間隙に設置するため、150μm以下であることが望ましい。そのため、誘電体基板の材質としては窒化アルミ(AlN、比誘電率8〜9)やアルミナ(Al2O3、 比誘電率9〜10)など比誘電率が高い材質が望ましい。 Therefore, even if an inexpensive can-type package with poor high-frequency characteristics is used, good high-frequency characteristics can be obtained even by driving with a 10 Gbit / s class high-speed signal according to Reference Example 2 in which a very inexpensive dielectric substrate is added. can get. Note that the thickness of the dielectric substrate (reference thickness portion 10g) is preferably 150 μm or less in order to be installed in the gap between the lead terminals 2a and 2b and the stem mount 1c. Therefore, the dielectric substrate is preferably made of a material having a high relative dielectric constant such as aluminum nitride (AlN, relative dielectric constant 8-9) or alumina (Al 2 O 3 , relative dielectric constant 9-10).

なお、図4に示した本発明の参考例2においては、同一の誘電体基板の表面に配線パタンを2箇所(配線パタン10b、配線パタン10c)設けているが、図6に示したように誘電体基板を二枚に分割しても良い。 In the reference example 2 of the present invention shown in FIG. 4, two wiring patterns (wiring pattern 10b and wiring pattern 10c) are provided on the surface of the same dielectric substrate. However, as shown in FIG. The dielectric substrate may be divided into two.

図6において、誘電体基板10aと誘電体基板10dの二枚の誘電体基板が用いられており、それぞれの表面に具備される配線パタン10b及び配線パタン10cが、それぞれリード端子2a,2bに電気的に接続されている。また、誘電体基板10a,10dの裏面は全面メタライズ処理されており、ステムマウント1cに接続されている。さらに、誘電体基板10a,10dは容量を調整するための厚み調整部10e,10fを具備し、図6(c),(d)に示したように応力緩和用のスリット10h,10iを備えている。図6に示した各誘電体基板の材質、厚さ、配線パタンの大きさは図4に示した参考例2と同様であるため、本発明の参考例2である光モジュールと同様の効果が得られることは明らかである。 In FIG. 6, two dielectric substrates, a dielectric substrate 10a and a dielectric substrate 10d, are used. The wiring pattern 10b and the wiring pattern 10c provided on the respective surfaces are electrically connected to the lead terminals 2a and 2b, respectively. Connected. The back surfaces of the dielectric substrates 10a and 10d are metallized all over and are connected to the stem mount 1c. Furthermore, the dielectric substrates 10a and 10d include thickness adjusting portions 10e and 10f for adjusting the capacitance, and include stress relaxation slits 10h and 10i as shown in FIGS. 6 (c) and 6 (d). Yes. The material of the dielectric substrate shown in FIG. 6, the thickness, since the size of the wiring pattern is similar to that in Reference Example 2 shown in FIG. 4, the same effect as the optical module is a reference example 2 of the present invention It is clear that it is obtained.

これまで述べてきたように、図4に示した本発明の参考例2においては、誘電体基板10aに具備される配線パタン10b,10cは、それぞれリード端子2a,2bに半田または銀ペースト等の導電性接着剤を介して電気的に接続されていることで、リード端子部2a,2bに容量成分を付加していることを特徴としている。 As described above, in the reference example 2 of the present invention shown in FIG. 4, the wiring patterns 10b and 10c included in the dielectric substrate 10a are respectively made of solder or silver paste on the lead terminals 2a and 2b. By being electrically connected via a conductive adhesive, a capacity component is added to the lead terminal portions 2a and 2b.

しかしながら、前記配線パタン10b,10cをそれぞれリード端子2a,2bに電気的に接続しなくとも同様の効果が得られる。この場合は、リード端子2a,2bと誘電体基板10aの裏面(全面メタライズ部)グランド間には、誘電体基板10a(図4の参考例2の場合は、比誘電率10.0)だけでなく大気(比誘電率1.0、なお、キャン型LDパッケージを、キャップと不活性ガス等により気密封止する場合は、該不活性ガス等の比誘電率を考慮する)も含まれるため、図4に示した参考例2において付加した容量より小さいものの、特性インピーダンス差を低減できる容量が付加されることになる。 However, the same effect can be obtained without electrically connecting the wiring patterns 10b and 10c to the lead terminals 2a and 2b, respectively. In this case, only the dielectric substrate 10a (relative permittivity of 10.0 in the case of Reference Example 2 in FIG. 4) is between the lead terminals 2a and 2b and the back surface (entire metallized portion) ground of the dielectric substrate 10a. And air (relative permittivity is 1.0, and when the can type LD package is hermetically sealed with a cap and an inert gas, the relative permittivity of the inert gas is considered). Although it is smaller than the capacity added in the reference example 2 shown in FIG. 4, a capacity capable of reducing the characteristic impedance difference is added.

また、同様の理由により、表面に前記配線パタン10b,10cを具備せず裏面に全面メタライズ部のみを具備する誘電体基板10aを、リード端子2a,2bとステムマウント1cの間隙に設置し、前記誘電体基板10a,10dの裏面の一部を、それぞれステムマウント1cに電気的にグランドに接続するだけでも同様の効果が得られる。
なお、厚み調整部10e,10fの厚さは、基準厚み部10gより厚い形態のみに限定されることなく、薄い形態であっても構わない。この場合、付加容量値を効果的に増大できる効果がある。
For the same reason, a dielectric substrate 10a having no wiring pattern 10b, 10c on the front surface and only a full metallized portion on the back surface is installed in the gap between the lead terminals 2a, 2b and the stem mount 1c, and The same effect can be obtained only by electrically connecting a part of the back surfaces of the dielectric substrates 10a and 10d to the stem mount 1c.
In addition, the thickness of the thickness adjusting portions 10e and 10f is not limited to a shape thicker than the reference thickness portion 10g, and may be a thin shape. In this case, there is an effect that the additional capacitance value can be effectively increased.

(裏面メタライズが周期的にパターニングされている誘電体基板を用いた光モジュール)
以下、図7に基づいて本発明の実施例の光モジュールについて詳細に説明する。
図7(a),図7(b)はそれぞれ、実施例の光モジュールの側面図、上面図であり、図7(c)は、実施例の光モジュールに導入される誘電体基板の裏面図である。図7において、誘電体基板10a及び前記誘電体基板10aの裏面にメタライズパタン部11a,11bが形成されていること以外は図10に示した従来の光モジュールと同様の構成となっている(図10及び図7において同一の部材には、図10と図7で共通の番号を振っている)。そのため、誘電体基板10aの追加を行っただけであり、用いているパッケージは従来からの安価なキャン型LDパッケージと同一である。
(Optical module using a dielectric substrate with periodically patterned back metallization)
Hereinafter, an optical module of an embodiment of the present invention will be described in detail with reference to FIG.
7A and 7B are a side view and a top view, respectively, of the optical module of the embodiment , and FIG. 7C is a back view of the dielectric substrate introduced into the optical module of the embodiment . It is. 7, the configuration is the same as that of the conventional optical module shown in FIG. 10 except that the dielectric substrate 10a and metallized pattern portions 11a and 11b are formed on the back surface of the dielectric substrate 10a. 10 and FIG. 7, the same members are given the same numbers in FIG. 10 and FIG. Therefore, only the addition of the dielectric substrate 10a is performed, and the package used is the same as the conventional inexpensive can-type LD package.

なお、誘電体基板10aは、リード端子2a,2bとステムマウント1cの間隙に設置されている。また、誘電体基板10aの裏面は図7(c)に示したように、メタライズパタン部11a,11bを除き全面メタライズ処理され、全面メタライズ部の一部はステムマウント1cに半田または銀ペースト等の導電性接着剤により電気的に接続されているため、裏面はグランドと同位で接地している。   The dielectric substrate 10a is installed in the gap between the lead terminals 2a and 2b and the stem mount 1c. Further, as shown in FIG. 7C, the back surface of the dielectric substrate 10a is entirely metallized except for the metallized pattern portions 11a and 11b, and a part of the entire metallized portion is made of solder or silver paste on the stem mount 1c. Since it is electrically connected by the conductive adhesive, the back surface is grounded with the ground.

また、誘電体基板10aのx軸方向の幅が、リード端子2aとリード端子2bの間隔よりも大きくなっている。
誘電体基板10aの裏面に形成されたメタライズパタン部11a,11bは、誘電体基板10aを間にして、リード端子2a,2bと対向する位置に配置されている。
メタライズパタン部11aでは、リード端子2aの軸方向(z軸方向)に沿い、メタライズ処理がされている面積部分であるパタン12a,14a,16aと、メタライズ処理がされておらず誘電体基板10aの裏面が露出している面積部分であるパタン13a,15aとが、交互に(周期的に)形成されている。
同様にメタライズパタン部11bでは、リード端子2bの軸方向(z軸方向)に沿い、メタライズ処理がされている面積部分であるパタン12b,14b,16bと、メタライズ処理がされておらず誘電体基板10aの裏面が露出している面積部分であるパタン13b,15bとが、交互に(周期的に)形成されている。
なお、本実施の形態では、誘電体基板10aの表面にはメタライズ部は形成しておらずリード端子2a,2bと誘電体基板10aの表面とは物理的に離間している。
Further, the width of the dielectric substrate 10a in the x-axis direction is larger than the interval between the lead terminal 2a and the lead terminal 2b.
The metallized pattern portions 11a and 11b formed on the back surface of the dielectric substrate 10a are arranged at positions facing the lead terminals 2a and 2b with the dielectric substrate 10a in between.
In the metallized pattern portion 11a, along the axial direction (z-axis direction) of the lead terminal 2a, the patterns 12a, 14a, and 16a that are metallized areas, and the dielectric substrate 10a that is not metallized. Patterns 13a and 15a, which are areas where the back surface is exposed, are alternately (periodically) formed.
Similarly, in the metallized pattern portion 11b, along the axial direction (z-axis direction) of the lead terminal 2b, patterns 12b, 14b, and 16b that are metallized areas, and a dielectric substrate that is not metallized. Patterns 13b and 15b, which are areas where the back surface of 10a is exposed, are alternately (periodically) formed.
In the present embodiment, no metallized portion is formed on the surface of the dielectric substrate 10a, and the lead terminals 2a, 2b and the surface of the dielectric substrate 10a are physically separated from each other.

そのため、リード端子2a,2bにおいて、それぞれ誘電体基板10aと対向している部分は、誘電体基板10aの誘電率、誘電体基板10aとリード端子2a,2bとの間隙に存在する気密封止ガスの誘電率、誘電体基板厚及びメタライズの面積により定まる容量成分が付加されるが、このとき、誘電体基板の裏面は、図7(c)に示したように異なったメタライズ面積が周期的に形成されたメタライズパタン部11a,11bを有しているため、伝送線路3a,3bにおいて一様な容量が付加されないことを実施例の特徴としている。 Therefore, the portions of the lead terminals 2a and 2b facing the dielectric substrate 10a are the dielectric constant of the dielectric substrate 10a and the hermetic sealing gas present in the gap between the dielectric substrate 10a and the lead terminals 2a and 2b. The capacitance component determined by the dielectric constant, the thickness of the dielectric substrate, and the area of the metallization is added. At this time, different metallization areas are periodically formed on the back surface of the dielectric substrate as shown in FIG. Since the metallized pattern portions 11a and 11b are formed, the embodiment is characterized in that a uniform capacitance is not added in the transmission lines 3a and 3b.

図7に示す光モジュールは、10Gbit/s級の高速光信号を送信するための光通信システム用モジュールであり、光半導体素子としてLD素子5が搭載されている。LD素子5としては、温度特性に優れるInGaAlAsを含む多重量子井戸(MQW)構造を活性層に有する分布帰還型LD(DFB-LD)が好適である。     The optical module shown in FIG. 7 is a module for an optical communication system for transmitting a 10 Gbit / s class high-speed optical signal, and an LD element 5 is mounted as an optical semiconductor element. As the LD element 5, a distributed feedback LD (DFB-LD) having an active layer having a multiple quantum well (MQW) structure containing InGaAlAs having excellent temperature characteristics is suitable.

図7に示す実施例の光モジュールにおいて、ステム外部からの10Gbit/s級の差動駆動電気信号(N信号、P信号)のうち、N信号は、伝送線路101a,102a,103aを経由し、ワイヤ4aを介し、ヒートシンク6aの上面に形成された配線パタン6bを経てLD素子の下面(図示せず)に形成されたカソード側に供給される。P信号も同様に、伝送線路101b,102b,103bを経由し、ワイヤ4bを介してLD素子5のアノード側に供給される。 In the optical module of the embodiment shown in FIG. 7, among the 10 Gbit / s class differential drive electrical signals (N signal, P signal) from the outside of the stem, the N signal passes through the transmission lines 101a, 102a, 103a, It is supplied to the cathode side formed on the lower surface (not shown) of the LD element via the wire 4a, via the wiring pattern 6b formed on the upper surface of the heat sink 6a. Similarly, the P signal is supplied to the anode side of the LD element 5 via the transmission line 101b, 102b, 103b and the wire 4b.

ここで、N信号に着目すると、メタライズパタン部11aを有する誘電体基板10aの導入により、伝送線路103aの誘電体基板10aとリード端子2aが対向する部分においては、特性インピーダンスが下がる部分と特性インピーダンスが僅かに下がる部分が周期的に現れる。すなわち本実施例における伝送線路103aは、高周波伝送に好適なリード端子2aとメタライズパタン部11aで構成されたLC3段構成の疑似分布定数線路となっていることを特徴とする。なお、伝送線路103aにおいて特性インピーダンスが下がる部分とは、図7(c)に示すパタン12a,14a,16aの部分であり、特性インピーダンスが僅かに下がる部分とは図7(c)に示すパタン13a,15aの部分である。なお、パタン12a,13a,14a,15a,16aは周期的に形成されている。   Here, paying attention to the N signal, the introduction of the dielectric substrate 10a having the metallized pattern portion 11a causes the characteristic impedance to decrease in the portion where the dielectric substrate 10a of the transmission line 103a and the lead terminal 2a face each other. A part where the value slightly falls appears periodically. That is, the transmission line 103a in the present embodiment is a quasi-distributed constant line having a three-stage LC configuration composed of a lead terminal 2a suitable for high-frequency transmission and a metallized pattern portion 11a. In the transmission line 103a, the portion where the characteristic impedance is lowered is the portion of the patterns 12a, 14a, and 16a shown in FIG. 7C, and the portion where the characteristic impedance is slightly lowered is the pattern 13a shown in FIG. 7C. , 15a. The patterns 12a, 13a, 14a, 15a and 16a are formed periodically.

以上より、誘電体基板の導入により伝送線路103aの特性インピーダンスを高周波領域までほぼ一様に低下させ、その結果伝送線路102a―103a間の特性インピーダンス差が小さくなったため、伝送線路102a―103a間のN信号の反射を大幅に抑制することが可能となる。 As described above, the characteristic impedance of the transmission line 103a is reduced almost uniformly to the high frequency region by introducing the dielectric substrate, and as a result, the characteristic impedance difference between the transmission lines 102a and 103a is reduced. It becomes possible to greatly suppress the reflection of the N signal.

同様に、P信号においては、メタライズパタン部11bを有する誘電体基板10aの導入により、伝送線路103bの誘電体基板10aとリード端子2bが対向する部分においては、特性インピーダンスが下がる部分と特性インピーダンスが僅かに下がる部分が周期的に現れる。すなわち本実施例における伝送線路103bは、高周波伝送に好適なリード端子2bとメタライズパタン部11bで構成されたLC3段構成の疑似分布定数線路となっていることを特徴とする。なお、伝送線路103bにおいて特性インピーダンスが下がる部分とは、図7(c)に示すパタン12b,14b,16bの部分であり、特性インピーダンスが僅かに下がる部分とは図7(c)に示すパタン13b,15bの部分である。なお、パタン12b,13b,14b,15b,16bはそれぞれ周期的に形成されている。   Similarly, in the P signal, due to the introduction of the dielectric substrate 10a having the metallized pattern portion 11b, the portion where the dielectric substrate 10a and the lead terminal 2b of the transmission line 103b face each other has a characteristic impedance lower than the portion where the characteristic impedance decreases. Slightly lowering parts appear periodically. That is, the transmission line 103b in the present embodiment is a quasi-distributed constant line having a three-stage LC configuration composed of a lead terminal 2b suitable for high-frequency transmission and a metallized pattern portion 11b. In the transmission line 103b, the portion where the characteristic impedance is lowered is the portion of the patterns 12b, 14b and 16b shown in FIG. 7C, and the portion where the characteristic impedance is slightly lowered is the pattern 13b shown in FIG. 7C. , 15b. The patterns 12b, 13b, 14b, 15b, and 16b are each periodically formed.

以上より、誘電体基板の導入により伝送線路103bの特性インピーダンスを高周波領域までほぼ一様に低下させ、その結果伝送線路102b―103b間の特性インピーダンス差が小さくなったため、伝送線路102b―103b間のP信号の反射を大幅に抑制することが可能となる。   As described above, the characteristic impedance of the transmission line 103b is reduced almost uniformly to the high frequency region by introducing the dielectric substrate, and as a result, the characteristic impedance difference between the transmission lines 102b and 103b is reduced. It becomes possible to significantly suppress the reflection of the P signal.

このように駆動電気信号(N信号、P信号)の反射を抑制することができるため、高周波特性を向上することができる。   As described above, since reflection of the drive electric signal (N signal, P signal) can be suppressed, high frequency characteristics can be improved.

図8に、実際に本実施例における誘電体基板を導入したキャン型LDパッケージの高周波特性を示す。なお、誘電体基板の材質にはアルミナ(Al2O3、比誘電率10.0)を用い、基板厚は100μmである。測定は、N信号側について行った。図8に示すように、誘電体基板を導入しない従来の方式では周波数10GHzにおいて、S21(透過特性)=−2dB、S11(反射特性)=−5dBと非常に劣化した。一方、誘電体基板を導入した場合、S21=−1dB、S11=−9dBと改善した。 FIG. 8 shows the high-frequency characteristics of the can-type LD package in which the dielectric substrate is actually introduced in this embodiment. The dielectric substrate is made of alumina (Al 2 O 3, relative dielectric constant 10.0), and the substrate thickness is 100 μm. The measurement was performed on the N signal side. As shown in FIG. 8, in the conventional method in which no dielectric substrate is introduced, S21 (transmission characteristics) = − 2 dB and S11 (reflection characteristics) = − 5 dB at a frequency of 10 GHz. On the other hand, when a dielectric substrate was introduced, S21 = −1 dB and S11 = −9 dB were improved.

よって、高周波特性の悪い安価なキャン型パッケージを用いても、非常に安価な誘電体基板を追加するだけの本実施例により、10Gbit/s級の高速信号で駆動しても良好な高周波特性が得られる。なお、誘電体基板の厚さは、リード端子2a,2bとステムマウント1cとの間隙に設置するため、150μm以下であることが望ましい。そのため、誘電体基板の材質としては窒化アルミ(AlN、比誘電率8〜9)やアルミナ(Al2O3、比誘電率9〜10)など比誘電率が高い材質が望ましい。
なお,疑似分布定数線路効果を最大にするためには、メタライズパタン部11a,11bにおいて,パタン12a,14a,16a及びパタン12b,14b,16bがそれぞれ等間隔に配置することが好適であるが、等間隔でなくても一定の効果を奏するため、必ずしもこれに限定されるものではない。
Therefore, even with bad inexpensive scanning package high frequency characteristics, the present embodiment of simply adding a very inexpensive dielectric substrate, be driven at a high speed signal of 10Gbit / s class good high-frequency characteristics can get. Note that the thickness of the dielectric substrate is desirably 150 μm or less in order to be installed in the gap between the lead terminals 2a and 2b and the stem mount 1c. Therefore, the dielectric substrate is preferably made of a material having a high relative dielectric constant such as aluminum nitride (AlN, relative dielectric constant 8 to 9) or alumina (Al 2 O 3 , relative dielectric constant 9 to 10).
In order to maximize the quasi-distributed constant line effect, it is preferable that the patterns 12a, 14a, 16a and the patterns 12b, 14b, 16b are arranged at equal intervals in the metallized pattern portions 11a, 11b. However, the present invention is not necessarily limited to this because a certain effect can be obtained even if it is not equally spaced.

なお、図7に示した本発明の実施例においては、同一の誘電体基板の裏面にメタライズパタン部を2箇所(メタライズパタン部11a,11b)設けているが、図9に示したように誘電体基板を二枚に分割しても良い。図9において、誘電体基板10aと誘電体基板10bの二枚の誘電体基板が用いられており、それぞれリード端子2a,2bに対向するように設置される。また、誘電体基板10a,10bの裏面は、それぞれ図9(c),(d)に示したように異なったメタライズ面積が周期的に形成されたメタライズパタン部11a,11bを有し、メタライズパタン部11a,11b以外の部分がステムマウント1cに接続されている。図9に示した各誘電体基板の材質、厚さ、メタライズ部の大きさは図7に示した実施例と同様であるため、本発明の実施例である光モジュールと同様の効果が得られることは明らかである。 In the embodiment of the present invention shown in FIG. 7, two metallized pattern portions (metalized pattern portions 11a and 11b) are provided on the back surface of the same dielectric substrate. However, as shown in FIG. The body substrate may be divided into two. In FIG. 9, two dielectric substrates, a dielectric substrate 10a and a dielectric substrate 10b, are used, and are placed so as to face the lead terminals 2a and 2b, respectively. Further, the back surfaces of the dielectric substrates 10a and 10b have metallized pattern portions 11a and 11b in which different metallized areas are periodically formed as shown in FIGS. 9C and 9D, respectively. Portions other than the portions 11a and 11b are connected to the stem mount 1c. Since the material, thickness, and metallized portion of each dielectric substrate shown in FIG. 9 are the same as those of the embodiment shown in FIG. 7, the same effects as those of the optical module of the embodiment of the present invention can be obtained. It is clear.

また、図7及び図9に示した本発明の実施例においては、同一の誘電体基板の裏面に異なったメタライズ面積が周期的なメタライズパタン部を形成するのみでなく、表面にも同様のメタライズパタン部を具備することによっても、本発明の実施例である光モジュールと同様の効果が得られることは明らかである。
更に、誘電体基板の表面にのみ、メタライズパタン部を具備することも可能である。
Further, in the embodiment of the present invention shown in FIGS. 7 and 9, not only the metallized pattern portions having different metallized areas on the back surface of the same dielectric substrate but also the metallized pattern portions on the surface are similarly formed. It is obvious that the same effect as that of the optical module according to the embodiment of the present invention can be obtained by providing the pattern portion.
Furthermore, it is possible to provide a metallized pattern portion only on the surface of the dielectric substrate.

1 ステム
1a ステム上面
1b ステム下面
1c ステムマウント
1d ステム凹部
2a〜2d リード端子
3a〜3c 貫通孔
3d 絶縁体
4a,4b ワイヤ
5 LD素子
6a ヒートシンク
6b 配線パタン
7 モニタPD
8 PDキャリア
9a,9b ワイヤ
10a,10d 誘電体基板
10b,10c 配線パタン
10h,10i スリット
11a,11b メタライズパタン部
101a〜103a,101b〜103b 伝送線路
DESCRIPTION OF SYMBOLS 1 Stem 1a Stem upper surface 1b Stem lower surface 1c Stem mount 1d Stem recessed part 2a-2d Lead terminal 3a-3c Through-hole 3d Insulator 4a, 4b Wire 5 LD element 6a Heat sink 6b Wiring pattern 7 Monitor PD
8 PD carrier 9a, 9b Wire 10a, 10d Dielectric substrate 10b, 10c Wiring pattern 10h, 10i Slit 11a, 11b Metallized pattern part 101a-103a, 101b-103b Transmission line

Claims (9)

導電材からなると共にグランドに接続されるステムと、
前記ステムを貫通して前記ステムに取り付けられると共に、前記ステムを貫通する部分に絶縁材が介在することにより前記ステムとは電気的に絶縁されたリード端子と、
前記ステムの一部であるステムマウントに搭載されると共に、前記リード端子に電気的に接続された光素子を備えた光モジュールにおいて、
表面は前記リード端子に対向し、裏面は前記ステムマウントに電気的に接続されている誘電体基板を備えており、
前記誘電体基板の裏面のうち、前記リード端子に対向する位置には、前記リード端子の軸方向に沿い、メタライズ処理がされた部分とメタライズ処理がされずに前記裏面が露出している部分が交互に形成されていることを特徴とする光モジュール。
A stem made of a conductive material and connected to the ground;
A lead terminal which is attached to the stem through the stem and electrically insulated from the stem by interposing an insulating material in a portion penetrating the stem;
In an optical module including an optical element mounted on a stem mount that is a part of the stem and electrically connected to the lead terminal,
The front surface is opposed to the lead terminal, and the back surface is provided with a dielectric substrate electrically connected to the stem mount ,
Of the back surface of the dielectric substrate, at a position facing the lead terminal, along the axial direction of the lead terminal, there are a portion subjected to metallization and a portion where the back surface is exposed without being metallized. An optical module characterized by being formed alternately .
導電材からなると共にグランドに接続されるステムと、
前記ステムを貫通して前記ステムに取り付けられると共に、前記ステムを貫通する部分に絶縁材が介在することにより前記ステムとは電気的に絶縁された第1のリード端子と、
前記ステムを貫通して前記ステムに取り付けられると共に、前記ステムを貫通する部分に絶縁材が介在することにより前記ステムとは電気的に絶縁された第2のリード端子と、
前記ステムの一部であるステムマウントに搭載されると共に、前記第1のリード端子及び前記第2のリード端子に電気的に接続された光素子を備えた光モジュールにおいて、
表面は前記第1のリード端子及び第2のリード端子に対向し、裏面は前記ステムマウントに電気的に接続されている誘電体基板を備えており、
前記誘電体基板の裏面のうち、前記第1のリード端子及び前記第2のリード端子に対向する位置には、前記第1のリード端子及び前記第2のリード端子の軸方向に沿い、メタライズ処理がされた部分とメタライズ処理がされずに前記裏面が露出している部分が交互に形成されていることを特徴とする光モジュール。
A stem made of a conductive material and connected to the ground;
A first lead terminal that is attached to the stem through the stem and electrically insulated from the stem by interposing an insulating material in a portion that penetrates the stem;
A second lead terminal which is attached to the stem through the stem and electrically insulated from the stem by interposing an insulating material in a portion penetrating the stem;
In an optical module including an optical element mounted on a stem mount that is a part of the stem and electrically connected to the first lead terminal and the second lead terminal,
The front surface is provided with a dielectric substrate that faces the first lead terminal and the second lead terminal, and the back surface is electrically connected to the stem mount .
Of the back surface of the dielectric substrate, at a position facing the first lead terminal and the second lead terminal, along the axial direction of the first lead terminal and the second lead terminal, metallization processing An optical module characterized in that a portion where the back surface is exposed and a portion where the back surface is exposed without being metallized are alternately formed .
請求項2に記載の光モジュールにおいて、
前記誘電体基板は、第1のリード端子に対向している部分と、第2のリード端子に対向している部分とに分割されていることを特徴とする光モジュール。
The optical module according to claim 2,
2. The optical module according to claim 1, wherein the dielectric substrate is divided into a portion facing the first lead terminal and a portion facing the second lead terminal.
請求項1乃至請求項のいずれか一項に記載の光モジュールにおいて、
前記誘電体基板の表面のうち前記リード端子に対向する部分に配線パタンが形成されていることを特徴とする光モジュール。
The optical module according to any one of claims 1 to 3 ,
An optical module, wherein a wiring pattern is formed on a portion of the surface of the dielectric substrate facing the lead terminal.
請求項に記載の光モジュールにおいて、
前記誘電体基板の表面のうち前記リード端子に対向する部分に配線パタンが形成され、前記配線パタンが前記リード端子に電気的に接続されていることを特徴とする光モジュール。
The optical module according to claim 4 ,
An optical module, wherein a wiring pattern is formed on a portion of the surface of the dielectric substrate facing the lead terminal, and the wiring pattern is electrically connected to the lead terminal.
請求項1乃至請求項のいずれか一項に記載の光モジュールにおいて、
前記光素子がレーザダイオードであることを特徴とする光モジュール。
The optical module according to any one of claims 1 to 5 ,
An optical module, wherein the optical element is a laser diode.
請求項1乃至請求項のいずれか一項に記載の光モジュールにおいて、
前記誘電体基板は、前記ステムマウントに対向する箇所と、前記リード端子に対向する箇所とで、厚みが異なることを特徴とする光モジュール。
The optical module according to any one of claims 1 to 6 ,
The optical module according to claim 1, wherein the dielectric substrate has a thickness different between a portion facing the stem mount and a portion facing the lead terminal.
請求項に記載の光モジュールにおいて、
前記誘電体基板は、前記ステムマウントに対向する箇所と、前記リード端子に対向する箇所との間に、溝状のスリットを具備することを特徴とする光モジュール。
The optical module according to claim 7 ,
The optical module, wherein the dielectric substrate includes a groove-shaped slit between a portion facing the stem mount and a portion facing the lead terminal.
請求項1乃至請求項のいずれか一項に記載の光モジュールにおいて、
前記光素子、前記ステムマウント、前記誘電体基板、前記リード端子のうち前記光素子が配置されている側に突出している部分、前記ステムの面のうち前記ステムマウントが形成されている側の面が、キャップにより封止されていることを特徴とする光モジュール。
The optical module according to any one of claims 1 to 8 ,
The optical element, the stem mount, the dielectric substrate, a portion of the lead terminal that protrudes to the side where the optical element is disposed, and the surface of the stem surface on which the stem mount is formed Is sealed with a cap.
JP2011135160A 2011-06-17 2011-06-17 Optical module Active JP5318913B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011135160A JP5318913B2 (en) 2011-06-17 2011-06-17 Optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011135160A JP5318913B2 (en) 2011-06-17 2011-06-17 Optical module

Publications (2)

Publication Number Publication Date
JP2013004787A JP2013004787A (en) 2013-01-07
JP5318913B2 true JP5318913B2 (en) 2013-10-16

Family

ID=47673018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011135160A Active JP5318913B2 (en) 2011-06-17 2011-06-17 Optical module

Country Status (1)

Country Link
JP (1) JP5318913B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272131B2 (en) * 2014-05-02 2018-01-31 日本電信電話株式会社 Optical module
CN104930378A (en) * 2015-06-25 2015-09-23 青岛海信宽带多媒体技术有限公司 Optical module
JP6502797B2 (en) 2015-08-31 2019-04-17 日本オクラロ株式会社 Optical module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335584A (en) * 2003-05-01 2004-11-25 Sumitomo Electric Ind Ltd Semiconductor package
JP4823648B2 (en) * 2005-02-14 2011-11-24 三菱電機株式会社 Optical semiconductor device package and optical semiconductor device
JP2010062512A (en) * 2008-07-02 2010-03-18 Kyocera Corp Package for mounting electronic component, and electronic apparatus using the same
JP2010245507A (en) * 2009-01-27 2010-10-28 Kyocera Corp Package for mounting electronic component thereon, and electronic device using the same

Also Published As

Publication number Publication date
JP2013004787A (en) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5180176B2 (en) TO-CAN type TOSA module
US8218973B2 (en) Optical transmitter device and optical transmitter module
US7154126B2 (en) Feed through structure for optical semiconductor package
JP6438569B2 (en) High frequency transmission line and optical circuit
JP5144628B2 (en) TO-CAN type TOSA module
WO2010140473A1 (en) Semiconductor light modulating device
US11703378B2 (en) Optical module
JP6445268B2 (en) Optical module, optical transceiver module, and flexible substrate
JP5318913B2 (en) Optical module
JP2013004833A (en) High frequency module and method for connecting high frequency line thereof
JP5318912B2 (en) Optical module
WO2022085062A1 (en) Optical semiconductor device
JP2013197274A (en) Optical module
JP6228560B2 (en) High frequency transmission line and optical circuit
JP2008103774A (en) High frequency optical transmission module, and optical transmitter
WO2020105145A1 (en) Optical module
JP4105647B2 (en) Semiconductor laser module and optical transmitter
JP2004335584A (en) Semiconductor package
WO2018198197A1 (en) Optical modulation device
JP2013004784A (en) Optical module
JP5318915B2 (en) Optical module
WO2024084693A1 (en) Semiconductor laser light source device
JP6272131B2 (en) Optical module
JP2004259880A (en) Optical semiconductor device
JP2004235379A (en) Optical package and optical module using same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5318913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350