JP5315748B2 - マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 - Google Patents
マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 Download PDFInfo
- Publication number
- JP5315748B2 JP5315748B2 JP2008085272A JP2008085272A JP5315748B2 JP 5315748 B2 JP5315748 B2 JP 5315748B2 JP 2008085272 A JP2008085272 A JP 2008085272A JP 2008085272 A JP2008085272 A JP 2008085272A JP 5315748 B2 JP5315748 B2 JP 5315748B2
- Authority
- JP
- Japan
- Prior art keywords
- signature
- instruction
- execution
- processor
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 72
- 238000012795 verification Methods 0.000 title claims description 20
- 238000012545 processing Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1479—Generic software techniques for error detection or fault masking
- G06F11/1482—Generic software techniques for error detection or fault masking by means of middleware or OS functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1637—Error detection by comparing the output of redundant processing systems using additional compare functionality in one or some but not all of the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/181—Eliminating the failing redundant component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
Description
これまでに、多重実行方式として「シグネチャ・チェック」が提案されてきた。
シグネチャとは、ひと固まりの情報から特徴的な部分を抜き出して生成されるコードのことである。マイクロプロセッサから出力される実行結果は膨大な量になるため、そのままでは実行結果を完全に比較することは困難である。そこで、出力データからシグネチャを生成し、シグネチャのみの比較によって出力データ全体の比較の代わりをさせるというのが「シグネチャ・チェック」方式である。
Feedback Shift Register)を取るなどの手法によってシグネチャを生成することができる。
れている。特許文献3の開示のシステムでは、シグネチャはレジスタ・ファイルの書き込みから生成される。レジスタ・ファイルの書き込みは、シグネチャ生成器に送られると同時に、スタック状に構成されたレジスタに保存される。ある一定期間が経過すると、二つあるいはそれ以上のプロセッサのシグネチャ同士が比較され、一致していればスタック状のレジスタが一段進み、レジスタ・ファイルへの書き込みが実際に反映されるという方式を取る。これによって、高信頼システムを構築している。
すなわち、現在の高速なマイクロプロセッサであるout−of−orderプロセッサを用いた多重化システムにおけるシグネチャ生成を、容易かつ比較的安価に実現できる方法を提供することにある。
て、一定量の処理に対応して生成されるシグネチャを収集し、比較し、一致検証を行うことを特徴とする。
図1に実施例の多重化システムの全体構成を示す。これから実施例1および実施例2について説明するが、図1はいずれの実施例にも共通な構成である。また、本実施例では多重化システムの構成として複数のプロセッサが並列に動作するシステム構成を説明するが、多重化システムはこれに限定されるものではなく、一つのプロセッサで同じ処理をn回繰り返す、という多重化システムの構成であってもかまわない。
プログラムはL2キャッシュ28、L1命令キャッシュ26を経由して、フェッチ&デコードユニット25に取り込まれ、解析される。解析した結果はスケジュール&命令発行ユニット22に送られ、そこでプログラム実行順序によらないスケジューリングがおこなわれ、適切な実行ユニット24で実行される。
に確定される。逆に言えば、リタイアユニット21から情報をもらえば、内部の命令実行順序によらず、プログラム順序で実行終了情報が得られることになる。
・命令種別
・使用するレジスタ番号(読み出し、書き込み)
・レジスタへの書き込みデータ
・メモリへの読み出し、書き込みのアドレスおよびデータ
・インストラクション・ポインタ(IP:Instruction Pointer)
S41で、シグネチャ・レジスタ33をクリアする。そして、S42で、シグネチャ有効/無効制御ビット32を「有効」にセットする。S43で命令実行され、これに伴いシグネチャ生成回路31にてシグネチャが生成され、シグネチャ・レジスタ33に保存される。
そして、S47で回収されたシグネチャ・レジスタ33の値を比較して、すべて一致する場合には各プロセッサで処理された命令実行が信頼できるものとして次の処理へ進む。いずれかのシグネチャが不一致の場合には、S48でエラー処理を行う。このエラー処理では、たとえば、不一致の値を出力したプロセッサの動作を停止させたり、ユーザに警告を発するなどの処理を行う。
リタイアユニット21は、命令順序保存ユニット51、完了処理ユニット52、リオーダーバッファ53を備える。命令順序保存ユニット51には、スケジュール&命令発行ユニット22からプログラム命令に関わる情報が送られてくる。そして、命令順序保存ユニット51からプログラム命令に関わる情報として、IP、命令の種類、レジスタ番号/メモリ・アドレスがリオーダーバッファ53に保存される。
ロプロセッサの内部状態がどのようなものであっても外部への出力であるメモリ書き込みのみが一致していれば動作は一致しているとみなし、シグネチャ生成回路への入力としてメモリへのメモリ書き込み情報のみを用いる構成とする。
実施例1(A)と同様に、リタイアユニット21は、命令順序保存ユニット51、完了処理ユニット52、リオーダーバッファ53を備える。命令順序保存ユニット51には、スケジュール&命令発行ユニット22からプログラム命令に関わる情報が送られてくる。そして、命令順序保存ユニット51からプログラム命令に関わる情報として、IP、命令の種類、レジスタ番号/メモリ・アドレスがリオーダーバッファ53に保存される。
ところで、実施例1を仮想マシンやプロセス単位で多重実行する多重化高信頼システムに適用する場合、図4に示したS43の命令実行処理において、図7に示すような処理が行われる。
成する回路等を図2のマイクロプロセッサ11に追加する。また、シグネチャ生成回路81、シグネチャ有効/無効制御ビット82を備えることは実施例1と同様である。
実施例1と同様に、リタイアユニット21は、命令順序保存ユニット91、完了処理ユニット92、リオーダーバッファ93を備える。
このように、実施例1のフローである図7では、仮想マシンの実行が切り替わる度に、シグネチャ・レジスタの内容を退避したり、値をシグネチャ・レジスタに復帰したりする処理が必要であったが、実施例2のフローである図10では仮想マシンの切り替え毎にシグネチャ・レジスタの値を保存、クリアする必要がなくなり、容易に複数の仮想マシンが混在する環境でシグネチャ生成を行うことが可能となることがわかる。
安価に実現できる。
(付記1)
命令実行がプログラム順序に関係なく行われるプロセッサであって、
命令を実行し、実行終了した命令について終了情報を送信する実行手段と、
前記実行手段が送信した終了情報を受信し、実行終了した命令に対する結果を前記プログラム順に並べ直して命令実行を確定し、確定した命令について命令実行が確定したことを通知する完了命令情報を送信するリタイア手段と、
前記リタイア手段から前記完了命令情報を受信し、該完了命令情報を用いてシグネチャを生成するシグネチャ生成手段と、
を備えることを特徴とするプロセッサ。
(付記2)
更に、前記シグネチャ生成手段で生成されたシグネチャを格納するシグネチャ・レジスタを備え、
一定の命令数毎に前記実行手段が発生するタスクスイッチにより、前記シグネチャ・レジスタに格納された値を読み出して、比較検証することを特徴とする付記1記載のプロセッサ。
(付記3)
前記シグネチャ生成手段は、前記完了命令情報のうち、前記マイクロプロセッサの外部に影響を与える情報を用いてシグネチャを生成することを特徴とする付記1または付記2記載のプロセッサ。
(付記4)
前記外部に影響を与える情報とは、前記完了命令情報のうちメモリへの書き込み情報のみを抽出したものであることを特徴とする付記3記載のプロセッサ。
(付記5)
前記シグネチャ生成手段で生成されたシグネチャを格納する、複数のシグネチャ・レジスタと、
命令実行時の状態に基づいて、前記生成されたシグネチャをいずれの前記シグネチャ・レジスタに格納するかを選択する選択手段と、
を備えることを特徴とする付記1記載のプロセッサ。
(付記6)
前記命令実行の状態とは、いずれの仮想マシンで実行されたか、またはいずれのプロセスで実行されたか、を示す仮想マシンIDまたはプロセスIDであることを特徴とする付
記5記載のプロセッサ。
(付記7)
命令を実行し、実行終了した命令についての終了情報を送信する実行手段と、
前記実行手段が送信した終了情報を受信し、実行終了した命令に対する結果を前記プログラム順に並べ直して命令実行を確定し、確定した命令について命令実行が確定したことを通知する完了命令情報を送信するリタイア手段と、
前記リタイア手段から前記完了命令情報を受信し、該完了命令情報を用いてシグネチャを生成するシグネチャ生成手段と、
を備える、命令実行がプログラム順序に関係なく行われるプロセッサを複数接続して構成される多重化システムにおいて、
ある特定の前記プロセッサが、一定量の処理に対応してそれぞれの前記プロセッサで生成される前記シグネチャを複数以上収集し、該収集したシグネチャを比較し一致検証を行う検証手段を備えることを特徴とする多重化システム。
(付記8)
命令実行がプログラム順序に関係なく行われるプロセッサにおけるシグネチャの生成方法であって、
命令が実行され、実行終了した命令の結果が前記プログラム順に並べ直されて命令実行が確定された、ということを示す完了命令情報を用いてシグネチャを生成する、
ことを特徴とするプロセッサにおけるシグネチャの生成方法。
(付記9)
前記完了命令情報のうち、前記プロセッサの外部に影響を与える情報のみを用いて前記シグネチャを生成することを特徴とする付記8記載の生成方法。
(付記10)
前記プロセッサは、生成されたシグネチャを格納するシグネチャ・レジスタを複数備え、
命令実行時の状態により、前記生成されたシグネチャを格納するレジスタを前記複数のシグネチャ・レジスタから選択して格納することを特徴とする付記8または付記9記載のシグネチャの生成方法。
(付記11)
命令実行がプログラム順序に関係なく行われるプロセッサを複数接続して構成される多重化システムにおける検証方法であって、
それぞれの前記プロセッサは、命令が実行され、実行終了した命令の結果が前記プログラム順に並べ直されて命令実行が確定された、ということを示す完了命令情報を用いてシグネチャを生成し、
ある特定の前記プロセッサが、一定量の処理に対応してそれぞれの前記プロセッサで生成される前記シグネチャを複数以上収集し、該収集したシグネチャを比較し一致検証を行う、
ことを特徴とする多重化システムにおける検証方法。
11 プロセッサ
12 データ記憶部
13 通信路
21 リタイアユニット
22 スケジュール&命令発行ユニット
23 レジスタファイル
24 実行ユニット
25 フェッチ&デコードユニット
26 L1命令キャッシュ
27 L1データキャッシュ
28 L2キャッシュ
29 リオーダーバッファ
31 シグネチャ生成回路
32 シグネチャ有効/無効制御ビット
33 シグネチャ・レジスタ
51 命令順序保存ユニット
52 完了処理ユニット
53 リオーダーバッファ
61 メモリ書込命令抽出ユニット
81 シグネチャ生成回路
82 シグネチャ有効/無効制御ビット
83 シグネチャ・レジスタ
84 選択回路
91 命令順序保存ユニット
92 完了処理ユニット
Claims (8)
- 命令実行がプログラム順序に関係なく行われるプロセッサであって、
命令を実行し、実行終了した命令について終了情報を送信する実行手段と、
前記実行手段が送信した終了情報を受信し、実行終了した命令に対する結果を前記プログラム順に並べ直して命令実行を確定し、確定した命令について命令実行が確定したことを通知する完了命令情報を送信するリタイア手段と、
前記リタイア手段から前記完了命令情報を受信し、該完了命令情報を用いてシグネチャを生成するシグネチャ生成手段と、
を備え、
並列にアウト・オブ・オーダで実行される命令が所定量完了した後にシグネチャを取得して、検証を行うことを特徴とするプロセッサ。 - 更に、前記シグネチャ生成手段で生成されたシグネチャを格納するシグネチャ・レジスタを備え、
一定の命令数毎に前記実行手段が発生するタスクスイッチにより、前記シグネチャ・レジスタに格納された値を読み出して、比較検証することを特徴とする請求項1記載のプロセッサ。 - 前記シグネチャ生成手段は、前記完了命令情報のうち、メモリへの書き込み情報のみを抽出したという情報を用いてシグネチャを生成することを特徴とする請求項1または請求項2記載のプロセッサ。
- 前記シグネチャ生成手段で生成されたシグネチャを格納する、複数のシグネチャ・レジスタと、
いずれの仮想マシンで実行されたか、またはいずれのプロセスで実行されたか、を示す仮想マシンIDまたはプロセスIDに基づいて、前記生成されたシグネチャをいずれの前記シグネチャ・レジスタに格納するかを選択する選択手段と、
を備えることを特徴とする請求項1記載のプロセッサ。 - 命令を実行し、実行終了した命令についての終了情報を送信する実行手段と、
前記実行手段が送信した終了情報を受信し、実行終了した命令に対する結果を前記プログラム順に並べ直して命令実行を確定し、確定した命令について命令実行が確定したことを通知する完了命令情報を送信するリタイア手段と、
前記リタイア手段から前記完了命令情報を受信し、該完了命令情報を用いてシグネチャを生成するシグネチャ生成手段と、
を備える、命令実行がプログラム順序に関係なく行われるプロセッサを複数接続して構成される多重化システムにおいて、
ある特定の前記プロセッサが、並列にアウト・オブ・オーダで実行される命令の、一定量の処理が完了後、それぞれの前記プロセッサで生成される前記シグネチャを複数以上収集し、該収集したシグネチャを比較し一致検証を行う検証手段を備えることを特徴とする多重化システム。 - 命令実行がプログラム順序に関係なく行われるプロセッサにおけるシグネチャの生成方法であって、
命令が実行され、実行終了した命令の結果が前記プログラム順に並べ直されて命令実行が確定された、ということを示す完了命令情報を用いてシグネチャを生成し、並列にアウト・オブ・オーダで実行される命令が所定量完了した後にシグネチャを取得する、
ことを特徴とするプロセッサにおけるシグネチャの生成方法。 - 前記プロセッサは、生成されたシグネチャを格納するシグネチャ・レジスタを複数備え、
命令実行時の状態により、前記生成されたシグネチャを格納するレジスタを前記複数のシグネチャ・レジスタから選択して格納することを特徴とする請求項6記載のシグネチャの生成方法。 - 命令実行がプログラム順序に関係なく行われるプロセッサを複数接続して構成される多重化システムにおける検証方法であって、
それぞれの前記プロセッサは、命令が実行され、実行終了した命令の結果が前記プログラム順に並べ直されて命令実行が確定された、ということを示す完了命令情報を用いてシグネチャを生成し、
ある特定の前記プロセッサが、並列にアウト・オブ・オーダで実行される命令の、一定量の処理が完了後、それぞれの前記プロセッサで生成される前記シグネチャを複数以上収集し、該収集したシグネチャを比較し一致検証を行う、
ことを特徴とする多重化システムにおける検証方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008085272A JP5315748B2 (ja) | 2008-03-28 | 2008-03-28 | マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 |
US12/390,894 US20090249034A1 (en) | 2008-03-28 | 2009-02-23 | Processor and signature generation method, and multiple system and multiple execution verification method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008085272A JP5315748B2 (ja) | 2008-03-28 | 2008-03-28 | マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009238056A JP2009238056A (ja) | 2009-10-15 |
JP5315748B2 true JP5315748B2 (ja) | 2013-10-16 |
Family
ID=41118914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008085272A Expired - Fee Related JP5315748B2 (ja) | 2008-03-28 | 2008-03-28 | マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090249034A1 (ja) |
JP (1) | JP5315748B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009054637A1 (de) * | 2009-12-15 | 2011-06-16 | Robert Bosch Gmbh | Verfahren zum Betreiben einer Recheneinheit |
US9256426B2 (en) * | 2012-09-14 | 2016-02-09 | General Electric Company | Controlling total number of instructions executed to a desired number after iterations of monitoring for successively less number of instructions until a predetermined time period elapse |
US9858207B2 (en) * | 2013-02-06 | 2018-01-02 | International Business Machines Corporation | Page level key-based memory protection |
US9274904B2 (en) * | 2013-06-18 | 2016-03-01 | Advanced Micro Devices, Inc. | Software only inter-compute unit redundant multithreading for GPUs |
CN106209734B (zh) * | 2015-04-30 | 2019-07-19 | 阿里巴巴集团控股有限公司 | 进程的身份认证方法和装置 |
JP2019053617A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | システムlsiおよびシステムlsiの故障検出方法 |
US11151002B2 (en) * | 2019-04-05 | 2021-10-19 | International Business Machines Corporation | Computing with unreliable processor cores |
EP4300221A1 (de) * | 2022-07-01 | 2024-01-03 | Siemens Aktiengesellschaft | Vorrichtung und verfahren zur steuerung einer prozessanlage sowie prozesssteuerungssystem |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208133A (ja) * | 1985-03-12 | 1986-09-16 | Hitachi Ltd | 仮想計算機システムにおける状態レジスタ制御装置 |
JP2500038B2 (ja) * | 1992-03-04 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・コンピュ―タ・システム、フォ―ルト・トレラント処理方法及びデ―タ処理システム |
KR100248903B1 (ko) * | 1992-09-29 | 2000-03-15 | 야스카와 히데아키 | 수퍼스칼라마이크로프로세서에서의 적재 및 저장연산처리방법 및 시스템 |
JP3088303B2 (ja) * | 1996-09-09 | 2000-09-18 | 日本電気アイシーマイコンシステム株式会社 | キャッシュ・メモリ・バンク制御装置 |
JPH1185713A (ja) * | 1997-09-09 | 1999-03-30 | Nec Corp | マルチコンピュータシステム |
US6751749B2 (en) * | 2001-02-22 | 2004-06-15 | International Business Machines Corporation | Method and apparatus for computer system reliability |
US8799706B2 (en) * | 2004-03-30 | 2014-08-05 | Hewlett-Packard Development Company, L.P. | Method and system of exchanging information between processors |
US20060020852A1 (en) * | 2004-03-30 | 2006-01-26 | Bernick David L | Method and system of servicing asynchronous interrupts in multiple processors executing a user program |
-
2008
- 2008-03-28 JP JP2008085272A patent/JP5315748B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-23 US US12/390,894 patent/US20090249034A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2009238056A (ja) | 2009-10-15 |
US20090249034A1 (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315748B2 (ja) | マイクロプロセッサおよびシグネチャ生成方法ならびに多重化システムおよび多重化実行検証方法 | |
Ray et al. | Dual use of superscalar datapath for transient-fault detection and recovery | |
CN111164578B (zh) | 核内锁步模式的错误恢复 | |
US6968476B2 (en) | Checkpointing a superscalar, out-of-order processor for error recovery | |
KR101546033B1 (ko) | Smt 기계에서 비교 및 전달 명령어를 사용한 안정적 실행 | |
US6751749B2 (en) | Method and apparatus for computer system reliability | |
CN109891393B (zh) | 使用检查器处理器的主处理器错误检测 | |
JP4603185B2 (ja) | 計算機及びその誤り回復方法 | |
US20110126051A1 (en) | Error recover within processing stages of an integrated circuit | |
US7757237B2 (en) | Synchronization of threads in a multithreaded computer program | |
US20060190702A1 (en) | Device and method for correcting errors in a processor having two execution units | |
US7467327B2 (en) | Method and system of aligning execution point of duplicate copies of a user program by exchanging information about instructions executed | |
WO2007005818A2 (en) | Reducing the uncorrectable error rate in a lockstepped dual-modular redundancy system | |
US6199171B1 (en) | Time-lag duplexing techniques | |
JP2005166057A (ja) | 障害検出コンピュータシステム | |
CN108694094B (zh) | 用于处理存储器访问操作的装置和方法 | |
US7146530B2 (en) | Targeted fault tolerance by special CPU instructions | |
Haas et al. | Fault-tolerant execution on cots multi-core processors with hardware transactional memory support | |
Osinski et al. | A survey of fault tolerance approaches on different architecture levels | |
Gao et al. | Using explicit output comparisons for fault tolerant scheduling (FTS) on modern high-performance processors | |
US20070067677A1 (en) | Program-controlled unit and method | |
JP2009238068A (ja) | 通信制御装置、通信制御方法 | |
Franklin | Incorporating fault tolerance in superscalar processors | |
US8745440B1 (en) | Computer-implemented system and method for providing software fault tolerance | |
JPH1196006A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |