JP5296417B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP5296417B2
JP5296417B2 JP2008141095A JP2008141095A JP5296417B2 JP 5296417 B2 JP5296417 B2 JP 5296417B2 JP 2008141095 A JP2008141095 A JP 2008141095A JP 2008141095 A JP2008141095 A JP 2008141095A JP 5296417 B2 JP5296417 B2 JP 5296417B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
output voltage
conversion element
node
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008141095A
Other languages
English (en)
Other versions
JP2009290569A (ja
Inventor
大介 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008141095A priority Critical patent/JP5296417B2/ja
Priority to TW098117290A priority patent/TWI432008B/zh
Priority to US12/471,843 priority patent/US8102453B2/en
Priority to CN2009102035767A priority patent/CN101593749B/zh
Publication of JP2009290569A publication Critical patent/JP2009290569A/ja
Application granted granted Critical
Publication of JP5296417B2 publication Critical patent/JP5296417B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/701Line sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767Horizontal readout lines, multiplexers or registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、入射光を電気信号に変換する光電変換装置に関する。
ファクシミリやイメージスキャナ等の画像読取装置はイメージセンサを用いている。イメージセンサは光電変換装置を用いている。光電変換装置は画素数に対応する複数個の光電変換ブロックを用いている。図5は、従来の光電変換ブロックを示す回路図である。
光電変換ブロック50は、信号φR用端子(図示せず)、信号φT用端子(図示せず)、信号φSCH用端子(図示せず)及びノードC〜Fを有する。また、光電変換ブロック50は、光電変換素子51、リセットスイッチ52、アンプ53、転送スイッチ54、容量55、ドライバ回路56及びチャンネル選択スイッチ57を有する。なお、ノードEは、共通読出線(図示せず)に接続される。
信号φRがハイになり、リセットスイッチ52がオンすることにより、光電変換素子51の出力電圧はリセット電圧Vrstにリセットされる。信号φTがハイになり、転送スイッチ54がオンすることにより、この受光前のリセット電圧Vrstはアンプ53で増幅されて容量55に転送されて蓄積される。蓄積後に、信号φTがローになり、転送スイッチ54はオフする。信号φSCHがハイになり、チャンネル選択スイッチ57がオンすることにより、容量55に蓄積された受光前のアンプ53の出力電圧(リセット電圧Vrst)が共通読出線に読み出される。
出力電圧をリセット電圧Vrstにリセットされた光電変換素子51は、入射光を受光すると、受光された光量に基づき、出力電圧を低くする。光電変換素子51が所定時間受光すると、信号φTがハイになり、転送スイッチ54がオンすることにより、この受光後の出力電圧はアンプ53で増幅されて容量55に転送されて蓄積される。蓄積後に、信号φTがローになり、転送スイッチ54はオフする。信号φSCHがハイになり、チャンネル選択スイッチ57がオンすることにより、容量55に蓄積された受光後のアンプ53の出力電圧(光電変換素子51の出力電圧)が共通読出線に読み出される。
上記のように、光電変換装置は、受光前のリセット電圧Vrstと受光後の出力電圧との差分電圧を検出し、画像の読み取りを行う(例えば、特許文献1参照)。
ここで、近年、画像の読み取りが高速で行われるように、例えば、画像の読み取りが2倍速で行われるように、共通読出線が2本用意され、複数個の光電変換ブロック50のノードEが一の共通読出線と他の共通読出線とに交互に接続されてパラレル出力を行うことがある。
また、画像の解像度切換が実現されるように、例えば、50%の解像度と100%の解像度とが切り換えられるように、複数個の光電変換ブロック50のチャンネル選択スイッチ57が1個ずつオンしていくモードと、2個ずつオンしていって隣り合う2個の光電変換ブロック50のノードEの電圧が同一の共通読出線で平均化されるモードと、の2個のモードが設けられることがある。
特開2004−282716号公報
しかし、前者の画像の高速読み取りが実現されると、隣り合う2個の光電変換ブロック50のノードEの接続先の共通読出線は異なる。よって、これらのノードEの電圧は同一の共通読出線で平均化されることができないので、後者の画像の解像度切換は実現されない。
本発明は、このような課題に鑑みてなされ、画像の高速読み取り及び解像度切換を両立できる光電変換装置を提供する。
本発明は、上記課題を解決するため、以下のような構成とした。
複数個の光電変換ブロックと、前記複数個の光電変換ブロックに接続され解像度を制御する複数本の共通制御線と、前記複数個の光電変換ブロックの出力端子に接続され高速読み出しを可能にする複数本の共通読出線と、を備え、入射光を電気信号に変換する光電変換装置であって、
前記光電変換ブロックは、
受光した光量に基づき、出力電圧を変化させる光電変換素子と、
オンすることにより、前記光電変換素子の出力電圧をリセット電圧にリセットするリセットスイッチと、
前記光電変換素子の出力電圧に基づいた電圧を蓄積する容量と、
前記光電変換素子と前記容量の間に設けられ、前記光電変換素子の出力電圧に基づいた電圧を転送する第1転送スイッチ及び第2転送スイッチと、
前記第1転送スイッチと前記第2転送スイッチの間に設けられ、他の光電変換ブロックの前記光電変換素子の出力電圧に基づいた電圧を受信する受信端子と、
前記光電変換素子の出力電圧に基づいた電圧を他の光電変換ブロックに送信する送信端子と、
前記光電変換素子と前記送信端子の間に設けられた送信用スイッチと、
前記容量に蓄積された電圧を共通読出線に読み出すチャンネル選択スイッチと、
を備えることを特徴とする光電変換装置。
本発明では、光電変換装置が複数本の共通読出線を備えるので、その分、パラレル出力が行われ、画像の読み取りが高速で行われる。
また、光電変換ブロックは他の光電変換ブロックと通信できるので、隣り合う複数個の光電変換ブロックの出力端子の接続先の共通読出線が同一になることができる。よって、これらの出力端子の電圧は同一の共通読出線で平均化されることができるので、画像の解像度切換が実現される。
以下、本発明の実施形態を、図面を参照して説明する。
まず、光電変換ブロックの構成について説明する。図1は、光電変換ブロックを示す回路図である。図2は、光電変換ブロックを示す回路図である。
[要素]
光電変換ブロック10は、信号φR用端子(図示せず)、信号φA用端子(図示せず)、信号φB用端子(図示せず)、信号φT用端子(図示せず)、信号φSCH用端子(図示せず)及びノードA〜Fを有する。また、光電変換ブロック10は、光電変換素子11、リセットスイッチ12、アンプ13、転送スイッチ14、送信用スイッチ15、転送スイッチ16、容量17、ドライバ回路18及びチャンネル選択スイッチ19を有する。
[要素の接続状況]
光電変換素子11は、ノードCと接地端子との間に設けられる。リセットスイッチ12は、ノードCとノードFとの間に設けられる。アンプ13は、入力端子をノードCに接続され、出力端子をノードAに転送スイッチ14を介して接続され、さらに、出力端子を
ノードBに送信用スイッチ15を介して接続される。転送スイッチ16は、ノードAとノードDとの間に設けられる。容量17は、ノードDと接地端子との間に設けられる。ドライバ回路18は、入力端子をノードDに接続され、出力端子をノードEにチャンネル選択スイッチ19を介して接続される。なお、ノードEは、一の共通読出線(図示せず)または他の共通読出線(図示せず)に接続される。
[光電変換素子11内部]
光電変換素子11は、フォトダイオードである。フォトダイオードは、アノードを接地端子に接続され、カソードをノードCに接続される。
また、光電変換素子11aは、図2に示すように、フォトトランジスタであっても良い。フォトトランジスタは、ベースをノードFにリセットスイッチ12を介して接続され、エミッタをノードCに接続され、コレクタを接地端子に接続される。この時、アンプ13は、削除される。
[ドライバ回路18内部]
ドライバ回路18は、ソースフォロア回路であり、NMOSトランジスタを有する。NMOSトランジスタは、ゲートをノードDに接続され、ソースをノードEにチャンネル選択スイッチ19を介して接続され、ドレインを電源端子に接続される。
また、ドライバ回路18は、図示しないが、バッファ回路でも良く、アンプを有しても良い。アンプは、バッファ接続される。
次に、光電変換ブロック10の動作について説明する。
[信号φAがハイになり、転送スイッチ14がオンし、信号φBがローになり、送信用スイッチ15がオフする時の動作(動作1)]
信号φRがハイになり、リセットスイッチ12がオンすることにより、光電変換素子11の出力電圧はリセット電圧Vrstにリセットされる。信号φTがハイになり、転送スイッチ16がオンすることにより、この受光前のリセット電圧Vrstはアンプ13で増幅されて容量17に転送されて蓄積される。蓄積後に、信号φTがローになり、転送スイッチ16はオフする。信号φSCHがハイになり、チャンネル選択スイッチ19オンすることにより、容量17に蓄積された受光前のアンプ13の出力電圧(リセット電圧Vrst)が一の共通読出線または他の共通読出線に読み出される。
出力電圧をリセット電圧Vrstにリセットされた光電変換素子11は、入射光を受光すると、受光された光量に基づき、出力電圧を低くする。光電変換素子11が所定時間受光すると、信号φTがハイになり、転送スイッチ16がオンすることにより、この受光後の出力電圧はアンプ13で増幅されて容量17に転送されて蓄積される。蓄積後に、信号φTがローになり、転送スイッチ16はオフする。信号φSCHがハイになり、チャンネル選択スイッチ19がオンすることにより、容量17に蓄積された受光後のアンプ13の出力電圧(光電変換素子11の出力電圧)が一の共通読出線または他の共通読出線に読み出される。
上記のように、光電変換装置は、受光前のリセット電圧Vrstと受光後の出力電圧との差分電圧を検出し、画像の読み取りを行う。
[信号φAがローになり、転送スイッチ14がオフし、信号φBがハイになり、送信
用スイッチ15がオンする時の動作(動作2)]
信号φRがハイになり、リセットスイッチ12がオンすることにより、光電変換素子11の出力電圧はリセット電圧Vrstにリセットされる。この受光前のリセット電圧Vrstはアンプ13で増幅されてノードBから出力する。
出力電圧をリセット電圧Vrstにリセットされた光電変換素子11は、入射光を受光すると、受光された光量に基づき、出力電圧を低くする。光電変換素子11が所定時間受光すると、この受光後の出力電圧はアンプ13で増幅されてノードBから出力する。
次に、光電変換装置の構成について説明する。図3は、光電変換装置を示す回路図である。
[要素]
光電変換装置は、画素数に対応する複数個の光電変換ブロック10を備える。また、光電変換装置は、共通読出線20、共通読出線30、共通制御線40及び共通制御線50を備える。ここで、図3上、左端から4個の光電変換ブロック10を左端から順番に第一〜第四の光電変換ブロック10を呼ぶ。
[要素の接続状況]
第一の光電変換ブロック10は、信号φA端子を共通制御線40に接続され、信号φB端子を共通制御線50に接続され、ノードAとノードBとを相互に接続し、ノードEを共通読出線20に接続される。第二の光電変換ブロック10は、信号φA端子を共通制御線50に接続され、信号φB端子を共通制御線40に接続され、ノードAを第三の光電変換ブロック10のノードBに接続され、ノードBを第三の光電変換ブロック10のノードAに接続され、ノードEを共通読出線30に接続される。第三の光電変換ブロック10は、信号φA端子を共通制御線50に接続され、信号φB端子を共通制御線40に接続され、ノードEを共通読出線20に接続される。第四の光電変換ブロック10は、信号φA端子を共通制御線40に接続され、信号φB端子を共通制御線50に接続され、ノードAとノードBとを相互に接続し、ノードEを共通読出線30に接続される。全ての複数個の光電変換ブロック10において、上記の接続状況が繰り返される。
転送スイッチ14及びノードA、及び、送信用スイッチ15及びノードBの機能]
オフした転送スイッチ14及びノードAは、他の光電変換ブロック10のアンプ13の出力電圧を他の光電変換ブロック10から受信する。オンした送信用スイッチ15及びノードBは、この光電変換ブロック10のアンプ13の出力電圧を他の光電変換ブロック10に送信する。
[共通制御線40及び共通制御線50の機能]
共通制御線40及び共通制御線50は、複数個の光電変換ブロック10における転送スイッチ14及び送信用スイッチ15を制御し、光電変換装置の解像度を制御する。具体的には、共通制御線40の電圧がハイになって共通制御線50の電圧がローになると、転送スイッチ14がオフになって送信用スイッチ15がオンになり、光電変換装置の解像度は50%になる。共通制御線40の電圧がローになって共通制御線50の電圧がハイになると、転送スイッチ14がオンになって送信用スイッチ15がオフになり、光電変換装置の解像度は100%になる。
次に、光電変換装置の動作について説明する。
共通制御線40の電圧がハイになり、共通制御線50の電圧がローになる時の動作(動作A)]
この時、第一及び第四の光電変換ブロック10は上記の動作1を行い、第二〜第三の光電変換ブロック10は上記の動作2を行う。各光電変換ブロック10の信号φSCHは、各光電変換ブロック10のチャンネル選択スイッチ19が4個ずつオンしていくよう制御される。
すると、第一の光電変換ブロック10のアンプ13の出力電圧は、第一の光電変換ブロック10のノードEから出力する。また、第二の光電変換ブロック10のアンプ13の出力電圧は、転送スイッチ14がオフであるので、第二の光電変換ブロック10のノードEから出力せず、送信用スイッチ15がオンであるので、第三の光電変換ブロック10のノードEから出力する。よって、隣り合う2個の第一〜第二の光電変換ブロック10のノードEの電圧が共通読出線20で平均化される。
また、第三の光電変換ブロック10のアンプ13の出力電圧は、転送スイッチ14がオフであるので、第三の光電変換ブロック10のノードEから出力せず、送信用スイッチ15がオンであるので、第二の光電変換ブロック10のノードEから出力する。また、第四の光電変換ブロック10のアンプ13の出力電圧は、第四の光電変換ブロック10のノードEから出力する。よって、隣り合う2個の第三〜第四の光電変換ブロック10のノードEの電圧が共通読出線30で平均化される。
つまり、光電変換装置の解像度は、50%になる。
共通制御線40の電圧がローになり、共通制御線50の電圧がハイになる時の動作(動作B)]
この時、第一〜第四の光電変換ブロック10は上記の動作1を行う。各光電変換ブロック10の信号φSCHは、各光電変換ブロック10のチャンネル選択スイッチ19が2個ずつオンしていくよう制御される。
つまり、光電変換装置の解像度は、動作Aよりも良くなり、100%になる。
このようにすると、光電変換装置が複数本の共通読出線を備えるので、その分、パラレル出力が行われ、画像の読み取りが高速で行われる。
また、光電変換ブロック10は他の光電変換ブロック10と通信できるので、隣り合う複数個の光電変換ブロック10のノードEの接続先の共通読出線が同一になることができる。よって、これらのノードEの電圧は同一の共通読出線で平均化されることができるので、画像の解像度切換が実現される。
なお、各光電変換ブロック10内部にドライバ回路18がそれぞれ設けられているが、これらのドライバ回路18が削除されても良い。この時、ドライバ回路は、図示しないが、共通読出線20及び共通読出線30に挿入される。
また、上記の説明では、共通読出線が2本あって解像度は2種類存在するが、これに限定されない。この時、光電変換装置の共通制御線の本数、及び、光電変換装置の共通読出線の本数が適宜回路設計される。
また、複数個の光電変換ブロック10のノードEは、共通読出線20と共通読出線30とに交互に接続されてパラレル出力を行っているが、図4に示すように、1本の共通読出線に接続されてシリアル出力を行っても良い。この時、各光電変換ブロック10において、ノードAとノードBとは接続される。
また、上記の光電変換装置は、ラインイメージセンサやエリアイメージセンサに用いられる。
また、図1では、ノードCと接地端子との間にフォトダイオードが設けられ、光電変換素子11は入射光を受光すると受光された光量に基づいて出力電圧を低くする。しかし、図示しないが、電源端子とノードCとの間にフォトダイオードが設けられ、光電変換素子11は入射光を受光すると受光された光量に基づいて出力電圧を高くしても良い。
また、図2では、ノードCと接地端子との間にフォトトランジスタが設けられ、光電変換素子11aは入射光を受光すると受光された光量に基づいて出力電圧を低くする。しかし、図示しないが、電源端子とノードCとの間にフォトトランジスタが設けられ、光電変換素子11aは入射光を受光すると受光された光量に基づいて出力電圧を高くしても良い。
光電変換ブロックを示す回路図である。 光電変換ブロックを示す回路図である。 光電変換装置を示す回路図である。 光電変換装置を示す回路図である。 従来の光電変換ブロックを示す回路図である。
符号の説明
A〜F……ノード 11……光電変換素子
12……リセットスイッチ 13……アンプ
14……受信用スイッチ 15……送信用スイッチ
16……転送スイッチ 17……容量
18……ドライバ回路 19……チャンネル選択スイッチ

Claims (1)

  1. 複数個の光電変換ブロックと、前記複数個の光電変換ブロックに接続され解像度を制御する複数本の共通制御線と、前記複数個の光電変換ブロックの出力端子に接続され高速読み出しを可能にする複数本の共通読出線と、を備え、入射光を電気信号に変換する光電変換装置であって
    前記光電変換ブロックは、
    受光した光量に基づき、出力電圧を変化させる光電変換素子と、
    オンすることにより、前記光電変換素子の出力電圧をリセット電圧にリセットするリセットスイッチと、
    前記光電変換素子の出力電圧に基づいた電圧を蓄積する容量と、
    前記光電変換素子と前記容量の間に設けられ、前記光電変換素子の出力電圧に基づいた電圧を転送する第1転送スイッチ及び第2転送スイッチと、
    前記第1転送スイッチと前記第2転送スイッチの間に設けられ、他の光電変換ブロックの前記光電変換素子の出力電圧に基づいた電圧を受信する受信端子と、
    前記光電変換素子の出力電圧に基づいた電圧を他の光電変換ブロックに送信する送信端子と、
    前記光電変換素子と前記送信端子の間に設けられた送信用スイッチと、
    前記容量に蓄積された電圧を共通読出線に読み出すチャンネル選択スイッチと
    備えることを特徴とする光電変換装置。
JP2008141095A 2008-05-29 2008-05-29 光電変換装置 Expired - Fee Related JP5296417B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008141095A JP5296417B2 (ja) 2008-05-29 2008-05-29 光電変換装置
TW098117290A TWI432008B (zh) 2008-05-29 2009-05-25 Photoelectric conversion device
US12/471,843 US8102453B2 (en) 2008-05-29 2009-05-26 Photoelectric converter
CN2009102035767A CN101593749B (zh) 2008-05-29 2009-05-27 光电转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008141095A JP5296417B2 (ja) 2008-05-29 2008-05-29 光電変換装置

Publications (2)

Publication Number Publication Date
JP2009290569A JP2009290569A (ja) 2009-12-10
JP5296417B2 true JP5296417B2 (ja) 2013-09-25

Family

ID=41379311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141095A Expired - Fee Related JP5296417B2 (ja) 2008-05-29 2008-05-29 光電変換装置

Country Status (4)

Country Link
US (1) US8102453B2 (ja)
JP (1) JP5296417B2 (ja)
CN (1) CN101593749B (ja)
TW (1) TWI432008B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4047028B2 (ja) * 2002-02-21 2008-02-13 セイコーインスツル株式会社 イメージセンサー
JP2004228874A (ja) * 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP4146365B2 (ja) * 2003-02-26 2008-09-10 セイコーインスツル株式会社 光電変換装置及び駆動方法
US7471327B2 (en) * 2004-01-21 2008-12-30 Xerox Corporation Image sensor array with variable resolution and high-speed output
JP4124203B2 (ja) * 2005-02-04 2008-07-23 三菱電機株式会社 リニアイメージセンサの光電変換回路

Also Published As

Publication number Publication date
CN101593749B (zh) 2013-02-06
JP2009290569A (ja) 2009-12-10
CN101593749A (zh) 2009-12-02
TW201012195A (en) 2010-03-16
US8102453B2 (en) 2012-01-24
TWI432008B (zh) 2014-03-21
US20090295957A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
US9781278B2 (en) Solid-state image sensor and image reading apparatus
JP4937380B2 (ja) Cmosイメージセンサー
US8477224B2 (en) Solid-state imaging apparatus
KR101027664B1 (ko) 고체 촬상 장치 및 전자 정보 기기
US20140263964A1 (en) CMOS Image Sensor with Column-wise Selective Charge-Domain Binning
US20090225212A1 (en) Photoelectric conversion apparatus and image sensing system using the same
KR102503871B1 (ko) 촬상 소자 및 촬상 장치
CN102469274A (zh) 固态图像拾取装置
JPWO2013018293A1 (ja) 固体撮像装置及びスイッチング回路
KR100842513B1 (ko) 고체촬상장치
KR100823173B1 (ko) 씨모스 이미지 센서
JP5112685B2 (ja) Cmosイメージセンサ
JP4666383B2 (ja) 増幅型固体撮像装置および電子情報機器
KR100691023B1 (ko) 능동 화소 센서 어레이
JP2007166320A (ja) 固体撮像装置及びその駆動方法
CN103681716A (zh) 图像拾取装置、图像拾取装置的驱动方法和图像拾取系统
KR100744134B1 (ko) Cmos 이미지 센서 및 그 구동방법
JP5296417B2 (ja) 光電変換装置
KR101168610B1 (ko) 고체 촬상 장치 및 전자 정보 기기
US8059319B2 (en) Solid-state imaging apparatus
JP4006111B2 (ja) 固体撮像装置
US20050151867A1 (en) Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement
KR100707075B1 (ko) 이미지 센서의 이중 상관 샘플링 회로
JP2010278746A (ja) 固体撮像素子および電子情報機器
KR101029619B1 (ko) Cmos 이미지 센서

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Ref document number: 5296417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees