JP5295638B2 - TV camera - Google Patents

TV camera Download PDF

Info

Publication number
JP5295638B2
JP5295638B2 JP2008133964A JP2008133964A JP5295638B2 JP 5295638 B2 JP5295638 B2 JP 5295638B2 JP 2008133964 A JP2008133964 A JP 2008133964A JP 2008133964 A JP2008133964 A JP 2008133964A JP 5295638 B2 JP5295638 B2 JP 5295638B2
Authority
JP
Japan
Prior art keywords
flash
video
frame
value
representative value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008133964A
Other languages
Japanese (ja)
Other versions
JP2009284199A (en
Inventor
春樹 貞廣
仁人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ikegami Tsushinki Co Ltd
Original Assignee
Ikegami Tsushinki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ikegami Tsushinki Co Ltd filed Critical Ikegami Tsushinki Co Ltd
Priority to JP2008133964A priority Critical patent/JP5295638B2/en
Publication of JP2009284199A publication Critical patent/JP2009284199A/en
Application granted granted Critical
Publication of JP5295638B2 publication Critical patent/JP5295638B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Studio Devices (AREA)

Description

本発明は、撮像信号を記録するハードディスクなどの記録媒体が装着されるテレビカメラに関し、詳しくはテレビカメラでの撮影時、静止画カメラによるフラッシュ映像が被写体映像に含まれる場合、撮像信号にフラッシュに関するデータを併せて記録媒体に記録するようにしたテレビカメラに関する。   The present invention relates to a television camera to which a recording medium such as a hard disk for recording an imaging signal is mounted. Specifically, when a flash video from a still image camera is included in a subject video when shooting with the television camera, the imaging signal relates to a flash. The present invention relates to a television camera that records data on a recording medium.

テレビ放送の報道番組の制作では、テレビカメラで取材した映像が記録された記録媒体が編集部に持ち込まれ、事件の発生を逸早く報道するべく、記録媒体に記録された映像データの編集作業を短時間に確実に行わねばならない。テレビ放送の報道番組では、静止画カメラによるフラッシュが炊かれる映像を視聴することがある。フラッシュが炊かれる映像が報道の核心部分であることが多い。例えば、カメラマンの静止画カメラによるフラッシュが炊かれた映像には、車両に乗った事件の容疑者の顔が一舜確認できることがあるし、また、謝罪会見などでもフラッシュが炊かれる映像がよく見られる。このようなフラッシュが炊かれた映像は報道或いは事件の核心部分を撮影した部分であり、新聞報道にもよく利用される場面でもある。   In the production of TV broadcast news programs, a recording medium with video recorded by a TV camera is brought into the editorial department, and editing of the video data recorded on the recording medium is shortened in order to quickly report the occurrence of the incident. It must be done reliably on time. In a television broadcast news program, you may watch a video that uses a still camera. In many cases, the video where the flash is cooked is the core of the report. For example, an image of a cameraman's still image camera with a flash can be used to confirm the face of the suspect in the incident on the vehicle. It is done. Such a video with a flash is a part where the core part of the news or incident was filmed, and it is also a scene often used for newspaper reports.

報道番組では、事件などの取材でテレビカメラで撮影した映像を記録媒体に記録し、この記録媒体の映像データを利用して放送用に編集し放送している。放送する映像データは、記録媒体に記録されているそのものが使用されている。事件などでは、放送用映像信号にフラッシュ映像が入り込むことが多いので、編集作業では事件の核心部分を撮影した映像をフラッシュ映像で判別することができる。   In a news program, a video taken by a television camera during an incident or the like is recorded on a recording medium, and the video data of the recording medium is used for editing and broadcasting. The video data to be broadcast is recorded on a recording medium. In incidents and the like, flash video often enters broadcast video signals. Therefore, in editing work, it is possible to discriminate the video of the core part of the incident from the flash video.

フラッシュ映像から編集作業が可能な映像生成装置がある。従来のフラッシュ映像から核心部分を選択する映像生成装置は、図9に示すように、フラッシュ映像のみを抽出可能な周囲状況を撮影するためのテレビカメラ1と、被写体を撮影する放送用のテレビカメラ3とが備えられ、前者のテレビカメラ1が撮影した映像をフラッシュ量解析部2で解析しフラッシュ映像と判定してトリガを発生し、トリガの発生タイミングで放送用のテレビカメラ3で撮影した核心部分の映像を代表静止映像生成部4で生成する技術があり、相撲競技、サッカーなどのスポーツ競技の中継放送に有効である(例えば、特許文献1参照)。   There is a video generation device that can perform editing work from a flash video. As shown in FIG. 9, a conventional video generation apparatus for selecting a core part from a flash video has a television camera 1 for photographing a surrounding situation in which only the flash video can be extracted, and a broadcast television camera for photographing a subject. 3, the video captured by the former television camera 1 is analyzed by the flash amount analysis unit 2, is determined to be a flash video, a trigger is generated, and the core is captured by the broadcast television camera 3 at the trigger generation timing. There is a technique for generating a partial video by the representative still video generation unit 4, which is effective for broadcast broadcasting of sports competitions such as sumo competition and soccer (for example, see Patent Document 1).

特開2002−238010号公報JP 2002-238010 A

通常、報道番組を放送する前には、報道カメラマンが撮影した映像を記録した記録媒体から再生し、事件などの核心部分のフラッシュ映像がどの部分であるかを映像データの全部に目を通し確認しており、核心部分の映像の判定に時間を要し、限られた時間内で検索するのは容易ではなかった。上述の映像生成装置は、フラッシュの頻度からフラッシュ映像を解析して核心部分を検索するものであり、相撲などのスポーツ中継などでは、フラッシュが一斉に炊かれる場面があり、このような場合の映像ではフラッシュによる白色部分の輝度が高輝度になり、映像生成装置のフラッシュ量解析部で容易に判定することができる。例えば、スポーツ中継をするためのテレビカメラに加えて、周囲の状況を撮影するテレビカメラを用意し、後者のテレビカメラで観客席を撮影することによりフラッシュが各所で炊かれる映像を撮影することができ、この映像から重要な場面をピックアップして編集することができる。しかし、記者会見や事件などでは、フラッシュが単発でそれ程の頻度でもなく疎らに炊かれる場合もある。従来の映像生成装置では、フラッシュによる白色部分の輝度が顕著となる部分をフラッシュ量解析部で解析するものであり、フラッシュが単発であったり、疎らに炊かれる場合は困難な場合があった。即ち、フラッシュは瞬時であり、フラッシュ映像が1フレームなどに記録されている場合、フラッシュ量解析部では極短い時間のフラッシュ映像を検索するのは困難な場合があり、従来の映像生成装置のフラッシュ量解析部などで解析するのは困難であった。   Usually, before broadcasting a news program, you can play back the video taken by the news cameraman from the recording medium and check the whole video data to see which part is the flash video of the core part of the incident. Therefore, it takes time to determine the image of the core part, and it is not easy to search within a limited time. The above-mentioned video generation device analyzes the flash video based on the frequency of the flash and searches for the core part. In sports broadcasts such as sumo, there are scenes where the flash is cooked all at once. Then, the brightness of the white part due to the flash becomes high, and can be easily determined by the flash amount analysis unit of the video generation device. For example, in addition to a television camera for sports broadcasting, a television camera that captures the surrounding situation is prepared, and by shooting the audience seats with the latter television camera, it is possible to shoot images where the flash is cooked in various places. You can pick up and edit important scenes from this video. However, at press conferences and incidents, flashes are often produced sparsely and not so often. In the conventional video generation device, a portion where the brightness of the white portion due to the flash is noticeable is analyzed by the flash amount analysis unit, and it may be difficult if the flash is single shot or sparsely cooked. That is, the flash is instantaneous, and when the flash video is recorded in one frame or the like, it may be difficult for the flash amount analysis unit to search for the flash video for a very short time. It was difficult to analyze with a quantity analysis unit.

本発明は上記課題に鑑みてなされたものであり、映像信号をフラッシュメモリやハードディスクなどの記録媒体に記録する際にフラッシュに関するデータを作成し、映像信号と共に併せて記録するようにし、スタジオ等での編集作業を容易とすることができる記録媒体を有するテレビカメラを提供することを目的とする。   The present invention has been made in view of the above problems. When recording a video signal on a recording medium such as a flash memory or a hard disk, data relating to the flash is created and recorded together with the video signal. An object of the present invention is to provide a television camera having a recording medium that can facilitate the editing operation.

本発明は上記課題を達成したものであり、請求項1の発明は、固体撮像素子からの映像信号を処理し映像データを出力する映像信号処理手段と、
該映像信号処理手段が出力する映像データに静止画カメラによるフラッシュ映像が含まれているか否かを検出し、該フラッシュ映像が含まれている場合は該映像データをフラッシュ有りとするトリガー信号を出力するフラッシュ判別手段と、
該フラッシュ判別手段からの前記トリガー信号により、前記映像データのフラッシュ情報を作成して該映像データと共に出力する記録制御手段と、
該記録制御手段からの出力を記録する記録媒体と、
入力フレームの画素と該入力フレームの画素より1つ前の画素の演算値とを加算する加算器と、
該加算器の出力を二分の一にするシフト演算器とを備え、
前記フラッシュ判別手段は連続する3フレーム映像の各フレーム代表値を前記加算器と前記シフト演算器とから構成する演算手段により算出し、該連続する3フレームにおける2フレーム毎の該フレーム代表値の差分値を所定値と比較して前記フラッシュ映像の有無を検出することを特徴とするテレビカメラである。
The present invention achieves the above-mentioned problems, and the invention of claim 1 is a video signal processing means for processing a video signal from a solid-state imaging device and outputting video data;
Detects whether or not the video data output by the video signal processing means includes a flash video from a still image camera, and if the flash video is included, outputs a trigger signal indicating that the video data is flashed Flash discrimination means to
Recording control means for creating flash information of the video data and outputting together with the video data by the trigger signal from the flash discrimination means;
A recording medium for recording the output from the recording control means;
An adder for adding the pixel of the input frame and the calculated value of the pixel immediately before the pixel of the input frame;
A shift computing unit that halves the output of the adder ;
The flash discriminating means calculates each frame representative value of the continuous three-frame video by an arithmetic means comprising the adder and the shift arithmetic unit, and the difference between the frame representative values for every two frames in the three consecutive frames. A television camera characterized in that the presence or absence of the flash video is detected by comparing a value with a predetermined value.

請求項1の発明では、固体撮像素子からの映像信号を処理し映像データを出力する映像信号処理手段と、
該映像信号処理手段が出力する映像データに静止画カメラによるフラッシュ映像が含まれているか否かを検出し、該フラッシュ映像が含まれている場合は該映像データをフラッシュ有りとするトリガー信号を出力するフラッシュ判別手段と、
該フラッシュ判別手段からの前記トリガー信号により、前記映像データのフラッシュ情報を作成して該映像データと共に出力する記録制御手段と、
該記録制御手段からの出力を記録する記録媒体と、
入力フレームの画素と該入力フレームの画素より1つ前の画素の演算値とを加算する加算器と、
該加算器の出力を二分の一にするシフト演算器とを備え、
前記フラッシュ判別手段は連続する3フレーム映像の各フレーム代表値を前記加算器と前記シフト演算器とから構成する演算手段により算出し、該連続する3フレームにおける2フレーム毎の該フレーム代表値の差分値を所定値と比較して前記フラッシュ映像の有無を検出することを特徴とするテレビカメラであるので、記録媒体に映像データに加えてフラッシュ情報が記録されることにより、放送前の編集作業において、フラッシュ情報からフラッシュを含む映像データ(フラッシュ映像)を容易に検索することができ、核心部分の映像を簡単に検索することができ、編集作業を効率的に処理することができる利点がある。また、フラッシュ判別を隣接フレーム間で判別する場合に比べて精度が向上し、さらにフレーム代表値を所定値として判別しているため、判別時間が短いという利点がある。
In the invention of claim 1, video signal processing means for processing a video signal from the solid-state imaging device and outputting video data;
Detects whether or not the video data output by the video signal processing means includes a flash video from a still image camera, and if the flash video is included, outputs a trigger signal indicating that the video data is flashed Flash discrimination means to
Recording control means for creating flash information of the video data and outputting together with the video data by the trigger signal from the flash discrimination means;
A recording medium for recording the output from the recording control means;
An adder for adding the pixel of the input frame and the calculated value of the pixel immediately before the pixel of the input frame;
A shift computing unit that halves the output of the adder ;
The flash discriminating means calculates each frame representative value of the continuous three-frame video by an arithmetic means comprising the adder and the shift arithmetic unit, and the difference between the frame representative values for every two frames in the three consecutive frames. Since the television camera is characterized in that the presence or absence of the flash video is detected by comparing the value with a predetermined value, the flash information is recorded on the recording medium in addition to the video data. The video data including the flash (flash video) can be easily searched from the flash information, the video of the core part can be easily searched, and the editing work can be processed efficiently. Further, the accuracy is improved as compared with the case where the flash determination is performed between adjacent frames, and the frame representative value is determined as a predetermined value, so that the determination time is short.

さらに、前記各フレームの代表値は、入力フレームの画素と該入力フレームの画素より1つ前の画素の演算値とを加算する加算器と、該加算器の出力を二分の一にするシフト演算器とから構成する演算手段で算出することを特徴としているので、1フレームの代表値を加算器とシフト演算器とにより算出することにより、フレームの全画素の平均値を求めるよりも処理時間が短縮できるし、演算に使用する部品数も少なくできるため、全体にコンパクトに構成することができる利点があり、また、現用のテレビカメラにも部品の追加が少なくて実施可能である利点がある。 Further , the representative value of each frame includes an adder that adds the pixel of the input frame and the operation value of the pixel immediately before the pixel of the input frame, and a shift operation that halves the output of the adder. since the calculating means calculates the arithmetic means consists of a vessel, by calculating by the representative value of 1 frame adders and shift computing unit, processing than the average value of all pixels of the frame The time can be shortened and the number of parts used for calculation can be reduced, so there is an advantage that it can be made compact as a whole, and there is an advantage that it can be implemented with less parts added to the current TV camera. is there.

以下、本発明を実施するための最良の形態について図面を参照し説明する。なお、図1は本発明の一実施形態に係るテレビカメラのブロック図である。図2は本実施形態における2フレームによるフラッシュ判別の説明図である。図3は本実施形態における3フレームによるフラッシュ判別の説明図である。図4は図3とは異なった3フレームによるフラッシュ判別の説明図である。図5は本実施形態におけるフラッシュ判別回路の構成図である。図6は本実施形態における1フレーム代表値算出回路の構成図である。図7は本実施形態における記録媒体に記録されるフラッシュ情報の構成例を示す図である。図8は編集用データの構成例を示す図である。   The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a television camera according to an embodiment of the present invention. FIG. 2 is an explanatory diagram of flash discrimination by two frames in the present embodiment. FIG. 3 is an explanatory diagram of flash discrimination by three frames in the present embodiment. FIG. 4 is an explanatory diagram of flash discrimination by three frames different from FIG. FIG. 5 is a configuration diagram of the flash discrimination circuit in the present embodiment. FIG. 6 is a configuration diagram of a one-frame representative value calculation circuit in the present embodiment. FIG. 7 is a diagram showing a configuration example of flash information recorded on the recording medium in the present embodiment. FIG. 8 is a diagram showing a configuration example of editing data.

本実施形態は、図1に示すように、固体撮像素子11、映像系DSP(Digital Signal Processor)12、フラッシュ判別回路13、CPU14、および記録媒体15で構成されている。先ず、各部の動作について説明する。固体撮像素子11は、例えばCCD(Charge Coupled Device )である。映像系DSP12は映像系DSPは固体撮像素子11から得られた撮像信号に対してニーやガンマー処理などのテレビカメラに関する一般的な画像補整等の処理を行い、デジタル映像信号としてCPU( Central Processing Unit)14およびフラッシュ判別回路13に出力する。フラッシュ判別回路13は、映像系DSP12で得られる映像信号に対してフラッシュが含まれているか否かを判定し、含まれている場合にはフラッシュ有りとしてフラッシュトリガー信号(フラッシュ確認トリガー)をCPU14に出力する。CPU14は映像データを記録フォーマットに変換して記録媒体15に記録したり、記録媒体15からデータとして読み出したり、また、フラッシュデータを作成して編集用データとして記録媒体15に記録する。また、記録媒体15はフラッシュメモリまたはハードディスクが用いられる。   As shown in FIG. 1, this embodiment includes a solid-state imaging device 11, a video system DSP (Digital Signal Processor) 12, a flash discrimination circuit 13, a CPU 14, and a recording medium 15. First, the operation of each unit will be described. The solid-state image sensor 11 is, for example, a CCD (Charge Coupled Device). The video DSP 12 performs general processing such as knee or gamma processing on the image signal obtained from the solid-state imaging device 11 for image correction such as knee camera and gamma processing, and outputs a digital video signal as a CPU (Central Processing Unit). ) 14 and the flash discriminating circuit 13. The flash discriminating circuit 13 determines whether or not a flash is included in the video signal obtained by the video DSP 12, and if it is included, a flash trigger signal (flash confirmation trigger) is sent to the CPU 14 as having flash. Output. The CPU 14 converts the video data into a recording format and records it on the recording medium 15, reads it as data from the recording medium 15, or creates flash data and records it as editing data on the recording medium 15. The recording medium 15 is a flash memory or a hard disk.

さらに、フラッシュトリガーはフラッシュ判別回路で処理するため処理時間を有するため、フラッシュトリガーの発生した時点と入力映像データとに時間差が生じ、CPU14で処理する場合、フレーム値(又はフレームの位置情報)にマッチングが取れない。そこで、この処理時間に応じて入力映像データを遅延してフレーム番号を付与するか、或いはこの時間差による遅延時間は、概ねフラッシュ判別の処理時間であり、CPU14で映像フレーム順に付与したフレーム番号を、この遅延時間を考慮して取得し、フレーム値のマッチングを取るように制御し時間差を解消する。フレーム値はフレームの位置情報であり、撮影開始から終了までの連続する映像フレーム順に連番でフレーム番号が付与される。   Further, since the flash trigger has a processing time because it is processed by the flash discriminating circuit, there is a time difference between the time when the flash trigger occurs and the input video data. When the CPU 14 processes the frame value (or frame position information). I can't match. Therefore, the input video data is delayed in accordance with this processing time to give a frame number, or the delay time due to this time difference is roughly the processing time of the flash discrimination, and the frame number assigned by the CPU 14 in the order of the video frames is The delay time is taken into consideration, and the control is performed to match the frame values to eliminate the time difference. The frame value is frame position information, and frame numbers are given sequentially in order of consecutive video frames from the start to the end of shooting.

次に、図2を参照しフラッシュ判別回路13による判別処理について説明する。同図は連続する2フレームが示され、Nフレームはフラッシュを含まない映像データであり、N+1フレームはフラッシュ映像Fを含む映像データである。フラッシュ判別回路13がこの2フレームから以下の手順でフラッシュ有無の判別が行われる。先ず、(1)の手順とし、N+1フレームの代表値を求める。この代表値は、例えば全画素の加算平均値である。続いて、(2)の手順において、予め求められたNフレームの代表値とN+1フレームの代表値との演算処理により差分値を求める。Nフレームの代表値はNフレームの加算平均値であり、バッファ−メモリなどに一時記憶されている。次に、(3)の手順では、(2)の手順で求めた差分値が所定値より大きいか否かを判定し、差分値が所定値より大きい場合、映像データに変化があったと判定しフラッシュトリガー信号を出力する。フラッシュトリガー信号は、N+1フレームをフラッシュ有りと判別することができる。なお、フレームの全画素の加算平均値ではなく、所定フレームのフラッシュ映像Fが存在する可能性のある所定画像領域(ブロック)内の画素を加算平均し、加算平均値を算出してもよい。このようなブロック内で処理する場合、フラッシュ有無を判定する際の比較処理に要する遅延時間を短縮することができ、編集作業を素早く行うことができる。   Next, the discrimination process by the flash discrimination circuit 13 will be described with reference to FIG. The figure shows two consecutive frames, where N frame is video data not including a flash and N + 1 frame is video data including a flash video F. The flash discriminating circuit 13 discriminates the presence or absence of the flash from the two frames according to the following procedure. First, in the procedure (1), a representative value of N + 1 frames is obtained. This representative value is, for example, an average value of all pixels. Subsequently, in the procedure of (2), a difference value is obtained by calculation processing of the representative value of the N frame obtained in advance and the representative value of the N + 1 frame. The representative value of N frames is an average value of N frames, and is temporarily stored in a buffer memory or the like. Next, in the procedure (3), it is determined whether or not the difference value obtained in the procedure (2) is larger than a predetermined value. If the difference value is larger than the predetermined value, it is determined that the video data has changed. Outputs a flash trigger signal. The flash trigger signal can determine that N + 1 frame is flashed. In addition, instead of the addition average value of all the pixels of the frame, the addition average value may be calculated by averaging the pixels in the predetermined image area (block) in which the flash video F of the predetermined frame may exist. When processing is performed in such a block, the delay time required for the comparison processing when determining the presence or absence of flash can be shortened, and the editing operation can be performed quickly.

フラッシュ判別回路13は各フレームの代表値(全画素の加算平均値)を算出する代表値算出手段と、代表値算出手段で求められた代表値を順次記憶する代表値記憶手段と、N+1のフレームの代表値を算出した際、当該代表値記憶手段から前フレームであるNフレームの代表値とN+1のフレームの代表値との差分処理をし差分値を求める差分処理手段と、当該差分処理手段による差分値を所定値と比較処理して差分値が所定値より大きいか否かの判定をする比較判定手段とを備えている。(1)の手順は代表値算出手段で処理され、(2)の手順は差分処理手段で処理され、(3)の手順は比較判定手段で処理される。比較判定手段は、所定値より差分値が大きいとき判定した場合、N+1フレームはフラッシュ有りと判別すべく、フラッシュトリガー信号を出力する。また、フラッシュ判別回路13には、水平・垂直同期信号に基づいて、各手段を順次作動させてフラッシュ判別処理をしフラッシュトリガー信号を出力する制御手段が備えられている。なお、フラッシュ判別回路13がフラッシュトリガー信号を出力する場合、フレーム内にフラッシュ映像Fが有るとしフラッシュ有と判定し、所定のタイミングでフラッシュトリガー信号が出力されない場合はフラッシュ無と判定される。また、このフラッシュ有無の判定はフラッシュ判別回路13で行われるが、フラッシュ有無のコード化はフラッシュトリガー信号に基づいてCPU14で行われる。   The flash discriminating circuit 13 includes representative value calculating means for calculating a representative value (addition average value of all pixels) of each frame, representative value storing means for sequentially storing representative values obtained by the representative value calculating means, and N + 1 frames. Difference processing means for calculating a difference value between the representative value of the N frame which is the previous frame and the representative value of the N + 1 frame from the representative value storage means, and the difference processing means Comparing and determining means for comparing the difference value with a predetermined value to determine whether or not the difference value is larger than the predetermined value. The procedure (1) is processed by the representative value calculation means, the procedure (2) is processed by the difference processing means, and the procedure (3) is processed by the comparison determination means. If it is determined that the difference value is larger than the predetermined value, the comparison determination means outputs a flash trigger signal to determine that the N + 1 frame is flashed. The flash discriminating circuit 13 is provided with a control unit that sequentially operates each unit based on the horizontal / vertical synchronization signal to perform flash discrimination processing and output a flash trigger signal. When the flash discriminating circuit 13 outputs a flash trigger signal, it is determined that there is a flash video F in the frame, and it is determined that there is a flash. If the flash trigger signal is not output at a predetermined timing, it is determined that there is no flash. The determination of the presence / absence of the flash is performed by the flash discrimination circuit 13, while the encoding of the presence / absence of the flash is performed by the CPU 14 based on the flash trigger signal.

続いて、図3を参照しフレーム判別回路13による他の判別処理について説明する。同図は連続する3フレームによるフラッシュ有無の判別であり、Nフレームはフラッシュを含まない映像データであり、N+1フレーム及びN+2フレームはフラッシュ映像Fを含む映像データである。3フレームによるフレーム判別は次の手順で行われる。映像データの各フレームの代表値が所定のタイミングで求められる。この代表値は、例えば全画素の加算平均値である。先ず、フラッシュ有無の判別は、(1)の手順とし、N+1フレームの代表値を求めて保持する。続いて、(2)の手順で予め保持されているNフレームの代表値とN+1フレームの代表値との差分処理により差分値を求める。Nフレームの代表値(例えば、全画素の加算平均値)はバッファーメモリ或いはレジスタなどに一時記憶されているデータが使用される。次に、(3)の手順では、(2)の手順で求めた差分値が所定値より大きいか否かを差分値と所定値との比較処理で判定され、差分値が所定値より大きい場合、映像データに変化ありと判定し、N+1フレームはフラッシュ有りと判別できるようにフラッシュトリガー信号が出力される。続いて、(4)の手順でN+2フレームの代表値を求めて、(5)の手順において、(4)の手順で求めたN+2フレームの代表値と(3)の手順で求めたN+1フレームとの代表値との差分処理をする。(6)の手順において、(5)の手順で求めたN+1とN+2フレームの差分値が所定値より小さな値であれば、変化なしとしてN+2フレームはフラッシュ有りと判別すべく、(6)の手順ではフラッシュトリガー信号が出力される。   Next, another discrimination process by the frame discrimination circuit 13 will be described with reference to FIG. The figure shows determination of flash presence / absence by three consecutive frames, N frame is video data not including flash, and N + 1 frame and N + 2 frame are video data including flash video F. Frame discrimination by three frames is performed according to the following procedure. A representative value of each frame of the video data is obtained at a predetermined timing. This representative value is, for example, an average value of all pixels. First, the presence / absence of flash is determined by the procedure of (1), and a representative value of N + 1 frames is obtained and held. Subsequently, a difference value is obtained by a difference process between the representative value of N frame and the representative value of N + 1 frame held in advance in the procedure of (2). Data temporarily stored in a buffer memory or a register is used as a representative value of N frames (for example, an average value of all pixels). Next, in the procedure (3), whether or not the difference value obtained in the procedure (2) is larger than a predetermined value is determined by a comparison process between the difference value and the predetermined value, and the difference value is larger than the predetermined value. Then, it is determined that there is a change in the video data, and a flash trigger signal is output so that the N + 1 frame can be determined as having flash. Subsequently, the representative value of the N + 2 frame is obtained by the procedure of (4), and the representative value of the N + 2 frame obtained by the procedure of (4) and the N + 1 frame obtained by the procedure of (3) are obtained in the procedure of (5). Difference processing with the representative value of is performed. In the procedure of (6), if the difference value between the N + 1 and N + 2 frames obtained in the procedure of (5) is smaller than a predetermined value, it is determined that there is no change and the N + 2 frame is flushed. Then, a flash trigger signal is output.

なお、上記(6)の他の手順としては、記憶されているNフレームの代表値とN+2の代表値との差分処理を行って、その差分値が所定値より大きいか否かを判定し、所定値より大きいと判定された場合、変化ありとしてN+2フレームはフラッシュ有りと判別すべく、フラッシュトリガー信号が出力される。   As another procedure of the above (6), a difference process between the stored representative value of the N frame and the representative value of N + 2 is performed, and it is determined whether or not the difference value is larger than a predetermined value. When it is determined that the value is larger than the predetermined value, a flash trigger signal is output to determine that there is a change and the N + 2 frame is flashed.

また、3フレームによるフラッシュ判別方法において、図4に示すように、NフレームとN+2フレームがフラッシュを含まない映像データであり、N+1フレームがフラッシュ映像Fを含む映像データであるとする。このような場合であってもフラッシュ判別回路13は以下のような手順でフラッシュ有無の判定を行うことができる。   Further, in the flash discrimination method using three frames, as shown in FIG. 4, it is assumed that N frames and N + 2 frames are video data not including a flash, and N + 1 frames are video data including a flash video F. Even in such a case, the flash discriminating circuit 13 can determine the presence or absence of the flash in the following procedure.

先ず、(1)の手順とし、代表値算出手段によりN+1フレームの代表値を求め、(2)の手順で差分処理手段によりNフレームの代表値とN+1フレームの代表値との差分値を求める。続いて、(3)の手順に進みフラッシュ判別手段において、(2)の手順で求められた差分値が所定値より大きいか否かを判定し、差分値が所定値より大きい場合、変化ありとしてフラッシュ判別手段はフラッシュトリガー信号を出力する。即ち、隣接間のフレームに変化があり、N+1フレームはフラッシュ有りと判定することができる。続いて、(4)の手順に進み、N+2フレームの代表値を代表値算出手段により求めて(5)の手順に進み、N+1フレームの代表値とN+2フレームの代表値との差分値を差分処理手段により求めて(6)の手順に進む。(6)の手順はフラッシュ判別手段による処理であり、(5)の手順で求めた差分値が所定値より大きい値であるとが判定した場合、フラッシュトリガー信号(フレーム間に変化がありフラッシュ無しと判定)を出力しない。この場合、N+2フレームはフラッシュ無しと判定することができる。また、他の判別手段とし、NフレームとN+2フレームとの差分値を求め、その差分値が所定値より小さい場合、フレーム間の変化が無いと判定することができ、N+2フレームはフラッシュ無しと判定することができる。   First, in the procedure (1), the representative value calculation means obtains the representative value of the N + 1 frame, and in the procedure (2), the difference processing means obtains the difference value between the representative value of the N frame and the representative value of the N + 1 frame. Subsequently, the procedure proceeds to the procedure (3), and the flash discriminating unit determines whether or not the difference value obtained in the procedure (2) is larger than a predetermined value. The flash discriminating means outputs a flash trigger signal. That is, it can be determined that there is a change in the frame between adjacent neighbors and that the N + 1 frame is flashed. Subsequently, the procedure proceeds to the procedure of (4), the representative value of the N + 2 frame is obtained by the representative value calculation means, and the procedure proceeds to the procedure of (5), where the difference value between the representative value of the N + 1 frame and the representative value of the N + 2 frame is subjected to difference processing. The procedure proceeds to step (6). The procedure of (6) is processing by the flash discriminating means. When it is determined that the difference value obtained in the procedure of (5) is larger than a predetermined value, the flash trigger signal (there is a change between frames and there is no flash). Is not output. In this case, it can be determined that the N + 2 frame has no flash. Further, as another determination means, a difference value between the N frame and the N + 2 frame is obtained, and when the difference value is smaller than a predetermined value, it can be determined that there is no change between the frames, and the N + 2 frame is determined to have no flash. can do.

また、本実施形態では、最初のフレームの映像信号がフラッシュ有無を判別するための基準データとなっており、テレビカメラの電源投入時、フラッシュ無しの光景を被写体を撮影することによって、最初のフレームの映像信号をフラッシュ無しとして基準データとしてもよい。また、テレビカメラに内蔵した記憶装置に、予めフラッシュ無しの被写体映像に対応する映像信号を基準データとし記憶し、撮影開始と同時にこの記憶装置から基準データを読み出し映像信号として記録媒体に強制的に記憶し、フレーム番号1としてもよい。さらにまた、電源投入時に、フラッシュ判別回路13からフラッシュ無しの被写体映像に対応する1フレームの疑似映像信号を強制的にCPU14に出力するようにしてもよい。   In the present embodiment, the video signal of the first frame is reference data for determining whether or not the flash is present, and when the TV camera is turned on, the first frame is captured by photographing a scene without flash. The video data may be used as reference data with no flash. In addition, a video signal corresponding to a subject image without flash is stored as reference data in a storage device built in the TV camera in advance, and the reference data is read from the storage device as a video signal at the start of shooting and is forcibly stored on a recording medium. It may be stored as frame number 1. Furthermore, when the power is turned on, a one-frame pseudo video signal corresponding to a subject video without flash may be forcibly output from the flash discrimination circuit 13 to the CPU 14.

本実施形態のフラッシュ判別回路13の実施例について図5を参照し、より詳細に説明する。同図のフラッシュ判別回路13は、フレーム代表値算出器51、レジスタ52、減算器53および比較器54を含む構成であり、また、これらを制御する制御手段が備えられている。制御手段は、水平・垂直同期信号により、フレーム代表値算出器51、レジスタ52、減算器53、比較器54を1フレーム毎のタイミングで作動させて、各フレームの代表値が順次算出され、フラッシュ有無の判別が行われる。フレーム代表値算出器51は1フレーム毎の画素の代表値を算出する。代表値としては、例えば全画素を加算平均値とする。レジスタ52はフレーム代表値算出器51で算出した代表値を保持する。このレジスタ52では1フレームの代表値を保持する。減算器53は代表値の差分値の演算処理を行う。比較器54は、減算器53の出力である代表値の差分値が所定値より大きいか否かを判定する。   An example of the flash discrimination circuit 13 of this embodiment will be described in more detail with reference to FIG. The flash discriminating circuit 13 in the figure includes a frame representative value calculator 51, a register 52, a subtractor 53, and a comparator 54, and is provided with control means for controlling these. The control means operates the frame representative value calculator 51, the register 52, the subtractor 53, and the comparator 54 in accordance with the horizontal / vertical synchronization signal at the timing of each frame so that the representative value of each frame is sequentially calculated and flashed. The presence or absence is determined. The frame representative value calculator 51 calculates a pixel representative value for each frame. As a representative value, for example, all pixels are set as an average value. The register 52 holds the representative value calculated by the frame representative value calculator 51. This register 52 holds a representative value of one frame. The subtractor 53 performs a calculation process of the difference value between the representative values. The comparator 54 determines whether or not the difference value of the representative value that is the output of the subtractor 53 is greater than a predetermined value.

図5の実施形態は、2フレームの場合のフラッシュ有無の検出であるが、3フレーム以上の場合はレジスタの数を増やしてレジスタから代表値を順次読み出し、演算処理することにより、フラッシュ有無の判定が可能であり、複数フレームにも対応することができる。例えば、フレームの検出数を3フレーム以上にすることによって、フラッシュが頻繁に炊かれる記者会見などの撮影であってもフラッシュ有無の検出精度を向上させることができる。   The embodiment of FIG. 5 is detection of the presence / absence of flash in the case of 2 frames, but in the case of 3 frames or more, the number of registers is increased, representative values are sequentially read from the registers, and arithmetic processing is performed to determine whether flash is present or not. It is possible to cope with a plurality of frames. For example, by setting the number of detected frames to 3 frames or more, it is possible to improve the accuracy of detecting the presence or absence of a flash even when shooting a press conference or the like where flashes are frequently cooked.

上記実施形態では、代表値算出器による代表値の算出が全画素の加算平均値で行っており、演算量も増大し回路規模も大きくなる。図6は代表値を算出するための回路規模をよりコンパクトな構成で処理が可能な代表値算出手段51を示している。同図の代表値算出手段51は加算器61とシフト演算器62とで構成されている。加算器61は前画素の演算値と新たに入力してくる画素の演算値との加算を行い、その算出値をシフト演算器62で1ビットシフトして二分の一にする。或いは、1番目の画素は前画素がないため加算する画素を0にするか、または、最初のみ二分の一演算を行わないように制御手段により制御してもよい。このような処理は、厳密な加算平均値ではないが、平均値に近似する値が得られる。また、このような演算処理がどのフレームに対しても同様の条件で得られる代表値であり、各フレームの代表値の比較処理が可能である。何れにしても、全画素の加算平均値によるフレーム代表値算出器51は、大容量の加算器と大きな除算器が必要となるため、大規模となるが、この演算器は加算器61とシフト演算器62で構成可能であり、シンプルな構成とすることができる。また、この加算器61には水平・垂直同期信号により1フレーム毎にリセット信号が入力されてリセットされ、1フレーム毎の代表値が算出される。なお、リセット信号は制御手段に水平・垂直同期信号に同期して出力される。また、制御手段はレジスタ52、減算器53および比較器54、或いは加算器61とシフト乗算器62の各機能ブロックを制御している。In the embodiment, the representative value is calculated by the representative value calculator using the addition average value of all the pixels, so that the calculation amount is increased and the circuit scale is increased. FIG. 6 shows representative value calculation means 51 that can process a circuit scale for calculating a representative value with a more compact configuration. The representative value calculation means 51 in FIG. 1 includes an adder 61 and a shift calculator 62. The adder 61 adds the calculated value of the previous pixel and the calculated value of the newly input pixel, and shifts the calculated value by one bit by the shift calculator 62 to halve. Alternatively, since the first pixel has no previous pixel, the pixel to be added may be set to 0, or may be controlled by the control means so as not to perform a half operation only at the beginning. Such processing is not a strict addition average value, but a value approximate to the average value is obtained. Further, such arithmetic processing is a representative value obtained under the same conditions for any frame, and comparison processing of the representative value of each frame is possible. In any case, the frame representative value calculator 51 based on the average value of all pixels requires a large-capacity adder and a large divider, and thus becomes large-scale. The calculator 62 can be configured, and a simple configuration can be obtained. The adder 61 is reset by inputting a reset signal for each frame by a horizontal / vertical synchronization signal, and a representative value for each frame is calculated. The reset signal is output to the control means in synchronization with the horizontal / vertical synchronization signal. The control means controls the functional blocks of the register 52, the subtractor 53 and the comparator 54, or the adder 61 and the shift multiplier 62.

本実施形態のテレビカメラは、映像信号が記録媒体15の映像データ記憶領域に記録されるとともに各フレームのフラッシュ有無の情報が記録媒体15の映像信号とは別の記憶領域に記録される。フラッシュ有無の情報の記録形態は、図7に示したように、各フレーム順にフレーム番号が付与され、各フレーム番号に対応してフラッシュ有無が時系列順に記録媒体15の所定の記憶領域に記録される。図7の記録構成ではフレーム数が300であり、フレーム番号が1〜300まで付与され、フレーム番号1〜300の内のフレーム番号1〜150及びフレーム番号181〜300がフラッシュ無しであり、「無」と図示され、フレーム番号151〜180がフラッシュ有りであり、「有」と図示されている。フラッシュ有無の欄の「有」「無」の表示は、「有」「無」に限定することなく、記号、図形等による表示であってもよい。記憶領域には、「有」「無」に対応するコード番号が記憶され、フラッシュ有無の情報はディスプレイに表示することができる。   In the television camera of this embodiment, the video signal is recorded in the video data storage area of the recording medium 15, and the flash presence / absence information of each frame is recorded in a storage area different from the video signal of the recording medium 15. As shown in FIG. 7, the recording mode of the flash presence / absence information is assigned with frame numbers in the order of each frame, and flash presence / absence is recorded in a predetermined storage area of the recording medium 15 in chronological order corresponding to each frame number. The In the recording configuration of FIG. 7, the number of frames is 300, frame numbers from 1 to 300 are assigned, and frame numbers 1 to 150 and frame numbers 181 to 300 out of frame numbers 1 to 300 are not flashed. ”And frame numbers 151 to 180 have a flash, and“ Yes ”is shown. The display of “present” or “not present” in the flash presence / absence column is not limited to “present” or “not present”, and may be a display using symbols, figures, or the like. In the storage area, code numbers corresponding to “present” and “not present” are stored, and information on the presence or absence of flash can be displayed on the display.

また、記憶媒体15には、図8に示す構成例の編集データが記憶される。編集データは、撮影時間、フォーマット、フラッシュ数、フレーム位置情報で構成される。図8の編集データの構成例では、撮影時間が10sec、映像信号のフォーマットがMPEG−2方式であり、図7の構成例で示すと、フラッシュ数が30(フレーム番号151〜180)、フレーム位置情報がフレーム番号151〜180である。編集データの作成は、撮影終了と同時に撮影開始から終了までの編集データが自動的に記録媒体15に記録される。また、編集データには、撮影期日、撮影時間を自動的に記録するようにしてもよい。   Further, the storage medium 15 stores edit data of the configuration example shown in FIG. The edit data includes a shooting time, a format, the number of flashes, and frame position information. In the configuration example of the edit data in FIG. 8, the shooting time is 10 sec, and the format of the video signal is MPEG-2. In the configuration example in FIG. 7, the number of flashes is 30 (frame numbers 151 to 180), the frame position The information is frame numbers 151-180. In the editing data creation, editing data from the start to the end of shooting is automatically recorded on the recording medium 15 at the same time as the end of shooting. Further, the shooting date and the shooting time may be automatically recorded in the editing data.

本実施形態は、固体撮像素子11からの映像信号を処理する映像信号処理手段(映像系DSP12)と、映像信号処理手段(映像系DSP12)の出力信号に静止画カメラのフラッシュ映像が含まれているか否かを検出し、含まれている場合はフラッシュ有りとするトリガー信号を発生するフラッシュ判別手段(フラッシュ判別回路13)と、フラッシュ判別手段(フラッシュ判別回路13)からのトリガー信号により、映像信号処理手段(映像系DSP12)の出力映像データのフラッシュに関するデータを作成し、出力映像データと共に出力する記録制御手段(CPU14)と、記録制御手段(CPU14)からの出力を記録する記録媒体15とを備えたテレビカメラである。なお、フラッシュ判別手段(フラッシュ判別回路13)がトリガー信号を発生する場合、フラッシュ有りと判別し、トリガー信号を発生しない場合、フラッシュ無しと判別することができ、また、フラッシュ有無の判別はCPU14がトリガー信号の有無に基づいて判別することができる。フラッシュ判別手段(フラッシュ判別回路13)の動作タイミングは垂直・水平同期信号に対応している。フラッシュ情報に関するデータは、フラッシュの有無、クリップ内のフラッシュ数とフラッシュのフレーム番号から構成され、さらに、撮影期日、撮影時間情報等を含めてもよい。   In the present embodiment, the video signal processing means (video DSP 12) for processing the video signal from the solid-state imaging device 11 and the output signal of the video signal processing means (video DSP 12) include the flash video of the still image camera. The flash discriminating means (flash discriminating circuit 13) for generating a trigger signal indicating that there is a flash when it is included, and the video signal based on the trigger signal from the flash discriminating means (flash discriminating circuit 13). A recording control means (CPU 14) for creating data relating to flashing of output video data of the processing means (video system DSP 12) and outputting together with the output video data, and a recording medium 15 for recording output from the recording control means (CPU 14). It is a TV camera equipped. When the flash discriminating means (flash discriminating circuit 13) generates a trigger signal, it can be discriminated that there is a flash, and when no trigger signal is generated, it can be discriminated that there is no flash. The determination can be made based on the presence or absence of a trigger signal. The operation timing of the flash discriminating means (flash discriminating circuit 13) corresponds to the vertical / horizontal synchronization signal. The data related to the flash information includes the presence / absence of flash, the number of flashes in the clip, and the frame number of the flash, and may further include shooting date, shooting time information, and the like.

また、記録制御手段(CPU14)は、映像データのフレーム順にフレーム値(番号)を付与し、映像データがフレーム毎に記憶媒体15に記録されており、フラッシュ判別手段(フラッシュ判別回路13)による判定結果をフラッシュ情報として記録媒体15に記録する際に、フラッシュ判別手段の処理時間を考慮し、予め付与されたフレーム番号を取得し、所定のフレーム番号にフラッシュ情報を確実に書き込むことができる。   The recording control means (CPU 14) assigns frame values (numbers) in the order of frames of the video data, and the video data is recorded in the storage medium 15 for each frame, and is determined by the flash determination means (flash determination circuit 13). When the result is recorded on the recording medium 15 as flash information, the pre-assigned frame number can be acquired in consideration of the processing time of the flash discriminating means, and the flash information can be reliably written in a predetermined frame number.

さらに、フラッシュ判別手段(フラッシュ判別回路13)は、1フレームの代表値を算出する演算手段(フレーム代表値算出器51)と、代表値を少なくとも1フレーム間保持する保持手段(レジスタ52)と、算出した代表値と保持手段(レジスタ52)で保持されている代表値との差分値を所定値と比較処理する比較手段(比較器54)とを有する。なお、1フレームの代表値とは1フレーム全画素の加算平均値である。また、1フレームの代表値は、入力画素の演算値と当該入力画素より1つ前の画素の演算値とを加算する加算器61と、加算器61の出力を二分の一にするシフト演算器62とから構成する演算手段で算出することができる。なお、代表値の算出は、クリップ内で行うことによって、処理時間を短縮できることは先に説明した通りである。   Further, the flash discriminating unit (flash discriminating circuit 13) includes an arithmetic unit (frame representative value calculator 51) that calculates a representative value of one frame, a holding unit (register 52) that holds the representative value for at least one frame, Comparing means (comparator 54) for comparing the difference value between the calculated representative value and the representative value held in the holding means (register 52) with a predetermined value. Note that the representative value of one frame is an average value of all pixels in one frame. Further, the representative value of one frame includes an adder 61 that adds the calculated value of the input pixel and the calculated value of the pixel immediately before the input pixel, and a shift calculator that halves the output of the adder 61. 62 can be calculated by a calculation means constituted by 62. As described above, the calculation of the representative value can be shortened by performing it in the clip.

本実施形態では、スタジオで放送映像の編集を行う場合、テレビカメラから取り出した記憶媒体15を編集装置に装着し、先ず編集用データを読み取り、フレーム位置情報(フレーム番地の数値)から最も最適な撮影部分を選択し、映像データを読み取り編集を行うことができるし、さらに、フレーム番地を指定すれば、個々の映像データを放送映像用に編集することができる。また、放送したい映像をフラッシュの有無情報に基づいて、フレーム番号を入力して指定することができる。   In this embodiment, when editing broadcast video in the studio, the storage medium 15 taken out from the TV camera is loaded into the editing device, the editing data is first read, and the most optimal from the frame position information (the numerical value of the frame address). It is possible to select a shooting portion, read and edit video data, and further, edit individual video data for broadcast video by specifying a frame address. Also, it is possible to specify a video to be broadcast by inputting a frame number based on the flash presence / absence information.

また、編集用データには、フラッシュ数が記録されているので、そのデータを使用することにより、現在編集中の映像信号の後にフラッシュを含む映像が含まれているかどうかを速やかに検索することができ、編集作業を効率的に行うことができる。また、VTRのような編集機としてこの記録媒体を使用する場合には、頭出しに使用するマーク点、イン点またはアウト点にこのフラッシュに関する情報を併せて記録することも可能である。   In addition, since the number of flashes is recorded in the editing data, by using the data, it is possible to quickly search whether the video signal including the flash is included after the video signal currently being edited. Can be edited efficiently. Further, when this recording medium is used as an editing machine such as a VTR, it is also possible to record information on the flash at the mark point, in point or out point used for cueing.

本発明の活用例としては、放送用取材に使用するテレビカメラとして利用することができるし、放送用取材に好適である。特に、新聞記者が同席する記者会見などの取材には好適である。   As an application example of the present invention, it can be used as a television camera used for broadcasting coverage, and is suitable for broadcasting coverage. It is particularly suitable for interviews such as a press conference where newspaper reporters are present.

本発明の一実施形態に係るテレビカメラのブロック図である。It is a block diagram of the television camera which concerns on one Embodiment of this invention. 本実施形態における2フレームによるフラッシュ判別の説明図である。It is explanatory drawing of the flash discrimination | determination by 2 frames in this embodiment. 本実施形態における3フレームによるフラッシュ判別の説明図である。It is explanatory drawing of flash discrimination | determination by 3 frames in this embodiment. 本実施形態における図3とは異なる3フレームによるフラッシュ判別の説明図である。It is explanatory drawing of the flash | flush determination by 3 frames different from FIG. 3 in this embodiment. 本実施形態におけるフラッシュ判別回路の構成図である。It is a block diagram of the flash discrimination circuit in the present embodiment. 本実施形態における1フレーム代表値算出回路の要部構成図である。It is a principal part block diagram of the 1 frame representative value calculation circuit in this embodiment. 本実施形態における記録媒体に記録されるフラッシュ情報の構成例を示す図である。It is a figure which shows the structural example of the flash information recorded on the recording medium in this embodiment. 本実施形態における編集用データの構成例を示す図である。It is a figure which shows the structural example of the data for editing in this embodiment. 従来の代表静止映像自動生成装置のブロック図である。It is a block diagram of the conventional representative still picture automatic generation device.

符号の説明Explanation of symbols

11 固体撮像素子
12 映像系DSP(映像信号処理手段)
13 フラッシュ判別回路(フラッシュ判別手段)
14 CPU(記録制御手段)
15 記録媒体
51 フレーム代表値算出器(代表値算出手段,演算手段)
52 レジスタ(保持手段)
53 減算器
54 比較器(比較手段)
61 加算器
62 シフト演算器
11 Solid-state image sensor 12 Video system DSP (Video signal processing means)
13 Flash discrimination circuit (flash discrimination means)
14 CPU (recording control means)
15 recording medium 51 frame representative value calculator (representative value calculating means, calculating means)
52 Register (holding means)
53 Subtractor 54 Comparator (Comparison means)
61 adder 62 shift arithmetic unit

Claims (1)

固体撮像素子からの映像信号を処理し映像データを出力する映像信号処理手段と、
該映像信号処理手段が出力する映像データに静止画カメラによるフラッシュ映像が含まれているか否かを検出し、該フラッシュ映像が含まれている場合は該映像データをフラッシュ有りとするトリガー信号を出力するフラッシュ判別手段と、
該フラッシュ判別手段からの前記トリガー信号により、前記映像データのフラッシュ情報を作成して該映像データと共に出力する記録制御手段と、
該記録制御手段からの出力を記録する記録媒体と、
入力フレームの画素と該入力フレームの画素より1つ前の画素の演算値とを加算する加算器と、
該加算器の出力を二分の一にするシフト演算器とを備え、
前記フラッシュ判別手段は連続する3フレーム映像の各フレーム代表値を前記加算器と前記シフト演算器とから構成する演算手段により算出し、該連続する3フレームにおける2フレーム毎の該フレーム代表値の差分値を所定値と比較して前記フラッシュ映像の有無を検出することを特徴とするテレビカメラ。
Video signal processing means for processing a video signal from a solid-state image sensor and outputting video data;
Detects whether or not the video data output by the video signal processing means includes a flash video from a still image camera, and if the flash video is included, outputs a trigger signal indicating that the video data is flashed Flash discrimination means to
Recording control means for creating flash information of the video data and outputting together with the video data by the trigger signal from the flash discrimination means;
A recording medium for recording the output from the recording control means;
An adder for adding the pixel of the input frame and the calculated value of the pixel immediately before the pixel of the input frame;
A shift computing unit that halves the output of the adder ;
The flash discriminating means calculates each frame representative value of the continuous three-frame video by an arithmetic means comprising the adder and the shift arithmetic unit, and the difference between the frame representative values for every two frames in the three consecutive frames. A television camera characterized in that the presence or absence of the flash video is detected by comparing a value with a predetermined value.
JP2008133964A 2008-05-22 2008-05-22 TV camera Active JP5295638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008133964A JP5295638B2 (en) 2008-05-22 2008-05-22 TV camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133964A JP5295638B2 (en) 2008-05-22 2008-05-22 TV camera

Publications (2)

Publication Number Publication Date
JP2009284199A JP2009284199A (en) 2009-12-03
JP5295638B2 true JP5295638B2 (en) 2013-09-18

Family

ID=41454194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133964A Active JP5295638B2 (en) 2008-05-22 2008-05-22 TV camera

Country Status (1)

Country Link
JP (1) JP5295638B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9485985B2 (en) 2013-07-31 2016-11-08 Elwha Llc Triggerable support package for seeds

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183792A (en) * 1991-12-26 1993-07-23 Matsushita Electric Ind Co Ltd Calculation circuit
JP3823333B2 (en) * 1995-02-21 2006-09-20 株式会社日立製作所 Moving image change point detection method, moving image change point detection apparatus, moving image change point detection system
JPH10224741A (en) * 1997-02-10 1998-08-21 Kokusai Denshin Denwa Co Ltd <Kdd> Cut point detection method for moving image
JP4328000B2 (en) * 2000-08-02 2009-09-09 富士通株式会社 Moving picture coding apparatus and moving picture special effect scene detecting apparatus
JP4110817B2 (en) * 2002-04-05 2008-07-02 ソニー株式会社 Video content editing support system, recording / playback device, editor terminal device, computer program, storage medium, video content editing support method
JP2004180279A (en) * 2002-11-13 2004-06-24 Sony Corp Content editing support system, video processing apparatus, reproducing apparatus, editing apparatus, computer program, and content processing method
JP4923517B2 (en) * 2004-10-27 2012-04-25 パナソニック株式会社 Imaging device, imaging method, and semiconductor device
JP4621585B2 (en) * 2005-12-15 2011-01-26 株式会社東芝 Image processing apparatus and image processing method
JP4631826B2 (en) * 2006-08-01 2011-02-16 日本ビクター株式会社 Highlight extractor

Also Published As

Publication number Publication date
JP2009284199A (en) 2009-12-03

Similar Documents

Publication Publication Date Title
JP5168837B2 (en) Image processing apparatus, image processing method, and program
KR101797041B1 (en) Digital imaging processing apparatus and controlling method thereof
US8878951B2 (en) Image processing apparatus and method of controlling the same
US7502560B2 (en) Image capturing apparatus, method for recording captured image data, and captured image data processing apparatus and method
US7856145B2 (en) Image processing system and method therefor, image processing apparatus and method, image capturing apparatus and method, program recording medium, and program
US10129488B2 (en) Method for shooting light-painting video, mobile terminal and computer storage medium
JP2007328755A (en) Image processor, image processing method and program
US20120188403A1 (en) Flash band processing circuit, method of processing flash band, imaging apparatus, and imaging processing method
JP2958048B2 (en) Television image processing device
JP2009038649A (en) Signal processing circuit and imaging apparatus
JP2010074323A (en) Recording apparatus and method, and recording and playback apparatus and method
JP5241559B2 (en) Image recording / playback device
JP5600405B2 (en) Image processing apparatus, image processing method, and program
JP5295638B2 (en) TV camera
JP5602562B2 (en) Image generating apparatus, reproducing apparatus, reproducing system, image generating method and reproducing method
JP4797847B2 (en) Image processing apparatus, image processing procedure and program
JP2009071857A (en) Image processing apparatus, image processing method and program
KR100286306B1 (en) Panorama photograph method for digital still camera
JP2007166539A (en) Imaging apparatus, imaging method, program and storage medium
JP5189568B2 (en) Image composition apparatus, image composition method, and image composition program
JP2009141882A (en) Imaging apparatus and its image automatic selection method
JP2009100273A (en) Camera
JP2012123721A (en) Image processing device and image processing method
JP4714053B2 (en) camera
JP2007135061A (en) Electronic camera and image reproducing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5295638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150