JP5295507B2 - Semiconductor device, display device and electronic apparatus - Google Patents

Semiconductor device, display device and electronic apparatus Download PDF

Info

Publication number
JP5295507B2
JP5295507B2 JP2007045052A JP2007045052A JP5295507B2 JP 5295507 B2 JP5295507 B2 JP 5295507B2 JP 2007045052 A JP2007045052 A JP 2007045052A JP 2007045052 A JP2007045052 A JP 2007045052A JP 5295507 B2 JP5295507 B2 JP 5295507B2
Authority
JP
Japan
Prior art keywords
light receiving
wiring
light
anode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007045052A
Other languages
Japanese (ja)
Other versions
JP2008209559A (en
JP2008209559A5 (en
Inventor
裕 小橋
Original Assignee
株式会社ジャパンディスプレイウェスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイウェスト filed Critical 株式会社ジャパンディスプレイウェスト
Priority to JP2007045052A priority Critical patent/JP5295507B2/en
Publication of JP2008209559A publication Critical patent/JP2008209559A/en
Publication of JP2008209559A5 publication Critical patent/JP2008209559A5/ja
Application granted granted Critical
Publication of JP5295507B2 publication Critical patent/JP5295507B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、光センサーを備えた半導体装置、この半導体装置を用いた表示装置およびこの表示装置を備える電子機器に関する。
The present invention relates to, for example, a semiconductor device including an optical sensor, a display device using the semiconductor device, and an electronic apparatus including the display device .

近年、表示装置上、特に薄膜トランジスターを用いた液晶表示装置において光センサー機能を搭載する技術の開発が進んでいる（例えば特許文献１）。光センサーを搭載する目的は（１）外光を測定して輝度等を調整することで消費電力低減・画質向上を図る、（２）バックライトを測定し輝度あるいは色度を調整する、（３）指やライトペンの位置を認識しタッチキーとして使用する、の３つがあげられる。光センサーとしてはＰＩＮダイオード、ＰＮダイオードなどがあげられる。いずれの場合も受光部はシリコン薄膜であって、製造上のコストを増大させないため、表示のスイッチング素子を構成するシリコン薄膜と同一製造工程で製造されることが望ましい。このように製造されたフォトセンサーは感度が低いため、面積あたりの素子サイズをなるべく大きくする必要がある。   2. Description of the Related Art In recent years, a technology for mounting a photosensor function on a display device, particularly in a liquid crystal display device using a thin film transistor, has been developed (for example, Patent Document 1). The purpose of mounting the optical sensor is (1) to reduce power consumption and improve image quality by measuring external light and adjusting brightness, etc. (2) measuring backlight and adjusting brightness or chromaticity, (3 3) The position of the finger or light pen is recognized and used as a touch key. Examples of the optical sensor include a PIN diode and a PN diode. In any case, the light receiving portion is a silicon thin film and does not increase the manufacturing cost. Therefore, it is desirable that the light receiving portion is manufactured in the same manufacturing process as the silicon thin film constituting the display switching element. Since the photosensor manufactured in this way has low sensitivity, it is necessary to increase the element size per area as much as possible.

また、光センサーの角度依存性は重要な性能要素である。理想的な状態では平面的な構造をもつこれらの光センサーの角度依存性はＣＯＳθで表される。ここでθは表示装置を構成する基板の法線方向を０度とした角度である。この角度依存性が理想状態より狭いと、拡散光条件下では光センサーの感度が低下する。また平行光線下で（１）の目的で使用する場合、特に斜め方向から光が当たる時に本来ある状態より周囲が暗いと判定され、輝度を本来の最適値より暗く設定してしまうのである。   In addition, the angle dependency of the optical sensor is an important performance factor. In an ideal state, the angular dependence of these optical sensors having a planar structure is expressed by COSθ. Here, θ is an angle in which the normal direction of the substrate constituting the display device is 0 degree. If this angle dependency is narrower than the ideal state, the sensitivity of the optical sensor is reduced under diffuse light conditions. Also, when used for the purpose of (1) under parallel rays, it is determined that the surroundings are darker than the original state, particularly when light strikes from an oblique direction, and the luminance is set darker than the original optimum value.

米国特許第５８３１６９３号明細書US Pat. No. 5,831,693

本発明は面積あたりの素子サイズを向上させて光電流のＳ／Ｎ比を向上させるとともに、光センサーの角度依存性を向上させる構成を提案するものである。   The present invention proposes a configuration in which the element size per area is improved to improve the S / N ratio of the photocurrent and to improve the angle dependency of the photosensor.

本発明の半導体装置は、基板上に形成され、複数の受光部と複数のアノード領域と複数のカソード領域を含む光センサーと、前記光センサーに前記基板周辺の外光を取り入れるための受光開口部を備えた半導体装置であって、前記光センサーは、前記受光部が前記アノード領域と前記カソード領域に平面的に挟まれて構成され、前記受光部と前記アノード領域との接合面および前記受光部と前記カソード領域との接合面を有したフォトダイオードからなることを特徴とする。このように構成すると、フォトダイオードを櫛歯状に形成して面積あたりの接合面面積を増やすことが出来るので光電流量を増大させることができ、受光部に挟まれたアノード領域・カソード領域に金属配線がないために角度依存性がないフォトダイオードを備えた光センサーを実現できる。また、上記の半導体装置は、前記複数のアノード領域に共通して接続されるアノード配線と、前記複数のカソード領域に共通して接続されるカソード配線と、をさらに備えていてもよい。さらに、前記アノード配線および前記カソード配線は、前記光センサーの受光面に対向配置された前記受光開口部とは平面視で対向せず、前記複数の受光部、前記複数のアノード領域、および前記複数のカソード領域の周囲に形成されていてもよい。 A semiconductor device of the present invention is formed on a substrate, and includes a light sensor including a plurality of light receiving portions, a plurality of anode regions, and a plurality of cathode regions, and a light receiving opening for taking outside light around the substrate into the light sensor. The optical sensor is configured such that the light receiving portion is sandwiched between the anode region and the cathode region in a plane, and a joint surface between the light receiving portion and the anode region, and the light receiving portion. And a photodiode having a junction surface with the cathode region. With this configuration, the photodiode can be formed in a comb-like shape to increase the joint surface area per area, so that the photoelectric flow rate can be increased, and the anode region and the cathode region sandwiched between the light receiving parts can be made of metal. Since there is no wiring, an optical sensor including a photodiode having no angle dependency can be realized. The semiconductor device may further include an anode wiring commonly connected to the plurality of anode regions and a cathode wiring commonly connected to the plurality of cathode regions. Furthermore, the anode wiring and the cathode wiring do not face the light receiving opening disposed opposite to the light receiving surface of the photosensor in a plan view, the plurality of light receiving parts, the plurality of anode regions, and the plurality of light receiving openings. It may be formed around the cathode region.

また、前記受光部、前記アノード領域および前記カソード領域は、同一のポリシリコン薄膜から構成され、それぞれ、ドープ濃度の違いにより分離されることを特徴とする。なお、前記アノード領域は、高濃度のボロンイオンをドープして形成されてもよいし、前記カソード領域は、高濃度のリンイオンをドープして形成されてもよい。この構成により、容易に、フォトダイオードを櫛歯状に形成して面積あたりの接合面面積を増やすことができ光電流量を増大させることができ、角度依存性がないフォトダイオードを備えた光センサーを実現できる。また、本発明の半導体装置は、前記受光部と前記アノード領域との接合面および前記受光部と前記カソード領域との接合面は、平面的に前記受光開口部の短軸方向に対して平行になるように形成されることを特徴とする。このように構成すると、金属を使わないことでアノード領域・カソード領域の比抵抗が上がっても、抵抗による電位変化が無視できる程度に影響を抑えることができる。また、前記アノード配線および前記カソード配線は遮光性の金属を含んでいてもよい。 The light receiving unit, the anode region, and the cathode region are formed of the same polysilicon thin film, and are separated by a difference in doping concentration. The anode region may be formed by doping with a high concentration of boron ions, and the cathode region may be formed by doping with a high concentration of phosphorus ions. With this configuration, it is possible to easily form a photodiode in a comb-like shape, increase the junction surface area per area, increase the photoelectric flow rate, and provide an optical sensor including a photodiode having no angle dependency. realizable. Further, in the semiconductor device of the present invention, the bonding surface between the light receiving unit and the anode region and the bonding surface between the light receiving unit and the cathode region are planarly parallel to the minor axis direction of the light receiving opening. It is formed so that it may become. With this configuration, even if the specific resistance of the anode region and the cathode region is increased without using metal, the influence can be suppressed to the extent that the potential change due to the resistance can be ignored. Further, the anode wiring and the cathode wiring may contain a light shielding metal.

また、前記光センサーは、前記複数のフォトダイオードが並列に接続されてなることを特徴とする。この構成により、光センサーの光電流量を増大させることができ、さらに角度依存性に優れる。 Also, the light sensor and the plurality of photodiodes which are connected in parallel. With this structure, it is possible to increase the amount of photoelectric current of the light sensor, further Ru excellent angular dependence.

また、本発明はこれらの半導体装置を用いた表示装置を提案する。これにより、製造コストの上昇無く、表示装置上に設けられたフォトセンサーの角度依存性を向上させ、十分な光電流量を低照度で得ることが可能となるため、消費電力を抑えつつ画質を外光にあわせて最適化できる。   The present invention also proposes a display device using these semiconductor devices. This improves the angle dependency of the photosensor provided on the display device without an increase in manufacturing cost, and a sufficient photoelectric flow rate can be obtained with low illuminance. Can be optimized for light.

また、本発明ではこれらの表示装置を用いた電子機器を提案する。低消費電力で高品位な表示装置をコスト上昇無しに備えることができる。   The present invention also proposes an electronic device using these display devices. A high-quality display device with low power consumption can be provided without an increase in cost.

以下、本発明に係る光センサー、半導体装置、表示装置およびこれを備える電子機器の実施の形態について、図面に基づいて説明する。   Embodiments of a photosensor, a semiconductor device, a display device, and an electronic apparatus including the same according to the present invention will be described below with reference to the drawings.

［第１の実施の形態］
以下、本発明に係る光センサー、半導体装置、表示装置およびこれを備える電子機器の実施の形態について、図面に基づいて説明する。 [First Embodiment]
Embodiments of a photosensor, a semiconductor device, a display device, and an electronic apparatus including the same according to the present invention will be described below with reference to the drawings.

［第１の実施の形態］
図１は本実施例に係る液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス基板１０１（半導体装置）と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持した液晶パネル９１１を備える。アクティブマトリクス基板１０１上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクス９４０と、アクティブマトリクス基板１０１上の対向導通部３３０−１〜３３０−２と短絡される共通電位が供給されるＩＴＯ膜でなる対向電極９３０が形成される。ネマティック相液晶材料９２２と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜のラビング処理の方向とは直交する方向にラビング処理されている。 [First Embodiment]
FIG. 1 is a perspective configuration diagram (partially sectional view) of a liquid crystal display device 910 according to the present embodiment. The liquid crystal display device 910 includes a liquid crystal panel 911 in which an active matrix substrate 101 (semiconductor device) and a counter substrate 912 are bonded to each other with a sealant 923 at a predetermined interval and a nematic liquid crystal material 922 is sandwiched therebetween. Although not shown, an alignment material made of polyimide or the like is applied onto the active matrix substrate 101 and rubbed to form an alignment film. The counter substrate 912 includes a color filter corresponding to a pixel (not shown), a black matrix 940 made of a low-reflection / low-transmittance resin for preventing light leakage and improving contrast, and an active matrix substrate 101. A counter electrode 930 made of an ITO film to which a common potential that is short-circuited with the counter conductive portions 330-1 to 330-2 is supplied is formed. An alignment material made of polyimide or the like is applied to the surface in contact with the nematic phase liquid crystal material 922, and is rubbed in a direction orthogonal to the direction of the rubbing treatment of the alignment film of the active matrix substrate 101.

さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施例ではＬＥＤユニットであるが、冷陰極間（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクタ９２９を通じて電子機器本体に接続され、電源を供給されるが、本実施例では電源が適宜適切な電流・電圧に調整されることでバックライトユニット９２６からの光量が調整される機能を有する。   Further, an upper polarizing plate 924 is disposed outside the counter substrate 912, and a lower polarizing plate 925 is disposed outside the active matrix substrate 101, so that the polarization directions thereof are orthogonal to each other (crossed Nicols). Further, a backlight unit 926 and a light guide plate 927 are disposed below the lower polarizing plate 925, and light is emitted from the backlight unit 926 toward the light guide plate 927. The light guide plate 927 activates light from the backlight unit 926. It functions as a light source of the liquid crystal display device 910 by reflecting and refracting light so that it becomes a vertical and uniform surface light source toward the matrix substrate 101. The backlight unit 926 is an LED unit in this embodiment, but may be between cold cathodes (CCFL). The backlight unit 926 is connected to the electronic device main body through the connector 929 and supplied with power. In this embodiment, the amount of light from the backlight unit 926 is adjusted by appropriately adjusting the power source to an appropriate current and voltage. It has a function.

図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。   Although not shown, if necessary, the periphery may be covered with an outer shell, or a protective glass or acrylic plate may be attached further above the upper polarizing plate 924, and optical for improving the viewing angle. A compensation film may be attached.

また、液晶表示装置９１０の外周部には光センサー受光開口部９９０が設けられる。また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１０２が設けられ、その張り出し部１０２にある信号入力端子３２０には、ＦＰＣ（可撓性基板）９２８が実装され電気的に接続されている。ＦＰＣ（可撓性基板）９２８は電子機器本体に接続され、必要な電源、制御信号等を供給される。   Further, an optical sensor light receiving opening 990 is provided on the outer peripheral portion of the liquid crystal display device 910. The active matrix substrate 101 is provided with a protruding portion 102 that extends from the counter substrate 912, and an FPC (flexible substrate) 928 is mounted on and electrically connected to the signal input terminal 320 in the protruding portion 102. ing. An FPC (flexible substrate) 928 is connected to the main body of the electronic device and supplied with necessary power, control signals, and the like.

さらに液晶表示装置９１０上には６個の光センサーの受光開口部９９０−１〜９９０−６が設けられる。この受光開口部９９０−１〜９９０−６は対向電極９３０上のブラックマトリクス９４０を部分的に除去することで形成されており、外部の光がアクティブマトリクス基板１０１上に到達するようになっている。各受光開口部９９０−１〜９９０−６の周囲は対向電極９３０上のブラックマトリクス９４０は除去されておらず、外光はアクティブマトリクス基板１０１上に到達しないようになっている。   Further, on the liquid crystal display device 910, six light sensor light receiving openings 990-1 to 990-6 are provided. These light receiving openings 990-1 to 990-6 are formed by partially removing the black matrix 940 on the counter electrode 930 so that external light reaches the active matrix substrate 101. . The black matrix 940 on the counter electrode 930 is not removed around each of the light receiving openings 990-1 to 990-6, and external light does not reach the active matrix substrate 101.

図２はアクティブマトリクス基板１０１のブロック図である。アクティブマトリクス基板１０１上には、４８０本の走査線２０１−１〜２０１−４８０と１９２０本のデータ線２０２−１〜２０２−１９２０が直交して形成されており、４８０本の容量線２０３−１〜２０３−４８０は走査線２０１−１〜２０１−４８０と並行に配置されている。容量線２０３−１〜２０３−４８０は相互に短絡され、共通電位配線３３５と接続され、さらに２個の対向導通部３３０−１〜３３０−２と接続されて信号入力端子３２０より０Ｖ−５Ｖの反転信号、反転時間は３５μ秒である共通電位を与えられる。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続され、またデータ線２０２−１〜２０２−１９２０はデータ線駆動回路３０２に接続され、それぞれ適切に駆動される。また走査線駆動回路３０１、データ線駆動回路３０２は信号入力端子３２０から駆動に必要な信号を供給される。信号入力端子３２０は張り出し部１０２上に配置される。一方、走査線駆動回路３０１、データ線駆動回路３０２は対向基板９１２と重なる領域、すなわち張り出し部１０２外に配置される。走査線駆動回路３０１、データ線駆動回路３０２は、低温ポリシリコンＴＦＴプロセスによりアクティブマトリクス基板上に駆動に必要な回路機能をに集積するシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成されており、後述する画素スイッチング素子４０１−ｎ−ｍと同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。   FIG. 2 is a block diagram of the active matrix substrate 101. On the active matrix substrate 101, 480 scanning lines 201-1 to 201-480 and 1920 data lines 202-1 to 202-1920 are formed orthogonally, and 480 capacitance lines 203-1 are formed. ˜203-480 are arranged in parallel with the scanning lines 201-1 to 201-480. The capacitor lines 203-1 to 203-480 are short-circuited to each other, connected to the common potential wiring 335, and further connected to the two opposing conductive portions 330-1 to 330-2, and 0 V-5 V from the signal input terminal 320. A common potential having an inversion signal and an inversion time of 35 μsec is applied. The scanning lines 201-1 to 201-480 are connected to the scanning line driving circuit 301, and the data lines 202-1 to 202-1920 are connected to the data line driving circuit 302 and are driven appropriately. The scanning line driver circuit 301 and the data line driver circuit 302 are supplied with signals necessary for driving from a signal input terminal 320. The signal input terminal 320 is disposed on the overhanging portion 102. On the other hand, the scanning line driver circuit 301 and the data line driver circuit 302 are arranged in a region overlapping with the counter substrate 912, that is, outside the projecting portion 102. The scanning line driving circuit 301 and the data line driving circuit 302 are formed on the active matrix substrate by a system-on-glass (SOG) technology that integrates circuit functions necessary for driving on the active matrix substrate by a low-temperature polysilicon TFT process. It is formed by integrating polysilicon thin film transistors, and is a so-called drive circuit built-in type liquid crystal display device manufactured in the same process as a pixel switching element 401-nm described later.

また６個の受光開口部９９０−１〜９９０−６と平面的に重なる領域にそれぞれ６個の受光センサー３５０Ｐ−１〜３５０Ｐ−６が形成され、それと交互になるように６個の遮光センサー３５０Ｄ−１〜３５０Ｄ−６が形成される。この受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６もシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス基板上に形成される。このようにガラス基板上に画素スイッチング素子４０１−ｎ−ｍと同一工程で製造することで、製造コストを下げることができる。   In addition, six light receiving sensors 350P-1 to 350P-6 are respectively formed in areas overlapping with the six light receiving openings 990-1 to 990-6, and the six light shielding sensors 350D are alternately arranged. -1 to 350D-6 are formed. The light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 are also formed on the active matrix substrate by the system on glass (SOG) technology. Thus, manufacturing cost can be reduced by manufacturing on the glass substrate by the same process as pixel switching element 401-nm.

受光センサー３５０Ｐ−１〜３５０Ｐ−６は受光開口部９９０−１〜９９０−６と平面的に重なっており外光がセンサーに到達するが、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は受光開口部９９０−１〜９９０−６と平面的に重なっておらず、外光は対向電極９３０上のブラックマトリクス９４０で吸収されほとんど到達しない。受光センサー３５０Ｐ−１〜３５０Ｐ−６は配線ＰＢＴ、配線ＶＳＨ、配線ＳＥＮＳＥと、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は配線ＤＢＴ、配線ＶＳＬ、配線ＳＥＮＳＥと接続される。これらの配線ＰＢＴ、配線ＶＳＨ、配線ＳＥＮＳＥ、配線ＤＢＴ、配線ＶＳＬは検出回路３６０に接続される。検出回路３６０は受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６からの外光照度と相関を持つ出力アナログ電流に対応したパルス長の二値出力信号ＯＵＴに変換し、信号入力端子３２０へ出力する。また、配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨも信号入力端子３２０を介して検出回路３６０に供給される。   The light receiving sensors 350P-1 to 350P-6 overlap with the light receiving openings 990-1 to 990-6 in plan view, and external light reaches the sensor, but the light blocking sensors 350D-1 to 350D-6 are light receiving openings 990. -1 to 990-6 do not overlap in plane, and external light is absorbed by the black matrix 940 on the counter electrode 930 and hardly reaches. The light receiving sensors 350P-1 to 350P-6 are connected to the wiring PBT, the wiring VSH, and the wiring SENSE, and the light shielding sensors 350D-1 to 350D-6 are connected to the wiring DBT, the wiring VSL, and the wiring SENSE. These wiring PBT, wiring VSH, wiring SENSE, wiring DBT, and wiring VSL are connected to the detection circuit 360. The detection circuit 360 converts the signal into a binary output signal OUT having a pulse length corresponding to the output analog current correlated with the external light illuminance from the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6. Output to the input terminal 320. Further, the wiring VCHG, the wiring RST, the wiring VSL, and the wiring VSH are also supplied to the detection circuit 360 through the signal input terminal 320.

詳細は後述するが、受光センサー３５０Ｐ−１〜３５０Ｐ−６はバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はバックライト遮光電極６１１Ｄ−１〜６１１Ｄ−６とそれぞれ平面的に重なり、それぞれバックライトからの光は遮蔽されているので、バックライトからの光によって外光の検出精度が低下することがないように構成されている。また、受光センサー３５０Ｐ−１〜３５０Ｐ−６は透明電極６１２Ｐ−１〜６１２Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は透明電極６１２Ｄ−１〜６１２Ｄ−６とも重なっており、表示領域３１０を駆動する際に発生した電磁ノイズによって検出精度が低下することもない。これらの構成によって、受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６は表示領域３１０近くに配置しても検出精度が低下しないので、従来の製品よりデザイン的な自由度が向上している。本実施例では受光開口部９９０−１〜９９０−６のサイズ、すなわち各受光センサー３５０Ｐ−１〜３５０Ｐ−６上のブラックマトリクス９４０の開口サイズは１０ｍｍ×０．３ｍｍに設定し、受光開口部９９０−１〜９９０−６の端部から表示領域３１０までの距離は０．５ｍｍとした。   Although details will be described later, the light receiving sensors 350P-1 to 350P-6 are backlight light shielding electrodes 611P-1 to 611P-6, and the light shielding sensors 350D-1 to 350D-6 are backlight light shielding electrodes 611D-1 to 611D-6. Since the light beams from the backlights are shielded from each other in a planar manner, the detection accuracy of the external light is not lowered by the light from the backlights. The light receiving sensors 350P-1 to 350P-6 overlap with the transparent electrodes 612P-1 to 612P-6, and the light shielding sensors 350D-1 to 350D-6 overlap with the transparent electrodes 612D-1 to 612D-6. The detection accuracy is not degraded by electromagnetic noise generated during driving. With these configurations, the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 do not deteriorate the detection accuracy even if they are arranged near the display area 310, so that the degree of freedom in design is higher than that of conventional products. Has improved. In this embodiment, the size of the light receiving openings 990-1 to 990-6, that is, the opening size of the black matrix 940 on each of the light receiving sensors 350P-1 to 350P-6 is set to 10 mm × 0.3 mm. The distance from the end of −1 to 990-6 to the display area 310 was 0.5 mm.

図３は図２の点線３１０部で示す表示領域のｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはＮチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２−ｎ−ｍに接続されている。画素電極４０２−ｎ−ｍ及び同一電位に短絡される電極は容量線２０３−ｎと補助容量コンデンサー４０３−ｎ−ｍを形成し、また液晶表示装置として組み立てられた際には液晶材料をはさんで対向電極９３０（コモン電極）とやはりコンデンサーを形成する。   FIG. 3 is a circuit diagram near the intersection of the mth data line 202-m and the nth scanning line 201-n in the display area indicated by the dotted line 310 in FIG. A pixel switching element 401-nm including an N-channel field effect polysilicon thin film transistor is formed at each intersection of the scanning line 201-n and the data line 202-m, and the gate electrode thereof is the scanning line 201-n. The source / drain electrodes are connected to the data line 202-m and the pixel electrode 402-nm, respectively. The pixel electrode 402-nm and the electrode short-circuited to the same potential form a capacitance line 203-n and an auxiliary capacitance capacitor 403-nm, and when assembled as a liquid crystal display device, the liquid crystal material is sandwiched between them. Thus, a capacitor is formed with the counter electrode 930 (common electrode).

図４は本実施例での電子機器の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、映像処理回路７８０がＦＰＣ（可撓性基板）９２８およびコネクタ９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。また、液晶表示装置９１０上の検出回路３６０からの二値出力信号ＯＵＴがＦＰＣ（可撓性基板）９２８を通じて中央演算回路７８１に入力され、中央演算回路７８１は二値出力信号ＯＵＴのパルス長を対応する離散値に変換する。次に中央演算回路７８１はＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）よりなる参照テーブル７８５にアクセスし、変換した離散値を適切なバックライトユニット９２６の電圧に対応する値に再変換し、外部電源回路７８４に送信する。外部電源回路７８４はこの送信された値に対応した電圧の電位電源を液晶表示装置９１０内のバックライトユニット９２６にコネクタ９２９を通じて供給する。バックライトユニット９２６の輝度は外部電源回路７８４より供給される電圧によって変化するので、液晶表示装置９１０の全白表示時輝度も変化することになる。ここで電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。   FIG. 4 is a block diagram showing a specific configuration of the electronic apparatus in this embodiment. The liquid crystal display device 910 is the liquid crystal display device described in FIG. 1, and the external power supply circuit 784 and the video processing circuit 780 send necessary signals and power to the liquid crystal display device 910 through an FPC (flexible substrate) 928 and a connector 929. Supply. The central processing circuit 781 acquires input data from the input / output device 783 via the external I / F circuit 782. Here, the input / output device 783 is, for example, a keyboard, a mouse, a trackball, an LED, a speaker, an antenna, or the like. The central processing circuit 781 performs various arithmetic processing based on data from the outside, and transfers the result to the video processing circuit 780 or the external I / F circuit 782 as a command. The video processing circuit 780 updates the video information based on the command from the central processing circuit 781 and changes the signal to the liquid crystal display device 910, whereby the display video of the liquid crystal display device 910 changes. Further, the binary output signal OUT from the detection circuit 360 on the liquid crystal display device 910 is input to the central arithmetic circuit 781 through the FPC (flexible substrate) 928, and the central arithmetic circuit 781 determines the pulse length of the binary output signal OUT. Convert to the corresponding discrete value. Next, the central processing circuit 781 accesses a reference table 785 comprising an EEPROM (Electronically Erasable and Programmable Read Only Memory), reconverts the converted discrete value into a value corresponding to an appropriate voltage of the backlight unit 926, and external power supply. Transmit to circuit 784. The external power supply circuit 784 supplies a potential power supply having a voltage corresponding to the transmitted value to the backlight unit 926 in the liquid crystal display device 910 through the connector 929. Since the luminance of the backlight unit 926 varies depending on the voltage supplied from the external power supply circuit 784, the luminance of the liquid crystal display device 910 when displaying all white also varies. Specifically, the electronic device includes a monitor, a TV, a notebook computer, a PDA, a digital camera, a video camera, a mobile phone, a mobile photo viewer, a mobile video player, a mobile DVD player, a mobile audio player, and the like.

なお、本実施例では電子機器上の中央演算回路７８１によってバックライトユニット９２６の輝度を制御したが、例えば液晶表示装置９１０内にドライバーＩＣ及びＥＥＰＲＯＭを備えた構成とし、このドライバーＩＣに二値出力信号ＯＵＴから離散値への変換機能、ＥＥＰＲＯＭを参照しての再変換機能、バックライトユニット９２６への出力電圧の調整機能を持たせても良い。また、参照テーブルを用いず、数値計算によって離散値からバックライトユニット９２６の電圧に対応する値に再変換するように構成しても良い。   In this embodiment, the luminance of the backlight unit 926 is controlled by the central processing circuit 781 on the electronic device. For example, the liquid crystal display device 910 includes a driver IC and an EEPROM, and the driver IC has a binary output. A conversion function from the signal OUT to the discrete value, a re-conversion function with reference to the EEPROM, and a function for adjusting the output voltage to the backlight unit 926 may be provided. Further, a configuration may be adopted in which a discrete value is converted into a value corresponding to the voltage of the backlight unit 926 by numerical calculation without using a reference table.

図５は図３で示した画素表示領域の回路図の実際の構成を示す平面図である。図５の凡例に示す通り、各網掛けの異なる部位はそれぞれ異なる材料配線であることを示し、同じ網掛けで示した部位は同じ材料配線であることを示す。クロム薄膜（Ｃｒ）、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）、モリブデン薄膜（Ｍｏ）、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）、酸化インディウム・錫薄膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｃｅｄ＝ＩＴＯ）の５層薄膜より構成されてなり、それぞれの層間には酸化シリコン、窒化シリコン、有機絶縁膜のいずれかあるいはそれらを積層した絶縁膜が形成される。具体的にはクロム薄膜（Ｃｒ）は膜厚１００ｎｍ、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）は膜厚５０ｎｍ、モリブデン薄膜（Ｍｏ）は膜厚２００ｎｍ、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）は膜厚５００ｎｍ、酸化インディウム・錫薄膜（ＩＴＯ）は膜厚１００ｎｍとする。また、クロム薄膜（Ｃｒ）とポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）の間には１００ｎｍの窒化シリコン膜と１００ｎｍの酸化シリコン膜を積層した下地絶縁膜が形成され、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）とモリブデン薄膜（Ｍｏ）の間には１００ｎｍの酸化シリコン膜からなるゲート絶縁膜が形成され、モリブデン薄膜（Ｍｏ）とアルミ・ネオジウム合金薄膜（ＡｌＮｄ）の間には２００ｎｍの窒化シリコン膜と５００ｎｍの酸化シリコン膜を積層した層間絶縁膜が形成され、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）と酸化インディウム・錫薄膜（ＩＴＯ）の間には２００ｎｍの窒化シリコン膜と平均１μｍの有機平坦化膜を積層した保護絶縁膜が形成され、互いの配線間を絶縁しており、適切な位置にコンタクトホールを開口して互いに接続される。。なお、図５中にはクロム薄膜（Ｃｒ）パターンは存在しない。   FIG. 5 is a plan view showing an actual configuration of the circuit diagram of the pixel display region shown in FIG. As shown in the legend of FIG. 5, different shaded parts indicate different material wirings, and the same shaded parts indicate the same material wiring. It consists of a five-layer thin film of chromium thin film (Cr), polysilicon thin film (Poly-Si), molybdenum thin film (Mo), aluminum neodymium alloy thin film (AlNd), and indium tin oxide thin film (Indium Tin Oxed = ITO). Thus, an insulating film formed by laminating any one of silicon oxide, silicon nitride, and an organic insulating film is formed between the respective layers. Specifically, the chromium thin film (Cr) has a thickness of 100 nm, the polysilicon thin film (Poly-Si) has a thickness of 50 nm, the molybdenum thin film (Mo) has a thickness of 200 nm, the aluminum-neodymium alloy thin film (AlNd) has a thickness of 500 nm, The indium oxide / tin thin film (ITO) has a thickness of 100 nm. In addition, a base insulating film in which a 100 nm silicon nitride film and a 100 nm silicon oxide film are stacked is formed between the chromium thin film (Cr) and the polysilicon thin film (Poly-Si), and the polysilicon thin film (Poly-Si) and Between the molybdenum thin film (Mo), a gate insulating film made of a 100 nm silicon oxide film is formed. Between the molybdenum thin film (Mo) and the aluminum-neodymium alloy thin film (AlNd), a 200 nm silicon nitride film and a 500 nm oxide film are formed. An interlayer insulating film formed by laminating a silicon film is formed, and a 200 nm silicon nitride film and an average 1 μm organic planarizing film are laminated between an aluminum / neodymium alloy thin film (AlNd) and an indium oxide / tin thin film (ITO). A protective insulating film is formed to insulate the wires from each other, and contact holes are opened at appropriate positions. It is connected to the stomach. . In FIG. 5, there is no chromium thin film (Cr) pattern.

図５で示すように、データ線２０２−ｍはアルミ・ネオジウム合金薄膜（ＡｌＮｄ）により形成され、コンタクトホールを介して画素スイッチング素子４０１−ｎ−ｍのソース電極に接続される。走査線２０１−ｎはモリブデン薄膜（Ｍｏ）で構成され、画素スイッチング素子４０１−ｎ−ｍのゲート電極を兼用する。容量線２０３−ｎは走査線２０１−ｎと同じ配線材料から構成され、画素電極４０２−ｎ−ｍは酸化インディウム・錫薄膜よりなり、画素スイッチング素子４０１−ｎ−ｍのドレイン電極にコンタクトホールを通じて接続される。また、画素スイッチング素子４０１−ｎ−ｍのドレイン電極はリンを高濃度ドープされたｎ＋型ポリシリコン薄膜よりなる容量部電極６０５にも接続され、容量線２０３−ｎと平面的に重なって補助容量コンデンサー４０３−ｎ−ｍを構成する。   As shown in FIG. 5, the data line 202-m is formed of an aluminum-neodymium alloy thin film (AlNd) and is connected to the source electrode of the pixel switching element 401-nm through a contact hole. The scanning line 201-n is composed of a molybdenum thin film (Mo) and also serves as the gate electrode of the pixel switching element 401-nm. The capacitor line 203-n is made of the same wiring material as the scanning line 201-n, the pixel electrode 402-nm is made of an indium oxide / tin thin film, and a contact hole is formed in the drain electrode of the pixel switching element 401-nm. Connected through. Further, the drain electrode of the pixel switching element 401-nm is also connected to a capacitor electrode 605 made of an n + type polysilicon thin film heavily doped with phosphorus, and overlaps the capacitor line 203-n in plan view to form an auxiliary capacitor. Condenser 403-nm is formed.

図６は画素スイッチング素子４０１−ｎ−ｍの構造を説明するための図５のＡ−Ａ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。なお、図を見やすくするために縮尺は一定でない。アクティブマトリクス基板１０１は無アルカリガラスよりなる厚さ０．６ｍｍの絶縁基板であって、その上に２００ｎｍの窒化シリコン膜と３００ｎｍの酸化シリコン膜を積層した下地絶縁膜を介してポリシリコン薄膜よりなるシリコンアイランド６０２が配置され、走査線２０１−ｎはシリコンアイランド６０２と前述のゲート絶縁膜を挟んで上方に配置される。走査線２０１−ｎとオーバーラップする領域ではシリコンアイランド６０２はリンイオンが全く、あるいはごく低濃度しかドープされていない真性半導体領域６０２Ｉであり、その左右にリンイオンが低濃度にドープされたシート抵抗２０ｋΩ程度のｎ−領域６０２Ｌが存在し、さらにその左右にリンイオンが高濃度にドープされたシート抵抗１ｋΩ程度のｎ＋領域６０２Ｎが存在する、ＬＤＤ（Lightly Doped Drain）構造である。左右のｎ＋領域６０２Ｎは層間絶縁膜にそれぞれ形成したコンタクトホールを介してソース電極６０３、ドレイン電極６０４と接続しており、ソース電極６０３はデータ線２０２−ｍと、ドレイン電極６０４は平坦化絶縁膜上に形成された画素電極４０２−ｎ−ｍとそれぞれ接続している。画素電極４０２−ｎ−ｍと対向基板９１２上の対向電極９３０との間にはネマティック相液晶材料９２２が存在する。また、画素電極４０２−ｎ−ｍと一部重なるようにしてブラックマトリクス９４０が対向基板９１２上に形成されている。なお、画素スイッチング素子４０１−ｎ−ｍの光リーク電流が問題になる場合はシリコンアイランド６０２下にＣｒ膜よりなる遮光層を形成しても良い。本実施例では光リーク電流はほとんど問題ではなく、かつこのような構造をとると、画素スイッチング素子４０１−ｎ−ｍの移動度が下がるため、シリコンアイランド６０２下のＣｒ膜は除去する構成を選択した。   FIG. 6 is a diagram showing a partial cross-sectional structure of the liquid crystal display device 910 corresponding to the AA ′ line portion of FIG. 5 for explaining the structure of the pixel switching element 401 -nm. Note that the scale is not constant in order to make the drawing easier to see. The active matrix substrate 101 is an insulating substrate made of alkali-free glass and having a thickness of 0.6 mm, and is made of a polysilicon thin film through a base insulating film in which a 200 nm silicon nitride film and a 300 nm silicon oxide film are stacked on the substrate. A silicon island 602 is arranged, and the scanning line 201-n is arranged above the silicon island 602 and the gate insulating film. In the region overlapping with the scanning line 201-n, the silicon island 602 is an intrinsic semiconductor region 602I in which phosphorus ions are not doped at all or only in a very low concentration, and a sheet resistance of about 20 kΩ in which phosphorus ions are lightly doped on the left and right sides thereof. This is an LDD (Lightly Doped Drain) structure in which n-regions 602L exist and n + regions 602N having a sheet resistance of about 1 kΩ doped with phosphorus ions at a high concentration are present on the left and right sides thereof. The left and right n + regions 602N are connected to the source electrode 603 and the drain electrode 604 through contact holes respectively formed in the interlayer insulating film. The source electrode 603 is the data line 202-m, and the drain electrode 604 is the planarization insulating film. The pixel electrode 402-nm is formed on the pixel electrode 402-nm. A nematic phase liquid crystal material 922 exists between the pixel electrode 402 -nm and the counter electrode 930 on the counter substrate 912. In addition, a black matrix 940 is formed over the counter substrate 912 so as to partially overlap with the pixel electrodes 402-nm. In the case where the light leakage current of the pixel switching element 401-nm becomes a problem, a light shielding layer made of a Cr film may be formed under the silicon island 602. In this embodiment, the light leakage current is hardly a problem, and if such a structure is adopted, the mobility of the pixel switching element 401-nm is lowered, and therefore a configuration in which the Cr film under the silicon island 602 is removed is selected. did.

図７は補助容量コンデンサー４０３−ｎ−ｍの構造を説明するための図５のＢ−Ｂ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図であり、ドレイン電極６０４と繋がる容量部電極６０５と容量線２０３−ｎがゲート絶縁膜をはさんで重なることで蓄積容量を形成している。   FIG. 7 is a diagram showing a partial cross-sectional structure of the liquid crystal display device 910 corresponding to the BB ′ line portion of FIG. 5 for explaining the structure of the auxiliary capacitor 403-nm. The connected capacitor electrode 605 and the capacitor line 203-n overlap with each other with the gate insulating film interposed therebetween to form a storage capacitor.

図８は受光センサー３５０Ｐ−１（第１の光センサー）と遮光センサー３５０Ｄ−１（第２の光センサー）付近の拡大平面図である。なお、図を見やすくするために縦と横の縮尺は一定でない。また、凡例は図５と同様である。受光センサー３５０Ｐ−１は太点線で示す受光開口部９９０−１と平面的に重なっており、外光が照射されるようになっている。受光センサー３５０Ｐ−１は４箇所の孤立した受光部３５０Ｐ−１Ｉとそれに隣り合う配線ＳＥＮＳＥに接続されるアノード領域３５０Ｐ−１Ｐと、配線ＶＳＨに接続されるカソード領域３５０Ｐ−１Ｎとによって構成される。受光部３５０Ｐ−１Ｉ、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎはいずれも同一のポリシリコン薄膜アイランドがドープ濃度の違いによって分離されることで構成され、アノード領域３５０Ｐ−１Ｐは比較的高濃度のボロンイオンがドープされ、カソード領域３５０Ｐ−１Ｎは比較的高濃度のリンイオンがドープされ、受光部３５０Ｐ−１Ｉはごく低濃度でしかボロンイオン・リンイオンを含まない。また、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎ、受光部３５０Ｐ−１Ｉはそれぞれ幅１０μｍであって、受光部３５０Ｐ−１Ｉの長さはそれぞれ１０００μｍである。このように受光センサー３５０Ｐ−１は複数の並列接続されたＰＩＮ接合ダイオードからなるフォトダイオードを構成している。受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１の表示領域３１０に近い側には共通電位配線３３５が配置されるが、本実施例では受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１には接続されず、電磁ノイズの影響を避けるため１００μｍ離して配置している。   FIG. 8 is an enlarged plan view of the vicinity of the light receiving sensor 350P-1 (first optical sensor) and the light shielding sensor 350D-1 (second optical sensor). Note that the vertical and horizontal scales are not constant for easy viewing of the figure. The legend is the same as in FIG. The light receiving sensor 350P-1 overlaps the light receiving opening 990-1 indicated by a thick dotted line in a plan view so that external light is irradiated. The light receiving sensor 350P-1 includes four isolated light receiving portions 350P-1I, an anode region 350P-1P connected to the wiring SENSE adjacent thereto, and a cathode region 350P-1N connected to the wiring VSH. The light receiving part 350P-1I, the anode region 350P-1P, and the cathode region 350P-1N are all configured by separating the same polysilicon thin film islands by the difference in doping concentration, and the anode region 350P-1P has a relatively high concentration. The cathode region 350P-1N is doped with a relatively high concentration of phosphorus ions, and the light receiving portion 350P-1I contains boron ions and phosphorus ions only at a very low concentration. The anode region 350P-1P, the cathode region 350P-1N, and the light receiving portion 350P-1I each have a width of 10 μm, and the length of the light receiving portion 350P-1I is 1000 μm. Thus, the light receiving sensor 350P-1 constitutes a photodiode composed of a plurality of PIN junction diodes connected in parallel. The common potential wiring 335 is disposed on the side of the light receiving sensor 350P-1 and the light shielding sensor 350D-1 that are close to the display area 310. However, in this embodiment, the common potential wiring 335 is not connected to the light receiving sensor 350P-1 and the light shielding sensor 350D-1. In order to avoid the influence of electromagnetic noise, they are arranged 100 μm apart.

遮光センサー３５０Ｄ−１は４箇所の孤立した受光部３５０Ｄ−１Ｉとそれに隣り合う配線ＶＳＬに接続されるアノード領域３５０Ｄ−１Ｐと、配線ＳＥＮＳＥに接続されるカソード領域３５０Ｄ−１Ｎとによって構成される。カソードとアノードが接続される配線が異なることと、受光開口部９９０−１と平面的に重なっていないこと以外は受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１は同一の構成であるので、これ以上の説明は省略する。また、受光センサー３５０Ｐ−２〜３５０Ｐ−５は受光センサー３５０Ｐ−１と、遮光センサー３５０Ｄ−２〜３５０Ｄ−５は遮光センサー３５０Ｄ−１と、それぞれ配置位置を除いて同様の構成であるので説明は省略する。   The light shielding sensor 350D-1 includes four isolated light receiving portions 350D-1I, an anode region 350D-1P connected to the wiring VSL adjacent thereto, and a cathode region 350D-1N connected to the wiring SENSE. The light receiving sensor 350P-1 and the light shielding sensor 350D-1 have the same configuration except that the wiring to which the cathode and the anode are connected is different and that the light receiving opening 990-1 does not overlap in plan view. Description of is omitted. The light receiving sensors 350P-2 to 350P-5 have the same configuration except for the light receiving sensor 350P-1, and the light shielding sensors 350D-2 to 350D-5 have the same structure except for the arrangement positions. Omitted.

図９は受光センサー３５０Ｐ−１の構造を説明するための図８の線Ｃ−Ｃ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。アクティブマトリクス基板１０１上には下地絶縁膜を介してバックライト遮光電極６１１Ｐ−１（第１の遮光電極）が配置され、その上に薄膜ポリシリコンよりなる受光センサー３５０Ｐ−１がゲート絶縁膜を挟んで形成される。。受光センサー３５０Ｐ−１が４箇所の受光部３５０Ｐ−１Ｉとそれに隣り合う配線ＶＳＬに接続されるアノード領域３５０Ｐ−１Ｐと、配線ＳＥＮＳＥに接続されるカソード領域３５０Ｐ−１Ｎとによって構成されるのは前述の通りである。受光センサー３５０Ｐ−１の上方には層間絶縁膜、平坦化絶縁膜を介して酸化インディウム・錫薄膜（ＩＴＯ）よりなる透明電極６１２Ｐ−１（第１の透明電極）が配置され、受光部３５０Ｐ−１Ｉに対する電界シールドとして機能する。透明電極６１２Ｐ−１の上方はネマティック相液晶材料９２２が封入され、対向基板９１２上の対向電極９３０が配置される。なお、受光センサー３５０Ｐ−１配置位置によってはネマティック相液晶材料９２２のかわりにシール材９２３が配置されることもある。受光開口部９９０−１は対向基板９１２上のブラックマトリクス９４０を部分的に除去することで形成されてなる。図示しないが、遮光センサー３５０Ｄ−１上には受光開口部は存在しないので、ブラックマトリクス９４０は除去されない。   FIG. 9 is a diagram showing a partial cross-sectional structure of the liquid crystal display device 910 corresponding to the line CC ′ line portion of FIG. 8 for explaining the structure of the light receiving sensor 350P-1. A backlight light shielding electrode 611P-1 (first light shielding electrode) is disposed on the active matrix substrate 101 via a base insulating film, and a light receiving sensor 350P-1 made of thin film polysilicon sandwiches the gate insulating film thereon. Formed with. . The light receiving sensor 350P-1 is configured by the four light receiving portions 350P-1I, the anode region 350P-1P connected to the wiring VSL adjacent thereto, and the cathode region 350P-1N connected to the wiring SENSE. It is as follows. Above the light receiving sensor 350P-1, a transparent electrode 612P-1 (first transparent electrode) made of indium oxide and tin thin film (ITO) is disposed via an interlayer insulating film and a planarizing insulating film, and the light receiving part 350P. It functions as an electric field shield against -1I. A nematic liquid crystal material 922 is sealed above the transparent electrode 612P-1, and the counter electrode 930 on the counter substrate 912 is disposed. Depending on the arrangement position of the light receiving sensor 350P-1, a sealing material 923 may be arranged instead of the nematic liquid crystal material 922. The light receiving opening 990-1 is formed by partially removing the black matrix 940 on the counter substrate 912. Although not shown, since the light receiving opening does not exist on the light shielding sensor 350D-1, the black matrix 940 is not removed.

対向基板９１２の上方からは外光ＬＡが照射され、他方、アクティブマトリクス基板１０１の下方からはバックライトユニット９２６からの光（バックライト光ＬＢ）が照射される構成となっている。   External light LA is irradiated from above the counter substrate 912, while light (backlight light LB) from the backlight unit 926 is irradiated from below the active matrix substrate 101.

なお、本実施例では実施していないが、受光開口部９９０−１部に光学的な補正層を入れてもよい。例えば対向基板９１２に形成される画素に対応したカラーフィルタを構成する色材のうちの一つあるいは複数を受光開口部９９０−１と重ねて形成して、視感度分光特性と受光センサー３５０Ｐ−１をより一致させるようにしてもよい。例えばグリーンの画素に対応する色材を受光開口部９９０−１上に重ねて形成すれば、短波長と長波長側をカットするため、受光センサー３５０Ｐ−１の分光特性が視感度分光特性より短波長あるいは長波長にずれていても補正できる。その他、反射防止膜や干渉層、偏光層等と目的に応じて受光開口部９９０−１部を重ねればよい。また、本図では図示してないが、上偏光板９２４は受光開口部９９０−１と重ねてもよいし、除去しても良い。重ねた方が受光開口部９９０−１は目立たなくなるが、除去すると光感度が向上する。   Although not implemented in this embodiment, an optical correction layer may be inserted in the light receiving opening 990-1 portion. For example, one or a plurality of color materials constituting a color filter corresponding to the pixels formed on the counter substrate 912 are formed so as to overlap with the light receiving opening 990-1, so that the spectral sensitivity characteristics and the light receiving sensor 350P-1 are formed. May be made more consistent. For example, if a color material corresponding to a green pixel is formed on the light receiving opening 990-1, the short wavelength and the long wavelength side are cut, so that the spectral characteristic of the light receiving sensor 350P-1 is shorter than the visibility spectral characteristic. Correction is possible even if the wavelength or wavelength is shifted. In addition, the light receiving opening 990-1 may be overlapped with the antireflection film, the interference layer, the polarizing layer, or the like according to the purpose. Although not shown in the drawing, the upper polarizing plate 924 may be overlapped with the light receiving opening 990-1 or may be removed. The light receiving opening 990-1 is less noticeable when it is overlapped, but if it is removed, the light sensitivity is improved.

本実施例では液晶表示装置９１０は低消費電力化のため、共通電位配線３３５に反転信号を印加する共通電極反転駆動（コモンＡＣ駆動）を行っているので、対向電極９３０には振幅０Ｖ〜５Ｖ、周波数１４ＫＨｚのＡＣ信号が印加される。しかしながら対向電極９３０より生じる電磁波は透明電極６１２Ｐ−１によってシールドされるため、対向電極９３０反転時に受光センサー３５０Ｐ−１にノイズがほとんどのることがない。同様に下方からの電磁ノイズに対してはバックライト遮光電極６１１Ｐ−１がシールドとして機能する。   In this embodiment, since the liquid crystal display device 910 performs common electrode inversion driving (common AC driving) in which an inversion signal is applied to the common potential wiring 335 in order to reduce power consumption, the counter electrode 930 has an amplitude of 0 V to 5 V. An AC signal having a frequency of 14 KHz is applied. However, since the electromagnetic wave generated from the counter electrode 930 is shielded by the transparent electrode 612P-1, noise hardly occurs in the light receiving sensor 350P-1 when the counter electrode 930 is reversed. Similarly, the backlight light-shielding electrode 611P-1 functions as a shield against electromagnetic noise from below.

図１０は図８の線Ｄ−Ｄ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。下地絶縁膜上に形成されるバックライト遮光電極６１１Ｐ−１（第１の遮光電極）とバックライト遮光電極６１１Ｄ−１（第２の遮光電極）は遮光電極間隙６１１Ｇによって互いに離間しており、別々の電位を与えられる。また平坦化絶縁膜上に形成される透明電極６１２Ｐ−１（第１の透明電極）と透明電極６１２Ｄ−１（第２の透明電極）も透明電極間隙６１２Ｇによって互いに離間しており、別々の電位を与えられる。バックライト遮光電極６１１Ｐ−１と透明電極６１２Ｐ−１は互いに中間電極６１３Ｐ−１とゲート絶縁膜、層間絶縁膜および平坦化絶縁膜に形成されたコンタクトホールを介して接続されており、最終的に配線ＰＢＴに接続される。バックライト遮光電極６１１Ｄ−１と透明電極６１２Ｄ−１は互いに中間電極６１３Ｄ−１とコンタクトホールを介して接続されており、最終的に配線ＤＢＴに接続される。   FIG. 10 is a diagram showing a partial cross-sectional structure of the liquid crystal display device 910 corresponding to the line DD ′ line portion of FIG. The backlight light shielding electrode 611P-1 (first light shielding electrode) and the backlight light shielding electrode 611D-1 (second light shielding electrode) formed on the base insulating film are separated from each other by a light shielding electrode gap 611G, and are separately provided. Given potential. Further, the transparent electrode 612P-1 (first transparent electrode) and the transparent electrode 612D-1 (second transparent electrode) formed on the planarization insulating film are also separated from each other by the transparent electrode gap 612G, and have different potentials. Is given. The backlight shading electrode 611P-1 and the transparent electrode 612P-1 are connected to the intermediate electrode 613P-1 through contact holes formed in the gate insulating film, the interlayer insulating film, and the planarizing insulating film. Connected to the wiring PBT. The backlight light-shielding electrode 611D-1 and the transparent electrode 612D-1 are connected to the intermediate electrode 613D-1 via a contact hole, and finally connected to the wiring DBT.

ここで遮光電極間隙６１１Ｇと透明電極間隙６１２Ｇはアクティブマトリクス基板１０１および対向基板９１２の鉛直方向において互いに重ならない。このように構成すると、平面的に上下ともにシールドされていない領域がなくなるので、間隙から進入する電磁ノイズが左右に広がりにくくなり、間隙によるシールド性能の低下を軽減できる。   Here, the light shielding electrode gap 611G and the transparent electrode gap 612G do not overlap with each other in the vertical direction of the active matrix substrate 101 and the counter substrate 912. With this configuration, since there is no area that is not shielded both vertically and horizontally, electromagnetic noise entering from the gap is less likely to spread to the left and right, and a reduction in shielding performance due to the gap can be reduced.

また、遮光電極間隙６１１Ｇと重なるようにモリブデン薄膜（Ｍｏ）よりなる間隙遮光体６１０が形成される。これにより、遮光電極間隙６１１Ｇより進入するバックライト光が各種絶縁膜やガラスの界面等で多重反射され、迷光となって受光センサー３５０Ｐ−１や遮光センサー３５０Ｄ−１に到達する割合を飛躍的に軽減できる。   A gap light shielding body 610 made of a molybdenum thin film (Mo) is formed so as to overlap the light shielding electrode gap 611G. As a result, the ratio of the backlight light entering from the light shielding electrode gap 611G is reflected multiple times at various insulating films, glass interfaces, etc., and becomes stray light to reach the light receiving sensor 350P-1 and the light shielding sensor 350D-1. Can be reduced.

本実施例では受光部３５０Ｐ−１Ｉに隣接したアノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎはドープされたポリシリコン薄膜のみで構成し、金属配線を引き回さない。このように構成すると、受光開口部９９０−１と平面的に重なる領域にほとんど（あるいは全く）金属配線が受光部３５０Ｐ−１Ｉより上層には存在しない。このため、より光の利用効率が良くなり、また広角度の光が入射するため、角度依存性が少なくなるのである。これについてアノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎに金属配線を用いる従来の事例と比較しながら説明する。   In the present embodiment, the anode region 350P-1P and the cathode region 350P-1N adjacent to the light receiving portion 350P-1I are composed only of a doped polysilicon thin film, and no metal wiring is routed. When configured in this manner, almost (or not at all) metal wiring exists in an upper layer above the light receiving portion 350P-1I in a region overlapping the light receiving opening portion 990-1 in a plane. For this reason, the light utilization efficiency is further improved, and light having a wide angle is incident, so that the angle dependency is reduced. This will be described in comparison with a conventional case in which metal wiring is used for the anode region 350P-1P and the cathode region 350P-1N.

図１９は第１の実施例の受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１にかわり、従来の構成である受光センサー３５９Ｐ−１と遮光センサー３５９Ｄ−１を適用した場合の拡大平面図であって、図２０はそのＥ−Ｅ'断面の図である。図１９は本実施例の図８に対応し、図２０は図９に対応する。受光センサー３５９Ｐ−１はアノード領域３５９Ｐ−１Ｐと、カソード領域３５９Ｐ−１Ｎと、これらに挟まれた受光部３５９Ｐ−１Ｉとによって構成される。以下、受光センサー３５０Ｐ−１との違いを説明する。本従来例ではアノード領域３５９Ｐ−１Ｐと、カソード領域３５９Ｐ−１Ｎはデータ線２０２−ｍを構成するアルミ・ネオジウム合金薄膜（ＡｌＮｄ）と同一の膜で形成される金属配線と、ポリシリコン薄膜を積層してコンタクトホールで接続することによって形成している。コンタクトホールのサイズと合わせズレマージンの問題から、アノード領域３５９Ｐ−１Ｐとカソード領域３５９Ｐ−１Ｎの幅は第１の実施例のアノード領域３５０Ｐ−１Ｐとカソード領域３５０Ｐ−１Ｎの幅よりも大きく、１５μｍとなっている。受光部３５９Ｐ−１Ｉの各領域の幅は受光部３５０Ｐ−１Ｉと同じ１０μｍであり、長さも受光部３５０Ｐ−１Ｉと同じ１０００μｍである。受光開口部９９０−１のサイズは本実施例と同じであり、この中に入るように受光センサー３５９Ｐ−１のサイズを調整した結果、受光部３５９Ｐ−１Ｉは３つの領域からなっており、第１の実施例の受光部３５０Ｐ−１Ｉより領域の数が少なくなっている。   FIG. 19 is an enlarged plan view in the case where the light receiving sensor 359P-1 and the light shielding sensor 359D-1 having the conventional configuration are applied instead of the light receiving sensor 350P-1 and the light shielding sensor 350D-1 of the first embodiment. FIG. 20 is a sectional view taken along the line EE ′. 19 corresponds to FIG. 8 of the present embodiment, and FIG. 20 corresponds to FIG. The light receiving sensor 359P-1 includes an anode region 359P-1P, a cathode region 359P-1N, and a light receiving unit 359P-1I sandwiched therebetween. Hereinafter, the difference from the light receiving sensor 350P-1 will be described. In this conventional example, the anode region 359P-1P and the cathode region 359P-1N are formed by laminating a metal wiring formed of the same film as the aluminum-neodymium alloy thin film (AlNd) constituting the data line 202-m and a polysilicon thin film. Then, they are formed by connecting through contact holes. Due to the contact hole size and misalignment margin problem, the width of the anode region 359P-1P and the cathode region 359P-1N is larger than the width of the anode region 350P-1P and the cathode region 350P-1N of the first embodiment, and is 15 μm. It has become. The width of each region of the light receiving portion 359P-1I is 10 μm, which is the same as that of the light receiving portion 350P-1I, and the length is also 1000 μm, which is the same as that of the light receiving portion 350P-1I. The size of the light receiving opening 990-1 is the same as that of the present embodiment, and as a result of adjusting the size of the light receiving sensor 359P-1 so as to fall within this, the light receiving portion 359P-1I is composed of three regions. The number of regions is smaller than that of the light receiving portion 350P-1I of the first embodiment.

遮光センサー３５９Ｄ−１の構成は受光センサー３５９Ｐ−１と基本的に同一であるので説明を省略する。また、受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１にかわって受光センサー３５９Ｐ−１と遮光センサー３５９Ｄ−１を用いている以外は図１９は図８と、図２０は図９と全く同一の構成であるので、これらの詳細な説明は同じ記号を付与することで省略する。   Since the configuration of the light shielding sensor 359D-1 is basically the same as that of the light receiving sensor 359P-1, description thereof is omitted. 19 is the same as FIG. 9 except that the light receiving sensor 359P-1 and the light shielding sensor 359D-1 are used instead of the light receiving sensor 350P-1 and the light shielding sensor 350D-1. Therefore, these detailed explanations are omitted by giving the same symbols.

図２０によると、受光部３５９Ｐ−１Ｉの外光入射方向側にアノード領域３５９Ｐ−１Ｐと、カソード領域３５９Ｐ−１Ｎを構成するアルミ・ネオジウム合金薄膜（ＡｌＮｄ）の配線が存在する。このようなパターンが存在すると、斜め方向から光が入射した際に光の効率が低下するため、受光センサー３５９Ｐ−１の光感度依存性は狭くなる。また、受光開口部９９０−１の中に金属配線があるため、液晶表示装置９１０上で受光開口部９９０−１がより目立ち、デザイン性が良くない。これを避けるためにはアノード領域３５９Ｐ−１Ｐとカソード領域３５９Ｐ−１Ｎを構成するアルミ・ネオジウム合金薄膜（ＡｌＮｄ）の配線と受光部３５９Ｐ−１Ｉの距離を長くすればよいが、そうするとますます受光開口部９９０−１の面積あたりの受光部３５９Ｐ−１Ｉの割合が低下し、光利用効率が低下してしまう。   According to FIG. 20, there are wirings of an aluminum / neodymium alloy thin film (AlNd) constituting the anode region 359P-1P and the cathode region 359P-1N on the light incident direction side of the light receiving portion 359P-1I. When such a pattern exists, the light efficiency is reduced when light is incident from an oblique direction, and thus the light sensitivity dependency of the light receiving sensor 359P-1 is narrowed. Further, since there is a metal wiring in the light receiving opening 990-1, the light receiving opening 990-1 is more conspicuous on the liquid crystal display device 910, and the design is not good. In order to avoid this, it is necessary to increase the distance between the light receiving portion 359P-1I and the aluminum / neodymium alloy thin film (AlNd) wiring constituting the anode region 359P-1P and the cathode region 359P-1N. The ratio of the light receiving part 359P-1I per area of the part 990-1 is lowered, and the light use efficiency is lowered.

本実施例の図８、図９のような構成の受光センサー３５０Ｐ−１であれば、受光開口部９９０−１内にバックライト遮光電極６１１Ｐ−１以外の金属が存在せず、角度依存性が低下することがない。しかも、従来例に比べ、受光開口部９９０−１における受光部３５０Ｐ−１Ｉの面積の占める密度が高く、より大きな光電流を得ることができる。   In the case of the light receiving sensor 350P-1 configured as shown in FIGS. 8 and 9 of this embodiment, there is no metal other than the backlight light shielding electrode 611P-1 in the light receiving opening 990-1, and the angle dependency is present. There is no decline. Moreover, compared to the conventional example, the density of the area of the light receiving portion 350P-1I in the light receiving opening 990-1 is high, and a larger photocurrent can be obtained.

一方で従来例のアノード領域３５９Ｐ−１Ｐ、カソード領域３５９Ｐ−１Ｎに比べ、本実施例のアノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎの抵抗値は数１００〜数１０００倍上昇してしまうが、本実施例では受光部３５０Ｐ−１Ｉに流れる電流は幅１μｍあたり上限は使用温度範囲・保証光照度領域内では１ナノアンペア以下であるので、これによるアノード・カソード電極電位の変動は１ｍＶを超えることはなく、精度上問題にはならない。   On the other hand, compared with the anode region 359P-1P and the cathode region 359P-1N of the conventional example, the resistance values of the anode region 350P-1P and the cathode region 350P-1N of this embodiment increase several hundred to several thousand times, In this embodiment, the upper limit of the current flowing through the light receiving unit 350P-1I per 1 μm width is 1 nanoampere or less in the operating temperature range / guaranteed light illuminance region, and therefore the fluctuation of the anode / cathode electrode potential exceeds 1 mV. There is no problem in accuracy.

なお、光感度の良いセンサー素子を用いる場合は光電流が増大し、高い照度領域でアノード領域・カソード領域の抵抗による電位変動が問題となる場合がある。このような場合は、受光開口部９９０−１及び光センサーのサイズを縮めるか、アノード領域・カソード領域の幅を広げるなどしてもよい。また、受光部からはなれた箇所のアノード領域・カソード領域でのみ、金属配線を併用するなどしてもよい。   When a sensor element with good photosensitivity is used, the photocurrent increases, and potential fluctuation due to the resistance of the anode region and the cathode region may become a problem in a high illuminance region. In such a case, the size of the light receiving opening 990-1 and the optical sensor may be reduced, or the width of the anode region / cathode region may be increased. In addition, metal wiring may be used in combination only in the anode region / cathode region located away from the light receiving unit.

受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の等価回路が図１１である。各受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はそれぞれ、４つのＰＩＮダイオードが並列に接続されている。また、各受光センサー３５０Ｐ−１〜３５０Ｐ−６も互いに並列に接続されており、遮光センサー３５０Ｄ−１〜３５０Ｄ−６も互いに並列に接続されている。ゆえに最終的に図１１は図１２の回路図と等価である。すなわち、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はチャネル幅２４０００μｍ、チャネル長１０μｍのＰＩＮダイオードであり、そのアノードは配線ＶＳＬに接続され、そのカソードは配線ＳＥＮＳＥに接続される。また、遮光センサー３５０Ｄ−１〜３５０Ｄ−６と平面的に重なるバックライト遮光電極６１１Ｄ−１〜６１１Ｄ−６及び透明電極６１２Ｄ−１〜６１２Ｄ−６は配線ＤＢＴに接続される。受光センサー３５０Ｐ−１〜３５０Ｐ−６はチャネル幅２４０００μｍ、チャネル長１０μｍのＰＩＮダイオードであり、そのアノードは配線ＳＥＮＳＥに接続され、そのカソードは配線ＶＳＨに接続される。また、受光センサー３５０Ｐ−１〜３５０Ｐ−６と平面的に重なるバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６及び透明電極６１２Ｐ−１〜６１２Ｐ−６は配線ＰＢＴに接続される。   FIG. 11 shows an equivalent circuit of the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6. Each of the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 has four PIN diodes connected in parallel. The light receiving sensors 350P-1 to 350P-6 are also connected in parallel to each other, and the light shielding sensors 350D-1 to 350D-6 are also connected to each other in parallel. Therefore, finally, FIG. 11 is equivalent to the circuit diagram of FIG. That is, the light shielding sensors 350D-1 to 350D-6 are PIN diodes having a channel width of 24000 μm and a channel length of 10 μm, their anodes connected to the wiring VSL, and their cathodes connected to the wiring SENSE. Further, the backlight light shielding electrodes 611D-1 to 611D-6 and the transparent electrodes 612D-1 to 612D-6, which overlap the light shielding sensors 350D-1 to 350D-6 in a plane, are connected to the wiring DBT. The light receiving sensors 350P-1 to 350P-6 are PIN diodes having a channel width of 24000 μm and a channel length of 10 μm, and their anodes are connected to the wiring SENSE and their cathodes are connected to the wiring VSH. Further, the backlight light shielding electrodes 611P-1 to 611P-6 and the transparent electrodes 612P-1 to 612P-6, which overlap the light receiving sensors 350P-1 to 350P-6 in a plane, are connected to the wiring PBT.

ここで受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６を図１５及び図１６で説明したような従来構成の受光センサー３５９Ｐ−１、遮光センサー３５９Ｄ−１のような構成にそれぞれ置き換えると、受光センサー・遮光センサーのチャネル幅は１８０００μｍになる。すなわち、本実施例の構成では従来構成と比べて４／３倍の素子サイズが設定可能であって、光電流も４／３倍得ることができるので、より低照度での照度検出が可能になっているのである。   Here, the light receiving sensors 350P-1 to 350P-6 and the light blocking sensors 350D-1 to 350D-6 are configured as the light receiving sensor 359P-1 and the light blocking sensor 359D-1 having the conventional configuration as described with reference to FIGS. Respectively, the channel width of the light receiving sensor and the light shielding sensor becomes 18000 μm. That is, in the configuration of this embodiment, the element size can be set to 4/3 times that of the conventional configuration, and the photocurrent can also be obtained 4/3 times, so that it is possible to detect illuminance at lower illumination. It has become.

図１３は一定の外光照度ＬＸが液晶表示装置９１０に照射された時の受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するＰＩＮダイオードの特性を示したグラフである。横軸はバイアス電位Ｖｄ（＝アノード電位−カソード電位）であり、縦軸はアノード−カソード間に流れる電流量Ｉｄである。実線で示したグラフ（Ａ）は受光センサー３５０Ｐ−１〜３５０Ｐ−６の特性であり、破線で示したグラフ（Ｂ）は遮光センサー３５０Ｄ−１〜３５０Ｄ−６の特性である。このように順バイアス領域（Ｉｄ＞０）ではほぼ両者は一致するが、逆バイアス領域（Ｉｄ＜０）では受光センサー３５０Ｐ−１〜３５０Ｐ−６のグラフ（Ｂ）方が電流の絶対値が大きくなる。これは遮光センサー３５０Ｄ−１〜３５０Ｄ−６には外光が照射されないため、温度に起因する熱電流量Ｉｌｅａｋのみが流れるが、受光センサー３５０Ｐ−１〜３５０Ｐ−６を構成するＰＩＮダイオードの受光部３５０Ｐ−１Ｉ〜３５０Ｐ−６Ｉに光が照射されるとキャリア対が生成され、光電流量Ｉｐｈｏｔｏが流れるため、受光センサー３５０Ｐ−１〜３５０Ｐ−６では光電流量と熱電流量の和、Ｉｐｈｏｔｏ＋Ｉｌｅａｋが流れるためである。熱電流量ＩｌｅａｋはＶｄ（＝アノード電位−カソード電位）依存性を示し、−５．０≦Ｖｄ≦−１．５の領域では傾きＫＡ（ＫＡ＞０）の直線として近似できる。ここでＫＡは温度に対する関数であって、温度が上昇すると指数関数的に上昇する。このＶｄ領域（Ｖｄ＝−５．０≦Ｖｄ≦−１．５）では受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる光電流量Ｉｐｈｏｔｏはほぼ一定の値を有し、外光照度ＬＸに比例する（以下、Ｉｐｈｏｔｏ＝ＬＸ×ｋとする）。ゆえに、受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる電流（グラフ（Ａ））、遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる電流（グラフ（Ｂ））ともに−５．０≦Ｖｄ≦−１．５の領域では傾きＫＡ（ＫＡ＞０）の直線である。   FIG. 13 is a graph showing characteristics of PIN diodes constituting the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 when the liquid crystal display device 910 is irradiated with a constant illuminance LX. is there. The horizontal axis represents the bias potential Vd (= anode potential−cathode potential), and the vertical axis represents the amount of current Id flowing between the anode and the cathode. A graph (A) indicated by a solid line is a characteristic of the light receiving sensors 350P-1 to 350P-6, and a graph (B) indicated by a broken line is a characteristic of the light shielding sensors 350D-1 to 350D-6. As described above, in the forward bias region (Id> 0), both are almost the same, but in the reverse bias region (Id <0), the graph (B) of the light receiving sensors 350P-1 to 350P-6 has a larger absolute value of the current. Become. Since the outside light is not irradiated to the light shielding sensors 350D-1 to 350D-6, only the thermal current amount Ileak caused by the temperature flows, but the light receiving part 350P of the PIN diode constituting the light receiving sensors 350P-1 to 350P-6. When light is irradiated to -1I to 350P-6I, a carrier pair is generated and the photoelectric flow rate Iphoto flows. Therefore, in the light receiving sensors 350P-1 to 350P-6, the sum of the photoelectric flow rate and the thermal current amount, Iphoto + Ileak flows. . The amount of thermal current Ileak is dependent on Vd (= anode potential−cathode potential), and can be approximated as a straight line with a slope KA (KA> 0) in the region of −5.0 ≦ Vd ≦ −1.5. Here, KA is a function with respect to temperature, and increases exponentially as the temperature increases. In this Vd region (Vd = −5.0 ≦ Vd ≦ −1.5), the photoelectric flow rate Iphoto flowing through the light receiving sensors 350P-1 to 350P-6 has a substantially constant value, and is proportional to the external light illuminance LX (hereinafter referred to as “light-emitting sensor”). , Iphoto = LX × k). Therefore, the current flowing through the light receiving sensors 350P-1 to 350P-6 (graph (A)) and the current flowing through the light shielding sensors 350D-1 to 350D-6 (graph (B)) are both −5.0 ≦ Vd ≦ −1. The region 5 is a straight line with an inclination KA (KA> 0).

ここで遮光センサー３５０Ｄ−１〜３５０Ｄ−６と受光センサー３５０Ｐ−１〜３５０Ｐ−６のＶｄを同じになるようにバイアスを設定する、すなわち配線ＳＥＮＳＥの電位ＶＳＥＮＳＥを配線ＶＳＨの電位ＶＶＳＨと配線ＶＳＬの電位ＶＶＳＬのちょうど中間である（ＶＶＳＨ＋ＶＶＳＬ）÷２に設定すると、受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる熱電流量（Ｉｌｅａｋ）は全く一致する。このとき、配線ＶＳＨに流れる電流量（＝受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる電流量）はＩｐｈｏｔｏ＋Ｉｌｅａｋであり、配線ＶＳＬにながれる電流量（＝遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる電流量）はＩｌｅａｋであるので、キルヒホッフ第１法則から配線ＳＥＮＳＥに流れる電流量はＩｐｈｏｔｏ＝ＬＸ×ｋとなって、外光照度ＬＸに比例する。なお実施例では受光センサーを高電位側に、遮光センサーを低電位側に接続したが、もちろん別でも差し支えないし、結論は同じである。   Here, the bias is set so that the Vd of the light shielding sensors 350D-1 to 350D-6 and the light receiving sensors 350P-1 to 350P-6 are the same, that is, the potential VSENSE of the wiring SENSE is set to the potential VVSH of the wiring VSH and the wiring VSL. When set to (VVSH + VVSL) / 2, which is exactly the middle of the potential VVSL, the amount of thermal current (Ileak) flowing through the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 is exactly the same. At this time, the amount of current flowing through the wiring VSH (= the amount of current flowing through the light receiving sensors 350P-1 to 350P-6) is Iphoto + Ileak, and the amount of current flowing through the wiring VSL (= the current flowing through the light shielding sensors 350D-1 to 350D-6). The amount of current flowing through the wiring SENSE from Kirchhoff's first law is Iphoto = LX × k, which is proportional to the external light illuminance LX. In the embodiment, the light receiving sensor is connected to the high potential side and the light shielding sensor is connected to the low potential side.

図１４は検出回路３６０の回路図である。配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨ、配線ＯＵＴは信号入力端子３２０と接続され、また配線ＶＳＬ、配線ＶＳＨ、配線ＳＥＮＳＥ、配線ＰＢＴ、配線ＤＢＴ配線は受光センサー３５０Ｐ−１〜３５０Ｐ−６及び遮光センサー３５０Ｄ−１〜３５０Ｄ−６に接続される。ここで配線ＶＣＨＧ、配線ＶＳＬ、配線ＶＳＨは外部電源回路７８４より供給されるＤＣ電源に接続され、ＶＣＨＧ配線は電位ＶＶＣＨＧ（＝２．０Ｖ）、ＶＳＬ配線は電位ＶＶＳＬ（＝０．０Ｖ）、ＶＳＨ配線は電位ＶＶＳＨ（＝５．０Ｖ）を供給される。なお、ここでＶＳＬ配線の電位ＶＶＳＬは液晶表示装置９１０のＧＮＤである。   FIG. 14 is a circuit diagram of the detection circuit 360. The wiring VCHG, the wiring RST, the wiring VSL, the wiring VSH, and the wiring OUT are connected to the signal input terminal 320, and the wiring VSL, the wiring VSH, the wiring SENSE, the wiring PBT, and the wiring DBT wiring are the light receiving sensors 350P-1 to 350P-6 and The light shielding sensors 350D-1 to 350D-6 are connected. Here, the wiring VCHG, the wiring VSL, and the wiring VSH are connected to a DC power supply supplied from the external power supply circuit 784, the VCHG wiring is at a potential VVCHG (= 2.0V), the VSL wiring is at a potential VVSL (= 0.0V), and VSH. The wiring is supplied with a potential VVSH (= 5.0 V). Note that the potential VVSL of the VSL wiring is GND of the liquid crystal display device 910 here.

配線ＳＥＮＳＥは第１のコンデンサーＣ１と、第３のコンデンサーＣ３の各一端に接続される。また、初期充電トランジスターＮＣのドレイン電極に接続される。第３のコンデンサーＣ３の他端は配線ＶＳＬに接続される。第１のコンデンサーＣ１の他端はノードＡに接続される。初期充電トランジスターＮＣのソース電極は配線ＶＣＨＧに接続され、電位ＶＶＣＨＧ（＝２．０Ｖ）電源を供給される。初期充電トランジスターＮＣのゲート電極は配線ＲＳＴに接続される。ノードＡはさらに第１のＮ型トランジスターＮ１のゲート電極と第１のＰ型トランジスターＰ１のゲート電極とリセットトランジスターＮＲのドレイン電極に接続され、さらに第２のコンデンサーＣ２の一端に接続される。第２のコンデンサーＣ２の他端は配線ＲＳＴに接続される。第１のＮ型トランジスターＮ１のドレイン電極と第１のＰ型トランジスターＰ１のドレイン電極とリセットトランジスターＮＲのソース電極はノードＢに接続され、ノードＢはさらに第２のＮ型トランジスターＮ２のゲート電極と第２のＰ型トランジスターＰ２のゲート電極に接続される。第２のＮ型トランジスターＮ２のドレイン電極と第２のＰ型トランジスターＰ２のドレイン電極はノードＣに接続され、ノードＣはさらに第３のＮ型トランジスターＮ３のゲート電極と第３のＰ型トランジスターＰ３のゲート電極に接続される。第３のＮ型トランジスターＮ３のドレイン電極と第３のＰ型トランジスターＰ３のドレイン電極はノードＤに接続され、ノードＤはさらに第４のＮ型トランジスターＮ４のゲート電極と第４のＰ型トランジスターＰ４のゲート電極に接続される。第４のＮ型トランジスターＮ４のドレイン電極と第４のＰ型トランジスターＰ４のドレイン電極は配線ＯＵＴに接続され、配線ＯＵＴはさらに第５のＮ型トランジスターＮ５のドレイン電極にも接続される。第５のＮ型トランジスターＮ５のゲート電極と第５のＰ型トランジスターＰ５のゲート電極は配線ＲＳＴに接続され、第５のＰ型トランジスターＰ５のドレイン電極は第４のＰ型トランジスターＰ４のソース電極に接続される。第１〜第５のＮ型トランジスターＮ１〜Ｎ５のソース電極は配線ＶＳＬに接続され、電位ＶＶＳＬ（＝０Ｖ）を供給されてなる。また第１〜第３のＰ型トランジスターＰ１〜Ｐ３及び第５のＰ型トランジスターＰ５のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されてなる。   The wiring SENSE is connected to each end of the first capacitor C1 and the third capacitor C3. Further, it is connected to the drain electrode of the initial charging transistor NC. The other end of the third capacitor C3 is connected to the wiring VSL. The other end of the first capacitor C1 is connected to the node A. The source electrode of the initial charging transistor NC is connected to the wiring VCHG and is supplied with a potential VVCHG (= 2.0 V) power source. The gate electrode of the initial charging transistor NC is connected to the wiring RST. The node A is further connected to the gate electrode of the first N-type transistor N1, the gate electrode of the first P-type transistor P1, and the drain electrode of the reset transistor NR, and further connected to one end of the second capacitor C2. The other end of the second capacitor C2 is connected to the wiring RST. The drain electrode of the first N-type transistor N1, the drain electrode of the first P-type transistor P1, and the source electrode of the reset transistor NR are connected to the node B, and the node B is further connected to the gate electrode of the second N-type transistor N2. Connected to the gate electrode of the second P-type transistor P2. The drain electrode of the second N-type transistor N2 and the drain electrode of the second P-type transistor P2 are connected to the node C. The node C is further connected to the gate electrode of the third N-type transistor N3 and the third P-type transistor P3. To the gate electrode. The drain electrode of the third N-type transistor N3 and the drain electrode of the third P-type transistor P3 are connected to the node D. The node D is further connected to the gate electrode of the fourth N-type transistor N4 and the fourth P-type transistor P4. To the gate electrode. The drain electrode of the fourth N-type transistor N4 and the drain electrode of the fourth P-type transistor P4 are connected to the wiring OUT, and the wiring OUT is further connected to the drain electrode of the fifth N-type transistor N5. The gate electrode of the fifth N-type transistor N5 and the gate electrode of the fifth P-type transistor P5 are connected to the wiring RST, and the drain electrode of the fifth P-type transistor P5 is connected to the source electrode of the fourth P-type transistor P4. Connected. The source electrodes of the first to fifth N-type transistors N1 to N5 are connected to the wiring VSL and supplied with the potential VVSL (= 0V). The source electrodes of the first to third P-type transistors P1 to P3 and the fifth P-type transistor P5 are connected to the wiring VSH and supplied with the potential VVSH (= + 5 V).

また、検出回路３６０には配線ＰＢＴと配線ＤＢＴに印加する電位をトランジスターの閾値電圧（Ｖｔｈ）から自動的に補正する自己補正電圧回路３６１も備えてなる。自己補正電圧回路３６１は第６のＮ型トランジスターＮ１１と、第６のＰ型トランジスターＰ１１のドレイン電極及びゲート電極がそれぞれ配線ＰＢＴに接続され、第７のＮ型トランジスターＮ２１と、第７のＰ型トランジスターＰ２１のドレイン電極及びゲート電極がそれぞれ配線ＤＢＴに接続され、第６のＮ型トランジスターＮ１１と、第７のＮ型トランジスターＮ２１のソース電極は配線ＶＳＬに接続されて電位ＶＶＳＬ（＝０Ｖ）を供給され、第６のＰ型トランジスターＰ１１と、第７のＰ型トランジスターＰ２１のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されて構成される。   The detection circuit 360 also includes a self-correction voltage circuit 361 that automatically corrects the potential applied to the wiring PBT and the wiring DBT from the threshold voltage (Vth) of the transistor. The self-correcting voltage circuit 361 includes a sixth N-type transistor N11, a drain electrode and a gate electrode of the sixth P-type transistor P11 connected to the wiring PBT, and a seventh N-type transistor N21 and a seventh P-type transistor. The drain electrode and the gate electrode of the transistor P21 are respectively connected to the wiring DBT, and the source electrodes of the sixth N-type transistor N11 and the seventh N-type transistor N21 are connected to the wiring VSL to supply the potential VVSL (= 0V). The source electrodes of the sixth P-type transistor P11 and the seventh P-type transistor P21 are connected to the wiring VSH and supplied with the potential VVSH (= + 5 V).

また、検出回路３６０は画素電極４０２−ｎ−ｍを構成する酸化インディウム・錫薄膜（ＩＴＯ）と同一の膜で形成されたシールド電極３６９によって全面を覆われる。シールド電極３６９は配線ＶＳＬを通じて液晶表示装置９１０のＧＮＤ電位に接続され、電磁ノイズに対するシールドとして機能する。   The entire surface of the detection circuit 360 is covered with a shield electrode 369 made of the same film as the indium oxide / tin thin film (ITO) constituting the pixel electrode 402-nm. The shield electrode 369 is connected to the GND potential of the liquid crystal display device 910 through the wiring VSL and functions as a shield against electromagnetic noise.

ここで本実施例では第１のＮ型トランジスターＮ１のチャネル幅は１０μｍであり、第２のＮ型トランジスターＮ２のチャネル幅は３５μｍであり、第３のＮ型トランジスターＮ３のチャネル幅は１００μｍであり、第４のＮ型トランジスターＮ４のチャネル幅は１５０μｍであり、第５のＮ型トランジスターＮ５のチャネル幅は１５０μｍであり、第６のＮ型トランジスターＮ１１のチャネル幅は４μｍであり、第７のＮ型トランジスターＮ２１のチャネル幅は２００μｍであり、第１のＰ型トランジスターＰ１のチャネル幅は１０μｍであり、第２のＰ型トランジスターＰ２のチャネル幅は３５μｍであり、第３のＰ型トランジスターＰ３のチャネル幅は１００μｍであり、第４のＰ型トランジスターＰ４のチャネル幅は３００μｍであり、第５のＰ型トランジスターＰ５のチャネル幅は３００μｍであり、第６のＰ型トランジスターＰ１１のチャネル幅は２００μｍであり、第７のＰ型トランジスターＰ２１のチャネル幅は４μｍであり、リセットトランジスターＮＲのチャネル幅は２μｍであり、初期充電トランジスターＮＣのチャネル幅は５０μｍであり、全てのＮ型トランジスターのチャネル長は８μｍであり、全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ2／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ2／Ｖｓｅｃであり、全てのＮ型トランジスターの閾値電圧（Ｖｔｈ）は＋１．０Ｖであり、全てのＰ型トランジスターの閾値電圧（Ｖｔｈ）は−１．０Ｖであり、第１のコンデンサーＣ１の容量は１ｐＦであり、第２のコンデンサーＣ２の容量は１００ｆＦであり、第３のコンデンサーＣ３の容量は１００ｐＦである。 In this embodiment, the channel width of the first N-type transistor N1 is 10 μm, the channel width of the second N-type transistor N2 is 35 μm, and the channel width of the third N-type transistor N3 is 100 μm. The channel width of the fourth N-type transistor N4 is 150 μm, the channel width of the fifth N-type transistor N5 is 150 μm, the channel width of the sixth N-type transistor N11 is 4 μm, and the seventh N-type transistor N5 The channel width of the N-type transistor N21 is 200 μm, the channel width of the first P-type transistor P1 is 10 μm, the channel width of the second P-type transistor P2 is 35 μm, and the channel width of the third P-type transistor P3 The width is 100 μm, the channel width of the fourth P-type transistor P4 is 300 μm, and the fifth The channel width of the P-type transistor P5 is 300 μm, the channel width of the sixth P-type transistor P11 is 200 μm, the channel width of the seventh P-type transistor P21 is 4 μm, and the channel width of the reset transistor NR is The initial charging transistor NC has a channel width of 50 μm, the channel length of all N-type transistors is 8 μm, the channel length of all P-type transistors is 6 μm, and the mobility of all N-type transistors Is 80 cm 2 / Vsec, the mobility of all P-type transistors is 60 cm 2 / Vsec, the threshold voltage (Vth) of all N-type transistors is +1.0 V, and the threshold voltage of all P-type transistors (Vth) is −1.0 V, and the capacitance of the first capacitor C1 It is 1 pF, the capacitance of the second capacitor C2 is 100 fF, the capacitance of the third capacitor C3 is 100 pF.

配線ＲＳＴは電位振幅０−５Ｖのパルス波であって、周期５１０ｍ秒毎にパルス長１００μ秒の間Ｈｉｇｈ電位（５Ｖ）に保持され、残りの５０９．９ｍ秒間はＬｏｗ電位（０Ｖ）に保持される。ＲＳＴ配線が５１０ｍ秒毎にＨｉｇｈ（５Ｖ）になると、初期充電トランジスターＮＣとリセットトランジスターＮＲがＯＮし、配線ＳＥＮＳＥにはＶＣＨＧ配線の電位（２．０Ｖ）がチャージされ、ノードＡとノードＢは短絡する。第１のＮ型トランジスターＮ１と第１のＰ型トランジスターＰ１はインバーター回路を構成するから、インバーター回路のＩＮ／ＯＵＴが短絡される。このとき、ノードＡとノードＢの電位は最終的に以下の数式で表される電位ＶＳに到達する（詳細なる計算は例えばＫａｎｇ Ｌｅｂｌｅｂｉｃｉ著”ＣＭＯＳ Ｄｉｇｉｔａｌ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ” Ｔｈｉｒｄ Ｅｄｉｔｉｏｎ Ｐ２０６などを参照）。   The wiring RST is a pulse wave having a potential amplitude of 0 to 5 V, and is held at a high potential (5 V) for a pulse length of 100 μsec every period of 510 msec, and is maintained at a low potential (0 V) for the remaining 509.9 msec. The When the RST wiring becomes High (5 V) every 510 msec, the initial charging transistor NC and the reset transistor NR are turned ON, the potential of the VCHG wiring (2.0 V) is charged to the wiring SENSE, and the nodes A and B are short-circuited. To do. Since the first N-type transistor N1 and the first P-type transistor P1 constitute an inverter circuit, IN / OUT of the inverter circuit is short-circuited. At this time, the potentials of the node A and the node B finally reach the potential VS represented by the following formula (for detailed calculation, refer to, for example, “Kang Digital Integrated Circuits” Third Edition P206 by Kang Leblebichi).

Figure 0005295507
Figure 0005295507

ここで、Ｗｎ：第１のＮ型トランジスターＮ１のチャネル幅、Ｌｎ：第１のＮ型トランジスターＮ１のチャネル長、μｎ：第１のＮ型トランジスターＮ１の移動度、Ｖｔｈｎ：第１のＮ型トランジスターＮ１の閾値電圧、Ｗｐ：第１のＰ型トランジスターＰ１のチャネル幅、Ｌｐ：第１のＰ型トランジスターＰ１のチャネル長、μｐ：第１のＰ型トランジスターＰ１の移動度、Ｖｔｈｐ：第１のＰ型トランジスターＰ１の閾値電圧であるので、本実施例においてはＶＳ＝２．５（Ｖ）と計算される。なお、配線ＲＳＴがＨｉｇｈ（５Ｖ）である間は第５のＮ型トランジスターＮ５がＯＮし、第５のＰ型トランジスターＰ５がＯＦＦしているのでＯＵＴ配線は０Ｖである。   Here, Wn: channel width of the first N-type transistor N1, Ln: channel length of the first N-type transistor N1, μn: mobility of the first N-type transistor N1, Vthn: first N-type transistor N1 threshold voltage, Wp: channel width of the first P-type transistor P1, Lp: channel length of the first P-type transistor P1, μp: mobility of the first P-type transistor P1, Vthp: first P Since this is the threshold voltage of the type transistor P1, in this embodiment, VS = 2.5 (V) is calculated. Note that while the wiring RST is High (5 V), the fifth N-type transistor N5 is ON and the fifth P-type transistor P5 is OFF, so the OUT wiring is 0 V.

ＲＳＴ配線が１００μ秒後にＬｏｗ（０Ｖ）になると、リセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離される。この時、第１のＮ型トランジスターＮ１と第１のＰ型トランジスターＰ１で構成されるインバーター回路はノードＡの電位がＶＳより低ければノードＢにＶＳより高い電位を出力し、ノードＡの電位がＶＳより高ければノードＢにＶＳより低い電位を出力する。第２のＮ型トランジスターＮ２と第２のＰ型トランジスターＰ２および第３のＮ型トランジスターＮ３と第３のＰ型トランジスターＰ３もそれぞれインバーター回路を構成するが、同様に入力段の電位がＶＳより低ければＶＳより高い電位を、入力段の電位がＶＳより高ければＶＳより低い電位を、それぞれ出力する。この時、入力段の電位のＶＳとの差より出力段の電位のＶＳとの差はより大きくなり、配線ＶＳＨの電位ＶＶＳＨ（＝＋５Ｖ）もしくは配線ＶＳＬの電位ＶＶＳＬ（＝０Ｖ）へと近づく。結果、ノードＡの電位がＶＳより低ければノードＤはほぼＶＳＨ配線の電位ＶＶＳＨ（＝＋５Ｖ）となり、ノードＡの電位がＶＳより高ければノードＤはほぼＶＳＬ配線の電位ＶＶＳＬ（＝０Ｖ）となる。第４のＮ型トランジスターＮ４及び第５のＮ型トランジスターＮ５、第４のＰ型トランジスターＰ４及び第５のＰ型トランジスターＰ５はＮＯＲ回路を構成してなるので、ＲＳＴ配線の電位がＬｏｗ（０Ｖ）である期間ではノードＤがＨｉｇｈ（＋５Ｖ）であればＬｏｗ（０Ｖ）を、ノードＤがＬｏｗ（０Ｖ）であればＨｉｇｈ（＋５Ｖ）を、それぞれＯＵＴ配線へ出力する。すなわち、ＲＳＴ配線の電位がＬｏｗ（０Ｖ）である期間ではノードＡの電位がＶＳより低ければＯＵＴ配線への出力はＬｏｗ（０Ｖ）であり、ノードＡの電位がＶＳより高ければＯＵＴ配線への出力はＨｉｇｈ（＋５Ｖ）となる。   When the RST wiring becomes Low (0 V) after 100 μs, the reset transistor NR is turned OFF and the node A and the node B are electrically disconnected. At this time, the inverter circuit composed of the first N-type transistor N1 and the first P-type transistor P1 outputs a potential higher than VS to the node B if the potential of the node A is lower than VS, and the potential of the node A is If higher than VS, a potential lower than VS is output to node B. The second N-type transistor N2, the second P-type transistor P2, and the third N-type transistor N3 and the third P-type transistor P3 also constitute an inverter circuit, respectively. Similarly, the potential of the input stage is lower than VS. If the input stage potential is higher than VS, a potential lower than VS is output. At this time, the difference between the input stage potential VS and the output stage potential VS is larger than the difference between the output stage potential VS and the potential VVSH (= + 5 V) of the wiring VSH or the potential VVSL (= 0 V) of the wiring VSL. As a result, if the potential of the node A is lower than VS, the node D becomes approximately the potential VVSH (= + 5 V) of the VSH wiring, and if the potential of the node A is higher than VS, the node D becomes approximately the potential VVSL of the VSL wiring (= 0 V). . Since the fourth N-type transistor N4, the fifth N-type transistor N5, the fourth P-type transistor P4, and the fifth P-type transistor P5 constitute a NOR circuit, the potential of the RST wiring is Low (0 V). During the period, when the node D is High (+5 V), Low (0 V) is output to the OUT wiring, and when the node D is Low (0 V), High (+5 V) is output to the OUT wiring. That is, during the period when the potential of the RST wiring is Low (0V), if the potential of the node A is lower than VS, the output to the OUT wiring is Low (0V), and if the potential of the node A is higher than VS, the output to the OUT wiring is performed. The output becomes High (+ 5V).

ノードＡは前述の通り、配線ＲＳＴがＬｏｗ（０Ｖ）になってリセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離されるが、これと同時に第２のコンデンサーＣ２の結合によって配線ＲＳＴと同時に電位が下がる。ここで第１のコンデンサーＣ１の容量ＣＣ１（＝１ｐＦ）が第２のコンデンサーＣ２の容量ＣＣ２（＝１００ｆＦ）及び第１のＮ型トランジスターＮ１、第１のＰ型トランジスターＰ１、リセットトランジスターＮＲのゲート、ドレイン間容量（本実施例ではいずれも１０ｆＦ以下）より十分大きければ、またリセットトランジスターＮＲの書き込みインピーダンスと第１のコンデンサーＣ１の容量の積（本実施例では約１μ秒）が配線ＲＳＴの電位の立ち下げ期間（本実施例では１００ｎ秒）より十分大きければ配線ＲＳＴがＬｏｗ（０Ｖ）になったとき（以下、これを時間ｔ＝０）とするのノードＡの電位（以下、ＶＡ（ｔ）とする）は以下の式で表される。   As described above, in the node A, the wiring RST becomes Low (0 V), the reset transistor NR is turned OFF, and the node A and the node B are electrically disconnected. At the same time, the wiring RST is coupled by the coupling of the second capacitor C2. At the same time, the potential drops. Here, the capacitance CC1 (= 1 pF) of the first capacitor C1 is the capacitance CC2 (= 100 fF) of the second capacitor C2, the first N-type transistor N1, the first P-type transistor P1, the gate of the reset transistor NR, If it is sufficiently larger than the capacitance between drains (in this embodiment, 10 fF or less), the product of the write impedance of the reset transistor NR and the capacitance of the first capacitor C1 (about 1 μsec in this embodiment) is the potential of the wiring RST. If it is sufficiently longer than the falling period (100 nsec in this embodiment), the potential of the node A (hereinafter referred to as VA (t)) when the wiring RST becomes Low (0 V) (hereinafter referred to as time t = 0). Is expressed by the following equation.

Figure 0005295507
Figure 0005295507

本実施例ではＶＡ（ｔ＝０）＝２．０Ｖとなる。このとき、受光センサー３５０Ｐ−１にかかるバイアスはＶｄ＝−３．０Ｖであり、遮光センサー３５０Ｄ−１にかかるバイアスはＶｄ＝−２．０Ｖである。図１３の説明から明らかなように、このとき、受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１を構成するＰＩＮダイオードの熱電流量Ｉｌｅａｋの差はＫＡ×１．０で表される。従って、配線ＳＥＮＳＥには受光センサー３５０Ｐ−１に照射される外光に応じた光電流量Ｉｐｈｏｔｏに電流量ＫＡ×１．０を加えた電流が流れる。ここで、ＫＡ＜＜Ｉｐｈｏｔｏであれば配線ＳＥＮＳＥに流れる電流量はＩｐｈｏｔｏのみと近似でき、熱電流の寄与を除去できることになる。本実施例では動作保証温度上限の７０℃におけるＫＡと照度１０ルクスにおけるＩｐｈｏｔｏが等しくなった。このことから、外光照度１００ルクス以上であれば動作保証温度範囲内において効果的に熱リークを除去できる。   In this embodiment, VA (t = 0) = 2.0V. At this time, the bias applied to the light receiving sensor 350P-1 is Vd = −3.0V, and the bias applied to the light shielding sensor 350D-1 is Vd = −2.0V. As is apparent from the description of FIG. 13, at this time, the difference between the thermal current amounts Ileak of the PIN diodes constituting the light receiving sensor 350P-1 and the light shielding sensor 350D-1 is expressed by KA × 1.0. Therefore, a current obtained by adding the current amount KA × 1.0 to the photoelectric flow rate Iphoto corresponding to the external light applied to the light receiving sensor 350P-1 flows through the wiring SENSE. Here, if KA << Iphoto, the amount of current flowing through the wiring SENSE can be approximated to only Iphoto, and the contribution of thermal current can be removed. In this embodiment, KA at 70 ° C., which is the upper limit of the guaranteed operating temperature, and Iphoto at an illuminance of 10 lux are equal. Therefore, heat leakage can be effectively removed within the guaranteed operating temperature range when the ambient light illuminance is 100 lux or more.

ここで外光とＩｐｈｏｔｏの関係は前述の通り、このバイアス条件では外光が受光センサー３５０Ｐ−１を照らす外光照度ＬＸに比例してＶｄには依存せずＩｐｈｏｔｏ＝ＬＸ・ｋとなる（ｋは一定の係数）。ＲＳＴ配線がＬｏｗ（０Ｖ）になると、ノードＡはフローティング状態であるので、第２のコンデンサーＣ２の容量ＣＣ２及び第１のＮ型トランジスターＮ１、第１のＰ型トランジスターＰ１のゲート・ソース間容量を無視すればほぼ実効的な容量は第３のコンデンサーＣ３の容量ＣＣ３のみとなって、配線ＳＥＮＳＥの電位ＶＳＥＮＳＥは以下の式で示すように変化する。   Here, as described above, the relationship between the external light and Iphoto is proportional to the external light illuminance LX in which the external light illuminates the light receiving sensor 350P-1 under this bias condition, and Iphoto = LX · k (k is independent of Vd). Constant coefficient). Since the node A is in a floating state when the RST wiring becomes Low (0 V), the capacitance CC2 of the second capacitor C2, the gate-source capacitance of the first N-type transistor N1, and the first P-type transistor P1 are set. If ignored, the almost effective capacitance is only the capacitance CC3 of the third capacitor C3, and the potential VSENSE of the wiring SENSE changes as shown by the following equation.

Figure 0005295507
Figure 0005295507

なお、ここでは説明のために受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線での付加容量を無視して説明をしている。これらの付加容量分は上記のＣＣ３に加算すればよい。また、受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線での付加容量が十分大きい場合は第３のコンデンサーＣ３は無くても良い。従って、ＣＣ３の値は受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線の付加容量から下限が決定される。   Here, for the purpose of explanation, the light receiving sensor 350P-1, the light shielding sensor 350D-1, and the additional capacitance in the lead wiring are ignored. What is necessary is just to add these additional capacity part to said CC3. In addition, when the additional capacitance in the light receiving sensor 350P-1 and the light shielding sensor 350D-1 and the routing wiring is sufficiently large, the third capacitor C3 may be omitted. Therefore, the lower limit of the value of CC3 is determined from the light receiving sensor 350P-1, the light shielding sensor 350D-1, and the additional capacity of the routing wiring.

ＶＡ（ｔ）はＶＳＥＮＳＥ（ｔ）が変化すると容量結合で同じ電位分変化する。従って、ノードＡの電位ＶＡは以下のような式で表される。   When VSENSE (t) changes, VA (t) changes by the same potential by capacitive coupling. Therefore, the potential VA of the node A is expressed by the following equation.

Figure 0005295507
Figure 0005295507

ここでＶＡ（ｔ）＝ＶＳとなる時間ｔ０は、以下のような式で表される。   Here, the time t0 when VA (t) = VS is expressed by the following equation.

Figure 0005295507
Figure 0005295507

すなわち、時間ｔ０でＯＵＴ出力はＬｏｗ（０Ｖ）→Ｈｉｇｈ（５Ｖ）へと反転することになり、この時間ｔ０から外光照度ＬＸは容易にもとまる。   That is, at time t0, the OUT output is inverted from Low (0 V) to High (5 V), and the ambient light illuminance LX is easily stopped from this time t0.

検出回路３６０はＲＳＴ配線がＬｏｗ（０Ｖ）である間、ノードＡがフローティング状態となり、ここに電磁ノイズが進入してノードＡの電位が変化すると誤動作する。従って、電磁ノイズの防止が極めて重要であり、このためにシールド電極３６９を配置している。   The detection circuit 360 malfunctions when the node A is in a floating state while the RST wiring is Low (0 V), and electromagnetic potential enters here and the potential of the node A changes. Therefore, prevention of electromagnetic noise is extremely important, and the shield electrode 369 is disposed for this purpose.

さて本構成のようなラテラル構造のＰＩＮ型ダイオードやＰＮ型ダイオードは垂直方向の電界に対して光電流量Ｉｐｈｏｔｏが変化するという問題がある。本実施例にあわせて具体的に言うと、配線ＰＢＴに接続される透明電極６１２Ｐ−１〜６１２Ｐ−６とバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６の電位（以下、ＶＰＢＴ）が受光センサー３５０Ｐ−１〜３５０Ｐ−６の特性に、配線ＤＢＴに接続される透明電極６１２Ｄ−１〜６１２Ｄ−６とバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６の電位（以下、ＶＤＢＴ）が遮光センサー３５０Ｄ−１〜３５０Ｄ−６の特性に、それぞれ影響する。ＶＰＢＴ及びＶＤＢＴの最適電位は製造ばらつきによって製品毎に異なるが、これらは薄膜トランジスターの閾値（Ｖｔｈ）と強い相関を持つ。本実施例では薄膜トランジスターの閾値（Ｖｔｈ）をもとに電圧を自己補正した電位ＶＰＢＴと電位ＶＤＢＴをそれぞれ配線ＰＢＴと配線ＤＢＴに印加する自己補正電圧回路３６１を用いている。本実施例での製造ばらつき中の平均的な値では、ＶｔｈＮ＝＋１．０、ＶｔｈＰ＝−１．０であって、このとき自己補正電圧回路３６１は配線ＰＢＴには３．６Ｖが、配線ＤＢＴには１．４Ｖを印加する。受光センサー３５０Ｐ−１〜３５０Ｐ−６ではカソードは配線ＶＳＨと接続され５．０Ｖであるから、バックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６及び透明電極６１２Ｐ−１とカソードの電位差は−１．４Ｖとなり、これが光電流を得られる最適電位となる。製造ばらつきでトランジスターの特性が変動し、例えばＶｔｈＮ＝＋１．５、ＶｔｈＰ＝−０．５であれば配線ＰＢＴには４．１Ｖが、配線ＤＢＴには１．９Ｖが印加される。同様に例えばＶｔｈＮ＝＋０．５、ＶｔｈＰ＝−１．５であれば配線ＰＢＴには３．１Ｖが、配線ＤＢＴには０．９Ｖがそれぞれ印加される。いずれの場合もトランジスターのしきい値が変動するとそれにあわせて配線ＰＢＴと配線ＤＢＴに印加される電位ＶＰＢＴ，ＶＤＢＴも変動するので、常に光電流がほぼ最大に得られるのである。   The lateral type PIN diode or PN type diode as in this configuration has a problem that the photoelectric flow rate Iphoto changes with respect to the electric field in the vertical direction. More specifically, according to the present embodiment, the potentials of the transparent electrodes 612P-1 to 612P-6 and the backlight light shielding electrodes 611P-1 to 611P-6 connected to the wiring PBT (hereinafter referred to as VPBT) are the light receiving sensor 350P. -1 to 350P-6, the potential of the transparent electrodes 612D-1 to 612D-6 and the backlight light shielding electrodes 611P-1 to 611P-6 connected to the wiring DBT (hereinafter referred to as VDBT) is the light shielding sensor 350D-1. It affects the characteristics of ˜350D-6. The optimum potentials of VPBT and VDBT vary from product to product due to manufacturing variations, but they have a strong correlation with the threshold value (Vth) of the thin film transistor. In this embodiment, a self-correction voltage circuit 361 that applies a potential VPBT and a potential VDBT, which are self-corrected based on a threshold value (Vth) of the thin film transistor, to the wiring PBT and the wiring DBT, respectively, is used. In the present embodiment, average values during the manufacturing variation are VthN = + 1.0 and VthP = −1.0. At this time, the self-correction voltage circuit 361 has 3.6 V in the wiring PBT and wiring DBT. Is applied with 1.4V. In the light receiving sensors 350P-1 to 350P-6, the cathode is connected to the wiring VSH and is 5.0 V. Therefore, the potential difference between the backlight shading electrodes 611P-1 to 611P-6 and the transparent electrode 612P-1 and the cathode is -1.4V. This is the optimum potential for obtaining a photocurrent. The transistor characteristics fluctuate due to manufacturing variations. For example, when VthN = + 1.5 and VthP = −0.5, 4.1 V is applied to the wiring PBT and 1.9 V is applied to the wiring DBT. Similarly, for example, when VthN = + 0.5 and VthP = −1.5, 3.1 V is applied to the wiring PBT and 0.9 V is applied to the wiring DBT. In any case, when the threshold value of the transistor fluctuates, the potentials VPBT and VDBT applied to the wiring PBT and the wiring DBT also fluctuate accordingly, so that the photocurrent is always obtained almost at the maximum.

本実施例では、中央演算回路７８１が端子ＯＵＴの信号を監視し、反転した時間ｔ０から離散値Ｖ１０をまず得る。離散値Ｖ１は任意の回数サンプリングされ、この平均値Ｖ１０＿を得る。このＶ１０＿から参照テーブル７８５を参照し、Ｖ１０＿に対応する適切なバックライトユニット９２６の電圧設定値Ｖ２０を得る。中央演算回路７８１はこのＶ２値を外部電源回路７８４に送ることでバックライトユニット９２６の輝度が変更される。これにより液晶表示装置９１０の全白表示時輝度が変化し、ユーザーにとって過剰な輝度を抑えることで視認性を向上させるとともに消費電力の増大を抑えることができるのである。   In this embodiment, the central processing circuit 781 monitors the signal at the terminal OUT and first obtains the discrete value V10 from the inverted time t0. The discrete value V1 is sampled an arbitrary number of times to obtain the average value V10_. The reference table 785 is referred to from V10_, and an appropriate voltage setting value V20 of the backlight unit 926 corresponding to V10_ is obtained. The central processing circuit 781 sends the V2 value to the external power supply circuit 784 so that the luminance of the backlight unit 926 is changed. Thereby, the brightness at the time of all white display of the liquid crystal display device 910 changes. By suppressing excessive brightness for the user, visibility can be improved and an increase in power consumption can be suppressed.

本実施例では外部光の検出照度とバックライト輝度の関係は図１５のように設定した。検出照度３００（ルクス）まではバックライトの照度を緩やかに上げ、３００ルクス以上では比較的傾きを大きくして照度を上げる。検出照度２０００ルクスで輝度はＭＡＸとなって以降は同じ状態となる。このように設定すると、外光が３００ルクス以下で周囲がごく暗く、ユーザーの瞳孔が開いている時にはまぶしくない程度にバックライトを抑え、３００ルクス〜２０００ルクスまでの外光が液晶パネルに映り込む領域では周囲の明るさに合わせて輝度を急速に上げて視認性を低下させないことが出来る。   In this embodiment, the relationship between the detected illuminance of external light and the backlight luminance is set as shown in FIG. The illuminance of the backlight is gradually increased up to a detected illuminance of 300 (lux), and the illuminance is increased by a relatively large inclination above 300 lux. The luminance becomes MAX at a detection illuminance of 2000 lux, and thereafter the same state is obtained. With this setting, the backlight is suppressed to the extent that it is not dazzling when the external light is 300 lux or less and the surroundings are extremely dark, and the user's pupil is open, and external light from 300 lux to 2000 lux is reflected on the liquid crystal panel. In the area, the brightness can be increased rapidly in accordance with the surrounding brightness so that the visibility cannot be lowered.

一方、本実施例のように透過型ではなく、半透過型液晶を使う場合は図１６のようにすればよい。外光照度５０００ルクスまでは同様であるが、それ以上では反射部分だけで十分な視認性になるため、バックライトを完全にＯＦＦし、消費電力を節約できるようになっているため、特に屋外で使用すると搭載する電子機器のバッテリー駆動時間が飛躍的に延びる。   On the other hand, when a transflective liquid crystal is used instead of a transmissive liquid crystal as in this embodiment, it may be as shown in FIG. The same is true for external light illuminance up to 5000 lux, but beyond that, the reflective part alone provides sufficient visibility, so the backlight is completely turned off and power consumption can be saved. As a result, the battery drive time of the electronic device to be mounted is greatly increased.

もちろん、この制御カーブは一例であって、用途に応じ、どのようなカーブの設定にしてもよいし、ちらつきを抑えるためにカーブにヒステリシスを持たせるなどしてもよい。また、測定毎に輝度調整するのではなく、複数回数を測定し、平均や中央値をとって輝度を調整するなどしてもよい。   Of course, this control curve is an example, and any curve may be set according to the application, or the curve may be provided with hysteresis in order to suppress flicker. Also, instead of adjusting the brightness for each measurement, the brightness may be adjusted by measuring a plurality of times and taking an average or median value.

［第２の実施の形態］
図１７は第２の実施例に係る受光センサー３５１Ｐ−１（第１の光センサー）と遮光センサー３５１Ｄ−１（第２の光センサー）付近の拡大平面図であって、第１の実施例の図８にかわる図面である。図１８は図１７のＦ−Ｆ'に沿った断面図であり、第１の実施例の図９にかわる図面である。以下、第１の実施例での受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１との差異について説明する。 [Second Embodiment]
FIG. 17 is an enlarged plan view of the vicinity of the light receiving sensor 351P-1 (first optical sensor) and the light shielding sensor 351D-1 (second optical sensor) according to the second embodiment. It is drawing which replaces FIG. FIG. 18 is a cross-sectional view taken along the line FF ′ of FIG. 17 and is a drawing replacing FIG. 9 of the first embodiment. Hereinafter, the difference between the light receiving sensor 350P-1 and the light shielding sensor 350D-1 in the first embodiment will be described.

受光センサー３５１Ｐ−１は７０個のアノード領域３５１Ｐ−１Ｐと、７０個のカソード領域３５１Ｐ−１Ｎと、これらに挟まれた７０個の受光部３５１Ｐ−１Ｉとによって構成される。なお、図１７、図１８においては図面の見易さを優先し、７０個全てを図示していない。アノード領域３５１Ｐ−１Ｐを構成する各領域は幅４μｍ・長さ７０μｍであり、カソード領域３５１Ｐ−１Ｎを構成する各領域は幅４μｍ・長さ７０μｍであり、受光部３５１Ｐ−１Ｉを構成する各領域は幅１０μｍ・長さ７０μｍである。これらの各領域が形成するＰＩＮ接合面は第１の実施例とは９０度異なり、受光開口部９９１−１の短手方向に配置されている。アノード領域３５１Ｐ−１Ｐの各領域はアノード主配線３５１Ｐ−１ＰＡに接続され、カソード領域３５１Ｐ−１Ｎの各領域はカソード主配線３５１Ｐ−１ＮＡに接続され、アノード主配線３５１Ｐ−１ＰＡ及びカソード主配線３５１Ｐ−１ＮＡはデータ線２０２−ｍを構成するアルミ・ネオジウム合金薄膜（ＡｌＮｄ）と同一の膜で形成される金属配線と、ポリシリコン薄膜を積層してコンタクトホールで接続することによって形成することで比抵抗を下げている。一方、アノード領域３５１Ｐ−１Ｐとカソード領域３５１Ｐ−１Ｎはポリシリコン薄膜によってのみ形成され、アノード領域３５１Ｐ−１Ｐは高濃度のボロンイオン、カソード領域３５１Ｐ−１Ｎは高濃度のリンイオンをそれぞれドープされて形成されている。受光部３５１Ｐ−１Ｉもポリシリコン薄膜で形成されるが、ボロンイオン及びリンイオンは殆ど含まれていない。アノード主配線３５１Ｐ−１ＰＡは配線ＳＥＮＳＥに、カソード主配線３５１Ｐ−１ＮＡは配線ＶＳＨにそれぞれ接続され、適切な電位を印加される。受光センサー３５１Ｐ−１は受光開口部９９１−１と重なってなり、受光開口部９９１−１の開口サイズは１０ｍｍ×０．１ｍｍとなっている。遮光センサー３５１Ｄ−１は受光開口部９９１−１と重ならない点を除いて受光センサー３５１Ｐ−１と同様の構成であるので説明を省略する。   The light receiving sensor 351P-1 includes 70 anode regions 351P-1P, 70 cathode regions 351P-1N, and 70 light receiving portions 351P-1I sandwiched therebetween. In FIG. 17 and FIG. 18, priority is given to the visibility of the drawings, and not all 70 are shown. Each region constituting the anode region 351P-1P has a width of 4 μm and a length of 70 μm, each region of the cathode region 351P-1N has a width of 4 μm and a length of 70 μm, and each region constituting the light receiving part 351P-1I Is 10 μm wide and 70 μm long. The PIN junction surface formed by each of these regions differs from the first embodiment by 90 degrees, and is arranged in the short direction of the light receiving opening 991-1. Each region of the anode region 351P-1P is connected to the anode main wire 351P-1PA, each region of the cathode region 351P-1N is connected to the cathode main wire 351P-1NA, and the anode main wire 351P-1PA and the cathode main wire 351P- 1NA is formed by laminating a metal wiring formed of the same film as the aluminum / neodymium alloy thin film (AlNd) constituting the data line 202-m and a polysilicon thin film and connecting them by contact holes. Is lowered. On the other hand, the anode region 351P-1P and the cathode region 351P-1N are formed only by a polysilicon thin film, the anode region 351P-1P is doped with a high concentration of boron ions, and the cathode region 351P-1N is formed with a high concentration of phosphorus ions. Has been. The light receiving portion 351P-1I is also formed of a polysilicon thin film, but contains almost no boron ions and phosphorus ions. The anode main wiring 351P-1PA is connected to the wiring SENSE, and the cathode main wiring 351P-1NA is connected to the wiring VSH, and an appropriate potential is applied. The light receiving sensor 351P-1 overlaps with the light receiving opening 991-1, and the opening size of the light receiving opening 991-1 is 10 mm × 0.1 mm. Since the light shielding sensor 351D-1 has the same configuration as the light receiving sensor 351P-1 except that it does not overlap the light receiving opening 991-1, description thereof will be omitted.

この他の点については第１の実施例の図８、図９と何らかわりはないので、同じ記号を付与することで説明は省略する。また受光センサー３５１Ｐ−２〜３５１Ｐ−６は受光センサー３５１Ｐ−１に、遮光センサー３５１Ｄ−２〜３５１Ｄ−６は遮光センサー３５１Ｄ−１に、受光開口部９９１−２〜９９１−６は受光開口部９９１−１に配置場所を除いて同一であるので説明は省略する。   Since the other points are not different from those in FIGS. 8 and 9 of the first embodiment, description thereof is omitted by giving the same symbols. The light receiving sensors 351P-2 to 351P-6 are the light receiving sensor 351P-1, the light shielding sensors 351D-2 to 351D-6 are the light shielding sensor 351D-1, and the light receiving openings 991-2 to 991-6 are the light receiving openings 991. -1 is the same except for the location, and the description is omitted.

また、本実施例のフォトセンサーを搭載したアクティブマトリクス基板の例は第１の実施例でのアクティブマトリクス基板１０１において、受光開口部９９０−１〜９９０−６を受光開口部９９１−１〜９９１−６に、受光センサー３５０Ｐ−１〜３５０Ｐ−６を受光センサー３５１Ｐ−１〜３５１Ｐ−６に、遮光センサー３５０Ｄ−１〜３５０Ｄ−６を遮光センサー３５１Ｄ−１〜３５１Ｄ−６に、それぞれ置き換えるだけであり、液晶表示装置９１０及び電子機器の構成も第１の実施例と同様であるのでそれぞれの説明は省略する。   An example of the active matrix substrate on which the photosensor of this embodiment is mounted is the same as the active matrix substrate 101 in the first embodiment, in which the light receiving openings 990-1 to 990-6 are replaced with the light receiving openings 991-1 to 991-. 6, the light receiving sensors 350P-1 to 350P-6 are simply replaced with the light receiving sensors 351P-1 to 351P-6, and the light shielding sensors 350D-1 to 350D-6 are replaced with the light shielding sensors 351D-1 to 351D-6, respectively. Since the configurations of the liquid crystal display device 910 and the electronic apparatus are the same as those in the first embodiment, their descriptions are omitted.

このように構成すると、受光センサー３５１Ｐ−１〜３５１Ｐ−６、遮光センサー３５１Ｄ−１〜３５１Ｄ−６のチャネル幅はそれぞれ総計２９４００μｍであって、開口部の面積が小さいにも係らず、第１の実施例のさらに１．４倍の光電流が得られる。これは各アノード領域３５１Ｐ−１Ｐ、カソード領域３５１−１Ｎを金属配線と重ねないためにコンタクトホールが不要であり、幅を４ミクロンと狭く設定しているためである。各アノード領域３５１Ｐ−１Ｐ、カソード領域３５１−１Ｎは開口部の短軸方向に配置されてごく短いため、幅が狭いにも係らず抵抗は第１の実施例の１／５以下と低いので光センサーの能力が高く、電流が大きく流れても抵抗によるの電位変動は第１の実施例以上に問題にならない。一方、長軸方向に引き回すアノード主配線３５１Ｐ−１ＰＡおよびカソード領域３５１Ｐ−１Ｎは金属配線と重ねているため、これも抵抗は問題ない。また、受光開口部９９１−１の短軸方向の幅は狭くすることでアノード主配線３５１Ｐ−１ＰＡおよびカソード領域３５１Ｐ−１Ｎの金属は受光開口部９９１−１にかからず、従って受光開口部９９１−１が目立つことが無く、デザイン性を損なわない。なお、受光効率や角度依存性を優先する場合は受光開口部９９１−１の幅をより広くとり、アノード主配線３５１Ｐ−１ＰＡおよびカソード主配線３５１Ｐ−１ＮＡを受光開口部９９１−１と重ねても構わない。   With this configuration, the channel widths of the light receiving sensors 351P-1 to 351P-6 and the light shielding sensors 351D-1 to 351D-6 are 29400 μm in total, respectively, and the first area is small despite the small area of the opening. A photocurrent of 1.4 times that of the embodiment can be obtained. This is because each anode region 351P-1P and cathode region 351-1N are not overlapped with the metal wiring, so that no contact hole is required, and the width is set to 4 microns. Since each of the anode regions 351P-1P and the cathode regions 351-1N is arranged in the short axis direction of the opening and is very short, the resistance is as low as 1/5 or less of the first embodiment although the width is small. Even if the sensor has a high capability and a large amount of current flows, the potential fluctuation due to the resistance is not a problem more than in the first embodiment. On the other hand, since the anode main wiring 351P-1PA and the cathode region 351P-1N drawn around in the major axis direction overlap with the metal wiring, there is no problem with the resistance. Further, by narrowing the width of the light receiving opening 991-1 in the minor axis direction, the metal of the anode main wiring 351P-1PA and the cathode region 351P-1N does not reach the light receiving opening 991-1. -1 does not stand out and does not impair the design. When priority is given to the light receiving efficiency and the angle dependency, the width of the light receiving opening 991-1 is made wider so that the anode main wiring 351P-1PA and the cathode main wiring 351P-1NA overlap with the light receiving opening 991-1. I do not care.

このように構成することで、本実施例では角度依存性に優れ、かつ配線の抵抗による電位変動が無く、光電流が十分確保できるフォトダイオードを提供できるものである。   With this configuration, in this embodiment, it is possible to provide a photodiode that is excellent in angle dependency, has no potential fluctuation due to wiring resistance, and can sufficiently secure a photocurrent.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

［産業上の利用可能性］
本発明は実施例の形態に限定されるものではなく、ＴＮモードではなく垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良いし、液晶表示装置以外の半導体装置に用いても良い。 [Industrial applicability]
The present invention is not limited to the embodiments, and is used for liquid crystal display devices such as a vertical alignment mode (VA mode) instead of the TN mode, an IPS mode using a lateral electric field, and an FFS mode using a fringe electric field. It doesn't matter. Moreover, not only a total transmission type but also a total reflection type and a reflection / transmission combined type may be used. Further, instead of the liquid crystal display device, it may be used for an organic EL display, a field emission type display, or a semiconductor device other than the liquid crystal display device.

また、本実施例で示したような外光にあわせた表示輝度の制御だけでなく、表示装置の輝度や色度を測定してこれをフィードバックし、ムラや経年変化のない表示装置に用いても構わない。   In addition to controlling the display brightness according to the external light as shown in this embodiment, the brightness and chromaticity of the display device are measured and fed back, and used for a display device free from unevenness and aging. It doesn't matter.

本発明の実施例に係る液晶表示装置９１０の斜視図。The perspective view of the liquid crystal display device 910 which concerns on the Example of this invention. 本発明の第１の実施例に係るアクティブマトリクス基板１０１の構成図。1 is a configuration diagram of an active matrix substrate 101 according to a first embodiment of the present invention. 本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。1 is a pixel circuit diagram of an active matrix substrate 101 according to an embodiment of the present invention. 本発明の電子機器の実施例を示すブロック図。1 is a block diagram illustrating an embodiment of an electronic device of the present invention. 本発明の実施例に係るアクティブマトリクス基板１０１の画素部の平面図。The top view of the pixel part of the active matrix substrate 101 which concerns on the Example of this invention. 図５Ａ−Ａ'に沿った断面図。FIG. 5A is a cross-sectional view along AA ′. 図５Ｂ−Ｂ'に沿った断面図。FIG. 5B is a cross-sectional view taken along the line BB ′. 本発明の第１の実施例に係る受光センサー３５０Ｐ−１、遮光センサー３５０Ｄ−１の平面図。The top view of the light reception sensor 350P-1 and the light-shielding sensor 350D-1 which concern on 1st Example of this invention. 図８Ｃ−Ｃ'に沿った断面図。FIG. 9 is a cross-sectional view taken along the line CC ′. 図８Ｄ−Ｄ'に沿った断面図。FIG. 8D is a cross-sectional view taken along the line DD ′. 本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の等価回路図。FIG. 3 is an equivalent circuit diagram of the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 according to the first embodiment of the present invention. 本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の簡略化した等価回路図。FIG. 4 is a simplified equivalent circuit diagram of the light receiving sensors 350P-1 to 350P-6 and the light shielding sensors 350D-1 to 350D-6 according to the first embodiment of the present invention. 本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するＰＩＮダイオードの特性を示したグラフ。The graph which showed the characteristic of the PIN diode which comprises the light reception sensor 350P-1 to 350P-6 and the light shielding sensor 350D-1 to 350D-6 which concern on 1st Example of this invention. 本発明の第１の実施例に係る検出回路３６０の回路図。The circuit diagram of the detection circuit 360 concerning the 1st example of the present invention. 本発明の実施例に係る外部光の検出照度とバックライト輝度の設定図。FIG. 3 is a setting diagram of detected illuminance of external light and backlight luminance according to an embodiment of the present invention. 半透過液晶表示装置のための外部光の検出照度とバックライト輝度の設定図。FIG. 5 is a setting diagram of detection illuminance of external light and backlight luminance for a transflective liquid crystal display device. 本発明の第２の実施例に係る受光センサー３５１Ｐ−１、遮光センサー３５１Ｄ−１の平面図。The top view of the light reception sensor 351P-1 and the light-shielding sensor 351D-1 which concern on the 2nd Example of this invention. 図１７Ｆ−Ｆ'に沿った断面図。FIG. 17F is a cross-sectional view taken along line F-F ′. 従来例の説明に係る受光センサー３５９Ｐ−１、遮光センサー３５９Ｄ−１の平面図。The top view of the light reception sensor 359P-1 and the light-shielding sensor 359D-1 which concern on description of a prior art example. 図１９Ｅ−Ｅ'に沿った断面図。FIG. 19E is a cross-sectional view taken along line E-E ′.

符号の説明Explanation of symbols

１０１…アクティブマトリクス基板、１０２…張り出し部、２０１−１〜２０１−４８０…走査線、２０２−１〜２０２−１９２０…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３２０…信号入力端子、３３０−１〜３３０−２…対向導通部、３３５…共通電位配線、３５０Ｐ−１〜３５０Ｐ−６，３５１Ｐ−１〜３５１Ｐ−６…受光センサー、３５０Ｄ−１〜３５０Ｄ−６，３５１Ｄ−１〜３５１Ｄ−６…遮光センサー、３６０…検出回路、３６１…自己補正電圧回路、６１１Ｐ−１〜６１１Ｐ−６，６１１Ｄ−１〜６１１Ｄ−６…バックライト遮光電極、６１２Ｐ−１〜６１２Ｐ−６，６１２Ｄ−１〜６１２Ｄ−６…透明電極、７８１…中央演算回路、７８４…外部電源回路、９１０…液晶表示装置、９１１…液晶パネル（本発明の「パネル」の一例）、９１２…対向基板、９２２…ネマティック相液晶材料、９２３…シール材、９２６…バックライトユニット、９２７…導光板、９４０…ブラックマトリクス、９９０−１〜９９０−６，９９１−１〜９９１−６…受光開口部、ＬＡ…外光、ＬＢ…バックライト光。   DESCRIPTION OF SYMBOLS 101 ... Active matrix substrate, 102 ... Overhang | projection part, 201-1 to 201-480 ... Scanning line, 202-1 to 202-1920 ... Data line, 301 ... Scanning line drive circuit, 302 ... Data line drive circuit, 320 ... Signal Input terminals, 330-1 to 330-2 ... opposing conduction part, 335 ... common potential wiring, 350 P-1 to 350 P-6, 351 P-1 to 351 P-6 ... light receiving sensor, 350 D-1 to 350 D-6, 351 D- 1 to 351D-6 ... light-shielding sensor, 360 ... detection circuit, 361 ... self-correction voltage circuit, 611P-1 to 611P-6, 611D-1 to 611D-6 ... backlight light-shielding electrode, 612P-1 to 612P-6 612D-1 to 612D-6 ... Transparent electrode, 781 ... Central processing circuit, 784 ... External power supply circuit, 910 ... Liquid crystal display device, 911 ... Liquid crystal Nel ... counter substrate, 922 ... nematic phase liquid crystal material, 923 ... sealing material, 926 ... backlight unit, 927 ... light guide plate, 940 ... black matrix, 990-1 to 990 -6, 991-1 to 991-6... Light receiving opening, LA .. external light, LB... Backlight light.

Claims (6)

第１の基板上に形成され、複数の受光部と複数のアノード領域と複数のカソード領域を含む光センサーと、前記光センサーに外光を取り入れるために前記第１の基板に対向配置される第２の基板上に設けられた遮光層の一部を除去する形で前記光センサーと重なる位置に形成された長方形の受光開口部と、前記複数のアノード領域に共通して接続されるアノード配線と、前記複数のカソード領域に共通して接続されるカソード配線と、を備えた半導体装置であって、
前記光センサーは、前記受光部が前記アノード領域と前記カソード領域に平面的に挟まれて構成され、前記受光部と前記アノード領域との接合面および前記受光部と前記カソード領域との接合面を有した複数のフォトダイオードからなり、
前記受光部と前記アノード領域との接合面および前記受光部と前記カソード領域との接合面は、平面的に前記受光開口部の短手方向に対して平行になるように形成され、
前記アノード配線および前記カソード配線は、前記受光開口部とは平面視で重ならないように配置され、前記複数の受光部、前記複数のアノード領域、および前記複数のカソード領域の周囲に形成される
ことを特徴とする半導体装置。
A photosensor formed on the first substrate and including a plurality of light receiving portions, a plurality of anode regions, and a plurality of cathode regions, and a first sensor disposed opposite to the first substrate for taking outside light into the photosensor . A rectangular light receiving opening formed at a position overlapping the photosensor so as to remove a part of the light shielding layer provided on the second substrate, and an anode wiring commonly connected to the plurality of anode regions A cathode wiring connected in common to the plurality of cathode regions, and a semiconductor device comprising:
The optical sensor is configured such that the light receiving unit is planarly sandwiched between the anode region and the cathode region, and includes a bonding surface between the light receiving unit and the anode region and a bonding surface between the light receiving unit and the cathode region. Consisting of a plurality of photodiodes,
The bonding surface between the light receiving portion and the anode region and the bonding surface between the light receiving portion and the cathode region are formed so as to be parallel to the short direction of the light receiving opening in a plane.
Wherein the anode wire and the cathode wiring the previous SL receiving opening is arranged so as not to overlap in plan view, it is formed around the plurality of light receiving portions, the plurality of anode regions, and the plurality of cathode region A semiconductor device.
前記受光部、前記アノード領域および前記カソード領域は、同一のポリシリコン薄膜から構成され、
前記アノード領域は、高濃度のボロンイオンをドープして形成され、
前記カソード領域は、高濃度のリンイオンをドープして形成される
ことを特徴とする請求項１に記載の半導体装置。 The light receiving portion, the anode region and the cathode region are composed of the same polysilicon thin film,
The anode region is formed by doping a high concentration of boron ions,
The semiconductor device according to claim 1, wherein the cathode region is formed by doping a high concentration of phosphorus ions . 前記アノード配線および前記カソード配線は遮光性の金属を含む  The anode wiring and the cathode wiring include a light shielding metal.
ことを特徴とする請求項１又は２に記載の半導体装置。  The semiconductor device according to claim 1, wherein: 前記光センサーは、前記複数のフォトダイオードが並列に接続されてなる  The photosensor is formed by connecting the plurality of photodiodes in parallel.
ことを特徴とする請求項１に記載の半導体装置。  The semiconductor device according to claim 1. 請求項１〜４のいずれか一項に記載の半導体装置を用いた表示装置。  The display apparatus using the semiconductor device as described in any one of Claims 1-4. 請求項５に記載の表示装置を用いた電子機器。  An electronic apparatus using the display device according to claim 5.
JP2007045052A 2007-02-26 2007-02-26 Semiconductor device, display device and electronic apparatus Expired - Fee Related JP5295507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007045052A JP5295507B2 (en) 2007-02-26 2007-02-26 Semiconductor device, display device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045052A JP5295507B2 (en) 2007-02-26 2007-02-26 Semiconductor device, display device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2008209559A JP2008209559A (en) 2008-09-11
JP2008209559A5 JP2008209559A5 (en) 2010-03-11
JP5295507B2 true JP5295507B2 (en) 2013-09-18

Family

ID=39785934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045052A Expired - Fee Related JP5295507B2 (en) 2007-02-26 2007-02-26 Semiconductor device, display device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5295507B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784528B2 (en) * 2007-02-26 2011-10-05 ソニー株式会社 Electro-optical device, semiconductor device, display device, and electronic apparatus including the same
US20110194036A1 (en) * 2008-10-09 2011-08-11 Sharp Kabushiki Kaisha Photodiode, photodiode-equipped display device, and fabrication method therefor
EP2498123A1 (en) * 2009-12-09 2012-09-12 Sharp Kabushiki Kaisha Display device
JP7362385B2 (en) 2019-09-19 2023-10-17 株式会社ジャパンディスプレイ detection device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3912024B2 (en) * 2001-04-09 2007-05-09 セイコーエプソン株式会社 PIN type lateral type semiconductor photo detector
JP2005072387A (en) * 2003-08-26 2005-03-17 Matsushita Electric Works Ltd Optical semiconductor device, semiconductor relay device and optical signal receiver
JP4599985B2 (en) * 2004-10-21 2010-12-15 セイコーエプソン株式会社 Photodetection circuit, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2008209559A (en) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4784528B2 (en) Electro-optical device, semiconductor device, display device, and electronic apparatus including the same
JP4488011B2 (en) Electro-optical device, semiconductor device, display device, and electronic apparatus including the same
TWI397890B (en) Electro-optical device, semiconductor device, display device, and electronic apparatus having the display device
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
TWI424558B (en) Display
US8269748B2 (en) Display and electronic apparatus
US7999259B2 (en) Display device having a photodiode whose p region has an edge width different than that of the n region
JP2007065243A (en) Display device
US8674971B2 (en) Display device and electronic apparatus including display device
WO2004090708A1 (en) Display device with display panel
JP5246748B2 (en) Display device and electronic device including the same
JP5295507B2 (en) Semiconductor device, display device and electronic apparatus
JP2008170837A (en) Liquid crystal display device
US8796626B2 (en) Optical sensor
JP5283430B2 (en) Semiconductor device, electro-optical device and electronic apparatus
JP4501947B2 (en) Electro-optical device, display device, and electronic apparatus including the same
JP5008039B2 (en) Electro-optical device, display device, and electronic apparatus including the same
JP2008209556A (en) Electro-optical device, semiconductor device, display device and electronic equipment having the same
JP2007248956A (en) Electro-optical device and electronic equipment
JP2008083109A (en) Display device
US20200292875A1 (en) Display device having a built-in lens module
KR100936186B1 (en) Liquid crystal display panel

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees