JP5293704B2 - Coil parts - Google Patents

Coil parts Download PDF

Info

Publication number
JP5293704B2
JP5293704B2 JP2010190919A JP2010190919A JP5293704B2 JP 5293704 B2 JP5293704 B2 JP 5293704B2 JP 2010190919 A JP2010190919 A JP 2010190919A JP 2010190919 A JP2010190919 A JP 2010190919A JP 5293704 B2 JP5293704 B2 JP 5293704B2
Authority
JP
Japan
Prior art keywords
conductor pattern
coil component
conductor
conductive paste
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010190919A
Other languages
Japanese (ja)
Other versions
JP2012049372A (en
Inventor
透 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010190919A priority Critical patent/JP5293704B2/en
Publication of JP2012049372A publication Critical patent/JP2012049372A/en
Application granted granted Critical
Publication of JP5293704B2 publication Critical patent/JP5293704B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a coil component capable of reducing reflection of signals. <P>SOLUTION: In the coil component, the cross section of a conductor pattern P1 is in a recessed and projected shape in the lamination direction of a ceramic layer C2 or the like, and recesses and projections 13 are formed along the extension direction of the conductor pattern P1. A high frequency current for which the frequency of signals is increased flows on the surface of the conductor pattern P1 by a skin effect. At the time, since the cross section of the conductor pattern P1 is in the recessed and projected shape, a surface area is larger compared to a conventional conductor pattern whose cross section is rectangular. Thus, resistance to the high frequency current is lowered, that is impedance is reduced. Also, since the recesses and projections 13 are formed along the extending direction of the conductor pattern P1, the surface area of the conductor pattern P1 in the extending direction is increased as well, and a distance that the high frequency current is reflected and moved back and forth is increased. <P>COPYRIGHT: (C)2012,JPO&amp;INPIT

Description

本発明は、コイル部品に関する。   The present invention relates to a coil component.

コイル部品として、複数の絶縁体層が積層されて構成された積層体と、積層体の端面側に形成された端子電極と、複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルとを備えた積層型チップインダクタが知られている(例えば、特許文献1参照)。   As a coil component, a laminated body constituted by laminating a plurality of insulator layers, a terminal electrode formed on an end surface side of the laminated body, and a plurality of conductor patterns are electrically connected to each other, and the laminated body A multilayer chip inductor having a coil disposed inside is known (for example, see Patent Document 1).

特開平3−136307号公報JP-A-3-136307

上述のようなインダクタ部品を信号系の回路に組み込む場合、インダクタ部品の前後に抵抗器を接続して配置される。このとき、抵抗器及びインダクタ部品に信号を流すと、インピーダンスの不整合により導体を伝わる信号が反射し、信号の減衰が生じるおそれがある。また、反射によって不要な輻射が生じ、ノイズの原因となってしまうおそれもある。従って、信号の反射成分を低減することが求められていた。   When the above-described inductor component is incorporated in a signal system circuit, resistors are connected before and after the inductor component. At this time, if a signal is passed through the resistor and the inductor component, a signal transmitted through the conductor is reflected due to impedance mismatch, and the signal may be attenuated. Moreover, unnecessary radiation may be generated by reflection, which may cause noise. Therefore, it has been desired to reduce the reflection component of the signal.

本発明は、上記課題を解決するためになされたものであり、信号の反射を低減できるコイル部品を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a coil component that can reduce signal reflection.

上記課題を解決するために、本発明に係るコイル部品は、複数の絶縁体層が積層されて構成された積層体と、複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルと、積層体に形成され、コイルの両端側に位置する導体パターンに接続された一対の端子電極とを備えるコイル部品であって、導体パターンは、絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とする。   In order to solve the above-described problem, a coil component according to the present invention is configured by stacking a plurality of insulator layers and a plurality of conductor patterns electrically connected to each other. A coil component comprising a coil disposed inside and a pair of terminal electrodes formed in a laminate and connected to conductor patterns located on both ends of the coil, wherein the conductor pattern is a lamination direction of the insulator layers The cross-section in FIG. 5 is uneven, and unevenness is formed along the extending direction.

このコイル部品では、絶縁体層の積層方向において導体パターンの断面が凹凸形状をなしていると共に、導体パターンの延在方向に沿って凹凸が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンの表面を流れる。このとき、導体パターンの断面が凹凸形状をなしているため、断面矩形状を呈する従来の導体パターンよりも表面積が大きい。そのため、高周波電流に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンの延在方向に沿って凹凸が形成されているため、延在方向における導体パターンの表面積も増大しており、高周波電流が反射して往復する距離(線路長)を増大させることができる。したがって、信号の反射が生じた場合であっても反射成分を減衰させることができる。その結果、信号の反射の低減が可能となる。   In this coil component, the cross section of the conductor pattern has an uneven shape in the stacking direction of the insulator layers, and the unevenness is formed along the extending direction of the conductor pattern. The high-frequency current whose signal has become high frequency flows on the surface of the conductor pattern due to the skin effect. At this time, since the cross section of the conductor pattern is uneven, the surface area is larger than that of the conventional conductor pattern having a rectangular cross section. Therefore, it is possible to reduce the resistance to the high frequency current, that is, reduce the impedance. Moreover, since the unevenness is formed along the extending direction of the conductor pattern, the surface area of the conductor pattern in the extending direction is also increased, and the distance (line length) in which the high-frequency current is reflected and reciprocated is increased. Can do. Therefore, even when signal reflection occurs, the reflection component can be attenuated. As a result, signal reflection can be reduced.

導体パターンは、端子電極に接続される導出部を有しており、端子電極の一方に接続される導体パターンの導出部が絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることが好ましい。信号の反射は、インピーダンスの不整合が生じる位置、つまり信号が入力される端子側にて生じる。そこで、信号が入力される端子電極側に接続される導体パターンの導出部に凹凸を設けることにより、信号の反射をより的確に低減させることができる。   The conductor pattern has a lead-out portion connected to the terminal electrode. The lead-out portion of the conductor pattern connected to one of the terminal electrodes has an uneven shape in cross section in the stacking direction of the insulator layer, and extends. It is preferable that unevenness is formed along the present direction. The reflection of the signal occurs at the position where the impedance mismatch occurs, that is, at the terminal side where the signal is input. Therefore, by providing irregularities in the lead portion of the conductor pattern connected to the terminal electrode side to which a signal is input, signal reflection can be reduced more accurately.

本発明によれば、信号の反射を低減できる。これにより、ノイズの低減を図ることができる。   According to the present invention, signal reflection can be reduced. Thereby, noise can be reduced.

本発明の一本実施形態に係るコイル部品を示す斜視図である。It is a perspective view which shows the coil components which concern on one embodiment of this invention. 図1に示すコイル部品の断面図である。It is sectional drawing of the coil components shown in FIG. 図1に示すコイル部品に含まれる素体の分解斜視図である。FIG. 2 is an exploded perspective view of an element body included in the coil component shown in FIG. 1. 導体パターンを示す斜視図である。It is a perspective view which shows a conductor pattern. (a)は導体パターンの縦断面図、(b)は導体パターンを横から見た図、(c)は導体パターンを上から見た図である。(A) is the longitudinal cross-sectional view of a conductor pattern, (b) is the figure which looked at the conductor pattern from the side, (c) is the figure which looked at the conductor pattern from the top. 導体パターンの形成工程を示す工程図である。It is process drawing which shows the formation process of a conductor pattern. 導体パターンの形成工程を示す工程図である。It is process drawing which shows the formation process of a conductor pattern. 特性インピーダンス測定のサンプルを示す図である。It is a figure which shows the sample of characteristic impedance measurement. 測定結果を示す図である。It is a figure which shows a measurement result. 本実施形態に係るコイル部品の実装構造を説明するための回路図である。It is a circuit diagram for demonstrating the mounting structure of the coil components which concern on this embodiment. 変形例に係る導体パターンの縦断面図である。It is a longitudinal cross-sectional view of the conductor pattern which concerns on a modification. (a)は変形例に係る導体パターンを横から見た図、(b)は変形例に係る導体パターンを上から見た図である。(A) is the figure which looked at the conductor pattern which concerns on a modification from the side, (b) is the figure which looked at the conductor pattern which concerns on a modification from the top.

以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

図1は、本発明の一本実施形態に係るコイル部品を示す斜視図、図2は、図1に示すコイル部品の断面図、図3は、図1に示すコイル部品に含まれる素体の分解斜視図である。コイル部品1は、例えば積層型インダクタであり、略直方体形状の素体2と、素体2の長手方向の両端部にそれぞれ形成された端子電極3,4とを備えている。   1 is a perspective view showing a coil component according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of the coil component shown in FIG. 1, and FIG. 3 is an element body included in the coil component shown in FIG. It is a disassembled perspective view. The coil component 1 is, for example, a multilayer inductor, and includes a substantially rectangular parallelepiped element body 2 and terminal electrodes 3 and 4 respectively formed at both ends of the element body 2 in the longitudinal direction.

素体2は、長手方向に向かい合って互いに平行をなす一対の端面2a,2bと、一対の端面2a,2b間を連結するように伸び且つ互いに対向する一対の主面2c,2dと、一対の主面2c,2dを連結するように伸び且つ互いに対向する一対の側面2e,2fと、を有する。主面2c,2dのうちの一方は、コイル部品1が外部基板(図示しない)に実装されたときに、当該外部基板に対応する面である。   The element body 2 has a pair of end faces 2a, 2b facing in the longitudinal direction and parallel to each other, a pair of main faces 2c, 2d extending so as to connect the pair of end faces 2a, 2b and facing each other, It has a pair of side surfaces 2e and 2f extending so as to connect the main surfaces 2c and 2d and facing each other. One of the main surfaces 2c and 2d is a surface corresponding to the external substrate when the coil component 1 is mounted on the external substrate (not shown).

端子電極3は、一方の端面2a及び端面2aと直交する主面2c,2d及び側面2e,2fの各縁部の一部を覆うように形成されている。端子電極4は、他方の端面2b及び端面2bと直交する主面2c,2d及び側面2e,2fの各縁部の一部を覆うように形成されている。   The terminal electrode 3 is formed so as to cover one end face 2a and main edges 2c, 2d and side faces 2e, 2f that are orthogonal to the end face 2a. The terminal electrode 4 is formed so as to cover a part of each edge of the main surface 2c, 2d and side surfaces 2e, 2f orthogonal to the other end surface 2b and the end surface 2b.

素体2は、図2及び図3に示されるように、複数(ここでは12枚)のセラミック層(絶縁体層)C1〜C12が積層されることにより構成された積層体である。素体2は、内部に導体パターンP1〜P10、スルーホール電極H1〜H9及び導出部P1a,P10aからなるコイルLを備えている。素体2は、導体パターンP1〜P10を形成したセラミック層C1〜C12の焼成によって形成されており、実際のコイル部品1では、セラミック層C1〜C12の各層同士は、視認できない程度に一体化されている。   As shown in FIGS. 2 and 3, the element body 2 is a laminated body configured by laminating a plurality of (here, 12) ceramic layers (insulator layers) C1 to C12. The element body 2 includes a coil L including conductor patterns P1 to P10, through-hole electrodes H1 to H9, and lead-out portions P1a and P10a. The element body 2 is formed by firing the ceramic layers C1 to C12 on which the conductor patterns P1 to P10 are formed, and in the actual coil component 1, the layers of the ceramic layers C1 to C12 are integrated to such an extent that they cannot be visually recognized. ing.

セラミック層C1〜C12及び後述する磁性体膜F1〜F10は、電気絶縁性を有する絶縁体として機能する。セラミック層C1〜C12は、主としてフェライト(例えば、Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Cu−Zn系フェライト、又はNi−Cu系フェライト)から構成される。セラミック層C1〜C12の厚みは、例えば60μm程度である。なお、セラミック層C1〜C12及び磁性体膜F1〜F10は、フェライト以外の非磁性体セラミックでもよい。非磁性セラミックとしては、ガラスにアルミナ粉を混ぜたペースト(グリーンシート)を焼成したものが挙げられる。   The ceramic layers C1 to C12 and magnetic films F1 to F10 described later function as an insulator having electrical insulation. The ceramic layers C1 to C12 are mainly composed of ferrite (for example, Ni—Cu—Zn based ferrite, Ni—Cu—Zn—Mg based ferrite, Cu—Zn based ferrite, or Ni—Cu based ferrite). The thickness of the ceramic layers C1 to C12 is, for example, about 60 μm. The ceramic layers C1 to C12 and the magnetic films F1 to F10 may be nonmagnetic ceramics other than ferrite. Nonmagnetic ceramics include those obtained by firing a paste (green sheet) in which glass is mixed with alumina powder.

セラミック層C2の表面には、導体パターンP1及び磁性体膜F1が形成されている。導体パターンP1は、コイルLの略5/8ターン分に相当し、セラミック層C2上で略C字状に形成されている。導体パターンP1の一端には、導出部P1aが一体的に形成されている。導体パターンP1の導出部P1aは、セラミック層C2の縁に引き出され、その端部がセラミック層C2の端面に露出している。これにより、導出部P1aは、端子電極3に電気的に接続されることとなる。導体パターンP1の他端は、セラミック層C2を厚み方向に貫通して形成されたスルーホール電極H1と電気的に接続されている。このため、導体パターンP1は、積層された状態で、スルーホール電極H1を介して隣接する導体パターンP2の一端と電気的に接続される。   A conductor pattern P1 and a magnetic film F1 are formed on the surface of the ceramic layer C2. The conductor pattern P1 corresponds to approximately 5/8 turns of the coil L, and is formed in a substantially C shape on the ceramic layer C2. A lead-out portion P1a is integrally formed at one end of the conductor pattern P1. The lead-out part P1a of the conductor pattern P1 is drawn out to the edge of the ceramic layer C2, and its end is exposed at the end face of the ceramic layer C2. As a result, the lead-out part P1a is electrically connected to the terminal electrode 3. The other end of the conductor pattern P1 is electrically connected to a through-hole electrode H1 formed through the ceramic layer C2 in the thickness direction. For this reason, the conductor pattern P1 is electrically connected to one end of the adjacent conductor pattern P2 via the through-hole electrode H1 in a stacked state.

セラミック層C3の表面には、導体パターンP2及び磁性体膜F2が形成されている。導体パターンP2は、コイルLの略3/4ターン分に相当している。導体パターンP2は、セラミック層C3上で略U字状に形成されている。導体パターンP2の一端には、積層された状態でスルーホール電極H1と電気的に接続される領域が含まれている。導体パターンP2の他端は、セラミック層C3を厚み方向に貫通して形成されたスルーホール電極H2と電気的に接続されている。このため、導体パターンP2は、積層された状態で、スルーホール電極H2を介して隣接している導体パターンP3の一端と電気的に接続される。   A conductor pattern P2 and a magnetic film F2 are formed on the surface of the ceramic layer C3. The conductor pattern P2 corresponds to approximately 3/4 turns of the coil L. The conductor pattern P2 is formed in a substantially U shape on the ceramic layer C3. One end of the conductor pattern P2 includes a region electrically connected to the through-hole electrode H1 in a stacked state. The other end of the conductor pattern P2 is electrically connected to a through-hole electrode H2 formed through the ceramic layer C3 in the thickness direction. Therefore, the conductor pattern P2 is electrically connected to one end of the adjacent conductor pattern P3 via the through-hole electrode H2 in a stacked state.

セラミック層C5,C7,C9は、セラミック層C3と同様の構成を有している。すなわち、各セラミック層C5,C7,C9の表面には、導体パターンP4,P6,P8及び磁性体膜F4,F6,F8が形成されている。各導体パターンP4,P6,P8は、コイルLの略3/4ターン分に相当しており、各セラミック層C5,C7,C9上で略U字状に形成されている。各導体パターンP4,P6,P8の一端には、積層された状態で各スルーホール電極H3,H5,H7と電気的にそれぞれ接続される領域が含まれている。各導体パターンP4,P6,P8の他端は、各セラミック層C5,C7,C9を厚み方向に貫通して形成された各スルーホール電極H4,H6,H8とそれぞれ電気的に接続されている。このため、各導体パターンP4,P6,P8は、積層された状態で、各スルーホール電極H4,H6,H8を介してそれぞれ隣接している導体パターンP5,P7,P9の一端と電気的に接続される。   The ceramic layers C5, C7, and C9 have the same configuration as the ceramic layer C3. That is, conductor patterns P4, P6, P8 and magnetic films F4, F6, F8 are formed on the surfaces of the ceramic layers C5, C7, C9. Each of the conductor patterns P4, P6, P8 corresponds to approximately 3/4 turns of the coil L, and is formed in a substantially U shape on the ceramic layers C5, C7, C9. One end of each conductor pattern P4, P6, P8 includes a region electrically connected to each through-hole electrode H3, H5, H7 in a stacked state. The other ends of the conductor patterns P4, P6, and P8 are electrically connected to through-hole electrodes H4, H6, and H8 formed through the ceramic layers C5, C7, and C9 in the thickness direction, respectively. For this reason, the conductor patterns P4, P6, and P8 are electrically connected to one end of the adjacent conductor patterns P5, P7, and P9 through the through-hole electrodes H4, H6, and H8 in a stacked state. Is done.

セラミック層C4の表面には、導体パターンP3及び磁性体膜F3が形成されている。導体パターンP3は、コイルLの略3/4ターン分に相当している。導体パターンP3は、セラミック層C4上でそれぞれ略C字状に形成されている。導体パターンP3の一端には、積層された状態でスルーホール電極H2と電気的に接続される領域が含まれている。導体パターンP3の他端は、セラミック層C4を厚み方向に貫通して形成されたスルーホール電極H3と電気的に接続されている。このため、導体パターンP3は、積層された状態で、スルーホール電極H3を介してそれぞれ隣接している導体パターンP4の一端と電気的に接続される。   A conductor pattern P3 and a magnetic film F3 are formed on the surface of the ceramic layer C4. The conductor pattern P3 corresponds to approximately 3/4 turns of the coil L. The conductor pattern P3 is formed in a substantially C shape on the ceramic layer C4. One end of the conductor pattern P3 includes a region electrically connected to the through-hole electrode H2 in a stacked state. The other end of the conductor pattern P3 is electrically connected to a through-hole electrode H3 formed through the ceramic layer C4 in the thickness direction. For this reason, the conductor pattern P3 is electrically connected to one end of the adjacent conductor pattern P4 via the through-hole electrode H3 in a stacked state.

セラミック層C6,C8,C10は、セラミック層C4と同様の構成を有している。すなわち、各セラミック層C6,C8,C10の表面には、導体パターンP5,P7,P9及び磁性体膜F5,F7,F9が形成されている。各導体パターンP5,P7,P9は、コイルLの略3/4ターン分に相当しており、各セラミック層C6,C8,C10上で略C字状に形成されている。各導体パターンP5,P7,P9の一端には、積層された状態で各スルーホール電極H4,H6,H8と電気的にそれぞれ接続される領域が含まれている。各導体パターンP5,P7,P9の他端は、各セラミック層C6,C8,C10を厚み方向に貫通して形成された各スルーホール電極H5,H7,H9とそれぞれ電気的に接続されている。このため、各導体パターンP5,P7,P9は、積層された状態で、各スルーホール電極H5,H7,H9を介してそれぞれ隣接している導体パターンP6,P8,P10の一端と電気的に接続される。   The ceramic layers C6, C8, and C10 have the same configuration as the ceramic layer C4. That is, conductor patterns P5, P7, P9 and magnetic films F5, F7, F9 are formed on the surfaces of the ceramic layers C6, C8, C10. Each of the conductor patterns P5, P7, and P9 corresponds to approximately 3/4 turns of the coil L, and is formed in a substantially C shape on the ceramic layers C6, C8, and C10. One end of each conductor pattern P5, P7, P9 includes a region electrically connected to each through-hole electrode H4, H6, H8 in a stacked state. The other ends of the conductor patterns P5, P7, and P9 are electrically connected to through-hole electrodes H5, H7, and H9 formed through the ceramic layers C6, C8, and C10 in the thickness direction, respectively. Therefore, the conductor patterns P5, P7, and P9 are electrically connected to one end of the adjacent conductor patterns P6, P8, and P10 through the through-hole electrodes H5, H7, and H9 in a stacked state. Is done.

セラミック層C11の表面には、導体パターンP10及び磁性体膜F10が形成されている。導体パターンP10は、コイルLの略7/8ターン分に相当し、セラミック層C11上で略U字状に形成されている。導体パターンP10の一端には、積層された状態でスルーホール電極H9と電気的に接続される領域が含まれている。導体パターンP10の他端には、導出部P10aが一体的に形成されている。導体パターンP10の導出部P10aは、セラミック層C11の縁に引き出され、その端部がセラミック層C11の端面に露出している。これにより、導出部P10aは、端子電極4に電気的に接続されることとなる。   A conductor pattern P10 and a magnetic film F10 are formed on the surface of the ceramic layer C11. The conductor pattern P10 corresponds to approximately 7/8 turns of the coil L, and is formed in a substantially U shape on the ceramic layer C11. One end of the conductor pattern P10 includes a region electrically connected to the through-hole electrode H9 in a stacked state. A lead-out portion P10a is integrally formed at the other end of the conductor pattern P10. The lead-out part P10a of the conductor pattern P10 is drawn out to the edge of the ceramic layer C11, and its end is exposed on the end surface of the ceramic layer C11. As a result, the lead-out part P10a is electrically connected to the terminal electrode 4.

以上のように、各セラミック層C1〜C12が積層され、各導体パターンP1〜P10が各スルーホール電極H1〜H9を介して相互に電気的に接続されることにより、ターン数が7.5ターンであるコイルLが構成される。各導体パターンP1〜P10及び導出部P1a,P10aは、Ag又はNiを主成分とする導電ペーストにて形成されている。   As described above, the ceramic layers C1 to C12 are laminated, and the conductor patterns P1 to P10 are electrically connected to each other through the through-hole electrodes H1 to H9, so that the number of turns is 7.5. A coil L is formed. Each of the conductor patterns P1 to P10 and the lead-out portions P1a and P10a is formed of a conductive paste mainly composed of Ag or Ni.

続いて、図4を参照して、導体パターンP1〜P10の構成について詳細に説明する。図4は、導体パターンを拡大して示す斜視図である。また、図5(a)は、図4に示す導体パターンの縦断面図、図5(b)は、図4に示す導体パターンを横から見た図、図5(c)は、図4に示す導体パターンを上から見た図である。図5においては、説明の便宜上、磁性体膜F1〜F10の図示を省略している。以下、導体パターンP1を一例として説明する。各図に示すように、導体パターンP1は、セラミック層C1〜C12の積層方向における断面(縦断面)が凹凸形状をなしていると共に、延在方向に沿って凹凸13が形成されている。   Then, with reference to FIG. 4, the structure of the conductor patterns P1-P10 is demonstrated in detail. FIG. 4 is an enlarged perspective view showing the conductor pattern. 5A is a longitudinal sectional view of the conductor pattern shown in FIG. 4, FIG. 5B is a view of the conductor pattern shown in FIG. 4 from the side, and FIG. 5C is FIG. It is the figure which looked at the conductor pattern shown from the top. In FIG. 5, the magnetic films F1 to F10 are not shown for convenience of explanation. Hereinafter, the conductor pattern P1 will be described as an example. As shown in each drawing, in the conductor pattern P1, the cross section (vertical cross section) in the stacking direction of the ceramic layers C1 to C12 has an uneven shape, and the unevenness 13 is formed along the extending direction.

導体パターンP1は、所定の間隔を有して設けられた鍔部10と、鍔部10の間に配置され、鍔部10同士を接続する接続部11とから構成されている。鍔部10及び接続部11は、一体形成されている。鍔部10は、その上下(セラミック層C1〜C12の積層方向)部分で且つ中央部分に凹状の切欠部12a,12bがそれぞれ形成されており、積層方向における断面がH字状を呈している。   The conductor pattern P1 includes a flange portion 10 provided with a predetermined interval, and a connecting portion 11 that is disposed between the flange portions 10 and connects the flange portions 10 to each other. The collar part 10 and the connection part 11 are integrally formed. The flange portion 10 is formed with concave notches 12a and 12b in the upper and lower portions (in the stacking direction of the ceramic layers C1 to C12) and in the center portion, and the cross section in the stacking direction has an H shape.

接続部11は、略直方体状を呈しており、鍔部10よりも導体パターンP1の延在方向にやや厚く形成されていると共に、外形寸法(外周部)が鍔部10よりも小さくなっている。具体的には、接続部11の幅寸法は、鍔部10の幅寸法の略2/5程度となっている。このような構成により、導体パターンP1は、延在方向(セラミック層C2の面方向)に凹凸13が形成されている。この凹凸13は、導体パターンP1に連続して形成されている。つまり、導体パターンP1は、いわゆる蛇腹状をなしている。   The connecting portion 11 has a substantially rectangular parallelepiped shape, is formed slightly thicker in the extending direction of the conductor pattern P1 than the flange portion 10, and has an outer dimension (outer peripheral portion) smaller than that of the flange portion 10. . Specifically, the width dimension of the connection part 11 is approximately 2/5 of the width dimension of the flange part 10. With such a configuration, the conductor pattern P1 has the irregularities 13 formed in the extending direction (the surface direction of the ceramic layer C2). The unevenness 13 is formed continuously with the conductor pattern P1. That is, the conductor pattern P1 has a so-called bellows shape.

続いて、本実施形態に係るコイル部品1の製造方法について説明する。まず、セラミック層C1〜C12となるセラミックグリーンシートを準備する。セラミックグリーンシートには、レーザ加工等によってセラミックグリーンシートを厚み方向に貫通するスルーホールを所定位置に形成し、このスルーホールには、導電ペーストを充填する。   Then, the manufacturing method of the coil component 1 which concerns on this embodiment is demonstrated. First, the ceramic green sheet used as the ceramic layers C1-C12 is prepared. A through hole penetrating the ceramic green sheet in the thickness direction is formed at a predetermined position in the ceramic green sheet by laser processing or the like, and the through hole is filled with a conductive paste.

続いて、セラミックグリーンシート上に導電ペーストを所定のパターンにて塗布することで、導体パターンを形成する。導体パターンは、スクリーン印刷やエッチング、スパッタ等によって形成される。導体パターンの形成方法について、図6及び図7を参照しながら説明する。図6及び図7は、導体パターンの形成工程を示す工程図である。図6においては、導体パターンの一部のみを図示しているが、実際には、図6に示す構成が長手方向に連続して形成されている。また、図7においては磁性体膜F1(フェライト層FL1〜FL4)が形成されているが、その形成工程については一部省略して説明する。なお、以下の説明においては、導体パターンP1を一例とすると共に、スクリーン印刷による導体パターンの形成について説明する。   Subsequently, a conductive pattern is formed by applying a conductive paste on the ceramic green sheet in a predetermined pattern. The conductor pattern is formed by screen printing, etching, sputtering, or the like. A method for forming a conductor pattern will be described with reference to FIGS. 6 and 7 are process diagrams showing a process of forming a conductor pattern. In FIG. 6, only a part of the conductor pattern is illustrated, but actually, the configuration shown in FIG. 6 is formed continuously in the longitudinal direction. Further, although the magnetic film F1 (ferrite layers FL1 to FL4) is formed in FIG. 7, the formation process will be partially omitted. In the following description, the conductor pattern P1 is taken as an example, and the formation of the conductor pattern by screen printing is described.

導体パターンP1は、導電粉及びバインダー等を含む導電ペーストを複数回重ねて印刷することによって形成される。図6(a)及び図7(a)に示すように、まず一層目の第一導電ペースト層L1がグリーンシートG上に形成される。図6(a)に示されるように、第一導電ペースト層L1は、略直方体形状を呈しており、導体パターンP1の延在方向に所定の間隔を有して複数形成される。これにより、第一導電ペースト層L1は、グリーンシートG上において、凹凸状に形成される。また、図7(a)に示すように、第一導電ペースト層L1は、導体パターンP1の幅方向に所定の間隔を有して略平行に一対形成される。   The conductor pattern P1 is formed by printing a plurality of conductive pastes containing conductive powder, a binder, and the like by overlapping them. As shown in FIGS. 6A and 7A, first-layer first conductive paste layer L1 is first formed on green sheet G. As shown in FIG. 6A, the first conductive paste layer L1 has a substantially rectangular parallelepiped shape, and a plurality of first conductive paste layers L1 are formed with a predetermined interval in the extending direction of the conductor pattern P1. Thus, the first conductive paste layer L1 is formed in an uneven shape on the green sheet G. Further, as shown in FIG. 7A, a pair of first conductive paste layers L1 are formed substantially in parallel with a predetermined interval in the width direction of the conductor pattern P1.

次に、図6(b)及び図7(b)に示すように、第一導電ペースト層L1とグリーンシートGとによって形成された空隙部K1を充填するように、フェライト層FL1が形成される。フェライト層FL1は、磁性体膜F1を形成する。フェライト層FL1は、第一導電ペースト層L1の上面と略面一となるように形成される。   Next, as shown in FIGS. 6B and 7B, the ferrite layer FL1 is formed so as to fill the gap K1 formed by the first conductive paste layer L1 and the green sheet G. . The ferrite layer FL1 forms a magnetic film F1. The ferrite layer FL1 is formed so as to be substantially flush with the upper surface of the first conductive paste layer L1.

続いて、図6(c)及び図7(c)に示すように、第二導電ペースト層L2及び第三導電ペースト層L3が形成される。第二導電ペースト層L2は、第一導電ペースト層L1及びフェライト層FL1上に印刷される。第三導電ペースト層L3は、第二導電ペースト層L2上に形成される。第二導電ペースト層L2及び第三導電ペースト層L3は、接続部11に相当する部分においては、第一導電ペースト層L1の幅寸法よりも小さく形成される。具体的には、図5(c)に示されるように、第二導電ペースト層L2及び第三導電ペースト層L3は、第一導電ペースト層L1の幅寸法の略2/5程度の幅寸法で形成される。形成するペースト層の幅寸法の設定は、スクリーンメッシュの孔径を調整することによって行われる。   Subsequently, as shown in FIGS. 6C and 7C, a second conductive paste layer L2 and a third conductive paste layer L3 are formed. The second conductive paste layer L2 is printed on the first conductive paste layer L1 and the ferrite layer FL1. The third conductive paste layer L3 is formed on the second conductive paste layer L2. The second conductive paste layer L2 and the third conductive paste layer L3 are formed to be smaller than the width dimension of the first conductive paste layer L1 in the portion corresponding to the connection portion 11. Specifically, as shown in FIG. 5C, the second conductive paste layer L2 and the third conductive paste layer L3 have a width dimension of about 2/5 of the width dimension of the first conductive paste layer L1. It is formed. The width dimension of the paste layer to be formed is set by adjusting the hole diameter of the screen mesh.

続いて、図6(d)及び図7(d)に示すように、第四導電ペースト層L4が形成される。第四導電ペースト層L4は、第三導電ペースト層L3上に形成される。第四導電ペースト層L4は、第一導電ペースト層L1と同様に、略直方体形状を呈しており、鍔部10に該当する部分において、導体パターンP1の延在方向に所定の間隔を有して複数形成される。これにより、第四導電ペースト層L4は、第三導電ペースト層L3上において、凹凸状に形成される。また、図7(d)に示すように、第四導電ペースト層L4は、鍔部10に該当する部分において、導体パターンP1の幅方向に所定の間隔を有して略平行に一対形成される。   Subsequently, as shown in FIGS. 6D and 7D, a fourth conductive paste layer L4 is formed. The fourth conductive paste layer L4 is formed on the third conductive paste layer L3. The fourth conductive paste layer L4 has a substantially rectangular parallelepiped shape like the first conductive paste layer L1, and has a predetermined interval in the extending direction of the conductor pattern P1 in the portion corresponding to the flange portion 10. A plurality are formed. Thereby, the fourth conductive paste layer L4 is formed in an uneven shape on the third conductive paste layer L3. Further, as shown in FIG. 7 (d), a pair of fourth conductive paste layers L4 are formed substantially in parallel with a predetermined interval in the width direction of the conductor pattern P1 in a portion corresponding to the flange portion 10. .

そして、図6(e)及び図7(e)に示すように、第三導電ペースト層L3と第四導電ペースト層L4とによって形成された空隙部K2を充填するように、フェライト層FL4が形成される。フェライト層FL4は、第四導電ペースト層L4の上面と略面一となるように形成される。以上のように、導体パターンP1は、主面2d側(積層方向における一方側)から主面2c側(積層方向における他方側)に向かって、第一導電ペースト層L1、第二導電ペースト層L2、第三導電ペースト層L3、及び第四導電ペースト層L4の順番で積層されることで形成されている。導体パターンP2〜P10も、導体パターン1と同様に形成される。   Then, as shown in FIGS. 6E and 7E, the ferrite layer FL4 is formed so as to fill the gap K2 formed by the third conductive paste layer L3 and the fourth conductive paste layer L4. Is done. The ferrite layer FL4 is formed so as to be substantially flush with the upper surface of the fourth conductive paste layer L4. As described above, the conductor pattern P1 includes the first conductive paste layer L1 and the second conductive paste layer L2 from the main surface 2d side (one side in the stacking direction) to the main surface 2c side (the other side in the stacking direction). The third conductive paste layer L3 and the fourth conductive paste layer L4 are stacked in this order. The conductor patterns P2 to P10 are also formed in the same manner as the conductor pattern 1.

続いて、セラミック層C1〜C12を図3に示される順序で積層して、積層方向に圧力を加えて圧着し、積層体(図示しない)を形成する。得られた積層体をチップ単位に切断し、その後、所定温度(例えば、870℃程度)にて焼成を行い、素体2を形成する。素体2は、例えば、焼成後における長手方向の長さが2.0mm、幅が1.25mm、高さが0.8mmとなるようにする。焼成により、セラミックグリーンシートGがセラミック層C2となり、また第一〜第四導電ペースト層L1〜L4が導体パターンP1となる。つまり、セラミック層C2及び導体パターンP1は、それぞれセラミックグリーンシートGの焼成物及び第一〜第四導電ペースト層L1〜L4の焼成物から構成される。   Subsequently, the ceramic layers C1 to C12 are laminated in the order shown in FIG. 3, and pressure is applied in the laminating direction to perform pressure bonding to form a laminated body (not shown). The obtained laminated body is cut into chips, and then fired at a predetermined temperature (for example, about 870 ° C.) to form the element body 2. The element body 2 has, for example, a length in the longitudinal direction after firing of 2.0 mm, a width of 1.25 mm, and a height of 0.8 mm. By firing, the ceramic green sheet G becomes the ceramic layer C2, and the first to fourth conductive paste layers L1 to L4 become the conductor pattern P1. That is, the ceramic layer C2 and the conductor pattern P1 are respectively composed of a fired product of the ceramic green sheet G and a fired product of the first to fourth conductive paste layers L1 to L4.

その後、素体2に対し、端子電極3,4を形成することで、コイル部品(積層型インダクタ)1が得られる。端子電極3,4は、素体2の長手方向の両端面にそれぞれ銀、ニッケル又は銅を主成分とする電極ペーストを転写した後、所定温度(例えば700℃程度)で焼き付けを行い、さらに電気めっきを施すことにより形成することができる。電気めっきには、Cu、Ni及びSn等を用いることができる。   Thereafter, by forming the terminal electrodes 3 and 4 on the element body 2, the coil component (multilayer inductor) 1 is obtained. The terminal electrodes 3 and 4 are each baked at a predetermined temperature (for example, about 700 ° C.) after transferring an electrode paste mainly composed of silver, nickel, or copper to both end faces of the element body 2 in the longitudinal direction, It can be formed by plating. Cu, Ni, Sn, etc. can be used for electroplating.

以上説明したように、コイル部品1では、セラミック層C1〜C12の積層方向において導体パターンP1〜P10の断面が凹凸状をなしていると共に、導体パターンP1〜P10の延在方向に沿って凹凸13が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンの表面を流れる。このとき、導体パターンP1〜P10の断面が凹凸状をなしているため、断面矩形状の従来の導体パターンよりも表面積が大きい。そのため、高周波信号に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンの延在方向に沿って凹凸が形成されているため、延在方向における導体パターンP1〜P10の表面積も増大しており、高周波電流が反射して往復する距離(線路長)を増大させることができる。したがって、信号の反射が生じた場合であっても、信号の反射成分を減衰させることができる。その結果、信号の反射の低減を図ることができる。   As described above, in the coil component 1, the cross sections of the conductor patterns P1 to P10 are uneven in the stacking direction of the ceramic layers C1 to C12, and the unevenness 13 is formed along the extending direction of the conductor patterns P1 to P10. Is formed. The high-frequency current whose signal has become high frequency flows on the surface of the conductor pattern due to the skin effect. At this time, since the cross sections of the conductor patterns P1 to P10 are uneven, the surface area is larger than that of a conventional conductor pattern having a rectangular cross section. Therefore, it is possible to reduce the resistance to the high frequency signal, that is, reduce the impedance. Moreover, since the unevenness | corrugation is formed along the extension direction of a conductor pattern, the surface area of the conductor patterns P1-P10 in the extension direction is also increasing, and the distance (line | wire length) which a high frequency current reflects and reciprocates is increased. Can be increased. Therefore, even when signal reflection occurs, the reflection component of the signal can be attenuated. As a result, signal reflection can be reduced.

次に、本実施形態によって、信号の反射を低減できることを具体的に示す。ここでは、サンプルのインピーダンスをTDR(Time Domain Reflectometry)法により測定する。このTDR法とは、伝送線路にステップパルスを送出し、特性インピーダンスの不連続箇所にて反射されたパルスを測定することにより、伝送線路の特性インピーダンスを計測する測定法である。   Next, it will be specifically shown that signal reflection can be reduced according to the present embodiment. Here, the impedance of the sample is measured by a TDR (Time Domain Reflectometry) method. The TDR method is a measurement method for measuring the characteristic impedance of the transmission line by sending a step pulse to the transmission line and measuring the pulse reflected at the discontinuous part of the characteristic impedance.

測定対象として、2種類のサンプルを準備した。図8は、特性インピーダンス測定のサンプルを示す図である。図8(a)に示すように、第一のサンプル20では、フェライト基板21上に導体パターン(電極)22を直線的に形成している。フェライト基板21は、長さが25mm、幅が10mm、厚さが1mmのものを用いた。導体パターン22は、幅を約1mmとした。一方、図8(b)に示すように、第二のサンプル24では、フェライト基板21に導体パターン25を第一のサンプル20よりも薄く且つ幅約2mmで形成し、さらに導体パターン25の一部を研磨することで表面に凹凸26を形成した。このような構成により、第二のサンプル24は、第一のサンプル20に比べて表面積が大きくなっている。いずれのサンプル20,24も、直流抵抗が5Ω、インダクタンスが約2μHとなっている。これらのサンプル20,24を用いたTDR法による測定結果を図9に示す。   Two types of samples were prepared as measurement objects. FIG. 8 is a diagram illustrating a sample of characteristic impedance measurement. As shown in FIG. 8A, in the first sample 20, the conductor pattern (electrode) 22 is linearly formed on the ferrite substrate 21. The ferrite substrate 21 having a length of 25 mm, a width of 10 mm, and a thickness of 1 mm was used. The conductor pattern 22 had a width of about 1 mm. On the other hand, as shown in FIG. 8B, in the second sample 24, the conductor pattern 25 is formed on the ferrite substrate 21 so as to be thinner than the first sample 20 and about 2 mm in width, and a part of the conductor pattern 25 is further formed. As a result of polishing, the irregularities 26 were formed on the surface. With such a configuration, the second sample 24 has a larger surface area than the first sample 20. Both samples 20 and 24 have a DC resistance of 5Ω and an inductance of about 2 μH. The measurement results by the TDR method using these samples 20 and 24 are shown in FIG.

図9は、測定結果を示す図である。図9においては、第一のサンプル20の特性l1を実線で示し、第二のサンプル24の特性l2を破線で示している。図9に示すように、第一のサンプルでは、特性l1から分かるように、「T」で示される位置でインピーダンスが大きくが変化していると共に、「T」で示される位置でインピーダンスが変化している。 FIG. 9 is a diagram showing measurement results. In FIG. 9, the characteristic 11 of the first sample 20 is indicated by a solid line, and the characteristic 12 of the second sample 24 is indicated by a broken line. As shown in FIG. 9, in the first sample, as can be seen from the characteristic l1, the impedance changes greatly at the position indicated by “T 1 ”, and the impedance at the position indicated by “T 2 ”. It has changed.

これに対して、第二のサンプル24では、特性l2から分かるように、第一のサンプル20と同様に「T」で示される位置でインピーダンスが変化していると共に、「T」で示される位置でインピーダンスが変化している。第二のサンプル24では、第一のサンプル20と同様に「T」の位置にてインピーダンスが変化しているが、その変化は第一のサンプル20に比べて小さい。また、第一のサンプル20における「T」と次の変化点「T」をつなぐ直線の傾きD1と、第二のサンプル24における「T」と次に変化点「T」とをつなぐ直線の傾きD2とを比べると、第二のサンプル24の傾きが小さくなっている。つまり、第一のサンプル20よりも表面積が大きい第二のサンプル24では、第一のサンプル24に比べて、立ち上がりの時間が緩くなっている。 On the other hand, in the second sample 24, as can be seen from the characteristic l2, the impedance is changed at the position indicated by “T 1 ” and is indicated by “T 3 ” as in the first sample 20. Impedance changes at the position where In the second sample 24, the impedance changes at the position “T 1 ” as in the first sample 20, but the change is smaller than that in the first sample 20. Also, the slope D1 of the straight line connecting “T 1 ” in the first sample 20 and the next change point “T 2 ”, and “T 1 ” in the second sample 24 and the next change point “T 3 ” are obtained. Compared with the slope D2 of the connecting straight line, the slope of the second sample 24 is small. That is, in the second sample 24 having a larger surface area than the first sample 20, the rise time is slower than that in the first sample 24.

以上の結果より、導体パターン25の表面に凹凸26を形成することによって、断面の表面積が増大することで高周波電流に対する抵抗が低下するため、時間に対するインピーダンスが低減し、さらに、延在方向に凹凸が形成されることで、信号が反射して往復する距離が伸び、傾きが小さくなっている(信号の反射成分が減衰している)。   From the above results, by forming the unevenness 26 on the surface of the conductor pattern 25, the resistance to high-frequency current is reduced by increasing the surface area of the cross section, so that the impedance with respect to time is reduced, and the unevenness in the extending direction. As a result, the distance in which the signal is reflected and reciprocated increases, and the inclination decreases (the reflection component of the signal is attenuated).

続いて、図10を参照して、本実施形態に係るコイル部品1の実装構造について説明する。図10は、本実施形態に係るコイル部品の実装構造を説明するための回路図である。   Subsequently, a mounting structure of the coil component 1 according to the present embodiment will be described with reference to FIG. FIG. 10 is a circuit diagram for explaining the coil component mounting structure according to the present embodiment.

図10に示されているように、コイル部品1は、IC100への電源ライン102やIC100からの出力ライン(例えば、クロックラインや信号ライン等)104に挿入されている。電源ライン102に挿入されたコイル部品1は、コンデンサ106と共にLCフィルタを構成している。   As shown in FIG. 10, the coil component 1 is inserted into a power supply line 102 to the IC 100 and an output line (for example, a clock line or a signal line) 104 from the IC 100. The coil component 1 inserted in the power line 102 constitutes an LC filter together with the capacitor 106.

電源ライン102に挿入されたコイル部品1では、端子電極3がIC100に接続されている。出力ライン104に挿入されたコイル部品1も、端子電極3がIC100に接続されている。   In the coil component 1 inserted into the power line 102, the terminal electrode 3 is connected to the IC 100. In the coil component 1 inserted into the output line 104, the terminal electrode 3 is also connected to the IC 100.

IC100では、その内部において高速でスイッチングが行なわれており、電源ライン102や出力ライン104等にノイズが重畳しやすい。しかしながら、上述したようにコイル部品1での反射が少なくなることから、IC100にて発生したノイズの重畳が少なくなる。従来の技術のコイル(インダクタ)部品では、コイル部品での反射が大きいことから、IC100にて発生したノイズの重畳が大きくなる。   In the IC 100, switching is performed at high speed in the IC 100, and noise is easily superimposed on the power supply line 102, the output line 104, and the like. However, since the reflection at the coil component 1 is reduced as described above, the superposition of noise generated in the IC 100 is reduced. In the coil (inductor) component of the prior art, since the reflection at the coil component is large, the superposition of noise generated in the IC 100 becomes large.

本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、導体パターンP1〜P10において、断面が凹凸形状をなしていると共に延在方向に沿って凹凸13が形成されている構成としているが、これらの形状は、信号の入力側にのみ設けられてもよい。つまり、導体パターンP1,P10の端子電極3,4側のいずれかに接続される導出部P1a,P10aにおいて、断面を凹凸形状とすると共に、延在方向に沿って凹凸13を形成してもよい。信号の反射は、インピーダンスの不整合が生じる位置、つまり信号が入力される端子側にて生じる。そこで、信号が入力される一方の端子電極3又は端子電極4側に接続される導体パターンP1の導出部P1a又は導体パターンP10の導出部P10aに凹凸13を設けることにより、信号の反射をより的確に低減させることができる。   The present invention is not limited to the above embodiment. For example, in the above-described embodiment, the conductor patterns P1 to P10 have a configuration in which the cross section has an uneven shape and the unevenness 13 is formed along the extending direction. It may be provided only in. That is, in the lead-out portions P1a and P10a connected to any one of the terminal electrodes 3 and 4 side of the conductor patterns P1 and P10, the cross section may have a concavo-convex shape and the concavo-convex 13 may be formed along the extending direction. . The reflection of the signal occurs at the position where the impedance mismatch occurs, that is, at the terminal side where the signal is input. Therefore, the reflection of the signal is more accurately performed by providing the unevenness 13 on the lead-out portion P1a of the conductor pattern P1 or the lead-out portion P10a of the conductor pattern P10 connected to one terminal electrode 3 or the terminal electrode 4 side where the signal is input. Can be reduced.

また、上記実施形態では、導体パターンP1〜P10の断面を図5に示すようなH字状としているが、導体パターンP1〜P10の断面は、様々な形状を採用することができる。具体的には、図11(a)〜図11(c)に示すように、例えば導体パターンP1Aの断面は、切欠部40aが形成された凹状、複数(ここでは3つ)の切欠部40a〜40cが形成された形状、複数(ここでは4つ)の切欠部40a〜40dが形成された形状などであってもよい。要は、矩形状や円形状に比べて鍔部10の外周部の表面積が増大する形状であればよい。   Moreover, in the said embodiment, although the cross section of the conductor patterns P1-P10 is made into H shape as shown in FIG. 5, various shapes can be employ | adopted for the cross section of the conductor patterns P1-P10. Specifically, as shown in FIGS. 11A to 11C, for example, the cross section of the conductor pattern P1A has a concave shape in which the notch 40a is formed, and a plurality (three in this case) of notches 40a to 40a. The shape in which 40c was formed, the shape in which several (here four) notch parts 40a-40d were formed, etc. may be sufficient. In short, any shape that increases the surface area of the outer peripheral portion of the collar portion 10 as compared with a rectangular shape or a circular shape may be used.

また、導体パターンP1〜P10の延在方向の凹凸形状も同様に、図5に示される形状に限定されない。例えば、図12(a)に示すように、導体パターンP1Bを横から見た場合に、凹凸13Aが千鳥格子状に形成されていてもよい。同様に、図12(b)に示すように、導体パターンP11Bを上から見た場合に、凹凸13Aが千鳥格子状に形成されていてもよい。さらに、図示しないが、導体パターンP1〜P10は、断面を凹凸形状とし、延在方向に螺旋状としてもよい。   Similarly, the uneven shape in the extending direction of the conductor patterns P1 to P10 is not limited to the shape shown in FIG. For example, as shown in FIG. 12A, when the conductor pattern P1B is viewed from the side, the unevenness 13A may be formed in a staggered pattern. Similarly, as shown in FIG. 12B, when the conductor pattern P11B is viewed from above, the unevenness 13A may be formed in a staggered pattern. Furthermore, although not illustrated, the conductor patterns P1 to P10 may have a cross-sectional shape in a concavo-convex shape and a spiral shape in the extending direction.

また、上記実施形態では、導体パターンP1〜P10をスクリーン印刷にて形成しているが、導体パターンP1〜P10の形成は、スパッタリング、エッチング等によって行われてもよい。スパッタリングの場合には、所望する形状のマスクを用いることによって、薄膜の導体パターンが形成される。   In the above embodiment, the conductor patterns P1 to P10 are formed by screen printing. However, the conductor patterns P1 to P10 may be formed by sputtering, etching, or the like. In the case of sputtering, a thin-film conductor pattern is formed by using a mask having a desired shape.

1…コイル部品、2…素体(積層体)、3,4…端子電極、13…凹凸、C1〜C12…セラミック層(絶縁体層)、F1〜F10…磁性体膜(絶縁体層)、P1〜P10…導体パターン。   DESCRIPTION OF SYMBOLS 1 ... Coil component, 2 ... Element body (laminated body), 3, 4 ... Terminal electrode, 13 ... Concavity and convexity, C1-C12 ... Ceramic layer (insulator layer), F1-F10 ... Magnetic body film (insulator layer), P1 to P10: Conductor patterns.

Claims (3)

複数の絶縁体層が積層されて構成された積層体と、
複数の導体パターンが互いに電気的に接続されて構成され、前記積層体の内部に配置されたコイルと、
前記積層体に形成され、前記コイルの両端側に位置する前記導体パターンに接続された一対の端子電極とを備えるコイル部品であって、
前記導体パターンは、前記絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が交互に形成されていることを特徴とするコイル部品。
A laminate formed by laminating a plurality of insulator layers;
A plurality of conductor patterns are configured to be electrically connected to each other, and a coil disposed inside the laminate,
A coil component comprising a pair of terminal electrodes formed in the laminate and connected to the conductor pattern located on both ends of the coil,
The conductor pattern is a coil component characterized in that a cross section in the stacking direction of the insulator layer has an irregular shape and irregularities are alternately formed along the extending direction.
前記導体パターンは、前記端子電極に接続される導出部を有しており、
前記端子電極の一方に接続される前記導体パターンの前記導出部が前記絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が交互に形成されていることを特徴とする請求項1記載のコイル部品。
The conductor pattern has a lead-out portion connected to the terminal electrode,
The lead-out portion of the conductor pattern connected to one of the terminal electrodes has a concave-convex shape in cross section in the stacking direction of the insulator layer, and irregularities are alternately formed along the extending direction. The coil component according to claim 1.
前記導体パターンが薄膜を形成する工法により形成されていることを特徴とする請求項1又は2記載のコイル部品。   The coil component according to claim 1 or 2, wherein the conductor pattern is formed by a method of forming a thin film.
JP2010190919A 2010-08-27 2010-08-27 Coil parts Active JP5293704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010190919A JP5293704B2 (en) 2010-08-27 2010-08-27 Coil parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010190919A JP5293704B2 (en) 2010-08-27 2010-08-27 Coil parts

Publications (2)

Publication Number Publication Date
JP2012049372A JP2012049372A (en) 2012-03-08
JP5293704B2 true JP5293704B2 (en) 2013-09-18

Family

ID=45903899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190919A Active JP5293704B2 (en) 2010-08-27 2010-08-27 Coil parts

Country Status (1)

Country Link
JP (1) JP5293704B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398857B2 (en) * 2015-04-27 2018-10-03 株式会社村田製作所 Electronic component and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204156A (en) * 1999-11-10 2003-07-18 Ibiden Co Ltd Ceramic substrate
JP4055978B2 (en) * 2000-10-02 2008-03-05 Tdk株式会社 Manufacturing method of high frequency coil
JP2002270429A (en) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd Inductor component
JP2002289434A (en) * 2001-03-23 2002-10-04 Matsushita Electric Ind Co Ltd Chip-type impedance element
JP4737181B2 (en) * 2007-11-07 2011-07-27 Tdk株式会社 Multilayer inductor and manufacturing method thereof
CN101896982B (en) * 2007-12-12 2012-08-29 松下电器产业株式会社 Inductance part and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012049372A (en) 2012-03-08

Similar Documents

Publication Publication Date Title
KR101670184B1 (en) Multilayered electronic component and manufacturing method thereof
JP4905498B2 (en) Multilayer ceramic electronic components
KR100799096B1 (en) A laminating filter
US9911529B2 (en) Electronic component
US8169288B2 (en) Electronic component and method for making the same
KR20170032057A (en) Multilayered electronic component
JP2009289995A (en) Inductor component
JP2019114669A (en) Electronic component
JP6677352B2 (en) LC filter
KR100650362B1 (en) Monolithic ceramic electric component, laminated coil component, and method of producing monolithic ceramic electric component
JP2019197783A (en) Laminated coil component
JP7444135B2 (en) Electronic parts and equipment
JP2005064267A (en) Laminated array component
JP2008091433A (en) Laminated electronic component and method of manufacturing the same
JP5293704B2 (en) Coil parts
JP7234552B2 (en) Laminated coil parts
JP2018125455A (en) Laminate coil component
JP4506425B2 (en) Inductor parts
JP2007012825A (en) Chip part and its manufacturing method
JP2023104495A (en) Coil component
JP2021125651A (en) Coil component
JP2008244824A (en) Laminated filter
JP4960583B2 (en) Laminated LC composite parts
JP4325357B2 (en) Multilayer coil component and method for manufacturing multilayer coil component
JP2003151830A (en) Laminated electronic part

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250