JP5293126B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5293126B2 JP5293126B2 JP2008306773A JP2008306773A JP5293126B2 JP 5293126 B2 JP5293126 B2 JP 5293126B2 JP 2008306773 A JP2008306773 A JP 2008306773A JP 2008306773 A JP2008306773 A JP 2008306773A JP 5293126 B2 JP5293126 B2 JP 5293126B2
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- graphite
- film
- layer
- reference example
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Laminated Bodies (AREA)
- Carbon And Carbon Compounds (AREA)
- Electrodes Of Semiconductors (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Hall/Mr Elements (AREA)
- Thin Film Transistor (AREA)
Description
先ず、第1の参考例について説明する。図1は、第1の参考例に係る強磁性体複合微粒子(複合材)の製造方法を示す図である。
次に、第1の実施形態について説明する。第1の実施形態では、図2に示す構成のメモリセルアレイを備えた磁気抵抗メモリを製造する。このメモリセルアレイでは、1個のメモリセルに、スイッチング素子と機能するトランジスタ25及び記憶素子として機能するTMR素子24が備えられている。トランジスタ25のソースは接地され、ゲートはワード線WLに接続されている。また、ドレインはTMR素子24の固定層21に接続されている。TMR素子24内では、磁化が固定された固定層21上に非磁性体層22が位置し、その上に、磁化の反転が可能な自由層23が位置する。そして、自由層23にビット線BLが接続されている。このような構成のメモリセルが、ワード線WLが延びる方向及びビット線BLが延びる方向において複数アレイ状に配置されている。
次に、第2の参考例について説明する。図6は、第2の参考例に係る複合材の製造方法を示す図である。
次に、第3の参考例について説明する。第3の参考例では、グラファイト層をチャネルとする電界効果トランジスタを製造する。図7は、第3の参考例に係る半導体装置の製造方法を示す断面図である。
次に、第4の参考例について説明する。第4の参考例では、第3の参考例と同様に、グラファイト層をチャネルとする電界効果トランジスタを製造する。図8は、第4の参考例に係る半導体装置の製造方法を示す断面図である。
次に、第5の参考例について説明する。第5の参考例では、強磁性体複合微粒子として、カーボンナノチューブを備えたものを形成する。図11は、第5の参考例に係る強磁性体複合微粒子(複合材)の製造方法を示す図である。
2:表面酸化微粒子
3:グラファイト被覆微粒子
4:カーボンナノチューブ
11:強磁性体金属微粒子
12:グラファイト層
21:固定層
22:非磁性体層
23:自由層
24:TMR素子
25:トランジスタ
52:表面酸化材
53:グラファイト被覆材
61:触媒金属材
62:グラファイト層
84、85:グラファイト被覆微粒子
86:非磁性体膜
109、111:グラファイト被覆微粒子
110、112:非磁性体膜
BL:ビット線
WL:ワード線
Claims (2)
- 強磁性体の第1の複合材を形成する工程と、
前記第1の複合材を含む、トンネル磁気抵抗素子の固定層を形成する工程と、
強磁性体の第2の複合材を形成する工程と、
前記第2の複合材を含む、前記トンネル磁気抵抗素子の自由層を形成する工程と、
を有し、
前記第1の複合材を形成する工程及び前記第2の複合材を形成する工程は、いずれも、
基体上に、強磁性体触媒金属材の微粒子及び前記微粒子の表面に形成された酸化膜を備えた表面酸化材を設ける工程と、
炭素を含有する雰囲気中で前記酸化膜を還元し、前記微粒子の表面に炭素材を析出させて前記微粒子を覆うグラファイト層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記固定層及び前記自由層を、前記固定層及び前記自由層の間に非磁性体膜を介在させて積層することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306773A JP5293126B2 (ja) | 2008-12-01 | 2008-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306773A JP5293126B2 (ja) | 2008-12-01 | 2008-12-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010126429A JP2010126429A (ja) | 2010-06-10 |
JP5293126B2 true JP5293126B2 (ja) | 2013-09-18 |
Family
ID=42327061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306773A Active JP5293126B2 (ja) | 2008-12-01 | 2008-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5293126B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002285334A (ja) * | 2001-03-23 | 2002-10-03 | Nippon Telegr & Teleph Corp <Ntt> | カーボンナノチューブ成長方法 |
JP2004335259A (ja) * | 2003-05-07 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電気配線、電子デバイス、磁気抵抗効果素子、磁気ヘッド、磁気媒体、記録装置、及びそれらの製造方法 |
US20060210467A1 (en) * | 2005-03-17 | 2006-09-21 | Smith Steven M | Producing a stable catalyst for nanotube growth |
JP4892723B2 (ja) * | 2006-04-10 | 2012-03-07 | 国立大学法人 名古屋工業大学 | 磁性金属内包カーボンナノチューブ素子 |
-
2008
- 2008-12-01 JP JP2008306773A patent/JP5293126B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010126429A (ja) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9865699B2 (en) | Semiconductor device and method of manufacturing the same | |
EP1340269B1 (en) | Thin films for magnetic devices | |
US7247897B2 (en) | Conductive line for a semiconductor device using a carbon nanotube including a memory thin film and semiconductor device manufactured | |
Graham et al. | Towards the integration of carbon nanotubes in microelectronics | |
US7851294B1 (en) | Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof | |
KR100791948B1 (ko) | 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법 | |
US20120168724A1 (en) | Transfer-free batch fabrication of single layer graphene devices | |
US20130056873A1 (en) | Semiconductor device | |
JP2008258187A (ja) | 電子デバイス及びその製造方法 | |
CN103109372B (zh) | 半导体装置的制造方法及石墨烯的生长方法 | |
JP2005079258A (ja) | 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ | |
Li et al. | Nickel particle–enabled width-controlled growth of bilayer molybdenum disulfide nanoribbons | |
TW201004007A (en) | Manufacturing method of semiconductor device | |
JP5293126B2 (ja) | 半導体装置の製造方法 | |
CN112951985A (zh) | 半导体结构及其形成方法 | |
JP2007173398A (ja) | 半導体記憶装置およびその製造方法 | |
CN104934300B (zh) | 半导体装置及其制造方法 | |
KR20230108327A (ko) | Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법 | |
Mehta | Towards Integration of Graphene in Advanced CMOS Interconnect Technology | |
JP2012142442A (ja) | 半導体構造およびその製造方法 | |
KR20100012894A (ko) | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및 이 방법에 의해 제조된 반도체 소자 | |
KR20100102418A (ko) | 반도체 소자의 게이트 및 그 형성방법 | |
TW200822362A (en) | Field-effect transistor structure and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5293126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |