JP5291111B2 - マルチビットプログラミングのための装置および方法 - Google Patents
マルチビットプログラミングのための装置および方法 Download PDFInfo
- Publication number
- JP5291111B2 JP5291111B2 JP2010528782A JP2010528782A JP5291111B2 JP 5291111 B2 JP5291111 B2 JP 5291111B2 JP 2010528782 A JP2010528782 A JP 2010528782A JP 2010528782 A JP2010528782 A JP 2010528782A JP 5291111 B2 JP5291111 B2 JP 5291111B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- page
- programming
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000008859 change Effects 0.000 claims description 69
- 230000015654 memory Effects 0.000 claims description 49
- 230000008569 process Effects 0.000 description 30
- 230000007704 transition Effects 0.000 description 19
- 238000011109 contamination Methods 0.000 description 16
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000013500 data storage Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000009028 cell transition Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5647—Multilevel memory with bit inversion arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Description
110 ページバッファ
120 入力制御部
130 ページプログラミング部
Claims (20)
- 複数のページプログラミング動作を行うマルチビットプログラミング装置であって、
前記ページプログラミング動作のうちの1つであり、かつ1つ以上のビットを含む、第1データを格納するページバッファと、
前記第1データのうち第1値を有する複数のビットと、第2値を有する複数のビットとに基づいて、前記第1データを反転するかどうかを決定し、前記第1値を有するビット数が、前記第2値を有するビット数より多い場合、前記第1データを反転して第2データを生成し前記ページバッファに格納する入力制御部と、
前記ページバッファに格納された第2データを1つ以上のマルチビットセルにプログラミングするページプログラミング部と、
を含み、
前記ページプログラミング動作は、前記1つ以上のマルチビットセルの閾値電圧を変化させ、
前記入力制御部は、前記第1値が有するビット数および前記第2値が有するビット数と、第1ページプログラミング動作の間の前記1つ以上のマルチビットセルの閾値電圧の変化量とに基づいて、前記第1データを反転するかどうかを決定することを特徴とするマルチビットプログラミング装置。 - 前記第1値は、1または0であり、
前記第2値は、1または0であるとともに、
前記第1値と前記第2値とは異なることを特徴とする請求項1に記載のマルチビットプログラミング装置。 - 前記入力制御部は、前記複数の各ページプログラミング動作に対して、前記第1データを反転するかどうかを決定することを特徴とする請求項1に記載のマルチビットプログラミング装置。
- 前記入力制御部は、前記複数の各ページプログラミング動作の第1データに基づいて、前記第1データを反転するかどうかを決定することを特徴とする請求項1に記載のマルチビットプログラミング装置。
- 前記入力制御部は、前記第1値を有するビットの数および前記第2値を有するビットの数と、前記複数のページプログラミング動作の順番とに基づいて、前記第1データを反転するかどうかを決定し、
前記順番は、1から自然数Nまでの値を有することを特徴とする請求項1に記載のマルチビットプログラミング装置。 - 前記第1の値は「1」であり、かつ前記第2の値は「0」であるとともに、
前記ページプログラミング動作は、前記複数のページプログラミング動作のうち(N−1)回目のプログラミング動作であることを特徴とする請求項5に記載のマルチプログラミング装置。 - 前記第1の値は「0」であり、かつ前記第2の値は「1」であるとともに、
前記ページプログラミング動作は、前記複数のページプログラミング動作のうちN回目のプログラミング動作であることを特徴とする請求項5に記載のマルチプログラミング装置。 - 前記第1データが反転したかどうかを示すフラグを格納するフラグ格納部をさらに含むことを特徴とする請求項1に記載のマルチビットプログラミング装置。
- 前記フラグ格納部から前記フラグを受信し、前記マルチビットセルから前記第2データを受信するとともに、前記フラグに基づいて前記第2データから前記第1データを復元する出力制御部をさらに含むことを特徴とする請求項8に記載のマルチビットプログラミング装置。
- 前記入力制御部は、前記1つ以上のマルチビットセルの閾値電圧の変化量のうち、最大変化量が最小化されるように、前記第1データを反転するかどうかを決定することを特徴とする請求項1に記載のマルチビットプログラミング装置。
- 前記マルチビットプログラミング装置は、前記Nページプログラミング動作を行うとともに、
前記入力制御部は、前記(N−1)回目のページプログラミング動作の間、前記1つ以上のマルチビットセルの中で閾値電圧が変化するマルチビットセルの個数が、閾値電圧が変化しないマルチビットセルの個数より多くなるように、前記第1データを反転するかどうかを決定することを特徴とする請求項1に記載のマルチビットプログラミング装置。 - 前記マルチビットプログラミング装置は、前記Nページプログラミング動作を行うとともに、
前記入力制御部は、前記N回目のページプログラミング動作の間、閾値電圧が変化する前記マルチビットセルが多くなるように、前記第1データを反転するかどうかを決定することを特徴とする請求項9に記載のマルチビットプログラミング装置。 - 前記入力制御部は、前記ページプログラミング動作の間、前記1つ以上のマルチビットセルの中で閾値電圧が変化するマルチビットセルの個数が、閾値電圧が変化しないマルチビットセルの個数より多くなるように、前記第1データを反転するかどうかを決定することを特徴とする請求項1に記載のマルチビットプログラミング装置。
- 前記マルチビットプログラミング装置は、前記Nページプログラミング動作を行うとともに、
前記入力制御部は、前記第1ページプログラミング動作の間に、第1閾値電圧のマルチビットセルの中では前記第1閾値電圧が変化する前記マルチビットセルが多くなるように、および前記第1閾値電圧より高い第2閾値電圧のマルチビットセルの中では前記第2閾値電圧が変化しない前記マルチビットセルが多くなるように、前記第1データを反転するかどうかを決定することを特徴とする請求項1に記載のマルチビットプログラミング装置。 - マルチビットプログラミング装置であって、
複数のページプログラミング動作の第1データを格納するメモリと、
前記格納されたデータのうち閾値の変化量が最大となるデータパターンを識別する危険パターン識別部と、
前記識別されたデータパターンに対応する第1マルチビットセルの閾値電圧を第1変化量だけ変化させることによって、前記データのうち第1データを前記第1マルチビットセルにプログラミングするとともに、第2マルチビットセルの閾値電圧を第2変化量だけ変化させることによって、前記データのうち第2データを前記第2マルチビットセルにプログラミングするページプログラミング部と、
を含み、
前記ページプログラミング部は、前記第1データのうち第1値を有するビット数および第2値を有するビット数と、前記第1マルチビットセルの閾値電圧の第1変化量とに基づいて、前記第1データを反転するかどうか、を決定し、
前記第1マルチビットセルと前記第2マルチビットセルとは、異なることを特徴とするマルチビットプログラミング装置。 - 前記ページプログラミング部は、前記第1データを反転して前記第1マルチビットセルにプログラミングすることを特徴とする請求項15に記載のマルチビットプログラミング装置。
- 1つ以上のビットを含む、ページプログラミング動作の第1データをページバッファに格納するステップと、
前記第1データのうち第1値を有するビット数と第2値を有するビット数とを計数するステップと、
前記第1値を有するビット数と前記第2値を有するビット数とに基づいて、前記第1データを反転するかどうかを決定するステップと、
前記第1値を有するビット数が前記第2値を有するビット数より多い場合、前記第1データを反転して第2データを生成するステップと、
前記第2データを前記第1データに代って前記ページバッファに格納するステップと、
前記ページバッファに格納された第2データを1つ以上のマルチビットセルにプログラミングするステップと、
を含み、
前記ページプログラミング動作は、前記1つ以上のマルチビットセルの閾値電圧を変化させ、
前記第1データを反転するかどうかを決定するステップは、前記第1値が有するビット数および前記第2値が有するビット数と、前記ページプログラミング動作の間の前記1つ以上のマルチビットセルの閾値電圧の変化量とに基づいて、前記第1データを反転するかどうかを決定することを特徴とするマルチビットプログラミング方法。 - 前記ページプログラミング動作は、1から自然数Nまでの順序を有するNページプログラミング動作のうちの1つであり、
前記第1データを反転するかどうかを決定するステップは、
前記ページプログラミング動作の順番に基づいて、前記第1データを反転するかどうかを決定することを特徴とする請求項17に記載のマルチビットプログラミング方法。 - 複数のページプログラミング動作に用いられるデータを格納するステップと、
前記データのうちデータパターンを識別するステップと、
前記識別されたデータパターンに対応する第1マルチビットセルの閾値電圧を第1変化量だけ変化させるステップと、
第2マルチビットセルの閾値電圧を第2変化量だけ変化させるステップと、
前記データのうち前記第1マルチビットセルと関連する第1データを反転させるステップと、
を含み、
前記第1データを反転させるステップは、前記第1データのうち第1値を有するビット数および第2値を有するビット数と、前記第1マルチビットセルの閾値電圧の第1変化量とに基づいて、前記第1データを反転するかどうか、を決定し、
前記第1マルチビットセルと前記第2マルチビットセルとは異なることを特徴とするマルチビットプログラミング方法。 - 請求項17または19のいずれか1項に記載の方法をコンピュータが実行するためのプログラムが記録されていることを特徴とするコンピュータ可読記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070101061A KR101292574B1 (ko) | 2007-10-08 | 2007-10-08 | 멀티 비트 프로그래밍 장치 및 방법 |
KR10-2007-0101061 | 2007-10-08 | ||
PCT/KR2008/001826 WO2009048211A1 (en) | 2007-10-08 | 2008-04-01 | Apparatuses and methods for multi-bit programming |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010541122A JP2010541122A (ja) | 2010-12-24 |
JP5291111B2 true JP5291111B2 (ja) | 2013-09-18 |
Family
ID=40523110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010528782A Active JP5291111B2 (ja) | 2007-10-08 | 2008-04-01 | マルチビットプログラミングのための装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7804726B2 (ja) |
JP (1) | JP5291111B2 (ja) |
KR (1) | KR101292574B1 (ja) |
WO (1) | WO2009048211A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8144510B1 (en) * | 2008-03-27 | 2012-03-27 | Marvell International Ltd. | Method and system for programming multi-state memory |
US7729166B2 (en) | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
KR101518039B1 (ko) | 2008-12-08 | 2015-05-07 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US20100302856A1 (en) * | 2009-05-29 | 2010-12-02 | Sung Hoon Ahn | Nonvolatile memory device and method of programming and reading the same |
US8429335B2 (en) * | 2009-10-13 | 2013-04-23 | Macronix International Co., Ltd. | Memory device and operation method to selectively invert data |
US8218380B2 (en) * | 2009-10-30 | 2012-07-10 | Apple Inc. | Degradation equalization for a memory |
US8472246B2 (en) * | 2011-03-21 | 2013-06-25 | Skymedi Corporation | Method of programming a multi-bit per cell non-volatile memory |
US9367833B2 (en) * | 2011-07-14 | 2016-06-14 | Invention Science Fund I, Llc | Data services outsourcing verification |
KR20130080203A (ko) | 2012-01-04 | 2013-07-12 | 삼성전자주식회사 | 셀 상태들의 비대칭 특성을 고려한 프로그램 데이터를 생성하는 방법 및 그것을 이용한 메모리 시스템 |
US9218851B2 (en) * | 2013-10-24 | 2015-12-22 | Sandisk Technologies Inc. | Power drop protection for a data storage device |
JP2015204126A (ja) | 2014-04-16 | 2015-11-16 | 株式会社東芝 | 半導体記憶装置 |
JP6606039B2 (ja) * | 2016-09-09 | 2019-11-13 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
CN110047266B (zh) * | 2018-01-17 | 2021-01-22 | 京东方科技集团股份有限公司 | 信息表示方法、多进制计算电路及电子系统 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1055687A (ja) * | 1996-08-09 | 1998-02-24 | Sony Corp | 不揮発性半導体記憶装置 |
JPH11242891A (ja) * | 1997-12-26 | 1999-09-07 | Sony Corp | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
JP2004152366A (ja) * | 2002-10-29 | 2004-05-27 | Sony Corp | データ記憶方法及びデータ記憶回路 |
EP1435623B1 (en) | 2002-12-30 | 2008-06-04 | STMicroelectronics S.r.l. | Stabilisation method of the drain voltage in non-volatile multilevel memory cells and relating memory device |
KR100600301B1 (ko) | 2005-05-25 | 2006-07-13 | 주식회사 하이닉스반도체 | 면적이 감소된 페이지 버퍼 회로와, 이를 포함하는 플래시메모리 장치 및 그 프로그램 동작 방법 |
KR100673703B1 (ko) * | 2005-06-14 | 2007-01-24 | 주식회사 하이닉스반도체 | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 |
KR100616214B1 (ko) | 2005-06-30 | 2006-08-28 | 주식회사 하이닉스반도체 | 멀티-레벨 셀을 가지는 플래시 메모리 장치의 프로그램제어 회로 및 그 프로그램 제어 방법 |
KR100648286B1 (ko) | 2005-07-04 | 2006-11-23 | 삼성전자주식회사 | 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치 |
KR100642892B1 (ko) | 2005-07-19 | 2006-11-03 | 주식회사 하이닉스반도체 | 면적이 감소된 페이지 버퍼 회로와 그 독출 및 프로그램동작 방법 |
TWI342599B (en) * | 2006-08-17 | 2011-05-21 | Macronix Int Co Ltd | Method for manufacturing, programming and reading of non-volatile memory |
KR100919156B1 (ko) | 2006-08-24 | 2009-09-28 | 삼성전자주식회사 | 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100769770B1 (ko) | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 메모리 장치의 페이지 버퍼 회로 및 프로그램 방법 |
JP4498370B2 (ja) * | 2007-02-14 | 2010-07-07 | 株式会社東芝 | データ書き込み方法 |
-
2007
- 2007-10-08 KR KR1020070101061A patent/KR101292574B1/ko active IP Right Grant
-
2008
- 2008-02-29 US US12/073,100 patent/US7804726B2/en not_active Expired - Fee Related
- 2008-04-01 WO PCT/KR2008/001826 patent/WO2009048211A1/en active Application Filing
- 2008-04-01 JP JP2010528782A patent/JP5291111B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR101292574B1 (ko) | 2013-08-16 |
JP2010541122A (ja) | 2010-12-24 |
US20090091991A1 (en) | 2009-04-09 |
US7804726B2 (en) | 2010-09-28 |
WO2009048211A1 (en) | 2009-04-16 |
KR20090035988A (ko) | 2009-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5291111B2 (ja) | マルチビットプログラミングのための装置および方法 | |
TWI501238B (zh) | 藉由調變編碼用於單元間干擾抑制的方法及裝置 | |
US7533328B2 (en) | Method of error correction in a multi-bit-per-cell flash memory | |
US8773907B2 (en) | Reading memory cell history during program operation for adaptive programming | |
US9159440B2 (en) | Read method for nonvolatile memory device, and data storage system using the same | |
US8014207B2 (en) | Nonvolatile memory device and method of operating the same | |
US8788908B2 (en) | Data storage system having multi-bit memory device and on-chip buffer program method thereof | |
US7986552B2 (en) | Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation | |
JP2008204591A (ja) | メモリ素子の読み出し方法 | |
JP2011515785A (ja) | メモリ装置およびデータ判定方法 | |
KR102239237B1 (ko) | 고체 상태 메모리 시스템에서의 레이턴시 기반 데이터 재활용을 위한 시스템 및 방법 | |
US10198217B2 (en) | Method and system of enhanced reliability and error immunity in flash storage | |
KR20100055906A (ko) | 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법 | |
JP2009070539A (ja) | 不揮発性メモリ装置及びそのマルチレベルセルプログラム方法 | |
JP2010287306A (ja) | データ値分布に基づいてプログラム状態決定を利用するメモリ装置、及びその駆動方法 | |
US20120002469A1 (en) | Nonvolatile semiconductor memory device | |
US9786388B1 (en) | Detecting and managing bad columns | |
US20240028216A1 (en) | Apparatus and method for programming data in a non-volatile memory device | |
JP5335779B2 (ja) | 半導体記録装置 | |
JP5901746B2 (ja) | メモリセルをプログラミングすること | |
KR102247164B1 (ko) | 채널 복호기의 동작과 결합한 플래시 메모리 읽기 방법 및 그 장치 | |
JP2012133835A (ja) | 不揮発性半導体記憶装置及び方法 | |
TWI812295B (zh) | 記憶體裝置及其操作方法 | |
US9361181B2 (en) | Error protection for memory devices | |
EP4198988A1 (en) | Storage controller using history data, method of operating the same, and method of operating storage device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5291111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |