JP5287439B2 - Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus - Google Patents

Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus Download PDF

Info

Publication number
JP5287439B2
JP5287439B2 JP2009089158A JP2009089158A JP5287439B2 JP 5287439 B2 JP5287439 B2 JP 5287439B2 JP 2009089158 A JP2009089158 A JP 2009089158A JP 2009089158 A JP2009089158 A JP 2009089158A JP 5287439 B2 JP5287439 B2 JP 5287439B2
Authority
JP
Japan
Prior art keywords
voltage
current conversion
conversion gain
current
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009089158A
Other languages
Japanese (ja)
Other versions
JP2010245615A (en
Inventor
康司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009089158A priority Critical patent/JP5287439B2/en
Publication of JP2010245615A publication Critical patent/JP2010245615A/en
Application granted granted Critical
Publication of JP5287439B2 publication Critical patent/JP5287439B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電圧電流変換利得が可変の電圧電流変換利得制御器、電圧電流変換利得制御方法及び無線装置に関する。   The present invention relates to a voltage / current conversion gain controller having a variable voltage / current conversion gain, a voltage / current conversion gain control method, and a radio apparatus.

電圧電流変換利得制御器は、無線装置における高周波回路に用いられることが知られている。
近年、携帯無線端末や無線LAN(Local Area Network)などの無線通信では、扱う周波数の広帯域化、多チャンネル化、通信方式の多モード化が進む中で、広い周波数範囲から細かい周波数ピッチに配置されるスペクトルを選択できるように高周波回路の周波数特性を制御することが必要である。その高周波回路には、妨害波成分を除去して、必要とされるスペクトルを選択するために、周波数特性を柔軟に制御できるフィルタが必要とされる。
It is known that a voltage / current conversion gain controller is used in a high-frequency circuit in a wireless device.
In recent years, in wireless communication such as portable wireless terminals and wireless local area networks (LANs), the frequency handled is widened, multi-channels, and communication modes are becoming multi-mode, and the frequency is arranged from a wide frequency range to a fine frequency pitch. It is necessary to control the frequency characteristics of the high-frequency circuit so that the spectrum to be selected can be selected. The high-frequency circuit requires a filter that can flexibly control the frequency characteristics in order to remove the interference wave component and select the required spectrum.

周波数特性を制御できるフィルタの構成例として、Gm−Cフィルタ回路がある。Gm−Cフィルタ回路は、電圧電流変換利得制御器が有するトランスコンダクタンスGmと静電容量Cを組み合わせ、それらの値を選択することにより所望の周波数特性を得ることができる。
アナログ的に制御する電圧電流変換利得制御器では、トランスコンダクタンスGmの制御範囲を広くすることは困難であった。そのため、アナログ的に制御される電圧電流変換利得制御器を用いたGm−Cフィルタ回路では、必要な周波数特性を示すフィルタ回路を予め複数用意しておいて、その中から用いるフィルタ回路を選択するように構成されていた。そのため、同時に選択されることがない回路も実装することになり、選択する周波数特性の数が多くなると多くのフィルタを構成することとなり、広い実装面積が必要であった。また、それぞれのフィルタ回路の特性を調整するのに時間を要していた。
A Gm-C filter circuit is an example of a filter that can control the frequency characteristics. The Gm-C filter circuit can obtain a desired frequency characteristic by combining the transconductance Gm and capacitance C of the voltage-current conversion gain controller and selecting those values.
In the voltage / current conversion gain controller controlled in an analog manner, it is difficult to widen the control range of the transconductance Gm. Therefore, in a Gm-C filter circuit using an analog-controlled voltage-current conversion gain controller, a plurality of filter circuits showing necessary frequency characteristics are prepared in advance, and a filter circuit to be used is selected from them. It was configured as follows. For this reason, circuits that are not selected at the same time are mounted, and when the number of frequency characteristics to be selected increases, a large number of filters are formed, and a large mounting area is required. In addition, it takes time to adjust the characteristics of each filter circuit.

アナログ的に制御する代わりにデジタル的に制御する電圧電流変換利得制御器の例が示されている。
デジタル的に制御される電圧電流変換利得制御器の例に、トランスコンダクタンスGmを複数の電圧電流変換部に分割し、各電圧電流変換部を並列に接続して、活性化させる電圧電流変換部の数を制御することにより所望の容量を設定するものがある(特許文献1参照)。
An example of a voltage-current conversion gain controller that is digitally controlled instead of analogly controlled is shown.
In an example of a digitally controlled voltage-current conversion gain controller, the transconductance Gm is divided into a plurality of voltage-current conversion units, and the voltage-current conversion units are activated by connecting the voltage-current conversion units in parallel. There is one that sets a desired capacity by controlling the number (see Patent Document 1).

特開2004−528798号公報JP 2004-528798 A

しかしながら、特許文献1に記載の構成によると、並列に接続される複数の電圧電流変換部を組み合わせることにより電圧電流変換利得の設定を行っている。設定する電圧電流変換利得の精度を高めるためには、細かく分割された多くの電圧電流変換部を組み合わせることが必要になり、分割数が多くなると実装面積が増大する。限られた面積で実現することになると、分割数が制限され、精密な電圧電流変換利得の設定が行えない。また、周波数選別特性が良いフィルタ回路に適用するには、高次の減衰特性を有するフィルタが必要になるため、Gm−Cフィルタを多段構成することが必要になる。そのようなフィルタは、1段当たりの回路規模が多くなる構成を用いて実現することが困難となる問題がある。   However, according to the configuration described in Patent Document 1, the voltage-current conversion gain is set by combining a plurality of voltage-current conversion units connected in parallel. In order to increase the accuracy of the voltage-current conversion gain to be set, it is necessary to combine a number of finely divided voltage-current conversion units. When the number of divisions increases, the mounting area increases. If it is realized with a limited area, the number of divisions is limited, and precise voltage-current conversion gain cannot be set. In addition, in order to apply to a filter circuit with good frequency selection characteristics, a filter having a high-order attenuation characteristic is required, and thus a Gm-C filter needs to be configured in multiple stages. Such a filter has a problem that it is difficult to realize it using a configuration in which the circuit scale per stage is increased.

本発明は、上記問題を解決すべくなされたもので、その目的は、電圧電流変換利得を高い精度あるいは広い範囲で可変することを可能とする電圧電流変換利得制御器、電圧電流変換利得制御方法及び電圧電流変換利得制御器を適用した無線装置を提供することにある。   SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a voltage / current conversion gain controller and a voltage / current conversion gain control method capable of varying the voltage / current conversion gain with high accuracy or in a wide range. The present invention also provides a wireless device to which a voltage-current conversion gain controller is applied.

上記問題を解決するために、本発明は、電圧電流変換利得を制御可能な電圧電流変換利得制御器であって、第1の最大電圧電流変換利得を有する第1の電圧電流変換部と、前記第1の最大電圧電流変換利得に対し予め定められる所定の倍率に設定された第2の最大電圧電流変換利得を有する第2の電圧電流変換部とが並列に接続され、前記第1及び第2の電圧電流変換部にそれぞれ供給されるクロックの第1及び第2のデューティ比に応じて前記第1及び第2の電圧電流変換部の電圧電流変換利得が独立に制御され、前記独立に制御された電圧電流変換利得で変換されて加算された出力電流に応じた電圧電流変換利得が設定されることを特徴とする電圧電流変換利得制御器である。  In order to solve the above problem, the present invention provides a voltage-current conversion gain controller capable of controlling a voltage-current conversion gain, the first voltage-current conversion unit having a first maximum voltage-current conversion gain, A second voltage-current conversion unit having a second maximum voltage-current conversion gain set to a predetermined magnification predetermined with respect to the first maximum voltage-current conversion gain is connected in parallel, and the first and second The voltage-current conversion gains of the first and second voltage-current converters are independently controlled according to the first and second duty ratios of the clocks respectively supplied to the voltage-current converters, and are controlled independently. The voltage-current conversion gain controller is characterized in that a voltage-current conversion gain corresponding to the output current converted by the voltage-current conversion gain and added is set.

上記問題を解決するために、本発明は、電圧電流変換利得を制御可能な電圧電流変換利得制御器であって、第1の最大電圧電流変換利得を有する第1の電圧電流変換部と、前記第1の最大電圧電流変換利得に対し予め定められる所定の倍率で、当該第1の最大電圧電流変換利得より大きく設定された第2の最大電圧電流変換利得を有する第2の電圧電流変換部とが並列に接続され、前記第1及び第2の電圧電流変換部にそれぞれ供給されるクロックの第1及び第2のデューティ比に応じて前記第1及び第2の電圧電流変換部の電圧電流変換利得が独立に制御され、前記電圧電流変換利得をそれぞれ加算した値に電圧電流変換利得が合成され、前記第1の電圧電流変換部は、前記第1のデューティ比に基づいたクロックが供給され、前記第2の電圧電流変換部は、前記第1のクロックと独立に制御される第2のデューティ比に基づいたクロックが供給され、前記第1のデュ−ティ比が前記第2のデューティ比に対し、細かく設定可能であることを特徴とする電圧電流変換利得制御器である。 In order to solve the above problem, the present invention provides a voltage-current conversion gain controller capable of controlling a voltage-current conversion gain, the first voltage-current conversion unit having a first maximum voltage-current conversion gain, A second voltage-current converter having a second maximum voltage-current conversion gain set to be larger than the first maximum voltage-current conversion gain at a predetermined magnification predetermined with respect to the first maximum voltage-current conversion gain ; Are connected in parallel, and the voltage-current conversion of the first and second voltage-current converters according to the first and second duty ratios of the clocks respectively supplied to the first and second voltage-current converters The gain is controlled independently, the voltage-current conversion gain is combined with the value obtained by adding the voltage-current conversion gain , and the first voltage-current conversion unit is supplied with a clock based on the first duty ratio. The second The voltage-current converter is supplied with a clock based on a second duty ratio controlled independently of the first clock, and the first duty ratio is finely set with respect to the second duty ratio. This is a voltage-current conversion gain controller characterized by being capable .

また、本発明は、複数の圧電流変換部を備える電圧電流変換利得制御器の電圧電流変換利得制御方法であって、並列に接続され、最大電圧電流変換利得が所定の倍率に設定された複数の電圧電流変換部にそれぞれ供給されるクロックのデューティ比に応じて該電圧電流変換部の電圧電流変換利得をそれぞれ独立に制御して、該電圧電流変換利得をそれぞれ加算することにより導かれる値に電圧電流変換利得が合成され、前記電圧電流変換部の中で最も最大電圧電流変換利得の小さい電圧電流変換部に、前記第1のデューティ比に基づいた第1のクロックが供給され、他の前記電圧電流変換部に、前記第1のクロックと独立に制御される第2のデューティ比に基づいた第2のクロックが供給され、前記第1のデュ−ティ比が前記第2のデューティ比に対し、細かく設定可能であることを特徴とする電圧電流変換利得制御方法である。

The present invention also relates to a voltage-current conversion gain control method for a voltage-current conversion gain controller including a plurality of piezoelectric current conversion units, wherein the plurality of voltage-current conversion gain control units are connected in parallel and the maximum voltage-current conversion gain is set to a predetermined magnification. The voltage-current conversion gain of the voltage-current conversion unit is independently controlled according to the duty ratio of the clock supplied to each of the voltage-current conversion units, and the value obtained by adding the voltage-current conversion gain to each value. A voltage-current conversion gain is synthesized, and a first clock based on the first duty ratio is supplied to the voltage-current conversion unit having the smallest maximum voltage-current conversion gain among the voltage-current conversion units, and the other A second clock based on a second duty ratio controlled independently of the first clock is supplied to the voltage-current converter, and the first duty ratio is set to the second duty ratio. To the ratio, the voltage-current conversion gain control method, which is a possible set finely.

本実施形態による電圧電流変換利得制御器を示すブロック図である。It is a block diagram which shows the voltage current conversion gain controller by this embodiment. 同実施形態における電圧電流変換部を示す概略ブロック図である。It is a schematic block diagram which shows the voltage current conversion part in the same embodiment. 同実施形態における電圧電流変換部に供給するクロックを示す波形である。It is a waveform which shows the clock supplied to the voltage-current converter in the same embodiment. 同実施形態における電圧電流変換部を示すブロック図である。It is a block diagram which shows the voltage current conversion part in the embodiment. 同実施形態における電圧電流変換部に供給されるクロックの波形を示す図である。It is a figure which shows the waveform of the clock supplied to the voltage current conversion part in the embodiment. 同実施形態における電圧電流変換部の電圧電流変換利得を示す図である。It is a figure which shows the voltage current conversion gain of the voltage current conversion part in the same embodiment.

以下、本発明の一実施形態による電圧電流変換利得制御器について図面を参照して説明する。
図1は、本実施形態による電圧電流変換利得制御器を示すブロック図である。
電圧電流変換利得制御器100は、電圧電流変換回路10と信号生成回路20を備える。
電圧電流変換回路10は、複数の電圧電流変換部11、12、13及び14(まとめて示す場合には、「電圧電流変換部1n」という。)を備える。
電圧電流変換利得制御器100における電圧電流変換部1nは、それぞれ入力された電圧VINに応じて電圧電流変換を行い、変換された電流を出力する。
Hereinafter, a voltage-current conversion gain controller according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram illustrating the voltage-current conversion gain controller according to the present embodiment.
The voltage / current conversion gain controller 100 includes a voltage / current conversion circuit 10 and a signal generation circuit 20.
The voltage-current converter circuit 10 includes a plurality of voltage-current converters 11, 12, 13, and 14 (in the case of being collectively referred to as “voltage-current converter 1n”).
The voltage-current converter 1n in the voltage-current conversion gain controller 100 performs voltage-current conversion according to the input voltage VIN , and outputs the converted current.

図2は、電圧電流変換部1nの構成例を示す。
端子111に入力された電圧VINが、電圧電流変換部113に設定された電圧電流変換利得によって電流に変換され、その電流がSW部114を介して出力される。SW部114は、信号生成部20から入力されるクロックCLKに応じてスイッチングする。
クロックCLKのパルスがハイレベルを示すとき、SW部114が導通して、パルス幅TONの時間が長くなるのに応じて、出力される電流の実行値が増加する。
クロックCLKにおけるデューティ比φは、そのクロックの周期TCLKに対するパルス幅TONの比(TON/TCLK)によって定義される(図3参照)。
FIG. 2 shows a configuration example of the voltage-current converter 1n.
The voltage VIN input to the terminal 111 is converted into a current by the voltage-current conversion gain set in the voltage-current conversion unit 113, and the current is output via the SW unit 114. The SW unit 114 performs switching according to the clock CLK input from the signal generation unit 20.
When the pulse of the clock CLK indicates a high level, and conducting the SW section 114, according to the time of the pulse width T ON is longer, execution value of the current to be output increases.
The duty ratio φ in the clock CLK is defined by the ratio (T ON / T CLK ) of the pulse width T ON to the clock period T CLK (see FIG. 3).

図4は、さらに電圧電流変換部113、SW部114の具体的な構成を示す。
電圧電流変換部113は、電界効果型トランジスタ(FET)2個を組み合わせたCMOSインバータを適用できる。
電圧電流変換部113は、入力される電圧VINに応じてFETのドレイン電流が制御され、出力される電流が設定される。
また、SW部114は、電界効果型トランジスタ(FET)2個を組み合わせたFETスイッチを適用できる。SW部114は、クロックCLKとクロックCLK反転させた反転クロックCLK_INVが供給される。SW部114は、クロックCLKがハイレベル、反転クロックCLK_INVがローレベルである場合に、導通状態になり、電圧電流変換部113が出力する電流を出力し、出力電流IOUTを得る。
FIG. 4 further shows specific configurations of the voltage / current converter 113 and the SW unit 114.
The voltage-current converter 113 can be a CMOS inverter in which two field effect transistors (FETs) are combined.
In the voltage-current converter 113, the drain current of the FET is controlled according to the input voltage VIN , and the output current is set.
The SW unit 114 can be an FET switch in which two field effect transistors (FETs) are combined. The SW unit 114 is supplied with an inverted clock CLK_INV obtained by inverting the clock CLK and the clock CLK. The SW unit 114 becomes conductive when the clock CLK is at a high level and the inverted clock CLK_INV is at a low level, and outputs the current output from the voltage-current conversion unit 113 to obtain an output current I OUT .

図1に戻り電圧電流変換部11〜14の動作を説明する。
電圧電流変換部11〜14は、入力された電圧を電流に変換する最大電圧電流変換利得がそれぞれ異なり、それぞれ最大電圧電流変換利得MGm1〜MGm4の値を有すものとする。また、電圧電流変換部1nは、設定される電圧電流変換利得に低減することが可能である。電圧電流変換部11〜14に設定される電圧電流変換利得VGm1〜VGm4は、それぞれ供給されるクロックCK21〜CK24(まとめて示す場合には、「クロックCKn」という。)のデューティ比φ1〜φ4(まとめて示す場合には、「デューティ比φn」という。)に応じて設定される。
クロックCKnにおけるデューティ比φnは、それぞれのクロックの周期TCLKに対するパルス幅TONの比によって示される(図3参照)。
電圧電流変換利得VGm1〜VGm4は、式(1)に示す関係を有している。
Returning to FIG. 1, the operation of the voltage / current converters 11 to 14 will be described.
The voltage-current converters 11 to 14 have different maximum voltage-current conversion gains for converting the input voltage into current, and have values of maximum voltage-current conversion gains MGm1 to MGm4, respectively. Further, the voltage-current converter 1n can be reduced to a set voltage-current conversion gain. The voltage / current conversion gains VGm1 to VGm4 set in the voltage / current conversion units 11 to 14 are respectively duty ratios φ1 to φ4 (referred to as “clock CKn” in the collective description) of the clocks CK21 to CK24 supplied. When collectively shown, it is referred to as “duty ratio φn”).
Duty ratio φn in the clock CKn is indicated by the ratio of the pulse width T ON to the period T CLK of respective clock (see FIG. 3).
The voltage-current conversion gains VGm1 to VGm4 have the relationship shown in the equation (1).

VGm1=MGm1×φ1、
VGm2=MGm2×φ2、
VGm3=MGm3×φ3、
VGm4=MGm4×φ4 ・・・(1)
VGm1 = MGm1 × φ1,
VGm2 = MGm2 × φ2,
VGm3 = MGm3 × φ3,
VGm4 = MGm4 × φ4 (1)

電圧電流変換回路10における電圧電流変換部1nは、入力端子が端子TB1に、出力端子が端子TB2のそれぞれ接続される。電圧電流変換部1nは、信号生成回路20からクロックCK21〜CK24(まとめて示す場合には、「クロックCK2n」という。)が入力される。
電圧電流変換利得制御器100における信号生成回路20は、入力されるクロックCLKINを分周して周波数fsによって示されるクロックCK21〜CK24が生成され出力される。クロックCK21〜CK24は、クロックCLKINに対して、設定されるデューティ比φ1〜φ4(まとめて示す場合には、「デューティ比φn」という。)によって示されるクロッククロックCK21〜CK24を出力する。
The voltage-current converter 1n in the voltage-current converter circuit 10 has an input terminal connected to the terminal TB1 and an output terminal connected to the terminal TB2. The voltage-current converter 1n receives clocks CK21 to CK24 (referred to as “clock CK2n” when collectively shown) from the signal generation circuit 20.
The signal generation circuit 20 in the voltage-current conversion gain controller 100 divides the input clock CLKIN to generate and output clocks CK21 to CK24 indicated by the frequency fs. The clocks CK21 to CK24 output the clock clocks CK21 to CK24 indicated by the set duty ratios φ1 to φ4 (referred to collectively as “duty ratio φn”) with respect to the clock CLKIN.

クロックCK21〜CK24に出力されるクロックの例を図を参照して説明する。
図5は、クロックCKnに設定されるクロックを示す波形である。
この図には、それぞれのデューティ比φnが、100%、75%、50%及び25%に設定された場合の波形が示されている。100%時のトランスコンダクタンスGmを基準に、それぞれのデューティ比におけるトランスコンダクタンスをそれぞれ、Gm100、Gm75、Gm50、Gm25で示すと、次式(2)に示される。
Examples of clocks output to the clocks CK21 to CK24 will be described with reference to the drawings.
FIG. 5 is a waveform showing a clock set to the clock CKn.
This figure shows waveforms when the respective duty ratios φn are set to 100%, 75%, 50%, and 25%. When the transconductance at each duty ratio is expressed as Gm 100 , Gm 75 , Gm 50 , and Gm 25 based on the transconductance Gm 0 at 100%, the following equation (2) is obtained.

Gm100=1 ×Gm0、
Gm75 =0.75×Gm
Gm50 =0.5 ×Gm
Gm25 =0.25×Gm ・・・(2)
Gm 100 = 1 × Gm 0,
Gm 75 = 0.75 × Gm 0 ,
Gm 50 = 0.5 × Gm 0 ,
Gm 25 = 0.25 × Gm 0 (2)

このように、入力されるクロックのデューティを変化させることにより、トランスコンダクタンスの設定を変更することができる。   In this way, the transconductance setting can be changed by changing the duty of the input clock.

図1に戻り電圧電流変換利得制御器100に設定されるトランスコンダクタンスVGmについて説明する。
このとき、各電圧電流変換部1nの働きにより合成されるトランスコンダクタンスVGmは、式(3)に示される。
Returning to FIG. 1, the transconductance VGm set in the voltage-current conversion gain controller 100 will be described.
At this time, the transconductance VGm synthesized by the action of each voltage-current converter 1n is expressed by Equation (3).

VGm=VGm1+VGm2+VGm3+VGm4 ・・・(3)   VGm = VGm1 + VGm2 + VGm3 + VGm4 (3)

式(3)において、VGm1〜VGm4は、それぞれの電圧電流変換部11〜14における電圧電流変換利得を示す。
ここで、最大電圧電流変換利得MGm1〜MGm4の値について、電圧電流変換部11の最大電圧電流変換利得MGm1を基準にして最大電圧電流変換利得MGm2〜MGm4の値を、2のべき乗で示される倍率、すなわち2倍、4倍、8倍に順に設定する。式(1)は、設定された倍率の定義にしたがうと式(4)に変換することができる。
In Expression (3), VGm1 to VGm4 indicate voltage-current conversion gains in the respective voltage-current conversion units 11 to 14.
Here, for the values of the maximum voltage current conversion gains MGm1 to MGm4, the values of the maximum voltage current conversion gains MGm2 to MGm4 are expressed by powers of 2 with reference to the maximum voltage current conversion gain MGm1 of the voltage current conversion unit 11 That is, it is set in order of 2 times, 4 times and 8 times. Formula (1) can be converted into Formula (4) according to the definition of the set magnification.

VGm1=MGm1×1×φ1、
VGm2=MGm1×2×φ2、
VGm3=MGm1×4×φ3、
VGm4=MGm1×8×φ4 ・・・(4)
VGm1 = MGm1 × 1 × φ1,
VGm2 = MGm1 × 2 × φ2,
VGm3 = MGm1 × 4 × φ3,
VGm4 = MGm1 × 8 × φ4 (4)

そして、式(3)に、式(4)を代入すると式(5)が導かれる。   Then, when Expression (4) is substituted into Expression (3), Expression (5) is derived.

VGm=MGm1(1×φ1+2×φ2+4×φ3+4×φ4) ・・・(5)   VGm = MGm1 (1 × φ1 + 2 × φ2 + 4 × φ3 + 4 × φ4) (5)

続いて、上記の構成によって示された電圧電流変換利得制御器100における各クロックのデューティを定め、そのときのトランスコンダクタンスVGmの変化を示す。
図6は、各クロックに設定されたデューティと電圧電流変換利得制御器100のトランスコンダクタンスVGmとの関係を示す対応表である。
ここで、クロックCK21のデューティφ1は、(0、0.25、0.5、0.75、1)の5値から選択される。クロックCK22のデューティφ2、クロックCK23のデューティφ3及びクロックCK24のデューティφ4は、(0、0.5、1)の3値から選択される。ここで示したデューティφ1〜φ4は、それぞれ独立に設定することができ、2のべき乗の逆数で示される値を選択した。
Subsequently, the duty of each clock in the voltage-current conversion gain controller 100 shown by the above configuration is determined, and the change in transconductance VGm at that time is shown.
FIG. 6 is a correspondence table showing the relationship between the duty set for each clock and the transconductance VGm of the voltage-current conversion gain controller 100.
Here, the duty φ1 of the clock CK21 is selected from five values (0, 0.25, 0.5, 0.75, 1). The duty φ2 of the clock CK22, the duty φ3 of the clock CK23, and the duty φ4 of the clock CK24 are selected from three values (0, 0.5, 1). The duties φ1 to φ4 shown here can be set independently, and a value represented by the reciprocal of a power of 2 is selected.

各クロックCKnのデューティφnの値を、(φ4、φ3、φ2、φ1)で示される配列で示す。
一番大きなトランスコンダクタンスVGmを設定する条件は、各クロックCKnのデューティφnの値を、全て「1」とした場合となる。すなわち配列で示すと、(1、1、1、1)となり、その場合のトランスコンダクタンスVGmは、基本とした最大電圧電流変換利得MGm1の15.0倍になる。
次に大きなトランスコンダクタンスVGmを設定する条件は、各クロックCKnのデューティφnの値を(1、1、1、0.75)とした場合であり、そのときのトランスコンダクタンスVGmは、基本とした最大電圧電流変換利得MGm1の14.75倍になる。
また、各クロックCKnのデューティφnの値を(1、1、0.5、1)、(1、0.5、1、1)とした場合のトランスコンダクタンスVGmは、それぞれ基本とした最大電圧電流変換利得MGm1の14倍、13倍になる。
The value of the duty φn of each clock CKn is indicated by an array indicated by (φ4, φ3, φ2, φ1).
The condition for setting the largest transconductance VGm is when all the values of the duty φn of each clock CKn are set to “1”. That is, in terms of arrangement, it is (1, 1, 1, 1), and the transconductance VGm in that case is 15.0 times the basic maximum voltage-current conversion gain MGm1.
The next largest transconductance VGm is set when the value of the duty φn of each clock CKn is (1, 1, 1, 0.75), and the transconductance VGm at that time is the basic maximum This is 14.75 times the voltage-current conversion gain MGm1.
The transconductance VGm when the value of the duty φn of each clock CKn is (1, 1, 0.5, 1), (1, 0.5, 1, 1) is the basic maximum voltage current. 14 times and 13 times the conversion gain MGm1.

逆に一番小さなトランスコンダクタンスVGmを設定する条件は、各クロックCKnのデューティφnの値を、(0、0、0、0.25)とした場合であり、その場合のトランスコンダクタンスVGmは、基本とした最大電圧電流変換利得MGm1の0.25倍になる。
次に小さなトランスコンダクタンスVGmを設定する条件は、各クロックCKnのデューティφnの値を(0、0、0、0.5)とした場合であり、その場合のトランスコンダクタンスVGmは、基本とした最大電圧電流変換利得MGm1の0.5倍になる。
また、各クロックCKnのデューティφnの値を(0、0、0、1)、(0、0、0.5、1)とした場合のトランスコンダクタンスVGmは、それぞれ基本とした最大電圧電流変換利得MGm1の1倍、2倍になる。
図示されるそれぞれの値を選択することにより、限られたデューティ比の組み合わせから、0.25倍刻みの等間隔で、0.25倍から15倍まで倍率を変化させることが容易に行えることを示している。
Conversely, the condition for setting the smallest transconductance VGm is when the value of the duty φn of each clock CKn is (0, 0, 0, 0.25). The transconductance VGm in that case is basically The maximum voltage-current conversion gain MGm1 is 0.25 times.
The condition for setting the next smallest transconductance VGm is when the value of the duty φn of each clock CKn is (0, 0, 0, 0.5), and the transconductance VGm in that case is the basic maximum It becomes 0.5 times the voltage-current conversion gain MGm1.
The transconductance VGm when the value of the duty φn of each clock CKn is (0, 0, 0, 1), (0, 0, 0.5, 1) is the basic maximum voltage-current conversion gain. 1x and 2x MGm1.
By selecting each value shown in the figure, it is possible to easily change the magnification from 0.25 times to 15 times at equal intervals of 0.25 times from a limited combination of duty ratios. Show.

ここで、電圧電流変換部1nを1つの電圧電流変換部11で構成した電圧電流変換回路30による電圧電流変換利得制御器300を想定し、電圧電流変換利得制御器100と比較する。
電圧電流変換利得制御器300における電圧電流変換回路30は、1組のトランスコンダクタンスGmと静電容量Cをスイッチを介して接続し、そのスイッチをオン/オフさせる時間を制御してトランスコンダクタンスGm300を得る。
電圧電流変換利得制御器300のトランスコンダクタンスGm300は、(Gm×φ)として示され、入力されるクロックのデューティ比φによって決定される。
電圧電流変換利得制御器300では、デューティ比φが段階的に設定され、設定できる値の段数を多くすることによって、段階的な値に設定されるトランスコンダクタンスGmの精度を確保する。設定できるデューティ比の段数を多くすることができない場合には、選択できるトランスコンダクタンスGm300の段数も少なくなり、精度の確保が困難であった。
Here, a voltage-current conversion gain controller 300 by a voltage-current conversion circuit 30 in which the voltage-current conversion unit 1n is configured by one voltage-current conversion unit 11 is assumed and compared with the voltage-current conversion gain controller 100.
The voltage / current conversion circuit 30 in the voltage / current conversion gain controller 300 connects a pair of transconductances Gm and a capacitance C via a switch, and controls the time during which the switch is turned on / off to control the transconductance Gm 300. Get.
The transconductance Gm 300 of the voltage-current conversion gain controller 300 is shown as (Gm × φ) and is determined by the duty ratio φ of the input clock.
In the voltage-current conversion gain controller 300, the duty ratio φ is set stepwise, and the number of settable values is increased to ensure the accuracy of the transconductance Gm set to the stepped value. When the number of stages of duty ratios that can be set cannot be increased, the number of stages of transconductance Gm 300 that can be selected decreases, and it is difficult to ensure accuracy.

電圧電流変換利得制御器300に対し、上記に示した電圧電流変換利得制御器100では、デューティ比φを段階的に設定する値の段数を少なく設定しても精度を確保することができる。図5には、それぞれのデューティ比φに設定される段数を5以下とした例を示した。電圧電流変換利得制御器100では、最大電圧電流変換利得MGm1〜MGm4に設定した倍率で重み付けする。また、その倍率以上の値を、デューティ比φ1〜4に設定できる段数とする。そして、最大電圧電流変換利得MGm1〜MGm4とデューティ比φ1〜4を組み合わせることにより、図5に示したように細かなステップでトランスコンダクタンスVGmを設定することが可能となる。   In contrast to the voltage-to-current conversion gain controller 300, the voltage-to-current conversion gain controller 100 described above can ensure accuracy even if the number of steps for setting the duty ratio φ is set to be small. FIG. 5 shows an example in which the number of stages set for each duty ratio φ is 5 or less. In the voltage / current conversion gain controller 100, weighting is performed with the magnification set to the maximum voltage / current conversion gains MGm1 to MGm4. Further, a value equal to or larger than the magnification is set to the number of stages that can be set to the duty ratios φ1 to φ4. Then, by combining the maximum voltage / current conversion gains MGm1 to MGm4 and the duty ratios φ1 to φ4, the transconductance VGm can be set in fine steps as shown in FIG.

なお、上記の実施形態において、電圧電流変換利得制御器100では、最大電圧電流変換利得MGm1を有する電圧電流変換部11と、最大電圧電流変換利得MGm1に対し予め定められる所定の倍率(2)に設定された最大電圧電流変換利得MGm2〜MGm4を有する電圧電流変換部12〜14とが並列に接続される。電圧電流変換部11及び電圧電流変換部12〜14にそれぞれ供給されるクロックのデューティ比φ1及びデューティ比φ2〜φ4に応じて電圧電流変換部11〜14の電圧電流変換利得VGm1〜VGm4が独立に制御され、電圧電流変換利得VGm1〜VGm4をそれぞれ加算した値に電圧電流変換利得VGmが合成される。
これにより、並列接続された電圧電流変換部11〜14がそれぞれ出力する電流値を加算することができ、所定の倍率に設定された電圧電流変換部11〜14から出力される電流が、クロックのデューティ比φ1〜φ4を乗算した値に制御され、その電流をそれぞれ加算することにより、細かいステップで電圧電流変換利得VGmを設定することが可能となり、電圧電流変換利得VGmの実効値を高い精度あるいは広い範囲で可変することが可能となる。
In the above embodiment, in the voltage / current conversion gain controller 100, the voltage / current conversion unit 11 having the maximum voltage / current conversion gain MGm1 and a predetermined magnification (2 n ) predetermined for the maximum voltage / current conversion gain MGm1. Are connected in parallel to voltage-current converters 12 to 14 having maximum voltage-current conversion gains MGm2 to MGm4 set to. The voltage / current conversion gains VGm1 to VGm4 of the voltage / current conversion units 11 to 14 are independently set according to the duty ratio φ1 and the duty ratios φ2 to φ4 of the clocks supplied to the voltage / current conversion unit 11 and the voltage / current conversion units 12 to 14, respectively. The voltage-current conversion gain VGm is combined with the values obtained by adding the voltage-current conversion gains VGm1 to VGm4.
Thereby, the current values output from the voltage-current converters 11 to 14 connected in parallel can be added, and the current output from the voltage-current converters 11 to 14 set to a predetermined magnification is It is controlled to a value obtained by multiplying the duty ratios φ1 to φ4, and by adding the respective currents, the voltage-current conversion gain VGm can be set in fine steps, and the effective value of the voltage-current conversion gain VGm can be set with high accuracy or It can be varied over a wide range.

また、電圧電流変換部11は、デューティ比φ1に基づいたクロックCK21が供給され、電圧電流変換部12〜14は、クロックCK21と独立に制御されるデューティ比φ2〜4に基づいたクロックCK22〜24が供給され、合成された電圧電流変換利得VGmは、デューティ比φ1と最大電圧電流変換利得MGm1の積、デューティ比φ2(〜φ4)と最大電圧電流変換利得MGm2(〜MGm4)の積を加算して導かれた値に設定される。
これにより、最大電圧電流変換利得MGm1〜MGm4に設定した倍率と、デューティ比φ1〜4を組み合わせることにより、細かなステップでトランスコンダクタンスVGmを設定することが可能となる。
The voltage-current converter 11 is supplied with a clock CK21 based on the duty ratio φ1, and the voltage-current converters 12-14 are clocks CK22-24 based on a duty ratio φ2-4 controlled independently of the clock CK21. Is added to the product of the duty ratio φ1 and the maximum voltage current conversion gain MGm1, and the product of the duty ratio φ2 (to φ4) and the maximum voltage to current conversion gain MGm2 (to MGm4). Is set to the derived value.
Thereby, it is possible to set the transconductance VGm in fine steps by combining the magnification set to the maximum voltage-current conversion gains MGm1 to MGm4 and the duty ratios φ1 to φ4.

また、最大電圧電流変換利得MGm2〜MGm4において、最大電圧電流変換利得MGm1に対し予め定められる所定の倍率は、2のべき乗(2)によって定められる倍率とする。
これにより、最大電圧電流変換利得MGm2〜MGm4を2進数で示される値に応じた所定の倍率に設定することができ、2進数の逆数で示されるデューティ比によって制御することにより、演算時に生じる誤差の影響を低減することができる。
In the maximum voltage-current conversion gains MGm2 to MGm4, a predetermined magnification predetermined for the maximum voltage-current conversion gain MGm1 is a magnification determined by a power of 2 (2 n ).
As a result, the maximum voltage-current conversion gains MGm2 to MGm4 can be set to a predetermined magnification according to the value indicated by the binary number, and an error caused at the time of calculation by being controlled by the duty ratio indicated by the reciprocal number of the binary number. Can be reduced.

また、デューティ比φ1〜φ4は、2のべき乗の逆数で定められる値とする。
これにより、2進数で示される値に応じて設定された電圧電流変換利得に、2進数の逆数で示されるデューティ比を乗算することにより、演算時に生じる誤差の影響を低減することができる。
The duty ratios φ1 to φ4 are values determined by the reciprocals of powers of 2.
Thus, by multiplying the voltage-current conversion gain set according to the value represented by the binary number by the duty ratio represented by the reciprocal number of the binary number, it is possible to reduce the influence of the error that occurs during the calculation.

なお、最大電圧電流変換利得MGm2〜MGm4は、最大電圧電流変換利得MGm1に対し予め定められる所定の倍率に、2のべき乗(2)で示される値に代えて10のべき乗(10)で示される値を選択して設定することもできる。その場合に設定されるクロックCK2nのデューティ比φnは、0.1ピッチの10段階のステップ(0.1、0.2、・・・、0.9、1)とすることにより、10進数で示される値で制御することが容易となる。
これにより、最大電圧電流変換利得MGm2〜MGm4を10進数で示される値に応じた所定の倍率に設定することができ、10進数の逆数で示されるデューティ比によって制御することにより、演算時に生じる誤差の影響を低減することができる。
The maximum voltage-current conversion gain MGm2~MGm4 is at a predetermined ratio which is predetermined with respect to the maximum voltage-current conversion gain MGm1, at a power of two powers of 10 instead of the value indicated by (2 n) (10 n) You can also select and set the value shown. In this case, the duty ratio φn of the clock CK2n set is 10 decimal steps by 0.1 pitch (0.1, 0.2,..., 0.9, 1). It becomes easy to control with the indicated value.
As a result, the maximum voltage-current conversion gains MGm2 to MGm4 can be set to a predetermined magnification according to the value indicated by the decimal number, and an error caused at the time of calculation by being controlled by the duty ratio indicated by the inverse number of the decimal number. Can be reduced.

また、無線装置では、電圧電流変換利得制御器100を適用したGm−Cフィルタ回路を受信回路などに適用することができる。
これにより、Gm−Cフィルタ回路は、細かいステップで電圧電流変換利得が制御できる電圧電流変換利得制御器100を適用した構成とすることで、静電容量Cを固定していても細かいステップで選択する周波数の設定が行えるようになる。このようなGm−Cフィルタ回路を無線装置の高周波回路におけるフィルタ回路に適用し、フィルタ回路によって選択されたスペクトルを抽出することにより、広範囲の周波数帯域から任意のスペクトルを選択することができるようになる。
In the radio apparatus, a Gm-C filter circuit to which the voltage / current conversion gain controller 100 is applied can be applied to a receiving circuit or the like.
As a result, the Gm-C filter circuit can be selected in fine steps even when the capacitance C is fixed by adopting a configuration in which the voltage-current conversion gain controller 100 capable of controlling the voltage-current conversion gain in fine steps is applied. The frequency to be set can be set. By applying such a Gm-C filter circuit to a filter circuit in a high frequency circuit of a wireless device and extracting a spectrum selected by the filter circuit, an arbitrary spectrum can be selected from a wide frequency band. Become.

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
本発明の電圧電流変換利得制御器における、電圧電流変換回路には、あらゆる種類の電圧電流変換回路を使用することができ、電圧電流変換回路の構成数や接続形態についても特に限定されるものではない。
The present invention is not limited to the above embodiments, and can be modified without departing from the spirit of the present invention.
In the voltage-current conversion gain controller according to the present invention, any type of voltage-current conversion circuit can be used as the voltage-current conversion circuit, and the number and configuration of the voltage-current conversion circuits are not particularly limited. Absent.

なお、本発明の電圧電流変換利得制御器は、電圧電流変換利得制御器100に相当する。また、本発明の電圧電流変換回路は、電圧電流変換回路10に相当する。また、本発明の電圧電流変換部は、電圧電流変換部11、12、13、14に相当する。   The voltage / current conversion gain controller of the present invention corresponds to the voltage / current conversion gain controller 100. The voltage-current conversion circuit of the present invention corresponds to the voltage-current conversion circuit 10. The voltage / current converter of the present invention corresponds to the voltage / current converters 11, 12, 13, and 14.

100 電圧電流変換利得制御器
10 電圧電流変換回路
11、12、13、14 電圧電流変換部
20 信号生成回路
DESCRIPTION OF SYMBOLS 100 Voltage current conversion gain controller 10 Voltage current conversion circuit 11, 12, 13, 14 Voltage current conversion part 20 Signal generation circuit

Claims (7)

電圧電流変換利得を制御可能な電圧電流変換利得制御器であって、
第1の最大電圧電流変換利得を有する第1の電圧電流変換部と、前記第1の最大電圧電流変換利得に対し予め定められる所定の倍率で、当該第1の最大電圧電流変換利得より大きく設定された第2の最大電圧電流変換利得を有する第2の電圧電流変換部とが並列に接続され、前記第1及び第2の電圧電流変換部にそれぞれ供給されるクロックの第1及び第2のデューティ比に応じて前記第1及び第2の電圧電流変換部の電圧電流変換利得が独立に制御され、前記電圧電流変換利得をそれぞれ加算した値に電圧電流変換利得が合成され、
前記第1の電圧電流変換部は、
前記第1のデューティ比に基づいたクロックが供給され、
前記第2の電圧電流変換部は、
前記第1のクロックと独立に制御される第2のデューティ比に基づいたクロックが供給され、
前記第1のデュ−ティ比が前記第2のデューティ比に対し、細かく設定可能である
ことを特徴とする電圧電流変換利得制御器。
A voltage-current conversion gain controller capable of controlling a voltage-current conversion gain,
A first voltage-current conversion unit having a first maximum voltage-current conversion gain; and a predetermined magnification that is predetermined with respect to the first maximum voltage-current conversion gain, and is set to be larger than the first maximum voltage-current conversion gain And a second voltage-current converter having a second maximum voltage-current conversion gain, connected in parallel, and first and second clocks supplied to the first and second voltage-current converters, respectively. The voltage-current conversion gains of the first and second voltage-current converters are independently controlled according to the duty ratio, and the voltage-current conversion gains are combined into values obtained by adding the voltage-current conversion gains ,
The first voltage-current converter is
A clock based on the first duty ratio is provided;
The second voltage-current converter is
A clock based on a second duty ratio controlled independently of the first clock is provided;
The voltage-current conversion gain controller, wherein the first duty ratio can be finely set with respect to the second duty ratio .
記合成された電圧電流変換利得は、
前記第1のデューティ比と前記第1の最大電圧電流変換利得の積、前記第2のデューティ比と前記第2の最大電圧電流変換利得の積を加算して導かれた値に設定される
ことを特徴とする請求項1に記載の電圧電流変換利得制御器。
Voltage-current conversion gain that is pre-Symbol synthesis,
The product of the first duty ratio and the first maximum voltage / current conversion gain, and the product of the second duty ratio and the second maximum voltage / current conversion gain are set to a derived value. The voltage-current conversion gain controller according to claim 1.
前記第1の最大電圧電流変換利得に対し予め定められる所定の倍率は、2のべき乗によって定められる倍率とする
ことを特徴とする請求項1又は請求項2に記載の電圧電流変換利得制御器。
The voltage / current conversion gain controller according to claim 1, wherein the predetermined magnification predetermined for the first maximum voltage / current conversion gain is a magnification determined by a power of two.
前記第1及び第2のデューティ比は、2のべき乗の逆数で定められる値とする
ことを特徴とする請求項1から請求項3のいずれかに記載の電圧電流変換利得制御器。
The voltage-current conversion gain controller according to any one of claims 1 to 3, wherein the first and second duty ratios are values determined by reciprocals of powers of two.
前記第1の最大電圧電流変換利得に対し予め定められる所定の倍率は、10のべき乗によって定められる倍率とする
ことを特徴とする請求項1又は請求項2に記載の電圧電流変換利得制御器。
3. The voltage-current conversion gain controller according to claim 1, wherein the predetermined magnification predetermined with respect to the first maximum voltage-current conversion gain is a magnification determined by a power of 10. 4.
複数の圧電流変換部を備える電圧電流変換利得制御器の電圧電流変換利得制御方法であって、
並列に接続され、最大電圧電流変換利得が所定の倍率に設定された複数の電圧電流変換部にそれぞれ供給されるクロックのデューティ比に応じて該電圧電流変換部の電圧電流変換利得をそれぞれ独立に制御して、該電圧電流変換利得をそれぞれ加算することにより導かれる値に電圧電流変換利得が合成され、
前記電圧電流変換部の中で最も最大電圧電流変換利得の小さい電圧電流変換部に、
前記第1のデューティ比に基づいた第1のクロックが供給され、
他の前記電圧電流変換部に、
前記第1のクロックと独立に制御される第2のデューティ比に基づいた第2のクロックが供給され、
前記第1のデュ−ティ比が前記第2のデューティ比に対し、細かく設定可能である
ことを特徴とする電圧電流変換利得制御方法。
A voltage-current conversion gain control method of the voltage-current conversion gain controller comprising a plurality of voltage power current conversion unit,
The voltage-current conversion gains of the voltage-current converters are independently set according to the duty ratio of the clocks respectively supplied to a plurality of voltage-current converters connected in parallel and having the maximum voltage-current conversion gain set to a predetermined magnification. The voltage-current conversion gain is combined with a value derived by controlling and adding the voltage-current conversion gain,
In the voltage-current converter having the smallest maximum voltage-current conversion gain among the voltage-current converters,
A first clock based on the first duty ratio is provided;
In the other voltage-current converter,
A second clock based on a second duty ratio controlled independently of the first clock is provided;
A voltage-current conversion gain control method characterized in that the first duty ratio can be finely set with respect to the second duty ratio .
請求項1から請求項5に記載の電圧電流変換利得制御器を適用したフィルタ回路を用いる
ことを特徴とする無線装置。
A radio apparatus using a filter circuit to which the voltage-current conversion gain controller according to claim 1 is applied.
JP2009089158A 2009-04-01 2009-04-01 Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus Active JP5287439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009089158A JP5287439B2 (en) 2009-04-01 2009-04-01 Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089158A JP5287439B2 (en) 2009-04-01 2009-04-01 Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus

Publications (2)

Publication Number Publication Date
JP2010245615A JP2010245615A (en) 2010-10-28
JP5287439B2 true JP5287439B2 (en) 2013-09-11

Family

ID=43098197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089158A Active JP5287439B2 (en) 2009-04-01 2009-04-01 Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus

Country Status (1)

Country Link
JP (1) JP5287439B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03172052A (en) * 1989-11-30 1991-07-25 Toshiba Corp Hands free circuit
JPH11177357A (en) * 1997-12-10 1999-07-02 Fujitsu Ltd Gain variable amplifier circuit
JP3859572B2 (en) * 2001-11-16 2006-12-20 松下電器産業株式会社 Variable gain amplifier and filter circuit
JP2004266309A (en) * 2003-01-14 2004-09-24 Matsushita Electric Ind Co Ltd Variable gain amplifier circuit and radio communication equipment
JP2006013192A (en) * 2004-06-28 2006-01-12 Fujitsu Ltd Variable resistor

Also Published As

Publication number Publication date
JP2010245615A (en) 2010-10-28

Similar Documents

Publication Publication Date Title
US10008994B2 (en) Audio amplifier system
KR101310418B1 (en) Broadband analog radio-frequency components
WO2009090883A1 (en) Sampling filter device
JP5240193B2 (en) Voltage-current converter and filter circuit using the same
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
CN113016138B (en) PWM modulator having chopped triangular wave PWM quantizer and quantizer with controllable analog gain and multiple non-ideal gains whose influence characteristics can be calibrated
JP2020150535A (en) Δς analog-to-digital converter, and methods for operating δς analog-to-digital converter
US8390370B2 (en) Filter circuit and communication device
JP5287439B2 (en) Voltage-current conversion gain controller, voltage-current conversion gain control method, and radio apparatus
US7760829B2 (en) Dense-tap transversal filter with elementary coefficients
US6734816B2 (en) D/A converter with high jitter resistance
US8018272B2 (en) Filter circuit and communication device
EP1618654A1 (en) A method of controlling a variable gain amplifier and electronic circuit
JP2002111445A (en) gm-C FILTER
US8369817B2 (en) Analog FIR filter
JP6401929B2 (en) ΔΣ D / A converter, signal processing circuit using the same, and electronic device
Costa et al. Fully integrated tunable wideband true time delay for wireless sensor networks
KR101992406B1 (en) Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same
US20100048145A1 (en) Analog fir filter
JP5667602B2 (en) Sampling circuit, integrating circuit and A / D converter
JP2000174570A (en) Multi-function arithmetic and logic unit
JP5584097B2 (en) Mute circuit
JP2015084520A (en) Bandpass filter
JP3150537B2 (en) D / A converter
JP2010154123A (en) Device including switched capacitor circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5287439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150