KR101992406B1 - Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same - Google Patents

Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same Download PDF

Info

Publication number
KR101992406B1
KR101992406B1 KR1020170182489A KR20170182489A KR101992406B1 KR 101992406 B1 KR101992406 B1 KR 101992406B1 KR 1020170182489 A KR1020170182489 A KR 1020170182489A KR 20170182489 A KR20170182489 A KR 20170182489A KR 101992406 B1 KR101992406 B1 KR 101992406B1
Authority
KR
South Korea
Prior art keywords
signal
time delay
input
fir filter
output
Prior art date
Application number
KR1020170182489A
Other languages
Korean (ko)
Inventor
서문교
나윤식
이상훈
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020170182489A priority Critical patent/KR101992406B1/en
Application granted granted Critical
Publication of KR101992406B1 publication Critical patent/KR101992406B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters

Abstract

The present invention provides an analog finite impulse response (FIR) filter, a real-time wideband time delay circuit using the same, and a method thereof. The analog filter comprises: a first time delay cell including n (n1 and n are natural numbers) unit delay cells connected in series, and connected to an input line of the analog FIR filter; a second time delay cell connected to an output line of the analog FIR filter; and a variable gain amplifier which has input/output terminals connected the first and the second time delay cell, and adjusts an intensity and a polarity of an input signal in response to a first and a second signal (a_n, P_n). The variable gain amplifier includes a single-to-differential amplifier and a Gilbert cell.

Description

아날로그 FIR 필터와, 이를 이용한 광대역 실시간 시간 지연회로 및 그 방법{ANALOG FINITE IMPULSE RESPONSE FILTER, APPARATUS AND METHOD FOR DELAYING WIDEBAND TRUE TIME USING THE SAME}FIELD OF THE INVENTION [0001] The present invention relates to an analog FIR filter, a wideband real time delay circuit using the analog FIR filter,

본 발명은 시간 지연회로에 관한 것으로서, 보다 상세하게는 아날로그 FIR(Finite Impulse Response) 필터와, 이를 이용한 광대역 실시간 시간 지연 회로 및 그 방법에 관한 것이다.The present invention relates to a time delay circuit, and more particularly, to an analog FIR (Finite Impulse Response) filter, a wideband real time delay circuit using the same, and a method thereof.

일반적으로, 고속 동작을 하는 디지털 FIR(Finite Impulse Response) 필터는 아날로그 신호와 디지털 신호간 상호 변환하는 장치들(예컨대, ADC, DAC등)을 사용한다. 따라서 상기 디지털 FIR 필터는 전력소모가 크고, 효율이 좋지 않다. 반면, 아날로그 FIR 필터는 상기 디지털 FIR 필터와 달리 아날로그 신호와 디지털 신호간 상호 변환하는 장치들(예컨대, ADC, DAC 등)을 사용하지 않아 전력소모가 크지 않고, 상대적으로 효율이 좋다. Generally, digital FIR (Finite Impulse Response) filters that operate at high speed use devices (e.g., ADC, DAC, etc.) that convert between analog signals and digital signals. Therefore, the digital FIR filter has high power consumption and low efficiency. On the other hand, unlike the digital FIR filter, the analog FIR filter does not use devices (for example, ADC, DAC, etc.) that convert between analog signals and digital signals, and thus consumes less power and is relatively efficient.

따라서, 상기 아날로그 FIR 필터는 저전력 광대역 신호 처리 시스템에 응용될 수 있다. 예를 들어, 기존 FIR 필터를 사용하는 옵티컬(Optical) 혹은 초광대역(UWB: Ultra Wide Band) 시스템 등에서는 분산 증폭기 구조(특히, 트롬본(trombone) 구조)를 가지는 아날로그 FIR 필터가 사용되었다. 그런데, 이러한 기본적인 트롬본(trombone) 구조의 아날로그 FIR 필터를 반영하여 설계한 시스템의 경우, 각 탭을 독립적으로 구동하여 지연(Delay)을 구현함으로써, 비효율적이었다. 즉, 기본적인 트롬본(trombone) 구조가 반영된 종래의 시스템에서는 단위 딜레이(delay)만을 변화시켜 시간지연을 구현하였을 뿐, 신호의 크기나 신호의 극성을 변경할 수 없는 단점이 있었다. Therefore, the analog FIR filter can be applied to a low power wideband signal processing system. For example, in an optical or ultra wide band (UWB) system using a conventional FIR filter, an analog FIR filter having a distributed amplifier structure (particularly, a trombone structure) is used. However, in the case of a system designed by reflecting the basic trombone structure of the analog FIR filter, each tap is independently driven to realize a delay, which is inefficient. That is, in the conventional system in which the basic trombone structure is reflected, the time delay is realized by changing only the unit delay, but the signal size and signal polarity can not be changed.

F.Hu et al., "A 1-20 GHz 400 ps True-Time Delay With Small Delay Error in 0.13m CMOS for Broadband Phased Array Antennas," in Microwave Symposium(IMS), 2015 IEEE MTT-S International, pp. 1-3F. Hu et al., "A 1-20 GHz 400 ps True-Time Delay with Small Delay Error in 0.13m CMOS for Broadband Phased Array Antennas," IEEE Microwave Symposium (IMS), IEEE MTT-S International, pp. 1-3

따라서 본 발명은 신호의 지연 시간과, 지연신호의 크기 및 위상을 변경할 수 있는 아날로그 FIR 필터와, 이를 이용한 광대역 실시간 시간 지연 회로 및 그 방법을 제공하고자 한다. Accordingly, the present invention provides an analog FIR filter capable of changing a delay time of a signal, a magnitude and a phase of a delay signal, a wideband real time delay circuit using the same, and a method thereof.

상기 목적을 달성하기 위해, 본 발명에서 제공하는 아날로그 FIR 필터는 n(n1, n은 자연수)개의 단위 지연셀(unit delay cell)들이 직렬 연결되며, 상기 단위 지연셀들은 각각 서로 다르게 입력되는 제1 신호(an)에 응답하여 출력되는 신호의 크기를 결정하고, 서로 다르게 입력되는 제2 신호(Pn)에 응답하여 출력되는 신호의 극성을 결정하는 것을 특징으로 한다. In order to achieve the above object, the present invention provides an analog FIR filter in which unit delay cells of n (n1, n are natural numbers) are connected in series, and the unit delay cells are connected to a first The magnitude of the signal output in response to the signal a n is determined and the polarity of the signal output in response to the second signal P n input differently is determined.

바람직하게는, 상기 아날로그 FIR 필터는 상기 단위 지연셀들 각각으로 입력되는 제1 및 제2 신호(an, Pn)를 조절하여 상기 단위 지연셀들 각각에서 출력되는 신호의 특성을 결정하는 제어부를 더 포함할 수 있다. Preferably, the analog FIR filter adjusts the first and second signals a n and p n input to the unit delay cells to determine the characteristics of the signals output from the unit delay cells, As shown in FIG.

바람직하게는, 상기 단위 지연셀들은 각각 상기 아날로그 FIR 필터의 입력라인에 연결된 제1 시간 지연 셀(Time delay cell); 상기 아날로그 FIR 필터의 출력라인에 연결된 제2 시간 지연 셀(Time delay cell); 및 입/출력단이 상기 제1 및 제2 시간 지연 셀(Time delay cell)에 각각 연결되고, 상기 제1 및 제2 신호(an, Pn)에 응답하여 입력신호의 크기 및 극성을 조절하는 가변 이득 증폭기를 포함할 수 있다. Advantageously, the unit delay cells are each a first time delay cell connected to an input line of the analog FIR filter; A second time delay cell coupled to an output line of the analog FIR filter; And an input / output terminal are connected to the first and second time delay cells, respectively, and the magnitude and polarity of the input signal are adjusted in response to the first and second signals a n and P n And may include a variable gain amplifier.

바람직하게는, 상기 제1 시간 지연셀은 제1 인덕터와, 제1 커패시턴스를 포함하는 LC 필터로 구성되며, 상기 제1 커패시턴스는 상기 가변 이득 증폭기 입력의 기생 커패시턴스일 수 있다.Advantageously, said first time delay cell comprises a first inductor and an LC filter comprising a first capacitance, said first capacitance being a parasitic capacitance of said variable gain amplifier input.

바람직하게는, 상기 제2 시간 지연셀은 제2 인덕터와, 제2 커패시턴스를 포함하는 LC 필터로 구성되며, 상기 제2 커패시턴스는 상기 가변 이득 증폭기 출력의 기생 커패시턴스일 수 있다.Advantageously, said second time delay cell comprises a second inductor and an LC filter comprising a second capacitance, said second capacitance being a parasitic capacitance of said variable gain amplifier output.

바람직하게는, 상기 가변이득증폭기는 상기 제1 시간 지연 셀을 통해 입력되는 싱글(single) 신호를 차동(differential) 신호로 변환시켜 출력하는 싱글-차동 증폭기(single to differential amplifier); 및 상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절한 후, 상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하여 출력하는 길버트 셀(gilbert cell)을 포함할 수 있다.Preferably, the variable gain amplifier includes: a single-to-differential amplifier for converting a single signal input through the first time delay cell to a differential signal; And adjusting a magnitude of the differential signal by adjusting a current value according to the first signal a n and adjusting a voltage value according to the second signal P n , And a gilbert cell for converting the differential signal into a single signal after the polarity is adjusted and outputting the single signal.

한편, 본 발명에서 제공하는 광대역 실시간 시간 지연회로는 직렬로 연결된 n(n1, n은 자연수)개의 단위 지연셀(unit delay cell)을 포함하고, 상기 단위 지연셀(unit delay cell)들 각각으로 서로 다르게 입력되는 제1 및 제2 신호(an, Pn)에 응답하여 상기 단위 지연셀(unit delay cell)들 각각에서 지연 출력되는 신호의 크기 및 극성을 결정하는 아날로그 FIR 필터; 및 상기 단위 지연셀(unit delay cell)들 각각에서 출력되는 지연신호들을 모두 합산해서 출력하는 덧셈기를 포함하는 것을 특징으로 한다. Meanwhile, the broadband real-time time delay circuit of the present invention includes n unit delay cells connected in series (n1, n are natural numbers), and each of the unit delay cells An analog FIR filter for determining a magnitude and a polarity of a signal delayed in each unit delay cell in response to different first and second signals a n and P n ; And an adder for summing and outputting all the delay signals output from the unit delay cells.

바람직하게는, 상기 광대역 실시간 지연회로는 상기 단위 지연셀들 각각에서 출력되는 신호의 특성을 결정하기 위해, 상기 단위 지연셀들 각각으로 입력되는 제1 및 제2 신호(an, Pn)를 조절하는 제어부를 더 포함할 수 있다. Preferably, the broadband real-time delay circuit includes first and second signals a n and P n input to the unit delay cells to determine characteristics of signals output from the unit delay cells, The control unit may further include a control unit.

바람직하게는, 상기 단위 지연셀들은 각각 상기 아날로그 FIR 필터의 입력라인에 연결된 제1 시간 지연 셀(Time delay cell); 상기 아날로그 FIR 필터의 출력라인에 연결된 제2 시간 지연 셀(Time delay cell); 및 입/출력단이 상기 제1 및 제2 시간 지연 셀(Time delay cell)에 각각 연결되고, 상기 제1 및 제2 신호(an, Pn)에 응답하여 입력신호의 크기 및 극성을 조절하는 가변 이득 증폭기를 포함할 수 있다. Advantageously, the unit delay cells are each a first time delay cell connected to an input line of the analog FIR filter; A second time delay cell coupled to an output line of the analog FIR filter; And an input / output terminal are connected to the first and second time delay cells, respectively, and the magnitude and polarity of the input signal are adjusted in response to the first and second signals a n and P n And may include a variable gain amplifier.

바람직하게는, 상기 제1 시간 지연셀은 제1 인덕터와, 제1 커패시턴스를 포함하는 LC 필터로 구성되며, 상기 제1 커패시턴스는 상기 가변 이득 증폭기 입력의 기생 커패시턴스일 수 있다.Advantageously, said first time delay cell comprises a first inductor and an LC filter comprising a first capacitance, said first capacitance being a parasitic capacitance of said variable gain amplifier input.

바람직하게는, 상기 제2 시간 지연셀은 제2 인덕터와, 제2 커패시턴스를 포함하는 LC 필터로 구성되며, 상기 제2 커패시턴스는 상기 가변 이득 증폭기 출력의 기생 커패시턴스일 수 있다. Advantageously, said second time delay cell comprises a second inductor and an LC filter comprising a second capacitance, said second capacitance being a parasitic capacitance of said variable gain amplifier output.

바람직하게는, 상기 가변이득증폭기는 상기 제1 시간 지연 셀을 통해 입력되는 싱글(single) 신호를 차동(differential) 신호로 변환시켜 출력하는 싱글-차동 증폭기(single to differential amplifier); 및 상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절한 후, 상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하여 출력하는 길버트 셀(gilbert cell)을 포함할 수 있다. Preferably, the variable gain amplifier includes: a single-to-differential amplifier for converting a single signal input through the first time delay cell to a differential signal; And adjusting a magnitude of the differential signal by adjusting a current value according to the first signal a n and adjusting a voltage value according to the second signal P n , And a gilbert cell for converting the differential signal into a single signal after the polarity is adjusted and outputting the single signal.

바람직하게는, 상기 광대역 실시간 지연회로는 상기 아날로그 FIR 필터를 구성하는 단위 지연셀(unit delay cell)들의 수를 조절하여 시간 지연(time delay)을 결정할 수 있다.Preferably, the wideband real-time delay circuit may determine a time delay by adjusting the number of unit delay cells constituting the analog FIR filter.

또한, 본 발명에서 제공하는 광대역 실시간 시간 지연 방법은, 직렬로 연결된 n(n1, n은 자연수)개의 단위 지연셀(unit delay cell)을 포함하고, 출력 신호의 크기 및 극성 조절이 가능한 아날로그 FIR 필터를 이용한 광대역 실시간 시간 지연 방법에 있어서, 상기 아날로그 FIR 필터로 입력되는 신호가 상기 단위 지연셀들을 거치면서 시간 지연되는 시간지연 단계; 상기 단위 지연셀들 각각으로 서로 다르게 입력되는 제1 및 제2 신호(an, Pn)에 의거하여, 상기 단위 지연셀들 각각에서 지연 출력되는 신호의 크기 및 극성을 결정하는 출력 신호의 특성 결정 단계; 및 상기 단위 지연셀들 각각에서 출력되는 신호들을 모두 합산하여 출력하는 합산 단계를 포함하는 것을 특징으로 한다. Also, the present invention provides a wide-band real-time time delay method, which includes an n unitary delay cell (n1, n is a natural number) connected in series, an analog FIR filter The method comprising: delaying a time delay of a signal input to the analog FIR filter through the unit delay cells; A characteristic of an output signal that determines the magnitude and polarity of a signal delayed in each of the unit delay cells based on first and second signals a n and p n that are input differently to the unit delay cells, Determining step; And a summation step of summing and outputting the signals output from each of the unit delay cells.

바람직하게는, 상기 시간 지연단계는 상기 아날로그 FIR 필터로 입력되는 신호가 상기 단위 지연셀들 각각을 거칠 때마다 해당 시간 지연된 신호를 출력할 수 있다. Preferably, the time delaying step may output a time delayed signal whenever a signal input to the analog FIR filter passes through each of the unit delay cells.

바람직하게는, 상기 출력 신호의 특성 결정 단계는 상기 시간지연 단계에서 지연 출력되는 싱글(single) 신호를 차동(differential) 신호로 변환시키는 제1 변환 단계; 상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절하는 차동 신호 조절 단계; 및 상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하는 단계를 포함할 수 있다. Preferably, the step of determining the characteristics of the output signal includes a first conversion step of converting a single signal delayed in the time delay step into a differential signal; And a controller for controlling a magnitude of the differential signal by adjusting a current value according to the first signal a n and adjusting a voltage value according to the second signal P n , A differential signal adjusting step of adjusting a differential signal; And converting the differential signal back into a single signal.

본 발명은 신호의 지연뿐만 아니라, 지연신호의 크기 및 위상을 변경할 수 있는 아날로그 FIR 필터와, 이를 이용한 광대역 실시간 시간 지연 회로를 제공함으로써, ADC나 DAC를 사용하지 않는 광대역 아날로그 필터를 설계할 수 있다. 따라서 광대역 신호 처리 시스템의 전력 소모를 최소화할 수 있는 효과가 있다. 또한, 광대역 실시간 지연 회로를 위상 배열 시스템에 응용할 수 있는 장점이 있다. The present invention can design a wideband analog filter that does not use an ADC or a DAC by providing an analog FIR filter capable of changing the magnitude and phase of a delay signal as well as a signal delay and a wideband real time delay circuit using the analog FIR filter . Therefore, the power consumption of the wideband signal processing system can be minimized. In addition, there is an advantage that a wideband real-time delay circuit can be applied to a phased array system.

도 1은 본 발명의 일실시 예에 따른 아날로그 FIR 필터에 대한 개략적인 블럭도이다.
도 2는 본 발명의 일실시 예에 따른 단위 지연 셀에 대한 개략적인 블럭도이다.
도 3은 본 발명의 일실시 예에 따른 가변 이득 증폭기에 대한 개략적인 블럭도이다.
도 4는 본 발명의 일실시 예에 따른 싱글-차동 증폭기에 대한 회로도이다.
도 5는 본 발명의 일실시 예에 따른 길버트 셀에 대한 회로도이다.
도 6은 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연회로의 시간 처리 과정을 개념적으로 도시한 도면이다.
도 7은 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연방법에 대한 처리 흐름도이다.
도 8은 본 발명의 일실시 예에 따른 광대역 실시간 지연회로에 의한 시간 지연 효과를 설명하기 위한 그래프이다.1 is a schematic block diagram of an analog FIR filter according to an embodiment of the present invention.
FIG. 2 is a schematic block diagram of a unit delay cell according to an embodiment of the present invention. Referring to FIG.
3 is a schematic block diagram of a variable gain amplifier according to an embodiment of the present invention.
4 is a circuit diagram of a single-differential amplifier according to an embodiment of the present invention.
5 is a circuit diagram of a Gilbert cell according to an embodiment of the present invention.
6 is a conceptual view illustrating a time processing process of a wideband real time delay circuit according to an embodiment of the present invention.
FIG. 7 is a flowchart illustrating a broadband real time delay method according to an exemplary embodiment of the present invention. Referring to FIG.
8 is a graph illustrating a time delay effect by the wideband real-time delay circuit according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 설명하되, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 한편 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 상세한 설명을 생략하여도 본 기술 분야의 당업자가 쉽게 이해할 수 있는 부분의 설명은 생략하였다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings, which will be described in detail to facilitate a person skilled in the art to which the present invention pertains. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification. And a detailed description thereof will be omitted to omit descriptions of portions that can be readily understood by those skilled in the art.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification and claims, where a section includes a constituent, it does not exclude other elements unless specifically stated otherwise, but may include other elements.

도 1은 본 발명의 일실시 예에 따른 아날로그 FIR 필터에 대한 개략적인 블럭도이다. 도 1을 참조하면, 본 발명의 일실시 예에 따른 아날로그 FIR 필터(100)는 제1 내지 제8의 단위 지연셀들(Unit delay cell T1, Unit delay cell T2, Unit delay cell T3, Unit delay cell T4, Unit delay cell T5, Unit delay cell T6, Unit delay cell T7, Unit delay cell T8)(110 내지 180)이 직렬 연결된다. 이 때, 도 1은 본 발명의 일실시 예를 나타내는 것일 뿐, 본 발명이 도 1에 예시된 아날로그 FIR 필터(100)에 의해 한정되지는 않는다. 예를 들어, 도 1에는 8개의 단위 지연셀들(Unit delay cell T1, Unit delay cell T2, Unit delay cell T3, Unit delay cell T4, Unit delay cell T5, Unit delay cell T6, Unit delay cell T7, Unit delay cell T8)(110 내지 180)로 구성된 아날로그 FIR 필터(100)를 예시하고 있지만, 본 발명의 아날로그 FIR 필터를 구성하는 단위 지연셀들의 수가 8개로 한정되지는 않는다. 즉, 본 발명의 아날로그 FIR 필터는 n(n1, n은 자연수)개의 단위 지연셀(unit delay cell)들을 직렬 연결하여 구성할 수 있는 것이다.1 is a schematic block diagram of an analog FIR filter according to an embodiment of the present invention. 1, an analog FIR filter 100 according to an exemplary embodiment of the present invention includes first to eighth unit delay cells T 1 , Unit delay cells T 2 , Unit delay cells T 3 , Unit delay cell T 4 , Unit delay cell T 5 , Unit delay cell T 6 , Unit delay cell T 7 , Unit delay cell T 8 (110 to 180) are connected in series. Here, FIG. 1 shows only one embodiment of the present invention, and the present invention is not limited by the analog FIR filter 100 illustrated in FIG. For example, in FIG. 1, eight unit delay cells T 1 , Unit delay cell T 2 , Unit delay cell T 3 , Unit delay cell T 4 , Unit delay cell T 5 , Unit delay cell T 6 , Unit delay cell T 7 , and unit delay cell T 8 (110 to 180). However, the number of unit delay cells constituting the analog FIR filter of the present invention is not limited to eight . That is, the analog FIR filter of the present invention can be constituted by serially connecting n unit delay cells (n1, n are natural numbers).

한편, 상기 단위 지연셀들은 각각 서로 다르게 입력되는 제1 신호(an)에 응답하여 출력되는 신호의 크기를 결정하고, 서로 다르게 입력되는 제2 신호(Pn)에 응답하여 출력되는 신호의 극성을 결정한다. 즉, 제1 단위 지연셀(Unit delay cell T1)(110)은 제1 신호(a1) 및 제2 신호(P1)에 응답하여 출력되는 신호의 크기 및 극성을 결정하고, 제2 단위 지연셀(Unit delay cell T2)(120)는 제1 신호(a2) 및 제2 신호(P2)에 응답하여 출력되는 신호의 크기 및 극성을 결정하고, 제3 단위 지연셀(Unit delay cell T3)(130)는 제1 신호(a3) 및 제2 신호(P3)에 응답하여 출력되는 신호의 크기 및 극성을 결정한다. 이후에 연결된 제4 내지 제8 단위 지연셀(Unit delay cell T4, Unit delay cell T5, Unit delay cell T6, Unit delay cell T7, Unit delay cell T8)(140 내지 180)들도 이와 같이 입력되는 각각의 제1 신호(a4 내지 a8) 및 제2 신호(P4 내지 P8)에 응답하여 출력되는 신호의 크기 및 극성을 결정한다. Meanwhile, the unit delay cells determine the magnitude of a signal output in response to a different first input signal a n , and the polarity of a signal output in response to a different second input signal P n . That is, the first unit delay cell T 1 110 determines the magnitude and polarity of a signal output in response to the first signal a 1 and the second signal P 1 , The unit delay cell T 2 120 determines the magnitude and polarity of a signal output in response to the first signal a 2 and the second signal P 2 , cell T 3 ) 130 determines the magnitude and polarity of the signal output in response to the first signal a 3 and the second signal P 3 . The unit delay cell T 4 , the unit delay cell T 5 , the unit delay cell T 6 , the unit delay cell T 7 , and the unit delay cell T 8 (140 to 180) And determines the magnitude and polarity of the signal output in response to each of the first signals a 4 through a 8 and the second signals P 4 through P 8 that are input together.

이를 위해, 상기 아날로그 FIR 필터(100)는 상기 단위 지연셀들(110 내지 180) 각각으로 입력되는 제1 및 제2 신호(an, Pn)를 조절하는 제어부(미도시)를 더 포함하고, 상기 제어부(미도시)의 제어에 의해 상기 단위 지연셀들(110 내지 180) 각각에서 출력되는 신호의 특성을 결정할 수 있다. To this end, the analog FIR filter 100 further includes a control unit (not shown) for adjusting the first and second signals a n and P n input to the unit delay cells 110 to 180, respectively , And the characteristics of the signals output from the unit delay cells 110 to 180 can be determined under the control of the controller (not shown).

상기 각 단위 지연셀들이 어떻게 신호의 크기 및 극성을 결정하는 지는 이후에 도 2 내지 도 5를 참조한 설명에서 상세히 설명할 것이다. How the unit delay cells determine the magnitude and polarity of the signal will be described later in detail with reference to Figs. 2 to 5.

도 2는 본 발명의 일실시 예에 따른 단위 지연 셀에 대한 개략적인 블록도이다. 도 2를 참조하면, 본 발명의 일실시 예에 따른 단위 지연 셀(200)은 도 1에 예시된 아날로그 FIR 필터(100)의 입력라인(In)에 연결된 제1 시간 지연 셀(Time delay cell)(210), 상기 아날로그 FIR 필터(100)의 출력라인(Out)에 연결된 제2 시간 지연 셀(Time delay cell)(230), 입/출력단이 상기 제1 및 제2 시간 지연 셀(Time delay cell)(210, 230)에 각각 연결되고, 상기 제1 및 제2 신호(an, Pn)에 응답하여 입력신호의 크기 및 극성을 조절하는 가변 이득 증폭기(220)를 포함한다. 2 is a schematic block diagram of a unit delay cell according to an embodiment of the present invention. Referring to FIG. 2, a unit delay cell 200 according to an embodiment of the present invention includes a first time delay cell connected to an input line In of the analog FIR filter 100 illustrated in FIG. 1, A second time delay cell 230 connected to the output line Out of the analog FIR filter 100 and a second time delay cell 230 connected to the first and second time delay cells 210, And a variable gain amplifier 220 connected to the first and second amplifiers 210 and 230 and responsive to the first and second signals a n and P n to adjust the magnitude and polarity of the input signal.

이 때, 상기 제1 및 제2 시간 지연 셀(Time delay cell)(210, 230)들은 각각 인덕터(L)와, 커패시턴스(C)를 포함하는 LC 필터(미도시)로 구성되며, 상기 커패시턴스(C)(미도시)는 상기 가변 이득 증폭기(220)의 입력과 출력의 기생 커패시턴스로 구성될 수 있다. 즉, 제1 시간 지연 셀(Time delay cell)(210)에 포함된 커패시턴스(미도시)는 가변 이득 증폭기(220) 입력의 기생 커패시턴스로 구성되고, 제2 시간 지연 셀(Time delay cell)(230)에 포함된 커패시턴스(미도시)는 가변 이득 증폭기(220) 출력의 기생 커패시턴스로 구성될 수 있다. 이와 같이 제1 및 제2 시간 지연 셀(Time delay cell)(210, 230)이 기생 커패시턴스 효과를 흡수함으로써, 동작 대역폭이 개선되는 효과가 발생된다. In this case, the first and second time delay cells 210 and 230 are each formed by an LC filter (not shown) including an inductor L and a capacitance C, and the capacitance C) (not shown) may be constituted by the parasitic capacitance of the input and output of the variable gain amplifier 220. That is, the capacitance (not shown) included in the first time delay cell 210 is constituted by the parasitic capacitance of the input of the variable gain amplifier 220, and the second time delay cell 230 (Not shown) may be comprised of the parasitic capacitance of the output of the variable gain amplifier 220. As described above, the first and second time delay cells 210 and 230 absorb the parasitic capacitance effect, thereby improving the operation bandwidth.

도 3은 본 발명의 일실시 예에 따른 가변 이득 증폭기에 대한 개략적인 블럭도이다. 본 발명의 일실시 예에 따른 가변 이득 증폭기는 도 2에 예시된 제1 시간 지연 셀(210)을 통해 입력되는 싱글(single) 신호를 차동(differential) 신호로 변환한 후, 그 신호의 크기 및 극성을 조절하고 다시 싱글(single) 신호로 변환하여 출력하여야 한다. 이를 위해, 도 3에 예시된 바와 같이, 가변 이득 증폭기(220)는 싱글-차동 증폭기(single to differential amplifier)(221)와, 길버트 셀(gilbert cell)(222)을 포함한다. 3 is a schematic block diagram of a variable gain amplifier according to an embodiment of the present invention. A variable gain amplifier according to an embodiment of the present invention converts a single signal input through the first time delay cell 210 illustrated in FIG. 2 into a differential signal, It is necessary to adjust the polarity and then convert the signal into a single signal and output it. To this end, as illustrated in FIG. 3, the variable gain amplifier 220 includes a single-to-differential amplifier 221 and a gilbert cell 222.

싱글-차동 증폭기(single to differential amplifier)(221)는 상기 제1 시간 지연 셀을 통해 입력되는 싱글(single) 신호를 차동(differential) 신호(diff1, diff2)로 변환시켜 출력한다. 이를 위해, 싱글-차동 증폭기(single to differential amplifier)(221)는, 도 4에 예시된 바와 같이, 커런트 미러(current mirro) 형태로 구성하는 것이 바람직하다. A single-to-differential amplifier 221 converts a single signal inputted through the first time delay cell into a differential signal (diff 1 , diff 2 ) and outputs the differential signal. To this end, the single-to-differential amplifier 221 is preferably configured in the form of a current mirror as illustrated in FIG.

길버트 셀(gilbert cell)(222)은 입력되는 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호(diff1, diff2)의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호(diff1, diff2)의 극성을 조절한 후, 상기 차동(differential) 신호(diff1, diff2)를 다시 싱글(single) 신호로 변환하여 출력한다. 따라서, 길버트 셀(gilbert cell)(222)은 시간 축 곱 연산과 주파수 천이(frequency shift)를 수행하기 위해, 도 5에 예시된 바와 같이 구현된다. 도 5를 참조하면, 길버트 셀(gilbert cell)(222)은 상기 제1 및 제2 신호(an, Pn)에 응답하여 동작하는 복수의 전류원들(A, B)을 포함하며, 상기 각 전류원들(A, B) 각각에 대한 구체적인 회로 구성의 예들(A, B)이 도시되어 있다.The Gilbert cell 222 adjusts the magnitude of the differential signals diff 1 and diff 2 by adjusting the current value according to the input first signal a n , P n ) to adjust the polarities of the differential signals diff 1 and diff 2 and adjust the polarity of the differential signals diff 1 and diff 2 to a single signal And outputs it. Thus, a gilbert cell 222 is implemented as illustrated in FIG. 5 to perform a time-domain multiplication and a frequency shift. 5, a gilbert cell 222 includes a plurality of current sources A and B that operate in response to the first and second signals a n and P n , Examples of specific circuit configurations A and B for each of the current sources A and B are shown.

도 5의 예에서, 상기 제2 신호(Pn)가 하이(high)인 경우, 제1 트랜지스터(M5)와 제2 트랜지스터(M6)가 턴온(turn on)되고 출력 모드(out mode)에서는 상기 제2 트랜지스터(M6)에서 발생된 신호가 출력된다. 한편, 제2 신호(Pn)가 로우(low)인 경우, 제3 트랜지스터(M7)와 제4 트랜지스터(M8)가 턴온(turn on)되고 출력 모드(out mode)에서는 상기 제4 트랜지스터(M8)에서 발생된 신호가 출력된다. 이 때, 상기 제2 트랜지스터(M6)와 상기 제4 트랜지스터(M8)의 출력은, 그 크기는 같지만 그 극성이 서로 다른 신호로서, 상기 출력 신호의 극성이 상기 제2 신호(Pn)에 의해 결정되는 것을 알 수 있다. In the example of FIG. 5, when the second signal P n is high, the first transistor M 5 and the second transistor M 6 are turned on and in the out mode, A signal generated by the second transistor M6 is output. On the other hand, the second signal (P n) is the case of low (low), the third transistor (M7) and a fourth transistor (M8) is turned on (turn on) and an output mode (out mode) in the fourth transistor (M8 Is output. At this time, the outputs of the second transistor M6 and the fourth transistor M8 are the same in magnitude but different in polarity, and the polarity of the output signal is determined by the second signal P n .

또한, 제1 신호(an)의 전압의 크기를 조절하면 커런트 미러(current mirror)에서 흐르는 전류의 양이 조절되며, 전압이 크면 많은 전류가 제1 내지 제4 트랜지스터들(M5, M6, M7, M8) 각각에 흐르게 되는데, 이 경우 트랜지스터의 트랜스컨덕턴스(gm)가 높아져서 출력의 크기를 조절할 수 있다. When the magnitude of the voltage of the first signal a n is adjusted, the amount of current flowing in the current mirror is controlled. When the voltage is large, a large amount of current flows through the first through fourth transistors M5, M6, M7 And M8, respectively. In this case, the transconductance gm of the transistor is increased, and the magnitude of the output can be adjusted.

한편, 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연회로는 상기 도 1 내지 도 5에 예시된 바와 같은 구성을 갖는 아날로그 FIR 필터와, 상기 아날로그 FIR 필터를 구성하는 단위 지연셀(unit delay cell)들 각각에서 출력되는 지연신호들을 모두 합산해서 출력하는 덧셈기를 포함하여 구성되며, 상기 단위 지연셀들 각각에서 출력되는 신호의 특성을 결정하기 위해, 상기 단위 지연셀들 각각으로 입력되는 제1 및 제2 신호(an, Pn)를 조절하는 제어부를 더 포함할 수도 있다. Meanwhile, the broadband real-time delay circuit according to an embodiment of the present invention includes an analog FIR filter having a configuration as illustrated in FIGS. 1 to 5, a unit delay cell constituting the analog FIR filter, And an adder for summing and outputting the delayed signals output from the unit delay cells. In order to determine the characteristics of the signals output from the unit delay cells, 2 signal (a n , P n ).

도 6은 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연회로의 시간 처리 과정을 개념적으로 도시한 도면으로서, 도 6의 예에서는 상기 아날로그 FIR 필터를 구성하는 단위 지연셀의 시간 지연 셀(310)(도 2의 210및 230을 개념적으로 도식화 함)과, 시간 지연된 신호들의 크기 및 극성을 결정하기 위해 길버트 셀 내의 곱셈기(320)(도 5의 A,B을 개념적으로 도식화 함), 그리고 각 단위 지연셀들의 출력신호를 모두 더하는 덧셈기(330)를 도시하고 있다. 도 6을 참조하면, 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연회로(300)의 출력은 도 6에 표시된 바와 같이 수학식 1로 표시할 수 있다. FIG. 6 conceptually illustrates a time processing process of a wide-band real-time delay circuit according to an embodiment of the present invention. In the example of FIG. 6, a time delay cell 310 of a unit delay cell 310 constituting the analog FIR filter, (Conceptually schemes 210 and 230 of FIG. 2), a multiplier 320 (conceptually schematizing A and B in FIG. 5) within a Gilbert cell to determine the magnitude and polarity of the time delayed signals, And an adder 330 that adds all of the output signals of the delay cells. Referring to FIG. 6, the output of the broadband real time delay circuit 300 according to an embodiment of the present invention can be expressed by Equation 1 as shown in FIG.

Figure 112017130466507-pat00001
Figure 112017130466507-pat00001

도 7은 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연방법에 대한 처리 흐름도이다. 도 6 및 도 7을 참조하면, 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연 방법은 다음과 같다. FIG. 7 is a flowchart illustrating a broadband real time delay method according to an exemplary embodiment of the present invention. Referring to FIG. 6 and 7, a broadband real-time time delay method according to an embodiment of the present invention is as follows.

먼저, 단계 S110에서는, 직렬로 연결된 n(n1, n은 자연수)개의 단위 지연셀(unit delay cell)을 포함하고 출력 신호의 크기 및 극성 조절이 가능한 아날로그 FIR 필터가, 입력되는 신호(In(x))를 시간 지연시켜 출력한다. 특히, 단계 S110에서는, 상기 입력되는 신호(In(x))가 상기 단위 지연셀을 거칠 때마다 시간 지연시켜 출력(In(x-1), In(x-2), , In(x-8))되도록, 아날로그 FIR 필터가 동작한다.First, in step S110, an analog FIR filter including n unit delay cells (n1, n is a natural number) connected in series and capable of adjusting the magnitude and polarity of the output signal is divided into an input signal In (x ) With a time delay. In particular, in step S110, outputs (In (x-1), In (x-2), and In (x-8) are delayed by a time delay each time the input signal In (x) ), The analog FIR filter operates.

단계 S120에서는, 상기 단위 지연셀들 각각으로 서로 다르게 입력되는 제1 및 제2 신호(an, Pn)에 의거하여, 상기 단위 지연셀들 각각에서 지연 출력되는 신호의 크기 및 극성을 결정하는 출력 신호의 특성 결정한다. 이를 위해, 상기 단위 지연셀 내부에 포함된 가변 이득 증폭기(도 2의 220)는, 상기 단계 S110에서, 지연 출력되는 싱글(single) 신호를 차동(differential) 신호로 변환시키고, 상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절한 후, 및 상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하는 단계를 실시한다. In step S120, on the basis of the first and second signals a n and p n inputted to the unit delay cells differently, the magnitude and polarity of the signal delayed in each of the unit delay cells are determined Thereby determining the characteristics of the output signal. The variable gain amplifier 220 included in the unit delay cell converts the delayed single signal into a differential signal in step S110 and outputs the first signal a n to adjust the magnitude of the differential signal and adjust the voltage value according to the second signal P n to adjust the polarity of the differential signal, And converting the differential signal into a single signal.

단계 S130에서는, 상기 덧셈기(330)가 상기 단위 지연셀들 각각에서 출력되는 신호들을 모두 합산하여 출력한다. In step S130, the adder 330 sums and outputs the signals output from the unit delay cells.

도 8은 본 발명의 일실시 예에 따른 광대역 실시간 시간 지연회로에 의한 시간 지연 효과를 설명하기 위한 그래프이다. 도 8에는 본 발명이 적용된 실험군과, 그렇지 않은 대조군의 시간 지연 결과를 도시하고 있으며, 도 8을 참조하면, 대조군의 실험결과와 비교할 때, 실험군의 시간 지연이 더 큰 것을 알 수 있다. 또한, 실험군의 시간 지연 변화가 대조군보다 작은 것을 알 수 있다. 따라서 아날로그 FIR 필터를 이용한 광대역 실시간 시간 지연회로가 광대역 시스템에 더 유용함을 알 수 있다. 8 is a graph illustrating a time delay effect by the wide-band real time delay circuit according to an embodiment of the present invention. FIG. 8 shows time delay results of the experiment group to which the present invention is applied and the control group to which the present invention is applied. Referring to FIG. 8, it can be seen that the time delay of the experiment group is larger than that of the control group. Also, it can be seen that the time delay change of the experimental group is smaller than that of the control group. Therefore, it can be seen that a broadband real time delay circuit using an analog FIR filter is more useful for a wideband system.

상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다. In the above-described exemplary system, the methods are described on the basis of a flowchart as a series of steps or blocks, but the present invention is not limited to the order of the steps, and some steps may occur in different orders .

또한, 당업자라면 순서도에 나타낸 단계들이 배타적이지 않고, 다른 단계가 포함되거나 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.It will also be understood by those skilled in the art that the steps shown in the flowchart are not exclusive and that other steps may be included or that one or more steps in the flowchart may be deleted without affecting the scope of the invention.

Claims (16)

아날로그 FIR 필터에 있어서,
n(n은 자연수)개의 단위 지연셀(unit delay cell)들이 직렬 연결되며,
상기 단위 지연셀들은 각각
상기 아날로그 FIR 필터의 입력라인에 연결된 제1 시간 지연 셀(Time delay cell); 및
상기 아날로그 FIR 필터의 출력라인에 연결된 제2 시간 지연 셀(Time delay cell);를 포함하되,
서로 다르게 입력되는 제1 신호(an)에 응답하여 출력되는 신호의 크기를 결정하고, 서로 다르게 입력되는 제2 신호(Pn)에 응답하여 출력되는 신호의 극성을 결정하는 것을 특징으로 하는 아날로그 FIR 필터.In an analog FIR filter,
n unit delay cells (n is a natural number) are connected in series,
The unit delay cells
A first time delay cell coupled to an input line of the analog FIR filter; And
And a second time delay cell coupled to the output line of the analog FIR filter,
Characterized by determining the magnitude of the signal to be output in response to differently input first signals (a n ) and determining the polarity of the signal to be output in response to differently input second signals (P n ) FIR filter. 제1항에 있어서,
상기 단위 지연셀들 각각으로 입력되는 제1 및 제2 신호(an, Pn)를 조절하여 상기 단위 지연셀들 각각에서 출력되는 신호의 특성을 결정하는 제어부를 더 포함하는 것을 특징으로 하는 아날로그 FIR 필터.The method according to claim 1,
Further comprising a controller for adjusting characteristics of a signal output from each of the unit delay cells by adjusting first and second signals a n and p n input to the unit delay cells, FIR filter. 제1항에 있어서, 상기 단위 지연셀들은 각각
입/출력단이 상기 제1 및 제2 시간 지연 셀(Time delay cell)에 각각 연결되고, 상기 제1 및 제2 신호(an, Pn)에 응답하여 입력신호의 크기 및 극성을 조절하는 가변 이득 증폭기;를 더 포함하는 것을 특징으로 하는 아날로그 FIR 필터.2. The method of claim 1,
And an input / output terminal connected to the first and second time delay cells, respectively, and adapted to adjust the magnitude and polarity of the input signal in response to the first and second signals a n and P n , Further comprising: a gain amplifier. 제3항에 있어서, 상기 제1 시간 지연셀은
제1 인덕터와, 제1 커패시턴스를 포함하는 LC 필터로 구성되며,
상기 제1 커패시턴스는 상기 가변 이득 증폭기 입력의 기생 커패시턴스인 것을 특징으로 하는 아날로그 FIR 필터.4. The apparatus of claim 3, wherein the first time delay cell
A first inductor, and an LC filter including a first capacitance,
Wherein the first capacitance is a parasitic capacitance of the variable gain amplifier input. 제3항에 있어서, 상기 제2 시간 지연셀은
제2 인덕터와, 제2 커패시턴스를 포함하는 LC 필터로 구성되며,
상기 제2 커패시턴스는 상기 가변 이득 증폭기 출력의 기생 커패시턴스인 것을 특징으로 하는 아날로그 FIR 필터.4. The apparatus of claim 3, wherein the second time delay cell
A second inductor, and an LC filter including a second capacitance,
Wherein the second capacitance is a parasitic capacitance of the variable gain amplifier output. 제3항에 있어서, 상기 가변이득증폭기는
상기 제1 시간 지연 셀을 통해 입력되는 싱글(single) 신호를 차동(differential) 신호로 변환시켜 출력하는 싱글-차동 증폭기(single to differential amplifier); 및
상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절한 후, 상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하여 출력하는 길버트 셀(gilbert cell)을 포함하는 것을 특징으로 하는 아날로그 FIR 필터.4. The variable gain amplifier of claim 3, wherein the variable gain amplifier
A single to differential amplifier for converting a single signal input through the first time delay cell to a differential signal and outputting the differential signal; And
And a controller for controlling a magnitude of the differential signal by adjusting a current value according to the first signal a n and adjusting a voltage value according to the second signal P n , And a Gilbert cell for converting the differential signal into a single signal and outputting the single signal. 광대역 실시간 시간 지연회로에 있어서,
직렬로 연결된 n(n은 자연수)개의 단위 지연셀(unit delay cell)을 포함하고, 상기 단위 지연셀(unit delay cell)들 각각으로 서로 다르게 입력되는 제1 및 제2 신호(an, Pn)에 응답하여 상기 단위 지연셀(unit delay cell)들 각각에서 지연 출력되는 신호의 크기 및 극성을 결정하는 아날로그 FIR 필터; 및
상기 아날로그 FIR 필터의 입력라인에 연결된 제1 시간 지연 셀(Time delay cell)과 상기 아날로그 FIR 필터의 출력라인에 연결된 제2 시간 지연 셀(Time delay cell)을 구성으로 갖는 상기 단위 지연셀(unit delay cell)들 각각에서 출력되는 지연신호들을 모두 합산해서 출력하는 덧셈기를 포함하는 것을 특징으로 하는 광대역 실시간 시간 지연회로.In a broadband real time delay circuit,
The first and second signals a n and p n , which are input to the unit delay cells differently from each other, include n (n is a natural number) unit delay cells connected in series. An analog FIR filter for determining a magnitude and a polarity of a signal delayed in each of the unit delay cells in response to the feedback signal; And
A unit delay cell having a first time delay cell connected to an input line of the analog FIR filter and a second time delay cell connected to an output line of the analog FIR filter, and an adder for summing up the delayed signals output from each of the plurality of delay cells and outputting the delayed signals. 제7항에 있어서, 상기 광대역 실시간 지연회로는
상기 단위 지연셀들 각각에서 출력되는 신호의 특성을 결정하기 위해, 상기 단위 지연셀들 각각으로 입력되는 제1 및 제2 신호(an, Pn)를 조절하는 제어부를 더 포함하는 것을 특징으로 하는 광대역 실시간 시간 지연회로.8. The method of claim 7, wherein the broadband real time delay circuit
And a controller for adjusting the first and second signals a n and p n input to the unit delay cells in order to determine characteristics of signals output from the unit delay cells, A broadband real time delay circuit. 제7항에 있어서, 상기 단위 지연셀들은 각각
입/출력단이 상기 제1 및 제2 시간 지연 셀(Time delay cell)에 각각 연결되고, 상기 제1 및 제2 신호(an, Pn)에 응답하여 입력신호의 크기 및 극성을 조절하는 가변 이득 증폭기;를 더 구성으로 갖는 것을 특징으로 하는 광대역 실시간 시간 지연회로.8. The method of claim 7, wherein the unit delay cells
And an input / output terminal connected to the first and second time delay cells, respectively, and adapted to adjust the magnitude and polarity of the input signal in response to the first and second signals a n and P n , And a gain amplifier (20). 제9항에 있어서, 상기 제1 시간 지연셀은
제1 인덕터와, 제1 커패시턴스를 포함하는 LC 필터로 구성되며,
상기 제1 커패시턴스는 상기 가변 이득 증폭기 입력의 기생 커패시턴스인 것을 특징으로 하는 광대역 실시간 시간 지연회로.10. The apparatus of claim 9, wherein the first time delay cell
A first inductor, and an LC filter including a first capacitance,
Wherein the first capacitance is a parasitic capacitance of the variable gain amplifier input. 제9항에 있어서, 상기 제2 시간 지연셀은
제2 인덕터와, 제2 커패시턴스를 포함하는 LC 필터로 구성되며,
상기 제2 커패시턴스는 상기 가변 이득 증폭기 출력의 기생 커패시턴스인 것을 특징으로 하는 광대역 실시간 시간 지연회로.10. The apparatus of claim 9, wherein the second time delay cell
A second inductor, and an LC filter including a second capacitance,
Wherein the second capacitance is a parasitic capacitance of the variable gain amplifier output. 제9항에 있어서, 상기 가변이득증폭기는
상기 제1 시간 지연 셀을 통해 입력되는 싱글(single) 신호를 차동(differential) 신호로 변환시켜 출력하는 싱글-차동 증폭기(single to differential amplifier); 및
상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절한 후, 상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하여 출력하는 길버트 셀(gilbert cell)을 포함하는 것을 특징으로 하는 광대역 실시간 시간 지연회로.10. The variable gain amplifier of claim 9, wherein the variable gain amplifier
A single to differential amplifier for converting a single signal input through the first time delay cell to a differential signal and outputting the differential signal; And
And a controller for controlling a magnitude of the differential signal by adjusting a current value according to the first signal a n and adjusting a voltage value according to the second signal P n , And a Gilbert cell for converting the differential signal into a single signal and outputting the converted signal. 제7항에 있어서, 상기 광대역 실시간 지연회로는
상기 아날로그 FIR 필터를 구성하는 단위 지연셀(unit delay cell)들의 수를 조절하여 시간 지연(time delay)을 결정하는 것을 특징으로 하는 광대역 실시간 시간 지연회로.8. The method of claim 7, wherein the broadband real time delay circuit
Wherein the time delay is determined by adjusting the number of unit delay cells constituting the analog FIR filter. 직렬로 연결된 n(n은 자연수)개의 단위 지연셀(unit delay cell)을 포함하고, 출력 신호의 크기 및 극성 조절이 가능한 아날로그 FIR 필터를 이용한 광대역 실시간 시간 지연 방법에 있어서,
상기 아날로그 FIR 필터로 입력되는 신호가 상기 단위 지연셀들을 거치면서 시간 지연되는 시간지연 단계;
상기 아날로그 FIR 필터의 입력라인에 연결된 제1 시간 지연 셀(Time delay cell)과 상기 아날로그 FIR 필터의 출력라인에 연결된 제2 시간 지연 셀(Time delay cell)을 구성으로 갖는 상기 단위 지연셀들 각각으로 서로 다르게 입력되는 제1 및 제2 신호(an, Pn)에 의거하여, 상기 단위 지연셀들 각각에서 지연 출력되는 신호의 크기 및 극성을 결정하는 출력 신호의 특성 결정 단계; 및
상기 단위 지연셀들 각각에서 출력되는 신호들을 모두 합산하여 출력하는 합산 단계를 포함하는 것을 특징으로 하는 광대역 실시간 시간 지연 방법.A wideband real-time time delay method using an analog FIR filter including n (n is a natural number) unit delay cells connected in series and capable of controlling the size and polarity of an output signal,
A time delay step of delaying a signal input to the analog FIR filter through the unit delay cells;
A first delay cell connected to an input line of the analog FIR filter and a second delay cell connected to an output line of the analog FIR filter, Determining a magnitude and a polarity of a signal delayed in each of the unit delay cells based on the first and second signals a n and P n input differently; And
And summing all the signals output from each of the unit delay cells and outputting the sum. 제14항에 있어서, 상기 시간 지연단계는
상기 아날로그 FIR 필터로 입력되는 신호가 상기 단위 지연셀들 각각을 거칠 때마다 해당 시간 지연된 신호를 출력하는 것을 특징으로 하는 광대역 실시간 시간 지연 방법.15. The method of claim 14, wherein the delaying step
And outputting a time delayed signal whenever a signal input to the analog FIR filter passes through each of the unit delay cells. 제14항에 있어서, 상기 출력 신호의 특성 결정 단계는
상기 시간지연 단계에서 지연 출력되는 싱글(single) 신호를 차동(differential) 신호로 변환시키는 제1 변환 단계;
상기 제1 신호(an)에 따라 전류값을 조절하여 상기 차동(differential) 신호의 크기를 조절하고, 상기 제2 신호(Pn)에 따라 전압값을 조절하여 상기 차동(differential) 신호의 극성을 조절하는 차동 신호 조절 단계; 및
상기 차동(differential) 신호를 다시 싱글(single) 신호로 변환하는 단계를 포함하는 것을 특징으로 하는 광대역 실시간 시간 지연 방법.

15. The method of claim 14, wherein determining the characteristics of the output signal comprises:
A first conversion step of converting a single signal delayed in the time delay step into a differential signal;
And a controller for controlling a magnitude of the differential signal by adjusting a current value according to the first signal a n and adjusting a voltage value according to the second signal P n , A differential signal adjusting step of adjusting a differential signal; And
And converting the differential signal into a single signal again.

KR1020170182489A 2017-12-28 2017-12-28 Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same KR101992406B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170182489A KR101992406B1 (en) 2017-12-28 2017-12-28 Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170182489A KR101992406B1 (en) 2017-12-28 2017-12-28 Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same

Publications (1)

Publication Number Publication Date
KR101992406B1 true KR101992406B1 (en) 2019-06-24

Family

ID=67056024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170182489A KR101992406B1 (en) 2017-12-28 2017-12-28 Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same

Country Status (1)

Country Link
KR (1) KR101992406B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121139A (en) * 1995-08-22 1997-05-06 Hewlett Packard Co <Hp> Analog filter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121139A (en) * 1995-08-22 1997-05-06 Hewlett Packard Co <Hp> Analog filter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
F.Hu et al., "A 1-20 GHz 400 ps True-Time Delay With Small Delay Error in 0.13m CMOS for Broadband Phased Array Antennas," in Microwave Symposium(IMS), 2015 IEEE MTT-S International, pp. 1-3

Similar Documents

Publication Publication Date Title
US7301391B2 (en) Filtering variable offset amplifier
US9654310B1 (en) Analog delay cell and tapped delay line comprising the analog delay cell
JP5098617B2 (en) Pre-emphasis circuit
US7372330B2 (en) Variable gain amplifier
US20060192618A1 (en) Programmable gain amplifier and method
US7323931B2 (en) System and method for operating a feedback network
Channumsin et al. Single-input four-output voltage-mode universal filter using single DDCCTA
EP0278534B1 (en) Broadband phase shifter
US8138851B2 (en) High bandwidth programmable transmission line equalizer
Pennisi et al. Avoiding the gain-bandwidth trade off in feedback amplifiers
TWI533601B (en) Low-noise amplifier and method of amplifying single-ended input signal to differential output signal using the same
US9703991B2 (en) Discrete time current multiplier circuit
Zhao et al. Realization of wavelet transform using switched-current filters
CN113016138A (en) PWM modulator having chopped triangular wave PWM quantizer and quantizer with controllable analog gain and multiple non-ideal gains whose influence characteristics can be calibrated
KR101992406B1 (en) Analog finite impulse response filter, apparatus and method for delaying wideband true time using the same
US11114991B2 (en) Analog front-end circuit for conditioning a sensor signal
CN115865018A (en) Variable gain amplifier
Singthong et al. Electronically controllable first-order current-mode allpass filter using CCCIIs and its application
Tola et al. Current mode high-frequency KHN filter employing differential class AB log domain integrator
US9252715B2 (en) System and method for adaptive linearization of RF amplifiers
Zhao et al. Switched-current filter structure for synthesizing arbitrary characteristics based on follow-the-leader feedback configuration
Yu et al. A power supply error correction method for single-ended digital audio class D amplifiers
JP2006313958A (en) Pwm signal generator, pwm signal generating apparatus, and digital amplifier
US8369817B2 (en) Analog FIR filter
Chen et al. Voltage-mode multifunction filter with single input and three outputs based on single plus-type DVCC

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant