JP5277918B2 - Surge absorber and manufacturing method thereof - Google Patents

Surge absorber and manufacturing method thereof Download PDF

Info

Publication number
JP5277918B2
JP5277918B2 JP2008314183A JP2008314183A JP5277918B2 JP 5277918 B2 JP5277918 B2 JP 5277918B2 JP 2008314183 A JP2008314183 A JP 2008314183A JP 2008314183 A JP2008314183 A JP 2008314183A JP 5277918 B2 JP5277918 B2 JP 5277918B2
Authority
JP
Japan
Prior art keywords
discharge
surge absorber
ceramic substrate
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008314183A
Other languages
Japanese (ja)
Other versions
JP2010140702A (en
Inventor
亨 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008314183A priority Critical patent/JP5277918B2/en
Publication of JP2010140702A publication Critical patent/JP2010140702A/en
Application granted granted Critical
Publication of JP5277918B2 publication Critical patent/JP5277918B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surge suppressor capable of restraining the exfoliation of the discharge layer, and to provide a manufacturing method for the suppressor. <P>SOLUTION: A discharge electrode 14a is provided on a ceramic base board 12. A discharge electrode 14b is provided on the ceramic base board 12 so as to oppose the discharge electrode 14a via a gap G for discharge. A discharge layer 16 is an insulation layer with powder of a conductive material mixed in and is provided on the ceramic base board 12 so as to cover the gap G. A ceramic base board 18 is provided in opposition to the ceramic base board 12 with the interposition of the discharge layer 16. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、サージアブソーバ及びその製造方法に関し、より特定的には、１対の放電電極を備えたサージアブソーバ及びその製造方法に関する。   The present invention relates to a surge absorber and a manufacturing method thereof, and more particularly to a surge absorber including a pair of discharge electrodes and a manufacturing method thereof.

従来のサージアブソーバとして、例えば、特許文献１に記載のサージアブソーバが知られている。該サージアブソーバでは、基板の主面に凹部が設けられ、導電性粉末が混合された樹脂（以下、放電層と称す）が、該凹部に充填されている。そして、１対の放電電極が、放電用の隙間を介して対向するように基板上に設けられている。該放電用の隙間は、放電層上に位置している。   As a conventional surge absorber, for example, a surge absorber described in Patent Document 1 is known. In the surge absorber, a recess is provided on the main surface of the substrate, and the recess is filled with a resin mixed with conductive powder (hereinafter referred to as a discharge layer). A pair of discharge electrodes are provided on the substrate so as to face each other with a gap for discharge. The discharge gap is located on the discharge layer.

特許文献１に記載のサージアブソーバでは、１対の放電電極間に所定値以上の大きさの電圧が印加された場合には、放電電極間において前記放電層を介して放電が発生する。これにより、サージアブソーバは、過大な電流が後段の回路に流れることを防止している。   In the surge absorber described in Patent Document 1, when a voltage having a magnitude greater than or equal to a predetermined value is applied between a pair of discharge electrodes, a discharge is generated between the discharge electrodes via the discharge layer. As a result, the surge absorber prevents an excessive current from flowing to the subsequent circuit.

ところで、放電時には、放電エネルギーにより前記隙間が高温状態となり、放電層の導電性粉末が蒸発することがある。このように導電性粉末が蒸発すると、放電層は、膨張して基板から剥離しようとする。このような剥離を防止するために、特許文献１に記載のサージアブソーバでは、放電層及び放電電極を覆うように、エポキシ樹脂からなる保護層が設けられている。   By the way, at the time of discharge, the gap may become a high temperature state due to discharge energy, and the conductive powder in the discharge layer may evaporate. When the conductive powder evaporates in this way, the discharge layer expands and tends to peel from the substrate. In order to prevent such peeling, the surge absorber described in Patent Document 1 is provided with a protective layer made of an epoxy resin so as to cover the discharge layer and the discharge electrode.

しかしながら、特許文献１に記載のサージアブソーバでは、依然として、放電層の剥離の問題が存在する。より詳細には、エポキシ樹脂からなる保護層は、十分な機械的強度を有していない。そのため、実装時に吸着ノズルが衝突することによって、該保護層にクラックが発生するおそれがある。このようなクラックの発生は、保護層の強度を低下させる。そして、繰り返しの放電によって、保護層が放電層に圧迫されて破損し、その結果、放電層が基板から剥離してしまう。
特開２００３−２９７５２４号公報 However, the surge absorber described in Patent Document 1 still has a problem of peeling of the discharge layer. More specifically, the protective layer made of an epoxy resin does not have sufficient mechanical strength. Therefore, there is a possibility that cracks may occur in the protective layer due to collision of the suction nozzle during mounting. Generation | occurrence | production of such a crack reduces the intensity | strength of a protective layer. Then, the protective layer is pressed and damaged by the repeated discharge, and as a result, the discharge layer is peeled off from the substrate.
JP 2003-297524 A

そこで、本発明の目的は、放電層の剥離が生じることを抑制できるサージアブソーバ及びその製造方法を提供することである。   Then, the objective of this invention is providing the surge absorber which can suppress that peeling of a discharge layer arises, and its manufacturing method.

本発明の一形態に係るサージアブソーバは、第１のセラミック基板と、前記第１のセラミック基板上に設けられている第１の放電電極と、前記第１の放電電極と放電用の隙間を介して対向するように、前記第１のセラミック基板上に設けられている第２の放電電極と、導電性材料の粉末が混合された絶縁層であって、前記隙間を覆うように前記第１のセラミック基板上に設けられている絶縁層と、前記絶縁層を挟んで前記第１のセラミック基板と対向するように設けられている第２のセラミック基板と、を備えており、前記第１のセラミック基板、前記第２のセラミック基板及び前記絶縁層は、該第１のセラミック基板の法線方向から平面視したときに、同じ形状を有し、かつ、各外縁が一致するように重ねられていること、を特徴とする。 A surge absorber according to an aspect of the present invention includes a first ceramic substrate, a first discharge electrode provided on the first ceramic substrate, and a gap for discharge from the first discharge electrode. And a second discharge electrode provided on the first ceramic substrate and an insulating layer mixed with a powder of a conductive material so as to cover the gap. an insulating layer provided on a ceramic substrate provided with a second ceramic substrate which is provided so as to face the first ceramic substrate sandwiching the insulating layer, the first ceramic The substrate, the second ceramic substrate, and the insulating layer have the same shape when viewed in plan from the normal direction of the first ceramic substrate, and are overlapped so that their outer edges coincide. It is characterized by this.

本発明の一形態に係るサージアブソーバの製造方法は、第１の放電電極、及び、該第１の放電電極と放電用の隙間を介して対向する第２の放電電極を第１のセラミックマザー基板上に形成する工程と、導電性材料の粉末が混合された絶縁材料からなる絶縁層を、前記隙間を覆うように前記第１のセラミックマザー基板上に形成する工程と、前記絶縁層を挟んで前記第１のセラミックマザー基板と対向するように第２のセラミックマザー基板を積層する工程と、前記第１のセラミックマザー基板及び第２のセラミックマザー基板をカットする工程と、を備えており、前記カット工程において得られる第１のセラミック基板、第２のセラミック基板及び絶縁層は、該第１のセラミック基板の法線方向から平面視したときに、同じ形状を有し、かつ、各外縁が一致するように重ねられていること、を特徴とする。 A method of manufacturing a surge absorber according to an aspect of the present invention includes a first ceramic mother substrate including a first discharge electrode and a second discharge electrode opposed to the first discharge electrode via a discharge gap. Forming an insulating layer made of an insulating material mixed with a powder of a conductive material on the first ceramic mother substrate so as to cover the gap; and sandwiching the insulating layer comprises laminating a second ceramic mother substrates so as to face the first ceramic mother substrates, a step of cutting said first ceramic mother substrate and the second ceramic mother substrates, the said The first ceramic substrate, the second ceramic substrate, and the insulating layer obtained in the cutting step have the same shape when viewed in plan from the normal direction of the first ceramic substrate, and That it is stacked such that each outer edge coincides, characterized.

本発明によれば、放電層の剥離が生じることを抑制できる。   According to this invention, it can suppress that peeling of a discharge layer arises.

以下に本発明の実施形態に係るサージアブソーバ及びその製造方法について説明する。   Hereinafter, a surge absorber and a manufacturing method thereof according to an embodiment of the present invention will be described.

（第１の実施形態）
（サージアブソーバの構成）
以下、本発明の第１の実施形態に係るサージアブソーバ１０について図面を参照しながら説明する。図１（ａ）は、第１の実施形態に係るサージアブソーバ１０を上方から平面視した構成図である。図１（ｂ）は、図１（ａ）のサージアブソーバ１０のＡ−Ａにおける断面構造図である。図１（ｃ）は、サージアブソーバ１０を下方から平面視した構成図である。以下、サージアブソーバ１０の主面に垂直な方向をｚ軸方向と定義し、サージアブソーバ１０の長辺に沿った方向をｘ軸方向と定義し、サージアブソーバ１０の短辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。なお、図１において、点線で示した構成は、サージアブソーバ１０の内部に隠れていることを示している。 (First embodiment)
(Surge absorber configuration)
Hereinafter, a surge absorber 10 according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1A is a configuration diagram of the surge absorber 10 according to the first embodiment viewed from above. FIG. 1B is a cross-sectional structural view taken along line AA of the surge absorber 10 of FIG. FIG.1 (c) is the block diagram which looked at the surge absorber 10 planarly from the downward direction. Hereinafter, the direction perpendicular to the main surface of the surge absorber 10 is defined as the z-axis direction, the direction along the long side of the surge absorber 10 is defined as the x-axis direction, and the direction along the short side of the surge absorber 10 is defined as y. It is defined as the axial direction. The x axis, the y axis, and the z axis are orthogonal to each other. In FIG. 1, the configuration indicated by the dotted line indicates that it is hidden inside the surge absorber 10.

図１に示すように、サージアブソーバ１０は、セラミック基板１２、放電電極１４ａ，１４ｂ、放電層１６、セラミック基板１８及び外部電極２２ａ，２２ｂを備えている。   As shown in FIG. 1, the surge absorber 10 includes a ceramic substrate 12, discharge electrodes 14a and 14b, a discharge layer 16, a ceramic substrate 18 and external electrodes 22a and 22b.

セラミック基板１２は、例えば、アルミナからなる長方形状の絶縁性基板である。放電電極１４ａは、セラミック基板１２のｚ軸方向の正方向側の主面上において、セラミック基板１２のｘ軸方向の負方向側の短辺から該セラミック基板１２の中央部近傍までｘ軸方向に延在している。放電電極１４ｂは、セラミック基板１２のｚ軸方向の正方向側の主面上において、セラミック基板１２のｘ軸方向の正方向側の短辺から該セラミック基板１２の中央部近傍までｘ軸方向に延在している。放電電極１４ａと放電電極１４ｂとは、セラミック基板１２の中央部近傍において、放電用の隙間Ｇを介して対向している。放電電極１４ａ，１４ｂは、導電性に優れた金属、例えばＡｕ，Ａｇ，Ｐｄ，Ｃｕ，Ａｌあるいはこれらの合金等により構成されている。また、放電用の隙間Ｇは、５μｍ以上１５μｍ以下の大きさが好ましい。   The ceramic substrate 12 is a rectangular insulating substrate made of alumina, for example. The discharge electrode 14a is arranged in the x-axis direction from the short side of the ceramic substrate 12 on the negative side in the x-axis direction to the vicinity of the center of the ceramic substrate 12 on the main surface on the positive direction side in the z-axis direction of the ceramic substrate 12. It is extended. The discharge electrode 14b extends in the x-axis direction from the short side of the ceramic substrate 12 on the positive side in the x-axis direction to the vicinity of the center of the ceramic substrate 12 on the main surface on the positive direction side in the z-axis direction. It is extended. The discharge electrode 14a and the discharge electrode 14b are opposed to each other through a discharge gap G in the vicinity of the center portion of the ceramic substrate 12. The discharge electrodes 14a and 14b are made of a metal having excellent conductivity, such as Au, Ag, Pd, Cu, Al, or an alloy thereof. The discharge gap G is preferably 5 μm or more and 15 μm or less.

放電層１６は、例えば、ポリイミド・シリコン樹脂等の絶縁性の樹脂に導電性微粉末を混合したものであり、放電用の隙間Ｇを覆うようにセラミック基板１２のｚ軸方向の正方向側の主面上に設けられている。本実施形態では、放電層１６は、ｚ軸方向から平面視したときに、セラミック基板１２と同じ形状を有し、かつ、各外縁が一致するようにセラミック基板１２に重ねられている。放電層１６は、通常では、高いインピーダンスを有しているが、放電電極１４ａと放電電極１４ｂとの間に静電気等の非常に高い電圧が印加されると、導電性微粉末間で放電が発生して低インピーダンス状態となる。なお、放電層１６としては、ポリイミド・シリコン樹脂以外に、不飽和ポリエステル、メラミン樹脂、ユリア樹脂、ポリアセタール、ＰＴＦＥ等が用いられる。   The discharge layer 16 is obtained by mixing conductive fine powder with an insulating resin such as polyimide / silicone resin, and on the positive side in the z-axis direction of the ceramic substrate 12 so as to cover the gap G for discharge. It is provided on the main surface. In the present embodiment, the discharge layer 16 has the same shape as the ceramic substrate 12 when viewed in plan from the z-axis direction, and is overlaid on the ceramic substrate 12 so that the outer edges thereof coincide. The discharge layer 16 usually has a high impedance, but when a very high voltage such as static electricity is applied between the discharge electrode 14a and the discharge electrode 14b, a discharge occurs between the conductive fine powders. As a result, a low impedance state is obtained. As the discharge layer 16, other than polyimide / silicon resin, unsaturated polyester, melamine resin, urea resin, polyacetal, PTFE or the like is used.

セラミック基板１８は、例えば、アルミナからなる長方形状の絶縁性基板である。セラミック基板１８は、放電層１６を挟んでセラミック基板１２と対向するように設けられている。本実施形態では、セラミック基板１８は、ｚ軸方向から平面視したときに、セラミック基板１２と同じ形状を有し、かつ、各外縁が一致するようにセラミック基板１２に重ねられている。これにより、セラミック基板１８は、放電層１６を覆って保護している。   The ceramic substrate 18 is a rectangular insulating substrate made of alumina, for example. The ceramic substrate 18 is provided so as to face the ceramic substrate 12 with the discharge layer 16 interposed therebetween. In the present embodiment, the ceramic substrate 18 has the same shape as the ceramic substrate 12 when viewed in plan from the z-axis direction, and is superposed on the ceramic substrate 12 so that the outer edges coincide with each other. Thereby, the ceramic substrate 18 covers and protects the discharge layer 16.

外部電極２２ａは、図１（ｂ）に示すように、セラミック基板１２、放電層１６及びセラミック基板１８のｘ軸方向の負方向側の側面を覆うように設けられており、放電電極１４ａと接続されている。また、外部電極２２ａは、図１（ｂ）に示すように、セラミック基板１２のｚ軸方向の負方向側の主面及びセラミック基板１８のｚ軸方向の正方向側の主面に対しても折り返して設けられている。また、外部電極２２ｂは、図１（ｂ）に示すように、セラミック基板１２、放電層１６及びセラミック基板１８のｘ軸方向の正方向側の側面を覆うように設けられており、放電電極１４ｂと接続されている。また、外部電極２２ｂは、図１（ｂ）に示すように、セラミック基板１２のｚ軸方向の負方向側の主面及びセラミック基板１８のｚ軸方向の正方向側の主面に対しても折り返して設けられている。外部電極２２ａ，２２ｂは、サージアブソーバ１０が回路基板に実装される際に、回路基板上のランドに接触する。   As shown in FIG. 1B, the external electrode 22a is provided so as to cover the side surface on the negative side in the x-axis direction of the ceramic substrate 12, the discharge layer 16, and the ceramic substrate 18, and is connected to the discharge electrode 14a. Has been. Further, as shown in FIG. 1B, the external electrode 22a is also applied to the main surface of the ceramic substrate 12 on the negative direction side in the z-axis direction and the main surface of the ceramic substrate 18 on the positive direction side in the z-axis direction. It is provided by folding. Further, as shown in FIG. 1B, the external electrode 22b is provided so as to cover the side surface of the ceramic substrate 12, the discharge layer 16, and the ceramic substrate 18 on the positive side in the x-axis direction, and the discharge electrode 14b. Connected with. Further, as shown in FIG. 1B, the external electrode 22b is also applied to the main surface of the ceramic substrate 12 on the negative direction side in the z-axis direction and the main surface of the ceramic substrate 18 on the positive direction side in the z-axis direction. It is provided by folding. The external electrodes 22a and 22b are in contact with lands on the circuit board when the surge absorber 10 is mounted on the circuit board.

（サージアブソーバの製造方法）
以上のように構成されたサージアブソーバ１０について、以下に図面を参照しながらその製造方法について説明する。図２ないし図４は、サージアブソーバ１０の製造時における斜視図である。 (Surge absorber manufacturing method)
About the surge absorber 10 comprised as mentioned above, the manufacturing method is demonstrated referring drawings below. 2 to 4 are perspective views of the surge absorber 10 when it is manufactured.

まず、アルミナなどからなるマザー基板１１２を準備する。マザー基板１１２は、カットされる前のセラミック基板１２の集合体である。次に、図２に示すように、該マザー基板１１２のｚ軸方向の正方向側の主面上に、Ａｕ，Ａｇ，Ｐｄ，Ｃｕ，Ａｌやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法により塗布したり、或いは、蒸着法やめっき法により成膜したりした後にフォトリソグラフィ、エッチングなどの方法を用いて、放電電極１４ａ，１４ｂを形成する。放電電極１４ａ，１４ｂは、放電用の隙間Ｇを介して対向するように形成される。   First, a mother substrate 112 made of alumina or the like is prepared. The mother substrate 112 is an aggregate of the ceramic substrates 12 before being cut. Next, as shown in FIG. 2, on the main surface on the positive side in the z-axis direction of the mother substrate 112, a conductive paste mainly composed of Au, Ag, Pd, Cu, Al, or an alloy thereof. Is applied by screen printing or deposited by vapor deposition or plating, and then discharge electrodes 14a and 14b are formed using a method such as photolithography or etching. The discharge electrodes 14a and 14b are formed so as to face each other with a gap G for discharge.

次に、図３に示すように、放電用の隙間Ｇを覆うようにマザー放電層１１６をマザー基板１１２上に形成する。マザー放電層１１６は、カットされる前の放電層１６の集合体である。本実施形態では、熱硬化性シリコン樹脂や合成樹脂等に導電性微粉末を混入したペースト状の過渡電圧保護材料を、スクリーン印刷やスピンコーター等によってマザー基板１１２の主面を全て覆うように塗布し、これを乾燥硬化する。なお、マザー放電層１１６は、例えば、過渡電圧保護材料からなるシートが貼り付けられることによって形成されてもよい。   Next, as shown in FIG. 3, a mother discharge layer 116 is formed on the mother substrate 112 so as to cover the discharge gap G. The mother discharge layer 116 is an aggregate of the discharge layer 16 before being cut. In this embodiment, a paste-like transient voltage protective material in which conductive fine powder is mixed in a thermosetting silicone resin or a synthetic resin is applied so as to cover the entire main surface of the mother substrate 112 by screen printing or a spin coater. This is dried and cured. The mother discharge layer 116 may be formed, for example, by attaching a sheet made of a transient voltage protection material.

次に、図４に示すように、マザー放電層１１６を挟んでマザー基板１１２と対向するようにマザー基板１１８を積層する。マザー基板１１８は、カットされる前のセラミック基板１８の集合体である。この際、マザー基板１１８を加熱しながらマザー放電層１１６に対して所定の時間だけ押し付ける。これにより、マザー放電層１１６は、熱によって硬化し、マザー基板１１２、マザー放電層１１６及びマザー基板１１８は、一体化される。   Next, as illustrated in FIG. 4, a mother substrate 118 is stacked so as to face the mother substrate 112 with the mother discharge layer 116 interposed therebetween. The mother substrate 118 is an aggregate of the ceramic substrates 18 before being cut. At this time, the mother substrate 118 is pressed against the mother discharge layer 116 for a predetermined time while being heated. Accordingly, the mother discharge layer 116 is cured by heat, and the mother substrate 112, the mother discharge layer 116, and the mother substrate 118 are integrated.

マザー基板１１８の圧着が完了したら、図２ないし図４の点線に沿ってマザー基板１１２、マザー放電層１１６及びマザー基板１１８をダイサーによってカットする。次に、カットして得られたサージアブソーバ１０の中間生成体のｘ軸方向の両側面に対して、浸漬法等の方法により主成分が例えば銀である電極ペーストが塗布及び焼き付けされることにより、図１に示す外部電極２２ａ，２２ｂとなるべき銀電極が形成される。   When the bonding of the mother substrate 118 is completed, the mother substrate 112, the mother discharge layer 116, and the mother substrate 118 are cut by a dicer along the dotted lines in FIGS. Next, an electrode paste whose main component is, for example, silver is applied and baked on both sides in the x-axis direction of the intermediate product of the surge absorber 10 obtained by cutting by a method such as an immersion method. A silver electrode to be the external electrodes 22a and 22b shown in FIG. 1 is formed.

最後に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極２２ａ，２２ｂを形成する。以上の工程を経て、図１に示すようなサージアブソーバ１０が完成する。   Finally, the external electrodes 22a and 22b are formed by performing Ni plating / Sn plating on the surface of the silver electrode. Through the above steps, the surge absorber 10 as shown in FIG. 1 is completed.

（効果）
以上のようなサージアブソーバ１０によれば、以下に説明するように、放電層１６の剥離が生じることを抑制できる。より詳細には、特許文献１に記載のサージアブソーバでは、放電層の保護層としてエポキシ樹脂からなる層が用いられている。エポキシ樹脂は、７０〜１００ＭＰａ程度の曲げ強さ及び２〜５ＧＰａ程度のヤング率を有している。しかしながら、この程度の機械的強度では、実装時において吸着ノズルが衝突した際に、保護層にクラックが生じるおそれがある。そして、このようなクラックは、放電層の剥離を招く。 (effect)
According to the surge absorber 10 as described above, it is possible to suppress the peeling of the discharge layer 16 as described below. More specifically, in the surge absorber described in Patent Document 1, a layer made of an epoxy resin is used as a protective layer for the discharge layer. The epoxy resin has a bending strength of about 70 to 100 MPa and a Young's modulus of about 2 to 5 GPa. However, with this degree of mechanical strength, there is a possibility that a crack will occur in the protective layer when the suction nozzle collides during mounting. And such a crack causes peeling of a discharge layer.

これに対して、サージアブソーバ１０では、放電層１６の保護層として、セラミック基板１８が用いられている。セラミック基板１８は、例えば、アルミナにより作製された場合には、２００〜３００ＭＰａ程度の曲げ強さ及び２５０〜４００ＧＰａ程度のヤング率を有している。したがって、セラミック基板１８は、エポキシ樹脂からなる保護層に比べて、はるかに大きな機械強度を有している。そのため、実装時において、吸着ノズルが衝突したとしても、エポキシ樹脂からなる保護層に比べてセラミック基板１８にはクラックが発生しにくい。したがって、サージアブソーバ１０では、放電層１６の剥離が発生することが抑制される。   On the other hand, in the surge absorber 10, a ceramic substrate 18 is used as a protective layer for the discharge layer 16. For example, when the ceramic substrate 18 is made of alumina, the ceramic substrate 18 has a bending strength of about 200 to 300 MPa and a Young's modulus of about 250 to 400 GPa. Therefore, the ceramic substrate 18 has much greater mechanical strength than the protective layer made of epoxy resin. Therefore, even when the suction nozzle collides during mounting, cracks are less likely to occur in the ceramic substrate 18 than the protective layer made of epoxy resin. Therefore, in the surge absorber 10, the occurrence of peeling of the discharge layer 16 is suppressed.

更に、サージアブソーバ１０によれば、以下に説明するように、後段に接続された回路等を十分に保護することができる。より詳細には、特許文献１に記載のサージアブソーバでは、エポキシ樹脂からなる保護層は、放電用の隙間及びその周囲にのみ設けられている。そのため、保護層は、十分な面積を持って基板に密着しているとはいえなかった。ここで、放電時に、放電エネルギーにより前記隙間が高温状態となり、放電層の導電性粉末が蒸発することがある。このように導電性粉末が蒸発すると、放電層は、膨張して基板から剥離しようとする。したがって、特許文献１に記載のサージアブソーバのように、放電層は、十分な面積を持って基板に密着していない場合には、容易に基板から剥離してしまう。このように、放電層が剥離してしまうと、放電時において放電電極に印加される電圧が、上昇してしまう。その結果、サージアブソーバの後段に接続された回路等に規定値以上の電圧が印加されてしまい、該後段に接続された回路等が十分に保護されない。   Furthermore, according to the surge absorber 10, as will be described below, it is possible to sufficiently protect circuits and the like connected to the subsequent stage. More specifically, in the surge absorber described in Patent Document 1, the protective layer made of an epoxy resin is provided only in the discharge gap and its periphery. Therefore, it cannot be said that the protective layer has a sufficient area and is in close contact with the substrate. Here, at the time of discharge, the gap may become a high temperature state due to discharge energy, and the conductive powder in the discharge layer may evaporate. When the conductive powder evaporates in this way, the discharge layer expands and tends to peel from the substrate. Therefore, like the surge absorber described in Patent Document 1, when the discharge layer has a sufficient area and is not in close contact with the substrate, it is easily peeled off from the substrate. Thus, when the discharge layer is peeled off, the voltage applied to the discharge electrode during discharge increases. As a result, a voltage higher than a specified value is applied to a circuit or the like connected to the subsequent stage of the surge absorber, and the circuit or the like connected to the subsequent stage is not sufficiently protected.

一方、サージアブソーバ１０では、放電層１６は、セラミック基板１２の全面に設けられている。したがって、サージアブソーバ１０の放電層１６は、繰り返しの放電によっても、特許文献１に記載のサージアブソーバの放電層に比べてセラミック基板１２から剥離しにくい。そのため、サージアブソーバ１０によれば、後段に接続された回路等を十分に保護することができる。   On the other hand, in the surge absorber 10, the discharge layer 16 is provided on the entire surface of the ceramic substrate 12. Therefore, the discharge layer 16 of the surge absorber 10 is less likely to be peeled off from the ceramic substrate 12 than the discharge layer of the surge absorber described in Patent Document 1 even by repeated discharge. Therefore, according to the surge absorber 10, it is possible to sufficiently protect the circuit and the like connected to the subsequent stage.

また、サージアブソーバ１０では、以下に説明するように、実装不良が発生しにくい。より詳細には、特許文献１に記載のサージアブソーバでは、上面には、外部電極の凹凸に加えて、放電電極による凹凸が存在する。一方、サージアブソーバ１０では、ｚ軸方向の正方向側の主面には、外部電極２２ａ，２２ｂによる凹凸しか存在しない。よって、サージアブソーバ１０では、特許文献１に記載のサージアブソーバに比べて、実装時に段差によって吸着ノズルの吸着位置がずれてしまうことが低減される。その結果、サージアブソーバ１０の実装不良が低減される。   Further, in the surge absorber 10, as described below, mounting defects are unlikely to occur. More specifically, in the surge absorber described in Patent Document 1, irregularities due to the discharge electrode exist on the upper surface in addition to the irregularities of the external electrode. On the other hand, in the surge absorber 10, there are only irregularities due to the external electrodes 22a and 22b on the main surface on the positive side in the z-axis direction. Therefore, in the surge absorber 10, as compared with the surge absorber described in Patent Document 1, it is reduced that the suction position of the suction nozzle is shifted due to a step during mounting. As a result, mounting failure of the surge absorber 10 is reduced.

また、サージアブソーバ１０では、以下に説明するように、製造コストを増大させることなく、ｚ軸方向の正方向側の主面の平坦度を高く保つことが可能である。より詳細には、例えば、サージアブソーバにおいて、放電用の隙間を覆うように放電層が形成された場合には、サージアブソーバの上面を平坦に保つために、放電層の上面を平坦にする必要がある。そのため、放電の隙間を囲む土手を形成して、該土手の内部に放電層となる樹脂を滴下するタイプのサージアブソーバが提案されている（例えば、特開２００１−２３００４６号公報参照）。しかしながら、このようなサージアブソーバでは、土手の形成などのために製造コストが増大し、更に、構造が複雑化するため歩留まりも低下してしまう。   In the surge absorber 10, the flatness of the main surface on the positive direction side in the z-axis direction can be kept high without increasing the manufacturing cost, as will be described below. More specifically, for example, in a surge absorber, when a discharge layer is formed so as to cover a discharge gap, it is necessary to flatten the top surface of the discharge layer in order to keep the top surface of the surge absorber flat. is there. Therefore, a surge absorber of a type in which a bank surrounding a discharge gap is formed and a resin serving as a discharge layer is dropped inside the bank has been proposed (see, for example, JP-A-2001-230046). However, in such a surge absorber, the manufacturing cost increases due to the formation of a bank and the structure is complicated, and the yield is also reduced.

一方、サージアブソーバ１０では、セラミック基板１２，１８により放電層１６を挟むという簡単な構成によって、ｚ軸方向の正方向側の主面の平坦度を高くしている。そのため、サージアブソーバ１０では、土手などを形成するタイプのサージアブソーバに比べて、製造コストを抑制できると共に、歩留まりを向上させることができる。   On the other hand, in the surge absorber 10, the flatness of the main surface on the positive side in the z-axis direction is increased by a simple configuration in which the discharge layer 16 is sandwiched between the ceramic substrates 12 and 18. Therefore, the surge absorber 10 can suppress the manufacturing cost and improve the yield as compared with the type of surge absorber that forms a bank or the like.

また、サージアブソーバ１０では、図１に示すようにセラミック基板１２の構造とセラミック基板１８の構造とを同じにすることにより、サージアブソーバ１０の表裏を識別する必要がなくなる。その結果、サージアブソーバ１０を実装する際に、該サージアブソーバ１０の方向を認識する必要がなくなる。   Further, in the surge absorber 10, it is not necessary to identify the front and back of the surge absorber 10 by making the structure of the ceramic substrate 12 and the structure of the ceramic substrate 18 the same as shown in FIG. 1. As a result, it is not necessary to recognize the direction of the surge absorber 10 when the surge absorber 10 is mounted.

（第２の実施形態）
ところで、第１の実施形態に係るサージアブソーバ１０では、セラミック基板１２は、アルミナ等からなる基板であり、内部に回路素子等は含まれていなかった。しかしながら、セラミック基板１２の代わりに、コイル等の回路素子を含んだセラミック積層体（以下、単に積層体と呼ぶ）が用いられてもよい。以下に、第２の実施形態に係るサージアブソーバ１０ａについて、図面を参照しながら説明する。 (Second Embodiment)
By the way, in the surge absorber 10 according to the first embodiment, the ceramic substrate 12 is a substrate made of alumina or the like, and no circuit element or the like is included therein. However, instead of the ceramic substrate 12, a ceramic laminate including a circuit element such as a coil (hereinafter simply referred to as a laminate) may be used. Below, the surge absorber 10a which concerns on 2nd Embodiment is demonstrated, referring drawings.

図５は、第２の実施形態に係るサージアブソーバ１０ａの外観斜視図である。図６は、第２の実施形態に係るサージアブソーバ１０ａの本体４２の分解斜視図である。以下、サージアブソーバ１０ａの積層方向をｚ軸方向と定義し、サージアブソーバ１０ａの長辺に沿った方向をｘ軸方向と定義し、サージアブソーバ１０ａの短辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。   FIG. 5 is an external perspective view of the surge absorber 10a according to the second embodiment. FIG. 6 is an exploded perspective view of the main body 42 of the surge absorber 10a according to the second embodiment. Hereinafter, the stacking direction of the surge absorber 10a is defined as the z-axis direction, the direction along the long side of the surge absorber 10a is defined as the x-axis direction, and the direction along the short side of the surge absorber 10a is defined as the y-axis direction. To do. The x axis, the y axis, and the z axis are orthogonal to each other.

本実施形態に係るサージアブソーバ１０ａは、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）対策用に用いられるコモンモードチョークコイルを内蔵しており、例えば、差動伝送回路のノイズ発生を抑制するために用いられる。   The surge absorber 10a according to the present embodiment incorporates a common mode choke coil used for EMI (Electro Magnetic Interference) countermeasures, and is used, for example, to suppress noise generation in a differential transmission circuit.

図５及び図６に示すように、サージアブソーバ１０ａは、本体４２、外部電極４４ａ〜４４ｄ及びグランド電極４６ａ，４６ｂを備えている。また、本体４２は、直方体状をなしており、積層体４３、放電層４５及びセラミック基板４７が積層されてなる。   As shown in FIGS. 5 and 6, the surge absorber 10a includes a main body 42, external electrodes 44a to 44d, and ground electrodes 46a and 46b. The main body 42 has a rectangular parallelepiped shape, and is formed by laminating a laminate 43, a discharge layer 45, and a ceramic substrate 47.

積層体４３は、図６に示すように、コイルＬ１，Ｌ２を内蔵していると共に、磁性体基板５４ａ、絶縁層５２ａ〜５２ｄ及び磁性体基板５４ｂがｚ軸方向に負方向側から正方向側へとこの順に並ぶように積層されることにより構成されている。また、積層体４３のｚ軸方向の正方向側に位置する上面には、放電電極４８ａ〜４８ｄ，５０が設けられている。   As shown in FIG. 6, the laminated body 43 incorporates coils L <b> 1 and L <b> 2, and the magnetic substrate 54 a, the insulating layers 52 a to 52 d, and the magnetic substrate 54 b are in the z-axis direction from the negative direction side to the positive direction side. It is configured by being stacked so that they are arranged in this order. Discharge electrodes 48a to 48d and 50 are provided on the upper surface of the stacked body 43 located on the positive side in the z-axis direction.

絶縁層５２ａ〜５２ｄ及び磁性体基板５４ａ，５４ｂは、ｚ軸方向から平面視したときに同じ大きさ及び形状を有する長方形状をなしている。磁性体基板５４ａ，５４ｂはそれぞれ、絶縁層５２ａ〜５２ｄを挟むように設けられており、フェライト等の磁性体材料により構成されている。また、絶縁層５２ａ〜５２ｄは、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、環状オレフィン樹脂、ベンゾシクロブテン樹脂等の樹脂あるいはＳｉＯ2等のガラス、ガラスセラミックス等が採用される。 The insulating layers 52a to 52d and the magnetic substrates 54a and 54b have a rectangular shape having the same size and shape when viewed in plan from the z-axis direction. The magnetic substrates 54a and 54b are provided so as to sandwich the insulating layers 52a to 52d, and are made of a magnetic material such as ferrite. The insulating layer 52a~52d are polyimide resins, epoxy resins, acrylic resins, cyclic olefin resins, resin or glass such as SiO 2, such as a benzocyclobutene resin, glass ceramic or the like is employed.

コイルＬ１は、コイル電極５６ａ、引き出し電極５８ａ及びビアホール導体ｂ１により構成されている。コイル電極５６ａは、ｚ軸方向の正方向側から平面視したときに、絶縁層５２ｂ上において反時計回りにその中心に向かって旋廻する渦巻状の線状電極である。コイル電極５６ａの一端は、絶縁層５２ｂのｙ軸方向の正方向側の辺に引き出されている。ビアホール導体ｂ１は、絶縁層５２ｂをｚ軸方向に貫通しており、コイル電極５６ａの他端に接続されている。引き出し電極５８ａは、絶縁層５２ａ上においてｙ軸方向に延在している線状電極である。引き出し電極５８ａの一端は、ビアホール導体ｂ１に接続されている。引き出し電極５８ｂの他端は、絶縁層５２ａのｙ軸方向の負方向側の辺に引き出されている。   The coil L1 includes a coil electrode 56a, a lead electrode 58a, and a via hole conductor b1. The coil electrode 56a is a spiral linear electrode that rotates counterclockwise toward the center thereof on the insulating layer 52b when viewed from the positive side in the z-axis direction. One end of the coil electrode 56a is drawn out to the side on the positive side in the y-axis direction of the insulating layer 52b. The via-hole conductor b1 penetrates the insulating layer 52b in the z-axis direction and is connected to the other end of the coil electrode 56a. The lead electrode 58a is a linear electrode extending in the y-axis direction on the insulating layer 52a. One end of the extraction electrode 58a is connected to the via-hole conductor b1. The other end of the extraction electrode 58b is extracted to the side on the negative direction side in the y-axis direction of the insulating layer 52a.

コイルＬ２は、コイル電極５６ｂ、引き出し電極５８ｂ及びビアホール導体ｂ２，ｂ３により構成されている。コイル電極５６ｂは、ｚ軸方向の正方向側から平面視したときに、絶縁層５２ｃ上においてコイル電極５６ａと同じ方向（反時計回り）に旋廻する渦巻状の線状電極である。コイル電極５６ｂの一端は、絶縁層５２ｃのｙ軸方向の正方向側の辺に引き出されている。ビアホール導体ｂ３は、絶縁層５２ｃをｚ軸方向に貫通しており、コイル電極５６ｂの他端に接続されている。ビアホール導体ｂ２は、絶縁層５２ｂをｚ軸方向に貫通しており、ビアホール導体ｂ３と接続されている。引き出し電極５８ｂは、絶縁層５２ａ上においてｙ軸方向に延在している線状電極である。引き出し電極５８ｂの一端は、ビアホール導体ｂ２に接続されている。引き出し電極５８ｂの他端は、絶縁層５２ａのｙ軸方向の負方向側の辺に引き出されている。コイル電極５６ａ，５６ｂ、引き出し電極５８ａ，５８ｂ及びビアホール導体ｂ１〜ｂ３は、導電性に優れた金属、例えばＡｕ，Ａｇ，Ｐｄ，Ｃｕ，Ａｌあるいはこれらの合金等により構成されている。   The coil L2 includes a coil electrode 56b, a lead electrode 58b, and via-hole conductors b2 and b3. The coil electrode 56b is a spiral linear electrode that rotates in the same direction (counterclockwise) as the coil electrode 56a on the insulating layer 52c when viewed from the positive side in the z-axis direction. One end of the coil electrode 56b is drawn out to the side on the positive direction side in the y-axis direction of the insulating layer 52c. The via-hole conductor b3 penetrates the insulating layer 52c in the z-axis direction and is connected to the other end of the coil electrode 56b. The via-hole conductor b2 penetrates the insulating layer 52b in the z-axis direction and is connected to the via-hole conductor b3. The lead electrode 58b is a linear electrode extending in the y-axis direction on the insulating layer 52a. One end of the extraction electrode 58b is connected to the via-hole conductor b2. The other end of the extraction electrode 58b is extracted to the side on the negative direction side in the y-axis direction of the insulating layer 52a. The coil electrodes 56a and 56b, the lead electrodes 58a and 58b, and the via-hole conductors b1 to b3 are made of a metal having excellent conductivity, such as Au, Ag, Pd, Cu, Al, or an alloy thereof.

絶縁層５２ａ〜５２ｄ及び磁性体基板５４ａ，５４ｂが積層されると、コイル電極５６ａと引き出し電極５８ａとはビアホール導体ｂ１により接続されてコイルＬ１を構成する。また、コイル電極５６ｂと引き出し電極５８ｂとはビアホール導体ｂ２，ｂ３により接続されてコイルＬ２を構成する。コイル電極５６ａとコイル電極５６ｂとは、ｚ軸方向に重なっていると共に、同じ方向に旋廻しているので、コイルＬ１とコイルＬ２とは、磁気的に結合して、コモンモードチョークコイルＬを構成している。   When the insulating layers 52a to 52d and the magnetic substrates 54a and 54b are laminated, the coil electrode 56a and the lead electrode 58a are connected by the via-hole conductor b1 to constitute the coil L1. The coil electrode 56b and the extraction electrode 58b are connected by via-hole conductors b2 and b3 to constitute a coil L2. Since the coil electrode 56a and the coil electrode 56b overlap in the z-axis direction and rotate in the same direction, the coil L1 and the coil L2 are magnetically coupled to form a common mode choke coil L. doing.

放電電極４８ａは、磁性体基板５４ｂ上に設けられ、一端がｙ軸方向の負方向側の側面まで引き出され、かつ、他端が磁性体基板５４ｂの中央近傍まで引き出されている線状電極である。放電電極４８ｂは、磁性体基板５４ｂ上に設けられ、一端がｙ軸方向の負方向側の側面まで引き出され、かつ、他端が磁性体基板５４ｂの中央近傍まで引き出されている線状電極である。   The discharge electrode 48a is a linear electrode provided on the magnetic substrate 54b, with one end drawn to the negative side surface in the y-axis direction and the other end drawn to the vicinity of the center of the magnetic substrate 54b. is there. The discharge electrode 48b is a linear electrode provided on the magnetic substrate 54b, with one end extending to the negative side surface in the y-axis direction and the other end extending to the vicinity of the center of the magnetic substrate 54b. is there.

放電電極４８ｃは、磁性体基板５４ｂ上に設けられ、一端がｙ軸方向の正方向側の側面まで引き出され、かつ、他端が磁性体基板５４ｂの中央近傍まで引き出されている線状電極である。放電電極４８ｄは、磁性体基板５４ｂ上に設けられ、一端がｙ軸方向の正方向側の側面まで引き出され、かつ、他端が磁性体基板５４ｂの中央近傍まで引き出されている線状電極である。   The discharge electrode 48c is a linear electrode provided on the magnetic substrate 54b, with one end drawn to the side surface on the positive side in the y-axis direction and the other end drawn to the vicinity of the center of the magnetic substrate 54b. is there. The discharge electrode 48d is a linear electrode provided on the magnetic substrate 54b, with one end drawn to the side surface on the positive side in the y-axis direction and the other end drawn to the vicinity of the center of the magnetic substrate 54b. is there.

放電電極５０は、ｘ軸方向に延在することによりグランド電極４６ａ，４６ｂに接続され、かつ、放電電極４８ａ〜４８ｄのそれぞれに対して放電用の隙間を介在させた状態で磁性体基板５４ｂ上に設けられている線状電極である。該放電用の隙間は、５μｍ以上１５μｍ以下の隙間である。   The discharge electrode 50 is connected to the ground electrodes 46a and 46b by extending in the x-axis direction, and on the magnetic substrate 54b with a discharge gap interposed between the discharge electrodes 48a to 48d. Are linear electrodes. The discharge gap is a gap of 5 μm to 15 μm.

放電層４５は、所定値以上の電圧が外部電極４４ａ及び外部電極４４ｃ間又は外部電極４４ｂ及び外部電極４４ｄ間に印加されると、放電電極５０と放電電極４８ａ〜４８ｄとの間において放電を発生させる。該放電層４５は、熱硬化性シリコン樹脂や合成樹脂等に導電性微粉末を混入したペースト状の過渡電圧保護材料を、磁性体基板５４ｂ上に塗布することにより設けられている。   The discharge layer 45 generates a discharge between the discharge electrode 50 and the discharge electrodes 48a to 48d when a voltage of a predetermined value or more is applied between the external electrode 44a and the external electrode 44c or between the external electrode 44b and the external electrode 44d. Let The discharge layer 45 is provided by applying a paste-like transient voltage protection material in which conductive fine powder is mixed in a thermosetting silicon resin or a synthetic resin on the magnetic substrate 54b.

セラミック基板４７は、本体４２のｚ軸方向の最も正方向側において、放電層４５を挟んで積層体４３と対向するように設けられている。   The ceramic substrate 47 is provided on the most positive side in the z-axis direction of the main body 42 so as to face the stacked body 43 with the discharge layer 45 interposed therebetween.

外部電極４４ａは、本体４２の表面に設けられ、コイルＬ１の一端と接続されている。より詳細には、外部電極４４ａは、図５及び図６に示すように、本体４２のｙ軸方向の負方向側の側面においてｚ軸方向に延びるように設けられていることにより、引き出し電極５８ａ及び放電電極４８ａと接続されている。   The external electrode 44a is provided on the surface of the main body 42 and is connected to one end of the coil L1. More specifically, as shown in FIGS. 5 and 6, the external electrode 44a is provided so as to extend in the z-axis direction on the side surface of the main body 42 on the negative direction side in the y-axis direction. And the discharge electrode 48a.

外部電極４４ｂは、本体４２の表面に設けられ、コイルＬ２の一端と接続されている。より詳細には、外部電極４４ｂは、図５及び図６に示すように、本体４２のｙ軸方向の負方向側の側面においてｚ軸方向に延びるように設けられていることにより、引き出し電極５８ｂ及び放電電極４８ｂと接続されている。   The external electrode 44b is provided on the surface of the main body 42 and is connected to one end of the coil L2. More specifically, as shown in FIGS. 5 and 6, the external electrode 44b is provided so as to extend in the z-axis direction on the negative side surface in the y-axis direction of the main body 42, whereby the extraction electrode 58b. And the discharge electrode 48b.

外部電極４４ｃは、本体４２の表面に設けられ、コイルＬ１の他端と接続されている。より詳細には、外部電極４４ｃは、ｙ軸方向の正方向側の側面においてｚ軸方向に延びるように設けられていることにより、コイル電極５６ａ及び放電電極４８ｃと接続されている。   The external electrode 44c is provided on the surface of the main body 42 and is connected to the other end of the coil L1. More specifically, the external electrode 44c is connected to the coil electrode 56a and the discharge electrode 48c by being provided to extend in the z-axis direction on the side surface on the positive side in the y-axis direction.

外部電極４４ｄは、本体４２の表面に設けられ、コイルＬ２の他端と接続されている。より詳細には、外部電極４４ｄは、ｙ軸方向の正方向側の側面においてｚ軸方向に延びるように設けられていることにより、コイル電極５６ｂ及び放電電極４８ｄと接続されている。以上の構成により、コイルＬ１は、外部電極４４ａと外部電極４４ｃとの間に接続され、コイルＬ２は、外部電極４４ｂと外部電極４４ｄとの間に接続されている。   The external electrode 44d is provided on the surface of the main body 42 and is connected to the other end of the coil L2. More specifically, the external electrode 44d is connected to the coil electrode 56b and the discharge electrode 48d by being provided so as to extend in the z-axis direction on the side surface on the positive side in the y-axis direction. With the above configuration, the coil L1 is connected between the external electrode 44a and the external electrode 44c, and the coil L2 is connected between the external electrode 44b and the external electrode 44d.

グランド電極４６ａは、ｘ軸方向の負方向側の側面においてｚ軸方向に延びるように設けられ、放電電極５０と接続されている。グランド電極４６ｂは、ｘ軸方向の正方向側に位置する側面においてｚ軸方向に延びるように設けられ、放電電極５０と接続されている。   The ground electrode 46 a is provided on the side surface on the negative direction side in the x-axis direction so as to extend in the z-axis direction, and is connected to the discharge electrode 50. The ground electrode 46 b is provided so as to extend in the z-axis direction on the side surface located on the positive direction side in the x-axis direction, and is connected to the discharge electrode 50.

以上のように構成されたサージアブソーバ１０ａは、サージアブソーバ１０と同じ作用効果を奏することができる。   The surge absorber 10 a configured as described above can achieve the same operational effects as the surge absorber 10.

（第３の実施形態）
ところで、第２の実施形態に係るサージアブソーバ１０ａでは、積層体４３は、コモンモードチョークコイルＬを内蔵していたが、コモンモードチョークコイルＬ以外の回路素子を内蔵していてもよい。以下に、第３の実施形態に係るサージアブソーバ１０ｂについて、図面を参照しながら説明する。 (Third embodiment)
By the way, in the surge absorber 10a according to the second embodiment, the laminated body 43 includes the common mode choke coil L, but may include circuit elements other than the common mode choke coil L. Below, the surge absorber 10b which concerns on 3rd Embodiment is demonstrated, referring drawings.

図７は、第３の実施形態に係るサージアブソーバ１０ｂの外観斜視図である。図８は、第３の実施形態に係るサージアブソーバ１０ｂの本体６２の分解斜視図である。以下、サージアブソーバ１０ｂの積層方向をｚ軸方向と定義し、サージアブソーバ１０ｂの長辺に沿った方向をｘ軸方向と定義し、サージアブソーバ１０ｂの短辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。   FIG. 7 is an external perspective view of the surge absorber 10b according to the third embodiment. FIG. 8 is an exploded perspective view of the main body 62 of the surge absorber 10b according to the third embodiment. Hereinafter, the stacking direction of the surge absorber 10b is defined as the z-axis direction, the direction along the long side of the surge absorber 10b is defined as the x-axis direction, and the direction along the short side of the surge absorber 10b is defined as the y-axis direction. To do. The x axis, the y axis, and the z axis are orthogonal to each other.

サージアブソーバ１０ｂは、携帯電話等の移動体通信機器のアンテナと送受信回路との間に設けられ、これらのインピーダンス整合をとるためのマッチングコイルとして用いられるものである。サージアブソーバ１０ｂは、アンテナと送受信回路との間においてシリーズ接続又はシャント接続のいずれかの接続方法により接続される。   The surge absorber 10b is provided between an antenna of a mobile communication device such as a mobile phone and a transmission / reception circuit, and is used as a matching coil for matching the impedance of these. The surge absorber 10b is connected between the antenna and the transmission / reception circuit by a connection method of either series connection or shunt connection.

図７及び図８に示すように、サージアブソーバ１０ｂは、本体６２、外部電極６４ａ，６４ｂ及びグランド電極６６ａ，６６ｂを備えている。また、本体６２は、直方体状をなしており、積層体６３、放電層６５及びセラミック基板６７が積層されてなる。また、図８に示すように、積層体６３のｚ軸方向の正方向側に位置する上面には、放電電極６８ａ〜６８ｄが設けられている。   As shown in FIGS. 7 and 8, the surge absorber 10b includes a main body 62, external electrodes 64a and 64b, and ground electrodes 66a and 66b. The main body 62 has a rectangular parallelepiped shape, and is formed by laminating a laminate 63, a discharge layer 65, and a ceramic substrate 67. As shown in FIG. 8, discharge electrodes 68 a to 68 d are provided on the upper surface of the stacked body 63 located on the positive side in the z-axis direction.

積層体６３は、図８に示すように、絶縁層７２ａ〜７２ｍがｚ軸方向の正方向側から負方向側へとこの順に積層されて構成されている。絶縁層７２ａ〜７２ｍは、Ｆｅ2Ｏ3，ＣｕＯ，ＮｉＯ，ＺｎＯを基本構成とするフェライトからなる磁性体層であり、長方形状をなしている。 As illustrated in FIG. 8, the stacked body 63 is configured by stacking insulating layers 72 a to 72 m in this order from the positive direction side to the negative direction side in the z-axis direction. Insulating layer 72a~72m is, Fe 2 O 3, CuO, NiO, a magnetic layer comprising ZnO from ferrite having a basic structure, a rectangular shape.

図８に示すように、絶縁層７２ｂ，７２ｃ，７２ｋ〜７２ｍの主面上には何も設けられない。一方、絶縁層７２ａの主面上には、放電電極６８ａ〜６８ｄが設けられている。また、絶縁層７２ｄ〜７２ｊの主面上にはそれぞれ、コイル電極７４ａ〜７４ｇが設けられている。更に、絶縁層７２ｄ，７２ｊの主面上にはそれぞれ、引き出し電極７６ａ，７６ｂが設けられている。また、絶縁層７２ｄ〜７２ｉにはそれぞれ、ｚ軸方向に延びるビア導体Ｂ１〜Ｂ６が設けられている。   As shown in FIG. 8, nothing is provided on the main surfaces of the insulating layers 72b, 72c, 72k to 72m. On the other hand, discharge electrodes 68a to 68d are provided on the main surface of the insulating layer 72a. Coil electrodes 74a to 74g are provided on the main surfaces of the insulating layers 72d to 72j, respectively. Furthermore, lead electrodes 76a and 76b are provided on the main surfaces of the insulating layers 72d and 72j, respectively. The insulating layers 72d to 72i are provided with via conductors B1 to B6 extending in the z-axis direction, respectively.

以下では、個別の絶縁層７２ａ〜７２ｍ及びコイル電極７４ａ〜７４ｇを示す場合には、参照符号の後ろにアルファベットを付し、これらを総称する場合には、参照符号の後ろのアルファベットを省略するものとする。   In the following, when the individual insulating layers 72a to 72m and the coil electrodes 74a to 74g are shown, an alphabet is added after the reference symbol, and when these are collectively referred to, the alphabet after the reference symbol is omitted. And

図８に示すように、各コイル電極７４は、Ａｇからなる導電性材料からなり、３／４ターン分に相当する「コ」字形状を有する。なお、コイル電極７４は、Ｐｄ，Ａｕ，Ｐｔ等を主成分とする貴金属やこれらの合金などの導電性材料からなっていてもよい。   As shown in FIG. 8, each coil electrode 74 is made of a conductive material made of Ag and has a “U” shape corresponding to 3/4 turns. The coil electrode 74 may be made of a conductive material such as a noble metal mainly composed of Pd, Au, Pt or the like, or an alloy thereof.

図８に示すように、ビア導体Ｂ１〜Ｂ６は、Ａｇからなる導電性材料からなり、絶縁層７２ｄ〜７２ｉをｚ軸方向に貫通し、かつ、コイル電極７４ａ〜７４ｆの一端に接続されるように設けられている。これにより、ビア導体Ｂ１〜Ｂ６は、ｚ軸方向に隣り合うコイル電極７４同士を電気的に接続している。複数のコイル電極７４は、該ビア導体Ｂ１〜Ｂ６により互いに接続されることにより５．５ターンのコイルＬ３を構成している。また、ｚ軸方向において最も正方向側及び最も負方向側に設けられたコイル電極７４ａ，７４ｇはそれぞれ、図８に示すように、引き出し電極７６ａ，７６ｂにより、積層体６３のｘ軸方向の負方向側及び正方向側の側面に引き出されている。   As shown in FIG. 8, the via conductors B1 to B6 are made of a conductive material made of Ag, penetrate the insulating layers 72d to 72i in the z-axis direction, and are connected to one end of the coil electrodes 74a to 74f. Is provided. As a result, the via conductors B1 to B6 electrically connect the coil electrodes 74 adjacent in the z-axis direction. The plurality of coil electrodes 74 are connected to each other by the via conductors B1 to B6 to constitute a 5.5-turn coil L3. Further, as shown in FIG. 8, coil electrodes 74a and 74g provided on the most positive side and the most negative side in the z-axis direction are respectively connected to the negative electrode in the x-axis direction of the stacked body 63 by the lead electrodes 76a and 76b. It is pulled out to the side surface of the direction side and the positive direction side.

放電電極６８ａは、絶縁層７２ａ上に設けられ、一端がｘ軸方向の負方向側の側面まで引き出され、かつ、他端が絶縁層７２ａの中央近傍まで引き出されている。放電電極６８ｂは、絶縁層７２ａに設けられ、一端がｘ軸方向の正方向側の側面まで引き出され、かつ、他端が絶縁層７２ａの中央近傍まで引き出されている。放電電極６８ａと放電電極６８ｂとは、放電用の隙間を介在させた状態で対向している。   The discharge electrode 68a is provided on the insulating layer 72a, one end is drawn to the side surface on the negative side in the x-axis direction, and the other end is drawn to the vicinity of the center of the insulating layer 72a. The discharge electrode 68b is provided on the insulating layer 72a, and one end is drawn to the side surface on the positive side in the x-axis direction, and the other end is drawn to the vicinity of the center of the insulating layer 72a. The discharge electrode 68a and the discharge electrode 68b are opposed to each other with a discharge gap interposed therebetween.

放電電極６８ｃは、絶縁層７２ａに設けられ、一端がｙ軸方向の負方向側の側面まで引き出され、かつ、他端が絶縁層７２ａの中央近傍まで引き出されている。放電電極６８ｃは、放電電極６８ａ，６８ｂのそれぞれと放電用の隙間を介在させた状態で対向している。   The discharge electrode 68c is provided on the insulating layer 72a, and one end is drawn to the side surface on the negative direction side in the y-axis direction, and the other end is drawn to the vicinity of the center of the insulating layer 72a. The discharge electrode 68c is opposed to each of the discharge electrodes 68a and 68b with a discharge gap interposed therebetween.

放電電極６８ｄは、絶縁層７２ａに設けられ、一端がｙ軸方向の正方向側の側面まで引き出され、かつ、他端が絶縁層７２ａの中央近傍まで引き出されている線状電極である。放電電極６８ｄは、放電電極６８ａ，６８ｂのそれぞれと放電用の隙間を介在させた状態で対向している。該放電用の隙間は、５μｍ以上１５μｍ以下の隙間である。   The discharge electrode 68d is a linear electrode provided on the insulating layer 72a, with one end extending to the side surface on the positive side in the y-axis direction, and the other end extending to the vicinity of the center of the insulating layer 72a. The discharge electrode 68d is opposed to each of the discharge electrodes 68a and 68b with a discharge gap interposed therebetween. The discharge gap is a gap of 5 μm to 15 μm.

放電層６５は、所定値以上の電圧が印加されると、放電電極６８ａ，６８ｂと放電電極６８ｃ，６８ｄとの間又は放電電極６８ａと放電電極６８ｂとの間において放電を発生させる。該放電層６５は、熱硬化性シリコン樹脂や合成樹脂等に導電性微粉末を混入したペースト状の過渡電圧保護材料を、絶縁層７２ａ上に塗布することにより設けられている。   The discharge layer 65 generates a discharge between the discharge electrodes 68a and 68b and the discharge electrodes 68c and 68d or between the discharge electrodes 68a and 68b when a voltage of a predetermined value or more is applied. The discharge layer 65 is provided by applying a paste-like transient voltage protection material in which conductive fine powder is mixed in a thermosetting silicone resin or a synthetic resin on the insulating layer 72a.

セラミック基板６７は、本体６２のｚ軸方向の最も正方向側において、放電層６５を挟んで積層体６３と対向するように設けられている。   The ceramic substrate 67 is provided on the most positive side in the z-axis direction of the main body 62 so as to face the stacked body 63 with the discharge layer 65 interposed therebetween.

外部電極６４ａは、本体６２の表面に設けられ、コイルＬ３の一端と接続されている。より詳細には、外部電極６４ａは、図７に示すように、本体６２のｘ軸方向の負方向側の側面を覆うように設けられており、引き出し電極７６ａ及び放電電極６８ａと接続されている。   The external electrode 64a is provided on the surface of the main body 62 and is connected to one end of the coil L3. More specifically, as shown in FIG. 7, the external electrode 64a is provided so as to cover the side surface of the main body 62 on the negative side in the x-axis direction, and is connected to the extraction electrode 76a and the discharge electrode 68a. .

外部電極６４ｂは、本体６２の表面に設けられ、コイルＬ３の他端と接続されている。より詳細には、外部電極６４ｂは、本体６２のｘ軸方向の正方向側の側面を覆うように設けられており、引き出し電極７６ｂ及び放電電極６８ｂと接続されている。   The external electrode 64b is provided on the surface of the main body 62 and is connected to the other end of the coil L3. More specifically, the external electrode 64b is provided so as to cover the side surface of the main body 62 on the positive side in the x-axis direction, and is connected to the extraction electrode 76b and the discharge electrode 68b.

グランド電極６６ａは、本体６２のｙ軸方向の負方向側の側面においてｚ軸方向に延びるように設けられており、放電電極６８ｃと接続されている。グランド電極６６ｂは、本体６２のｙ軸方向の正方向側の側面においてｚ軸方向に延びるように設けられており、放電電極６８ｄと接続されている。   The ground electrode 66a is provided on the side surface of the main body 62 on the negative direction side in the y-axis direction so as to extend in the z-axis direction, and is connected to the discharge electrode 68c. The ground electrode 66b is provided on the side surface of the main body 62 on the positive side in the y-axis direction so as to extend in the z-axis direction, and is connected to the discharge electrode 68d.

以上のように構成されたサージアブソーバ１０ｂは、サージアブソーバ１０，１０ａと同じ作用効果を奏することができる。   The surge absorber 10b configured as described above can achieve the same effects as the surge absorbers 10 and 10a.

（変形例）
以下に、サージアブソーバ１０ｂの変形例について説明する。図９は、サージアブソーバ１０ｂの第１の変形例における絶縁層７２ａを示した図である。サージアブソーバ１０ｂをシャント接続のみで用いる場合には、図９に示す絶縁層７２ａのように、放電電極６８ｃ，６８ｄをなくして、放電電極６８ａ，６８ｂのみが設けられていればよい。 (Modification)
Below, the modification of the surge absorber 10b is demonstrated. FIG. 9 is a view showing the insulating layer 72a in the first modification of the surge absorber 10b. When the surge absorber 10b is used only by shunt connection, it is sufficient that the discharge electrodes 68c and 68d are eliminated and only the discharge electrodes 68a and 68b are provided as in the insulating layer 72a shown in FIG.

図１０は、サージアブソーバ１０ｂの第２の変形例における絶縁層７２ａを示した図である。サージアブソーバ１０ｂをシリーズ接続のみで用いる場合には、放電電極６８ｃ，６８ｄの代わりに、グランド電極６６ａ，６６ｂを繋ぐ放電電極６８ｅが設けられていればよい。そして、放電電極６８ａ，６８ｂは、該放電電極６８ｅに対して放電用の隙間を介在させて対向していればよい。   FIG. 10 is a diagram showing an insulating layer 72a in a second modification of the surge absorber 10b. When the surge absorber 10b is used only in series connection, a discharge electrode 68e that connects the ground electrodes 66a and 66b may be provided instead of the discharge electrodes 68c and 68d. The discharge electrodes 68a and 68b only need to face the discharge electrode 68e with a discharge gap interposed therebetween.

なお、サージアブソーバ１０ａ，１０ｂでは、放電電極４８ａ〜４８ｄ，５０，６８ａ〜６８ｅは、コイルＬ１〜Ｌ３が設けられている積層体４３，６３に設けられている。しかしながら、放電電極４８ａ〜４８ｄ，５０，６８ａ〜６８ｅが設けられる場所はこれに限らない。例えば、放電電極４８ａ〜４８ｄ，５０，６８ａ〜６８ｅは、セラミック基板４７，６７に設けられていてもよい。   In the surge absorbers 10a and 10b, the discharge electrodes 48a to 48d, 50, and 68a to 68e are provided on the laminates 43 and 63 provided with the coils L1 to L3. However, the place where the discharge electrodes 48a to 48d, 50, 68a to 68e are provided is not limited thereto. For example, the discharge electrodes 48a to 48d, 50, and 68a to 68e may be provided on the ceramic substrates 47 and 67.

また、サージアブソーバ１０ａ，１０ｂにおいて、セラミック基板４７，６７の代わりに、回路素子を内蔵した積層体が用いられてもよい。   Further, in the surge absorbers 10a and 10b, a laminated body incorporating a circuit element may be used instead of the ceramic substrates 47 and 67.

図１（ａ）は、第１の実施形態に係るサージアブソーバを上方から平面視した構成図である。図１（ｂ）は、図１（ａ）のサージアブソーバのＡ−Ａにおける断面構造図である。図１（ｃ）は、サージアブソーバを下方から平面視した構成図である。Fig.1 (a) is the block diagram which planarly viewed the surge absorber which concerns on 1st Embodiment from upper direction. FIG. 1B is a cross-sectional view taken along the line AA of the surge absorber in FIG. FIG.1 (c) is the block diagram which planarly viewed the surge absorber from the downward direction. サージアブソーバの製造時における斜視図である。It is a perspective view at the time of manufacture of a surge absorber. サージアブソーバの製造時における斜視図である。It is a perspective view at the time of manufacture of a surge absorber. サージアブソーバの製造時における斜視図である。It is a perspective view at the time of manufacture of a surge absorber. 第２の実施形態に係るサージアブソーバの外観斜視図である。It is an external appearance perspective view of the surge absorber which concerns on 2nd Embodiment. 第２の実施形態に係るサージアブソーバの本体の分解斜視図である。It is a disassembled perspective view of the main body of the surge absorber which concerns on 2nd Embodiment. 第３の実施形態に係るサージアブソーバの外観斜視図である。It is an external appearance perspective view of the surge absorber which concerns on 3rd Embodiment. 第３の実施形態に係るサージアブソーバの本体の分解斜視図である。It is a disassembled perspective view of the main body of the surge absorber which concerns on 3rd Embodiment. サージアブソーバの第１の変形例における絶縁層を示した図である。It is the figure which showed the insulating layer in the 1st modification of a surge absorber. サージアブソーバの第２の変形例における絶縁層を示した図である。It is the figure which showed the insulating layer in the 2nd modification of a surge absorber.

符号の説明Explanation of symbols

Ｇ 隙間
Ｌ コモンモードチョークコイル
Ｌ１〜Ｌ３ コイル
１０，１０ａ，１０ｂ サージアブソーバ
１２，１８，４７，６７ セラミック基板
１４ａ，１４ｂ，４８ａ〜４８ｄ，５０，６８ａ〜６８ｅ 放電電極
１６，４５，６５ 放電層
２２ａ，２２ｂ，４４ａ〜４４ｄ，６４ａ，６４ｂ 外部電極
４２，６２ 本体
４３，６３ 積層体
４６ａ，４６ｂ，６６ａ，６６ｂ グランド電極
５２ａ〜５２ｄ，７２ａ〜７２ｍ 絶縁層
５４ａ，５４ｂ 磁性体基板
５６ａ，５６ｂ，７４ａ〜７４ｇ コイル電極 G gap L common mode choke coil L1 to L3 coil 10, 10a, 10b surge absorber 12, 18, 47, 67 ceramic substrate 14a, 14b, 48a to 48d, 50, 68a to 68e discharge electrode 16, 45, 65 discharge layer 22a , 22b, 44a to 44d, 64a, 64b External electrode 42, 62 Body 43, 63 Laminate 46a, 46b, 66a, 66b Ground electrode 52a-52d, 72a-72m Insulating layer 54a, 54b Magnetic substrate 56a, 56b, 74a ~ 74g Coil electrode

Claims (4)

第１のセラミック基板と、
前記第１のセラミック基板上に設けられている第１の放電電極と、
前記第１の放電電極と放電用の隙間を介して対向するように、前記第１のセラミック基板上に設けられている第２の放電電極と、
導電性材料の粉末が混合された絶縁層であって、前記隙間を覆うように前記第１のセラミック基板上に設けられている絶縁層と、
前記絶縁層を挟んで前記第１のセラミック基板と対向するように設けられている第２のセラミック基板と、
を備えており、
前記第１のセラミック基板、前記第２のセラミック基板及び前記絶縁層は、該第１のセラミック基板の法線方向から平面視したときに、同じ形状を有し、かつ、各外縁が一致するように重ねられていること、
を特徴とするサージアブソーバ。 A first ceramic substrate;
A first discharge electrode provided on the first ceramic substrate;
A second discharge electrode provided on the first ceramic substrate so as to face the first discharge electrode via a discharge gap;
An insulating layer mixed with powder of a conductive material, the insulating layer provided on the first ceramic substrate so as to cover the gap;
A second ceramic substrate provided to face the first ceramic substrate across the insulating layer;
Equipped with a,
The first ceramic substrate, the second ceramic substrate, and the insulating layer have the same shape when viewed from the normal direction of the first ceramic substrate, and the outer edges thereof coincide with each other. That is layered on the
Surge absorber characterized by 前記第１のセラミック基板又は前記第２のセラミック基板の内部に設けられている回路素子を、
更に備えていること、
を特徴とする請求項１に記載のサージアブソーバ。 A circuit element provided inside the first ceramic substrate or the second ceramic substrate,
More
The surge absorber according to claim 1 . 前記第１のセラミック基板及び前記第２のセラミック基板は、アルミナからなること、
を特徴とする請求項１又は請求項２のいずれかに記載のサージアブソーバ。 The first ceramic substrate and the second ceramic substrate are made of alumina;
Surge absorber according to claim 1 or claim 2, characterized in. 第１の放電電極、及び、該第１の放電電極と放電用の隙間を介して対向する第２の放電電極を第１のセラミックマザー基板上に形成する工程と、
導電性材料の粉末が混合された絶縁材料からなる絶縁層を、前記隙間を覆うように前記第１のセラミックマザー基板上に形成する工程と、
前記絶縁層を挟んで前記第１のセラミックマザー基板と対向するように第２のセラミックマザー基板を積層する工程と、
前記第１のセラミックマザー基板及び第２のセラミックマザー基板をカットする工程と、
を備えており、
前記カット工程において得られる第１のセラミック基板、第２のセラミック基板及び絶縁層は、該第１のセラミック基板の法線方向から平面視したときに、同じ形状を有し、かつ、各外縁が一致するように重ねられていること、
を特徴とするサージアブソーバの製造方法。 Forming a first discharge electrode and a second discharge electrode facing the first discharge electrode with a gap for discharge on the first ceramic mother substrate;
Forming an insulating layer made of an insulating material mixed with a conductive material powder on the first ceramic mother substrate so as to cover the gap;
Laminating a second ceramic mother substrate so as to face the first ceramic mother substrate across the insulating layer;
Cutting the first ceramic mother substrate and the second ceramic mother substrate;
With
The first ceramic substrate, the second ceramic substrate, and the insulating layer obtained in the cutting step have the same shape when viewed from the normal direction of the first ceramic substrate, and each outer edge is Are layered to match,
A method of manufacturing a surge absorber characterized by the above.
JP2008314183A 2008-12-10 2008-12-10 Surge absorber and manufacturing method thereof Active JP5277918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008314183A JP5277918B2 (en) 2008-12-10 2008-12-10 Surge absorber and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314183A JP5277918B2 (en) 2008-12-10 2008-12-10 Surge absorber and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010140702A JP2010140702A (en) 2010-06-24
JP5277918B2 true JP5277918B2 (en) 2013-08-28

Family

ID=42350660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314183A Active JP5277918B2 (en) 2008-12-10 2008-12-10 Surge absorber and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5277918B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5459291B2 (en) * 2011-10-28 2014-04-02 Ｔｄｋ株式会社 Composite electronic components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173743A (en) * 1998-12-09 2000-06-23 Mitsubishi Materials Corp Chip-type surge absorber and its manufacture
JP2003297606A (en) * 2002-04-01 2003-10-17 Mitsubishi Materials Corp Surge absorber and manufacturing method thereof
JP2004214005A (en) * 2002-12-27 2004-07-29 Murata Mfg Co Ltd Surge absorber and surge absorber array
JP4725343B2 (en) * 2006-02-07 2011-07-13 パナソニック株式会社 Composite electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010140702A (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR102138887B1 (en) Chip electronic component and manufacturing method thereof
JP6912976B2 (en) Inductor parts
JP6815807B2 (en) Surface mount coil parts
JP6601955B2 (en) Manufacturing method of electronic parts
KR101709841B1 (en) Chip electronic component and manufacturing method thereof
JP5459291B2 (en) Composite electronic components
KR102642913B1 (en) Multilayered electronic component and manufacturing method thereof
JP2010015773A (en) Surge absorber and method of manufacturing the same
JP6750776B2 (en) Coil electronic component and manufacturing method thereof
WO2015186780A1 (en) Electronic component and method for producing same
KR20160071958A (en) Chip electronic component and manufacturing method thereof
CN108231336B (en) Inductor
US9928953B2 (en) Coil component and method of manufacturing the same
JP2016115935A (en) Chip electronic component
JP4835699B2 (en) High-speed digital transmission circuit
KR102069629B1 (en) Chip electronic component and manufacturing method thereof
WO2013058144A1 (en) Composite electronic component
JP2016225611A (en) Chip inductor
JP5488567B2 (en) Composite electronic components
KR20160084712A (en) Coil-embedded substrate and method of manufacturing the same
JP2013105756A (en) Electronic component to be incorporated into wiring substrate and part built-in type substrate
JP2016195246A (en) Coil electronic component and method for manufacturing the same
KR102545033B1 (en) Coil Electronic Component
JP2007201022A (en) Electronic component
JP2010027899A (en) Multilayer ceramic electronic component, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5277918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150