JP5271695B2 - Stabilized power circuit - Google Patents
Stabilized power circuit Download PDFInfo
- Publication number
- JP5271695B2 JP5271695B2 JP2008330667A JP2008330667A JP5271695B2 JP 5271695 B2 JP5271695 B2 JP 5271695B2 JP 2008330667 A JP2008330667 A JP 2008330667A JP 2008330667 A JP2008330667 A JP 2008330667A JP 5271695 B2 JP5271695 B2 JP 5271695B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- resistance
- terminal
- stabilized power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
Description
本発明は、複数の出力電圧を出力する安定化電源回路に関する。 The present invention relates to a stabilized power supply circuit that outputs a plurality of output voltages.
安定化電源回路の出力電圧を分圧して、複数の出力電圧を生成する安定化電源回路として、例えば特許文献１に記載の電源回路が知られている。この回路によれば、出力電圧Ｖ０を抵抗素子Ｒ３５〜Ｒ３７で分圧した参照電圧Ｖｒｅｆを可変シャントレギュレータＲｅｇ０のリファレンス端子へ接続するとともに、可変シャントレギュレータのカソード端子を出力電圧Ｖ０に接続し、アノード端子をグランドに接続している。また、出力電圧Ｖ０とグランドとの間には、抵抗素子Ｒ４０〜Ｒ４９を備えた抵抗ラダー回路を接続して、出力電圧Ｖ０を分圧した階調電圧Ｖ１〜Ｖ９を生成している。この電源回路において、参照電圧Ｖｒｅｆを生成する分圧回路と、階調電圧Ｖ１〜Ｖ９を生成するラダー回路とは、並列に接続されている。
しかしながら、上記従来技術では、参照電圧を生成する分圧回路と、階調電圧を生成する抵抗ラダー回路とは並列に接続されているために、出力電圧Ｖ０を分圧した階調電圧は、分圧回路を構成する抵抗素子のバラツキと、抵抗ラダー回路を構成する抵抗素子のバラツキとの双方の影響を受けて、階調電圧の精度が低下するという問題点があった。 However, since the voltage dividing circuit for generating the reference voltage and the resistor ladder circuit for generating the gradation voltage are connected in parallel in the above-described prior art, the gradation voltage obtained by dividing the output voltage V0 is divided. There is a problem in that the accuracy of the gradation voltage is lowered due to the influence of both the variation of the resistance elements constituting the voltage circuit and the variation of the resistance elements constituting the resistance ladder circuit.
上記問題点を解決するために、本発明は、第１の出力電圧を分圧した参照電圧が内部基準電圧と一致するように、電源から供給される入力電圧を第１の出力電圧に変換して出力するとともに、第１の出力電圧を分圧した他の出力電圧を生成する安定化電源回路において、電源と負荷との間で直列接続された電圧降下用の抵抗素子と、抵抗素子に対して負荷側であり負荷と並列接続され、参照電圧に基づいて素子内に電流を流すことによって抵抗素子の電圧を調整する制御素子と、制御素子と負荷との間で並列接続されるとともに、第１の出力電圧を分圧して、他の出力電圧と制御素子へ入力する参照電圧とを生成する抵抗ラダー回路とを備えた。 In order to solve the above problems, the present invention converts an input voltage supplied from a power source into a first output voltage so that a reference voltage obtained by dividing the first output voltage matches an internal reference voltage. And a voltage drop resistor element connected in series between the power source and the load, and a resistor element for generating the output voltage divided by the first output voltage A control element that adjusts the voltage of the resistance element by flowing a current in the element based on a reference voltage, and is connected in parallel between the control element and the load. A resistor ladder circuit that divides one output voltage and generates another output voltage and a reference voltage to be input to the control element is provided.
本発明によれば、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。 According to the present invention, the other output voltage obtained by dividing the first output voltage has an effect that the voltage division ratio error due to the variation of the resistance elements is suppressed, and another highly accurate output voltage can be obtained.
次に図面を参照して、本発明の実施の形態を詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
図１は、本発明に係る安定化電源回路の実施例１を説明する回路図である。図１において、実施例１の安定化電源回路は、電圧降下用抵抗素子Ｒｓと、安定化電源集積回路ＩＣ１と、抵抗素子Ｒ１，Ｒ２，…，Ｒｎとを備えたシャントレギュレータである。 FIG. 1 is a circuit diagram illustrating a first embodiment of a stabilized power supply circuit according to the present invention. In FIG. 1, the stabilized power supply circuit according to the first embodiment is a shunt regulator including a voltage drop resistance element Rs, a stabilized power supply integrated circuit IC1, and resistance elements R1, R2,.
安定化電源集積回路ＩＣ１は、高電位側に接続されるカソード端子Ｋと、低電位側に接続されるアノード端子Ａと、参照電圧が供給されるリファレンス端子Ｒとを備えた３端子型のシャントレギュレータ用集積回路である。 The stabilized power supply integrated circuit IC1 includes a three-terminal shunt including a cathode terminal K connected to a high potential side, an anode terminal A connected to a low potential side, and a reference terminal R to which a reference voltage is supplied. This is an integrated circuit for a regulator.
電圧降下用抵抗素子Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されている。安定化電源集積回路ＩＣ１のアノード端子Ａはグランドに接続されている。 One end of the voltage drop resistance element Rs is connected to the input voltage Vin, and the other end is connected to the cathode terminal K of the stabilized power supply integrated circuit IC1. The anode terminal A of the stabilized power supply integrated circuit IC1 is connected to the ground.
抵抗素子Ｒ１，Ｒ２，…，Ｒｎは、直列に接続されて抵抗ラダー回路を構成している。抵抗素子Ｒ１の一端は、安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されるとともに、第１の出力電圧Ｖout1の出力端子に接続される。抵抗素子Ｒ１の他端は、抵抗素子Ｒ２の一端に接続されるとともに、第２の出力電圧Ｖout2の出力端子に接続される。抵抗素子Ｒ２の他端は、図示しない抵抗素子Ｒ３の一端に接続される。以下同様に順次接続され、抵抗素子Ｒｎの一端が第ｎの出力電圧Ｖoutnの出力端子に接続され、抵抗素子Ｒｎの他端がグランドに接続されている。また、抵抗ラダー回路のある接続点から参照電圧Ｖref が取り出されて、安定化電源集積回路ＩＣ１のリファレンス端子Ｒに接続されている。 The resistance elements R1, R2,..., Rn are connected in series to form a resistance ladder circuit. One end of the resistance element R1 is connected to the cathode terminal K of the stabilized power supply integrated circuit IC1 and to the output terminal of the first output voltage Vout1. The other end of the resistance element R1 is connected to one end of the resistance element R2 and to the output terminal of the second output voltage Vout2. The other end of the resistance element R2 is connected to one end of a resistance element R3 (not shown). In the same manner, the resistor elements Rn are sequentially connected. One end of the resistor element Rn is connected to the output terminal of the nth output voltage Voutn, and the other end of the resistor element Rn is connected to the ground. A reference voltage Vref is taken out from a connection point of the resistance ladder circuit and connected to the reference terminal R of the stabilized power supply integrated circuit IC1.
次に、図１に示した安定化電源回路の動作を説明する。安定化電源集積回路ＩＣ１は、リファレンス端子Ｒに供給される参照電圧Ｖref と、内蔵する内部基準電圧とが一致するように、カソード端子Ｋからアノード端子Ａへ流れる電流を制御することにより、電圧降下用抵抗素子Ｒｓにおけるドロップ電圧を制御する。この結果として、入力電圧Ｖinを変換した第１の出力電圧Ｖout1を一定の電圧に維持することができる。 Next, the operation of the stabilized power supply circuit shown in FIG. 1 will be described. The stabilized power supply integrated circuit IC1 controls the current flowing from the cathode terminal K to the anode terminal A so that the reference voltage Vref supplied to the reference terminal R and the built-in internal reference voltage coincide with each other. The drop voltage in the resistive element Rs is controlled. As a result, the first output voltage Vout1 obtained by converting the input voltage Vin can be maintained at a constant voltage.
ここで、第１の出力電圧を分圧して、第２の出力電圧から第ｎの出力電圧を生成する抵抗ラダー回路と、第１の出力電圧を分圧して参照電圧Ｖref を得る分圧回路とは、従来技術のような個別の回路が並列に接続されたものではなく、一つの抵抗ラダー回路から、参照電圧Ｖref と第２〜第ｎの出力電圧以下の電圧とを取り出したものである。 Here, a resistor ladder circuit that divides the first output voltage to generate the nth output voltage from the second output voltage, and a voltage divider circuit that divides the first output voltage to obtain the reference voltage Vref. Is not a circuit in which individual circuits as in the prior art are connected in parallel, but a reference voltage Vref and a voltage lower than the second to nth output voltages are taken out from one resistor ladder circuit.
このため、本実施例の第１の出力電圧以外の第２〜第ｎの出力電圧である他の出力電圧のバラツキは、抵抗ラダー回路を構成する抵抗素子のバラツキに依存し、従来技術のような参照電圧を取り出す分圧回路を構成する抵抗素子のバラツキと、抵抗ラダー回路を構成する抵抗素子のバラツキとの和となることはない。 For this reason, the variation of other output voltages that are the second to nth output voltages other than the first output voltage of the present embodiment depends on the variation of the resistance elements constituting the resistance ladder circuit, and is different from the conventional technology. Therefore, there is no sum of the variation of the resistance elements constituting the voltage dividing circuit for extracting the reference voltage and the variation of the resistance elements constituting the resistance ladder circuit.
従って本実施例によれば、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。 Therefore, according to the present embodiment, the other output voltage obtained by dividing the first output voltage has an effect that the voltage division ratio error due to the variation of the resistance elements is suppressed and another output voltage with high accuracy can be obtained.
図２は、本発明に係る安定化電源回路の実施例２を説明する回路図である。図２において、実施例２の安定化電源回路は、電圧降下用抵抗素子Ｒｓと、安定化電源集積回路ＩＣ１と、抵抗素子Ｒ１，Ｒ５，Ｒ６とを備えたシャントレギュレータである。 FIG. 2 is a circuit diagram illustrating Example 2 of the stabilized power supply circuit according to the present invention. In FIG. 2, the stabilized power supply circuit according to the second embodiment is a shunt regulator including a voltage drop resistance element Rs, a stabilized power supply integrated circuit IC1, and resistance elements R1, R5, and R6.
安定化電源集積回路ＩＣ１は、高電位側に接続されるカソード端子Ｋと、低電位側に接続されるアノード端子Ａと、参照電圧が供給されるリファレンス端子Ｒとを備えた３端子型のシャントレギュレータ用集積回路である。 The stabilized power supply integrated circuit IC1 includes a three-terminal shunt including a cathode terminal K connected to a high potential side, an anode terminal A connected to a low potential side, and a reference terminal R to which a reference voltage is supplied. This is an integrated circuit for a regulator.
電圧降下用抵抗素子Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されている。安定化電源集積回路ＩＣ１のアノード端子Ａはグランドに接続されている。 One end of the voltage drop resistance element Rs is connected to the input voltage Vin, and the other end is connected to the cathode terminal K of the stabilized power supply integrated circuit IC1. The anode terminal A of the stabilized power supply integrated circuit IC1 is connected to the ground.
抵抗素子Ｒ１，Ｒ５，Ｒ６は、直列に接続されて抵抗ラダー回路を構成している。抵抗素子Ｒ１の一端は、安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されるとともに、第１の出力電圧Ｖout1の出力端子に接続される。抵抗素子Ｒ１の他端は、抵抗素子Ｒ５の一端に接続されるとともに、安定化電源集積回路ＩＣ１のリファレンス端子Ｒに接続されている。抵抗素子Ｒ５の他端は、抵抗素子Ｒ６の一端に接続されるとともに、第２の出力電圧Ｖout2の出力端子に接続されている。抵抗素子Ｒ６の他端はグランドに接続されている。 The resistance elements R1, R5, and R6 are connected in series to form a resistance ladder circuit. One end of the resistance element R1 is connected to the cathode terminal K of the stabilized power supply integrated circuit IC1 and to the output terminal of the first output voltage Vout1. The other end of the resistance element R1 is connected to one end of the resistance element R5, and is connected to the reference terminal R of the stabilized power supply integrated circuit IC1. The other end of the resistance element R5 is connected to one end of the resistance element R6 and to the output terminal of the second output voltage Vout2. The other end of the resistance element R6 is connected to the ground.
次に、図２に示した安定化電源回路の動作を説明する。安定化電源集積回路ＩＣ１は、リファレンス端子Ｒに供給される参照電圧Ｖref と、内蔵する内部基準電圧とが一致するように、カソード端子Ｋからアノード端子Ａへ流れる電流を制御することにより、電圧降下用抵抗素子Ｒｓにおけるドロップ電圧を制御する。この結果として、入力電圧Ｖinを変換した第１の出力電圧Ｖout1を一定の電圧に維持することができる。 Next, the operation of the stabilized power supply circuit shown in FIG. 2 will be described. The stabilized power supply integrated circuit IC1 controls the current flowing from the cathode terminal K to the anode terminal A so that the reference voltage Vref supplied to the reference terminal R and the built-in internal reference voltage coincide with each other. The drop voltage in the resistive element Rs is controlled. As a result, the first output voltage Vout1 obtained by converting the input voltage Vin can be maintained at a constant voltage.
ここで、第１の出力電圧を分圧して、第２の出力電圧を生成する抵抗ラダー回路と、第１の出力電圧を分圧して参照電圧Ｖref を得る分圧回路とは、従来技術のような個別の回路が並列に接続されたものではなく、一つの抵抗ラダー回路から、参照電圧Ｖref と第２の出力電圧を取り出したものである。 Here, the resistor ladder circuit that divides the first output voltage to generate the second output voltage and the voltage divider circuit that divides the first output voltage to obtain the reference voltage Vref are as in the prior art. The individual circuits are not connected in parallel, but the reference voltage Vref and the second output voltage are extracted from one resistor ladder circuit.
ここで、安定化電源集積回路ＩＣ１のリファレンス端子Ｒから流れ出す電流Ｉref は、抵抗素子Ｒ１，Ｒ５に流れる電流より十分小さく無視できるものとする。そして、参照電圧Ｖref を分圧比β３で分圧した電圧が第２の出力電圧Ｖout2であるから、分圧比β３は、式（１）となり、第２の出力電圧Ｖout2は、式（２）となる。 Here, it is assumed that the current Iref flowing out from the reference terminal R of the stabilized power supply integrated circuit IC1 is sufficiently smaller than the current flowing through the resistance elements R1 and R5 and can be ignored. Since the voltage obtained by dividing the reference voltage Vref by the voltage dividing ratio β3 is the second output voltage Vout2, the voltage dividing ratio β3 is expressed by Expression (1), and the second output voltage Vout2 is expressed by Expression (2). .
β３＝Ｒ６／（Ｒ５＋Ｒ６） …（１）
Ｖout2＝β３・Ｖref …（２）
β３のバラツキをΔβ３、安定化電源集積回路ＩＣ１が内蔵する基準電圧のバラツキをΔＶref とすれば、Ｖout2のばらつきΔＶout2は、式（３）となる。
β3 = R6 / (R5 + R6) (1)
Vout2 = β3 · Vref (2)
If the variation of β3 is Δβ3 and the variation of the reference voltage built in the stabilized power integrated circuit IC1 is ΔVref, the variation ΔVout2 of Vout2 is expressed by the following equation (3).
ΔＶout2＝Δβ３・Ｖref＋β３・ΔＶref＋Δβ３・ΔＶref …（３）
ここで、第３項は、第１、第２項より十分小さいので、ΔＶout2は式（４）となる。
ΔVout2 = Δβ3 · Vref + β3 · ΔVref + Δβ3 · ΔVref (3)
Here, since the third term is sufficiently smaller than the first and second terms, ΔVout2 is expressed by equation (4).
ΔＶout2≒Δβ３・Ｖref＋β３・ΔＶref …（４）
これに対して、第１の出力電圧Ｖout1を分圧して参照電圧Ｖref を出力する分圧回路と、第１の出力電圧Ｖout1を分圧して第２の出力電圧Ｖout2を出力する抵抗ラダー回路とを並列に設け、その他の構成は、実施例２と同様な従来技術を考える。
ΔVout2≈Δβ3 · Vref + β3 · ΔVref (4)
On the other hand, a voltage dividing circuit that divides the first output voltage Vout1 and outputs the reference voltage Vref, and a resistor ladder circuit that divides the first output voltage Vout1 and outputs the second output voltage Vout2. A conventional technique similar to that of the second embodiment is considered for other configurations.
分圧回路の分圧比をβ１，抵抗ラダー回路の分圧比をβ２とすれば、式（５）〜（８）となる。 When the voltage dividing ratio of the voltage dividing circuit is β1, and the voltage dividing ratio of the resistance ladder circuit is β2, the equations (5) to (8) are obtained.
β１＝Ｒ２／（Ｒ１＋Ｒ２） …（５）
β２＝Ｒ４／（Ｒ３＋Ｒ４） …（６）
Ｖout1＝Ｖref／β１ …（７）
Ｖout2＝β２・Ｖout1 …（８）
次に、分圧比β１のバラツキをΔβ１、分圧比β２のバラツキをΔβ２、安定化電源集積回路ＩＣ１が内蔵する基準電圧のバラツキをΔＶref とすれば、Ｖout1のばらつきΔＶout1と、Ｖout2のばらつきΔＶout2とは、それぞれ式（９）、（１０）となる。
β1 = R2 / (R1 + R2) (5)
β2 = R4 / (R3 + R4) (6)
Vout1 = Vref / β1 (7)
Vout2 = β2 ・ Vout1 (8)
Next, if the variation of the voltage dividing ratio β1 is Δβ1, the variation of the voltage dividing ratio β2 is Δβ2, and the variation of the reference voltage built in the stabilized power integrated circuit IC1 is ΔVref, the variation ΔVout1 of Vout1 and the variation ΔVout2 of Vout2 , Respectively, are equations (9) and (10).
ΔＶout1＝ΔＶref／β１＋Ｖref／Δβ１＋ΔＶref／Δβ１
≒Ｖref／Δβ１＋ΔＶref／Δβ１ …（９）
ΔＶout2＝Δβ２・Ｖout1＋β２・ΔＶout1＋Δβ２・ΔＶout1
≒Δβ２・Ｖout1＋β２・ΔＶout1 …（１０）
式（９）を式（１０）へ代入すると、式（１１）となる。
ΔVout1 = ΔVref / β1 + Vref / Δβ1 + ΔVref / Δβ1
≒ Vref / Δβ1 + ΔVref / Δβ1 (9)
ΔVout2 = Δβ2 ・ Vout1 + β2 ・ ΔVout1 + Δβ2 ・ ΔVout1
≒ Δβ2 ・ Vout1 + β2 ・ ΔVout1 (10)
Substituting equation (9) into equation (10) yields equation (11).
ΔＶout2≒Δβ２・Ｖout1＋β２・（Ｖref／Δβ１＋ΔＶref／Δβ１）
≒Δβ２・Ｖout1＋β２・Ｖref／Δβ１＋β２・ΔＶref／Δβ１ …（１１）
本実施例のΔＶout2の式（４）と、従来例ΔＶout2の式（１１）とを比べると、従来例の式（１１）には、ΔＶref以外に、Δβ１とΔβ２の２つの分圧比のバラツキが含まれるために、ΔＶout2が大きくなる要因があったが、本実施例の式（４）では、一つの分圧比のバラツキしか含まれないために、その分だけΔＶout2を小さくすることができる。
ΔVout2 ≒ Δβ2 ・ Vout1 + β2 ・ (Vref / Δβ1 + ΔVref / Δβ1)
≒ Δβ2 ・ Vout1 + β2 ・ Vref / Δβ1 + β2 ・ ΔVref / Δβ1 (11)
Comparing the equation (4) of ΔVout2 of the present example with the equation (11) of the conventional example ΔVout2, the equation (11) of the conventional example has two variations of the partial pressure ratio of Δβ1 and Δβ2 in addition to ΔVref. Because of this, there is a factor that increases ΔVout2. However, in Formula (4) of this embodiment, only one variation in the voltage division ratio is included, so ΔVout2 can be reduced by that amount.
以上説明したように本実施例によれば、実施例１と同様に、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。また本実施例は、従来技術では４本必要であった抵抗素子の数が３本に減少し、使用する抵抗素子の数を減らすことができるという効果がある。 As described above, according to the present embodiment, as in the first embodiment, the other output voltages obtained by dividing the first output voltage are reduced in the voltage division ratio error due to the variation of the resistance elements, and other than high accuracy. The output voltage can be obtained. In addition, the present embodiment has an effect that the number of resistance elements required in the prior art is reduced to 3, and the number of resistance elements to be used can be reduced.
図３は、本発明に係る安定化電源回路の実施例３を説明する回路図である。図３において、実施例３の安定化電源回路は、図２に示した実施例２の安定化電源回路の第１の出力端子と参照電圧端子との間に、更に抵抗素子Ｒ７が接続されている。その他の構成は、実施例２と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。 FIG. 3 is a circuit diagram illustrating Example 3 of the stabilized power supply circuit according to the present invention. In FIG. 3, the stabilized power supply circuit according to the third embodiment further includes a resistance element R <b> 7 connected between the first output terminal and the reference voltage terminal of the stabilized power supply circuit according to the second embodiment illustrated in FIG. 2. Yes. Since other configurations are the same as those of the second embodiment, the same reference numerals are given to the same components, and redundant description is omitted.
図３において、抵抗素子Ｒ７は、安定化電源集積回路ＩＣ１のリファレンス端子Ｒとグランド（言い換えれば安定化電源集積回路ＩＣ１のアノード端子Ａ）との間に接続されている。実施例２においては、安定化電源集積回路ＩＣ１のリファレンス端子Ｒから流れ出す電流Ｉref を無視できるものとした。しかし、抵抗素子Ｒ５，Ｒ６をＲＣフィルターの一部として使用し、ＲＣフィルタの時定数を大きくする必要がある場合、抵抗素子Ｒ１，Ｒ５，Ｒ６に流れる電流をリファレンス端子Ｒの端子電流Ｉref に比べて十分大きくできない場合がある。このような場合、抵抗素子Ｒ７を追加することにより、抵抗素子Ｒ５，Ｒ６の抵抗値を大きくして所望のＲＣフィルタの時定数を実現してもリファレンス端子Ｒの端子電流Ｉref がＶout2に及ぼす影響を無視することができる。 In FIG. 3, the resistance element R7 is connected between the reference terminal R of the stabilized power supply integrated circuit IC1 and the ground (in other words, the anode terminal A of the stabilized power supply integrated circuit IC1). In the second embodiment, the current Iref flowing from the reference terminal R of the stabilized power supply integrated circuit IC1 can be ignored. However, when the resistance elements R5 and R6 are used as part of the RC filter and the time constant of the RC filter needs to be increased, the current flowing through the resistance elements R1, R5, and R6 is compared with the terminal current Iref of the reference terminal R. May not be large enough. In such a case, by adding the resistance element R7, even if the resistance values of the resistance elements R5 and R6 are increased to realize a desired time constant of the RC filter, the influence of the terminal current Iref of the reference terminal R on Vout2 Can be ignored.
以上説明したように本実施例によれば、実施例１と同様に、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。 As described above, according to the present embodiment, as in the first embodiment, the other output voltages obtained by dividing the first output voltage are reduced in the voltage division ratio error due to the variation of the resistance elements, and other than high accuracy. The output voltage can be obtained.
また本実施例によれば、第１の出力端子と参照電圧端子との間に、更に抵抗素子を接続したことにより、抵抗ラダー回路を構成する抵抗素子の抵抗値が大きい場合、安定化電源集積回路のリファレンス端子からの漏れ電流による出力誤差を抑制することができるという効果がある。 Further, according to the present embodiment, when a resistance element is further connected between the first output terminal and the reference voltage terminal, and the resistance value of the resistance element constituting the resistance ladder circuit is large, the stabilized power supply is integrated. There is an effect that an output error due to a leakage current from the reference terminal of the circuit can be suppressed.
尚、本実施例の変形例として、図４に示すように、抵抗素子Ｒ７を安定化電源集積回路ＩＣ１のリファレンス端子Ｒと第１の出力電圧Ｖout1（言い換えれば安定化電源集積回路ＩＣ１のカソード端子Ｋ）との間に接続してもよい。この変形例は、安定化電源集積回路ＩＣ１のリファレンス端子Ｒの電流Ｉref が端子へ流れ込む方向の場合に有効である。 As a modification of the present embodiment, as shown in FIG. 4, the resistor element R7 is connected to the reference terminal R of the stabilized power supply integrated circuit IC1 and the first output voltage Vout1 (in other words, the cathode terminal of the stabilized power supply integrated circuit IC1). K). This modification is effective when the current Iref of the reference terminal R of the stabilized power supply integrated circuit IC1 flows into the terminal.
本実施例の変形例によれば、参照電圧端子とグランドとの間に、更に抵抗素子を接続したことにより、抵抗ラダー回路を構成する抵抗素子の抵抗値が大きい場合、安定化電源集積回路のリファレンス端子からの漏れ電流による出力誤差を抑制することができるという効果がある。 According to the modification of the present embodiment, when a resistance element is further connected between the reference voltage terminal and the ground, the resistance value of the resistance element constituting the resistance ladder circuit is large. There is an effect that an output error due to a leakage current from the reference terminal can be suppressed.
図５は、本発明に係る安定化電源回路の実施例４を説明する回路図である。図５において、実施例４の安定化電源回路は、図２に示した実施例２の安定化電源回路に、抵抗素子Ｒ７とスイッチ素子Ｑ１の直列回路が追加されている。その他の構成は、実施例２と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。 FIG. 5 is a circuit diagram for explaining a fourth embodiment of the stabilized power circuit according to the present invention. In FIG. 5, the stabilized power circuit of the fourth embodiment is obtained by adding a series circuit of a resistor element R7 and a switch element Q1 to the stabilized power circuit of the second embodiment shown in FIG. Since other configurations are the same as those of the second embodiment, the same reference numerals are given to the same components, and redundant description is omitted.
図５において、抵抗素子Ｒ７とスイッチ素子Ｑ１の直列回路が第２の出力電圧Ｖout2とグランドとの間に接続されている。 In FIG. 5, a series circuit of a resistor element R7 and a switch element Q1 is connected between the second output voltage Vout2 and the ground.
本実施例は、スイッチ素子Ｑ１のオン／オフにより、第２の出力電圧Ｖout2の低／高を変化させる実施例である。スイッチ素子Ｑ１は、図示しない駆動回路によりオン／オフが制御される。スイッチ素子Ｑ１がオンの場合、抵抗素子Ｒ７が抵抗素子Ｒ６と並列になり、第２の出力電圧Ｖout2は低い値である。スイッチ素子Ｑ１がオフの場合、抵抗素子Ｒ７には電流が流れず、第２の出力電圧Ｖout2は高い値となる。 In this embodiment, the low / high of the second output voltage Vout2 is changed by turning on / off the switch element Q1. The switch element Q1 is controlled to be turned on / off by a drive circuit (not shown). When the switch element Q1 is on, the resistor element R7 is in parallel with the resistor element R6, and the second output voltage Vout2 is a low value. When the switch element Q1 is off, no current flows through the resistance element R7, and the second output voltage Vout2 has a high value.
但し、本実施例においては、スイッチ素子Ｑ１のオン／オフにより第１の出力電圧Ｖout1も変動するため、第１の出力電圧Ｖout1の電圧変化幅が許容できる範囲内で本実施例を利用することができる。尚、図５では、抵抗素子Ｒ７とスイッチ素子Ｑ１の直列回路を第２の出力電圧Ｖout2とグランドとの間に接続したが、この直列回路を第１の出力電圧Ｖout1と第２の出力電圧Ｖout2との間に接続することもできる。 However, in the present embodiment, since the first output voltage Vout1 also varies due to the on / off of the switch element Q1, the present embodiment is used within a range in which the voltage change width of the first output voltage Vout1 is allowable. Can do. In FIG. 5, the series circuit of the resistor element R7 and the switch element Q1 is connected between the second output voltage Vout2 and the ground, but this series circuit is connected to the first output voltage Vout1 and the second output voltage Vout2. Can also be connected between.
図６は、本発明に係る安定化電源回路の実施例５を説明する回路図である。実施例１〜４は、本発明をシャントレギュレータに適用した実施例であったが、実施例５は、本発明をシリーズレギュレータに適用した実施例である。 FIG. 6 is a circuit diagram for explaining a fifth embodiment of the stabilized power circuit according to the present invention. Examples 1 to 4 are examples in which the present invention is applied to a shunt regulator, while Example 5 is an example in which the present invention is applied to a series regulator.
図６において、実施例５の安定化電源回路は、安定化電源集積回路ＩＣ２と、抵抗素子Ｒ１，Ｒ２，Ｒ３とを備えたシリーズレギュレータである。 In FIG. 6, the stabilized power supply circuit according to the fifth embodiment is a series regulator including a stabilized power supply integrated circuit IC2 and resistance elements R1, R2, and R3.
安定化電源集積回路ＩＣ２は、入力端子Ｉと、出力端子Ｏと、接地端子Ｇとを備えた
３端子型のシリーズレギュレータ用集積回路である。但し、本実施例では、安定化電源集積回路ＩＣ２の接地端子Ｇは、グランドには接続していない。
The stabilized power supply integrated circuit IC2 is a three-terminal series regulator integrated circuit including an input terminal I, an output terminal O, and a ground terminal G. However, in the present embodiment, the ground terminal G of the stabilized power supply integrated circuit IC2 is not connected to the ground.
安定化電源集積回路ＩＣ２の入力端子Ｉは入力電圧Ｖinに接続され、安定化電源集積回路ＩＣ２の出力端子Ｏには、第１の出力電圧Ｖout1の端子と、抵抗素子Ｒ１の一端が接続されている。安定化電源集積回路ＩＣ２の接地端子Ｇには、抵抗素子Ｒ１の他端と、抵抗素子Ｒ２の一端が接続されれている。 The input terminal I of the stabilized power supply integrated circuit IC2 is connected to the input voltage Vin, and the output terminal O of the stabilized power supply integrated circuit IC2 is connected to the terminal of the first output voltage Vout1 and one end of the resistor element R1. Yes. The other end of the resistor element R1 and one end of the resistor element R2 are connected to the ground terminal G of the stabilized power supply integrated circuit IC2.
抵抗素子Ｒ２の他端には、第２の出力電圧Ｖout2の端子と、抵抗素子Ｒ３の一端が接続されている。抵抗素子Ｒ３の他端は、グランドに接続されている。 The other end of the resistance element R2 is connected to the terminal of the second output voltage Vout2 and one end of the resistance element R3. The other end of the resistance element R3 is connected to the ground.
安定化電源集積回路ＩＣ２は、出力端子Ｏと、接地端子Ｇとの間の電圧が所定の電圧（以下、この電圧を基準電圧Ｖref とする）となるように、入力端子Ｉと出力端子Ｏとの間の電圧降下を制御する。このため、抵抗素子Ｒ１に流れる電流は、Ｖref ／Ｒ１という一定値となる。ここで、安定化電源集積回路ＩＣ２の接地端子Ｇから流れ出す電流Ｉｇが式（１２）の関係を満たし、且つ、第２の出力電圧Ｖout2の端子から取り出す電流もＶref ／Ｒ１より十分小さければ、第１の出力電圧Ｖout1の値は、式（１３）となり、第２の出力電圧Ｖout2の値は、式（１４）となる。 The stabilized power supply integrated circuit IC2 includes an input terminal I, an output terminal O, and an output terminal O so that a voltage between the output terminal O and the ground terminal G becomes a predetermined voltage (hereinafter, this voltage is referred to as a reference voltage Vref). Control the voltage drop between. For this reason, the current flowing through the resistance element R1 has a constant value of Vref / R1. Here, if the current Ig flowing out from the ground terminal G of the stabilized power supply integrated circuit IC2 satisfies the relationship of the expression (12) and the current taken out from the terminal of the second output voltage Vout2 is also sufficiently smaller than Vref / R1, The value of the first output voltage Vout1 is expressed by equation (13), and the value of the second output voltage Vout2 is expressed by equation (14).
Ｉｇ≪Ｖref ／Ｒ１ …（１２）
Ｖout1＝Ｖref ・（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ１ …（１３）
Ｖout2＝Ｖref ・Ｒ３／Ｒ１ …（１４）
尚、図６において、安定化電源集積回路ＩＣ２の接地端子Ｇとグランドとの間に抵抗素子を直列接続（Ｒ２，Ｒ３）して、第２の出力電圧Ｖout2を取り出しているが、抵抗素子Ｒ１を複数の抵抗素子からなる直列接続として、これらの接続点から第２の出力電圧Ｖout2を取り出すこともできる。
Ig << Vref / R1 (12)
Vout1 = Vref (R1 + R2 + R3) / R1 (13)
Vout2 = Vref R3 / R1 (14)
In FIG. 6, a resistor element is connected in series (R2, R3) between the ground terminal G of the stabilized power supply integrated circuit IC2 and the ground, and the second output voltage Vout2 is taken out. Can be connected in series consisting of a plurality of resistance elements, and the second output voltage Vout2 can be extracted from these connection points.
以上説明したように本実施例によれば、シリーズレギュレータにおいて、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。 As described above, according to the present embodiment, in the series regulator, the other output voltage obtained by dividing the first output voltage is suppressed from the voltage division ratio error due to the variation of the resistance element, and the other output voltage with high accuracy is obtained. Is effective.
図７は、本発明に係る安定化電源回路の実施例６を説明する回路図である。実施例６は、第２の出力電圧Ｖout2と、参照電圧Ｖref とが等しい実施例である。 FIG. 7 is a circuit diagram for explaining a sixth embodiment of the stabilized power circuit according to the present invention. In the sixth embodiment, the second output voltage Vout2 is equal to the reference voltage Vref.
図７において、実施例６の安定化電源回路は、電圧降下用抵抗素子Ｒｓと、安定化電源集積回路ＩＣ１と、抵抗素子Ｒ１，Ｒ２とを備えたシャントレギュレータである。 In FIG. 7, the stabilized power circuit according to the sixth embodiment is a shunt regulator including a voltage drop resistance element Rs, a stabilized power integrated circuit IC1, and resistance elements R1 and R2.
安定化電源集積回路ＩＣ１は、高電位側に接続されるカソード端子Ｋと、低電位側に接続されるアノード端子Ａと、参照電圧が供給されるリファレンス端子Ｒとを備えた３端子型のシャントレギュレータ用集積回路である。 The stabilized power supply integrated circuit IC1 includes a three-terminal shunt including a cathode terminal K connected to a high potential side, an anode terminal A connected to a low potential side, and a reference terminal R to which a reference voltage is supplied. This is an integrated circuit for a regulator.
電圧降下用抵抗素子Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されている。安定化電源集積回路ＩＣ１のアノード端子Ａはグランドに接続されている。 One end of the voltage drop resistance element Rs is connected to the input voltage Vin, and the other end is connected to the cathode terminal K of the stabilized power supply integrated circuit IC1. The anode terminal A of the stabilized power supply integrated circuit IC1 is connected to the ground.
抵抗素子Ｒ１の一端は、安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されるとともに、第１の出力電圧Ｖout1の出力端子に接続される。抵抗素子Ｒ１の他端は、抵抗素子Ｒ２の一端に接続されるとともに、安定化電源集積回路ＩＣ１のリファレンス端子Ｒと、第２の出力電圧Ｖout2の出力端子に接続されている。抵抗素子Ｒ２の他端は、グランドに接続されている。 One end of the resistance element R1 is connected to the cathode terminal K of the stabilized power supply integrated circuit IC1 and to the output terminal of the first output voltage Vout1. The other end of the resistor element R1 is connected to one end of the resistor element R2, and is connected to the reference terminal R of the stabilized power supply integrated circuit IC1 and the output terminal of the second output voltage Vout2. The other end of the resistance element R2 is connected to the ground.
抵抗素子Ｒ１，Ｒ２は、直列に接続されて抵抗ラダー回路を構成し、抵抗素子Ｒ１と抵抗素子Ｒ２との接続点は、第２の出力電圧Ｖout2を出力するとともに、参照電圧Ｖref を出力している。 The resistance elements R1 and R2 are connected in series to form a resistance ladder circuit, and the connection point between the resistance elements R1 and R2 outputs the second output voltage Vout2 and outputs the reference voltage Vref. Yes.
以上説明した本実施例によれば、実施例１と同様に、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。 According to the present embodiment described above, as in the first embodiment, the other output voltages obtained by dividing the first output voltage are reduced in the voltage division ratio error due to the variation of the resistance elements, and other outputs with high accuracy are possible. There is an effect that voltage can be obtained.
また本実施例によれば、他の出力電圧のうち第２の出力電圧と参照電圧とが同じであるので、第２の出力電圧端子を参照電圧端子とすることにより、抵抗ラダー回路を構成する抵抗素子の数を減少させるとともに、他の出力電圧のバラツキを参照電圧のバラツキと同等とすることができるという効果がある。 Further, according to the present embodiment, the second output voltage and the reference voltage among the other output voltages are the same, so that the resistor ladder circuit is configured by using the second output voltage terminal as the reference voltage terminal. There is an effect that the number of resistance elements can be reduced, and variations in other output voltages can be made equal to variations in the reference voltage.
ＩＣ１：安定化電源集積回路、Ｒ１〜Ｒ７，Ｒｎ：抵抗素子、Ｒｓ：電圧降下用抵抗素子、Ｖin：入力電圧、Ｖout1：第１の出力電圧、Ｖout2：第２の出力電圧、Ｖref ：参照電圧。 IC1: Stabilized power supply integrated circuit, R1 to R7, Rn: Resistance element, Rs: Voltage drop resistance element, Vin: Input voltage, Vout1: First output voltage, Vout2: Second output voltage, Vref: Reference voltage .
Claims (4)
前記電源と前記負荷との間で直列接続された電圧降下用の抵抗素子と、
前記抵抗素子に対して前記負荷側であり前記負荷と並列接続され、前記参照電圧に基づいて素子内に電流を流すことによって前記抵抗素子の電圧を調整する制御素子と、
前記制御素子と前記負荷との間で並列接続されるとともに、前記第１の出力電圧を分圧して、他の出力電圧と前記制御素子へ入力する前記参照電圧とを生成する抵抗ラダー回路とを備えたことを特徴とする安定化電源回路。 As the reference voltage obtained by dividing the first output voltage divided coincides with the internal reference voltage, and outputs to convert an input voltage supplied to the first output voltage from the power supply, the first output voltage In a stabilized power supply circuit that generates another divided output voltage,
A voltage drop resistance element connected in series between the power source and the load;
A control element that is on the load side with respect to the resistance element and is connected in parallel with the load, and adjusts the voltage of the resistance element by flowing a current in the element based on the reference voltage;
A resistor ladder circuit that is connected in parallel between the control element and the load, and that divides the first output voltage to generate another output voltage and the reference voltage to be input to the control element; stabilizing power supply circuit, characterized in that it includes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008330667A JP5271695B2 (en) | 2008-12-25 | 2008-12-25 | Stabilized power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008330667A JP5271695B2 (en) | 2008-12-25 | 2008-12-25 | Stabilized power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010152686A JP2010152686A (en) | 2010-07-08 |
| JP5271695B2 true JP5271695B2 (en) | 2013-08-21 |
Family
ID=42571698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008330667A Active JP5271695B2 (en) | 2008-12-25 | 2008-12-25 | Stabilized power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5271695B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105906A (en) * | 1988-10-14 | 1990-04-18 | Mitsubishi Electric Corp | Reference voltage generating circuit |
| JP2006018148A (en) * | 2004-07-05 | 2006-01-19 | Funai Electric Co Ltd | Liquid crystal driving apparatus |
-
2008
- 2008-12-25 JP JP2008330667A patent/JP5271695B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010152686A (en) | 2010-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4616067B2 (en) | Constant voltage power circuit | |
| KR102182026B1 (en) | Constant voltage circuit | |
| JP6038516B2 (en) | Voltage regulator | |
| JP4928202B2 (en) | Slope compensation circuit and switching regulator | |
| JP2012088987A (en) | Semiconductor integrated circuit for regulators | |
| JP5470772B2 (en) | Current mode control switching regulator | |
| KR101387300B1 (en) | LDO(Low Drop Out Regulator) having phase margin compensation means and phase margin compensation method using the LDO | |
| JP2009003660A (en) | Voltage regulator | |
| JP5160317B2 (en) | Voltage regulator | |
| TWI672572B (en) | Voltage Regulator | |
| JP2009055708A (en) | Switching regulator and dc-dc conversion device using the switching regulator | |
| WO2012144116A1 (en) | Charge-pump type dc-dc converter | |
| JPWO2008032606A1 (en) | Reference current circuit, reference voltage circuit, and startup circuit | |
| JP2018173868A (en) | Overcurrent protection circuit and voltage regulator | |
| JP5091101B2 (en) | Soft start circuit and power supply circuit including the soft start circuit | |
| JP2008270732A (en) | Semiconductor device | |
| WO2009096192A1 (en) | Buffer circuit and image sensor chip comprising the same, and image pickup device | |
| JP5271695B2 (en) | Stabilized power circuit | |
| JP2015119550A (en) | Slope compensation circuit and switching power supply apparatus | |
| EP2713492B1 (en) | Power Conversion Arrangement and Method for Power Conversion | |
| JP5369749B2 (en) | Constant voltage circuit | |
| JP2012032940A (en) | Power supply control circuit | |
| JP2007011947A (en) | Power source regulator circuit | |
| JP2016090379A (en) | measuring device | |
| WO2007099489A2 (en) | Improved window comparator with accurate levels for use in dc-dc converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5271695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |