JP5270110B2 - Mixer with frequency selection function - Google Patents
Mixer with frequency selection function Download PDFInfo
- Publication number
- JP5270110B2 JP5270110B2 JP2007136719A JP2007136719A JP5270110B2 JP 5270110 B2 JP5270110 B2 JP 5270110B2 JP 2007136719 A JP2007136719 A JP 2007136719A JP 2007136719 A JP2007136719 A JP 2007136719A JP 5270110 B2 JP5270110 B2 JP 5270110B2
- Authority
- JP
- Japan
- Prior art keywords
- charge sharing
- operation control
- control signal
- integration
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、無線周波数信号を直接サンプリングして周波数変換すると共に周波数選択を行うミキサに関する。 The present invention relates to a mixer that directly samples a radio frequency signal to perform frequency conversion and performs frequency selection.
特許文献1に、高周波信号をサンプリングする技術である電荷サンプリング(Charge Sampling)技術が示されている。特許文献1に示された技術は、瞬時電圧をサンプリングする代わりに、トランスコンダクタンスアンプによって信号電圧を信号電圧に比例した信号電流に置き換え、信号電流を容量に所定の時間積分し、その結果をサンプリング出力とするものである。なお、所定時間の積分が終了して出力を取り出した後に、容量は放電される。この積分動作と放電動作とを周期的に行うことによって、離散的な信号出力が得られる。特許文献1に示された技術によれば、無線通信に用いられる周波数帯の信号を直接サンプリングすることが可能となる。 Patent Document 1 discloses a charge sampling technique that is a technique for sampling a high-frequency signal. In the technique disclosed in Patent Document 1, instead of sampling the instantaneous voltage, the signal voltage is replaced with a signal current proportional to the signal voltage by a transconductance amplifier, the signal current is integrated into the capacitor for a predetermined time, and the result is sampled. Output. Note that the capacity is discharged after the integration for a predetermined time is completed and the output is taken out. A discrete signal output can be obtained by periodically performing the integration operation and the discharge operation. According to the technique disclosed in Patent Document 1, it is possible to directly sample a signal in a frequency band used for wireless communication.
特許文献2には、電荷サンプリング技術を用いて、所望の信号の周波数帯域の信号を通過させ他の周波数帯域の信号を減衰させる周波数選択特性を有するミキサを構成する技術が示されている。特許文献2に示された技術によれば、周波数選択特性をもったミキサによって無線信号受信器の構成を簡単にできる。 Japanese Patent Application Laid-Open No. 2004-228561 discloses a technique for configuring a mixer having a frequency selection characteristic that uses a charge sampling technique to pass a signal in a desired frequency band and attenuate a signal in another frequency band. According to the technique disclosed in Patent Document 2, the configuration of the radio signal receiver can be simplified by a mixer having frequency selection characteristics.
図13は、特許文献3及び特許文献4に示された、電荷サンプリング技術を用いて周波数選択特性を有するミキサの周波数選択特性を更に改善する従来の回路である。また、図14は、図13の回路における動作制御信号のタイミングチャートである。この回路は、電荷サンプリング回路に、IIR(infinite impulse response)フィルタ特性を持つ回路を組み合わせたものである。ここで、信号をサンプリングする回路にIIRフィルタ特性を付加した回路としては、演算増幅器とスイッチと容量とによって構成されるスイッチトキャパシタ回路がある。しかし、特許文献3及び特許文献4の回路は、IIRフィルタをスイッチ及び容量のみで構成するものである。このことによって、従来のスイッチトキャパシタ回路で必要とされる演算増幅器を不要とし、消費電力及び回路規模の増加を抑えている。 FIG. 13 shows a conventional circuit that further improves the frequency selection characteristics of a mixer having frequency selection characteristics using the charge sampling technique disclosed in Patent Documents 3 and 4. FIG. 14 is a timing chart of operation control signals in the circuit of FIG. In this circuit, a charge sampling circuit is combined with a circuit having an IIR (infinite impulse response) filter characteristic. Here, as a circuit in which an IIR filter characteristic is added to a signal sampling circuit, there is a switched capacitor circuit including an operational amplifier, a switch, and a capacitor. However, the circuits of Patent Document 3 and Patent Document 4 are configured by configuring an IIR filter only with a switch and a capacitor. This eliminates the need for an operational amplifier required in a conventional switched capacitor circuit, and suppresses an increase in power consumption and circuit scale.
更に、特許文献5には、特許文献3及び特許文献4の技術を基にして、IIRフィルタを縦続接続してIIRフィルタの次数を上げる(以下、高次化という)ことによって周波数選択特性を改善する技術が示されている。図15は、特許文献5に示された、図13の回路を縦続接続して高次化する従来の回路である。なお、図15の回路における動作制御信号のタイミングチャートは、図14のタイミングチャートと同じである。この技術も、IIRフィルタをスイッチと容量のみで構成することによって、消費電力と回路規模の増加を抑えながら周波数選択性の改善を行っている。 Furthermore, Patent Document 5 improves frequency selection characteristics by increasing the order of the IIR filter (hereinafter referred to as higher order) by cascading IIR filters based on the techniques of Patent Document 3 and Patent Document 4. Technology to do is shown. FIG. 15 shows a conventional circuit disclosed in Patent Document 5 in which the circuit of FIG. Note that the timing chart of the operation control signal in the circuit of FIG. 15 is the same as the timing chart of FIG. This technique also improves frequency selectivity while suppressing an increase in power consumption and circuit scale by configuring an IIR filter with only a switch and a capacitor.
また、非特許文献1には、スイッチ及び容量のみで高次のIIRフィルタを構成する技術が示されている。この技術によれば、スイッチと容量とをそれぞれ1つ追加することによって、IIRフィルタの次数を1つ追加することができる。
しかしながら、上述した従来のミキサには以下の問題がある。特許文献3及び特許文献4に記載された従来技術(図13を参照)は、IIRフィルタの次数が1次であるので周波数選択特性の改善には限界がある。 However, the conventional mixer described above has the following problems. The prior arts described in Patent Document 3 and Patent Document 4 (see FIG. 13) have a limit in improving frequency selection characteristics because the order of the IIR filter is first order.
特許文献3及び特許文献4の技術を基にしてIIRフィルタを高次化する特許文献5に記載された従来技術(図15を参照)は、周波数選択特性には優れているが信号通過帯域において出力信号レベルの損失(以下、通過損失という)を発生させる。これは、放電動作制御信号RESET1(図14を参照)に従って積分容量Cr2及びCr3の電荷を定期的に放電しているからである。図16は、特許文献5に記載された従来技術の信号通過帯域の通過損失を示す概念図である。図16に示す通り、特許文献5に記載された従来技術では、高次化する毎に信号通過帯域において通過損失が発生し、そして、高次化するに伴って通過損失が蓄積する。なお、特許文献5には、通過損失をなくす手法も記載されてはいる。しかし、IIRフィルタの出力側から入力側への干渉を防止する為にフィルタ特性の設定が複雑となることによって、設計が困難となる。また、縦続接続してIIRフィルタを高次化するためには多数の容量及びスイッチの追加が必要である。 The conventional technique (see FIG. 15) described in Patent Document 5 that increases the order of the IIR filter based on the techniques of Patent Document 3 and Patent Document 4 is excellent in frequency selection characteristics, but in the signal passband. A loss in the output signal level (hereinafter referred to as passing loss) is generated. This is because the charges of the integration capacitors Cr2 and Cr3 are periodically discharged according to the discharge operation control signal RESET1 (see FIG. 14). FIG. 16 is a conceptual diagram showing the pass loss of the signal pass band of the prior art described in Patent Document 5. As shown in FIG. 16, in the prior art described in Patent Document 5, a pass loss occurs in the signal pass band every time the order is increased, and the pass loss accumulates as the order is increased. Patent Document 5 also describes a technique for eliminating the passage loss. However, since the setting of filter characteristics is complicated in order to prevent interference from the output side to the input side of the IIR filter, the design becomes difficult. In addition, in order to increase the order of the IIR filter by cascade connection, it is necessary to add a large number of capacitors and switches.
また、非特許文献1記載の従来技術では、動作制御信号をつくるために、遅延回路又はサンプリング周波数より高い周波数の動作制御信号が必要である。遅延回路を用いると、遅延時間のばらつきが問題となる。特に、IIRフィルタを高次化するには複数の動作制御信号が必要となるが、これらの信号の遅延時間のばらつきを補償することは非常に難しい。遅延回路を用いる代わりに、同期回路設計(基準CLKをもとに各種信号を生成する方法)によって構成された論理回路を用いることによって、安定した動作制御信号をつくることができる。しかし、この回路の動作制御信号の周波数は、サンプリング周波数よりも高い必要がある。ここで、サンプリング技術を用いたミキサを無線通信装置で用いる場合、サンプリング周波数は数百MHzから数GHzに及ぶ。このことによって、サンプリング周波数より高い周波数の動作制御信号を用いることは、基準CLK発振回路の複雑化及び消費電流の増加、また、論理回路の消費電力の増加を招く。 Further, in the prior art described in Non-Patent Document 1, an operation control signal having a frequency higher than the delay circuit or the sampling frequency is required to generate the operation control signal. When a delay circuit is used, a variation in delay time becomes a problem. In particular, a plurality of operation control signals are required to increase the order of the IIR filter, but it is very difficult to compensate for variations in delay times of these signals. Instead of using a delay circuit, a stable operation control signal can be generated by using a logic circuit configured by a synchronous circuit design (a method for generating various signals based on a reference CLK). However, the frequency of the operation control signal of this circuit needs to be higher than the sampling frequency. Here, when a mixer using a sampling technique is used in a wireless communication apparatus, the sampling frequency ranges from several hundred MHz to several GHz. Thus, using an operation control signal having a frequency higher than the sampling frequency leads to complication of the reference CLK oscillation circuit, increase in current consumption, and increase in power consumption of the logic circuit.
なお、上記した従来技術を単に組み合わせたとしても、高次化による通過損失の発生及びサンプリング周波数より高い周波数の動作制御信号を用いることによる消費電流の増加を防止することはできない。 Note that even if the above-described conventional techniques are simply combined, it is not possible to prevent the occurrence of passage loss due to higher order and the increase in current consumption due to the use of an operation control signal having a frequency higher than the sampling frequency.
それ故に、本発明の目的は、サンプリング周波数より高い周波数の動作制御信号を用いることなく、信号通過帯域において通過損失の無い高次のIIRフィルタ特性をもつ周波数選択機能の高いミキサを提供することである。 Therefore, an object of the present invention is to provide a mixer having a high frequency selection function having a high-order IIR filter characteristic having no pass loss in the signal pass band without using an operation control signal having a frequency higher than the sampling frequency. is there.
本発明は、周波数選択機能を有するミキサに向けられている。そして、上記目的を達成させるために、本発明のミキサは、1入力2出力の積分動作スイッチと、2出力に2入力がそれぞれ接続される2入力1出力の切替えスイッチと、2出力のそれぞれと接地との間に設けられる2つの積分容量と、切替えスイッチの出力と接地との間に設けられる放電動作スイッチとを含む第1のスイッチトキャパシタ回路と、電荷共有スイッチと当該電荷共有スイッチの出力端に接地との間に設けられた電荷共有容量とを含む回路を複数並列接続して構成され、複数の電荷共有スイッチの入力端を第1のスイッチトキャパシタ回路の出力に共通接続し、複数の電荷共有スイッチの少なくとも1つの出力端を出力とする第2のスイッチトキャパシタ回路と、積分動作スイッチの動作タイミングを与える積分動作制御信号と、切替えスイッチの動作タイミングを与える切替え動作制御信号と、放電動作スイッチの動作タイミングを与える放電制御信号と、複数の電荷共有スイッチの動作タイミングを与える電荷共有動作制御信号とを出力するタイミング制御部とを備え、第1のスイッチトキャパシタ回路は、2つの積分容量の一方に積分動作制御信号に従って入力信号を充電し、並行して、2つの積分容量の他方に既に充電されている電荷を切替え制御信号に従って放出し、かつ、当該放出後に2つの積分容量の他方の残留電荷を放電動作制御信号に従って放電する動作を、所定期間毎に切替えて交互に実行して入力信号の離散時間サンプルストリームを第2のスイッチトキャパシタ回路に出力し、第2のスイッチトキャパシタ回路は、離散時間サンプルストリームを入力し、電荷共有動作制御信号に従って複数の電荷共有スイッチをオンオフ制御して出力信号を出力し、電荷共有動作制御信号、切替え動作制御信号及び放電動作制御信号のハイレベルである期間及びローレベルである期間は、共に、積分動作制御信号の半周期以上の期間であり、複数の電荷共有スイッチの少なくとも2つは、所定期間に、互いに異なるタイミングでオンオフ制御されることを特徴とする。 The present invention is directed to a mixer having a frequency selection function. Then, in order to achieve the above object, the mixer of the present invention, 1 the integration operation switch inputs and two outputs, and two inputs and one output switch e switch of two inputs to the two outputs are respectively connected, each of the two outputs and the two integration capacitor provided between a ground and a first switched capacitor circuit including a discharge operation switch provided between the ground and the output of the changeover example switches, charge sharing switch and the charge sharing switch A plurality of circuits including a charge sharing capacitor provided between the output terminal and the ground are connected in parallel, and the input terminals of the plurality of charge sharing switches are commonly connected to the output of the first switched capacitor circuit. second switched capacitor circuits and, integration operation control signal giving the operation timing of the integration operation switches to outputting at least one output terminal of the charge sharing switch , An operation control signal switching gives the operation timing of the changeover example switch, a discharge control signal to provide an operation timing of the discharging operation switch, the timing control unit which outputs the charge sharing operation control signal giving the operation timing of the plurality of charge sharing switches And the first switched capacitor circuit charges the input signal in accordance with the integral operation control signal in one of the two integral capacitors, and switches the charge already charged in the other of the two integral capacitors in parallel. out release in accordance with the signal, and the operation of discharging according to a discharge operation control signal and the other of the remaining charge of two integrated capacitors after such release, discrete-time input signal by performing alternately switched every predetermined period sample stream To the second switched capacitor circuit, the second switched capacitor circuit having a discrete time sample stream. Enter the beam, a plurality of the charge sharing switch off control to output an output signal according to the charge sharing operation control signals, time and low at the high level of the charge sharing operation control signal, the switching operation control signal and the discharge operation control signal The periods that are levels are both periods longer than a half cycle of the integration operation control signal, and at least two of the plurality of charge sharing switches are ON / OFF controlled at different timings in a predetermined period.
また、複数の電荷共有スイッチの全ては、所定期間に、それぞれ1回オンオフ制御されてもよい。 Further, all of the plurality of charge sharing switches may be controlled to be turned on and off once in a predetermined period.
また、複数の電荷共有スイッチの全ては、所定期間の2倍以上の期間に、それぞれ1回オンオフ制御されてもよい。 In addition, all of the plurality of charge sharing switches may be controlled to be turned on and off once in a period that is twice or more the predetermined period.
また、複数の電荷共有スイッチのうち少なくとも1つは、所定期間の2倍以上の期間に、それぞれ1回オンオフ制御され、少なくとも1つの電荷共有スイッチを除く電荷共有スイッチは、所定期間に、それぞれ1回オンオフ制御されてもよい。 In addition, at least one of the plurality of charge sharing switches is controlled to be turned on and off once in a period that is twice or more the predetermined period, and the charge sharing switches excluding at least one charge sharing switch are each 1 in the predetermined period. ON / OFF control may be performed once.
また、複数の電荷共有スイッチのうちの少なくとも2つは、同時にオンオフ制御されてもよい。 In addition, at least two of the plurality of charge sharing switches may be simultaneously turned on / off.
また、第2のスイッチトキャパシタ回路は、複数の電荷共有スイッチの出力の少なくとも2つの出力端をそれぞれ出力としてもよい。 Further, the second switched capacitor circuit may output at least two output terminals of the outputs of the plurality of charge sharing switches, respectively.
本発明は、差動ミキサにも向けられている。そして、上記目的を達成させるために本発明の差動ミキサは、以上に説明した本発明のミキサのいずれか2つを備え、差動動作を行う。 The present invention is also directed to a differential mixer. And in order to achieve the said objective, the differential mixer of this invention is equipped with any two of the mixers of this invention demonstrated above, and performs differential operation | movement.
上記のように、本発明によれば、サンプリング技術を用いた周波数選択機能を有するミキサにおいて、高次化されたIIRフィルタの特性を従来よりも少ない通過損失で、また、より小規模の回路で実現できる。このことによって、無線通信装置等において、必要な増幅度を低減し、また、回路規模及び消費電流を低減できる。 As described above, according to the present invention, in a mixer having a frequency selection function using a sampling technique, the characteristics of a higher-order IIR filter can be reduced with a smaller passage loss than in the past, and with a smaller circuit. realizable. As a result, in a wireless communication apparatus or the like, the necessary amplification degree can be reduced, and the circuit scale and current consumption can be reduced.
更に、本発明によれば、サンプリング技術を用いた周波数選択機能を有するミキサにおいて、後段回路からの干渉がないため設計が容易であり、動作に必要な最大周波数は電荷サンプリングを行う為のサンプリングCLK以下とすることができる。このことによって、高次化されたIIRフィルタの特性を実現するために高い周波数の動作制御信号を必要としないので、無線通信装置等において消費電力を低減できる。 Furthermore, according to the present invention, in a mixer having a frequency selection function using a sampling technique, the design is easy because there is no interference from a subsequent circuit, and the maximum frequency necessary for the operation is the sampling CLK for performing charge sampling. It can be as follows. This eliminates the need for a high-frequency operation control signal in order to realize higher-order IIR filter characteristics, thereby reducing power consumption in a wireless communication device or the like.
この結果として、本発明によれば、妨害波除去特性を改善した周波数選択機能を有するミキサを、従来よりも低消費電力かつ低コストで実現できる。 As a result, according to the present invention, a mixer having a frequency selection function with improved interference wave elimination characteristics can be realized with lower power consumption and lower cost than in the past.
(第1の実施形態)
本発明は、電荷サンプリング技術を用いた回路の動作タイミングを利用して高次のIIRフィルタを動作させることによって、周波数選択特性を改善したミキサを動作制御信号周波数の増加なく実現するものである。以下に、図面を用いて、本発明に係るミキサの実施形態について説明する。なお、各図面において、同一の構成要素には同一の参照符号を付し、重複する説明は省略する。
(First embodiment)
The present invention realizes a mixer with improved frequency selection characteristics without an increase in the operation control signal frequency by operating a high-order IIR filter using the operation timing of the circuit using the charge sampling technique. Embodiments of a mixer according to the present invention will be described below with reference to the drawings. Note that, in each drawing, the same constituent elements are denoted by the same reference numerals, and redundant description is omitted.
(1)第1の実施例
図1は、本発明の第1の実施形態における第1の実施例の周波数選択機能を有するミキサ100の構成を示す図である。図1に示す通り、ミキサ100は、入力端子101とタイミング制御部102と第1のスイッチトキャパシタ回路103と第2のスイッチトキャパシタ回路104と出力端子105とによって構成される。そして、第1のスイッチトキャパシタ回路103の入力は入力端子101に接続され、出力は第2のスイッチトキャパシタ回路104の入力に接続される。また、第2のスイッチトキャパシタ回路104の出力は、出力端子105に接続される。
(1) First Example FIG. 1 is a diagram illustrating a configuration of a
ここで、信号源106は、電流出力型の信号源である。例えば、アンテナ又は高周波増幅器等の電圧出力型の信号源を用いる場合には、公知技術であるトランスコンダクタンスアンプを挿入して電流信号に変換する必要がある。また、第1のスイッチトキャパシタ回路103は、電荷サンプリング技術を利用した回路であり、周波数選択機能を有するミキサとして機能する。また、第2のスイッチトキャパシタ回路104は、非特許文献1に記載の高次のIIRフィルタを基本構成とするものである。
Here, the
第1のスイッチトキャパシタ回路103は、積分動作スイッチ111及び112と放電動作スイッチ116と切替えスイッチ119及び120と積分容量Cr1及びCr2とによって構成される。積分動作スイッチ111及び112の入力は、入力端子101に接続される。積分動作スイッチ111の出力は、切替えスイッチ120の入力に接続される。同様に、積分動作スイッチ112の出力は、切替えスイッチ119の入力に接続される。積分動作スイッチ111と切替えスイッチ120との接続間に、積分容量Cr1が並列接続される。同様に、積分動作スイッチ112と切替えスイッチ119とが接続された間に、積分容量Cr2が並列接続される。なお、積分容量Cr1及び積分容量Cr2の一端は接地される。切替えスイッチ120及び切替えスイッチ119の出力は、互いに接続され第1のスイッチトキャパシタ回路103の出力となる。放電動作スイッチ116の入力は切替えスイッチ120及び切替えスイッチ119の出力に並列接続され、放電動作スイッチ116の出力は接地される。
The first switched
第2のスイッチトキャパシタ回路104は、電荷共有スイッチ121、123、125及び127と電荷共有容量Cb1、Cb2、Cb3及びCb4とによって構成される。電荷共有スイッチ121、123、125及び127の入力は、互いに接続されて第2のスイッチトキャパシタ回路104の入力となる。電荷共有スイッチ121の出力は、電荷共有容量Cb1の一端に接続される。電荷共有容量Cb1の他端は、接地される。同様に、電荷共有スイッチ123の出力は、電荷共有容量Cb2の一端に接続される。電荷共有容量Cb2の他端は、接地される。また、電荷共有スイッチ125の出力は、電荷共有容量Cb3の一端に接続される。電荷共有容量Cb3の他端は、接地される。また、電荷共有スイッチ127の出力は、電荷共有容量Cb4の一端に接続される。電荷共有容量Cb4の他端は、接地される。そして、電荷共有スイッチ127の出力は、第2のスイッチトキャパシタ回路104の出力となり出力端子105に接続される。つまり、第2のスイッチトキャパシタ回路104は、スイッチと容量とからなるサンプリング回路を並列に接続した構成である。
The second switched
図2は、本発明の第1の実施形態における第1の実施例の動作制御信号のタイミングチャートである。そして、図2では、タイミングチャートをA期間とB期間との繰り返しによって表わしている。また、図2に示す、積分動作制御信号Lo1及びLo2、放電動作制御信号RESET、切替え動作制御信号SA117及び/SA118、電荷共有動作制御信号DUMP1、DUMP2、DUMP3及びDUMP4は、タイミング制御部102から出力される。積分動作制御信号Lo1は積分動作スイッチ111の動作を制御し、積分動作制御信号Lo2は積分動作スイッチ112の動作を制御し、放電動作制御信号RESETは放電動作スイッチ116の動作を制御し、切替え動作制御信号SAは切替えスイッチ119の動作を制御し、切替え動作制御信号/SAは切替えスイッチ120の動作を制御し、電荷共有動作制御信号DUMP1は電荷共有スイッチ121の動作を制御し、電荷共有動作制御信号DUMP2は電荷共有スイッチ123の動作を制御し、電荷共有動作制御信号DUMP3は電荷共有スイッチ125の動作を制御し、電荷共有動作制御信号DUMP4は電荷共有スイッチ127の動作を制御する。また、以上で説明した動作制御信号がハイレベルの時には対応するスイッチは接続状態となり、ローレベルの時には対応するスイッチは切断状態となる。以下では、図1及び図2を用いてミキサ100の動作について説明する。
FIG. 2 is a timing chart of the operation control signal of the first example according to the first embodiment of the present invention. In FIG. 2, the timing chart is represented by repetition of the A period and the B period. Further, the integral operation control signals Lo1 and Lo2, the discharge operation control signal RESET, the switching operation control signals SA117 and / SA118, and the charge sharing operation control signals DUMP1, DUMP2, DUMP3, and DUMP4 shown in FIG. Is done. The integral operation control signal Lo1 controls the operation of the
まず、第1のスイッチトキャパシタ回路103の動作説明を行う。そして、まず、図2のA期間の動作を説明する。図2に示す通り、A期間において、積分動作制御信号Lo1によって積分動作スイッチ111は周期的に4回オンオフ動作を行う。また、積分動作制御信号Lo2によって積分動作スイッチ112は切断状態を保つ。また、切替え動作制御信号SAによって切替えスイッチ119は接続状態を保つ。また、切替え動作制御信号/SAによって切替えスイッチ120は切断状態を保つ。そして、放電動作制御信号RESETによって放電動作スイッチ116は、積分動作スイッチ111の最後のオン動作期間のみオン動作を行う。このことによって、第1のスイッチトキャパシタ回路103(図1を参照)は、積分容量Cr1に信号電流irf(t)107を所定の期間充電する。一方で、第1のスイッチトキャパシタ回路103は、積分容量Cr2に既に充電した結果得られた積分容量Cr2の端子電圧を所定の充電期間の離散時間サンプルストリームvcr[n]として出力する。ここで、nは第1のスイッチトキャパシタ回路103から出力される離散的信号の番号を表す整数である。そして、この出力の終了後に、積分容量Cr2の残留電荷は放電動作スイッチ116のオン動作によってリセット(放電)される。
First, the operation of the first switched
次に、図2のB期間の動作を説明する。図2に示す通り、B期間において、積分動作制御信号Lo1によって積分動作スイッチ111は切断状態を保つ。また、積分動作制御信号Lo2によって積分動作スイッチ112は周期的に4回オンオフ動作を行う。また、切替え動作制御信号SAによって切替えスイッチ119は切断状態を保つ。また、切替え動作制御信号/SAによって切替えスイッチ120は接続状態を保つ。そして、放電動作制御信号RESETによって放電動作スイッチ116は、積分動作スイッチ112の最後のオン動作期間のみオン動作を行う。このことによって、第1のスイッチトキャパシタ回路103は、積分容量Cr1に充電した結果得られた積分容量Cr1の端子電圧を所定の充電期間の離散時間サンプルストリームvcr[n]として出力する。そして、この出力の終了後に、積分容量Cr1の残留電荷は放電動作スイッチ116のオン動作によってリセット(放電)される。一方で、第1のスイッチトキャパシタ回路103は、積分容量Cr2に信号電流irf(t)107を所定の期間充電する。
なお、上記したA期間及びB期間の説明において、信号電流irf(t)107を充電する所定期間の一例として、積分動作スイッチ111及び112の周期的なオンオフ動作の4周期分の期間を記載している。
Next, the operation in period B in FIG. 2 will be described. As shown in FIG. 2, in the period B, the
In the above description of the A period and the B period, as an example of the predetermined period for charging the signal current irf (t) 107, a period corresponding to four periods of the periodic on / off operations of the integration operation switches 111 and 112 is described. ing.
そして、第1のスイッチトキャパシタ回路103は、上記したA期間の動作とB期間の動作とを交互に行うことによって、信号源106から入力端子101を通して供給される信号電流irf(t)107を処理して離散時間サンプルストリームvcr[n]を生成する。そして、第1のスイッチトキャパシタ回路103は、積分容量の充電動作と離散時間サンプルストリームvcr[n]を第2のスイッチトキャパシタ回路へ伝達する動作とを同時に行うために、積分容量を二つ(Cr1とCr2)備える構成である。さらに、第1のスイッチトキャパシタ回路103は、第2のスイッチトキャパシタ回路104への接続を、互いに反転する切替え動作制御信号SA及び/SAに従ってそれぞれ制御される切替えスイッチ119及び120によって切り替える構成である。
Then, the first switched
次に、第2のスイッチトキャパシタ回路104の動作説明を行う。まず、図2のA期間の動作を説明する。図2に示す通り、電荷共有動作制御信号DUMP1は、積分動作制御信号Lo1のオンオフ(ハイレベルローレベル)周期の第1周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ121が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb1に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb1によって共有される(図1を参照)。次に、電荷共有動作制御信号DUMP2は、積分動作制御信号Lo1のオンオフ周期の第1周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ123が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb2に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb2によって共有される。次に、電荷共有動作制御信号DUMP3は、積分動作制御信号Lo1のオンオフ周期の第2周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ125が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb3に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb3によって共有される。次に、電荷共有動作制御信号DUMP4は、積分動作制御信号Lo1のオンオフ周期の第2周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ127が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb4に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb4によって共有される。そして、この積分容量Cr2及び電荷共有容量Cb4によって共有された電荷が第2のスイッチトキャパシタ回路104の出力(ミキサ100の出力)となる。その後、上記で説明した通り、放電動作制御信号RESETが所定期間ハイレベルとなることによって積分容量Cr2に蓄積されている電荷がリセット(放電)される。
Next, the operation of the second switched
次に、図2のB期間の動作を説明する。図2に示す通り、電荷共有動作制御信号DUMP1は、積分動作制御信号Lo2のオンオフ周期の第1周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ121が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb1に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb1によって共有される(図1を参照)。次に、電荷共有動作制御信号DUMP2は、積分動作制御信号Lo2のオンオフ周期の第1周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ123が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb2に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb2によって共有される。次に、電荷共有動作制御信号DUMP3は、積分動作制御信号Lo2のオンオフ周期の第2周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ125が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb3に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb3によって共有される。次に、電荷共有動作制御信号DUMP4は、積分動作制御信号Lo2のオンオフ周期の第2周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ127が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb4に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb4によって共有される。そして、この積分容量Cr1及び電荷共有容量Cb4によって共有された電荷が第2のスイッチトキャパシタ回路104の出力(ミキサ100の出力)となる。その後、上記で説明した通り、放電動作制御信号RESETが所定期間ハイレベルとなることによって積分容量Cr1に蓄積されている電荷がリセット(放電)される。そして、第2のスイッチトキャパシタ回路104は、上記したA期間及びB期間に行う動作を交互に行う。
Next, the operation in period B in FIG. 2 will be described. As shown in FIG. 2, the charge sharing operation control signal DUMP1 is at a high level during the high level period of the first cycle of the on / off cycle of the integration operation control signal Lo2. As a result, the
上記した通り、第2のスイッチトキャパシタ回路104は、電荷共有スイッチ121、123、125及び127を、タイミング制御部102によって供給される電荷共有動作制御信号DUMP1、DUMP2、DUMP3及びDUMP4に従って、各々、オンオフ動作させる。このことによって、第2のスイッチトキャパシタ回路104は、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]を処理し、出力端子105に出力する。
As described above, the second switched
図2に示す通り、電荷共有動作制御信号DUMP1、DUMP2、DUMP3及びDUMP4がハイレベルである期間及びローレベルである期間は、第1のスイッチトキャパシタ回路103に供給する積分動作制御信号Lo1及びLo2がハイレベルである期間又はローレベルである期間以上でよい。つまり、タイミング制御部102は、積分動作制御信号Lo1及びLo2の動作周波数よりも高い動作周波数をもつ動作制御信号を出力する必要がない。このことによって、ミキサ100の駆動に必要とされる動作周波数を積分動作制御信号Lo1及びLo2の動作周波数よりも高めることなく、高次のIIRフィルタが実現できる。言い換えれば、ミキサ100の駆動に最低限必要とされる動作周波数の範囲内でIIRフィルタを高次化することが可能である。
As shown in FIG. 2, during the period when the charge sharing operation control signals DUMP1, DUMP2, DUMP3 and DUMP4 are at the high level and the period when the charge sharing operation control signals DUMP4 are at the low level, the integration operation control signals Lo1 and Lo2 supplied to the first switched
なお、IIRフィルタを更に高次化するには、電荷共有スイッチと電荷共有容量とからなるサンプリング回路の段数を増やせばよい。また、積分動作スイッチ111、電荷共有スイッチ121等の各スイッチとして、公知のアナログスイッチ(例えば、MOSFETを用いたスイッチ)を用いることができる。また、タイミング制御部102は、論理回路によって構成でき、この論理回路を駆動する最高周波数は、サンプリングCLKに相等する積分動作制御信号Lo1及びLo2の周波数で実現できる。
In order to further increase the order of the IIR filter, it is only necessary to increase the number of sampling circuits including a charge sharing switch and a charge sharing capacitor. As each of the
次に、本発明の第1の実施形態における第1の実施例の周波数選択機能を有するミキサ100における高次IIRフィルタ特性に関して、図1及び図2を参照して説明する。ここで、IIRフィルタ特性は、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]を保持する積分容量Cr1又はCr2と、第2のスイッチトキャパシタ回路104の電荷共有容量Cb1、Cb2、Cb3及びCb4との電荷共有によって得ることができる。以下では、積分容量Cr2と、電荷共有容量Cb1、Cb2、Cb3及びCb4との電荷共有動作に着目して説明する。
Next, the high-order IIR filter characteristics in the
まず、積分容量Cr2と電荷共有容量Cb1とが電荷共有スイッチ121によって接続されることによって、この二つの容量間で電荷が共有される。このことによって1次のIIR特性をもった離散時間信号vo1[n]を得ることができる。次に、電荷共有スイッチ121を切断後、電荷共有容量Cb1との電荷共有によって得られた離散時間信号vo1[n]を保持した積分容量Cr2と電荷共有容量Cb2とを電荷共有スイッチ123によって接続する。このことによって、積分容量Cr2と電荷共有容量Cb2との電荷共有によって得られるフィルタ特性は、1次のIIRフィルタ特性を2回重畳したもの、すなわち1次のIIRフィルタの縦続接続によって得られる2次のIIRフィルタ特性となる。同様に、積分容量Cr2と電荷共有容量Cb3との電荷共有によって3次のIIRフィルタ特性を得ることができ、積分容量Cr2と電荷共有容量Cb4との電荷共有によって4次のIIRフィルタ特性を得ることができる。
First, the integration capacitor Cr2 and the charge sharing capacitor Cb1 are connected by the
ここで、上記した電荷共有によって電荷共有容量Cb1、Cb2、Cb3及びCb4で得られる離散時間信号を各々、vo1[n]、vo2[n]、vo3[n]及びvo4[n]と表す。ここで、nは第1のスイッチトキャパシタ回路103から出力される離散的信号の番号を表す整数である。また、電荷共有容量Cr2及びCr1の容量をともに等しくCrとし、電荷共有容量Cb1の容量をCb1とし、電荷共有容量Cb2の容量をCb2とし、電荷共有容量Cb3の容量をCb3とし、電荷共有容量Cb4の容量をCb4とする。このようにすると、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]と離散時間信号の関係は、式1から式4のようになる。
式1から式4をz変換することによって、電荷共有容量Cb1からCb4で得られる離散時間信号vo1[n]、vo2[n]、vo3[n]及びvo4[n]と、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]との間の伝達関数、H1(z)、H2(z)、H3(z)及びH4(z)は、式5から式8のように求めることができる。
以上で説明した通り、本発明の第1の実施形態における第1の実施例によれば、全ての電荷共有スイッチ121、123、125、127は、タイミング制御部102から供給される電荷共有動作制御信号DUMP1〜DUMP4に従って、所定期間(A期間、B期間)内に、互いに異なるタイミングでそれぞれ1回オンオフ制御される。このことによって、本発明の第1の実施形態における第1の実施例によれば、回路の駆動に必要とされる動作周波数をサンプリングCLKよりも高めることなく、信号通過帯域において通過損失の無い高次のIIRフィルタ特性をもつ周波数選択機能の高いミキサを実現できる。
As described above, according to the first example of the first embodiment of the present invention, all the charge sharing switches 121, 123, 125, 127 control the charge sharing operation supplied from the
(2)第2の実施例
図4は、本発明の第1の実施形態における第2の実施例の周波数選択機能を有するミキサ200の構成を示す図である。図4のミキサ200は、図1(第1の実施例)のミキサ100と比べて、第1のスイッチトキャパシタ回路201の構成のみが異なる。そして、第1のスイッチトキャパシタ回路201は、図1の第1のスイッチトキャパシタ回路103と比べて、積分動作スイッチ202が構成され、積分動作制御信号Loが追加され、積分動作スイッチ111及び112の動作制御信号を、各々、切替え動作制御信号SA及び/SAに変更している。
(2) Second Example FIG. 4 is a diagram illustrating a configuration of a
図5は、本発明の第1の実施形態における第2の実施例の動作制御信号のタイミングチャートである。図5のタイミングチャートは、図2のタイミングチャート(第1の実施例)と比べて、積分動作制御信号Lo1及びLo2を積分動作制御信号Loに代えた点のみが異なる。 FIG. 5 is a timing chart of the operation control signal of the second example according to the first embodiment of the present invention. The timing chart of FIG. 5 differs from the timing chart of FIG. 2 (first embodiment) only in that the integral operation control signals Lo1 and Lo2 are replaced with the integral operation control signal Lo.
つまり、図4の第1のスイッチトキャパシタ回路201は、積分動作スイッチ202と積分動作制御信号Loと積分動作スイッチ111及び112と切替え動作制御信号SA及び/SAとによって積分動作を行う点で図1の第1のスイッチトキャパシタ回路103と異なる。
That is, the first switched
以上で説明した通り、第1のスイッチトキャパシタ回路は、図1(第1の実施例)及び図4(第2の実施例)の構成に限定されるものではなく、電荷サンプリング技術を構成する回路であって、積分動作が、積分動作制御信号の複数周期に渡って行われる構成であれば良い。例えば、特許文献1に記載されているような構成(図示せず)としても良い。即ち、積分動作スイッチ202と積分動作スイッチ111及び112との間に容量を追加する構成としてもよい。このような構成とすることによって、特許文献1に記載されているように、1次のIIR特性を追加して得ることができる。
As described above, the first switched capacitor circuit is not limited to the configuration of FIG. 1 (first embodiment) and FIG. 4 (second embodiment), and is a circuit that constitutes a charge sampling technique. In this case, it is only necessary that the integration operation is performed over a plurality of cycles of the integration operation control signal. For example, it is good also as a structure (not shown) as described in patent document 1. FIG. That is, a configuration in which a capacitor is added between the
(3)第3の実施例
図6は、本発明の第1の実施形態における第3の実施例の周波数選択機能を有するミキサ300の構成を示す図である。図7は、本発明の第1の実施形態における第3の実施例の動作制御信号のタイミングチャートである。図6に示す通り、ミキサ300の構成は、第1の実施例のミキサ100の構成(図1を参照)と同じである。しかし、ミキサ300の動作制御信号のタイミングチャート(図7を参照)とミキサ100の動作制御信号のタイミングチャート(図2を参照)とは異なるので、ミキサ300はミキサ100とは異なる動作を行う。
(3) Third Example FIG. 6 is a diagram illustrating a configuration of a
図7では、タイミングチャートを所定期間であるC期間とD期間との繰り返しによって表わしている。また、図7に示す、積分動作制御信号Lo21及びLo22、切替え動作制御信号SA2及び/SA2、放電動作制御信号RESET2、電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24は、タイミング制御部102から出力される信号である。積分動作制御信号Lo21は積分動作スイッチ111の動作を制御し、積分動作制御信号Lo22は積分動作スイッチ112の動作を制御し、切替え動作制御信号SA2は切替えスイッチ119の動作を制御し、切替え動作制御信号/SA2は切替えスイッチ120の動作を制御し、放電動作制御信号RESET2は放電動作スイッチ116の動作を制御し、電荷共有動作制御信号DUMP21は電荷共有スイッチ121の動作を制御し、電荷共有動作制御信号DUMP22は電荷共有スイッチ123の動作を制御し、電荷共有動作制御信号DUMP23は電荷共有スイッチ125の動作を制御し、電荷共有動作制御信号DUMP24は電荷共有スイッチ127の動作を制御する。また、これらの動作制御信号がハイレベルの時には対応するスイッチは接続状態となり、ローレベルの時には対応するスイッチは切断状態となる。以下では、図6及び図7を用いてミキサ300の動作について説明する。
In FIG. 7, the timing chart is represented by repetition of the C period and the D period, which are predetermined periods. Further, the integration operation control signals Lo21 and Lo22, the switching operation control signals SA2 and / SA2, the discharge operation control signal RESET2, the charge sharing operation control signals DUMP21, DUMP22, DUMP23, and DUMP24 shown in FIG. Signal. The integral operation control signal Lo21 controls the operation of the
まず、第1のスイッチトキャパシタ回路103の動作説明を行う。そして、まず、図7のC期間の動作を説明する。図7に示す通り、C期間において、積分動作制御信号Lo21によって積分動作スイッチ111は周期的に2回オンオフ動作を行う。また、積分動作制御信号Lo22によって積分動作スイッチ112は切断状態を保つ。また、切替え動作制御信号SA2によって切替えスイッチ119は接続状態を保つ。また、切替え動作制御信号/SA2によって切替えスイッチ120は切断状態を保つ。そして、放電動作制御信号RESET2によって放電動作スイッチ116は、積分動作スイッチ111の最後のオフ動作期間のみオン動作を行う。このことによって、第1のスイッチトキャパシタ回路103(図6を参照)は、積分容量Cr1に信号電流irf(t)107を所定の期間充電する。一方で、第1のスイッチトキャパシタ回路103は、積分容量Cr2に既に充電した結果得られた積分容量Cr2の端子電圧を所定の充電期間の離散時間サンプルストリームvcr[n]として出力する。ここで、nは第1のスイッチトキャパシタ回路103から出力される離散的信号の番号を表す整数である。そして、この出力の終了後に、積分容量Cr2の残留電荷は放電動作スイッチ116のオン動作によってリセット(放電)される。
First, the operation of the first switched
次に、図7のD期間の動作を説明する。図7が示す通り、D期間において、積分動作制御信号Lo21によって積分動作スイッチ111は切断状態を保つ。また、積分動作制御信号Lo22によって積分動作スイッチ112は周期的に2回オンオフ動作を行う。また、切替え動作制御信号SA2によって切替えスイッチ119は切断状態を保つ。また、切替え動作制御信号/SA2によって切替えスイッチ120は接続状態を保つ。そして、放電動作制御信号RESET2によって放電動作スイッチ116は、積分動作スイッチ112の最後のオフ動作期間のみオン動作を行う。このことによって、第1のスイッチトキャパシタ回路103は、積分容量Cr1に充電した結果得られた積分容量Cr1の端子電圧を所定の充電期間の離散時間サンプルストリームvcr[n]として出力する。そして、この出力の終了後に、積分容量Cr1の残留電荷は放電動作スイッチ116のオン動作によってリセット(放電)される。一方で、第1のスイッチトキャパシタ回路103は、積分容量Cr2に信号電流irf(t)107を所定の期間充電する。
Next, the operation during period D in FIG. 7 will be described. As shown in FIG. 7, in the period D, the
なお、上記したC期間及びD期間の説明において、信号電流irf(t)107を充電する所定期間の一例としてとして、スイッチ111及びスイッチ112の周期的なオンオフ動作の2周期分の期間を記載している。
In the above description of the C period and the D period, as an example of the predetermined period for charging the signal current irf (t) 107, a period corresponding to two cycles of the cyclic on / off operation of the
そして、第1のスイッチトキャパシタ回路103は、上記したC期間の動作とD期間の動作とを交互に行うことによって、信号源106から入力端子101を通して供給される信号電流irf(t)107を処理して離散時間サンプルストリームvcr[n]を生成する。
Then, the first switched
次に、第2のスイッチトキャパシタ回路104の動作説明を行う。まず、図7のC期間の動作を説明する。図7に示す通り、電荷共有動作制御信号DUMP21は、積分動作制御信号Lo21のオンオフ(ハイレベルローレベル)周期の第1周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ121が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb1に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb1によって共有される(図6を参照)。次に、電荷共有動作制御信号DUMP22は、積分動作制御信号Lo21のオンオフ周期の第1周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ123が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb2に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb2によって共有される。次に、電荷共有動作制御信号DUMP23は、積分動作制御信号Lo21のオンオフ周期の第2周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ125が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb3に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb3によって共有される。その後、上記で説明した通り、放電動作制御信号RESET2が所定期間ハイレベルとなることによって積分容量Cr2に蓄積されている電荷がリセット(放電)される。
Next, the operation of the second switched
次に、図7のD期間の動作を説明する。図7に示す通り、電荷共有動作制御信号DUMP21は、積分動作制御信号Lo22のオンオフ周期の第1周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ121が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb1に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb1によって共有される(図6を参照)。次に、電荷共有動作制御信号DUMP22は、積分動作制御信号Lo22のオンオフ周期の第1周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ123が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb2に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb2によって共有される。次に、電荷共有動作制御信号DUMP24は、積分動作制御信号Lo22のオンオフ周期の第2周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ127が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb4に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb4によって共有される。そして、この積分容量Cr1及び電荷共有容量Cb4によって共有された電荷が第2のスイッチトキャパシタ回路104の出力(ミキサ300の出力)となる。その後、上記で説明した通り、放電動作制御信号RESET2が所定期間ハイとなることによって積分容量Cr1に蓄積されている電荷がリセット(放電)される。そして、第2のスイッチトキャパシタ回路104は、上記したC期間及びD期間に行う動作を交互に行う。
Next, the operation during period D in FIG. 7 will be described. As shown in FIG. 7, the charge sharing operation control signal DUMP21 is at a high level during the first high period of the on / off period of the integration operation control signal Lo22. As a result, the
上記した通り、第2のスイッチトキャパシタ回路104は、電荷共有スイッチ121、123、125及び127を、タイミング制御部102よって供給される電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24に従って、各々、オンオフ動作させる。このことによって、第2のスイッチトキャパシタ回路104は、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]を処理し、出力端子105に出力する。
As described above, the second switched
以上に説明した通り、本発明の第1の実施形態の第3の実施例によれば、積分容量Cr1及びCr2の所定の充電期間を、第1及び第2の実施例(図1、図2、図4、図5を参照)よりも短くできる。そして、第3の実施例では、一例として、所定の充電期間を、スイッチ111又は112の周期的なオンオフ動作の2周期分としている。
As described above, according to the third example of the first embodiment of the present invention, the predetermined charging periods of the integration capacitors Cr1 and Cr2 are set in the first and second examples (FIGS. 1 and 2). , See FIGS. 4 and 5). In the third embodiment, as an example, the predetermined charging period is two periods of the periodic on / off operation of the
加えて、第3の実施例において、第1の実施例と同様の理由で、タイミング制御部102は、積分動作制御信号Lo21及びLo22の動作周波数よりも高い動作周波数をもつ動作制御信号を出力する必要がない(図7を参照)。このことによって、第3の実施例によれば、第1の実施例と同様に、ミキサ300の駆動に必要とされる動作周波数を積分動作制御信号Lo21及びLo22の動作周波数よりも高めることなく、高次のIIRフィルタを実現できる。
In addition, in the third embodiment, for the same reason as in the first embodiment, the
次に、本発明の第1の実施形態における第3の実施例の周波数選択機能を有するミキサ300における高次のIIRフィルタ特性に関して説明する。第1の実施例での説明と同様に、電荷共有によって電荷共有容量Cb1、Cb2、Cb3及びCb4で得られる離散時間信号を各々、vo1[n]、vo2[n]、vo3[n]及びvo4[n]と表す。また、電荷共有容量Cr2及びCr1の容量をともに等しくCrとし、電荷共有容量Cb1の容量をCb1とし、電荷共有容量Cb2の容量をCb2とし、電荷共有容量Cb3の容量をCb3とし、電荷共有容量Cb4の容量をCb4とする。このようにすると、第3の実施例の第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]と離散時間信号の関係は、式9から式12のようになる。
式9から式12をz変換することによって、電荷共有容量Cb1からCb4で得られる離散時間信号vo1[n]、vo2[n]、vo3[n]及びvo4[n]と、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]との間の伝達関数、H1(z)、H2(z)、H3(z)及びH4(z)は、式13から式16のように求めることができる。
以上で説明した通り、本発明の第1の実施形態における第3の実施例によれば、全ての電荷共有スイッチ121、123、125、127のうち少なくとも1つの電荷共有スイッチは、所定期間(C期間、D期間)の2倍以上の期間にそれぞれ1回オンオフ制御され、当該少なくとも1つの電荷共有スイッチを除く電荷共有スイッチは、当該所定期間内にそれぞれ1回オンオフ制御される。 As described above, according to the third example of the first embodiment of the present invention, at least one of the charge sharing switches 121, 123, 125, and 127 has a predetermined period (C (Period, D period) is turned on / off once each in a period more than twice, and the charge sharing switches excluding the at least one charge sharing switch are each turned on / off once in the predetermined period.
そして、本発明の第1の実施形態における第3の実施例によれば、回路の駆動に必要とされる動作周波数をサンプリングCLKよりも高めることなく、信号通過帯域において通過損失の無い高次のIIRフィルタ特性をもつ周波数選択機能の高いミキサを実現できる。加えて、第3の実施例によれば、高次のIIRフィルタ特性を得つつ積分容量Cr1及びCr2の所定の充電期間を短くすることができるので、ミキサを駆動させる動作タイミングについての制約が厳しい場合であっても第1の実施例と同じ次数のIIRフィルタ特性を得ることができる。 Then, according to the third example of the first embodiment of the present invention, a higher order signal having no pass loss in the signal pass band without increasing the operating frequency required for driving the circuit higher than the sampling CLK. It is possible to realize a mixer having an IIR filter characteristic and a high frequency selection function. In addition, according to the third embodiment, the predetermined charging period of the integration capacitors Cr1 and Cr2 can be shortened while obtaining high-order IIR filter characteristics, so that there are severe restrictions on the operation timing for driving the mixer. Even in this case, the same order IIR filter characteristic as that of the first embodiment can be obtained.
(4)第4の実施例
本発明の第1の実施形態における第4の実施例では、上記した第3の実施例のミキサ300の構成(図6を参照)を用いる。そして、第4の実施例では、第3の実施例で用いたタイミングチャートとは異なるタイミングチャートに従ってミキサ300を動作させる。図8は、本発明の第1の実施形態における第4の実施例の動作制御信号のタイミングチャートである。以下では図6及び図8を参照してミキサ300の第4の実施例に係る動作について説明を行う。
(4) Fourth Example In the fourth example of the first embodiment of the present invention, the configuration of the
図8に示すタイミングチャートにおいて、図7に示すタイミングチャートと異なるのは、タイミング制御部102から出力される電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24の供給タイミングである。第3の実施例の電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24の供給周期は、所定期間(C期間、D期間)と等しいものと当該所定期間より大きいものとが有る一方で、第4の実施例の電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24の供給周期は、全て、所定期間より大きいものである。なお、図8に示すタイミングチャートにおいて、他の部分は図7に示すタイミングチャートと同じであるので、重畳する説明は省略する。
The timing chart shown in FIG. 8 is different from the timing chart shown in FIG. 7 in the supply timing of the charge sharing operation control signals DUMP21, DUMP22, DUMP23, and DUMP24 output from the
第2のスイッチトキャパシタ回路104の動作説明を行う。まず、図8のC期間の動作を説明する。図8に示す通り、電荷共有動作制御信号DUMP21は、積分動作制御信号Lo21のオンオフ(ハイレベルローレベル)周期の第1周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ121が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb1に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb1によって共有される(図6を参照)。次に、電荷共有動作制御信号DUMP22は、積分動作制御信号Lo21のオンオフ周期の第1周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ123が接続されるので、積分容量Cr2に蓄積されている電荷及び電荷共有容量Cb2に蓄積されている電荷が積分容量Cr2及び電荷共有容量Cb2によって共有される。その後、放電動作制御信号RESET2が所定期間ハイレベルとなることによって積分容量Cr2に蓄積されている電荷がリセット(放電)される。
The operation of the second switched
次に、図8のD期間の動作を説明する。図8に示す通り、電荷共有動作制御信号DUMP23は、積分動作制御信号Lo22のオンオフ周期の第1周期目のハイレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ125が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb3に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb3によって共有される(図6を参照)。次に、電荷共有動作制御信号DUMP24は、積分動作制御信号Lo22のオンオフ周期の第1周期目のローレベルの期間にハイレベルとなる。このことによって、電荷共有スイッチ127が接続されるので、積分容量Cr1に蓄積されている電荷及び電荷共有容量Cb4に蓄積されている電荷が積分容量Cr1及び電荷共有容量Cb4によって共有される。その後、放電動作制御信号RESET2が所定期間ハイとなることによって積分容量Cr1に蓄積されている電荷がリセット(放電)される。そして、第2のスイッチトキャパシタ回路104は、上記したC期間及びD期間に行う動作を交互に行う。
Next, the operation during period D in FIG. 8 will be described. As shown in FIG. 8, the charge sharing operation control signal DUMP23 is at a high level during the high level period of the first cycle of the on / off cycle of the integration operation control signal Lo22. As a result, the
上記した通り、第2のスイッチトキャパシタ回路104は、電荷共有スイッチ121、123、125及び127を、タイミング制御部102よって供給される電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24に従って、各々、オンオフ動作させる。このことによって、第2のスイッチトキャパシタ回路104は、第1のスイッチトキャパシタ回路103の出力である離散時間サンプルストリームvcr[n]を処理し、出力端子105に出力する。
As described above, the second switched
以上で説明した通り、本発明の第1の実施形態における第4の実施例によれば、全ての電荷共有スイッチのうち少なくとも1つの電荷共有スイッチは、所定期間(C期間、D期間)の2倍以上の期間にそれぞれ1回オンオフ制御される。また、本発明の第1の実施形態の第4の実施例によれば、第3の実施例と同様に、積分容量Cr1及びCr2の所定の充電期間を、第1及び第2の実施例(図1、図2、図4、図5を参照)よりも短くできる。加えて、第4の実施例において、第1の実施例と同様の理由で、タイミング制御部102は、積分動作制御信号Lo21及びLo22の動作周波数よりも高い動作周波数をもつ動作制御信号を出力する必要がない(図8を参照)。このことによって、第4の実施例によれば、第1の実施例と同様に、ミキサ300の駆動に必要とされる動作周波数を積分動作制御信号Lo21及びLo22の動作周波数よりも高めることなく、高次のIIRフィルタを実現できる。
As described above, according to the fourth example of the first embodiment of the present invention, at least one charge sharing switch among all the charge sharing switches has a predetermined period (C period, D period). On / off control is performed once every period of twice or more. Further, according to the fourth example of the first embodiment of the present invention, as in the third example, the predetermined charging periods of the integration capacitors Cr1 and Cr2 are set to the first and second examples ( 1, 2, 4, and 5). In addition, in the fourth embodiment, for the same reason as in the first embodiment, the
なお、第4の実施例では電荷共有動作制御信号DUMP21、DUMP22、DUMP23及びDUMP24の供給周期を、全て、所定期間(C期間,D期間)の2倍の期間として説明したが、当該供給周期は2倍より大きくてもよい。また、以上では第3の実施例のタイミングチャートを変形させて第4の実施例について説明したが、第1の実施例のタイミングチャート(図2を参照)を変形させてもよい。具体的には、図2のタイミングチャートにおいて、電荷共有動作制御信号DUMP1、DUMP2、DUMP3及びDUMP4の供給周期を、全て、所定期間(A期間,B期間)の2倍以上の期間としてもよい。 In the fourth embodiment, the supply cycle of the charge sharing operation control signals DUMP21, DUMP22, DUMP23, and DUMP24 is all described as being twice as long as a predetermined period (C period, D period). It may be larger than twice. Although the fourth embodiment has been described above by modifying the timing chart of the third embodiment, the timing chart (see FIG. 2) of the first embodiment may be modified. Specifically, in the timing chart of FIG. 2, the supply cycles of the charge sharing operation control signals DUMP1, DUMP2, DUMP3, and DUMP4 may all be a period that is twice or more the predetermined period (A period, B period).
また、本発明の第1の実施形態の各実施例において、第1の実施例の第1のスイッチトキャパシタ回路103における積分容量Cr1及びCr2の充電期間(A期間,B期間,C期間,D期間)は、第1の実施例から第4の実施例で示した期間には限られない。また、第2のスイッチトキャパシタ回路104における電荷共有容量の構成段数は、4段に限られない。例えば、積分容量の充電期間を延長し、また、第2のスイッチトキャパシタ回路104における電荷共有容量の構成段数を増やしても良い。つまり、動作制御信号の周波数を増加させる必要のない範囲であれば、IIRフィルタの次数を変更してもよい。
Further, in each example of the first embodiment of the present invention, the charging periods (A period, B period, C period, D period) of the integrated capacitors Cr1 and Cr2 in the first switched
また、本発明の第1の実施形態の各実施例において、出力端子105は、最高次数のフィルタ特性が得られるところに接続される必要はない。また、出力端子を複数用意して、異なる帯域選択特性をもつ出力を同時に得ることもできる。図9は、第1の実施例のミキサ100において、電荷共有容量Cb1、Cb2、Cb3及びCb4の各々に出力端子105を備えた構成を示す図である。例えば、図9に示すように、電荷共有容量Cb1、Cb2、Cb3及びCb4うちの2つ以上に出力端子105を備えても良く、また、各電荷共有容量は各々異なった値に設定しても良い。このことによって、狭帯域の周波数選択特性をもつフィルタの出力と広帯域の周波数選択特性をもつフィルタの出力とを同時に得ることができる。こうすることによって、例えば、狭帯域の周波数選択特性をもつフィルタの出力から希望波のレベルを得ると同時に、広帯域の周波数選択特性をもつフィルタの出力からは希望波と希望波近傍の妨害波とで構成される波のレベルを得ることができる。そして、例えば、両レベルの差によって妨害波のレベルを算出することができる。
In each example of the first embodiment of the present invention, the
以上に説明した第1の実施形態の各実施例において、タイミング制御部102から出力される電荷共有動作制御信号、切替え動作制御信号及び放電動作制御信号のハイレベルである期間及びローレベルである期間は、共に、タイミング制御部102から出力される積分動作制御信号の半周期以上の期間であることを特徴とする(図2、図5、図7、図8を参照)。また、第1の実施形態の各実施例において、第2のスイッチトキャパシタが備える複数の電荷共有スイッチの少なくとも2つは、所定期間(図2及び図5のA期間B期間と、図7及び図8C期間D期間を参照)毎に、互いに異なるタイミングでオンオフ制御されることを特徴とする。
In each example of the first embodiment described above, the charge sharing operation control signal, the switching operation control signal, and the discharge operation control signal output from the
(第2の実施形態)
図10は、本発明の第2の実施形態の周波数選択機能を有する差動ミキサ700の構成を示す図である。図11は、本発明の第2の実施形態の動作制御信号のタイミングチャートである。そして、差動ミキサ700は、第1の実施形態の第2の実施例のミキサ200(図4を参照)を2つ並列に配置して、それぞれのミキサ200の入力に差動信号を入力できるよう構成して差動化したものである。なお、第1の実施形態の第2の実施例で示した構成及び動作制御信号と同じ構成及び動作制御信号には、同一の参照符号を用いて説明は省略する。
(Second Embodiment)
FIG. 10 is a diagram showing a configuration of a
差動ミキサ700は、第1の入力端子709と第2の入力端子710と第3の入力端子711と第4の入力端子712と第1のスイッチトキャパシタ回路701と第2のスイッチトキャパシタ回路104と第3のスイッチトキャパシタ回路702と第4のスイッチトキャパシタ回路703とタイミング制御部102と第1の出力端子105と第2の出力端子713とで構成される。そして、第1の入力端子709と第2の入力端子710とに、第1のスイッチトキャパシタ回路701の入力がそれぞれ接続される。また、第3の入力端子711と第4の入力端子712とに、第3のスイッチトキャパシタ回路702の入力がそれぞれ接続される。また、第1のスイッチトキャパシタ回路701の出力に第2のスイッチトキャパシタ回路104の入力が接続される。また、第3のスイッチトキャパシタ回路702の出力に、第4のスイッチトキャパシタ回路703の入力が接続される。また、第2のスイッチトキャパシタ回路104の出力に第1の出力端子105が接続され、第4のスイッチトキャパシタ回路703の出力に第2の出力端子713が接続される。そして、タイミング制御部102が、第1のスイッチトキャパシタ回路701と第2のスイッチトキャパシタ回路104と第3のスイッチトキャパシタ回路702と第4のスイッチトキャパシタ回路703とに動作制御信号を供給する。
The
なお、第1のスイッチトキャパシタ回路701と第3のスイッチトキャパシタ回路702とは、同一の構成であって同一の動作制御信号によって制御される。また、第2のスイッチトキャパシタ回路104と第4のスイッチトキャパシタ回路703とは、同一の構成であって同一の動作制御信号により制御される。そのため、図10において、同じ構成要素及び同じ動作制御信号については同一の参照符号を用いる。
Note that the first switched
第1のスイッチトキャパシタ回路701は、第1のスイッチトキャパシタ回路201(図4を参照)に対して、入力が第2の入力端子710に接続され出力が積分動作スイッチ202の出力に接続される積分動作スイッチ716を備える点で異なる。積分動作スイッチ716は、タイミング制御部102から供給される積分動作制御信号/Loによってオンオフ制御される。積分動作制御信号/Loは、図11に示す通り、動作制御信号Loを反転したものである。
The first switched
ここで、電圧源である入力信号源704の出力は、差動出力を有するトランスコンダクタンスアンプ705の入力706に接続される。そして、トランスコンダクタンスアンプ705は、入力した電圧信号を差動の電流信号に変換して出力する。また、トランスコンダクタンスアンプ705の非反転出力707と反転出力708とは、互いに逆位相の信号電流(差動の信号電流)を出力する。そして、非反転出力707は第1の入力端子709及び第4の入力端子712に接続され、反転出力708は第2の入力端子710及び第3の入力端子711に接続される。このように構成することによって、差動ミキサ700は差動回路として機能し、差動ミキサ700の出力端子105及び出力端子713から差動の出力信号を得ることができる。
Here, the output of the
以上で説明した通り、第2の実施形態によれば、回路の駆動に必要とされる動作周波数をサンプリングCLKよりも高めることなく、信号通過帯域において通過損失の無い高次のIIRフィルタ特性をもつ周波数選択機能の高いミキサを、差動構成で実現できる。 As described above, according to the second embodiment, a high-order IIR filter characteristic having no pass loss in the signal pass band is obtained without increasing the operating frequency required for driving the circuit higher than the sampling CLK. A mixer with a high frequency selection function can be realized with a differential configuration.
なお、以上では、第1の実施形態の第2の実施例のミキサ200(図4を参照)を2つ並列に配置した差動ミキサについて説明したが、第1の実施形態の他の実施例のミキサを2つ並列に配置して差動ミキサを構成してもよい。 In the above description, the differential mixer in which two mixers 200 (see FIG. 4) of the second example of the first embodiment are arranged in parallel has been described, but another example of the first embodiment is described. A differential mixer may be configured by arranging two mixers in parallel.
また、本発明の第1及び第2の実施形態のミキサは、以下の方法によって必要とされる周波数選択特性の切り替えを行うことができる。例えば、電荷共有容量Cb1、Cb2、Cb3及びCb4としてそれぞれ複数の異なる容量を用意しておき、必要とされる特性に応じて容量を切り替える方法がある。また、例えば、複数の電荷共有用スイッチを同時にオンオフ動作制御する方法がある。図12は、第1の実施形態の第1の実施例の図2に示すタイミングチャートの一部を変形したタイミングチャートである。図12に示すように、電荷共有動作制御信号DUMP1とDUMP2とが同時に供給されている。このことによって、電荷共有スイッチ121と電荷共有スイッチ123(図1を参照)とを同時にオンオフ制御して、電荷共有容量Cb1と電荷共有容量Cb2とを大きな容量を持つ1つの電荷共有容量として作用させることができる。このような方法によって、本発明の第1及び第2の実施形態のミキサにおいて、容易に、かつ自在にIIRフィルタの特性を切り替えることができる。
Further, the mixers of the first and second embodiments of the present invention can switch the frequency selection characteristics required by the following method. For example, there is a method in which a plurality of different capacitors are prepared as the charge sharing capacitors Cb1, Cb2, Cb3, and Cb4, and the capacitors are switched according to required characteristics. Further, for example, there is a method of simultaneously controlling on / off operations of a plurality of charge sharing switches. FIG. 12 is a timing chart obtained by modifying a part of the timing chart shown in FIG. 2 of the first example of the first embodiment. As shown in FIG. 12, charge sharing operation control signals DUMP1 and DUMP2 are supplied simultaneously. As a result, the
また、本発明の第1及び第2の実施形態の周波数選択機能を有するミキサを用いて無線通信装置を構成することができ、また、その無線通信装置のすべてあるいはその主要な部分を同一の半導体基板上に集積化して集積回路として構成することができることは明らかである。このことによって、携帯通信端末等の無線通信装置を低消費電力かつ低コストで実現できる。 In addition, a wireless communication device can be configured using the mixer having the frequency selection function of the first and second embodiments of the present invention, and all or the main part of the wireless communication device is the same semiconductor. It is obvious that it can be integrated on a substrate to be configured as an integrated circuit. Thus, a wireless communication device such as a portable communication terminal can be realized with low power consumption and low cost.
本発明は、無線周波数信号を直接サンプリングして周波数変換すると共に周波数選択を行うミキサ等に利用可能であり、特に、動作周波数を高めることなく信号通過帯域において通過損失の無い高次のIIRフィルタ特性を実現したい場合等に有用である。 INDUSTRIAL APPLICABILITY The present invention can be used for a mixer or the like that directly samples a radio frequency signal to perform frequency conversion and performs frequency selection, and in particular, a high-order IIR filter characteristic having no pass loss in the signal pass band without increasing the operating frequency This is useful when you want to
100、200、300、700 ミキサ
101、709、710、711、712 入力端子
102 タイミング制御部
103、201、701 第1のスイッチトキャパシタ回路
104 第2のスイッチトキャパシタ回路
105、713 出力端子
106、704 信号源
107 信号電流irf(t)
111、112、202 積分動作スイッチ
116 放電動作スイッチ
119、120 切替えスイッチ
121、123、125、127 電荷共有スイッチ
702 第3のスイッチトキャパシタ回路
703 第4のスイッチトキャパシタ回路
705 トランスコンダクタンスアンプ
707 非反転出力
708 反転出力
vcr[n] 離散時間サンプルストリーム
Cr1、Cr2 積分容量
Cb1、Cb2、Cb3、Cb4 電荷共有容量
Lo1、Lo2、Lo、Lo21、Lo22、/Lo 積分動作制御信号
RESET、RESET1、RESET2 放電動作制御信号
SA、/SA、SA2、/SA2 切替え動作制御信号
DUMP1、DUMP2、DUMP3、DUMP4、DUMP21、DUMP22、DUMP23、DUMP24 電荷共有動作制御信号
100, 200, 300, 700
111, 112, 202
Claims (7)
1入力2出力の積分動作スイッチと、前記2出力に2入力がそれぞれ接続される2入力1出力の切替えスイッチと、前記2出力のそれぞれと接地との間に設けられる2つの積分容量と、前記切替えスイッチの出力と接地との間に設けられる放電動作スイッチとを含む第1のスイッチトキャパシタ回路と、
電荷共有スイッチと当該電荷共有スイッチの出力端に接地との間に設けられた電荷共有容量とを含む回路を複数並列接続して構成され、複数の前記電荷共有スイッチの入力端を前記第1のスイッチトキャパシタ回路の出力に共通接続し、複数の前記電荷共有スイッチの少なくとも1つの出力端を出力とする第2のスイッチトキャパシタ回路と、
前記積分動作スイッチの動作タイミングを与える積分動作制御信号と、前記切替えスイッチの動作タイミングを与える切替え動作制御信号と、前記放電動作スイッチの動作タイミングを与える放電動作制御信号と、複数の前記電荷共有スイッチの動作タイミングを与える電荷共有動作制御信号とを出力するタイミング制御部とを備え、
前記第1のスイッチトキャパシタ回路は、前記2つの積分容量の一方に前記積分動作制御信号に従って入力信号を充電し、並行して、前記2つの積分容量の他方に既に充電されている電荷を前記切替え動作制御信号に従って放出し、かつ、当該放出後に前記2つの積分容量の他方の残留電荷を前記放電動作制御信号に従って放電する動作を、所定期間毎に切替えて交互に実行して前記入力信号の離散時間サンプルストリームを前記第2のスイッチトキャパシタ回路に出力し、
前記第2のスイッチトキャパシタ回路は、前記離散時間サンプルストリームを入力し、前記電荷共有動作制御信号に従って複数の前記電荷共有スイッチをオンオフ制御して出力信号を出力し、
前記電荷共有動作制御信号、前記切替え動作制御信号及び前記放電動作制御信号のハイレベルである期間及びローレベルである期間は、共に、前記積分動作制御信号の半周期以上の期間であり、
複数の前記電荷共有スイッチの少なくとも2つは、前記所定期間に、互いに異なるタイミングでオンオフ制御されることを特徴とする、ミキサ。 A mixer having a frequency selection function,
And the integration operation switch with one input and two outputs, and two inputs and one output switching example switches of the two inputs to the two outputs are respectively connected, and two integration capacitor provided between the ground and each of the two outputs, a discharge operation switches provided in the first switched capacitor circuit comprising between the ground and the output of the changeover e switch,
A plurality of circuits including a charge sharing switch and a charge sharing capacitor provided between the output terminal of the charge sharing switch and the ground are connected in parallel, and input terminals of the plurality of charge sharing switches are connected to the first terminal. A second switched capacitor circuit commonly connected to the output of the switched capacitor circuit and having at least one output terminal of the plurality of charge sharing switches as an output;
Wherein the integration operation control signal giving the operation timing of the integration operation switch, the operation control signal switching provide an operation timing of the switching e switch and said a discharge operation control signal giving the operation timing of the discharging operation switch, sharing a plurality of the charge A timing control unit that outputs a charge sharing operation control signal that gives the operation timing of the switch,
The first switched capacitor circuit charges one of the two integration capacitors with an input signal in accordance with the integration operation control signal, and concurrently switches the charge already charged to the other of the two integration capacitors. The operation of discharging according to the operation control signal, and discharging the remaining charge of the other of the two integration capacitors after the discharge according to the discharge operation control signal is performed alternately by switching at predetermined intervals, thereby discretizing the input signal. Outputting a time sample stream to the second switched capacitor circuit;
The second switched capacitor circuit receives the discrete-time sample stream, and outputs an output signal by controlling on / off of the plurality of charge sharing switches according to the charge sharing operation control signal,
The charge sharing operation control signal, the switching operation control signal, and the discharge operation control signal are both at a high level period and a low level period, each of which is a period of a half cycle or more of the integration operation control signal.
At least two of the plurality of charge sharing switches are controlled to be turned on and off at different timings during the predetermined period.
前記少なくとも1つの電荷共有スイッチを除く前記電荷共有スイッチは、前記所定期間に、それぞれ1回オンオフ制御されることを特徴とする、請求項1に記載のミキサ。 At least one of the plurality of charge sharing switches is controlled to be turned on and off once in a period that is twice or more the predetermined period,
2. The mixer according to claim 1, wherein the charge sharing switches excluding the at least one charge sharing switch are each controlled to be turned on and off once in the predetermined period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007136719A JP5270110B2 (en) | 2006-05-24 | 2007-05-23 | Mixer with frequency selection function |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006144279 | 2006-05-24 | ||
JP2006144279 | 2006-05-24 | ||
JP2007136719A JP5270110B2 (en) | 2006-05-24 | 2007-05-23 | Mixer with frequency selection function |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008005477A JP2008005477A (en) | 2008-01-10 |
JP2008005477A5 JP2008005477A5 (en) | 2010-04-02 |
JP5270110B2 true JP5270110B2 (en) | 2013-08-21 |
Family
ID=39009443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136719A Expired - Fee Related JP5270110B2 (en) | 2006-05-24 | 2007-05-23 | Mixer with frequency selection function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5270110B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106797199A (en) * | 2014-10-15 | 2017-05-31 | 华为技术有限公司 | Digital quadrature modulators and switched capacitor array circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI347097B (en) | 2007-12-31 | 2011-08-11 | Ind Tech Res Inst | Circuit with programmable signal bandwidth and method thereof |
JP6400944B2 (en) * | 2014-05-26 | 2018-10-03 | シナプティクス・ジャパン合同会社 | Capacitance detection circuit, touch detection circuit, and semiconductor integrated circuit including the same |
JP6725173B2 (en) * | 2016-08-12 | 2020-07-15 | アズビル株式会社 | Interface circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057540B2 (en) * | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
-
2007
- 2007-05-23 JP JP2007136719A patent/JP5270110B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106797199A (en) * | 2014-10-15 | 2017-05-31 | 华为技术有限公司 | Digital quadrature modulators and switched capacitor array circuit |
CN106797199B (en) * | 2014-10-15 | 2020-11-27 | 华为技术有限公司 | Digital quadrature modulator and switched capacitor array circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2008005477A (en) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671658B2 (en) | Mixer having frequency selection function | |
JP4954150B2 (en) | Discrete filter, sampling mixer, and radio apparatus | |
US7535288B2 (en) | Charge domain filter device | |
WO2011024481A1 (en) | Direct sampling circuit and receiver | |
JP2010268135A (en) | Filter circuit and communication device | |
JP5755850B2 (en) | Discrete time analog circuit and receiver using the same | |
JP5240193B2 (en) | Voltage-current converter and filter circuit using the same | |
JP5008665B2 (en) | Discrete filter, sampling mixer and radio equipment | |
JP5046622B2 (en) | Sampling filter device | |
US20080088389A1 (en) | Charge Domain Filter Device | |
US7940104B2 (en) | Signal generating apparatus, filter apparatus, signal generating method and filtering method | |
JP5355589B2 (en) | Sampling circuit and receiver using the same | |
JP5270110B2 (en) | Mixer with frequency selection function | |
JP5258559B2 (en) | Discrete filter, sampling mixer and radio apparatus | |
US20070171118A1 (en) | Switch Control Circuit, AE Modulation Circuit, and AE Modulation Ad Converter | |
US8111741B2 (en) | Sampling filter apparatus and wireless communication apparatus | |
JP2010148043A (en) | Filter circuit and communication device | |
US8633617B2 (en) | Filter circuit and communication apparatus | |
JP4678054B2 (en) | Filter circuit and communication device | |
JP2009065405A (en) | Filter circuit and semiconductor device for communication using same | |
JP5515743B2 (en) | Voltage-current converter, differentiation circuit, integration circuit, filter circuit, and voltage-current conversion method using the same | |
JP5393607B2 (en) | Direct sampling circuit | |
US20110148513A1 (en) | Discrete-time filter apparatus and discrete-time receiver system having the same | |
JP2007184695A (en) | Wireless communication apparatus | |
JP2008219413A (en) | Variable filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |