JP2008219413A - Variable filter - Google Patents

Variable filter Download PDF

Info

Publication number
JP2008219413A
JP2008219413A JP2007053274A JP2007053274A JP2008219413A JP 2008219413 A JP2008219413 A JP 2008219413A JP 2007053274 A JP2007053274 A JP 2007053274A JP 2007053274 A JP2007053274 A JP 2007053274A JP 2008219413 A JP2008219413 A JP 2008219413A
Authority
JP
Japan
Prior art keywords
charge
capacitor
capacitors
charging
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007053274A
Other languages
Japanese (ja)
Inventor
Naho Hamada
奈穂 浜田
Ryoji Hayashi
亮司 林
Kenichi Tajima
賢一 田島
Toshihiro Sano
智弘 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007053274A priority Critical patent/JP2008219413A/en
Publication of JP2008219413A publication Critical patent/JP2008219413A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce an increase ratio in the number of capacitors due to the increase of a sample average number with respect to an input signal in a variable filter. <P>SOLUTION: A charge/discharge circuit part includes: a plurality of continuously connected charge/discharge parts 21, 22. The charge/discharge part 21 in a first stage, connected to a voltage-to-current conversion part 202, includes: a capacitor bank 24 having the plurality of capacitors 203, 204 connected in parallel; and a capacitor bank 25 having the plurality of capacitors 205, 206 connected in parallel. Electric charges stored in the capacitor banks 24, 25 are transferred to the charge/discharge part 22 in the subsequent stage at prescribed timing. The electric charges shared between the capacitors 218-220 of the charge/discharge part 22 and the capacitor 221 are outputted by prescribed clock frequency. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、フィルタ特性を変更することができる可変フィルタに関するものである。   The present invention relates to a variable filter that can change filter characteristics.

例えば無線通信システムにおいて、マルチモード、マルチバンド対応とするためには、それぞれの機能を持った複数の無線通信装置を準備する必要がある。しかし、複数の無線通信装置を準備するとなると、機器の大型化やコストの増大などといった問題が発生するため、無線通信機器のマルチモード、マルチバンド対応の実現には、ソフトウェア無線技術を用いる必要がある。   For example, in a wireless communication system, in order to be compatible with multimode and multiband, it is necessary to prepare a plurality of wireless communication apparatuses having respective functions. However, when a plurality of wireless communication devices are prepared, problems such as an increase in the size of the device and an increase in cost occur. Therefore, it is necessary to use software defined radio technology to realize the multimode and multiband compatibility of the wireless communication device. is there.

ここで、ソフトウェア無線技術とは、高周波増幅器、周波数変換、ＡＤ変換器、ＤＡ変換器およびディジタル信号処理部などのハードウェアを共通とし、フィルタ、変復調部などの処理機能をプログラマブル化することである。なお、プログラマブル化とは、ソフトウェアの書き換えによって変調方式、送受信周波数、帯域幅、伝送速度などのシステム固有の無線仕様を必要に応じて変更可能とすることである。   Here, the software radio technology means that hardware such as a high-frequency amplifier, a frequency converter, an AD converter, a DA converter, and a digital signal processing unit are shared, and processing functions such as a filter and a modem unit are programmable. . Programmability means that system-specific radio specifications such as a modulation method, transmission / reception frequency, bandwidth, and transmission speed can be changed as necessary by rewriting software.

ソフトウェア無線技術を適用した受信機（以下「ソフトウェア受信機」という）は、アンテナに直結するＡＤ変換器やディジタル信号処理部などの組み合わせとして構成される。しかしながら、このような構成では、アンテナ端から高レベルの妨害波が入力した場合に、ＡＤ変換器にて入力信号が飽和し、希望信号を正確に再生することができない。そのため、受信機には、ＡＤ変換器の前段に妨害波を減衰するためのブロッキングフィルタが必要となる。   A receiver to which software radio technology is applied (hereinafter referred to as “software receiver”) is configured as a combination of an AD converter and a digital signal processing unit directly connected to an antenna. However, in such a configuration, when a high level interference wave is input from the antenna end, the input signal is saturated by the AD converter, and the desired signal cannot be accurately reproduced. Therefore, the receiver needs a blocking filter for attenuating the interference wave before the AD converter.

また、ソフトウェア受信機を具備する無線通信システムでは、希望信号の帯域がシステム毎に変化し、妨害波が位置する周波数もシステム毎に異なる。したがって、前述のブロッキングフィルタの特性が可変でない場合には、決められた周波数の妨害波しか減衰させることができない。例えば、ＡＤ変換器の希望信号チャネルに高レベルの妨害波が入力した場合には、ＡＤ変換器の出力が飽和してしまうことになる。そのため、ＡＤ変換器の出力を飽和させないためには、ＡＤ変換器のダイナミックレンジを非常に大きくしなくてはならない。   Further, in a wireless communication system equipped with a software receiver, the band of a desired signal varies from system to system, and the frequency at which an interference wave is located varies from system to system. Therefore, when the characteristics of the above-described blocking filter are not variable, only an interference wave having a predetermined frequency can be attenuated. For example, when a high level disturbance wave is input to the desired signal channel of the AD converter, the output of the AD converter is saturated. Therefore, in order not to saturate the output of the AD converter, the dynamic range of the AD converter must be very large.

しかしながら、ＡＤ変換器のダイナミックレンジを大きくするような設計手法は、現段階では現実的ではなく、また効果的ではない。そのため、ブロッキングフィルタの特性を可変として妨害波を効果的に抑制することで、ＡＤ変換器のダイナミックレンジへの要求を緩和しなければならない。すなわち、ソフトウェア受信機においては、ブロッキングフィルタにおけるフィルタ特性可変機能が必須となる。   However, a design method that increases the dynamic range of the AD converter is not practical or effective at this stage. Therefore, it is necessary to relax the requirement for the dynamic range of the AD converter by effectively suppressing the interference wave by changing the characteristic of the blocking filter. That is, in the software receiver, the filter characteristic variable function in the blocking filter is essential.

特性可変フィルタとして、例えばスイッチトキャパシタ技術を用いたスイッチトキャパシタ回路がある。このスイッチトキャパシタ回路では、コンデンサに接続するスイッチが周期的に開閉制御されることによって、キャパシタの充放電が制御される。なお、このような充放電の際に流れる電流量は、キャパシタの容量や充電されるキャパシタの個数、あるいはスイッチを制御するクロック周波数などによって決定される。つまり、スイッチトキャパシタ回路では、キャパシタに流す充放電電流を制御することにより、フィルタ特性が可変となり、キャパシタの容量や充電されるキャパシタの個数、クロック周波数などを変更することによってフィルタの周波数応答を可変することができる。   As the characteristic variable filter, for example, there is a switched capacitor circuit using a switched capacitor technique. In this switched capacitor circuit, charging and discharging of the capacitor is controlled by periodically opening and closing a switch connected to the capacitor. Note that the amount of current flowing during such charge / discharge is determined by the capacitance of the capacitor, the number of capacitors to be charged, the clock frequency for controlling the switch, and the like. In other words, in the switched capacitor circuit, the filter characteristics can be varied by controlling the charge / discharge current flowing through the capacitor, and the frequency response of the filter can be varied by changing the capacitance of the capacitor, the number of capacitors to be charged, the clock frequency, etc. can do.

なお、スイッチトキャパシタ技術を用いたフィルタ技術を開示した文献として、下記特許文献１や下記非特許文献１などが存在する。   The following Patent Document 1 and Non-Patent Document 1 listed below are documents that disclose filter technology using switched capacitor technology.

例えば特許文献１示されるフィルタ回路は、信号を入力するための入力端子と、この入力端子から入力された電圧信号を電圧電流変換するための電圧電流変換部、この電圧電流変換部の出力電流によって電荷を充電するための６個のキャパシタからなる第１のキャパシタ群と、電圧電流変換部と第１のキャパシタ群との間に位置し電圧電流変換部の出力電流が入力されるキャパシタを選択するための第１のスイッチ群と、第１のキャパシタ群に並列に設けられ電圧電流変換部の出力電流によって電荷を充電するための６個のキャパシタからなる第２のキャパシタ群と、電圧電流変換部と第２のキャパシタ群との間に位置し電圧電流変換部の出力電流が入力されるキャパシタを選択するための第２のスイッチ群と、これらの第１、第２のキャパシタ群に充電された電荷を共有するための電荷共有キャパシタと、第１のキャパシタ群と電荷共有キャパシタとの間に位置し電荷共有キャパシタとの間で所定の電荷を共有するキャパシタの選択を行うための第３のスイッチ群と、第２のキャパシタ群と電荷共有キャパシタとの間に位置し電荷共有キャパシタとの間で所定の電荷を共有するキャパシタの選択を行うための第４のスイッチ群と、電荷共有キャパシタに電荷が充電されることによって生じる電位差を信号として出力するための出力端子と、第１のキャパシタ群に充電された電荷を放電し次の充電に備えるための第５のスイッチ群と、第２のキャパシタ群に充電された電荷を放電し次の充電に備えるための第６のスイッチ群と、を備えている。   For example, a filter circuit disclosed in Patent Document 1 includes an input terminal for inputting a signal, a voltage-current conversion unit for converting a voltage signal input from the input terminal into a voltage-current, and an output current of the voltage-current conversion unit. A first capacitor group consisting of six capacitors for charging electric charge and a capacitor that is located between the voltage-current converter and the first capacitor group and that receives the output current of the voltage-current converter is selected. A first switch group for charging, a second capacitor group including six capacitors provided in parallel to the first capacitor group for charging electric charges by the output current of the voltage-current converter, and a voltage-current converter And a second switch group for selecting a capacitor which is located between the first capacitor group and the second capacitor group and to which the output current of the voltage-current converter is input, and the first and second capacitors. A charge sharing capacitor for sharing the charge charged in the capacitor group and a capacitor that is located between the first capacitor group and the charge sharing capacitor and shares a predetermined charge with the charge sharing capacitor is selected. A third switch group for selecting a capacitor that is located between the second capacitor group and the charge sharing capacitor and shares a predetermined charge with the charge sharing capacitor; , An output terminal for outputting a potential difference generated by charging the charge sharing capacitor as a signal, and a fifth switch group for discharging the charge charged in the first capacitor group and preparing for the next charging And a sixth switch group for discharging the charge charged in the second capacitor group and preparing for the next charge.

すなわち、このフィルタ回路は、第１のキャパシタ群および第１、第３、第５のキャパシタ群を具備する第１のキャパシタバンクと、第２のキャパシタ群および第２、第４、第６のスイッチ群を具備する第２のキャパシタバンクとから構成され、第１のキャパシタ群および第２のキャパシタ群は、それぞれ自己のスイッチ群を介して電荷共有キャパシタに対し交互に接続され、所定の電荷の共有がなされる。また、このフィルタ回路は、入力信号に対して平均化処理と間引き処理を行うフィルタ動作を行い、入力信号に対するクロック周波数をｆｓとした場合に、入力信号の６サンプルに対して平均化処理を行い、平均値をサンプル周波数ｆｓ／６にて出力するフィルタとして機能する。   That is, the filter circuit includes a first capacitor bank including a first capacitor group and first, third, and fifth capacitor groups, a second capacitor group, and second, fourth, and sixth switches. And the first capacitor group and the second capacitor group are alternately connected to the charge sharing capacitor via their own switch group, and share a predetermined charge. Is made. In addition, this filter circuit performs a filtering operation that performs an averaging process and a thinning process on the input signal, and performs an averaging process on six samples of the input signal when the clock frequency for the input signal is fs. The filter functions as a filter that outputs the average value at the sampling frequency fs / 6.

米国特許出願公開第２００３／００８３０３５号明細書US Patent Application Publication No. 2003/0083035 Ｒ．Ｂ．Ｓｔａｓｚｅｗｓｋｉ他、”Ａｌｌ−Ｄｉｇｉｔａｌ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒ ａｎｄ Ｄｉｓｃｒｅｔｅ−Ｔｉｍｅ Ｒｅｃｅｉｖｅｒ ｆｏｒ Ｂｌｕｅｔｏｏｔｈ Ｒａｄｉｏ ｉｎ １３０−ｎｍ ＣＭＯＳ”、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、Ｖｏｌ．３９、Ｎｏ．１２、ｐｐ．２２７８−２２９１、Ｄｅｃ．２００４R. B. Staszewski et al., “All-Digital Frequency Synthesizer and Discrete-Time Receiver for Bluetooth Radio in 130-nm CMOS”, IEEE Journal of Solid-Solid. 39, no. 12, pp. 2278-2291, Dec. 2004

上述のように、従来のフィルタ回路では、第１、第２のキャパシタ群および、これらのキャパシタ群との間で電荷を共有する電荷共有キャパシタを備えており、サンプル平均数Ｎ（Ｎは自然数）のフィルタ特性を実現するために、（２Ｎ＋１）個のキャパシタ数を必要としていた。このため、Ｎの値を大きくして狭帯域の低域通過特性を実現する場合に、フィルタを構成するキャパシタ数が多くなって、フィルタの占有面積が大きくなるという問題があった。   As described above, the conventional filter circuit includes the first and second capacitor groups, and the charge sharing capacitor that shares charges with these capacitor groups, and the average number N of samples (N is a natural number). In order to realize the filter characteristics of (2N + 1), the number of capacitors is required. For this reason, when the value of N is increased to realize a low-pass characteristic in a narrow band, there is a problem that the number of capacitors constituting the filter increases and the area occupied by the filter increases.

本発明は、上記に鑑みてなされたものであって、入力信号に対するサンプル平均数の増大に応じて所要の増加を余儀なくされるキャパシタ数の増加率を低減することができる可変フィルタを提供することを目的とする。   The present invention has been made in view of the above, and provides a variable filter that can reduce the rate of increase in the number of capacitors that are required to increase as the average number of samples for an input signal increases. With the goal.

上述した課題を解決し、目的を達成するため、本発明にかかる可変フィルタは、入力信号を電圧電流変換する電圧電流変換部と、前記電圧電流変換部の出力電流に基づく電荷が充電される複数のキャパシタ、該複数のキャパシタを充電するための充電経路を形成する充電経路形成手段、該複数のキャパシタに蓄積された電荷を所定のキャパシタに移送するための移送経路を形成する電荷移送経路形成手段、および該複数のキャパシタに蓄積された電荷を放電するための放電経路を形成する放電経路形成手段をそれぞれ具備する充放電回路部と、前記充放電回路部からの放電電荷を電荷共有するための電荷共有キャパシタと、を備え、前記充放電回路部は、縦続接続されたｎ個（ｎは２以上の整数）の充放電部を構成して成るとともに、前記縦続接続されたｎ個の充放電部のうち、前記電圧電流変換部に接続される初段の充放電部は、並列に接続される複数のキャパシタをそれぞれ有して成るＭ個（Ｍは２以上の整数）のキャパシタバンクを構成して成り、前記電荷共有キャパシタに蓄積された電荷を所定の出力クロック周波数で出力することを特徴とする。   In order to solve the above-described problems and achieve the object, the variable filter according to the present invention includes a voltage-current converter that converts an input signal into a voltage-current, and a plurality of charges that are charged based on an output current of the voltage-current converter. Capacitor, charging path forming means for forming a charging path for charging the plurality of capacitors, charge transfer path forming means for forming a transfer path for transferring charges accumulated in the plurality of capacitors to a predetermined capacitor , And a charge / discharge circuit section each having a discharge path forming means for forming a discharge path for discharging the charges accumulated in the plurality of capacitors, and for sharing the discharge charges from the charge / discharge circuit section. A charge-sharing capacitor, and the charge / discharge circuit unit constitutes n (n is an integer of 2 or more) cascade-connected charge / discharge units, and the vertical Of the n charging / discharging units connected, the first charging / discharging unit connected to the voltage-current converting unit includes M capacitors (M is 2 or more) each having a plurality of capacitors connected in parallel. An integer) capacitor bank is configured to output charges accumulated in the charge sharing capacitor at a predetermined output clock frequency.

本発明にかかる可変フィルタによれば、縦続接続されたｎ個（ｎは２以上の整数）の充放電部を構成して成る充放電回路部において、電圧電流変換部に接続される初段の充放電部が、並列に接続される複数のキャパシタをそれぞれ有して成るＭ個（Ｍは２以上の整数）のキャパシタバンクを構成して成り、電荷共有キャパシタに蓄積された電荷を所定の出力クロック周波数で出力するように動作するので、入力信号に対するサンプル平均数が増大する場合であっても、キャパシタ数の増加率を低減可能とする可変フィルタを提供することができるという効果を奏する。   According to the variable filter according to the present invention, in the charge / discharge circuit unit configured by connecting n (n is an integer of 2 or more) cascade-connected charge / discharge units, the charge / discharge circuit unit of the first stage connected to the voltage / current conversion unit is provided. The discharge unit is configured to constitute M (M is an integer of 2 or more) capacitor banks each having a plurality of capacitors connected in parallel, and the charge accumulated in the charge sharing capacitor is transferred to a predetermined output clock. Since it operates so as to output at a frequency, there is an effect that it is possible to provide a variable filter that can reduce the increase rate of the number of capacitors even when the average number of samples for the input signal increases.

以下に、本発明にかかる可変フィルタの好適な実施の形態を図面に基づいて詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。   Hereinafter, preferred embodiments of a variable filter according to the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited by embodiment shown below.

実施の形態１．
まず、実施の形態１にかかる可変フィルタについて説明する。図１は、実施の形態１にかかる可変フィルタを搭載可能なソフトウェア受信機の一般的な構成を示す図であり、図２は、実施の形態１にかかる可変フィルタの構成を示す図である。 Embodiment 1 FIG.
First, the variable filter according to the first embodiment will be described. FIG. 1 is a diagram illustrating a general configuration of a software receiver capable of mounting the variable filter according to the first embodiment, and FIG. 2 is a diagram illustrating a configuration of the variable filter according to the first embodiment.

（ソフトウェア受信機の構成）
まず、ソフトウェア受信機の構成について説明する。図１に示すように、ソフトウェア受信機は、信号を受信するアンテナ部１０１、アンテナ部１０１の出力信号を増幅するための電力増幅部１０２、電力増幅部１０２の出力信号に対して周波数変換を行う周波数変換部１０３、周波数変換部１０３の出力信号に対して妨害波の除去を行うためのブロッキングフィルタ１０４、ブロッキングフィルタ１０４の出力信号に対してＡＤ変換を行うためのＡＤ変換部１０５、およびＡＤ変換部１０５の出力信号に対して復調処理を行うための復調部１０６を備えて構成される。なお、本発明にかかる可変フィルタは、上記ブロッキングフィルタ１０４の機能を有する一機能部として構成されるものである。 (Configuration of software receiver)
First, the configuration of the software receiver will be described. As shown in FIG. 1, the software receiver performs an antenna unit 101 that receives a signal, a power amplification unit 102 that amplifies an output signal of the antenna unit 101, and a frequency conversion on the output signal of the power amplification unit 102. Frequency converter 103, blocking filter 104 for removing interference waves from the output signal of frequency converter 103, AD converter 105 for AD conversion of the output signal of blocking filter 104, and AD conversion The demodulator 106 is configured to demodulate the output signal of the unit 105. In addition, the variable filter concerning this invention is comprised as one function part which has a function of the said blocking filter 104. FIG.

（可変フィルタの特徴）
ここで、実施の形態１にかかる可変フィルタの構成を説明する前に、実施の形態１にかかる可変フィルタの特徴について説明する。実施の形態１にかかる可変フィルタは、フィルタ回路部におけるサンプル平均数および間引き率（デシメーション比）Ｎを、Ｎ＝Ｎ1・Ｎ2・・・・Ｎnに因数分解し、因数Ｎk（ｋ＝１、２、…、ｎ）に応じてサンプル平均化数および間引き率Ｎｋの充放電部をそれぞれ構成するとともに、それらの充放電部を縦続接続するように構成する。なお、図２に示す構成例は、Ｎ＝６の場合を示すものであり、Ｎ＝６＝２×３と因数分解して、Ｎ1＝２、Ｎ2＝３に設定している。すなわち、実施の形態１にかかる可変フィルタは、サンプル平均化数および間引き率Ｎ1＝２のフィルタ群を構成する初段（前段）の充放電部と、サンプル平均化数および間引き率Ｎ2＝３のフィルタ群を構成する後段の充放電部と、を備えて構成されている。 (Features of variable filter)
Before describing the configuration of the variable filter according to the first embodiment, the characteristics of the variable filter according to the first embodiment will be described. In the variable filter according to the first embodiment, the average number of samples and the thinning rate (decimation ratio) N in the filter circuit unit are factorized into N = N 1 , N 2, ... N n , and the factor N k (k = 1, 2,..., N), the charging / discharging units having the average number of samples and the thinning rate Nk are respectively configured, and the charging / discharging units are connected in cascade. The configuration example shown in FIG. 2 shows a case where N = 6, and N 1 = 2 and N 2 = 3 are set by factoring N = 6 = 2 × 3. That is, the variable filter according to the first embodiment includes a first-stage (previous stage) charge / discharge unit that constitutes a filter group having a sample averaging number and a thinning rate N 1 = 2, and a sample averaging number and a thinning rate N 2 = 3. The charge / discharge part of the latter stage which comprises this filter group is comprised.

（可変フィルタの構成）
つぎに、可変フィルタの詳細な構成について説明する。図２において、実施の形態１にかかる可変フィルタは、信号を入力するための入力端子２０１、入力端子２０１より入力された電圧信号を電圧電流変換する電圧電流変換部２０２、電圧電流変換部２０２の出力電流に基づく電荷を充電するとともに、充電された電荷を所定のタイミングで放電（電荷移送）するように動作する初段（前段）の充放電部を構成してなる充放電部２１、充放電部２１に縦続接続され、充放電部２１から供給される電荷を所定のタイミングで充電するとともに、充電された電荷を所定のタイミングで放電（電荷移送）するように動作する後段の充放電部を構成してなる充放電部２２、充放電部２２に充電された電荷を共有するための電荷共有キャパシタであるキャパシタ２２１、およびキャパシタ２２１に電荷が充電されることによって生じる電位差を信号として出力するための出力端子２２３を備えて構成される。 (Configuration of variable filter)
Next, a detailed configuration of the variable filter will be described. 2, the variable filter according to the first embodiment includes an input terminal 201 for inputting a signal, a voltage-current conversion unit 202 that converts a voltage signal input from the input terminal 201 into a voltage-current, and a voltage-current conversion unit 202. Charging / discharging part 21 which comprises the charge / discharge part of the first stage (front stage) which operate | moves so that the charge based on an output current may be charged, and the charged charge may be discharged (charge transfer) at predetermined timing The charging / discharging part of the back | latter stage which operate | moves so that the electric charge supplied from the charging / discharging part 21 may be charged at a predetermined timing, and the charged electric charge may be discharged (charge transfer) at a predetermined timing. The charge / discharge unit 22, the capacitor 221 that is a charge sharing capacitor for sharing the charge charged in the charge / discharge unit 22, and the capacitor 221 are charged. Configured with an output terminal 223 for outputting a potential difference caused by being as a signal.

充放電部２１は、第１のキャパシタバンクを構成してなるキャパシタバンク２４と、キャパシタバンク２４に並列に接続され、キャパシタバンク２４と同等の構成を有する第２のキャパシタバンクを構成してなるキャパシタバンク２５と、を備えている。   The charging / discharging unit 21 includes a capacitor bank 24 that constitutes a first capacitor bank, and a capacitor that is connected in parallel to the capacitor bank 24 and constitutes a second capacitor bank having the same configuration as the capacitor bank 24. And a bank 25.

キャパシタバンク２４は、電圧電流変換部２０２の出力電流に基づく電荷が充電されるキャパシタ２０３，２０４と、キャパシタ２０３，２０４にそれぞれ直列に接続され、電圧電流変換部２０２の出力電流が入力される入力先キャパシタを選択するためのスイッチ２０７，２０８と、キャパシタ２０３，２０４にそれぞれ並列に接続され、キャパシタ２０３，２０４に充電された電荷を放電して次回の充電に備えるためのスイッチ２２４，２２５と、キャパシタ２０３，２０４の各一端と充放電部２２の入力端との間にそれぞれ接続され、キャパシタ２０３，２０４に充電された各電荷を所定のタイミングで充放電部２２に供給するためのスイッチ２１４，２１５と、を備えている。   Capacitor bank 24 is connected in series to capacitors 203 and 204 that are charged with charges based on the output current of voltage-current converter 202, and capacitors 203 and 204, respectively, and the input to which the output current of voltage-current converter 202 is input. Switches 207 and 208 for selecting the first capacitor, switches 224 and 225 connected in parallel to the capacitors 203 and 204, respectively, for discharging the charges charged in the capacitors 203 and 204 and preparing for the next charging, Switches 214, which are connected between the respective one ends of the capacitors 203, 204 and the input ends of the charge / discharge unit 22, and supply the charges charged in the capacitors 203, 204 to the charge / discharge unit 22 at a predetermined timing. 215.

キャパシタバンク２５は、電圧電流変換部２０２の出力電流に基づく電荷が充電されるキャパシタ２０５，２０６と、キャパシタ２０５，２０６にそれぞれ直列に接続され、電圧電流変換部２０２の出力電流が入力される入力先キャパシタを選択するためのスイッチ２０９，２１０と、キャパシタ２０５，２０６にそれぞれ並列に接続され、キャパシタ２０５，２０６に充電された各電荷を放電して次回の充電に備えるためのスイッチ２２６，２２７と、キャパシタ２０５，２０６の各一端と充放電部２２の入力端との間にそれぞれ接続され、キャパシタ２０５，２０６に充電された各電荷を所定のタイミングで充放電部２２に供給するためのスイッチ２１６，２１７と、を備えている。   Capacitor bank 25 is connected in series to capacitors 205 and 206 that are charged with electric charges based on the output current of voltage-current converter 202, and capacitors 205 and 206, respectively, and an input to which the output current of voltage-current converter 202 is input. Switches 209 and 210 for selecting the first capacitor, switches 226 and 227 connected in parallel to the capacitors 205 and 206, respectively, for discharging the charges charged in the capacitors 205 and 206 and preparing for the next charging The switches 216 are respectively connected between one end of each of the capacitors 205 and 206 and the input end of the charging / discharging unit 22 to supply the electric charges charged in the capacitors 205 and 206 to the charging / discharging unit 22 at a predetermined timing. , 217.

充放電部２２は、充放電部２１のキャパシタバンク２４，２５から供給される電荷が充電されるキャパシタ２１１〜２１３と、キャパシタ２１１〜２１３の各一端とキャパシタ２２１との間に接続され、スイッチ２１８〜２２０との協調動作によりキャパシタ２１１〜２１３とキャパシタ２２１との間の接続の選択切換を行うスイッチ２２２と、キャパシタ２１１〜２１３にそれぞれ並列に接続され、キャパシタ２１１〜２１３に充電された各電荷を放電して次回の充電に備えるためのスイッチ２２８〜２３０と、を備えている。   The charging / discharging unit 22 is connected between the capacitors 211 to 213 charged with the charges supplied from the capacitor banks 24 and 25 of the charging / discharging unit 21, and one end of each of the capacitors 211 to 213 and the capacitor 221. ˜220, a switch 222 for selecting and switching the connection between the capacitors 211 to 213 and the capacitor 221, and the capacitors 211 to 213 connected in parallel to each other, And switches 228 to 230 for discharging and preparing for the next charging.

上記のように、スイッチ２０７〜２１０、スイッチ２１８〜２２０のそれぞれは、充電経路を形成する充電経路形成手段として機能し、スイッチ２１４〜２１７、スイッチ２１８〜２２０のそれぞれは、電荷移送経路を形成する電荷移送経路形成手段として機能し、スイッチ２２４〜２２７、スイッチ２２８〜２３０のそれぞれは、放電経路を形成する放電経路形成手段として機能する。なお、スイッチ２１８〜２２０のそれぞれは、充電経路形成手段および電荷移送経路形成手段の双方の機能を備えている。   As described above, each of the switches 207 to 210 and the switches 218 to 220 functions as a charging path forming unit that forms a charging path, and each of the switches 214 to 217 and the switches 218 to 220 forms a charge transfer path. Each of the switches 224 to 227 and the switches 228 to 230 functions as a discharge path forming unit that forms a discharge path. Each of the switches 218 to 220 has functions of both a charging path forming unit and a charge transfer path forming unit.

（可変フィルタの動作）
つぎに、実施の形態１にかかる可変フィルタの動作について図２〜４を参照して説明する。ここで、図３は、図２に示す可変フィルタの動作を説明するためのタイミングチャートであり、各スイッチのオンオフ状態とサンプル時間の関係について示している。また、図４は、サンプル時間毎にキャパシタ２０３〜２０６に充電される電荷をＱｋ（ｋ：サンプル時間）と表した場合のキャパシタ２０３〜２０６、キャパシタ２１１〜２１３およびキャパシタ２２１に充電される電荷を時系列的に示す図である。なお、図３における１サンプル時間とは、入力信号に対するクロック周波数をｆｓとするときの時間１／ｆｓを表しており、同図ではサンプル時間１〜２４までを示している。また、図４では、キャパシタ２０３〜２０６、キャパシタ２１１〜２１３およびキャパシタ２２１の各容量値をＣ２０３〜Ｃ２０６、Ｃ２１１〜Ｃ２１３、Ｃ２２１と表すとともに、これらの各容量値間には、Ｃｒ＝Ｃ２０３＝…Ｃ２０６＝Ｃ２１１＝…＝Ｃ２１３、Ｃｏｕｔ＝Ｃ２２１の関係があるものとして示している。 (Operation of variable filter)
Next, the operation of the variable filter according to the first embodiment will be described with reference to FIGS. Here, FIG. 3 is a timing chart for explaining the operation of the variable filter shown in FIG. 2, and shows the relationship between the on / off state of each switch and the sample time. FIG. 4 shows the charges charged in the capacitors 203 to 206, capacitors 211 to 213, and the capacitor 221 when the charges charged in the capacitors 203 to 206 are expressed as Qk (k: sample time) every sampling time. It is a figure shown in time series. Note that one sample time in FIG. 3 represents time 1 / fs when the clock frequency for the input signal is fs. In FIG. 3, sample times 1 to 24 are shown. 4, the capacitance values of the capacitors 203 to 206, the capacitors 211 to 213, and the capacitor 221 are represented as C203 to C206, C211 to C213, and C221, and Cr = C203 =... Between these capacitance values. It is shown that there is a relationship of C206 = C211 =... = C213, Cout = C221.

（サンプル時間１での動作）
サンプル時間１では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２０７のみがオン状態であり、他のスイッチ２０８〜２１０はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、充放電部２１のキャパシタバンク２４のキャパシタ２０３に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 1)
In the sample time 1, only the switch 207 is in the on state among the switches 207 to 210 connected to the voltage / current converter 202, and the other switches 208 to 210 are in the off state. The voltage signal input from the input terminal 201 is converted into voltage / current by the voltage / current converter 202, and the output current of the voltage / current converter 202 is input to the capacitor 203 of the capacitor bank 24 of the charge / discharge unit 21. Charged.

（サンプル時間２での動作）
サンプル時間２では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２０８のみがオン状態であり、他のスイッチ２０７，２０９，２１０はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、充放電部２１のキャパシタバンク２４のキャパシタ２０４に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 2)
In the sample time 2, only the switch 208 among the switches 207 to 210 connected to the voltage / current converter 202 is in the on state, and the other switches 207, 209, and 210 are in the off state. The voltage signal input from the input terminal 201 is converted into voltage / current by the voltage / current converter 202, and the output current of the voltage / current converter 202 is input to the capacitor 204 of the capacitor bank 24 of the charge / discharge unit 21. Charged.

（サンプル時間３での動作）
サンプル時間３では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２０９のみがオン状態であり、他のスイッチ２０７，２０８，２１０はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、充放電部２１のキャパシタバンク２５のキャパシタ２０５に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間３に、充放電部２１および充放電部２２を接続するためのスイッチ２１４〜２１７、スイッチ２１８〜２２０のうちスイッチ２１４とスイッチ２１５とスイッチ２１８がオン状態となることによってキャパシタ２０３，２０４はキャパシタ２１１と接続され、キャパシタ２０３，２０４に充電された電荷はキャパシタ２１１と電荷共有される。このとき、キャパシタ２０３〜２０６とキャパシタ２１１〜２１３の各容量値をＣｒ［Ｆ］とし、共有直前にキャパシタ２０３，２０４に充電されていた電荷をそれぞれＱ１，Ｑ２とすると、
キャパシタ２１１に充電される電荷は、
（Ｑ１＋Ｑ２）／３ …（１）
と表すことができる（図４参照）。 (Operation at sample time 3)
At the sample time 3, only the switch 209 is on in the switches 207 to 210 connected to the voltage-current converter 202, and the other switches 207, 208, and 210 are off. The voltage signal input from the input terminal 201 is converted into voltage / current by the voltage / current converter 202, and the output current of the voltage / current converter 202 is input to the capacitor 205 of the capacitor bank 25 of the charging / discharging unit 21. Charged. In addition, at the same sample time 3, the switch 214, the switch 215, and the switch 218 among the switches 214 to 217 and the switches 218 to 220 for connecting the charge / discharge unit 21 and the charge / discharge unit 22 are turned on to turn on the capacitor 203. , 204 are connected to the capacitor 211, and the charges charged in the capacitors 203, 204 are shared with the capacitor 211. At this time, assuming that the capacitance values of the capacitors 203 to 206 and capacitors 211 to 213 are Cr [F], and the charges charged in the capacitors 203 and 204 immediately before sharing are Q1 and Q2, respectively.
The charge charged in the capacitor 211 is
(Q1 + Q2) / 3 (1)
(See FIG. 4).

（サンプル時間４での動作）
サンプル時間４では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２１０のみがオン状態であり、他のスイッチ２０７〜２０９はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、充放電部２１のキャパシタバンク２５のキャパシタ２０６に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 4)
In the sample time 4, only the switch 210 among the switches 207 to 210 connected to the voltage-current converter 202 is in the on state, and the other switches 207 to 209 are in the off state. The voltage signal input from the input terminal 201 is converted into a voltage / current by the voltage / current converter 202, and the output current of the voltage / current converter 202 is input to the capacitor 206 of the capacitor bank 25 of the charging / discharging unit 21. Charged.

（サンプル時間５での動作）
サンプル時間５では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２０７のみがオン状態であり、他のスイッチ２０８〜２１０はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、予めスイッチ２２４がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ２０３に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間５に、充放電部２１と充放電部２２を接続するためのスイッチ２１４〜２１７、スイッチ２１８〜２２０のうちスイッチ２１６とスイッチ２１７とスイッチ２１９がオン状態となることによってキャパシタ２０５，２０６はキャパシタ２１２と接続され、キャパシタ２０５，２０６に充電された電荷はキャパシタ２１２と電荷共有される。このとき、共有直前にキャパシタ２０５，２０６に充電されていた電荷をそれぞれＱ３，Ｑ４とすると、
キャパシタ２１２に充電される電荷は、
（Ｑ３＋Ｑ４）／３ …（２）
と表すことができる（図４参照）。 (Operation at sample time 5)
At the sample time 5, only the switch 207 is in the on state among the switches 207 to 210 connected to the voltage-current conversion unit 202, and the other switches 208 to 210 are in the off state. The voltage signal input from the input terminal 201 is converted from voltage to current in the voltage / current converter 202, and the capacitor 203 prepared for the next charge by discharging the charge of the previous charge when the switch 224 is turned on in advance. Is supplied with the output current of the voltage-current converter 202 and is charged with a predetermined charge. Further, at the same sample time 5, the switches 216, 217, and 219 among the switches 214 to 217 and the switches 218 to 220 for connecting the charging / discharging unit 21 and the charging / discharging unit 22 are turned on, so that the capacitor 205 , 206 are connected to the capacitor 212, and the charges charged in the capacitors 205, 206 are shared with the capacitor 212. At this time, if the charges charged in the capacitors 205 and 206 immediately before sharing are Q3 and Q4, respectively,
The charge charged in the capacitor 212 is
(Q3 + Q4) / 3 (2)
(See FIG. 4).

（サンプル時間６での動作）
サンプル時間６では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２０８のみがオン状態であり、他のスイッチ２０７，２０９，２１０はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、予めスイッチ２２５がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ２０４に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 6)
At the sample time 6, only the switch 208 among the switches 207 to 210 connected to the voltage-current converter 202 is in the on state, and the other switches 207, 209, and 210 are in the off state. The voltage signal input from the input terminal 201 is converted from voltage to current in the voltage / current converter 202, and the capacitor 204 prepared for the next charge by discharging the charge of the previous charge when the switch 225 is turned on in advance. Is supplied with the output current of the voltage-current converter 202 and is charged with a predetermined charge.

（サンプル時間７での動作）
サンプル時間７では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２０９のみがオン状態であり、他のスイッチ２０７，２０８，２１０はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、予めスイッチ２２６がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ２０５に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間７に、充放電部２１と充放電部２２を接続するためのスイッチ２１４〜２１７、スイッチ２１８〜２２０のうちスイッチ２１４とスイッチ２１５とスイッチ２２０がオン状態となることによって、キャパシタ２０３，２０４はキャパシタ２１３と接続され、キャパシタ２０３，２０４に充電された電荷は、キャパシタ２１３と電荷共有される。このとき、共有直前にキャパシタ２０３，２０４に充電されていた電荷をそれぞれＱ５，Ｑ６とすると、
キャパシタ２１３に充電される電荷は、
（Ｑ５＋Ｑ６）／３ …（３）
と表すことができる（図４参照）。 (Operation at sample time 7)
At the sample time 7, only the switch 209 is in the on state among the switches 207 to 210 connected to the voltage / current converter 202, and the other switches 207, 208, and 210 are in the off state. The voltage signal input from the input terminal 201 is converted from voltage to current in the voltage / current converter 202, and the capacitor 205 prepared for the next charge by discharging the charge of the previous charge when the switch 226 is turned on in advance. Is supplied with the output current of the voltage-current converter 202 and is charged with a predetermined charge. In addition, the switch 214, the switch 215, and the switch 220 among the switches 214 to 217 and the switches 218 to 220 for connecting the charging / discharging unit 21 and the charging / discharging unit 22 are turned on at the same sample time 7, whereby the capacitor The capacitors 203 and 204 are connected to the capacitor 213, and the charges charged in the capacitors 203 and 204 are shared with the capacitor 213. At this time, if the charges charged in the capacitors 203 and 204 immediately before sharing are Q5 and Q6, respectively,
The charge charged in the capacitor 213 is
(Q5 + Q6) / 3 (3)
(See FIG. 4).

（サンプル時間８での動作）
サンプル時間８では、電圧電流変換部２０２と接続しているスイッチ２０７〜２１０のうちスイッチ２１０のみがオン状態であり、他のスイッチ２０７〜２０９はオフ状態である。入力端子２０１より入力された電圧信号は、電圧電流変換部２０２において電圧電流変換され、予めスイッチ２２７がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ２０６に電圧電流変換部２０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間８に、スイッチ２１８〜２２０およびスイッチ２２２がオン状態となることによって電荷が充電されたキャパシタ２１１〜２１３は、キャパシタ２２１と接続され、キャパシタ２１１〜２１３の充電された電荷は、キャパシタ２２１と電荷共有される。このとき、キャパシタ２２１の容量をＣｏｕｔ［Ｆ］とした場合、
キャパシタ２２１に充電される電荷は、
（Ｑ１＋Ｑ２＋Ｑ３＋Ｑ４＋Ｑ５＋Ｑ６）／（３Ａ） …（４）
と表すことができる（図４参照）。
ただし、上式におけるＡは、
Ａ＝Ｃｏｕｔ／（３Ｃｒ＋Ｃｏｕｔ） …（５）
として固定値で表すことができる（図４参照）。 (Operation at sample time 8)
At the sample time 8, only the switch 210 among the switches 207 to 210 connected to the voltage-current converter 202 is in the on state, and the other switches 207 to 209 are in the off state. The voltage signal input from the input terminal 201 is converted into a voltage / current by the voltage / current converter 202, and the capacitor 206 prepared for the next charge by discharging the charge of the previous charge when the switch 227 is turned on in advance. Is supplied with the output current of the voltage-current converter 202 and is charged with a predetermined charge. In addition, at the same sample time 8, the capacitors 211 to 213 charged with the switches 218 to 220 and the switch 222 being turned on are connected to the capacitor 221, and the charged charges of the capacitors 211 to 213 are The charge is shared with the capacitor 221. At this time, when the capacitance of the capacitor 221 is Cout [F],
The charge charged in the capacitor 221 is
(Q1 + Q2 + Q3 + Q4 + Q5 + Q6) / (3A) (4)
(See FIG. 4).
However, A in the above equation is
A = Cout / (3Cr + Cout) (5)
As a fixed value (see FIG. 4).

前述した事項より、サンプル時間１〜６において、電圧電流変換部２０２の出力電流の平均化処理が行われ、その平均値がキャパシタ２２１に電荷として充電されるとともに、当該充電動作によって生じる電位差が出力信号として、サンプル時間８に出力端子２２３より出力される。   From the above-described matters, in the sample times 1 to 6, the output current of the voltage-current converter 202 is averaged, and the average value is charged as the capacitor 221 and the potential difference generated by the charging operation is output. As a signal, it is output from the output terminal 223 at the sampling time 8.

キャパシタ２２１との間で電荷共有がなされた後は、スイッチ２２８〜２３０がオン状態となることによってキャパシタ２１１〜２１３に充電されていた電荷が放電され、次の充電のための準備が整えられる。また、スイッチ２２６，２２７もオン状態になることによって電荷が放電され、次の充電のための準備が整えられる。   After the charge is shared with the capacitor 221, the switches 228 to 230 are turned on, so that the charges charged in the capacitors 211 to 213 are discharged, and preparation for the next charging is made. Further, the switches 226 and 227 are also turned on, so that electric charges are discharged, and preparation for the next charging is made.

前述の一連の動作は繰り返し実行される。つまり、充放電部２１において、キャパシタバンク２４にてキャパシタ２１１〜２１３のいずれか一つと接続されて電荷共有が行われている間は、キャパシタバンク２５で電圧電流変換部２０２の出力電流によって電荷が順次充電される。   The series of operations described above are repeatedly executed. That is, in the charge / discharge unit 21, while the capacitor bank 24 is connected to any one of the capacitors 211 to 213 and charge sharing is performed, the charge is discharged by the output current of the voltage / current conversion unit 202 in the capacitor bank 25. It is charged sequentially.

一方、キャパシタバンク２４にて電圧電流変換部２０２の出力電流によって電荷が順次充電されている間は、キャパシタバンク２５にてキャパシタ２１１〜２１３のいずれか一つと接続されて電荷共有が行われる。   On the other hand, while the capacitor bank 24 is sequentially charged with the output current of the voltage-current conversion unit 202, the capacitor bank 25 is connected to any one of the capacitors 211 to 213 to perform charge sharing.

なお、キャパシタバンク２４，２５の双方ともに、キャパシタ２１１〜２１３のいずれかとの電荷共有後は、スイッチ２２４〜２２７をオン状態にして電荷共有後に充電されていた電荷を放電して次の充電に備える。また、充放電部２２において、キャパシタ２１１〜２１３が充放電部２１のキャパシタバンク２４またはキャパシタバンク２５のキャパシタと電荷共有することによって電荷が充電され、キャパシタ２１１〜２１３の全てに電荷が充電された後にキャパシタ２２１と接続され、キャパシタ２１１〜２１３に充電された電荷が電荷共有される。キャパシタ２２１との電荷共有後は、スイッチ２２８〜２３０をオン状態とすることによってキャパシタ２１１〜２１３に充電されていた電荷を放電し次の充電に備える。   In addition, after both of the capacitor banks 24 and 25 share the charge with any of the capacitors 211 to 213, the switches 224 to 227 are turned on to discharge the charge that has been charged after the charge is shared to prepare for the next charge. . Further, in the charging / discharging unit 22, the capacitors 211 to 213 are charged by the charge sharing with the capacitors of the capacitor bank 24 or the capacitor bank 25 of the charging / discharging unit 21, and all of the capacitors 211 to 213 are charged. The capacitor 221 is connected later, and the charges charged in the capacitors 211 to 213 are shared. After sharing the charge with the capacitor 221, the switches 228 to 230 are turned on to discharge the charges charged in the capacitors 211 to 213 to prepare for the next charge.

このようにして、図２に示す可変フィルタは、入力信号の６サンプル分に対する平均化処理を行うとともに、６サンプル毎に平均値を出力するフィルタとして機能し、その周波数応答特性はｆｓ／６毎に急峻な減衰のヌル点を持つ図５に示すような特性となる。   In this way, the variable filter shown in FIG. 2 performs an averaging process for six samples of the input signal and functions as a filter that outputs an average value every six samples, and its frequency response characteristic is every fs / 6. 5 has a steep attenuation null point as shown in FIG.

なお、各キャパシタバンクにおけるキャパシタ数を増やすと平均化サンプル数が大きくなり、また、平均化サンプル数を大きくすればフィルタ周波数応答特性を狭帯域化することができる。つまり、各キャパシタバンクにおけるキャパシタ数を増やすようにすれば、フィルタ周波数応答特性をより狭帯域な低域通過特性にすることができる。   If the number of capacitors in each capacitor bank is increased, the number of averaged samples increases, and if the number of averaged samples is increased, the filter frequency response characteristic can be narrowed. That is, if the number of capacitors in each capacitor bank is increased, the filter frequency response characteristic can be made a narrower low-pass characteristic.

本実施の形態にかかる可変フィルタでは、上述の充放電動作により、初段（前段）の充放電部２１にてサンプル平均数および間引き数Ｎ1＝２の処理がなされるとともに、後段の充放電部２２にてサンプル平均数および間引き数Ｎ2＝３の処理がなされ、全体として、サンプル平均数および間引き率Ｎ＝６のフィルタが実現される。このため、充放電部２１のサンプル平均数および間引き数２のフィルタに対する所要キャパシタ数は２×２＝４、充放電部２２のサンプル平均数および間引き数３のフィルタに対する所要キャパシタ数は３となり、フィルタ全体を構成するキャパシタ総数は、電荷共有キャパシタを含めて８（＝４＋３＋１）となる。 In the variable filter according to the present embodiment, the first-stage (front-stage) charge / discharge unit 21 performs the processing of the average number of samples and the thinning-out number N 1 = 2 by the above-described charge / discharge operation, and the subsequent-stage charge / discharge section. In step 22, the average number of samples and the thinning-out number N 2 = 3 are processed, and as a whole, a filter with the average number of samples and the thinning-out rate N = 6 is realized. For this reason, the required number of capacitors for the average number of samples of the charge / discharge unit 21 and the filter with the thinning number 2 is 2 × 2 = 4, and the required number of capacitors for the average number of samples of the charge / discharge unit 22 and the filter of the thinning number 3 is 3. The total number of capacitors constituting the entire filter is 8 (= 4 + 3 + 1) including the charge sharing capacitors.

また、本実施の形態にかかる可変フィルタは、図２に示す構成からも明らかなように、後段の充放電部２２は、初段（前段）の充放電部２１のように２つのキャパシタバンクを持つ必要はない。この事実は、つぎのように説明することができる。   Further, in the variable filter according to the present embodiment, as is apparent from the configuration shown in FIG. 2, the subsequent charging / discharging unit 22 has two capacitor banks like the initial charging / discharging unit 21. There is no need. This fact can be explained as follows.

図２において、前段の充放電部２１に具備されるスイッチ２０７〜２１０、スイッチ２２４〜２２７は、後段の充放電部２２の充放電動作に関与することなく前段の充放電部２１のみの充放電動作に関係するスイッチである。一方、前段の充放電部２１に具備されるスイッチ２１４〜２１７および後段の充放電部２２に具備されるスイッチ２１８〜２２０、スイッチ２２２、スイッチ２２８〜２３０は、後段の充放電部２２の充放電動作に関係するスイッチである。   In FIG. 2, the switches 207 to 210 and the switches 224 to 227 provided in the upstream charging / discharging unit 21 are charged / discharged only by the upstream charging / discharging unit 21 without being involved in the charging / discharging operation of the downstream charging / discharging unit 22. It is a switch related to operation. On the other hand, the switches 214 to 217 included in the front-stage charging / discharging unit 21 and the switches 218 to 220, the switch 222, and the switches 228 to 230 included in the subsequent charging / discharging unit 22 are It is a switch related to operation.

図３に示すタイミングチャートによれば、前段の充放電部２１のみの充放電動作に関係するスイッチを制御するためのクロックパルスのパルス幅が１／ｆｓであるのに対し、後段の充放電部２２の充放電動作に関係するスイッチを制御するためのクロックパルスのパルス幅は１／（２ｆｓ）に設定されている。すなわち、後段の充放電部２２の充放電を制御するクロック周波数を、前段の充放電部２１の充放電を制御するクロック周波数の２倍に設定することにより、後段の充放電部２２における充放電間隔を前段の充放電部２１における充放電間隔よりも長く設定することができる。したがって、本実施の形態にかかる可変フィルタでは、初段以外の充放電部を１つのキャパシタバンクのみで構成することが可能となる。   According to the timing chart shown in FIG. 3, the pulse width of the clock pulse for controlling the switch related to the charging / discharging operation of only the charging / discharging unit 21 in the preceding stage is 1 / fs, whereas the charging / discharging part in the subsequent stage The pulse width of the clock pulse for controlling the switches related to the charge / discharge operation of 22 is set to 1 / (2fs). That is, the charging / discharging in the subsequent charging / discharging unit 22 is performed by setting the clock frequency for controlling the charging / discharging of the subsequent charging / discharging unit 22 to twice the clock frequency for controlling the charging / discharging of the preceding charging / discharging unit 21. The interval can be set longer than the charge / discharge interval in the charge / discharge unit 21 in the previous stage. Therefore, in the variable filter according to the present embodiment, the charge / discharge units other than the first stage can be configured with only one capacitor bank.

図１１は、上記特許文献１に示された従来フィルタの構成を示す図である。図１１に示す従来フィルタは、キャパシタ１１０１〜１１０６によるバンク１と、キャパシタ１１０７〜１１１２によるバンク２とが設けられ、入力信号に対するクロック周波数ｆｓに対し、入力信号６サンプルに対する平均化処理を行うとともに、平均値をサンプル周波数ｆｓ／６にて出力するフィルタである。すなわち、図１１に示す従来フィルタは、本実施の形態にかかる可変フィルタと同様な動作を行う。   FIG. 11 is a diagram showing the configuration of the conventional filter disclosed in Patent Document 1. In FIG. The conventional filter shown in FIG. 11 is provided with bank 1 by capacitors 1101 to 1106 and bank 2 by capacitors 1107 to 1112, and performs an averaging process for 6 samples of the input signal with respect to the clock frequency fs for the input signal, This filter outputs an average value at a sampling frequency fs / 6. That is, the conventional filter shown in FIG. 11 performs the same operation as the variable filter according to the present embodiment.

しかしながら、図１１に示す従来フィルタは、フィルタ全体を構成するキャパシタ総数が１３（＝２×６＋１）であるため、フィルタを構成するキャパシタ数を多く必要とし、フィルタの占有面積の増大を余儀なくされていた。   However, since the total number of capacitors constituting the entire filter is 13 (= 2 × 6 + 1), the conventional filter shown in FIG. 11 requires a large number of capacitors constituting the filter, and the occupied area of the filter is inevitably increased. It was.

これに対し、図２に示す可変フィルタでは、充放電部を複数の縦続構成にすることで、後段の充放電部のキャパシタバンクを共通化して一つとすることができ、かつ、前後段を併せたキャパシタ数も各１つ（６−（２＋３）＝１）減らすことが可能となる。そのため、本実施の形態の可変フィルタでは、キャパシタ総数を８（＝２×２＋３＋１）として構成することができ、従来フィルタよりもキャパシタ総数を５つ削減することが可能となる。   On the other hand, in the variable filter shown in FIG. 2, the charge / discharge unit has a plurality of cascaded configurations, so that the capacitor bank of the subsequent charge / discharge unit can be shared, and the front and rear stages are combined. Also, the number of capacitors can be reduced by one (6- (2 + 3) = 1). Therefore, the variable filter of the present embodiment can be configured with the total number of capacitors being 8 (= 2 × 2 + 3 + 1), and the total number of capacitors can be reduced by 5 compared to the conventional filter.

本実施の形態では、縦続２段の構成について示したが、Ｎがさらに多くの因数に分解できる場合には、３段以上の多段に構成することができる。なお、３段以上の多段に構成した場合でも、本実施の形態と同様に、初段以外の充放電部における所要キャパシタバンク数を１とすることができる。したがって、Ｎ＝Ｎ1・Ｎ2・・・・Ｎn（Ｎk：ｋ＝１、２、…、ｎ）として因数分解した場合には、可変フィルタを構成するキャパシタの総数は、［２Ｎ1＋（Ｎ2＋・・・Ｎn）＋１］となる。 In the present embodiment, a cascaded two-stage configuration has been described. However, when N can be decomposed into a larger number of factors, it can be configured in multiple stages of three or more stages. Even in the case of three or more stages, the required number of capacitor banks in the charge / discharge units other than the first stage can be set to 1 as in the present embodiment. Therefore, when factoring as N = N 1 · N 2 ... N n (N k : k = 1, 2,..., N), the total number of capacitors constituting the variable filter is [2N 1 + (N 2 +... N n ) +1].

なお、サンプル平均数Ｎ＝６の場合に、Ｎ＝６＝２×３として縦続２段に構成した場合にはキャパシタ総数が８（＝２×２＋３＋１）となるのに対し、Ｎ＝６＝３×２として縦続２段に構成した場合にはキャパシタ総数が９（＝２×３＋２＋１）となる。したがって、キャパシタ総数の削減効果を高めるためには、サンプル平均数Ｎを因数分解したときの最も小さい因数を、初段の充放電部を構成する各キャパシタバンクのキャパシタ数として設定することが好ましい。   When the average number of samples is N = 6 and N = 6 = 2 × 3 and two cascades are configured, the total number of capacitors is 8 (= 2 × 2 + 3 + 1), whereas N = 6 = 3 When × 2 is configured in two cascaded stages, the total number of capacitors is 9 (= 2 × 3 + 2 + 1). Therefore, in order to increase the effect of reducing the total number of capacitors, it is preferable to set the smallest factor when the average number N of samples is factored as the number of capacitors in each capacitor bank constituting the first stage charge / discharge unit.

図６は、サンプル平均数および間引き率（デシメーション比）Ｎに対する実施の形態１の構成におけるキャパシタ数および従来構成と比較した場合のキャパシタ数の比を示す図表である。   FIG. 6 is a chart showing the ratio of the number of capacitors in the configuration of the first embodiment and the number of capacitors when compared with the conventional configuration with respect to the average number of samples and the thinning rate (decimation ratio) N.

ここで、サンプル平均数Ｎ＝１２における本実施の形態と従来構成とを図６を参照して比較する。   Here, the present embodiment and the conventional configuration when the average number of samples N = 12 will be compared with reference to FIG.

例えば、本実施の形態にかかる可変フィルタをＮ1＝３、Ｎ2＝４として縦続２段に構成した場合には、キャパシタ総数が１１（＝２×３＋４＋１）であるのに対し、従来構成によるキャパシタ総数は２５（＝２×１２＋１）であり、従来構成と比較した場合のキャパシタ数の比は０．４４（＝１１／２５）となって、キャパシタ総数の大幅な削減が可能となるとともに、フィルタ占有面積の縮小化が可能となる。 For example, when the variable filter according to the present embodiment is configured in two cascaded stages with N 1 = 3 and N 2 = 4, the total number of capacitors is 11 (= 2 × 3 + 4 + 1), but according to the conventional configuration. The total number of capacitors is 25 (= 2 × 12 + 1), and the ratio of the number of capacitors when compared with the conventional configuration is 0.44 (= 11/25), and the total number of capacitors can be greatly reduced. The filter occupation area can be reduced.

一方、例えば、本実施の形態にかかる可変フィルタをＮ1＝２、Ｎ2＝２、Ｎ3＝３として縦続３段に構成した場合には、キャパシタ総数が１０（＝２×２＋２＋３＋１）であるのに対し、従来構成によるキャパシタ総数は２５（＝２×１２＋１）であり、従来構成と比較した場合のキャパシタ数の比は０．４０（＝１０／２５）となって、縦続２段構成に比べて、キャパシタ総数の削減およびフィルタ占有面積の縮小化をより効果的に行うことが可能となる。 On the other hand, for example, when the variable filter according to the present embodiment is configured in three cascaded stages with N 1 = 2, N 2 = 2 and N 3 = 3, the total number of capacitors is 10 (= 2 × 2 + 2 + 3 + 1). On the other hand, the total number of capacitors according to the conventional configuration is 25 (= 2 × 12 + 1), and the ratio of the number of capacitors when compared with the conventional configuration is 0.40 (= 10/25). In comparison, the total number of capacitors and the filter occupation area can be reduced more effectively.

以上説明したように、本実施の形態にかかる可変フィルタによれば、サンプル平均数Ｎ、間引き率Ｎのフィルタにおいて、Ｎを因数に分解し、分解した因数に応じて構成した充放電部を縦続接続するように構成しているので、可変フィルタを構成するキャパシタ数の削減が可能となる。   As described above, according to the variable filter according to the present embodiment, in the filter having the average number of samples N and the thinning rate N, N is decomposed into factors, and the charge / discharge units configured according to the decomposed factors are cascaded. Since the connection is made, the number of capacitors constituting the variable filter can be reduced.

また、本実施の形態にかかる可変フィルタによれば、縦続接続されたｎ個（ｎは２以上の整数）の充放電部を有して構成される充放電回路部において、電圧電流変換部に接続される初段の充放電部が、並列に接続される複数のキャパシタをそれぞれ有するＭ個（Ｍは２以上の整数）のキャパシタバンクを構成して成り、電荷共有キャパシタに蓄積された電荷を所定の出力クロック周波数で出力するように動作するので、入力信号に対するサンプル平均数が増大する場合であっても、キャパシタ数の増加率を低減することができる。   Moreover, according to the variable filter concerning this Embodiment, in the charging / discharging circuit part comprised including n charging / discharging part (n is an integer greater than or equal to 2) connected in cascade, in a voltage current conversion part The connected first-stage charging / discharging unit comprises M (M is an integer of 2 or more) capacitor banks each having a plurality of capacitors connected in parallel, and the charge accumulated in the charge sharing capacitors is predetermined. Therefore, even if the average number of samples for the input signal increases, the increase rate of the number of capacitors can be reduced.

実施の形態２．
実施の形態１では、サンプル平均数Ｎ、間引き率Ｎの可変フィルタにおいて、Ｎを因数に分解し、分解した因数に応じて構成した充放電部を縦続接続で構成することにより、通常１つの充放電部に対して２つのキャパシタバンクが必要なところを、初段以外の充放電部においてキャパシタバンクを共通化し（すなわち一つに削減し）、フィルタ全体のキャパシタ総数を削減するようにしていた。一方、本実施の形態では、初段の充放電部に対しても、キャパシタバンク数を削減する実施形態を示すものである。 Embodiment 2. FIG.
In Embodiment 1, in a variable filter having an average number of samples N and a thinning rate N, N is decomposed into a factor, and a charging / discharging unit configured according to the decomposed factor is configured by cascade connection, so that normally one charging / discharging unit is used. Where two capacitor banks are required for the discharge unit, the capacitor banks are shared (that is, reduced to one) in the charge / discharge units other than the first stage, and the total number of capacitors in the entire filter is reduced. On the other hand, the present embodiment shows an embodiment in which the number of capacitor banks is reduced even for the first stage charge / discharge section.

（可変フィルタの構成）
図７は、実施の形態２にかかる可変フィルタの構成を示す図であり、サンプル平均化数および間引き率（デシメーション比）ＮをＮ＝Ｎ1・Ｎ2＝２×３＝６とし、初段の充放電部をＮ1＝２の充放電部７１、後段の充放電部をＮ2＝３の充放電部７２として構成している。図７において、本実施の形態にかかる可変フィルタは、信号を入力するための入力端子７０１、入力端子７０１より入力された電圧信号を電圧電流変換する電圧電流変換部７０２、電圧電流変換部７０２の出力電流に基づく電荷を充電するとともに、充電された電荷を所定のタイミングで放電するように動作する初段（前段）の充放電部を構成してなる充放電部７１、充放電部７１に縦続接続され、充放電部７１から供給される電荷を所定のタイミングで充電するとともに、充電された電荷を所定のタイミングで放電するように動作する後段の充放電部を構成してなる充放電部７２、充放電部７２に充電された電荷を共有するための電荷共有キャパシタであるキャパシタ７１８、およびキャパシタ７１８に電荷が充電されることによって生じる電位差を信号として出力するための出力端子７２０を備えて構成される。 (Configuration of variable filter)
FIG. 7 is a diagram showing the configuration of the variable filter according to the second embodiment, where the number of samples averaged and the thinning rate (decimation ratio) N are set to N = N 1 · N 2 = 2 × 3 = 6, The charging / discharging unit is configured as a charging / discharging unit 71 of N 1 = 2 and the charging / discharging unit of the subsequent stage is configured as a charging / discharging unit 72 of N 2 = 3. In FIG. 7, the variable filter according to the present embodiment includes an input terminal 701 for inputting a signal, a voltage-current conversion unit 702 that converts a voltage signal input from the input terminal 701 into a voltage-current, and a voltage-current conversion unit 702. Charging / discharging unit 71 configured to form a first stage (previous stage) charging / discharging unit that charges the electric charge based on the output current and operates to discharge the charged electric charge at a predetermined timing, and is cascaded to charging / discharging unit 71 A charge / discharge unit 72 configured to charge a charge supplied from the charge / discharge unit 71 at a predetermined timing and constitute a subsequent charge / discharge unit that operates to discharge the charged charge at a predetermined timing; Generated by charging the capacitor 718, which is a charge sharing capacitor for sharing the charge charged in the charge / discharge unit 72, and the capacitor 718. Configured with an output terminal 720 for outputting a voltage difference as a signal.

充放電部７１は、図２の構成とは異なり、一つのキャパシタバンクを構成して成る。具体的に、充放電部７１は、電圧電流変換部７０２の出力電流に基づく電荷が充電されるキャパシタ７０３〜７０５と、キャパシタ７０３〜７０５にそれぞれ直列に接続され、電圧電流変換部２０２の出力電流が入力される入力先キャパシタを選択するためのスイッチ７０６〜７０８、キャパシタ７０３〜７０５にそれぞれ並列に接続され、キャパシタ７０３〜７０５に充電された電荷を放電して次回の充電に備えるためのスイッチ７２１〜７２３と、キャパシタ７０３〜７０５の各一端と充放電部７２の入力端との間にそれぞれ接続され、キャパシタ７０３〜７０５に充電された各電荷を所定のタイミングで充放電部７２に供給するためのスイッチ７１２〜７１４と、を備えている。   Unlike the configuration of FIG. 2, the charging / discharging unit 71 is configured by forming one capacitor bank. Specifically, the charging / discharging unit 71 is connected in series to capacitors 703 to 705 and capacitors 703 to 705 charged with electric charges based on the output current of the voltage / current conversion unit 702, and the output current of the voltage / current conversion unit 202. Are connected in parallel to capacitors 703 to 708 and capacitors 703 to 705, respectively, and a switch 721 for discharging the charges charged in the capacitors 703 to 705 to prepare for the next charging. To 723, and one end of each of the capacitors 703 to 705 and the input end of the charging / discharging unit 72 to supply the electric charges charged in the capacitors 703 to 705 to the charging / discharging unit 72 at a predetermined timing. Switches 712-714.

充放電部７２は、充放電部７１から供給される電荷が充電されるキャパシタ７０９〜７１１と、キャパシタ７０３〜７０５の各一端とキャパシタ７１８との間に接続され、スイッチ７１５〜７１７との協調動作によりキャパシタ７０３〜７０５とキャパシタ７１８との間の接続の選択切換を行うスイッチ７１９と、キャパシタ７０９〜７１１にそれぞれ並列に接続され、キャパシタ７０９〜７１１に充電された各電荷を放電して次回の充電に備えるためのスイッチ７２４〜７２６と、を備えている。   The charging / discharging unit 72 is connected between the capacitors 709 to 711 charged with the electric charge supplied from the charging / discharging unit 71, one end of each of the capacitors 703 to 705, and the capacitor 718, and cooperates with the switches 715 to 717. The switch 719 for selecting and switching the connection between the capacitors 703 to 705 and the capacitors 709 to 711 and the capacitors 709 to 711 are connected in parallel, and the charges charged in the capacitors 709 to 711 are discharged for the next charging. The switches 724 to 726 are provided.

上記のように、スイッチ７０６〜７０８、スイッチ７１５〜７１７のそれぞれは、充電経路を形成する充電経路形成手段として機能し、スイッチ７１２〜７１４、スイッチ７１５〜７１７のそれぞれは、電荷移送経路を形成する電荷移送経路形成手段として機能し、スイッチ７２１〜７２３、スイッチ７２４〜７２６のそれぞれは、放電経路を形成する放電経路形成手段として機能する。なお、スイッチ７１５〜７１７のそれぞれは、充電経路形成手段および電荷移送経路形成手段の双方の機能を備えている。   As described above, each of the switches 706 to 708 and the switches 715 to 717 functions as a charging path forming unit that forms a charging path, and each of the switches 712 to 714 and the switches 715 to 717 forms a charge transfer path. Each of the switches 721 to 723 and the switches 724 to 726 functions as a discharge path forming unit that forms a discharge path. Each of the switches 715 to 717 has both functions of a charging path forming unit and a charge transfer path forming unit.

（可変フィルタの動作）
つぎに、実施の形態２にかかる可変フィルタの動作について図７〜９を参照して説明する。ここで、図８は、図７に示す可変フィルタの動作を説明するためのタイミングチャートであり、各スイッチのオンオフ状態とサンプル時間の関係について示している。また、図９は、サンプル時間毎にキャパシタ７０３〜７０５に充電される電荷をＱｋ（ｋ：サンプル時間）と表した場合のキャパシタ７０３〜７０５、キャパシタ７０９〜７１１およびキャパシタ７１８に充電される電荷を時系列的に示す図である。なお、図８における１サンプル時間とは、入力信号に対するクロック周波数をｆｓとするときの時間１／ｆｓを表しており、同図ではサンプル時間１〜２４までを示している。また、図８では、キャパシタ７０３〜７０５、キャパシタ７０９〜７１１およびキャパシタ７１８の各容量値をＣ７０３〜Ｃ７０５、Ｃ７０９〜Ｃ７１１、Ｃ７１８と表すとともに、これらの各容量値間には、Ｃｒ＝Ｃ７０３＝…Ｃ７０５＝Ｃ７０９＝…＝Ｃ７１１、Ｃｏｕｔ＝Ｃ７１８の関係があるものとして示している。 (Operation of variable filter)
Next, the operation of the variable filter according to the second exemplary embodiment will be described with reference to FIGS. Here, FIG. 8 is a timing chart for explaining the operation of the variable filter shown in FIG. 7, and shows the relationship between the on / off state of each switch and the sample time. FIG. 9 shows the charges charged in the capacitors 703 to 705, capacitors 709 to 711, and the capacitor 718 when the charges charged in the capacitors 703 to 705 are expressed as Qk (k: sample time) every sampling time. It is a figure shown in time series. Note that one sample time in FIG. 8 represents time 1 / fs when the clock frequency with respect to the input signal is fs, and in the figure, sample times 1 to 24 are shown. 8, the capacitance values of the capacitors 703 to 705, the capacitors 709 to 711, and the capacitor 718 are represented as C703 to C705, C709 to C711, and C718, and Cr = C703 =... Between these capacitance values. C705 = C709 =... = C711, Cout = C718.

（サンプル時間１での動作）
サンプル時間１では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０６のみがオン状態であり、他のスイッチ７０７，７０８はオフ状態である。入力端子７０１より入力された電圧信号は、電圧電流変換部７０２において電圧電流変換され、充放電部７１のキャパシタ７０３に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 1)
In the sample time 1, only the switch 706 is in the on state among the switches 706 to 708 connected to the voltage / current converter 702, and the other switches 707 and 708 are in the off state. The voltage signal input from the input terminal 701 is converted into a voltage / current by the voltage / current converter 702, and the output current of the voltage / current converter 702 is input to the capacitor 703 of the charging / discharging unit 71 to charge a predetermined charge.

（サンプル時間２での動作）
サンプル時間２では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０７のみがオン状態であり、他のスイッチ７０６，７０８はオフ状態である。入力端子７０１より入力された電圧信号は、電圧電流変換部７０２において電圧電流変換され、充放電部７１のキャパシタ７０４に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 2)
In the sample time 2, only the switch 707 is on in the switches 706 to 708 connected to the voltage / current converter 702, and the other switches 706 and 708 are off. The voltage signal input from the input terminal 701 is converted into voltage / current by the voltage / current converter 702, and the output current of the voltage / current converter 702 is input to the capacitor 704 of the charging / discharging unit 71 to charge a predetermined charge.

（サンプル時間３での動作）
サンプル時間３では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０８のみがオン状態であり、他のスイッチ７０６，７０７はオフ状態である。入力端子７０１より入力された電圧信号は、電圧電流変換部７０２において電圧電流変換され、充放電部７１のキャパシタ７０５に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間３に、充放電部７１と充放電部７２を接続するためのスイッチ７１２〜７１４、スイッチ７１５〜７１７のうちスイッチ７１２とスイッチ７１３とスイッチ７１５がオン状態となることによってキャパシタ７０３，７０４は、キャパシタ７０９と接続され、キャパシタ７０３，７０４に充電された電荷はキャパシタ７０９と電荷共有される。このとき、キャパシタ７０３〜７０５とキャパシタ７０９〜７１１の容量をＣｒ［Ｆ］とし、共有直前にキャパシタ７０３，７０４に充電されていた電荷をそれぞれＱ１，Ｑ２とすると、
キャパシタ７０９に充電される電荷は、
（Ｑ１＋Ｑ２）／３ …（６）
と表すことができる（図９参照）。 (Operation at sample time 3)
At the sample time 3, only the switch 708 is in the on state among the switches 706 to 708 connected to the voltage / current conversion unit 702, and the other switches 706 and 707 are in the off state. The voltage signal input from the input terminal 701 is converted into a voltage / current by the voltage / current converter 702, and the output current of the voltage / current converter 702 is input to the capacitor 705 of the charge / discharge unit 71, and a predetermined charge is charged. Further, at the same sample time 3, the switch 712, the switch 713, and the switch 715 among the switches 712 to 714 and the switches 715 to 717 for connecting the charge / discharge unit 71 and the charge / discharge unit 72 are turned on, so that the capacitor 703 , 704 are connected to the capacitor 709, and the charges charged in the capacitors 703, 704 are shared with the capacitor 709. At this time, assuming that the capacitors 703 to 705 and capacitors 709 to 711 have a capacitance of Cr [F] and the charges charged in the capacitors 703 and 704 immediately before sharing are Q1 and Q2, respectively.
The charge charged in the capacitor 709 is
(Q1 + Q2) / 3 (6)
(See FIG. 9).

（サンプル時間４での動作）
サンプル時間４では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０６のみがオン状態であり、他のスイッチ７０７，７０８はオフ状態である。入力端子７０１より入力された電圧信号は電圧電流変換部７０２において電圧電流変換され、予めスイッチ７２１がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ７０３に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 4)
In the sample time 4, only the switch 706 is in the on state among the switches 706 to 708 connected to the voltage / current conversion unit 702, and the other switches 707 and 708 are in the off state. The voltage signal input from the input terminal 701 is converted into a voltage / current by the voltage / current converter 702, and when the switch 721 is turned on in advance, the charge of the previous charge is discharged to the capacitor 703 prepared for the next charge. The output current of the voltage / current converter 702 is input, and a predetermined charge is charged.

（サンプル時間５での動作）
サンプル時間５では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０７のみがオン状態であり、他のスイッチ７０６，７０８はオフ状態である。入力端子７０１より入力された電圧信号は電圧電流変換部７０２において電圧電流変換され、予めスイッチ７２２がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ７０４に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間５に、充放電部７１と充放電部７２を接続するためのスイッチ７１２〜７１４、スイッチ７１５〜７１７のうちスイッチ７１４とスイッチ７１２とスイッチ７１６がオン状態となることによってキャパシタ７０５，７０３は、キャパシタ７１０と接続され、キャパシタ７０５，７０３に充電された電荷はキャパシタ７１０と電荷共有される。このとき、共有直前にキャパシタ７０５，７０３に充電されていた電荷をそれぞれＱ３，Ｑ４とすると、
キャパシタ７１０に充電される電荷は、
（Ｑ３＋Ｑ４）／３ …（７）
と表すことができる（図９参照）。 (Operation at sample time 5)
At the sample time 5, only the switch 707 is on among the switches 706 to 708 connected to the voltage / current converter 702, and the other switches 706 and 708 are off. The voltage signal input from the input terminal 701 is converted into a voltage / current converter in the voltage / current converter 702. When the switch 722 is turned on in advance, the charge of the previous charge is discharged to the capacitor 704 prepared for the next charge. The output current of the voltage / current converter 702 is input, and a predetermined charge is charged. In addition, at the same sample time 5, the switch 714, the switch 712, and the switch 716 among the switches 712 to 714 and the switches 715 to 717 for connecting the charge / discharge unit 71 and the charge / discharge unit 72 are turned on, so that the capacitor 705 , 703 are connected to the capacitor 710, and the charges charged in the capacitors 705, 703 are shared with the capacitor 710. At this time, if the charges charged in the capacitors 705 and 703 immediately before sharing are Q3 and Q4, respectively,
The charge charged in the capacitor 710 is
(Q3 + Q4) / 3 (7)
(See FIG. 9).

（サンプル時間６での動作）
サンプル時間６では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０８のみがオン状態であり、他のスイッチ７０６，７０７はオフ状態である。入力端子７０１より入力された電圧信号は電圧電流変換部７０２において電圧電流変換され、予めスイッチ７２３がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ７０５に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。 (Operation at sample time 6)
In the sample time 6, only the switch 708 is in the on state among the switches 706 to 708 connected to the voltage / current conversion unit 702, and the other switches 706 and 707 are in the off state. The voltage signal input from the input terminal 701 is converted into a voltage / current converter in the voltage / current converter 702. When the switch 723 is turned on in advance, the charge of the previous charge is discharged to the capacitor 705 prepared for the next charge. The output current of the voltage / current converter 702 is input, and a predetermined charge is charged.

（サンプル時間７での動作）
サンプル時間７では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０６のみがオン状態であり、他のスイッチ７０７，７０８はオフ状態である。入力端子７０１より入力された電圧信号は電圧電流変換部７０２において電圧電流変換され、予めスイッチ７２１がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ７０３に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間７に、充放電部７１と充放電部７２を接続するためのスイッチ７１２〜７１４、スイッチ７１５〜７１７のうちスイッチ７１３とスイッチ７１４とスイッチ７１７がオン状態となることによってキャパシタ７０４，７０５は、キャパシタ７１１と接続され、キャパシタ７０４，７０５に充電された電荷はキャパシタ７１１と電荷共有される。このとき、共有直前にキャパシタ７０４，７０５に充電されていた電荷をそれぞれＱ５，Ｑ６とすると、
キャパシタ７１１に充電される電荷は、
（Ｑ５＋Ｑ６）／３ …（８）
と表すことができる（図９参照）。 (Operation at sample time 7)
At the sample time 7, only the switch 706 is in the on state among the switches 706 to 708 connected to the voltage / current converter 702, and the other switches 707 and 708 are in the off state. The voltage signal input from the input terminal 701 is converted into a voltage / current by the voltage / current converter 702, and when the switch 721 is turned on in advance, the charge of the previous charge is discharged to the capacitor 703 prepared for the next charge. The output current of the voltage / current converter 702 is input, and a predetermined charge is charged. Further, at the same sample time 7, the switch 713, the switch 714, and the switch 717 among the switches 712 to 714 and the switches 715 to 717 for connecting the charge / discharge unit 71 and the charge / discharge unit 72 are turned on, so that the capacitor 704 is turned on. , 705 are connected to the capacitor 711, and the charges charged in the capacitors 704, 705 are shared with the capacitor 711. At this time, if the charges charged in the capacitors 704 and 705 immediately before sharing are Q5 and Q6, respectively,
The charge charged in the capacitor 711 is
(Q5 + Q6) / 3 (8)
(See FIG. 9).

（サンプル時間８での動作）
サンプル時間８では、電圧電流変換部７０２と接続しているスイッチ７０６〜７０８のうちスイッチ７０７のみがオン状態であり、他のスイッチ７０６，７０８はオフ状態である。入力端子７０１より入力された電圧信号は、電圧電流変換部７０２において電圧電流変換され、予めスイッチ７２２がオン状態となることによって先の充電の電荷を放電して次の充電に備えていたキャパシタ７０７に電圧電流変換部７０２の出力電流が入力され、所定の電荷が充電される。また、同サンプル時間８に、スイッチ７１５〜７１７およびスイッチ７１９がオン状態となることによって電荷が充電されたキャパシタ７０９〜７１１は、キャパシタ７１８と接続され、キャパシタ７０９〜７１１の充電された電荷は、キャパシタ７１８と電荷共有される。このとき、キャパシタ２２１の容量をＣｏｕｔ［Ｆ］とした場合、
キャパシタ２２１に充電される電荷は、
（Ｑ１＋Ｑ２＋Ｑ３＋Ｑ４＋Ｑ５＋Ｑ６）／（３Ａ） …（９）
と表すことができる（図９参照）。
ただし、上式におけるＡは、
Ａ＝Ｃｏｕｔ／（３Ｃｒ＋Ｃｏｕｔ） …（５）
として固定値で表すことができる（図９参照）。 (Operation at sample time 8)
At the sample time 8, only the switch 707 is on among the switches 706 to 708 connected to the voltage / current converter 702, and the other switches 706 and 708 are off. The voltage signal input from the input terminal 701 is converted into a voltage / current by the voltage / current converter 702, and the capacitor 707 prepared for the next charge by discharging the charge of the previous charge when the switch 722 is turned on in advance. Is supplied with the output current of the voltage-current converter 702 and is charged with a predetermined charge. At the same sample time 8, the capacitors 709 to 711 charged with the switches 715 to 717 and the switch 719 being turned on are connected to the capacitor 718, and the charged charges of the capacitors 709 to 711 are Charge sharing is performed with the capacitor 718. At this time, when the capacitance of the capacitor 221 is Cout [F],
The charge charged in the capacitor 221 is
(Q1 + Q2 + Q3 + Q4 + Q5 + Q6) / (3A) (9)
(See FIG. 9).
However, A in the above equation is
A = Cout / (3Cr + Cout) (5)
As a fixed value (see FIG. 9).

前述した事項より、サンプル時間１〜６において、電圧電流変換部２０２の出力電流の平均化処理が行われ、その平均値がキャパシタ７１８に電荷として充電されるとともに、当該充電動作によって生じる電位差が出力信号として、サンプル時間８に出力端子７２０より出力される。   From the above-mentioned matters, the averaging process of the output current of the voltage-current converter 202 is performed at the sample times 1 to 6, and the average value is charged as the capacitor 718, and the potential difference generated by the charging operation is output. The signal is output from the output terminal 720 at the sample time 8.

キャパシタ７１８との間で電荷共有がなされた後は、スイッチ７２４〜７２６がオン状態となることによってキャパシタ７０９〜７１１に充電されていた電荷が放電され、次の充電のための準備が整えられる。   After the charge sharing with the capacitor 718 is performed, the switches 724 to 726 are turned on, whereby the charges charged in the capacitors 709 to 711 are discharged, and preparation for the next charging is made.

このように、実施の形態２では、初段の充放電部７１のキャパシタ７０３〜７０５の３つのキャパシタのうちのいずれか２つのキャパシタが後段の充放電部７２のキャパシタ７０９〜７１１のいずれか１つのキャパシタと電荷共有される際、初段の充放電部７１のキャパシタ７０３〜７０５のうちのいずれか２つのキャパシタを巡回式に組み合わせる制御が行われる。   As described above, in the second embodiment, any two of the three capacitors 703 to 705 of the first-stage charging / discharging unit 71 is one of the capacitors 709 to 711 of the subsequent-stage charging / discharging unit 72. When the charge is shared with the capacitor, control is performed to cyclically combine any two of the capacitors 703 to 705 of the charge / discharge unit 71 in the first stage.

すなわち、この実施の形態の可変フィルタでは、初段の充放電部７１において、仮想的な２つのキャパシタバンクが構成されることになる。例えば、サンプル時間１〜４では、キャパシタ７０３，７０４からなる第１のキャパシタバンクと、キャパシタ７０５，７０３からなる第２のキャパシタバンクとが構成され、サンプル時間５〜８では、キャパシタ７０４，７０５からなる第１のキャパシタバンクと、キャパシタ７０３，７０４からなる第２のキャパシタバンクとが構成されることになる。このように、この実施の形態の可変フィルタでは、初段の充放電部７１におけるキャパシタを巡回式にシフトさせて組み合わせる制御を行うようにしているので、実施の形態１のキャパシタバンクに１のキャパシタを付加するだけで、初段の充放電部７１における２つのキャパシタバンクのうちの１つを削減（すなわちキャパシタバンクを１つに）することが可能となる。   That is, in the variable filter of this embodiment, two virtual capacitor banks are configured in the first stage charge / discharge unit 71. For example, a first capacitor bank composed of capacitors 703 and 704 and a second capacitor bank composed of capacitors 705 and 703 are formed at sample times 1 to 4, and from sample capacitors 704 and 705 at sample times 5 to 8. Thus, a first capacitor bank and a second capacitor bank composed of capacitors 703 and 704 are formed. As described above, in the variable filter according to this embodiment, the capacitors in the first stage charging / discharging unit 71 are cyclically shifted and combined, so that one capacitor is added to the capacitor bank of the first embodiment. Only by adding, it is possible to reduce one of the two capacitor banks in the charge / discharge section 71 in the first stage (that is, to reduce the capacitor bank to one).

なお、図７に示す可変フィルタでは、キャパシタ総数を７（＝３＋３＋１）として構成することができるので、従来フィルタ（キャパシタ総数：１３）よりもキャパシタ総数を５つ削減することが可能となるとともに、実施の形態１の可変フィルタキャパシタ総数：８）よりもキャパシタ総数を１つ削減することが可能となる。   In the variable filter shown in FIG. 7, the total number of capacitors can be set to 7 (= 3 + 3 + 1). Therefore, the total number of capacitors can be reduced by five compared to the conventional filter (total number of capacitors: 13). The total number of capacitors can be reduced by one from the total number of variable filter capacitors of the first embodiment: 8).

また、本実施の形態では、縦続２段の構成について示したが、Ｎがさらに多くの因数に分解できる場合には、３段以上の多段に構成することができる。なお、３段以上の多段に構成した場合でも、本実施の形態と同様に、全ての充放電部における所要キャパシタバンク数を１とすることができる。したがって、Ｎ＝Ｎ1・Ｎ2・・・・Ｎn（Ｎk：ｋ＝１、２、…、ｎ）として因数分解した場合には、可変フィルタを構成するキャパシタの総数は、［（Ｎ1＋１）＋（Ｎ2＋・・・Ｎn）＋１］となる。 In the present embodiment, a cascaded two-stage configuration has been described. However, if N can be decomposed into a larger number of factors, it can be configured in three or more stages. Even in the case of three or more stages, the required number of capacitor banks in all charge / discharge units can be set to 1 as in the present embodiment. Therefore, when factoring as N = N 1 · N 2 ... N n (N k : k = 1, 2,..., N), the total number of capacitors constituting the variable filter is [(N 1 +1) + (N 2 +... N n ) +1].

図１０は、サンプル平均数および間引き率（デシメーション比）Ｎに対する実施の形態２の構成におけるキャパシタ数および従来構成と比較した場合のキャパシタ数の比を示す図表である。   FIG. 10 is a chart showing the ratio of the number of capacitors in the configuration of the second embodiment and the number of capacitors compared to the conventional configuration with respect to the average number of samples and the thinning rate (decimation ratio) N.

ここで、サンプル平均数Ｎ＝１２における本実施の形態と従来構成とを図１０を参照して比較する。   Here, the present embodiment and the conventional configuration when the average number of samples N = 12 will be compared with reference to FIG.

例えば、本実施の形態にかかる可変フィルタをＮ1＝３、Ｎ2＝４として縦続２段に構成した場合には、キャパシタ総数が９（＝３＋１＋４＋１）であるのに対し、従来構成によるキャパシタ総数は２５（＝２×１２＋１）であり、従来構成と比較した場合のキャパシタ数の比は０．３６（＝９／２５）となって、キャパシタ総数の大幅な削減が可能となるとともに、フィルタ占有面積の縮小化が可能となる。 For example, when the variable filter according to the present embodiment is configured in two cascaded stages with N 1 = 3 and N 2 = 4, the total number of capacitors is 9 (= 3 + 1 + 4 + 1), whereas the total number of capacitors according to the conventional configuration Is 25 (= 2 × 12 + 1), and the ratio of the number of capacitors compared to the conventional configuration is 0.36 (= 9/25), which enables a significant reduction in the total number of capacitors and the filter occupation. The area can be reduced.

また、本実施の形態にかかる可変フィルタをＮ1＝２、Ｎ2＝２、Ｎ3＝３として縦続３段に構成した場合にも、キャパシタ総数は９（＝２＋１＋２＋３＋１）となり、縦続２段に構成した場合と同様な効果が得られる。 Also, when the variable filter according to the present embodiment is configured in cascaded three stages with N 1 = 2, N 2 = 2 and N 3 = 3, the total number of capacitors is 9 (= 2 + 1 + 2 + 3 + 1), and the cascaded two stages The same effect as the case where it comprises is acquired.

なお、図１０に示した比較例では、縦続２段構成と縦続３段構成との差異は現れていないが、サンプル平均数（間引き率）の増大に応ずる削減効果は縦続３段構成の方が大きくなる。   In the comparative example shown in FIG. 10, the difference between the cascaded two-stage configuration and the cascaded three-stage configuration does not appear, but the reduction effect corresponding to the increase in the average number of samples (thinning rate) is better in the cascaded three-stage configuration. growing.

以上説明したように、本実施の形態にかかる可変フィルタによれば、サンプル平均数Ｎ、間引き率Ｎのフィルタにおいて、Ｎを因数に分解し、分解した因数に応じて構成した充放電部を縦続接続するとともに、実施の形態１にかかる初段の充放電部の１のキャパシタバンクにおけるキャパシタを１つ増加させ、この増加したキャパシタを含む各キャパシタを巡回式に組み合わせる制御を行うようにしているので、初段の充放電部における２つのキャパシタバンクを１つに削減することができ、可変フィルタを構成するキャパシタ数のさらなる削減が可能となる。   As described above, according to the variable filter according to the present embodiment, in the filter having the average number of samples N and the thinning rate N, N is decomposed into factors, and the charge / discharge units configured according to the decomposed factors are cascaded. As well as being connected, the number of capacitors in one capacitor bank of the first stage charge / discharge unit according to the first embodiment is increased by one, and each capacitor including the increased capacitors is controlled to be cyclically combined. The two capacitor banks in the first stage charge / discharge section can be reduced to one, and the number of capacitors constituting the variable filter can be further reduced.

なお、上記実施の形態１，２では、可変フィルタを構成する充放電部のすべてのキャパシタに対し、順次電荷が充電されることを前提として説明したが、受信する信号に応じて電荷が充電されるキャパシタと充電が全くされないキャパシタを制御することによってサンプル平均値および間引き率を制御することができ、サンプル平均値および間引き率Ｎの可変化が可能となる。   In Embodiments 1 and 2 described above, it is assumed that all the capacitors of the charge / discharge unit constituting the variable filter are charged sequentially, but the charge is charged according to the received signal. By controlling the capacitor that is not charged and the capacitor that is not charged at all, the sample average value and the thinning rate can be controlled, and the sample average value and the thinning rate N can be varied.

例えば、図２の回路において、ある無線システムＡの信号を受信する場合はＮ＝６に設定するものとすれば、図３に示したスイッチ制御が実行されることになる。一方、ある無線システムＢの信号を受信する場合はＮ＝４に設定するものとすれば、図３に示したタイミングチャートにおいて、スイッチ２２０がオン状態とならず、常時オフ状態となるようなスイッチ制御が実行されることになる。なお、このとき、常時オフ状態となるように制御されるスイッチは、スイッチ２２０である必要はなく、スイッチ２１８あるいはスイッチ２１９であってもよい。また、常時オフ状態となるように制御されるスイッチは、後段の充放電部２２のスイッチである必要はなく、初段（前段）の充放電部２１のスイッチであってもよい。   For example, in the circuit of FIG. 2, when a signal of a certain wireless system A is received, if N = 6 is set, the switch control shown in FIG. 3 is executed. On the other hand, if N = 4 is set when receiving a signal of a certain wireless system B, in the timing chart shown in FIG. 3, the switch 220 is not turned on but always turned off. Control will be executed. At this time, the switch controlled so as to be always in the OFF state does not need to be the switch 220 but may be the switch 218 or the switch 219. Further, the switch controlled so as to be always in the OFF state is not necessarily the switch of the charging / discharging unit 22 at the subsequent stage, but may be the switch of the charging / discharging unit 21 at the first stage (previous stage).

以上のように、本発明にかかる可変フィルタは、キャパシタ数の増加率を低減することができる発明として有用である。   As described above, the variable filter according to the present invention is useful as an invention capable of reducing the increase rate of the number of capacitors.

実施の形態１にかかる可変フィルタを搭載可能なソフトウェア受信機の一般的な構成を示す図である。1 is a diagram illustrating a general configuration of a software receiver in which a variable filter according to a first embodiment can be mounted. 実施の形態１にかかる可変フィルタの構成を示す図である。FIG. 2 is a diagram illustrating a configuration of a variable filter according to the first exemplary embodiment. 図２に示す可変フィルタの動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the variable filter shown in FIG. 2. 図２に示す可変フィルタの各キャパシタに充電される電荷をサンプル時間毎に時系列的に示す図である。It is a figure which shows the electric charge charged to each capacitor of the variable filter shown in FIG. 2 in time series for every sample time. 可変フィルタ出力の周波数応答特性を示す図である。It is a figure which shows the frequency response characteristic of a variable filter output. サンプル平均数および間引き率（デシメーション比）Ｎに対する実施の形態１の構成におけるキャパシタ数および従来構成と比較した場合のキャパシタ数の比を示す図表である。6 is a chart showing the ratio of the number of capacitors in the configuration of the first embodiment and the number of capacitors when compared with the conventional configuration with respect to the average number of samples and the thinning rate (decimation ratio) N. 実施の形態２にかかる可変フィルタの構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a variable filter according to a second exemplary embodiment. 図７に示す可変フィルタの動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of the variable filter shown in FIG. 図７に示す可変フィルタの各キャパシタに充電される電荷をサンプル時間毎に時系列的に示す図である。It is a figure which shows the electric charge charged to each capacitor of the variable filter shown in FIG. 7 in time series for every sample time. サンプル平均数および間引き率（デシメーション比）Ｎに対する実施の形態２の構成におけるキャパシタ数および従来構成と比較した場合のキャパシタ数の比を示す図表である。10 is a table showing the ratio of the number of capacitors in the configuration of the second embodiment and the number of capacitors when compared with the conventional configuration with respect to the average number of samples and the thinning rate (decimation ratio) N. 特許文献１に示された従来フィルタの構成を示す図である。It is a figure which shows the structure of the conventional filter shown by patent document 1. FIG.

符号の説明Explanation of symbols

２１，２２，７１，７２ 充放電部
２４，２５ キャパシタバンク
１０１ アンテナ部
１０２ 電力増幅部
１０３ 周波数変換部
１０４ ブロッキングフィルタ
１０５ ＡＤ変換部
１０６ 復調部
２０１，７０１ 入力端子
２０２，７０２ 電圧電流変換部
２０３〜２０６，２１１〜２１３，２２１，７０３〜７０５，７０９〜７１１，７１８ キャパシタ
２０７〜２１０，２１４〜２２０，２２２，２２４〜２３０，７０６〜７０８，７１２〜７１７，７１９，７２１〜７２６ スイッチ
２２３，７２０ 出力端子 21, 22, 71, 72 Charging / discharging unit 24, 25 Capacitor bank 101 Antenna unit 102 Power amplification unit 103 Frequency conversion unit 104 Blocking filter 105 AD conversion unit 106 Demodulation unit 201, 701 Input terminal 202, 702 Voltage current conversion unit 203- 206, 211-213, 221, 703-705, 709-711, 718 Capacitors 207-210, 214-220, 222, 224-230, 706-708, 712-717, 719, 721-726 Switch 223, 720 Output Terminal

Claims (9)

入力信号を電圧電流変換する電圧電流変換部と、
前記電圧電流変換部の出力電流に基づく電荷が充電される複数のキャパシタ、該複数のキャパシタを充電するための充電経路を形成する充電経路形成手段、該複数のキャパシタに蓄積された電荷を所定のキャパシタに移送するための移送経路を形成する電荷移送経路形成手段、および該複数のキャパシタに蓄積された電荷を放電するための放電経路を形成する放電経路形成手段をそれぞれ具備する充放電回路部と、
前記充放電回路部からの放電電荷を電荷共有するための電荷共有キャパシタと、
を備え、
前記充放電回路部は、縦続接続されたｎ個（ｎは２以上の整数）の充放電部を構成して成るとともに、
前記縦続接続されたｎ個の充放電部のうち、前記電圧電流変換部に接続される初段の充放電部は、並列に接続される複数のキャパシタをそれぞれ有して成るＭ個（Ｍは２以上の整数）のキャパシタバンクを構成して成り、
前記電荷共有キャパシタに蓄積された電荷を所定の出力クロック周波数で出力することを特徴とする可変フィルタ。 A voltage-current converter for converting the input signal into a voltage-current, and
A plurality of capacitors charged with charges based on an output current of the voltage-current converter, a charging path forming means for forming a charging path for charging the plurality of capacitors, and a charge accumulated in the plurality of capacitors A charge transfer / discharge circuit unit comprising charge transfer path forming means for forming a transfer path for transferring to the capacitor, and a discharge path forming means for forming a discharge path for discharging the charges accumulated in the plurality of capacitors; ,
A charge sharing capacitor for sharing the charge discharged from the charge / discharge circuit unit;
With
The charging / discharging circuit unit is configured by constituting n charging / discharging units (n is an integer of 2 or more) connected in cascade,
Of the n number of cascade-connected charging / discharging units, the first stage charging / discharging unit connected to the voltage-current conversion unit includes M capacitors (M is 2) each having a plurality of capacitors connected in parallel. (Consisting of an integer above)
A variable filter that outputs charges accumulated in the charge sharing capacitor at a predetermined output clock frequency. 前記充電経路形成手段は、前記電圧電流変換部または前段の充放電部から移送された電荷を充電するキャパシタを選択するためのスイッチ手段をキャパシタごとに備えるとともに、
前記電荷移送経路形成手段は、
前記Ｍ個のキャパシタバンクに具備される各キャパシタ数をＫ個とするとき、
前記各キャパシタバンクのキャパシタに充電された電荷を同時刻に後段の充放電部または電荷共有キャパシタに移送するＮk（Ｎk（ｋ＝１，２，…，ｎ）は、２≦Ｎk≦Ｋを満たす整数）個のキャパシタを選択するためのスイッチ手段を各キャパシタごとに備える
ことを特徴とする請求項１に記載の可変フィルタ。 The charging path forming means includes a switch means for selecting a capacitor for charging the charge transferred from the voltage-current conversion unit or the previous charging / discharging unit, and for each capacitor.
The charge transfer path forming means includes
When the number of capacitors included in the M capacitor banks is K,
N k (N k (k = 1, 2,..., N)) that transfers the charge charged in the capacitors of each capacitor bank to the subsequent charge / discharge unit or charge sharing capacitor at the same time is 2 ≦ N k ≦ 2. The variable filter according to claim 1, further comprising a switch unit for selecting each of the capacitors, which is an integer satisfying K). 前記初段の充放電部におけるサンプリングクロック周波数ｆｓに対し、縦続接続最終段の充放電部である第ｎ段目の充放電部の出力端子から、該初段の充放電部に入力される入力信号のＮ（＝Ｎ1・Ｎ2・…Ｎn）個ごとの平均値がｆｓ／Ｎの出力クロック周波数で出力されることを特徴とする請求項２に記載の可変フィルタ。 With respect to the sampling clock frequency fs in the first stage charging / discharging unit, an input signal input to the first stage charging / discharging unit from the output terminal of the nth stage charging / discharging unit which is the charging / discharging unit in the last cascade connection stage 3. The variable filter according to claim 2, wherein an average value for every N (= N 1 · N 2 ... N n ) is output at an output clock frequency of fs / N. 前記Ｍ個のキャパシタバンクは、各並列に接続されるとともに、その各入力端が前記電圧電流変換部に接続されるように構成されることを特徴とする請求項１〜３のいずれか１項に記載の可変フィルタ。   The M capacitor banks are configured to be connected in parallel to each other, and each input terminal thereof is connected to the voltage-current converter. Variable filter as described in. 前記初段の充放電部は、２×Ｎ1個のキャパシタバンクを備えて構成され、
前記Ｎ1個のキャパシタバンクに電荷が充電される時間内に、残りのＮ1個のキャパシタバンクに充電された電荷が次段の充放電部に電荷移送されることを特徴とする請求項３または４に記載の可変フィルタ。 The first stage charging / discharging unit includes 2 × N 1 capacitor banks,
Within the time charge to the N 1 single capacitor bank is charged, claims, characterized in that the charge charged in the remaining N 1 pieces of capacitor banks are charge transfer to the next stage of the charge and discharge section 3 Or the variable filter of 4. 前記Ｍ個のキャパシタバンクのそれぞれは、前記初段の充放電部に具備される複数のキャパシタのうちの所定数のキャパシタを巡回式にシフトさせて組み合わせたキャパシタ群で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の可変フィルタ。   Each of the M capacitor banks includes a capacitor group in which a predetermined number of capacitors among the plurality of capacitors provided in the first stage charge / discharge unit are cyclically shifted and combined. The variable filter according to any one of claims 1 to 3. 前記初段の充放電部は、（Ｎ1＋１）個のキャパシタバンクを備えて構成され、
前記１個のキャパシタバンクに電荷が充電される時間内に、残りのＮ1個のキャパシタバンクに充電された電荷が次段の充放電部に電荷移送されることを特徴とする請求項３または６に記載の可変フィルタ。 The first-stage charge / discharge unit includes (N 1 +1) capacitor banks,
4. The charge charged in the remaining N 1 capacitor banks is transferred to the charge / discharge unit in the next stage within a time when the charge is charged in the one capacitor bank. 6. The variable filter according to 6. 前記次段の充放電部に電荷移送するＮ1個のキャパシタバンクの組合せが、時間的に変化することを特徴とする請求項７に記載の可変フィルタ。 The variable filter according to claim 7, wherein a combination of N 1 capacitor banks for transferring charges to the charge / discharge unit of the next stage changes with time. 前記電荷移送経路形成手段によって形成される電荷移送形路のうち、所定の電荷移送形路が常時形成されないように、該所定の電荷移送形路の形成に関与する電荷移送経路形成手段を制御することにより、前記所定の出力クロック周波数を可変制御することを特徴とする請求項１〜８のいずれか１項に記載の可変フィルタ。   Of the charge transfer paths formed by the charge transfer path forming means, the charge transfer path forming means involved in the formation of the predetermined charge transfer path is controlled so that the predetermined charge transfer path is not always formed. The variable filter according to claim 1, wherein the predetermined output clock frequency is variably controlled.
JP2007053274A 2007-03-02 2007-03-02 Variable filter Pending JP2008219413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007053274A JP2008219413A (en) 2007-03-02 2007-03-02 Variable filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007053274A JP2008219413A (en) 2007-03-02 2007-03-02 Variable filter

Publications (1)

Publication Number Publication Date
JP2008219413A true JP2008219413A (en) 2008-09-18

Family

ID=39838933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007053274A Pending JP2008219413A (en) 2007-03-02 2007-03-02 Variable filter

Country Status (1)

Country Link
JP (1) JP2008219413A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325287B2 (en) 2010-06-15 2012-12-04 Samsung Display Co., Ltd. Liquid crystal display
WO2016017702A1 (en) * 2014-07-31 2016-02-04 株式会社 東芝 Integration circuit and ad converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325287B2 (en) 2010-06-15 2012-12-04 Samsung Display Co., Ltd. Liquid crystal display
WO2016017702A1 (en) * 2014-07-31 2016-02-04 株式会社 東芝 Integration circuit and ad converter

Similar Documents

Publication Publication Date Title
JP5607904B2 (en) Direct sampling circuit and receiver
JP5078988B2 (en) Discrete time direct sampling circuit and receiver
CN101395798B (en) Discrete time direct sampling circuit and receiver
WO2007072712A4 (en) Sampling filter device
JP5355589B2 (en) Sampling circuit and receiver using the same
JP5755850B2 (en) Discrete time analog circuit and receiver using the same
JP6118735B2 (en) Sampling mixer circuit and receiver
US8433276B2 (en) Sampling circuit and receiver
JP5587210B2 (en) Sampling circuit and receiver using the same
JP5258559B2 (en) Discrete filter, sampling mixer and radio apparatus
WO2008050630A1 (en) Sampling filter device and radio communication device
JP2008219413A (en) Variable filter
JP5038069B2 (en) Filter circuit and communication semiconductor device using the same
JP5270110B2 (en) Mixer with frequency selection function
US7760829B2 (en) Dense-tap transversal filter with elementary coefficients
JP5515743B2 (en) Voltage-current converter, differentiation circuit, integration circuit, filter circuit, and voltage-current conversion method using the same
JP5393607B2 (en) Direct sampling circuit
JP5279141B2 (en) Sampling filter device