JP5266830B2 - Self-excited class D amplifier - Google Patents

Self-excited class D amplifier Download PDF

Info

Publication number
JP5266830B2
JP5266830B2 JP2008081390A JP2008081390A JP5266830B2 JP 5266830 B2 JP5266830 B2 JP 5266830B2 JP 2008081390 A JP2008081390 A JP 2008081390A JP 2008081390 A JP2008081390 A JP 2008081390A JP 5266830 B2 JP5266830 B2 JP 5266830B2
Authority
JP
Japan
Prior art keywords
signal
self
pulse width
amplifier
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008081390A
Other languages
Japanese (ja)
Other versions
JP2009239504A (en
Inventor
和宏 屋名池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2008081390A priority Critical patent/JP5266830B2/en
Publication of JP2009239504A publication Critical patent/JP2009239504A/en
Application granted granted Critical
Publication of JP5266830B2 publication Critical patent/JP5266830B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a clip detecting circuit capable of detecting the occurrence of a clip in a self-exciting class D amplifier with a simple circuit configuration. <P>SOLUTION: A clip detecting part includes: a positive pulse width measuring part 20 including a capacitor 24 to be charged when a PWM signal output from the switch circuit of the amplifier is on a high side; a positive clip detection signal generating part (a comparator) 21 for comparing the output voltage Vp of the positive pulse width measuring part 20 with a threshold voltage Vtp; a negative pulse width measuring part 30 including a capacitor 34 to be charged when the PWM signal is on a low side; and a negative clip detection signal generating part (a comparator) 31 for comparing the output voltage Vm of the negative pulse width measuring part 30 with a threshold voltage Vtm. The threshold voltages Vtp, Vtm are set in prescribed time within the range of 10 to 50 times as large as a period of a self-exciting oscillation frequency in a pulse width modulation signal when the level of an analog acoustic signal input to the amplifier is zero. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

この発明は、自励式D級増幅器に関し、詳しくは、自励式D級増幅器においてクリップ検出する技術に関する。 The present invention relates to a self-excited class D amplifiers, and more particularly, about the technology for detecting Oite clip to the self-excited class D amplifier.

自励式D級増幅器は、入力されたアナログ音響信号をパルス幅変調して電力増幅する装置である。従来の自励式D級増幅器として、例えば、積分回路と、比較器と、スイッチ回路と、ローパスフィルタとを有し、ローパスフィルタの出力を比較器の入力へ帰還する第1の帰還回路と、ローパスフィルタの出力を積分器の入力へ帰還する第2の帰還回路とを備えた自励式D級増幅器があった(下記特許文献1を参照)。この特許文献1に開示された自励式D級増幅器において、第1の帰還回路が主に自励発振周波数を決定し、第2の帰還回路が増幅器全体のゲインと周波数特性とを決定しており、これら第1及び第2の帰還回路の2つの帰還回路を設けることにより電源電圧の変動による影響及び歪み成分を抑制することができた。
特公昭61-021007号公報
The self-excited class D amplifier is a device that amplifies power by pulse width modulation of an input analog acoustic signal. As a conventional self-excited class D amplifier, for example, an integration circuit, a comparator, a switch circuit, and a low-pass filter, a first feedback circuit that feeds back an output of the low-pass filter to an input of the comparator, and a low-pass There has been a self-excited class D amplifier provided with a second feedback circuit that feeds back the output of the filter to the input of the integrator (see Patent Document 1 below). In the self-excited class D amplifier disclosed in Patent Document 1, the first feedback circuit mainly determines the self-excited oscillation frequency, and the second feedback circuit determines the gain and frequency characteristics of the entire amplifier. By providing the two feedback circuits of these first and second feedback circuits, the influence and distortion components due to fluctuations in the power supply voltage can be suppressed.
Japanese Examined Patent Publication No. 61-021007

音響信号の増幅器においては、電力増幅後の信号に「クリップ(歪み)」が生じるという問題がある。「クリップ」とは、入力された音響信号のレベルが大き過ぎて、増幅後の信号のレベルが増幅に用いる電源電圧よりも大きくなってしまう場合に、該電力増幅後の信号(出力信号)の波形の上下ピークが電源電圧に制限されて該波形の上下ピークがつぶれた形になる(出力信号が電源電圧近辺で“はりつく”)現象である。クリップが発生すると、例えば、スピーカから出力される音響信号の音質が劣化し、聴覚上不快な音を発する危険が生じる等の不都合があった。   In an amplifier for an acoustic signal, there is a problem that “clip (distortion)” occurs in a signal after power amplification. “Clip” refers to the signal (output signal) after power amplification when the level of the input acoustic signal is too high and the level of the amplified signal is greater than the power supply voltage used for amplification. This is a phenomenon in which the upper and lower peaks of the waveform are limited to the power supply voltage and the upper and lower peaks of the waveform are crushed (the output signal “sticks” in the vicinity of the power supply voltage). When the clip is generated, for example, the sound quality of the acoustic signal output from the speaker is deteriorated, and there is a problem that a risk of generating an unpleasant sound is generated.

D級増幅器に適用するクリップ防止技術として、例えば、パルス幅変調を行う比較器から出力されたパルス幅変調信号(PWM信号)に基づき、該パルス幅変調においてクリップの発生を検出し、クリップが検出された時に比較器の前段に設けられた積分手段の積分定数を通常時よりも低い次数の定数に切り替える技術(下記特許文献2を参照)や、入力信号として許容する最大レベルを電源電圧に基づき決定し、入力された音響信号が該決定した最大レベルより大きい場合に該入力された音響信号のレベルを減衰させる制御を行う技術(下記特許文献3を参照)などがあった。
特開2006−50589号公報 特開2006−180199号公報
As a clip prevention technique applied to class D amplifiers, for example, based on a pulse width modulation signal (PWM signal) output from a comparator that performs pulse width modulation, the occurrence of a clip is detected in the pulse width modulation, and the clip is detected. A technology for switching the integration constant of the integration means provided in the preceding stage of the comparator to a constant having a lower order than the normal time (see Patent Document 2 below), and the maximum level allowed as an input signal based on the power supply voltage There has been a technique (see Patent Document 3 below) that performs control to attenuate the level of the input acoustic signal when the determined and input acoustic signal is greater than the determined maximum level.
JP 2006-50589 A JP 2006-180199 A

上記特許文献2には、クリップの発生を判定する構成として、パルス幅変調に利用される三角波の周期と、パルス幅変調結果の信号(PWM信号)のパルス幅の比較に基づき、クリップの発生を判定する構成が開示されている。しかし、このクリップ判定のための構成は、三角波を発生するためのクロック源を有する「他励式D級増幅器」に適用することを前提としており、クロック源を持たない自励式D級増幅器に適用することができなかった。   In the above-mentioned Patent Document 2, the generation of a clip is determined based on a comparison between the period of a triangular wave used for pulse width modulation and the pulse width of a pulse width modulation result signal (PWM signal) as a configuration for determining the occurrence of a clip. A configuration for determining is disclosed. However, this clip determination configuration is premised on application to a “separately excited class D amplifier” having a clock source for generating a triangular wave, and is applied to a self-excited class D amplifier having no clock source. I couldn't.

また、上記特許文献3に記載の技術では、電源電圧の検出処理や、該検出した電源電圧に基づく最大レベルを決定する処理、更には、該決定した最大レベルと入力信号のレベルとの比較処理など、種々の演算処理が必要となる。したがって、それら演算を行うための構成、すなわち、信号処理装置(DSP)やADコンバータなどの部品を登載しなければならず、装置構成が複雑になってしまう。必ずしもDSPを登載しているとは限らないオーディオ用アンプ等の増幅器に、クリップ検出のためにDSPやADコンバータ等を登載することは、コストや回路規模等の観点から不合理である。   In the technique described in Patent Document 3, a power supply voltage detection process, a process for determining a maximum level based on the detected power supply voltage, and a process for comparing the determined maximum level with the level of an input signal For example, various arithmetic processes are required. Therefore, a configuration for performing these calculations, that is, components such as a signal processing device (DSP) and an AD converter must be installed, and the device configuration becomes complicated. It is unreasonable from the viewpoint of cost, circuit scale, etc., to install a DSP, an AD converter, or the like for clip detection in an amplifier such as an audio amplifier that does not necessarily include a DSP.

また、上記特許文献1には、自励式D級増幅器の問題点として、出力レベルの変化によりPWM信号のデューティー比が変化するとともに、自励発振周波数が変化してしまうという問題があること、また、自励式D級増幅器が上記特性を持つことから、出力レベルが上昇すると、自励発振周波数が低下してしまい、出力レベルにクリップが発生するほどレベルが上昇した状態では、出力レベルのピークにおいては、自励発振周波数がゼロ(直流)にまで低下してしまうという問題があることが、指摘されている。そして、特許文献1には、その問題の解決策として、入力段の積分器の出力レベルを制限することで、自励発振周波数の変動範囲を制限するという発想を提案している。しかし、ここには、自励発振周波数の下限の判断基準、言い換えればクリップ発生を判断するための基準が示されていなかった。また、該判断を行うための具体的な回路構成も記載されていなかった。   Further, the above-mentioned Patent Document 1 has a problem that the self-excited class D amplifier has a problem that the duty ratio of the PWM signal changes due to the change of the output level and the self-excited oscillation frequency changes. Since the self-excited class D amplifier has the above characteristics, when the output level rises, the self-excited oscillation frequency decreases, and in a state where the level rises as clipping occurs in the output level, the peak of the output level It has been pointed out that there is a problem that the self-excited oscillation frequency decreases to zero (direct current). Patent Document 1 proposes the idea of limiting the fluctuation range of the self-excited oscillation frequency by limiting the output level of the integrator in the input stage as a solution to the problem. However, here, there is no criterion for determining the lower limit of the self-excited oscillation frequency, in other words, the criterion for determining the occurrence of clipping. Further, a specific circuit configuration for making the determination is not described.

この発明は、上記の点に鑑みてなされたもので、簡易な回路構成で、自励式D級電力増幅器におけるクリップ発生を検出できるようにした自励式D級電力増幅器を提供することを目的とする。 The present invention has been made in view of the above, and aims to provide a simple circuit configuration, a self-excited D-class power amplifying apparatus that can be detected clips generated in self-excited D-class power amplifier To do.

この発明は、入力信号をパルス幅変調してパルス幅変調信号を生成し、このパルス幅変調信号をスイッチング増幅して出力信号を得る自励式D級増幅器において前記自励式D級増幅器のいずれかのステージから取り出されたパルス幅変調信号が入力され、該入力されたパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測する計測手段と、前記計測手段により計測された時間が所定の閾値を超えたときに、クリップの発生を示すクリップ検出信号を発生する発生手段であって、前記所定の閾値が、前記入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の10倍〜50倍の範囲内の所定時間に設定されている発生手段と、前記クリップ検出信号の持続時間長に応じた減衰量にて前記入力信号を減衰させる減衰手段を備えることを特徴とする自励式D級増幅器である。 The present invention generates a pulse width modulated signal to the input signal by pulse width modulation, the self-excited class D amplifier to obtain an output signal of the pulse width modulated signal to the switching amplifier, one of the self-excited class D amplifier Measuring means for inputting a pulse width modulation signal extracted from the stage and measuring the time until the input pulse width modulation signal is inverted from at least one of the high side and the low side to the other; and the measuring means Generating means for generating a clip detection signal indicating the occurrence of a clip when the time measured by the above exceeds a predetermined threshold, wherein the predetermined threshold is the pulse when the level of the input signal is zero and generating means is set to a predetermined time in the self-oscillation range 10 times to 50 times the period of the frequency of the width modulated signal, during the duration of the clip detection signal It is a self-excited class D amplification device characterized in that it comprises a damping means for attenuating the input signal by the attenuation amount corresponding to the length.

上記構成によれば、計測手段により自励式D級増幅器のいずれかのステージから取り出されたパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測し、計測した時間が、入力信号のレベルがゼロのときのパルス幅変調信号の自励発振周波数の周期の10倍〜50倍の範囲内の所定時間(所定の閾値)を超えたときに、クリップの発生を示すクリップ検出信号を発生して、クリップ検出信号の持続時間長が長いほど大きい減衰量で入力信号を減衰させることができる。 According to the above configuration, the pulse width modulated signal taken from one of the stages of the self-excited class D amplifier measures the time from at least one of high-side and low-side until inverted to the other by meter measuring means, When the measured time exceeds a predetermined time (predetermined threshold) within a range of 10 to 50 times the period of the self-excited oscillation frequency of the pulse width modulation signal when the level of the input signal is zero, A clip detection signal indicating the occurrence can be generated, and the input signal can be attenuated with a larger attenuation amount as the duration of the clip detection signal is longer.

また、この発明の自励式D級増幅器は、前記発生手段において、前記所定の閾値が、入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の10倍以上であり、且つ、50μ秒以下の所定時間に設定されるよう構成することができる。 Also, the self-excited class D amplification device of the present invention, the in generating means, the predetermined threshold, at the level of the input signal over 10 times the period of self-oscillation frequency of the pulse width modulated signal at zero And can be configured to be set to a predetermined time of 50 μsec or less.

上記構成によればパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間が、入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の10倍以上であり、且つ、50μ秒以下の範囲内の所定時間を越えたときに、出力信号にクリップが発生したか、又は出力信号がクリップに近い状態になったという判断を行う。 According to the above configuration, the time until the pulse width modulation signal is inverted from at least one of the high side and the low side to the other is the self-oscillation frequency of the pulse width modulation signal when the level of the input signal is zero. When a predetermined time within a range of 10 times or more and 50 μsec or less is exceeded, it is determined that clipping has occurred in the output signal or that the output signal has become close to the clip.

また、この発明の自励式D級増幅器において、前記計測手段は、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまで期間、所定の充電電圧で充電されるコンデンサを含み、該コンデンサの端子間電圧を出力する計測手段であり、前記発生手段は、前記計 測手段の出力電圧と、前記所定の閾値に対応する閾値電圧を比較するコンパレータを含み、該比較結果に基づき前記クリップ検出信号を発生する発生手段であってよい。 Further, Oite the self-excited class D amplifier circuit of the present invention, the measuring means, the period until the pulse width modulation signal is inverted from at least one of high-side and low-side to the other, it is charged with a predetermined charging voltage A measuring unit that includes a capacitor and outputs a voltage across the terminals of the capacitor, and the generating unit includes a comparator that compares the output voltage of the measuring unit with a threshold voltage corresponding to the predetermined threshold, It may be a generating means for generating the clip detection signal based on the result.

上記構成によれば、計測手段を、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまで期間、所定の充電電圧で充電されるコンデンサを含む充電回路により構成することができ、また、発生手段を、計測手段の出力電圧と、前記所定の閾値に対応する閾値電圧を比較するコンパレータを含む電圧比較回路により構成することができる。ハイサイド又はローサイドの一方のパルスが継続する期間は、計測手段のコンデンサが充電され、ハイサイド又はローサイドの一方のパルスが継続する期間が所定の閾値を越えると、該計測手段の出力電圧は前記閾値電圧を超え、発生手段はクリップ検出信号を発生する。   According to the above configuration, the measuring unit may be configured by a charging circuit including a capacitor that is charged with a predetermined charging voltage for a period until the pulse width modulation signal is inverted from at least one of the high side and the low side to the other. In addition, the generation means can be constituted by a voltage comparison circuit including a comparator that compares the output voltage of the measurement means with a threshold voltage corresponding to the predetermined threshold. During the period in which one of the high-side or low-side pulses continues, the capacitor of the measuring unit is charged, and when the period in which one of the high-side or low-side pulses continues exceeds a predetermined threshold, the output voltage of the measuring unit is When the threshold voltage is exceeded, the generating means generates a clip detection signal.

また、この発明の自励式D級増幅器は、前記スイッチング増幅の後段から、前記クリップ検出回路に入力される前記を取り出すよう構成することができる。 Also, the self-excited class D amplification device of the present invention, from a subsequent stage of the switching amplifier can be configured to retrieve the input to the clip detection circuit.

この発明によれば、自励式D級増幅器において、入力信号のレベルがゼロのときのパルス幅変調信号の自励発振周波数の周期の10倍〜50倍の範囲内の所定時間(所定の閾値)を判断基準として、該増幅器の出力信号におけるクリップ又はそれに近い状態を検出する。ここで、入力信号のレベルがゼロのときの自励発振周波数とは自励発振周波数の変動範囲の上限であり、また、自励発振周波数の変動範囲の下限は、前記クリップを検出するための判断基準である所定の閾値の設定によって規定される。この自励発振周波数の変動範囲は、自励式D級増幅器の入力信号のダイナミックレンジに対応する。したがって、この発明に従い、入力信号のレベルがゼロのときの自励発振周波数の周期の10倍〜50倍の範囲内の所定時間を、クリップ検出の閾値として設定することにより、自励式D級増幅器に対する入力信号の十分なダイナミックレンジを確保しつつ、過大な入力をクリップ又はそれに近い状態として検出でき、クリップ検出信号の持続時間長に応じた減衰量で入力信号を減衰して、クリップを抑制できるという優れた効果を奏する。 According to this inventions, the self-in-excited D-class amplifier, a predetermined time (a predetermined threshold value in the range 10 to 50 times of the period of self-oscillation frequency of the pulse width modulation signal when the level of the input signal of zero ) Is used as a criterion for detection, a clip in the output signal of the amplifier or a state close thereto is detected. Here, the self-excited oscillation frequency when the level of the input signal is zero is the upper limit of the fluctuation range of the self-excited oscillation frequency, and the lower limit of the fluctuation range of the self-excited oscillation frequency is for detecting the clip. It is defined by setting a predetermined threshold value that is a criterion. The fluctuation range of the self-excited oscillation frequency corresponds to the dynamic range of the input signal of the self-excited class D amplifier. Therefore, in accordance with the present invention, by the level of the input signal for a predetermined time in the self-oscillation range 10 times to 50 times the period of the frequency at the zero, it is set as the threshold value of the clip discovery, self-excited class D While securing a sufficient dynamic range of the input signal to the amplifier, it is possible to detect an excessive input as a clip or a state close to it, and suppress the clip by attenuating the input signal with an attenuation amount according to the duration of the clip detection signal There is an excellent effect of being able to.

また、クリップ検出を判断するための閾値の条件を更に限定すると、入力信号のレベルがゼロのときの自励発振周波数の周期の10倍以上であり、且つ、50μ秒以下の所定時間を該閾値として設定することにより、上記の効果に加えて、自励発振周波数が可聴帯域に下降することを防止することができるという優れた効果を奏する。   Further, if the threshold condition for determining clip detection is further limited, a predetermined time that is 10 times or more of the period of the self-excited oscillation frequency when the level of the input signal is zero and 50 μsec or less is set to the threshold value. By setting as, in addition to the above-described effect, an excellent effect can be obtained that the self-oscillation frequency can be prevented from falling to the audible band.

また、計測手段がコンデンサを含む充電回路によって構成され、発生手段がコンパレータを含む比較回路によって構成されることで、コンデンサの充電時定数、および充電電圧、並びに、コンパレータの閾値電圧の組み合わせにより前記閾値を決定することができ、非常に簡易な回路構成になるという優れた効果を奏する。 Further, the measuring means is constituted by a charging circuit including a capacitor, and the generating means is constituted by a comparison circuit including a comparator, whereby the threshold value is determined by a combination of the charging time constant of the capacitor, the charging voltage, and the threshold voltage of the comparator. It can be determined, an excellent effect that becomes very simple circuit configuration.

また、入力される前記パルス幅変調信号をスイッチング増幅の後段から取り出すよう構成することで、自励発振周波数に与える悪影響が殆どないという優れた効果を奏する。 Also, by configuring so as to take out the pulse width modulation signal input from the subsequent switching amplifier, an excellent effect that there is little adverse effect on the self-oscillation frequency.

以下、この発明の一実施例について図面を参照して詳細に説明する。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

図1は、この発明にかかる自励式D級増幅器の構成例の概要を示すブロック図である。図1において、D級増幅器は、入力段増幅器1と、コンパレータ2と、スイッチ回路3と、ローパスフィルタ4と、該ローパスフィルタ4の出力をコンパレータ2へ負帰還する第1帰還回路5と、ローパ スフィルタ4の出力を入力段増幅器1へ負帰還する第2帰還回路6と、クリップ検出部7と、コンプレッサ8とを含んで構成される。 Figure 1 is a block diagram showing an outline of a configuration example of a self-excited class D amplifier that written to the present invention. In FIG. 1, a class D amplifier includes an input stage amplifier 1, a comparator 2, a switch circuit 3, a low-pass filter 4, a first feedback circuit 5 that negatively feeds back the output of the low-pass filter 4 to the comparator 2, and a low-pass filter. A second feedback circuit 6 that negatively feeds back the output of the filter 4 to the input stage amplifier 1, a clip detection unit 7, and a compressor 8 is configured.

クリップ検出部7は、自励式D級増幅器のクリップを検出するためのクリップ検出回路である。クリップ検出部7は、スイッチ回路3の後段から取り出したパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測し、該計測された時間が所定の閾値を超えたときに、クリップの発生を示すクリップ検出パルス信号を出力する。この発明は、詳しくは後述する通り、クリップ検出部7を充電時定数や電圧比較など簡単な回路により構成したことに特徴があり、また、該クリップ検出部7におけるクリップ発生の判断基準となる閾値の設定に特徴がある。   The clip detection unit 7 is a clip detection circuit for detecting a clip of the self-excited class D amplifier. The clip detection unit 7 measures the time until the pulse width modulation signal extracted from the subsequent stage of the switch circuit 3 is inverted from at least one of the high side and the low side to the other, and the measured time is set to a predetermined threshold value. When exceeded, a clip detection pulse signal indicating the occurrence of a clip is output. As will be described in detail later, the present invention is characterized in that the clip detection unit 7 is configured by a simple circuit such as a charge time constant and a voltage comparison, and a threshold value used as a criterion for determining the occurrence of a clip in the clip detection unit 7 There is a feature in the setting.

符号1〜6の部分が自励式D級増幅器の主たる構成要素である。D級増幅器の動作の要点は、入力端子10から入力されたアナログ音響信号(入力信号)をコンパレータ2でパルス幅変調信号に変換し、該パルス幅変調信号によりスイッチ回路3をオン/オフ制御し、スイッチ回路3から出力されたPWM信号をローパスフィルタ4でアナログ音響信号に復調し、該ローパスフィルタ4から出力されるアナログ音響信号(出力信号)を、例えばスピーカ等の負荷へ出力することにある。   Reference numerals 1 to 6 are main components of the self-excited class D amplifier. The point of operation of the class D amplifier is that an analog acoustic signal (input signal) input from the input terminal 10 is converted into a pulse width modulation signal by the comparator 2, and the switch circuit 3 is controlled on / off by the pulse width modulation signal. The PWM signal output from the switch circuit 3 is demodulated into an analog acoustic signal by the low-pass filter 4, and the analog acoustic signal (output signal) output from the low-pass filter 4 is output to a load such as a speaker. .

入力段増幅器1は、差動アンプ9と、差動アンプ9の出力端子と負入力端子の間に挿入されたコンデンサC1により構成される。差動アンプ9の正入力端子には、入力段増幅器1の前段に挿入されたコンプレッサ8の出力端子が接続され、差動アンプ9の負入力端子は、第2帰還回路6を介してローパスフィルタ4の出力端子に接続される。   The input stage amplifier 1 includes a differential amplifier 9 and a capacitor C1 inserted between the output terminal and the negative input terminal of the differential amplifier 9. The positive input terminal of the differential amplifier 9 is connected to the output terminal of the compressor 8 inserted before the input stage amplifier 1, and the negative input terminal of the differential amplifier 9 is connected to the low-pass filter via the second feedback circuit 6. 4 output terminals.

入力段増幅器1から出力される入力段出力信号(入力信号)は、コンパレータ2の正入力端子に入力される。また、コンパレータ2の負入力端子には、第1の帰還回路5を介して、ローパスフィルタ4の出力から取り出した帰還信号が入力される。コンパレータ2は、正入力端子から入力された入力段増幅器1の入力段出力信号と、負入力端子から入力された帰還信号を比較して、比較結果に基づくパルス幅変調信号(PWM信号)を生成する。コンパレータ2は、入力段出力信号が帰還信号より大きい期間ではハイサイド(正の電圧値)のパルスを出力し、入力段出力信号が帰還信号より小さい期間ではローサイド(負の電圧値)のパルスを出力する。コンパレータ2により入力信号をPWM信号に変換することで、入力信号の振幅が表すレベル情報は、PWM信号のパルス幅が表す時間情報に変換される。   An input stage output signal (input signal) output from the input stage amplifier 1 is input to the positive input terminal of the comparator 2. A feedback signal extracted from the output of the low-pass filter 4 is input to the negative input terminal of the comparator 2 via the first feedback circuit 5. The comparator 2 compares the input stage output signal of the input stage amplifier 1 input from the positive input terminal and the feedback signal input from the negative input terminal, and generates a pulse width modulation signal (PWM signal) based on the comparison result. To do. The comparator 2 outputs a high-side (positive voltage value) pulse when the input stage output signal is larger than the feedback signal, and outputs a low-side (negative voltage value) pulse when the input stage output signal is smaller than the feedback signal. Output. By converting the input signal into a PWM signal by the comparator 2, the level information represented by the amplitude of the input signal is converted into time information represented by the pulse width of the PWM signal.

なお、コンパレータ2は、出力端子の信号を正入力端子に帰還する(正帰還をかける)ことにより、ヒステリシス特性を有するヒステリシスコンパレータとして構成される。したがって、コンパレータ2から出力されるPWM信号のパルスが正から負へ反転する場合の電圧値と、同パルスが負から正へ反転する場合の電圧値とに、オフセットΔだけ電圧差が生じる。具体的には、例えば、コンパレータ2からハイサイドのパルス(正の電圧値)が出力されている状態を仮定すると、その状態では入力信号>帰還信号である。その状態から、負入力端子の帰還信号の電圧値が徐々に増加すると、負入力端子の帰還信号の電圧値が或る値を超えた時点で、コンパレータ2から出力されるPWM信号は、ローサイドのパルスに反転する。その後、負入力端子の帰還信号の電圧値が徐々に減少すると、負入力端子の帰還信号の電圧値が或る値よりも下がった時点で、このコンパレータ2の出力がハイサイドのパルスに反転する。この時点で(PWM信号がローサイドからハイサイドに反転した時)の帰還信号の電圧値は、先に、PWM信号がハイサイドからローサイドに反転した時点での電圧値よりも、オフセットΔだけ下がった値となる。このことにより、ノイズなどのわずかの電圧差によってコンパレータ2の出力信号が反転してしまうことによって出力が不安定になることを防ぐことができるのは、周知の通りである。   The comparator 2 is configured as a hysteresis comparator having hysteresis characteristics by feeding back the signal at the output terminal to the positive input terminal (by applying positive feedback). Therefore, a voltage difference is generated by an offset Δ between the voltage value when the pulse of the PWM signal output from the comparator 2 is inverted from positive to negative and the voltage value when the pulse is inverted from negative to positive. Specifically, for example, assuming a state in which a high-side pulse (positive voltage value) is output from the comparator 2, the input signal> the feedback signal in that state. From this state, when the voltage value of the feedback signal at the negative input terminal gradually increases, the PWM signal output from the comparator 2 becomes low-side when the voltage value of the feedback signal at the negative input terminal exceeds a certain value. Invert to pulse. Thereafter, when the voltage value of the feedback signal at the negative input terminal gradually decreases, the output of the comparator 2 is inverted to a high-side pulse when the voltage value of the feedback signal at the negative input terminal falls below a certain value. . At this time (when the PWM signal is inverted from the low side to the high side), the voltage value of the feedback signal is lower by the offset Δ than the voltage value at the time when the PWM signal is inverted from the high side to the low side first. Value. As is well known, it is possible to prevent the output from becoming unstable due to the output signal of the comparator 2 being inverted due to a slight voltage difference such as noise.

コンパレータ2から出力されたPWM信号はスイッチ回路3に入力される。出力段のスイッチ回路3は、プッシュプル構成の2つのスイッチング素子と、この段に電源電圧を供給する図示外の正電源及び負電源を含んで構成される。スイッチング素子は、一般的にトランジスタ又はFETにより構成される。スイッチ回路3は、入力されたPWM信号のパルス幅に応じたインターバルで2つのスイッチング素子を交互にオン・オフすることで、電源が供給する電力を用いて電力増幅されたPWM信号を出力する。   The PWM signal output from the comparator 2 is input to the switch circuit 3. The switch circuit 3 in the output stage includes two switching elements having a push-pull configuration and a positive power source and a negative power source (not shown) that supply a power source voltage to this stage. The switching element is generally composed of a transistor or FET. The switch circuit 3 alternately turns on and off the two switching elements at intervals according to the pulse width of the input PWM signal, thereby outputting a PWM signal that has been power-amplified using the power supplied by the power supply.

スイッチ回路3の後段には、インダクタL1及びコンデンサC2からなるローパスフィルタ(LCフィルタ)4が接続されており、スイッチ回路3から出力されたPWM信号は該ローパスフィルタ4に入力される。ローパスフィルタ4は、スイッチ回路3から出力された電力増幅後のPWM信号の高域成分を除去して、該PWM信号からアナログ音響信号を復調する。増幅器の入力信号のレベルがゼロのときには、PWM信号のデューティー比(1周期に対するパルス幅の比)が50%となり、ローパスフィルタ4の出力信号のレベルもゼロである。増幅器に音響信号が入力されると、入力された音響信号のレベルに応じてPWM信号のパルス幅が変化し、その結果、ローパスフィルタ4の出力信号のレベルも該パルス幅の時間に比例して変化する。PWM信号の1周期に対してハイサイドのパルス幅が長ければローパスフィルタ4の出力信号は正側に振幅し、また、PWM信号の1周期に対してローサイドのパルス幅が長ければ、ローパスフィルタ4の出力信号は負側に振幅する。ローパスフィルタ4の出力信号(アナログ音響信号)は、出力端子11に接続された例えばスピーカ等の負荷へ出力される。   A low-pass filter (LC filter) 4 including an inductor L 1 and a capacitor C 2 is connected to the subsequent stage of the switch circuit 3, and the PWM signal output from the switch circuit 3 is input to the low-pass filter 4. The low-pass filter 4 removes the high frequency component of the PWM signal after power amplification output from the switch circuit 3, and demodulates the analog acoustic signal from the PWM signal. When the level of the input signal of the amplifier is zero, the duty ratio of the PWM signal (ratio of the pulse width to one cycle) is 50%, and the level of the output signal of the low-pass filter 4 is also zero. When an acoustic signal is input to the amplifier, the pulse width of the PWM signal changes according to the level of the input acoustic signal. As a result, the level of the output signal of the low-pass filter 4 is also proportional to the time of the pulse width. Change. If the high-side pulse width is long with respect to one period of the PWM signal, the output signal of the low-pass filter 4 will swing to the positive side, and if the low-side pulse width is long with respect to one period of the PWM signal, the low-pass filter 4 The output signal of the signal amplitudes to the negative side. The output signal (analog acoustic signal) of the low-pass filter 4 is output to a load such as a speaker connected to the output terminal 11.

ローパスフィルタ4の出力信号は、第1帰還回路5を介して、コンパレータ2の負入力端子に入力される。第1帰還回路5は、抵抗R1及びコンデンサC3からなる遅延回路により構成される。第1帰還回路5は、コンパレータ2において自励発振方式でPWM変調を行うための負帰還として機能する。第1帰還回路5が持つ時間遅れによりPWM信号の自励発振周波数が決定される。   The output signal of the low-pass filter 4 is input to the negative input terminal of the comparator 2 via the first feedback circuit 5. The first feedback circuit 5 includes a delay circuit including a resistor R1 and a capacitor C3. The first feedback circuit 5 functions as negative feedback for the PWM modulation in the self-excited oscillation method in the comparator 2. The self-excited oscillation frequency of the PWM signal is determined by the time delay of the first feedback circuit 5.

また、ローパスフィルタ4の出力信号は、第2帰還回路6を介して、差動アンプ9の負入力端子に入力される。第2帰還回路6は、抵抗R2,R3により構成される。すなわち、差動アンプ9の負入力端子には、スピーカ出力信号(ローパスフィルタ4の出力信号)とアースを抵抗R2,R3で分圧した電圧が入力される。第2帰還回路6により、入力段増幅器1から帰還回路5,6を含めたD級増幅器全体のゲインと周波数特性とが決定される。この第2帰還回路6は、スピーカへの出力電圧を、差動アンプ9の正入力端子への入力電圧に比例させるための負帰還として機能する。   The output signal of the low-pass filter 4 is input to the negative input terminal of the differential amplifier 9 via the second feedback circuit 6. The second feedback circuit 6 includes resistors R2 and R3. That is, a speaker output signal (output signal of the low-pass filter 4) and a voltage obtained by dividing the ground by the resistors R2 and R3 are input to the negative input terminal of the differential amplifier 9. The second feedback circuit 6 determines the gain and frequency characteristics of the entire class D amplifier including the feedback circuits 5 and 6 from the input stage amplifier 1. The second feedback circuit 6 functions as negative feedback for making the output voltage to the speaker proportional to the input voltage to the positive input terminal of the differential amplifier 9.

なお、上記の入力段増幅器1、コンパレータ2、スイッチ回路3、ローパスフィルタ4、第1帰還回路5及び第2帰還回路6からなる自励式D級増幅器の構成は、従来から知られる構成であって、例えば、前記特許文献1等に開示されたものである。   The configuration of the self-excited class D amplifier including the input stage amplifier 1, the comparator 2, the switch circuit 3, the low-pass filter 4, the first feedback circuit 5, and the second feedback circuit 6 is a conventionally known configuration. For example, it is disclosed by the said patent document 1.

図1の自励式D級増幅器において、入力段増幅器1の前段にはコンプレッサ8が挿入されている。コンプレッサ8は、入力された音響信号のダイナミックレンジを抑制する回路であって、入力された音響信号のレベルを、動的に変化するカレントゲインに基づいて、調整する効果(ゲイン減衰効果)を果たす。   In the self-excited class D amplifier of FIG. 1, a compressor 8 is inserted before the input stage amplifier 1. The compressor 8 is a circuit that suppresses the dynamic range of the input acoustic signal, and has an effect of adjusting the level of the input acoustic signal based on a dynamically changing current gain (gain attenuation effect). .

コンプレッサ8は、一例として、ゲインパラメータ、スレッショルドパラメータ、レシオパラメータ、アタックパラメータ、およびリリースパラメータの5種類のパラメータを持つ。ゲインパラメータは、コンプレッサ8から出力される信号レベルのゲイン減衰効果が行われていない場合のコンプレッサ8のゲイン値を示すパラメータである。スレッショルドパラメータは、コンプレッサ8によるゲイン減衰効果を掛け始める閾値となるレベルを示すパラメータである。レシオパラメータは、前記閾値を超えた入力信号のレベルに対して施すゲイン減衰の割合を示すパラメータである。アタックパラメータは、入力信号のレベルが前記閾値を越えてからどのくらいの時間遅れでゲイン減衰効果を開始するかを示すパラメータである。また、リリースパラメータは、入力信号のレベルが前記閾値よりも小さくなった時点からどのくらいの時間遅れでゲイン減衰効果を終了させるかを示すパラメータである。   As an example, the compressor 8 has five types of parameters: a gain parameter, a threshold parameter, a ratio parameter, an attack parameter, and a release parameter. The gain parameter is a parameter indicating the gain value of the compressor 8 when the gain attenuation effect of the signal level output from the compressor 8 is not performed. The threshold parameter is a parameter indicating a level serving as a threshold value at which the gain attenuation effect by the compressor 8 starts to be applied. The ratio parameter is a parameter indicating the rate of gain attenuation applied to the level of the input signal exceeding the threshold. The attack parameter is a parameter indicating how much time delay the gain attenuation effect starts after the level of the input signal exceeds the threshold value. The release parameter is a parameter indicating how much time delay the gain attenuation effect is terminated from the time when the level of the input signal becomes smaller than the threshold value.

コンプレッサ8は、通常時(ゲイン減衰効果をかけていないとき)には、入力された音響信号のレベルを、ゲインパラメータの設定値に応じたカレントゲインで増幅する。入力信号のレベルがスレッショルドパラメータの値(閾値)を越えた場合には、該レベルが該閾値を越えた量にレシオパラメータの設定値を乗じた分だけカレントゲインの値が減衰されることにより、コンプレッサ8の出力信号のレベルが抑制される。入力信号のレベルが閾値を越えてから、カレントゲインにその超えた量に応じたゲイン減衰効果が生じるまでの反応速度はアタックパラメータの設定値に応じる。また、入力信号のレベルが前記閾値よりも小さくなったら、ゲイン減衰効果を終了して、上記通常時の動作に復帰する。レベルが閾値以下に下がってから、カレントゲインのゲイン減衰効果を終了する(ゲインパラメータに応じた通常のゲインに復帰する)までの反応速度はリリースパラメータの設定値に応じる。なお、一般的な、コンプレッサ8のパラメータ設定によれば、アタックパラメータの設定値はリリースパラメータの設定値よりも大きい値に設定される。   The compressor 8 amplifies the level of the input acoustic signal with a current gain corresponding to the set value of the gain parameter during normal times (when no gain attenuation effect is applied). When the level of the input signal exceeds the threshold parameter value (threshold), the value of the current gain is attenuated by the amount by which the level exceeds the threshold multiplied by the ratio parameter setting value. The level of the output signal of the compressor 8 is suppressed. The reaction speed from when the level of the input signal exceeds the threshold value until the gain attenuation effect corresponding to the amount exceeding the threshold value occurs depends on the set value of the attack parameter. When the level of the input signal becomes smaller than the threshold value, the gain attenuation effect is terminated and the normal operation is restored. The reaction speed until the gain attenuation effect of the current gain ends (returns to the normal gain corresponding to the gain parameter) after the level falls below the threshold value depends on the set value of the release parameter. Note that, according to the general parameter setting of the compressor 8, the setting value of the attack parameter is set to a value larger than the setting value of the release parameter.

図1の自励式D級増幅器に備わるコンプレッサ8は、上記の一般的な動作に加えて、クリップ検出部7からクリップ検出パルス信号が入力されたときに、該クリップ検出パルス信号のパルス幅が表す時間長に応じてカレントゲインの値を減衰させる制御を行う。すなわち、コンプレッサ8は、クリップ検出部7によりクリップ発生が検出されたときに、入力段で信号のレベルを低減させることで出力段に発生するクリップを抑制する機能を果たす。具体的には、クリップ検出パルス信号がクリップの発生を示している間、所定の第1レートでコンプレッサのカレントゲインを減衰させ、クリップの発生なしを示している間、第1レートより遅い所定の第2レートでカレントゲインを通常のゲイン(ゲインパラメータの値)に復帰させる。この第1レートは、上述したアタックレートと同じであってよく、また、第2レートは、上述したリリースレートと同じであってよい。   The compressor 8 provided in the self-excited class D amplifier in FIG. 1 represents the pulse width of the clip detection pulse signal when the clip detection pulse signal is input from the clip detection unit 7 in addition to the above general operation. Control is performed to attenuate the value of the current gain according to the time length. That is, the compressor 8 functions to suppress a clip generated at the output stage by reducing the signal level at the input stage when the clip detection unit 7 detects the occurrence of a clip. Specifically, while the clip detection pulse signal indicates the occurrence of a clip, the current gain of the compressor is attenuated at a predetermined first rate. The current gain is returned to the normal gain (gain parameter value) at the second rate. The first rate may be the same as the attack rate described above, and the second rate may be the same as the release rate described above.

図2はクリップ検出部7の詳細な構成の一例を示すブロック図である。クリップ検出部7は、大別して、正側パルス幅計測部20と、該正側パルス幅計測部20の計測結果に基づきクリップの発生を検出して正側クリップ検出信号を出力する正側クリップ検出信号発生部21と、負側パルス幅計測部30と、該負側パルス幅計測部30の計測結果に基づきクリップの発生を検出して負側クリップ検出信号を出力する負側クリップ検出信号発生部31とを含む。   FIG. 2 is a block diagram illustrating an example of a detailed configuration of the clip detection unit 7. The clip detection unit 7 is roughly divided into a positive side pulse width measurement unit 20 and a positive side clip detection that detects the occurrence of a clip based on the measurement result of the positive side pulse width measurement unit 20 and outputs a positive side clip detection signal. Signal generation unit 21, negative side pulse width measurement unit 30, and negative side clip detection signal generation unit that detects the occurrence of a clip based on the measurement result of negative side pulse width measurement unit 30 and outputs a negative side clip detection signal 31.

前記図1に示す通り、この実施例では、クリップ検出部7に入力する信号の取り出しポイントはスイッチ回路3の出力点(ローパスフィルタ4の直前)である。クリップ検出部7の入力端子40には、スイッチ回路3から出力されたPWM信号が入力される。自励式D級増幅器では、クリップ検出部7に入力する信号の取り出しポイントによっては、信号を取り出すことによってその箇所での遅延時間に影響を与えてしまい、そのことにより自励発振周波数が変化してしまう恐れがある。この実施例のように、ローパスフィルタ4の直前から信号を取り出す構成は、自励発振周波数に与える悪影響が少ないという点で好ましい。   As shown in FIG. 1, in this embodiment, the extraction point of the signal input to the clip detection unit 7 is the output point of the switch circuit 3 (immediately before the low-pass filter 4). The PWM signal output from the switch circuit 3 is input to the input terminal 40 of the clip detection unit 7. In the self-excited class D amplifier, depending on the extraction point of the signal input to the clip detection unit 7, the signal extraction affects the delay time at that point, and the self-oscillation frequency changes accordingly. There is a risk. A configuration in which a signal is extracted immediately before the low-pass filter 4 as in this embodiment is preferable in that the adverse effect on the self-excited oscillation frequency is small.

正側パルス幅計測部20は、第1ダイオード22と、第1トランジスタ23と、第1コンデンサ24と、プルアップ抵抗R7を介して接続された負電源25を含んで構成され、クリップ検出部7に入力されたPWM信号(スイッチ回路3の出力信号)のハイサイドのパルス(正の電圧値)のパルス幅を計測する。PWM信号の入力端子40は、抵抗R4を介して第1ダイオード22のアノード端子に接続されており、該第1ダイオード22のカソード端子は基準電圧(0V)となるグラウンドに接続される。この第1ダイオード22はPWM信号のローサイドのパルス(負の電圧値)を抽出する回路を構成する。   The positive pulse width measuring unit 20 includes a first diode 22, a first transistor 23, a first capacitor 24, and a negative power source 25 connected via a pull-up resistor R7. The clip detecting unit 7 The pulse width of the high-side pulse (positive voltage value) of the PWM signal (the output signal of the switch circuit 3) input to is measured. The PWM signal input terminal 40 is connected to the anode terminal of the first diode 22 via the resistor R4, and the cathode terminal of the first diode 22 is connected to the ground serving as the reference voltage (0 V). The first diode 22 constitutes a circuit for extracting a low-side pulse (negative voltage value) of the PWM signal.

第1トランジスタ23はPNP型トランジスタで構成されている。第1トランジスタ23のベース端子はベース抵抗R5を介して前記ダイオード22のアノード端子に接続されており、該ベース端子からPWM信号のローサイドのパルスが入力される。また、第1トランジスタ23のコレクタ端子は負電源25の電源ラインに接続されており、トランジスタ23のエミッタ端子はグラウンドに接続される。第1トランジスタ23は、PWM信号に応じてオン・オフが切り替わるスイッチ素子であって、第1ダイオード22で抽出されたローサイドパルスがベース端子に入力されているときにオン状態となり、PWM信号がハイサイドのパルスのときにはオフ状態である。   The first transistor 23 is a PNP transistor. The base terminal of the first transistor 23 is connected to the anode terminal of the diode 22 via a base resistor R5, and a low-side pulse of the PWM signal is input from the base terminal. The collector terminal of the first transistor 23 is connected to the power supply line of the negative power supply 25, and the emitter terminal of the transistor 23 is connected to the ground. The first transistor 23 is a switching element that is turned on / off according to the PWM signal. The first transistor 23 is turned on when the low-side pulse extracted by the first diode 22 is input to the base terminal, and the PWM signal is high. In the case of a side pulse, it is off.

第1コンデンサ24は、第1トランジスタ23のコレクタ‐エミッタ間に挿入されており、一方の端子はグラウンドに接続され、もう一方の端子は負電源25の電源ラインに接続される。この第1コンデンサ24に並列に抵抗R6が接続される。負電源25は第1コンデンサ24に対する充電電圧を供給している。第1コンデンサ24の端子間電圧Vpは、第1コンデンサ24が負電源25によって充電される時間の長さに応じて、グラウンドレベル(0V)から負電源25が供給する所定の負電圧値の範囲で変化する。この端子間電圧Vpは、正側パルス幅計測部20の出力電圧(抵抗R6の端子間電圧)に相当する。   The first capacitor 24 is inserted between the collector and the emitter of the first transistor 23, one terminal is connected to the ground, and the other terminal is connected to the power supply line of the negative power supply 25. A resistor R6 is connected to the first capacitor 24 in parallel. The negative power supply 25 supplies a charging voltage for the first capacitor 24. The inter-terminal voltage Vp of the first capacitor 24 is within a predetermined negative voltage value range that the negative power source 25 supplies from the ground level (0 V) according to the length of time that the first capacitor 24 is charged by the negative power source 25. It changes with. This inter-terminal voltage Vp corresponds to the output voltage of the positive pulse width measuring unit 20 (inter-terminal voltage of the resistor R6).

正側クリップ検出信号発生部21は、第1コンデンサ24の後段に接続されたコンパレータにより構成される。コンパレータ21の負入力端子は接続点Pで第1コンデンサ24と接続され、該負入力端子には接続点Pから取り出された出力電圧Vpが入力される。また、コンパレータ21の正入力端子には所定の閾値電圧Vtpが入力される。閾値電圧Vtpは、図示外の負電源から与えられる所定のレベルの負電圧であって、クリップ発生を判断する基準となる閾値を決める1要素である。コンパレータ21は、負入力端子から入力された出力電圧Vpと、正入力端子から入力された閾値電圧Vtpを比較して、比較結果に応じたパルス信号を出力する。すなわち、出力電圧Vpが閾値電圧Vtpよりも低いとき(絶対値Vpが絶対値Vtpよりも大きいとき)には、PWM信号のハイサイドのパルスにおけるクリップの発生を検出したものと判断して、正側クリップ検出信号に相当するハイサイドのパルス(2進数で表現すると「1」)を出力する。一方、出力電圧Vpが閾値電圧Vtpよりも高いとき(絶対値Vpが絶対値Vtpよりも小さいとき)には、ローサイドのパルス(2進数で表現すると「0」)を出力する。   The positive clip detection signal generator 21 is configured by a comparator connected to the subsequent stage of the first capacitor 24. The negative input terminal of the comparator 21 is connected to the first capacitor 24 at the connection point P, and the output voltage Vp extracted from the connection point P is input to the negative input terminal. A predetermined threshold voltage Vtp is input to the positive input terminal of the comparator 21. The threshold voltage Vtp is a negative voltage of a predetermined level given from a negative power supply (not shown), and is one element that determines a threshold serving as a reference for determining the occurrence of clipping. The comparator 21 compares the output voltage Vp input from the negative input terminal with the threshold voltage Vtp input from the positive input terminal, and outputs a pulse signal corresponding to the comparison result. That is, when the output voltage Vp is lower than the threshold voltage Vtp (when the absolute value Vp is larger than the absolute value Vtp), it is determined that the occurrence of clipping in the high-side pulse of the PWM signal is detected. A high-side pulse (“1” in binary notation) corresponding to the side clip detection signal is output. On the other hand, when the output voltage Vp is higher than the threshold voltage Vtp (when the absolute value Vp is smaller than the absolute value Vtp), a low-side pulse (“0” in binary notation) is output.

負側パルス幅計測部30は、第2ダイオード32と、第2トランジスタ33と、第2コンデンサ34と、プルアップ抵抗R11を介して接続された正電源35を含んで構成され、クリップ検出部7に入力されたPWM信号(スイッチ回路3の出力信号)のローサイドのパルス(負の電圧値)のパルス幅を計測する。PWM信号の入力端子40は、抵抗R8を介して第2ダイオード32のカソード端子に接続され、該第2ダイオード32のアノード端子はグラウンドに接続される。第2ダイオード32はPWM信号のハイサイドのパルス(正の電圧値)を抽出する回路を構成する。   The negative side pulse width measuring unit 30 includes a second power source 32 connected via a second diode 32, a second transistor 33, a second capacitor 34, and a pull-up resistor R11. The pulse width of the low-side pulse (negative voltage value) of the PWM signal (the output signal of the switch circuit 3) input to is measured. The PWM signal input terminal 40 is connected to the cathode terminal of the second diode 32 via the resistor R8, and the anode terminal of the second diode 32 is connected to the ground. The second diode 32 constitutes a circuit that extracts a high-side pulse (positive voltage value) of the PWM signal.

第2トランジスタ33はNPN型トランジスタで構成されている。第1トランジスタ23のベース端子はベース抵抗R9を介して前記ダイオード22のカソード端子に接続されており、該ベース端子からPWM信号のハイサイドのパルスが入力される。また、第2トランジスタ33のコレクタ端子は正電源35の電源ラインに接続されており、第2トランジスタ33のエミッタ端子はグラウンドに接続される。第2トランジスタ33は、PWM信号に応じてオン・オフが切り替わるスイッチ素子であって、第2ダイオード32で抽出されたハイサイドパルスがベース端子に入力されているときにオン状態となり、PWM信号がローサイドのパルスの状態ではオフ状態である。   The second transistor 33 is composed of an NPN transistor. The base terminal of the first transistor 23 is connected to the cathode terminal of the diode 22 via a base resistor R9, and a high-side pulse of the PWM signal is input from the base terminal. The collector terminal of the second transistor 33 is connected to the power supply line of the positive power supply 35, and the emitter terminal of the second transistor 33 is connected to the ground. The second transistor 33 is a switching element that is switched on / off according to the PWM signal. The second transistor 33 is turned on when the high-side pulse extracted by the second diode 32 is input to the base terminal, and the PWM signal is In the low-side pulse state, it is in the off state.

第2コンデンサ34は、第2トランジスタ33のコレクタ‐エミッタ間に挿入されており、一方の端子はラウンドに接続され、もう一方の端子は正電源35の電源ラインに接続される。この第2コンデンサ34に並列に抵抗R10が接続される。正電源35は第2コンデンサ34に対する充電電圧を供給している。第2コンデンサ34の端子間電圧Vmは、第2コンデンサ34が正電源35によって充電される時間の長さに応じて、グラウンドレベル(0V)から正電源35が供給する所定の正電圧値の範囲で変化する。この端子間電圧Vmは、負側パルス幅計測部30の出力電圧(抵抗R10の端子間電圧)に相当する。   The second capacitor 34 is inserted between the collector and the emitter of the second transistor 33, one terminal is connected in a round, and the other terminal is connected to the power supply line of the positive power supply 35. A resistor R10 is connected to the second capacitor 34 in parallel. The positive power source 35 supplies a charging voltage for the second capacitor 34. The voltage Vm between the terminals of the second capacitor 34 is within a predetermined positive voltage value range that the positive power supply 35 supplies from the ground level (0 V) according to the length of time that the second capacitor 34 is charged by the positive power supply 35. It changes with. This inter-terminal voltage Vm corresponds to the output voltage of the negative side pulse width measuring unit 30 (inter-terminal voltage of the resistor R10).

負側クリップ検出信号発生部31は、第2コンデンサ34の後段に接続されたコンパレータにより構成される。コンパレータ31の正入力端子は接続点Mで第2コンデンサ33と接続され、該正入力端子には接続点Mから取り出された出力電圧Vmが入力される。また、コンパレータ31の負入力端子には所定の閾値電圧Vtmが入力される。閾値電圧Vtmは、図示外の正電源から与えられる所定のレベルの正電圧であって、クリップ発生を判断する基準となる閾値を決める1要素である。コンパレータ31は、正入力端子から入力された出力電圧Vmと、負入力端子から入力された閾値電圧Vtmを比較して、比較結果に応じたパルス信号を出力する。すなわち、出力電圧Vmが閾値電圧Vtmよりも高いとき(絶対値Vmが絶対値Vtmよりも大きいとき)には、PWM信号のローサイドのパルスにおけるクリップの発生を検出したものと判断して、負側クリップ検出信号に相当するハイサイドのパルス(2進数で表現すると「1」)を出力する。一方、出力電圧Vmが閾値電圧Vtmよりも低いとき(絶対値Vmが絶対値Vtmよりも小さいとき)には、ローサイドのパルス(2進数で表現すると「0」)を出力する。   The negative clip detection signal generation unit 31 is configured by a comparator connected to the subsequent stage of the second capacitor 34. The positive input terminal of the comparator 31 is connected to the second capacitor 33 at the connection point M, and the output voltage Vm extracted from the connection point M is input to the positive input terminal. A predetermined threshold voltage Vtm is input to the negative input terminal of the comparator 31. The threshold voltage Vtm is a positive voltage of a predetermined level given from a positive power source (not shown), and is one element that determines a threshold value serving as a reference for determining the occurrence of clipping. The comparator 31 compares the output voltage Vm input from the positive input terminal with the threshold voltage Vtm input from the negative input terminal, and outputs a pulse signal corresponding to the comparison result. That is, when the output voltage Vm is higher than the threshold voltage Vtm (when the absolute value Vm is larger than the absolute value Vtm), it is determined that the occurrence of clipping in the low-side pulse of the PWM signal is detected, and the negative side A high-side pulse (“1” in binary notation) corresponding to the clip detection signal is output. On the other hand, when the output voltage Vm is lower than the threshold voltage Vtm (when the absolute value Vm is smaller than the absolute value Vtm), a low-side pulse (“0” in binary notation) is output.

コンパレータ21及びコンパレータ31の各出力端子は、オア回路41の2つの入力端子のそれぞれに接続される。オア回路41は、コンパレータ21又はコンパレータ31のいずれか一方の出力が「1」である期間、クリップ検出パルス信号に該当する電圧値(2進数で表現すると「1」)をコンプレッサ8(図1参照)に出力し、それ以外の場合は2進数で表現すると「0」に該当する電圧値を出力する。   The output terminals of the comparator 21 and the comparator 31 are connected to the two input terminals of the OR circuit 41, respectively. The OR circuit 41 outputs a voltage value (“1” in binary notation) corresponding to the clip detection pulse signal to the compressor 8 (see FIG. 1) during the period when the output of either the comparator 21 or the comparator 31 is “1”. In other cases, a voltage value corresponding to “0” is output in binary.

上記構成からなるクリップ検出部7において、入力されたPWM信号がハイサイドのときには、第2トランジスタ33がオンになり、第1トランジスタ23はオフになる。この状態で、正側パルス幅計測部20の第1コンデンサ24は、負電源25が供給する負電源電圧により充電される。第1コンデンサ24は、PWM信号のハイサイドのパルスが立ち上がってから該パルスがローサイドに反転するまでの期間、負電源25により充電される。よって、PWM信号のハイサイドのパルスが持続する期間は、第1コンデンサ24の端子間電圧である出力電圧Vpのレベルは負側に低下する(出力電圧Vpの絶対値が上昇する)。PWM信号のハイサイドのパルスが持続する期間が或る一定時間以上続くと、出力電圧Vpは閾値電圧Vtpよりも低くなる(絶対値Vpが絶対値Vtpを越える)。したがって、閾値電圧Vtpに対応する或る一定時間以上、PWM信号のハイサイドのパルスが継続すると、コンパレータ21(正側クリップ検出信号発生部)は、ハイサイドのパルス(2進数で表現すると「1」)を出力する。一方、この状態では、第2コンデンサ34の電位はグラウンドと等しいので、接続点Mの出力電圧Vmはグラウンドのレベル(0V)である。   In the clip detection unit 7 configured as described above, when the input PWM signal is on the high side, the second transistor 33 is turned on and the first transistor 23 is turned off. In this state, the first capacitor 24 of the positive pulse width measuring unit 20 is charged with a negative power supply voltage supplied by the negative power supply 25. The first capacitor 24 is charged by the negative power source 25 during a period from when the high-side pulse of the PWM signal rises to when the pulse is inverted to the low side. Therefore, during the period in which the high-side pulse of the PWM signal continues, the level of the output voltage Vp, which is the voltage between the terminals of the first capacitor 24, decreases to the negative side (the absolute value of the output voltage Vp increases). If the period during which the high-side pulse of the PWM signal lasts continues for a certain time or more, the output voltage Vp becomes lower than the threshold voltage Vtp (the absolute value Vp exceeds the absolute value Vtp). Therefore, when the high-side pulse of the PWM signal continues for a certain period of time corresponding to the threshold voltage Vtp, the comparator 21 (positive clip detection signal generation unit) causes the high-side pulse (in binary notation, “1”). )) Is output. On the other hand, in this state, since the potential of the second capacitor 34 is equal to the ground, the output voltage Vm at the connection point M is at the ground level (0 V).

また、入力されたPWM信号がローサイドのときには、第1トランジスタ23がオンになり、第2のトランジスタ33はオフになる。この状態では、負側パルス幅計測部30の第2コンデンサ34は、正電源35が供給する正電源電圧により充電される。第2コンデンサ34は、PWM信号のローサイドのパルスが立り下がってから該パルスがハイサイドに反転するまでの期間、正電源35により充電される。よって、PWM信号のローサイドのパルスが持続する期間は、第2コンデンサ34の端子間電圧である出力電圧Vmのレベルは正側に上昇する(出力電圧Vmの絶対値が上昇する)。PWM信号のローサイドのパルスが持続する期間が或る一定時間以上続くと、出力電圧Vmは閾値電圧Vtmよりも高くなる(絶対値Vmが絶対値Vtpを越える)。したがって、閾値電圧Vtmに対応する或る一定時間以上、PWM信号のローサイドのパルスが継続すると、コンパレータ31(負側クリップ検出信号発生部)は、ハイサイドの電圧値(2進数で表現すると「1」)を出力する。一方、この状態では、第1コンデンサ24の電位はグラウンドと等しいので、出力点pの出力電圧Vpはグラウンドのレベル(0V)である。   When the input PWM signal is on the low side, the first transistor 23 is turned on and the second transistor 33 is turned off. In this state, the second capacitor 34 of the negative side pulse width measuring unit 30 is charged by the positive power supply voltage supplied from the positive power supply 35. The second capacitor 34 is charged by the positive power source 35 during a period from when the low-side pulse of the PWM signal falls to when the pulse is inverted to the high side. Therefore, during the period in which the low-side pulse of the PWM signal continues, the level of the output voltage Vm that is the voltage across the second capacitor 34 increases to the positive side (the absolute value of the output voltage Vm increases). If the duration of the low-side pulse of the PWM signal continues for a certain time or longer, the output voltage Vm becomes higher than the threshold voltage Vtp (the absolute value Vm exceeds the absolute value Vtp). Therefore, when the low-side pulse of the PWM signal continues for a certain fixed time corresponding to the threshold voltage Vtm, the comparator 31 (negative-side clip detection signal generation unit) causes the high-side voltage value (in binary notation, “1”). )) Is output. On the other hand, in this state, since the potential of the first capacitor 24 is equal to the ground, the output voltage Vp at the output point p is at the ground level (0 V).

スイッチ回路3から出力されるPWM信号のハイ又はローのパルスが「一定時間」以上継続している間、正側クリップ検出信号発生部(コンパレータ)21又は負側クリップ検出信号発生部(コンパレータ)31が「1」を出力するので、オア回路41は前記PWM信号のハイ又はローのパルスが「一定時間」以上継続している間は、クリップ検出パルス信号(2進数で表現すると「1」)をコンプレッサ8に出力する。コンプレッサ8は、クリップ検出部7からクリップ検出パルス信号が入力されている間、カレントゲインを減衰させる制御を行うことで、入力信号のレベルを減少させる。クリップ検出パルス信号のパルス幅が表す時間が長いほど(つまり、スピーカ出力信号のレベルが大きいほど)、コンプレッサ8はカレントゲインを大きく減衰させる。   While the high or low pulse of the PWM signal output from the switch circuit 3 continues for “a certain time” or longer, the positive clip detection signal generator (comparator) 21 or the negative clip detection signal generator (comparator) 31. Outputs “1”, so that the OR circuit 41 outputs the clip detection pulse signal (“1” in binary notation) while the high or low pulse of the PWM signal continues for a certain period of time. Output to the compressor 8. The compressor 8 reduces the level of the input signal by performing control to attenuate the current gain while the clip detection pulse signal is input from the clip detection unit 7. The longer the time represented by the pulse width of the clip detection pulse signal is (that is, the higher the level of the speaker output signal), the more the compressor 8 attenuates the current gain.

また、PWM信号にクリップが発生しない通常の状態では、正側クリップ検出信号発生部(コンパレータ)21に入力される出力電圧Vpが閾値Vtpよりも低下する前に、PWM信号のパルスがハイサイドからローサイドに反転し、また、負側クリップ検出信号発生部(コンパレータ)31に入力される出力電圧Vmの絶対値が閾値Vtmを越える前にローサイドからハイサイドに反転するので、正側クリップ検出信号発生部(コンパレータ)21又は負側クリップ検出信号発生部(コンパレータ)31のいずれの出力もローサイドのままである。したがって、オア回路41は「0」を出力する。   In a normal state where no clipping occurs in the PWM signal, the pulse of the PWM signal starts from the high side before the output voltage Vp input to the positive clip detection signal generation unit (comparator) 21 falls below the threshold value Vtp. Inverts to the low side, and also reverses from the low side to the high side before the absolute value of the output voltage Vm input to the negative side clip detection signal generator (comparator) 31 exceeds the threshold value Vtm. The output of either the unit (comparator) 21 or the negative clip detection signal generation unit (comparator) 31 remains low. Therefore, the OR circuit 41 outputs “0”.

このクリップ検出部7において、クリップ発生を検出する判断基準となる「一定時間」は、コンデンサ24,34が持つ充電時定数と、電源25,35の供給する充電電圧と、閾値電圧Vtp,Vtmの組み合わせで決まる。クリップ発生判断基準の「一定時間」は、スイッチ回路3から出力されるPWM信号のハイサイド、及びローサイドの少なくとも一方がどのくらいの時間持続した場合に、クリップ又はそれに近い状態が発生するのかを判断する指標である。   In the clip detection unit 7, the “certain time” that is a criterion for detecting the occurrence of clip is the charging time constant of the capacitors 24, 34, the charging voltage supplied from the power sources 25, 35, and the threshold voltages Vtp, Vtm. It depends on the combination. The “predetermined time” of the clip generation determination criterion is used to determine how long at least one of the high side and the low side of the PWM signal output from the switch circuit 3 lasts will cause a clip or a state close thereto. It is an indicator.

図1の自励式D級増幅器では、自励発振周波数はスピーカ出力信号(音響信号)の電圧値に依存している。すなわち、自励式D級増幅器に入力された音響信号のレベルの変化によってスイッチ回路3から出力されるPWM信号のデューティーサイクルが変化すると、自励発振周波数も変化する。スピーカ出力信号のレベルが上昇すると自励発振周波数が低下してしまい、該スピーカ出力信号にクリップが発生する状態では、発振周波数はゼロ(直流)に近づいてしまう。つまり、クリップが発生する状態(音響信号のレベルが過大な状態)とは、自励式D級増幅器の入力信号のダイナミックレンジの上限であり、また、別の観点からすれば、自励発振周波数が許容される変動範囲の下限にまで低下している状態である。また、自励式D級増幅器において、入力信号のレベルがゼロのときの自励発振周波数は、数百kHz〜数MHzという高い周波数である。上記より、自励発振周波数の変動範囲が、自励式D級増幅器の入力信号のダイナミックレンジに対応していることが理解できる。   In the self-excited class D amplifier of FIG. 1, the self-excited oscillation frequency depends on the voltage value of the speaker output signal (acoustic signal). That is, when the duty cycle of the PWM signal output from the switch circuit 3 changes due to a change in the level of the acoustic signal input to the self-excited class D amplifier, the self-excited oscillation frequency also changes. When the level of the speaker output signal increases, the self-excited oscillation frequency decreases, and in a state where clipping occurs in the speaker output signal, the oscillation frequency approaches zero (direct current). In other words, the state where clipping occurs (the state where the level of the acoustic signal is excessive) is the upper limit of the dynamic range of the input signal of the self-excited class D amplifier, and from another point of view, the self-excited oscillation frequency is It is in a state where it has fallen to the lower limit of the allowable fluctuation range. In the self-excited class D amplifier, the self-excited oscillation frequency when the input signal level is zero is a high frequency of several hundred kHz to several MHz. From the above, it can be understood that the fluctuation range of the self-excited oscillation frequency corresponds to the dynamic range of the input signal of the self-excited class D amplifier.

この発明のクリップ検出部7は、上記のような特性を持つ自励式D級増幅器において、自励式D級増幅器の入力信号のダイナミックレンジを十分確保できるようクリップ検出部7にクリップ発生判断基準となる閾値(「一定時間」)を設定することを1つの特徴としている。実験の結果、この入力信号のダイナミックレンジを十分確保するという要求を満たすクリップ発生判断基準の閾値には、増幅器に入力された音響信号のレベルがゼロのときの自励発振周波数の周期の10〜30倍程度の時間が適しているということがわかった。ここで、上記条件により規定される自励発振周波数の変動範囲は、前述の通り、自励式D級増幅器の入力信号のダイナミックレンジに対応しており、この条件ならば入力信号のダイナミックレンジを十分確保できる。この条件に従う閾値は25μ秒〜75μ秒である。ダイナミックレンジを大きく取るという観点からすれば、音響信号のレベルがゼロのときの自励発振周波数の周期に対する倍率を上記条件よりも更に大きくとり、前記自励発振周波数の周期の50倍程度の時間をクリップ発生判断基準の閾値として設定することが可能であろう。すなわち、クリップ検出部7においてクリップ発生判断基準となる閾値が、音響信号のレベルがゼロのときの自励発振周波数の周期の10〜50倍の範囲内の所定時間になるように、クリップ検出部7の充電時定数、充電電圧、および閾値電圧の組み合わせが決定される。   In the self-excited class D amplifier having the characteristics as described above, the clip detecting unit 7 of the present invention serves as a clip generation determination criterion for the clip detecting unit 7 so as to ensure a sufficient dynamic range of the input signal of the self-excited class D amplifier. One feature is to set a threshold value (“fixed time”). As a result of the experiment, the threshold of the clip generation criterion satisfying the requirement of sufficiently securing the dynamic range of the input signal is 10 to 10 of the period of the self-excited oscillation frequency when the level of the acoustic signal input to the amplifier is zero. It was found that a time of about 30 times is suitable. Here, as described above, the fluctuation range of the self-excited oscillation frequency defined by the above conditions corresponds to the dynamic range of the input signal of the self-excited class D amplifier. It can be secured. The threshold according to this condition is 25 μs to 75 μs. From the viewpoint of obtaining a large dynamic range, the magnification with respect to the period of the self-excited oscillation frequency when the level of the acoustic signal is zero is set to be larger than the above condition, and the time is about 50 times the period of the self-excited oscillation frequency. May be set as a threshold value for the criterion for determining the occurrence of a clip. In other words, the clip detection unit is configured so that the threshold value used as a criterion for determining the occurrence of clip in the clip detection unit 7 is a predetermined time within a range of 10 to 50 times the period of the self-excited oscillation frequency when the level of the acoustic signal is zero. The combination of the charge time constant of 7, the charge voltage, and the threshold voltage is determined.

ところで、クリップ発生判断基準の閾値を50μ秒より長く設定すると、図1の自励式D級増幅器においては、自励発振周波数の下限が人間の可聴帯域(可聴帯域の上限は概ね15kHz〜20kHz程度)内に降りてきてしまう危険性が生じるという問題がある。この点に鑑みて、よりこの好ましくは、クリップ発生判断基準の閾値は、入力信号のレベルがゼロのときの自励発振周波数の周期の10倍以上、且つ、50μ秒以下の範囲内のいずれかの時間に設定するのがよいといえる。より安全性を高めるには、可聴帯域の上限との間にマージンを確保して、25μ秒〜30μ秒の範囲内の時間を、閾値に設定するのがよい。「一定時間」を30μ秒に設定した場合、自励発振周波数の変動範囲の下限は33kHzとなるので、自励発振周波数の下限が人間の可聴帯域に下がってくる危険性はない。また、この条件であれば、入力信号のレベルがゼロのときの自励発振周波数の周期の10倍以上を確保しているので、入力信号のダイナミックレンジも確保できている。   By the way, if the threshold value for determining the occurrence of clip is set longer than 50 μsec, the lower limit of the self-excited oscillation frequency is the human audible band in the self-excited class D amplifier of FIG. There is a problem in that there is a risk of falling inside. In view of this point, more preferably, the threshold value of the criterion for determining the occurrence of clipping is any value within the range of 10 times or more of the period of the self-excited oscillation frequency when the level of the input signal is zero and 50 μsec or less. It can be said that it is better to set the time. In order to further improve safety, it is preferable to secure a margin between the upper limit of the audible band and set a time within a range of 25 μsec to 30 μsec as a threshold. When the “certain time” is set to 30 μsec, the lower limit of the fluctuation range of the self-excited oscillation frequency is 33 kHz, so there is no risk that the lower limit of the self-excited oscillation frequency falls to the human audible band. Also, under this condition, since the period of the self-excited oscillation frequency when the level of the input signal is zero is secured 10 times or more, the dynamic range of the input signal can be secured.

図3はクリップ検出部7の動作とコンプレッサ8の動作を説明するための波形図である。同図において、aは増幅器から出力される出力信号(アナログ音響信号)、bはスイッチ回路3から出力されるPWM信号、cは第1コンデンサ24の端子間電圧(出力電圧)Vp、dは第2コンデンサ34の端子間電圧(出力電圧)Vm、eはクリップ検出パルス信号(クリップ検出部7の出力信号)である。また、fは増幅器に入力される入力信号(アナログ音響信号)である。bで示すPWM信号は、音響信号(符号a及びf)のレベルが正又は負に大きいほどパルス幅が広くなり、音響信号のレベルがゼロに近いほどパルス幅が密になる。また、図3の波形では、eで示すクリップ検出パルス信号は、ローサイドの立下りパルス(負の電圧値)が、クリップ発生を示す信号(2進数で表現すると「1」)であり、ハイサイドのパルス(正の電圧値)が2進数で表現すると「0」に相当するものである。   FIG. 3 is a waveform diagram for explaining the operation of the clip detection unit 7 and the operation of the compressor 8. In the figure, a is an output signal (analog acoustic signal) output from the amplifier, b is a PWM signal output from the switch circuit 3, c is a voltage (output voltage) Vp between terminals of the first capacitor 24, and d is a first signal. Terminal voltages (output voltages) Vm and e of the two capacitors 34 are clip detection pulse signals (output signals of the clip detection unit 7). Further, f is an input signal (analog acoustic signal) input to the amplifier. The PWM signal indicated by b has a wider pulse width as the level of the acoustic signal (symbols a and f) increases positively or negatively, and becomes narrower as the level of the acoustic signal is closer to zero. In the waveform of FIG. 3, the clip detection pulse signal indicated by e is a signal whose low-side falling pulse (negative voltage value) indicates the occurrence of clipping (in binary notation “1”), and the high-side This pulse (positive voltage value) is represented in binary notation and corresponds to “0”.

図3において、例えば、スピーカ出力信号aの正側のレベルにクリップが生じている箇所(符号42で示す箇所)がある。PWM信号bのハイサイドのパルス幅が広がるにつれて、符号cで示す出力電圧Vpが負側に増加する様子が見て取れる。PWM信号bのハイサイドのパルス幅が前記クリップ発生判断の閾値(「一定時間」)を越えると、出力電圧Vpは閾値電圧Vtpを越えて、eで示すクリップ検出パルス信号の立下りパルス(2進数で表現すると「1」)が出力する。PWM信号bのハイサイドのパルス幅が前記閾値を越えている期間は、クリップ検出パルス信号のローサイドのパルスの出力が持続するので、コンプレッサ8は入力信号fに対するカレントゲインを減衰する制御を行う。この状態からPWM信号bの立ち下りパルスが入ると、出力電圧Vpはゼロになるので、クリップ検出パルス信号eはハイサイドのパルスに反転する。このとき、コンプレッサ8は、該クリップ検出パルス信号eに基づくカレントゲインの減衰制御を停止して、通常のゲイン(ゲインパラメータの値に応じたカレントゲイン)に復帰する制御を行う。   In FIG. 3, for example, there is a location where a clip occurs at the positive level of the speaker output signal a (location indicated by reference numeral 42). As the high-side pulse width of the PWM signal b increases, it can be seen that the output voltage Vp indicated by the symbol c increases to the negative side. When the high-side pulse width of the PWM signal b exceeds the threshold value (“fixed time”) for determining the occurrence of clip, the output voltage Vp exceeds the threshold voltage Vtp, and the falling pulse (2 When expressed in decimal, "1") is output. Since the output of the low-side pulse of the clip detection pulse signal continues during the period in which the high-side pulse width of the PWM signal b exceeds the threshold value, the compressor 8 performs control to attenuate the current gain with respect to the input signal f. When the falling pulse of the PWM signal b enters from this state, the output voltage Vp becomes zero, so that the clip detection pulse signal e is inverted to a high-side pulse. At this time, the compressor 8 stops the current gain attenuation control based on the clip detection pulse signal e and performs control to return to the normal gain (current gain corresponding to the value of the gain parameter).

また、スピーカ出力信号aの負側のレベルにクリップが生じている箇所(例えば、符号43で示す箇所)では、PWM信号bのローサイドのパルス幅が広がるにつれて、符号dで示す出力電圧Vmが正側に増加する。PWM信号bのローサイドのパルス幅が前記「一定時間」を越えると、出力電圧Vmが閾値電圧Vtmを越えて、eで示すクリップ検出パルス信号の立下りパルスが出力する。PWM信号bのローサイドのパルス幅が前記「一定時間」を越えている期間は、クリップ検出パルス信号のローサイドのパルスの出力が持続するので、コンプレッサ8は入力信号fに対するカレントゲインを減衰する制御を行う。この状態からPWM信号bの立ち上がりパルスが入ると、出力電圧Vmはゼロになるので、クリップ検出パルス信号eはハイサイドのパルスに反転する。このとき、コンプレッサ8は、該クリップ検出パルス信号eに基づくカレントゲインの減衰制御を停止して、通常のゲインに復帰する制御を行う。   Further, at a portion where clipping occurs at the negative level of the speaker output signal a (for example, a portion indicated by reference numeral 43), the output voltage Vm indicated by reference sign d increases as the low-side pulse width of the PWM signal b increases. Increase to the side. When the low-side pulse width of the PWM signal b exceeds the “certain time”, the output voltage Vm exceeds the threshold voltage Vtm, and a falling pulse of the clip detection pulse signal indicated by e is output. Since the output of the low-side pulse of the clip detection pulse signal continues during the period when the low-side pulse width of the PWM signal b exceeds the “certain time”, the compressor 8 controls to attenuate the current gain with respect to the input signal f. Do. When the rising pulse of the PWM signal b enters from this state, the output voltage Vm becomes zero, so that the clip detection pulse signal e is inverted to a high-side pulse. At this time, the compressor 8 stops the current gain attenuation control based on the clip detection pulse signal e and performs control to return to the normal gain.

上記のクリップ検出に応じたコンプレッサ8によるカレントゲインの減衰制御の結果、入力信号fのレベルが抑制され、出力段のスピーカ出力信号aのクリップが是正された様子が図3の符号44,45の箇所に現れている。スピーカ出力信号aにクリップが発生しない状態(通常の状態)では、出力電圧Vtp,Vtmのいずれもが閾値電圧Vtp,Vtmを越えないうちに、PWM信号bのパルスが反転するので、クリップ検出パルス信号eはハイサイド(2進数で表現すると「1」)である。   As a result of the current gain attenuation control by the compressor 8 in response to the above clip detection, the level of the input signal f is suppressed and the clip of the speaker output signal a in the output stage is corrected as shown by reference numerals 44 and 45 in FIG. Appears in place. In a state in which clipping does not occur in the speaker output signal a (normal state), the pulse of the PWM signal b is inverted before the output voltages Vtp and Vtm exceed the threshold voltages Vtp and Vtm. The signal e is on the high side (“1” in binary notation).

以上説明したとおり、この実施例のクリップ検出部7によれば、コンデンサ24,34が持つ充電時定数や、電圧比較を行うコンパレータ21,31などからなる簡単な回路構成により、自励式D級増幅器が扱う音響信号のレベルが過大に上昇することによって発生するクリップを検出することができる。クリップ検出部7がクリップ発生を判断するために用いる閾値を、入力信号のレベルがゼロのときの自励発振周波数の周期の10〜50倍の範囲内のいずれかの所定時間に設定することにより、自励式D級増幅器が扱う音響信号のダイナミックレンジを充分に確保することができる。更に、クリップ発生を判断するための閾値を、入力信号のレベルがゼロのときの自励発振周波数の周期の10〜50倍の範囲内のうちの50μ秒以下の値、つまり、自励発振周波数の周期の10倍以上かつ50μ秒以下の値に設定することにより、上記の効果に加えて、音響信号のレベルが過大に上昇したときに、自励発振周波数が可聴帯域にまで下りて来ることを防止することができる。また、図1の自励式D級増幅器の構成によれば、クリップ検出部7に入力するPWM信号の取り出しポイントはスイッチ回路3の出力点(ローパスフィルタ4の直前)である。このように、クリップ検出部7への入力信号を自励式D級増幅器の出力段から取り出す構成は、PWM信号を取り出すことによる自励発振周波数に対する悪影響が少ないという点で好ましい。   As described above, according to the clip detection unit 7 of this embodiment, the self-excited class D amplifier has a simple circuit configuration including the charging time constants of the capacitors 24 and 34 and the comparators 21 and 31 that perform voltage comparison. It is possible to detect a clip that is generated when the level of the acoustic signal handled by is excessively increased. By setting the threshold used by the clip detection unit 7 to determine the occurrence of a clip to any predetermined time within a range of 10 to 50 times the period of the self-excited oscillation frequency when the level of the input signal is zero The dynamic range of the acoustic signal handled by the self-excited class D amplifier can be sufficiently secured. Further, the threshold for determining the occurrence of clipping is a value of 50 μsec or less within a range of 10 to 50 times the period of the self-excited oscillation frequency when the level of the input signal is zero, that is, the self-excited oscillation frequency. In addition to the above effects, the self-oscillation frequency falls to the audible band when the level of the acoustic signal rises excessively, by setting the value to 10 times or more and 50 μsec or less of the period of Can be prevented. Further, according to the configuration of the self-excited class D amplifier of FIG. 1, the extraction point of the PWM signal input to the clip detection unit 7 is the output point of the switch circuit 3 (immediately before the low-pass filter 4). Thus, the configuration in which the input signal to the clip detection unit 7 is extracted from the output stage of the self-excited class D amplifier is preferable in that the adverse effect on the self-excited oscillation frequency due to the extraction of the PWM signal is small.

上記図2においては、クリップ検出部7の正側パルス幅計測部20が負電源25で構成される例を示したが、正側パルス幅計測部20は正電源で構成することもできる。図4は、正側パルス幅計測部20を正電源で構成した場合の構成例である。図4に示す通り、PWM信号の入力端子40とNPN型トランジスタ51のベース端子の間に、ダイオード50が挿入され、該ダイオード50のカソード端子に入力端子40が接続され、また該ダイオード50のアノード端子はグラウンドに接続されるので、トランジスタ51のベース端子にはPWM信号のハイサイドのパルスが入力される。また、トランジスタ51のコレクタ端子は正電源52の電源ラインに接続されており、トランジスタ51のエミッタ端子はグラウンドに接続される。トランジスタ51のコレクタ端子には別のNPN型トランジスタ53のベース端子が接続される。トランジスタ53のコレクタ端子は正電源54の電源ラインに接続され、そのエミッタ端子はグラウンドに接続される。トランジスタ53のコレクタ‐エミッタ間にはコンデンサ55が挿入されており、該コンデンサ55に並列に抵抗R12が接続される。コンパレータ56の正入力端子にはコンデンサ55の端子間電圧に対応する出力電圧Vpが入力され、コンパレータ56の負入力端子には閾値電圧Vtpが入力される。閾値電圧Vtpは所定の正電圧値である。   Although FIG. 2 shows an example in which the positive pulse width measuring unit 20 of the clip detecting unit 7 is configured with the negative power source 25, the positive side pulse width measuring unit 20 may be configured with a positive power source. FIG. 4 shows a configuration example when the positive pulse width measuring unit 20 is configured with a positive power source. As shown in FIG. 4, a diode 50 is inserted between the PWM signal input terminal 40 and the base terminal of the NPN transistor 51, the input terminal 40 is connected to the cathode terminal of the diode 50, and the anode of the diode 50 is also connected. Since the terminal is connected to the ground, the high-side pulse of the PWM signal is input to the base terminal of the transistor 51. The collector terminal of the transistor 51 is connected to the power supply line of the positive power supply 52, and the emitter terminal of the transistor 51 is connected to the ground. The base terminal of another NPN transistor 53 is connected to the collector terminal of the transistor 51. The collector terminal of the transistor 53 is connected to the power supply line of the positive power supply 54, and its emitter terminal is connected to the ground. A capacitor 55 is inserted between the collector and emitter of the transistor 53, and a resistor R12 is connected in parallel with the capacitor 55. The output voltage Vp corresponding to the voltage across the capacitor 55 is input to the positive input terminal of the comparator 56, and the threshold voltage Vtp is input to the negative input terminal of the comparator 56. The threshold voltage Vtp is a predetermined positive voltage value.

図4の構成によれば、PWM信号のハイサイドのパルスが入力されたとき、トランジスタ51がオン状態となる。このとき、正電源52の電流は、トランジスタ51のコレクタ‐エミッタ間に流れ、トランジスタ53のベース端子には流れない。よって、後段のトランジスタ53はオフ状態になる。したがって、トランジスタ53がオフ状態のとき(つまりPWM信号のパルスがハイサイドの期間)、コンデンサ55は正電源54が供給する正電圧により充電され、PWM信号のハイサイドのパルスが閾値電圧Vtpに対応する一定時間以上継続した場合に、コンパレータ56は、正側クリップ発生を検出したことを表すクリップ検出信号に相当するハイサイドの電圧値を出力する。   According to the configuration of FIG. 4, when the high-side pulse of the PWM signal is input, the transistor 51 is turned on. At this time, the current of the positive power supply 52 flows between the collector and the emitter of the transistor 51 and does not flow to the base terminal of the transistor 53. Therefore, the subsequent transistor 53 is turned off. Therefore, when the transistor 53 is in an off state (that is, a period in which the pulse of the PWM signal is high side), the capacitor 55 is charged by the positive voltage supplied from the positive power supply 54, and the high side pulse of the PWM signal corresponds to the threshold voltage Vtp. When the comparator 56 continues for a certain period of time, the comparator 56 outputs a high-side voltage value corresponding to a clip detection signal indicating that the positive side clip occurrence has been detected.

また、上記実施例においては、PWM信号の正負両側(ハイサイドとローサイド)でパルス幅を計測し、正負両側でクリップを検出する構成を示したが、音響信号は定常状態ではハイサイドとローサイドとが対称になっている場合が多いので、ハイサイド、およびローサイドのいずれか一方側だけで、パルス幅を計測してクリップを検出するよう構成してもよい。   In the above embodiment, the pulse width is measured on both the positive and negative sides (high side and low side) of the PWM signal, and the clip is detected on both the positive and negative sides. However, in the steady state, the acoustic signal has a high side and a low side. Are often symmetric, so that the clip may be detected by measuring the pulse width only on either the high side or the low side.

また、上記実施例においては、クリップ検出部7から出力されるクリップ検出パルス信号の1つの利用例として、クリップ検出パルス信号をコンプレッサ8に入力し、該クリップ検出パルス信号に応じてコンプレッサ8が音響信号のレベルを減衰する例を説明したが、クリップ検出パルス信号の利用形態は、上記に限らない。例えば、クリップ検出パルス信号に応じてユーザに対してクリップ発生を知らせるLEDランプをクリップ検出パルス信号に応じて点灯するように構成してもよいし、或いは、別の例としては、自励式D級増幅器をマイコン制御するよう構成し、クリップ検出パルス信号によって通知されたクリップ発生状況を、マイコンが動作ログに記録するよう構成してもよい。   In the above-described embodiment, as one example of using the clip detection pulse signal output from the clip detection unit 7, the clip detection pulse signal is input to the compressor 8, and the compressor 8 generates an acoustic signal according to the clip detection pulse signal. Although an example in which the signal level is attenuated has been described, the usage form of the clip detection pulse signal is not limited to the above. For example, an LED lamp that informs the user of the occurrence of a clip according to the clip detection pulse signal may be lit according to the clip detection pulse signal, or as another example, a self-excited class D The amplifier may be configured to be controlled by a microcomputer, and the clip generation status notified by the clip detection pulse signal may be configured to be recorded in the operation log.

また、この発明のクリップ検出部7を適用する自励式D級増幅器の構成は図1に示す構成に限らず、従来から知られる適宜の構成であってよい。クリップ検出部7を適用する自励式D級増幅器の別の構成例としては、例えば、特開2003−101357に示された構成や、あるいは 特開2003−115730に示された構成や,あるいは特開2005−123949に示された構成などがある。自励式D級増幅器は、基本的には、積分器、コンパレータ、出力段(スイッチ回路)、およびローパスフィルタで構成され、ここに自励するための帰還回路を有するものである。上記実施例に示す自励式D級増幅器の構成では、スイッチ回路3及びローパスフィルタ4が第1帰還回路5に含まれる構成を示したが、自励式D級増幅器の構成は、ローパスフィルタ4、又は出力段(スイッチ回路3)が帰還回路に含まれない場合もある。   Further, the configuration of the self-excited class D amplifier to which the clip detection unit 7 of the present invention is applied is not limited to the configuration shown in FIG. 1, and may be an appropriate configuration conventionally known. As another configuration example of the self-excited class D amplifier to which the clip detection unit 7 is applied, for example, the configuration disclosed in JP-A-2003-101357, the configuration disclosed in JP-A-2003-115730, or There is a configuration shown in 2005-123949. The self-excited class D amplifier basically includes an integrator, a comparator, an output stage (switch circuit), and a low-pass filter, and has a feedback circuit for self-excitation. In the configuration of the self-excited class D amplifier shown in the above embodiment, the configuration in which the switch circuit 3 and the low-pass filter 4 are included in the first feedback circuit 5 is shown, but the configuration of the self-excited class D amplifier is the low-pass filter 4 or The output stage (switch circuit 3) may not be included in the feedback circuit.

なお、上記実施例においては、この発明に係るクリップ検出部7を利用して自励式D級増幅器のクリップ状態の検出を行うことに主眼を置いて説明した。つまり、クリップ検出部7に設定するクリップ発生判断の閾値となる「一定時間」(充電時定数、充電電圧、および閾値電圧)は、増幅器のクリップ又はそれに近い状態を検出すること、及び増幅器の入力信号のダイナミックレンジを確保することを目的として、設定された。しかし、この発明に係るクリップ検出部7は、上記自励式D級増幅器のクリップ状態又はそれに近い状態を検出するために利用されることに限らず、閾値となる「一定時間」を可変することにより、或る出力レベルを閾値(スレッショルド)として動作するリミッター又はコンプレッサ(レベル抑制機能を持つエフェクタ)のスレッショルド検出として使用することもできる。   In the above-described embodiment, the description has been made mainly on the detection of the clip state of the self-excited class D amplifier using the clip detection unit 7 according to the present invention. That is, the “predetermined time” (charging time constant, charging voltage, and threshold voltage), which is a threshold value for determining the occurrence of a clip set in the clip detection unit 7, detects the clip of the amplifier or a state close thereto, and inputs the amplifier It was set for the purpose of ensuring the dynamic range of the signal. However, the clip detection unit 7 according to the present invention is not limited to being used for detecting the clip state of the self-excited class D amplifier or a state close thereto, but by varying the “certain time” as a threshold value. Also, it can be used as a threshold detection of a limiter or compressor (effector having a level suppressing function) that operates with a certain output level as a threshold (threshold).

なお、上記実施例では、クリップ検出パルス信号が出力されたときにコンプレッサ8においてゲイン値を減衰させる制御は、クリップ検出パルス信号に応じてカレントゲインを直接制御するように構成されていたが、カレントゲインを直接制御する代わりに、クリップ検出パルス信号に応じてコンプレッサ8の閾値を制御するように構成してもよい。具体的には、クリップ検出パルス信号がクリップの発生を示している間、所定の第1レートでコンプレッサ8の閾値をスレッショルドパラメータに応じた値から低い値に移動させ、クリップの発生なしを示している間、第1レートより遅い所定の第2レートで閾値をスレッショルドパラメータに応じた値に復帰させるとよい。この閾値の制御でも、クリップを抑制する機能を果たすことができる。   In the above embodiment, the control for attenuating the gain value in the compressor 8 when the clip detection pulse signal is output is configured to directly control the current gain according to the clip detection pulse signal. Instead of directly controlling the gain, the threshold value of the compressor 8 may be controlled according to the clip detection pulse signal. Specifically, while the clip detection pulse signal indicates the occurrence of a clip, the threshold value of the compressor 8 is moved from a value corresponding to the threshold parameter to a lower value at a predetermined first rate to indicate no occurrence of a clip. The threshold value may be returned to a value corresponding to the threshold parameter at a predetermined second rate slower than the first rate. Even with this threshold control, the function of suppressing clipping can be achieved.

この発明の一実施例に係るクリップ検出部を適用した自励式D級増幅器の構成例を示すブロック図。The block diagram which shows the structural example of the self-excited class D amplifier to which the clip detection part which concerns on one Example of this invention is applied. 図1のクリップ検出部の詳細な構成の一例を示すブロック図。The block diagram which shows an example of a detailed structure of the clip detection part of FIG. クリップ検出部の動作を説明するための波形図。The wave form diagram for demonstrating operation | movement of a clip detection part. 図2のクリップ検出部の別の構成例を説明するブロック図。FIG. 3 is a block diagram illustrating another configuration example of the clip detection unit in FIG. 2.

符号の説明Explanation of symbols

1 積分器、2 コンパレータ、3 スイッチ回路、4 ローパスフィルタ、5 第1帰還回路、6 第2帰還回路、7 クリップ検出部、8 コンプレッサ、9 差動アンプ、10 出力端子、20 正側パルス幅計測部、21 正側クリップ検出信号発生部(コンパレータ)、22 ダイオード、23 トランジスタ、24 コンデンサ、25 負電源、30 負側パルス幅計測部、31 負側クリップ検出信号発生部(コンパレータ)、32 ダイオード、33 トランジスタ、34 コンデンサ、35 正電源



4
DESCRIPTION OF SYMBOLS 1 Integrator, 2 Comparator, 3 Switch circuit, 4 Low pass filter, 5 1st feedback circuit, 6 2nd feedback circuit, 7 Clip detection part, 8 Compressor, 9 Differential amplifier, 10 Output terminal, 20 Positive side pulse width measurement 21, positive clip detection signal generator (comparator), 22 diode, 23 transistor, 24 capacitor, 25 negative power supply, 30 negative pulse width measurement unit, 31 negative clip detection signal generator (comparator), 32 diode, 33 transistor, 34 capacitor, 35 positive power supply



Four

Claims (4)

入力信号をパルス幅変調してパルス幅変調信号を生成し、このパルス幅変調信号をスイッチング増幅して出力信号を得る自励式D級増幅器において
前記自励式D級増幅器のいずれかのステージから取り出されたパルス幅変調信号が入力され、該入力されたパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測する計測手段と、
前記計測手段により計測された時間が所定の閾値を超えたときに、クリップの発生を示すクリップ検出信号を発生する発生手段であって、前記所定の閾値が、前記入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の10倍〜50倍の範囲内の所定時間に設定されている発生手段と
前記クリップ検出信号の持続時間長に応じた減衰量にて前記入力信号を減衰させる減衰手段
を備えることを特徴とする自励式D級増幅器
In a self-excited class D amplifier that generates a pulse width modulation signal by performing pulse width modulation on an input signal and obtains an output signal by switching amplification of the pulse width modulation signal .
The pulse width modulation signal extracted from one of the stages of the self-excited class D amplifier is input, and the time until the input pulse width modulation signal is inverted from at least one of the high side and the low side to the other is determined. Measuring means for measuring;
When the time measured by the measuring unit exceeds a predetermined threshold, the generating unit generates a clip detection signal indicating the occurrence of a clip, and the predetermined threshold is zero when the level of the input signal is zero and generating means is set to a predetermined time of said pulse width within the self-oscillating range 10 times to 50 times the period of the frequency modulated signals,
A self-excited class D amplifier comprising attenuation means for attenuating the input signal by an attenuation amount corresponding to the duration of the clip detection signal .
前記発生手段において、前記所定の閾値は、入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の10倍以上であり、且つ、50μ秒以下の所定時間に設定されることを特徴とする請求項1に記載の自励式D級増幅器 In the generating means, the predetermined threshold value is set to a predetermined time which is not less than 10 times the period of the self-excited oscillation frequency of the pulse width modulation signal when the level of the input signal is zero and is not more than 50 μsec. The self-excited class D amplifier according to claim 1 . 前記計測手段は、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまで期間、所定の充電電圧で充電されるコンデンサを含み、該コンデンサの端子間電圧を出力する計測手段であって、
前記発生手段は、前記計測手段の出力電圧と、前記所定の閾値に対応する閾値電圧を比較するコンパレータを含み、該比較結果に基づき前記クリップ検出信号を発生する発生手段であることを特徴とする請求項1又は2に記載の自励式D級増幅器
The measuring means includes a capacitor charged with a predetermined charging voltage for a period until the pulse width modulation signal is inverted from at least one of the high side and the low side to the other, and outputs a voltage between terminals of the capacitor Because
The generating unit includes a comparator that compares an output voltage of the measuring unit and a threshold voltage corresponding to the predetermined threshold, and is a generating unit that generates the clip detection signal based on the comparison result. The self-excited class D amplifier according to claim 1 or 2 .
前記スイッチング増幅の後段から、前記パルス幅変調信号を取り出すことを特徴とする請求項1乃至3のいずれかに記載の自励式D級増幅器 Self-excited class D amplifier according to any one of claims 1 to 3, characterized in that from a subsequent stage of the switching amplifier, takes out a pre-Symbol pulse width modulated signal.
JP2008081390A 2008-03-26 2008-03-26 Self-excited class D amplifier Expired - Fee Related JP5266830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008081390A JP5266830B2 (en) 2008-03-26 2008-03-26 Self-excited class D amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008081390A JP5266830B2 (en) 2008-03-26 2008-03-26 Self-excited class D amplifier

Publications (2)

Publication Number Publication Date
JP2009239504A JP2009239504A (en) 2009-10-15
JP5266830B2 true JP5266830B2 (en) 2013-08-21

Family

ID=41252953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008081390A Expired - Fee Related JP5266830B2 (en) 2008-03-26 2008-03-26 Self-excited class D amplifier

Country Status (1)

Country Link
JP (1) JP5266830B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10298188B2 (en) 2017-02-21 2019-05-21 Kabushiki Kaisha Toshiba Class-D amplifier
US10911010B2 (en) 2019-03-18 2021-02-02 Kabushiki Kaisha Toshiba Class-D amplifier and sound system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7332557B2 (en) * 2020-09-11 2023-08-23 株式会社東芝 Clip detection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052708B2 (en) * 1998-01-23 2008-02-27 アンリツ株式会社 DSP type receiver
US6229389B1 (en) * 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
JP3922182B2 (en) * 2002-12-27 2007-05-30 ヤマハ株式会社 Amplifier circuit
WO2004086616A2 (en) * 2003-03-21 2004-10-07 D2Audio Corporation Clip detection in pwm amplifier
JP4618017B2 (en) * 2004-07-02 2011-01-26 ヤマハ株式会社 Clip suppression circuit for pulse width modulation amplifier
JP4770292B2 (en) * 2004-07-02 2011-09-14 ヤマハ株式会社 Pulse width modulation amplifier
EP1875602A1 (en) * 2005-04-15 2008-01-09 Koninklijke Philips Electronics N.V. Class-d amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10298188B2 (en) 2017-02-21 2019-05-21 Kabushiki Kaisha Toshiba Class-D amplifier
US10911010B2 (en) 2019-03-18 2021-02-02 Kabushiki Kaisha Toshiba Class-D amplifier and sound system

Also Published As

Publication number Publication date
JP2009239504A (en) 2009-10-15

Similar Documents

Publication Publication Date Title
KR101120492B1 (en) Class-d amplifier
KR100805437B1 (en) Class d amplifier
JP5423748B2 (en) Abnormality detection device for speaker circuit for generating vehicle operation notification sound
KR100858751B1 (en) Low noise audio amplifier
TW200511700A (en) Switching power supply
KR920009061A (en) Output level control circuit of high frequency power amplifier
TW201312931A (en) Amplification systems and methods with noise reductions
JP2011066558A (en) Class-d amplifier
JP5228840B2 (en) amplifier
JP4492640B2 (en) amplifier
JP2011091642A (en) Overcurrent detection circuit and signal amplifier
JP5266830B2 (en) Self-excited class D amplifier
US20040222845A1 (en) Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
JP2009060466A (en) Class-d amplifier
JP2009200551A (en) Class d power amplification device
JP2008306269A (en) Power amplifying circuit
JP2007124625A (en) Class-d amplifier
KR950002198A (en) Power and amplification circuits and hybrid integrated circuit devices
JP2006050589A (en) Clip suppression circuit for pulse width modulation amplifier
JP4983412B2 (en) Power amplifier circuit
JP2011211389A (en) Amplifier circuit and clip detection method of amplifier circuit
JP2004180294A (en) Power amplifier
JP3811030B2 (en) Digital amplifier
JP5263217B2 (en) amplifier
JP2016178560A (en) Power amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees