JP5264770B2 - 異なる通信標準間のハンドオフのシステムおよび方法 - Google Patents

Description

関連出願
本願は、Ｌｏｗ−Ｐｏｗｅｒ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｆｏｒ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ Ｏｆ Ｄｉｓｔｉｎｃｔ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｓ（個別通信標準の同時実施用アーキテクチャ）の低電力を対象とする米国特許出願公告第２００６／００１０２７２号（２００６年１月１２日）として公開された、本願の出願人に譲渡された、Ｄｏｒｏｎ ＳｏｌｏｍｏｎおよびＧｉｌａｄ Ｇａｒｏｎの名前の下で２００５年３月３日に出願された米国特許出願第１１／０７１３４０号の部分継続出願である。

本開示は、無線通信に関し、より具体的には、処理される信号がある通信標準から別の通信標準に変更される時のハンドオフのシステムおよび方法に関する。

異なる通信プロトコルまたは標準を使用する異種無線ネットワークの異なるセットの可用性の出現は、ユニバーサルシームレスアクセスという問題を提示する。シームレスモビリティに関する主要な課題の１つは、信頼できる垂直（システム間）ハンドオフ方式の可用性である。効率的なハンドオフ方式は、サービスの品質を高め、完全なモビリティを提供する。

この問題は、多数の異なる無線テクノロジの統合を可能にする第４世代（４Ｇ）の無線通信の導入に伴って特に深刻になる。Ｑ．Ｚｈａｎｇ他、「Ｅｆｆｉｃｉｅｎｔ ｍｏｂｉｌｉｔｙ ｍａｎａｇｅｍｅｎｔ ｆｏｒ ｖｅｒｔｉｃａｌ ｈａｎｄｏｆｆ ｂｅｔｗｅｅｎ ＷＷＡＮ ａｎｄ ＷＬＡＮ（ＷＷＡＮとＷＬＡＮ間の垂直ハンドオフ用の有効移動度管理）」、ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎｅ、ｖｏｌ．４１、ｎｏ．１１、２００３年、１０２〜１０８頁。４Ｇでのシステム要件は、滑らかですばやいシームレスハンドオフを仮定する。

異種ネットワークが存在する場合に、各モバイル端末は、少なくとも１つのネットワークアクセスポイントの範囲内（セル内）にある。セルは、一般に、互いに関してオーバーレイされ、モバイルホストが、どのネットワークのどの基地局にアクセスしなければならないのかを判断することが、主要な問題である。本開示は、垂直ハンドオフのみ、たとえば、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１）基地局からオーバーレイされたセルラネットワークへの信号送信のチェンジオーバのみを考慮する。

セルラ遠隔通信では、用語「ハンドオフ」は、進行中の呼またはデータセッションを、コアネットワークに接続されたあるチャネルから別のチャネルに転送するプロセスを指す。主な要件は、それがサービスの中断につながってはならないことである。２タイプのハンドオフすなわち、水平および垂直がある。水平ハンドオフは、サービスが、同一のプロトコルを使用する２つの基地局の間で転送される。この場合に、使用されるモデムの構造およびパラメータを変更する必要はない。しかし、垂直ハンドオフでは、異なる通信標準を使用する別個のネットワークの間、たとえばＧＳＭとＷＬＡＮとの間の転送がある。この後者の場合に、転送の達成時に、完全に異なるプロトコルおよびモデムをアクティブ化しなければならない。

ハンドオフは、ハードまたはソフトとすることができる。ハードハンドオフを用いると、モバイル端末は、所与の時に１つの基地局のみとの接続を維持することを許可される。ハードハンドオフとは対照的に、ソフトハンドオフを用いると、モバイル端末は、少なくとも２つの基地局とのラジオ接続を同時に維持する。ソフトハンドオフは、ある基地局から別の基地局への送信の転送に関するより滑らかな管理形態を提供するが、ハードハンドオフは、垂直ハンドオフにおいてより一般的である。

２タイプの垂直ハンドオフすなわちアップワード（上向き）およびダウンワード（下向き）がある。アップワード垂直ハンドオフは、より少ない帯域幅を有するオーバーレイへのローミングであり、ダウンワード垂直ハンドオフは、より多い帯域幅を有するオーバーレイへのローミングである。たとえば、Ｎ．Ｎａｓｓｅｒ、Ａ．Ｈａｓｓｗａ、Ｈ．Ｈａｓｓａｎｅｉｎ、「Ｈａｎｄｏｆｆｓ ｉｎ ｆｏｕｒｔｈ ｇｅｎｅｒａｔｉｏｎ ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｎｅｔｗｏｒｋｓ(ハンドオフ第４世代ヘトロジニアスネットワーク）」、ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｍａｇａｚｉｎｅ、２００６年１０月、９６〜１３４頁を参照されたい。ダウンワード垂直ハンドオフは、モバイルデバイスが上側オーバーレイに接続されたままになることができるので、時間限界は少ない。

シームレス垂直ハンドオフについて、短い遅延および最小限のパケット消失が重要である。Ｊ．ＭｃＮａｉｒおよびＦ．Ｚｈｕ、「Ｖｅｒｔｉｃａｌ ｈａｎｄｏｆｆｓ ｉｎ ｆｏｕｒｔｈ−ｇｅｎｅｒａｔｉｏｎ ｍｕｌｔｉ−ｎｅｔｗｏｒｋ ｅｎｖｉｒｏｎｍｅｎｔｓ（第４世代マルチネットワーク環境における垂直ハンドオフ）」、ＩＥＥＥ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ｖｏｌ．１１、ｎｏ．３、２００４年、８〜１５頁。これは、垂直ハンドオフおよび接続保守に関するネットワーク条件を考慮に入れることによって達成することができる。Ｃ．Ｇｕｏ他、「Ａ ｓｅａｍｌｅｓｓ ａｎｄ ｐｒｏａｃｔｉｖｅ ｅｎｄ−ｔｏ−ｅｎｄ ｍｏｂｉｌｉｔｙ ｓｏｌｕｔｉｏｎ ｆｏｒ ｒｏａｍｉｎｇ ａｃｒｏｓｓ ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｗｉｒｅｌｅｓｓ ｎｅｔｗｏｒｋｓ（ヘトロジニアス無線ネットワークをわたってローミングするためのシームレスおよび先見性のエンドツウーエンド移動度解法）」、ＩＥＥＥ ＪＳＡＣ、ｖｏｌ．２２、ｎｏ．５、２００４年、８３４〜８４８頁。

ハンドオフ手順の信頼性およびハンドオフの試みの回数の最小化（電力節約）の要件は、目標ネットワークが疑いなくよい受信−送信条件を示す時の条件の下でのみのその実現ながる。Ｎ．ＮａｓｓｅｒおよびＨ．Ｈａｓｓａｎｅｉｎ、「Ｒａｄｉｏ ｒｅｓｏｕｒｃｅ ｍａｎａｇｅｍｅｎｔ ａｌｇｏｒｉｔｈｍｓ ｉｎ ｗｉｒｅｌｅｓｓ ｃｅｌｌｕｌａｒ ｎｅｔｗｏｒｋｓ（ワイヤレスセルラーネットワークにおける無線資源管理アルゴリズム）」、Ｈａｎｄｂｏｏｋ ｏｆ Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｎｅｔｗｏｒｋｉｎｇ ａｎｄ Ｍｏｂｉｌｅ Ｃｏｍｐｕｔｉｎｇ（ワイヤレスネットワーキングおよび移動コンピューティング）、Ａ．Ｂｏｕｋｅｒｃｈ編、Ｃｈ．１８、Ｃｈａｐｍａｎｎ Ｈａｌｌ、ＣＲＣ Ｐｒｅｓｓ、４１５〜４４７頁。正しい条件が存在する時に、通常はハンドオフ判断ステップ、無線リンク転送ステップ、およびチャネル割当てステップを含むハンドオフプロセスが、発生する。Ｉ．Ｆ．Ａｋｙｉｌｄｉｚ他、「Ｍｏｂｉｌｉｔｙ ｍａｎａｇｅｍｅｎｔ ｉｎ ｎｅｘｔ−ｇｅｎｅｒａｔｉｏｎ ｗｉｒｅｌｅｓｓ ｓｙｓｔｅｍｓ（次世代ワイヤレスシステムの移動度管理）」、Ｐｒｏｃ．ＩＥＥＥ、ｖｏｌ．８７、ｎｏ．８、１９９９年、１３４７〜１３８４頁。さらに、信号強度およびチャネル可用性は、ハンドオフを行うべきかどうかに対する影響を有する唯一の要因ではない。他の特性は、サービス品質、サービスのコスト、セキュリティ、電力要件などである。Ｆ．ＺｈｕおよびＪ．ＭｃＮａｉｒ、「Ｏｐｔｉｍｉｚａｔｉｏｎｓ ｆｏｒ ｖｅｒｔｉｃａｌ ｈａｎｄｏｆｆ ｄｅｃｉｓｉｏｎ ａｌｇｏｒｉｔｈｍｓ（垂直ハンドオフ決定アルゴリズム用の最適化）」、Ｐｒｏｃ．ＩＥＥＥ ＷＣＮＣ、２００４年、８６７〜８７２頁。垂直ハンドオフの分析のための数学的フレームワークが、Ａ．Ｈａｔａｍｉ他、「Ａｎａｌｙｔｉｃａｌ ｆｒａｍｅｗｏｒｋ ｆｏｒ ｈａｎｄｏｆｆ ｉｎ ｎｏｎ−ｈｏｍｏｇｅｎｅｏｕｓ ｍｏｂｉｌｅ ｄａｔａ ｎｅｔｗｏｒｋｓ（非均質移動データネットワークにおけるハンドオフ用の解析フレームワーク）」、Ｐｒｏｃ、ＰＩＭＲＣ’９９、大阪、日本、１９９９年、７６０〜７６４頁で提示された。

垂直ハンドオフを実現する標準的な形は、対処される標準ごとに１つの２つ（または３つ以上）の独立モデムと、必要な時にモデムの間の切替を実現する、ハンドオフに関する判断を行うように構成されたブロックとを含むシステムを使用することによる。ハンドオフ中に、あるプロトコルから別のプロトコルへのシームレスな中断されない転送を保証するために、通常は、それぞれがそれ自体の標準をサポートする、両方のモデムが働くタイムインターバルがある。

しかし、コストおよび複雑さを減らす継続的な必要のゆえに、再構成可能なモデムの使用への関心が高まってきた。これらのデバイスは、最も消費的な標準を実現するためのハードウェア要件をわずかに超える複雑さを有しながら、複数の標準の各実現のための同一のハードウェアの再構成を可能にする。そのようなモデムでは、同一のハードウェアが、複数の異なるアルゴリズム、あるいは、処理される数のサイズ、反復の回数、その他などの基本的パラメータに関する複数の可能性を伴うアルゴリズムの実施に向けられる。

本発明の一態様によれば、少なくとも２つの通信プロトコルのうちのいずれか１つに従って符号化された信号を処理する際に使用される集積チップが提供される。このチップは、異なる構成に選択的に配置され得る再構成可能アーキテクチャであって、少なくとも１つの構成が、所定の複雑さを有する各プロトコルの機能性を実現するために各各プロトコルに対応し、中間構成が、第１のプロトコルと第２のプロトコルとの間のハンドオフを実現する、再構成可能なアーキテクチャを含む。中間構成は、ハンドオフ中に第１のプロトコルと第２のプロトコルとの両方の基本的機能性を同時に実現するように配置され、プロトコルのうちの少なくとも１つの実現は、プロトコルのうちの他のプロトコルを別々に実現することに関連する対応する所定の複雑さより少ない複雑さを有する。

本発明のもう１つの態様によれば、それぞれが一連のアルゴリズムによって定義される少なくとも２つの通信プロトコルのうちのいずれか１つに従って符号化された信号を処理する際に使用される無線通信デバイスが提供される。このデバイスは、複数の通信プロトコルのいずれかに従って符号化された信号を受信しまたは送信するアンテナと、アンテナによって受信されまたは送信される信号を処理するベースバンドプロセッサと、コンフィグウェアとを含む。コンフィグウェアは、異なる構成に選択的に配置され得る再構成可能アーキテクチャであって、少なくとも１つの構成が、所定の複雑さを有する各プロトコルの機能性を実現するために各各プロトコルに対応し、中間構成が、第１のプロトコルと第２のプロトコルとの間のハンドオフを実現するためのものである、再構成可能アーキテクチャを含み、中間構成は、ハンドオフ中に第１のプロトコルと第２のプロトコルとの両方の基本機能性を同時に実現するために配置され、プロトコルのうちの少なくとも１つの実現は、プロトコルのうちの他のプロトコルを別々に実現することに関連する対応する所定の複雑さより少ない複雑さを有する。

本発明のもう１つの態様によれば、それぞれが一連のアルゴリズムによって定義される複数の通信プロトコルのうちのいずれか１つに従って符号化された信号を処理する際に使用されるアーキテクチャを有する集積チップを製造する方法であって、別々の異なる構成に選択的に配置され得る再構成可能アーキテクチャであって、少なくとも１つの構成が、所定の複雑さを有する各プロトコルの機能性を実現するために各各プロトコルに対応し、中間構成が、１つのプロトコルと第２のプロトコルとの間のハンドオフを実現し、中間構成が、ハンドオフ中にプロトコルのうちの上記１つと第２との両方の機能性を同時に実現するように配置され、少なくとも１つが、少なくとも１つのプロトコルを別々に実現することに関連する対応する所定の複雑さより少ない複雑さを有する、再構成可能なアーキテクチャを含むためにコンフィグウェアを作成するステップを含む方法が提供される。

添付図面を参照するが、添付図面では、同一の符号を有する要素が、複数の図面を通じて類似する要素を表す。

あるプロトコルに従って受信された信号と第２のプロトコルに従って受信された信号との間のハンドオフ中の区分を示す集積チップアーキテクチャを示す一連のブロック図である。 開示される技法に従って設計された集積チップアーキテクチャを示すブロック図である。 開示される技法に従って設計されたチップアーキテクチャのメガファンクションブロックおよび相互接続ブロックを示すブロック図である。

次に、モバイルエージェントが他の局（１つまたは複数）との本質的アルゴリズムタスクを実現する（ソフトハンドオフのように）間に、情報送信が基地局のうちの１つのみを用いて維持される（ハードハンドオフのように）時の、垂直ハンドオフを提供するように構成された再構成可能モデムのモデルを説明する。垂直ハンドオフに関する決定は、自発的または変化する受信−送信条件によって指示することができる。Ｌ．−Ｊ．Ｃｈｅｎ他、「Ａ ｓｍａｒｔ ｄｅｃｉｓｉｏｎ ｍｏｄｅｌ ｆｏｒ ｖｅｒｔｉｃａｌ ｈａｎｄｏｆｆ（垂直ハンドオフ用のスマート決定モデル）」、Ｐｒｏｃ．４^ｔｈ ＡＮＷＩＲＥ Ｉｎｔ’ｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｗｉｒｅｌｅｓｓ Ｉｎｔｅｒｎｅｔ ａｎｄ Ｒｅｃｏｎｆｉｇｕｒａｂｉｌｉｔｙ、Ａｔｈｅｎｓ、Ｇｒｅｅｃｅ、２００４年。

本発明の一態様によれば、再構成可能なモデムが設計され、その結果、２つの標準の間のハンドオフ。モデムは、別々の異なる構成に選択的に構成され得る再構成可能アーキテクチャを含み、少なくとも１つの構成は、所定の複雑さを有する各標準の機能性を実現するために各標準に対応し、中間構成は、１つの標準と別の標準との間のハンドオフを実現する。ハンドオフ中に、中間構成は、第１と第２とのプロトコルまたは標準の両方の機能性を実現することができ、この第１および第２のプロトコルまたは標準のうちの少なくとも１つは、その少なくとも１つの標準に関連する対応する所定の複雑さより少ない複雑さを有する。そのような再構成可能アーキテクチャは、その２つの標準の間のハンドオフ中の各標準の性能の可能な低下を伴う２つの標準の並列独立実現を可能にする。本明細書で使用される用語「複雑さ」は、特定の標準に関連するアルゴリズムのタスクの総数を実現するのに必要な資源の量を意味し、たとえば、ＭＩＰＳ（百万命令毎秒）によって表すことができるが、この用語が、ＭＩＰＳに限定されてはならない。他の尺度は、電力消費およびサイズを含むが、この２つの尺度は、おおむねＭＩＰＳに比例する。

通常、ハンドオフを、次の方法で実現することができる。ハンドオフの前に、モデムは、一特定の標準のサポートに対応するモードに構成される。異なる標準への転送の判断が行われる時には必ず、モデムは、おそらくは性能特性の損失を伴って、両方の標準をサポートすることができる中間状態に再構成される。

モデムの中間状態に関連する性能損失は、たとえば、送信ビットレートの減少、エラー弾力性の減少、アルゴリズムの性能の低下、ネットワークインフラストラクチャの機能に関連するあるタスクの実現の拒否（検索、予歪など）などでそれ自体を表すことができる。そのような性能損失を、片側だけでまたは基地局と協力して引き受けることができる。

実現でき、その間でのハンドオフを任意の２つの間で行うことができる標準の例は、ＰＡＮ−ＬＡＮ−ＭＡＮネットワークに関連する任意のプロトコルである（たとえば、標準ＩＥＥＥ ８０２．１１、８０２．１５、８０２．１６、８０２．２０、ＧＳＭ、ＥＤＧＥ、ＵＭＴＳ、ＤＶＢ、および他）。

前述を達成するための再構成可能なモデムの実現の例を、図１に示す。２つの既存の標準（ＡおよびＢ）があり、各標準実現が、各異なるモデムアーキテクチャすなわちモデムＡおよびモデムＢを必要とすると仮定する。単一の標準実現のフルモードで、対応する通信標準の実現のために、モデムＡは２００Ｍｉｐｓを使用し、モデムＢは１００Ｍｉｐｓを使用する。ハンドオフ中に、モデムＡの標準は、２２０Ｍｉｐｓを必要とする可能性があり、標準Ｂは、性能損失を避けるために１２０Ｍｉｐｓを必要とする可能性がある。中間ステージとして再構成されたモデムＣは、モデムＡまたはＢのいずれよりも複雑であるが、その複雑さは、モデムＡおよびＢの複雑さの合計より本質的に少ない。ハンドオフ中の標準２モデム解決策では、両方のモデムＡとＢとが働く。提案される解決策では、モデムＣは、中間ステージとして再構成され、その結果、標準ＡとＢとの両方を同時に実現するようになり、各標準は、わずかに劣化した性能を有し、標準Ａの実施に１４０Ｍｉｐｓ、標準Ｂの実施に８０Ｍｉｐｓを消費し、これは、合計して、再構成可能なモデムＣで当初に仮定される２２０Ｍｉｐｓになる。

再構成を示すために、再構成可能なモデムのうちで畳み込み符号の復号に関連する部分を検討されたい。同一のビタビ復号器、たとえばＫ＝７を有する畳み込み符号が、両方の標準の復号に必要であると仮定する。標準のうちの１つのみの使用中に、ビタビ復号器のパラメータを、たとえば、ソフトビットの個数＝６、トレースバックのサイズ＝３Ｋビットになるようにセットすることができる。ハンドオフ中に、同一のハードウェアを使用して２つの復号器を実現する必要がある。これは、たとえば減少状態復号、シーケンシャル復号アルゴリズムなどを使用して、ソフトビットの数（たとえば、３および３）、たとえばトレースバックのサイズ（たとえば、３および３Ｋビット）を減らすことによって行うことができる。

上で説明したハンドオフの再構成可能アーキテクチャの例が、すべてが本願の譲受人に譲渡され、参照によって本明細書に組み込まれている、Ｄｏｒｏｎ ＳｏｌｏｍｏｎおよびＧｉｌａｄ Ｇａｒｏｎによって発明された、ａ Ｌｏｗ−Ｐｏｗｅｒ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｆｏｒ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ Ｏｆ Ｄｉｓｔｉｎｃｔ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｓ（個別通信標準の同時実現用の低電力再構成アーキテクチャ）を対象とする米国特許出願公告第２００６／００１０２７２号（２００６年１月１２日）、Ｄｏｒｏｎ ＳｏｌｏｍｏｎおよびＧｉｌａｄ Ｇａｒｏｎによって発明されたＡ Ｍｅｔｈｏｄ ｏｆ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｉｍｐｌｅｍｅｎｔｉｎｇ Ｆａｓｔ Ｏｒｔｈｏｇｏｎａｌ Ｔｒａｎｓｆｏｒｍｓ ｏｆ Ｖａｒｉａｂｌｅ Ｓｉｚｅ（可変大きさの高速直交変換用の方法および装置）を対象とする米国特許出願公告第２００６／００１０１８８号、ならびにＤｏｒｏｎ ＳｏｌｏｍｏｎおよびＧｉｌａｄ Ｇａｒｏｎによって発明されたＡ Ｍｅｔｈｏｄ Ｏｆ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ｉｍｐｌｅｍｅｎｔｉｎｇ Ａ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｔｒｅｌｌｉｓ−Ｔｙｐｅ Ｄｅｃｏｄｉｎｇ（再構成可能トレリス型デコーディングを実現する方法および装置）を対象とする米国出願特許公告第２００６／００４８０３７号（２００６年３月２日）に記載されている。

米国特許出願公告第２００６／００１０２７２号（２００６年１月１２日）は、それぞれが一連のアルゴリズムによって定義される複数の通信プロトコルのいずれかに従って符号化された信号を処理するのに使用されるチップアーキテクチャを説明する。このチップアーキテクチャは、それぞれが通信プロトコルの各物理層を実現するのに必要な異なるアルゴリズムを実現するのに使用される再利用可能な再構成可能機能ブロックの形である複数のメガファンクションと、プロトコルのそれぞれを用いて符号化された信号を処理するために必要なメガファンクションを相互接続するために制御信号を選択するために応答するように構成された複数のスイッチとを含む。好ましくは、同一のメガファンクションのうちの少なくともいくつかが、複数のプロトコルのアルゴリズムと共に使用される。

したがって、本発明の一態様によるハンドオフを提供するシステムの１つの好ましい実施形態は、それぞれが、２つの異なるプロトコルの間のハンドオフの前、その間、およびその後に通信プロトコルの各物理層を実現するのに必要な異なるアルゴリズムを実現するのに使用される再利用可能な再構成可能機能ブロックの形である、必要なメガファンクションを提供するために、米国特許出願公告第２００６／００１０２７２号（２００６年１月１２日）の教示を使用する集積チップアーキテクチャを含む。

’２７２出願に記載されているように、いくつかの信号処理アプリケーションについて、特に各種の既知の通信プロトコルに従う信号の実行について、代替手法は、通常、高い度合の並列性を示すことができ、実行時間およびエネルギの大きい部分の責任を負う計算の少数の通常のカーネルによって支配される。これらのアプリケーションについて、潜在的に、共通の特徴を用いるアプリケーションの所与のクラスまたはドメインの支配的計算カーネルを最小限のエネルギオーバーヘッドを伴う専用の最適化された処理要素上で実行することによって、重大な電力節約を達成することができる。はるかにより大きい最適化された処理ドメインに結合されるこれらのドメインアプリケーションを、以下では、「メガファンクション」と呼ぶ。

用語「メガファンクション」は、電子設計自動化（ＥＤＡ）で、より大きい電子設計に挿入され、一緒に接続され、特定のソフトウェアプログラム設計をもたらす「プラグイン」または「既製機能ブロック」を指定するのに使用されてきた。結果のソフトウェアプログラム設計は、コンパイルされた形で設計の他のコンポーネントと一体化された既製機能ブロックを含む。この設計を使用して、たとえばプログラム可能論理デバイスをプログラムするか、ＡＳＩＣをレイアウトすることができる。そのような事前定義の既製機能ブロックは、ＥＤＡ産業で各種の名前を与えられる。例は、メガファンクション、コア、マクロ機能、および類似物を含む。米国特許第６４０１２３０号を参照されたい。対照的に、本開示では、用語「メガファンクション」は、コンフィグウェアとして作成され、複数の通信プロトコルのいずれかの物理層の実施に必要な異なる（パラメータおよび性質において）アルゴリズムを実現するために適応的に再構成され得る、再利用可能機能ブロックを記述するのに使用される。その結果、プロトコルのいずれかに従って処理される信号を、同一のシステムアーキテクチャを用いて処理することができる。本開示のメガファンクションは、すべてのパラメータが１回だけ永久に固定されるソフトウェアプログラム設計では使用されない。本開示では、メガファンクション（ならびにアーキテクチャの他の機能ブロック）、メガファンクション（および他の機能ブロック）の間およびその中の相互接続、ならびに必要な場合に１つまたは複数のメガファンクションのパラメータを、特定の通信プロトコルの関数として再構成することができる。

その結果は、当該のドメイン内の各種のアルゴリズムを処理する柔軟性を維持しながら、より高いレベルのエネルギ効率を達成するために汎用プログラマブルデバイスの柔軟性をトレードオフすることをその設計が伴うドメイン固有プロセッサである。他のプロセッサは、この手法に基づくＢｅｒｋｅｌｅｙ Ｐｌｅｉａｄｅｓアーキテクチャ（たとえば、Ａ．ＡｂｎｏｕｓおよびＪ．Ｒａｂａｅｙ、「Ｕｌｔｒａ−Ｌｏｗ−Ｐｏｗｅｒ Ｄｏｍａｉｎ−Ｓｐｅｃｉｆｉｃ Ｍｕｌｔｉｍｅｄｉａ Ｐｒｏｃｅｓｓｏｒｓ（超低電力領域特定マルチメディアプロセッサ）」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ ＶＬＳＩ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｗｏｒｋｓｈｏｐ、Ｓａｎ Ｆｒａｎｃｉｓｃｏ、１９９６年１０月を参照されたい）などのハードウェア内の実施されるドメインという基本的なアイデアを調査するために設計されるが、機能のより小さい粒度を伴い、より非効率的である。

ハンドオフをもたらすための再構成可能チップアーキテクチャ要件に従うように作られた集積チップの実施形態を、図２および３に示す。チップアーキテクチャ要件は、次の基本的な機能コンポーネントを含む。

ＣＰＵ１０は、好ましくは、（ａ）デバイスのコンフィグウェア部分すなわち、ネットバス１２、Ｉ／Ｏブロック１４、ＲＡＭブロック１６、メガファンクションブロック（１つまたは複数）１８、相互接続ブロック２０、フラッシュメモリブロック２２、およびクロック２４を制御することと、（ｂ）チップによって処理される信号のプロトコルに依存して、メガファンクションブロック（１つまたは複数）１８ならびにバス１２、Ｉ／Ｏブロック１４、ＲＡＭブロック１６、相互接続ブロック２０、フラッシュメモリブロック２２、およびクロック２４の構成を固定することとに必要な比較的小さいコンピュータ処理ユニットである。ＣＰＵ１０は、些細で単純な割当てまたはタスクを計算すること、メガファンクションおよびＩ／Ｏブロックを相互接続するのに使用されるバスを構成することによっても助けることができる。

ネットバス１２は、プロトコルに依存して再構成可能である。Ｉ／Ｏブロック１４は、好ましくは、チップを外部の世界に接続する構成可能なＩ／Ｏブロックである。そのタスクは、ＤＳＰアルゴリズムの「コンパイルされたソフトウェア」を受け取ること、入力データを受け取ること、出力の処理されたデータを配送することを含む。ＲＡＭ１６は、好ましくは、「コンパイルされたソフトウェア命令」を格納し、データをキャッシングし、バッファリングするように構成されたランダムアクセスメモリである。メガファンクションブロック１８は、好ましくは、複数のアプリケーションすなわち並外れた効率を有する１つの機能としてＤＳＰ機能の各ドメインを計算することによって処理されるプロトコルの主要なＤＳＰ機能を含むように構成される。相互接続ブロック２０は、好ましくは、再構成可能ネットバスを作るように構成されたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含み、このネットバスは、ＣＰＵ１０、Ｉ／Ｏブロック１４、ＲＡＭ１６、メガファンクションブロック１８、フラッシュメモリ２２、およびクロック２４を含むチップの全コンポーネントを接続する。相互接続ブロックは、好ましくは余分なメモリにおいて些細で単純な割当てまたはタスクを実行するようにも構成することができる。最後に、フラッシュメモリ２０は、好ましくは、そのプログラムを介してチップが動作する時のデータを格納するように働く。フラッシュメモリは、好ましくは、複数のメモリ位置が１つのプログラミング動作で消去されるか書き込まれることを可能にし、その結果、それを使用するシステムが異なる位置を同時に読取り、書き込む時により高い有効速度で動作できるようになっている、ＥＥＰＲＯＭの形である。より複雑でない動作について、任意のＥＥＰＲＯＭを使用できることを了解されたい。情報は、チップ内の情報を維持するのに電力を必要としない形でシリコンチップ上に情報を格納することによってフラッシュメモリ内に格納される。その結果、チップへの電力を撤回し、情報をフラッシュメモリ内で電力を全く消費せずに保持することができる。さらに、フラッシュメモリは、高速読取りアクセス時間およびソリッドステート衝撃耐性を提供し、フラッシュメモリを、セル電話機およびＰＤＡなどのバッテリ駆動デバイスでのデータストレージなどの応用例に特に望ましいものにする。

ＣＰＵ１０、メガファンクションブロック（１つまたは複数）１８、相互接続ブロック２０の間の相互作用を、図３に示す。図示されているように、このアーキテクチャは、一連のアルゴリズムによってそれぞれ定義される複数の通信プロトコルのいずれか１つに従って符号化された信号を処理することができる。複数のメガファンクションが、コンフィグウェアとして提供され、そのそれぞれが、プロトコルの間のハンドオフならびにシステムによって処理される通信プロトコルの各物理層を実現するのに必要な異なるアルゴリズムを実現するための再利用可能で再利用可能な機能ブロック１８Ａ、１８Ｂ、および１８Ｃの形態である。相互接続ブロック２０は、プロトコルのそれぞれを用いて符号化された信号を処理するのに必要なメガファンクション１８を相互接続するために、ＣＰＵ１０からの制御信号（処理される信号のプロトコルを示す）を選択するために応答するように構成された複数のスイッチを含む。３つのメガファンクションが図３に示されているが、任意の個数のメガファンクションを使用できることを了解されたい。ブロック１８の構成は、処理される信号のプロトコルの関数として、ＲＡＭ１６から受け取られる信号によって制御される。好ましくは、同一のメガファンクションの少なくとも一部が、複数のプロトコルのアルゴリズムと共に使用される。

一実施形態で、メガファンクションの少なくとも一部がパラメータ化され、メガファンクションの少なくとも一部のパラメータは、通信プロトコルに依存して動的に変更されるように適合される。

もう１つの実施形態で、バス１２（図２に示された）の少なくとも一部のサイズは、通信プロトコルに依存して動的に変更されるように適合される。

パラメータ化されたメガファンクションのパラメータを変更する制御信号、メガファンクションの再構成に関する信号のセット、ならびにブロック２０の相互接続は、好ましくは、メモリ１６などのメモリ内に格納され、あるいは、たとえばＩ／Ｏブロック１４を介してチップアーキテクチャの外部からオンラインで挿入することができる。チップは、好ましくはＲＡＭ１６に格納されＣＰＵ１０上で実行される情報の一部にされ、チップアーキテクチャによって処理される信号のプロトコルを決定するように構成され、スイッチを構成するためおよび決定されたプロトコルに従って信号を処理するのに必要なメガファンクションを相互接続するために必要な制御信号を適用する、アナライザをも含む。アナライザは、たとえば、システムアーキテクチャのＣＰＵ１０によって実行されるアルゴリズム、チップアーキテクチャによって処理される信号の強度をチェックするアルゴリズムとするか、単にシステムアーキテクチャへのユーザ入力に応答するものとすることができる。したがって、チップアーキテクチャは、信号のプロトコルを感知し、それ相応にスイッチを動作させ、メガファンクションを構成するためのあるタイプのコントロールを含む。信号の処理に使用されるプロトコルは、通信標準の間のハンドオフプロトコルによって決定することもできる。

少なくとも１つのプロトコルが、メガファンクションをそれ相応に構成された状態で、受信／送信条件の変化の関数として、プロトコルの異なるステージで同一のアルゴリズムを実現することができる。少なくとも１つのプロトコルが、受信／送信条件の変化の関数として、プロトコルの同一ステージの異なるメガファンクションで同一のアルゴリズムを実現することもできる。メガファンクションのうちの１つまたは複数を、コサインおよびサイン変換、ヒルベルト変換、および／またはウォルシュ関数などの信号の直交変換、フーリエ変換および／またはウォルシュ−アダマール変換を用いるアルゴリズム、信号を定義するトレリスの処理を実行するもの、最小／最大重み経路を検索するアルゴリズム、ＭＡＰの計算に関するＢＣＪＲアルゴリズム、および／または信念伝搬アルゴリズム、ならびに／あるいは有限体および／または無限体を使用するものと多項式畳み込みおよびベクトル座標置換を含む行列−ベクトル演算によってサポートされる追加の演算を含む行列−ベクトル演算を実現するものを含む、任意の複数のアルゴリズムを実現するように構成することができる。メガファンクションのうちの１つまたは複数を、ベクトル、ベクトルのスカラ積、および／またはインターリービングによる行列の乗算を含むプロセスを実現するように、ならびに／あるいは畳み込み符号の復号のプロセスを実現するように構成することもできる。メガファンクションのうちの１つまたは複数を、ターボ符号を復号するプロセスを実現し、低密度パリティ検査（ＬＤＰＣ）符号を復号するプロセスを実現し、かつ／またはリードソロモン符号などの代数符号を復号するプロセスを実現するように構成することもできる。１つまたは複数のメガファンクションを、処理された信号の等化のプロセス、処理された信号の同期化のプロセス、および／または信号のＭＩＭＯ処理のプロセスを実現するプロセスを実現するように構成することができる。最後に、メガファンクションのうちの１つまたは複数を、構成可能とし、その結果、少なくとも１つのプロトコルが時空符号化／復号機能を実現するようにすることができる。ＣＰＵは、相互接続スイッチをも操作し、その結果、異なるメガファンクションを、プロトコルを実現するための資源の効率的な割振りを提供するために異なるステージで同一のアルゴリズムを実現するように相互接続し、かつ／または少なくとも１つのパラメータ化されたメガファンクションの少なくとも１つのパラメータが、オンライン条件によってセットされるようにすることができ、ここで、同一のアルゴリズムが、オンライン条件によってセットされるパラメータを用いて同一メガファンクションによって実施される。メガファンクションの個数が、チップアーキテクチャがそのために設計されるプロトコルの個数のみによって制限されることは、当業者には明白であろう。

実現のために、図２および３に示されたアーキテクチャの例を使用し、１つの標準だけ（たとえば、完了したハンドオフの前または後のいずれか）を使用する時に、システムは、たとえば、６４個の状態を必要とする標準ビタビ復号アルゴリズムを実現する可能性がある。そのようなアルゴリズムは、６４個の並列メモリ要素および同一個数の加算−比較−選択（ＡＣＳ）ブロックを使用することによって実現することができる。ハンドオフ中の中間状態は、標準ごとに１つの、２つの畳み込み符号の同時復号をサポートすることを必要とする。しかし、与えられた例の再構成可能アーキテクチャを使用することによって、ハンドオフ中に両方の標準を実行するための中間構成の使用は、２つの標準にそれぞれ必要な２つの畳み込み符号を同時に復号するのにメモリ要素およびＡＣＳブロックの半分だけが使用可能であることを意味する。したがって、与えられた例では、３２個の並列メモリ要素および３２個のＡＣＳブロックだけが、符号ごとに使用可能である。

さらなる例では、メモリ要素およびＡＣＳブロックが、３２のサイズの２つのサブセットに区分される。区分は、２つの等しいサブセットとして説明されるが、区分を、２つの標準の要件に応じて２つの異なるサブセットにすることができることは明白である。２つの縮小ビタビ復号アルゴリズムが、次に、両方の標準に従って受信された信号を復号するプロセスに使用される。減少状態ビタビ復号は、たとえば、Ｍ．Ｖ．ＥｙｕｂｏｇｌｕおよびＳ．Ｕ．Ｈ．Ｑｕｒｅｓｈｉ、「Ｒｅｄｕｃｅｄ−ｓｔａｔｅ ｓｅｑｕｅｎｃｅ ｅｓｔｉｍａｔｉｏｎ ｗｉｔｈ ｓｅｔ ｐａｒｔｉｔｉｏｎｉｎｇ ａｎｄ ｄｅｃｉｓｉｏｎ ｆｅｅｄｂａｃｋ（セット区分および決定フィードバックを備えた減少状態のシーケンス推定）」、ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｍｕｎ．、ｖｏｌ．３６、１３〜２０頁、１９８８年１月、およびＡ．Ｄｕｅｌ−ＨａｌｌｅｎおよびＣ．Ｈｅｅｇａｒｄ、「Ｄｅｌａｙｅｄ ｄｅｃｉｓｉｏｎ−ｆｅｅｄｂａｃｋ ｓｅｑｕｅｎｃｅ ｅｓｔｉｍａｔｉｏｎ（遅延した決定フィードバックシーケンス推定）」、ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｍｕｎ．、ｖｏｌ．３７、４２８〜４３６頁、１９８９年５月に記載されている。

減少状態復号のアプリケーションは、初期（既存標準プロトコルがハンドオフの前に処理される）フルビタビ復号器のブロックの相互接続を変更することを必要としない。この中間構成は、ある種の性能劣化をもたらすが、ハンドオフプロセス中の接続性をサポートするのに十分であるに違いない。

性能損失が最小になる形態でアルゴリズムの資源の間で区分モデムアーキテクチャを最適化することが可能である。末端状態の間で複数の中間構成を有する可能性が存在する。複数の可能な中間構成のそれぞれは、事前に決定することができ、それぞれについて測定される性能特性すなわちＭｉｐｓの決定は、ハンドオフ中に２つのプロトコルを実行するのに必要である。そのような中間構成は、必ず、ハンドオフ中のプロトコルごとに１つの２つの部分へのコンフィグウェアの区分の変動を含み、中間構成のそれぞれを用いて、ハンドオフ中の各プロトコルの性能特性（Ｍｉｐｓ）を決定することができる。各種の代替配置に関して決定が行われた後に、ハンドオフに関する最適配置を提供するための最小量の性能犠牲をもたらす最良のアーキテクチャの区分を選択することができる。

実現について、チップは、好ましくは、それぞれが、通信プロトコルの各物理層を実現するのに必要な異なるアルゴリズムの実現で使用される再利用可能な再構成可能機能ブロックの形態である、複数のメガファンクションと、プロトコルのそれぞれを用いて符号化される信号の処理のために必要なメガファンクションを相互接続するために制御信号を選択するために応答するように構成された複数のスイッチとを含み、同一メガファンクションのうちの少なくともいくつかが、１つおよび第２のプロトコルのアルゴリズムと共に使用される。メガファンクションのうちの少なくともいくつかは、パラメータ化され、メガファンクションのうちの少なくともいくつかのパラメータは、通信プロトコルに依存して動的に変更されるように適合される。モデムは、さらに、メガファンクションを相互接続するバスを含むことができ、バスのうちの少なくともいくつかのサイズを、通信プロトコルに依存して動的に変更されるように適合することができる。パラメータ化されたメガファンクションのパラメータを変更する制御信号を、メモリに格納するか、チップアーキテクチャの外部からオンラインで挿入することができる。チップは、さらに、メガファンクションの中の相互接続ネットワークと、処理される信号のプロトコルに関連するパラメータおよびアルゴリズムをセットするためにメガファンクションおよびメガファンクションの間の相互接続ネットワークを再構成する信号のセットを格納するメモリとを含む。チップは、１つおよび第２のプロトコルの各チップアーキテクチャによって処理される信号のプロトコルを決定し、スイッチを構成するために必要な制御信号を適用し、ハンドオフの前に１つのプロトコルに、ハンドオフ中に１つと第２のプロトコルとの両方に、ハンドオフの後に第２のプロトコルに従って信号を処理するために必要なメガファンクションを相互接続するように構成されたアナライザをさらに含むことができる。アナライザは、システムアーキテクチャによって実行されるアルゴリズムとすることができる。アナライザアルゴリズムは、チップアーキテクチャによって処理される信号の強度をチェックするのに使用することもできる。アナライザは、システムアーキテクチャへのユーザ入力に応答するものとすることもできる。コントロールを、信号のプロトコルを感知し、それ相応にスイッチを動作させ、メガファンクションを構成するために含めることができる。最後に、少なくとも１つのプロトコルが、受信／送信条件の変化の関数としてプロトコルの異なるステージで同一アルゴリズムを実現することができ、かつ／または少なくとも１つのプロトコルが、受信／送信条件での変化の関数としてプロトコルの同一のステージの異なるメガファンクションで同一アルゴリズムを実現することができる。

本発明の一態様によれば、上の配置を使用して、それぞれが一連のアルゴリズムによって定義される少なくとも２つの通信プロトコルのうちのいずれか１つに従って符号化される信号の処理に使用される無線通信デバイスを作成することができる。そのような無線通信デバイスは、複数の通信プロトコルのいずれかに従って符号化された信号を受信し、送信するアンテナと、アンテナによって受信され送信される信号を処理するベースバンドプロセッサと、別々の異なる構成に選択的に配置され得る再構成可能アーキテクチャを含むコンフィグウェアであって、少なくとも１つの構成が、所定の複雑さを有する各プロトコルの機能性を実現するために各プロトコルに対応し、中間構成が、１つのプロトコルと第２のプロトコルとの間のハンドオフを実現し、中間構成が、ハンドオフ中にプロトコルの１つおよび第２との両方の機能性を同時に実現するように配置され、プロトコルのうちの少なくとも１つが、少なくとも１つのプロトコルを別々に実現することに関連する対応する所定の複雑さより少ない複雑さを有する、コンフィグウェアとを含む。無線通信デバイスは、送信器として機能することができ、ベースバンドプロセッサは、信号を送信する前の前記プロトコルのうちのいずれかに従う処理された信号の符号化に使用することができる。同様に、無線通信デバイスは、受信器として機能することができ、ベースバンドプロセッサを、処理される信号を受け取った後に前記プロトコルのうちのいずれかに従って処理される信号を復号するのに使用することができる。最後に、無線通信デバイスは、送信器と受信器との両方として機能することができ、ベースバンドプロセッサを、符号化された信号の送信の前にプロトコルのいずれかに従って処理される信号を符号化し、処理される信号を受け取った後に前記プロトコルのいずれかに従って処理される信号を復号するように構成することができる。

モデムは、ハンドオフが多数の他の標準の１つからそのいずれかへと発生し得るようにするために、任意の複数の異なる標準と共に動作するように設計することができる。異なる通信プロトコルについて共有できる資源を提供し、ハンドオフ中に多少の性能を犠牲にすることによって、モデムを、集積されたチップとして簡単に実現することができる。

Claims (22)

1. 少なくとも２つの通信プロトコルのうちのいずれか１つのプロトコルに従って符号化された信号を処理する際に使用される集積チップであって、
   異なる構成に選択的に配置されることができ、少なくとも１つの構成が、所定の複雑さを有する各プロトコルの機能性を実現するために各個別のプロトコルに対応し、中間構成が、第１のプロトコルと第２のプロトコルとの間のハンドオフを実現する、再構成可能なアーキテクチャを含み、
   前記中間構成は、前記チップの少なくとも幾つかの共通の資源を使用するハンドオフ中に前記第１のプロトコルと前記第２のプロトコルとの両方の機能性を同時に実現するように配置され、前記中間構成による各前記第１と第２のプロトコルの機能性を実現するための合計の複雑さは、前記第１と第２のプロトコルを別々に実現することに関連する対応する所定の複雑さの合計より少ない複雑さを有する、
   集積チップ。
2. 各メガファンクションが、前記通信プロトコルの各物理層を実現するのに必要な異なるアルゴリズムの実現に使用される再利用可能な再構成可能機能ブロックの形態である、複数のメガファンクションと、
   前記プロトコルのそれぞれを用いて符号化された前記信号を処理するのに必要な前記メガファンクションを相互接続するために、制御信号を選択するために応答するように構成された複数のスイッチと、を含み、
   同一のメガファンクションのうちの少なくともいくつかは、前記１つのプロトコルおよび前記第２のプロトコルのアルゴリズムと共に使用される、
   請求項１に記載の集積チップ。
3. 前記メガファンクションのうちの少なくともいくつかが、パラメータ化され、前記メガファンクションのうちの少なくともいくつかの前記パラメータが、前記通信プロトコルに依存して動的に変更されるように適合される、請求項１に記載の集積チップ。
4. 前記メガファンクションを相互接続するバスをさらに含み、前記バスのうちの少なくともいくつかのサイズは、前記通信プロトコルに依存して動的に変更されるように適合される、請求項３に記載の集積チップ。
5. 前記パラメータ化されたメガファンクションのパラメータを変更する制御信号は、メモリに格納される、請求項３に記載の集積チップ。
6. 前記パラメータ化されたメガファンクションの前記パラメータを変更する制御信号は、前記チップアーキテクチャの外部からオンラインで挿入される、請求項３に記載の集積チップ。
7. 前記制御信号は、メモリに格納される、請求項２に記載の集積チップ。
8. 前記制御信号は、前記チップアーキテクチャの外部からオンラインで挿入される、請求項２に記載の集積チップ。
9. 前記メガファンクションの間の相互接続ネットワークと、処理される前記信号の前記プロトコルに関連するパラメータおよびアルゴリズムをセットするために前記メガファンクションおよび前記メガファンクションの間の相互接続ネットワークを再構成する信号のセットを格納するメモリとをさらに含む、請求項２に記載の集積チップ。
10. 前記１つのプロトコルおよび前記第２のプロトコルのそれぞれについて前記チップアーキテクチャによって処理される前記信号の前記プロトコルを決定し、ハンドオフの前には前記１つのプロトコルに従って、ハンドオフ中には前記１つのプロトコルと前記第２のプロトコルとの両方に従って、ハンドオフの後には前記第２のプロトコルに従って制御信号を処理するために前記スイッチを構成して前記必要なメガファンクションを相互接続するために必要な前記制御信号を供給するように構成されたアナライザをさらに含む、請求項１に記載の集積チップ。
11. 前記アナライザは、システムアーキテクチャによって実行されるアルゴリズムを含む、請求項１０に記載の集積チップ。
12. 前記アナライザは、前記チップアーキテクチャによって処理される前記信号の強度をチェックするアルゴリズムを含む、請求項１０に記載の集積チップ。
13. 前記アナライザは、システムアーキテクチャへのユーザ入力に応答する、請求項１０に記載の集積チップ。
14. 前記信号のプロトコルを感知し、それ相応に前記スイッチを操作し、前記メガファンクションを構成するためのコントロールをさらに含む、請求項１に記載の集積チップ。
15. 少なくとも１つのプロトコルは、受信／送信条件の変化の関数として、前記プロトコルの異なるステージで同一のアルゴリズムを実現する、請求項１に記載の集積チップ。
16. 少なくとも１つのプロトコルは、受信／送信条件の変化の関数として、前記プロトコルの同一のステージの異なるメガファンクションで同一のアルゴリズムを実現する、請求項１に記載の集積チップ。
17. それぞれが一連のアルゴリズムによって定義される少なくとも２つの通信プロトコルのうちのいずれか１つに従って符号化された信号を処理する際に使用される無線通信デバイスであって、
    複数の通信プロトコルのいずれかに従って符号化された信号を受信しまたは送信するアンテナと、
    前記アンテナによって受信されまたは送信される前記信号を処理するベースバンドプロセッサと、
    コンフィグウェアと、を含み、
    前記コンフィグウェアは、異なる構成に選択的に配置され得る再構成可能なアーキテクチャを含み、少なくとも１つの構成は、所定の複雑さを有する各プロトコルの機能性を実現するために各個々のプロトコルに対応し、中間構成は、第１のプロトコルと第２のプロトコルとの間のハンドオフを実現するためのものであり、
    前記中間構成は、前記チップの少なくとも幾つかの共通の資源を使用するハンドオフ中に前記第１のプロトコルと前記第２のプロトコルとの両方の基本機能性を同時に実現するために配置され、前記中間構成による各前記第１と第２のプロトコルの機能性を実現するための合計の複雑さは、前記第１と第２のプロトコルを別々に実現することに関連する対応する所定の複雑さの合計より少ない複雑さを有する、
    無線通信デバイス。
18. 前記無線デバイスは、送信器であり、前記ベースバンドプロセッサは、前記信号を送信する前に前記プロトコルのうちのいずれか１つに従って前記処理される信号を符号化する、請求項１７に記載の無線通信デバイス。
19. 前記無線デバイスは、受信器であり、前記ベースバンドプロセッサは、前記処理される信号を受信した後に前記プロトコルのうちのいずれか１つに従って前記処理される信号を復号する、請求項１７に記載の無線通信デバイス。
20. 前記無線デバイスは、送信し受信するように適合され、前記ベースバンドプロセッサが、符号化された信号を送信する前に前記プロトコルのうちのいずれか１つに従って前記処理される信号を符号化し、前記処理される信号を受信した後に前記プロトコルのうちのいずれか１つに従って前記処理される信号を復号するように構成される、請求項１７に記載の無線通信デバイス。
21. それぞれが一連のアルゴリズムによって定義される複数の通信プロトコルのうちのいずれか１つに従って符号化された信号を処理する際に使用されるアーキテクチャを有する集積チップを製造する方法であって、
    別々の異なる構成に選択的に配置されることができ、少なくとも１つの構成が、所定の複雑さを有する各プロトコルの機能性を実現するために各個別のプロトコルに対応している、再構成可能なアーキテクチャと、
    第１のプロトコルと第２のプロトコルとの間のハンドオフを実現し、中間構成は、前記チップの少なくとも幾つかの共通の資源を使用するハンドオフ中に前記プロトコルのうちの前記１つと前記第２との両方の機能性を同時に実現するように配置され、前記中間構成による各前記第１と第２のプロトコルの機能性を実現するための合計の複雑さは、前記第１と第２のプロトコルを別々に実現することに関連する対応する所定の複雑さの合計より少ない複雑さを有する、前記中間構成と、
    を含むようにコンフィグウェアを作成するステップを含み、このため前記作成されたコンフィグウェアを含むように前記集積チップを製造する、
    方法。
22. コンフィグウェアを作成する前記ステップは、前記中間構成で前記アーキテクチャを区分する各種の方法を決定し、前記中間構成に関連する性能損失が最小限になるようにするために前記中間構成の前記アーキテクチャの前記区分を選択するステップを含む、請求項２１に記載の方法。

Images