JP5262442B2 - 設計支援プログラム、設計支援装置、および設計支援方法 - Google Patents
設計支援プログラム、設計支援装置、および設計支援方法 Download PDFInfo
- Publication number
- JP5262442B2 JP5262442B2 JP2008218410A JP2008218410A JP5262442B2 JP 5262442 B2 JP5262442 B2 JP 5262442B2 JP 2008218410 A JP2008218410 A JP 2008218410A JP 2008218410 A JP2008218410 A JP 2008218410A JP 5262442 B2 JP5262442 B2 JP 5262442B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock gating
- measurement
- power consumption
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の低電力化を支援する設計支援プログラム、設計支援装置、および設計支援方法に関する。
近年、ＬＳＩの高集積化、大規模化および高速化により消費電力が増大している。この結果、ＬＳＩが発生する熱が原因となる性能劣化や短寿命化が問題になっている。これらの問題を解決するためには、ＬＳＩの設計段階において消費電力を正確に見積もる必要がある。また、回路の中から電力的な無駄が発生している回路部分を抽出し、より低消費電力な回路構成に修正する必要がある。
従来において、ＬＳＩの低電力化を図る技術として、記憶素子に対する非ロード時の条件を用いて、ゲーテッドクロック設計におけるイネーブル信号候補を生成し、イネーブル信号候補をイネーブル信号としてゲーテッドクロック設計された場合に要する面積、遅延時間、消費電力を考慮して、ゲーテッドクロック設計に用いるイネーブル信号を選択する技術が開示されている（たとえば、下記特許文献１参照。）。
しかしながら、上述した従来技術では、電力改善作業をおこなう場合に、回路内のどの箇所が電力的に問題なのかを特定することが難しいという問題があった。なぜなら、仕様通りに設計された回路は動作としては正しく動くため、これまでのシミュレーションでは回路内に潜む電力的な問題を見つけ出すことが非常に難しい。
このため従来の電力改善作業では、消費電力の削減が見込まれる回路内の箇所を網羅的に検討し、消費電力の改善具合を一つ一つ確認する必要があった。これでは、電力改善作業にかかる作業負担および作業時間が増大し、ひいては設計期間の長期化を招くという問題がある。
この開示技術は、上述した従来技術による問題点を解消するため、設計対象回路の中から消費電力の改善可能性が高い箇所を絞り込むことにより、電力改善作業にかかる作業負担の軽減化および作業時間の短縮化を図ることを目的とする。
上述した課題を解決し、目的を達成するため、この開示技術は、設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索し、検索された前記検討箇所の特定の信号を測定する測定回路を前記設計対象回路に挿入し、前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得し、取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出し、算出された前記検討箇所の電力指標を出力することを要件とする。
この開示技術によれば、消費電力の削減対象候補となる複数の検討箇所の中から、消費電力の改善可能性が高い検討箇所を絞り込むための情報を提示することができる。
この設計支援プログラム、設計支援装置、および設計支援方法によれば、設計対象回路の中から消費電力の改善可能性が高い箇所を絞り込むことにより、電力改善作業にかかる作業負担の軽減化および作業時間の短縮化を図ることができるという効果を奏する。
以下に添付図面を参照して、この設計支援プログラム、設計支援装置、および設計支援方法の好適な実施の形態を詳細に説明する。
（実施の形態１）
まず、実施の形態１の概要について説明する。実施の形態１では、消費電力の削減対象候補となる検討箇所をルールベースとして与え、その検討箇所での特定の信号を測定する測定回路を設計対象回路に挿入することで、その測定結果から得られる電力指標を用いて消費電力の改善可能性が高い検討箇所を絞り込む手法を提案する。
まず、実施の形態１の概要について説明する。実施の形態１では、消費電力の削減対象候補となる検討箇所をルールベースとして与え、その検討箇所での特定の信号を測定する測定回路を設計対象回路に挿入することで、その測定結果から得られる電力指標を用いて消費電力の改善可能性が高い検討箇所を絞り込む手法を提案する。
図１は、実施の形態１の概要を示す説明図である。図１において、設計支援装置１０１は、まず、設計対象回路の回路情報Ｄ１に基づいて、設計対象回路の中から消費電力の削減対象候補となる検討箇所（図１中★印）を検索し（Ｓ１）、その検討箇所での特定の信号を測定する測定回路（図１中○印）を設計対象回路に挿入する（Ｓ２）。
そして、測定回路が挿入された挿入後の設計対象回路の回路情報Ｄ２をエミュレーション装置１０２に与えることでシミュレーションを実行し、設計対象回路に挿入された測定回路の測定結果を取得する（Ｓ３）。このあと、測定回路ごとの測定結果を用いて、検討箇所の消費電力の改善可能性をあらわす電力指標を算出し（Ｓ４）、最後に、検討箇所ごとの電力指標を出力する（Ｓ５）。
ここで得られる電力指標は、各検討箇所での電力的な無駄を判断するための指標である。検討箇所ごとに求めた電力指標を比較することで、複数の検討箇所の中から消費電力の改善可能性が高い検討箇所を絞り込むことができる。この結果、従来のように、検討箇所を網羅的に検討し、消費電力の改善具合を一つ一つ確認するなどの面倒な作業が不要となるため、電力改善作業にかかる作業負担および作業時間を削減することができる。
（設計支援装置のハードウェア構成）
つぎに、設計支援装置１０１のハードウェア構成について説明する。図２は、設計支援装置のハードウェア構成を示すブロック図である。図２において、設計支援装置１０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３と、磁気ディスクドライブ２０４と、磁気ディスク２０５と、光ディスクドライブ２０６と、光ディスク２０７と、ディスプレイ２０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２０９と、キーボード２１０と、マウス２１１と、スキャナ２１２と、プリンタ２１３と、を備えている。また、各構成部はバス２００によってそれぞれ接続されている。
つぎに、設計支援装置１０１のハードウェア構成について説明する。図２は、設計支援装置のハードウェア構成を示すブロック図である。図２において、設計支援装置１０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３と、磁気ディスクドライブ２０４と、磁気ディスク２０５と、光ディスクドライブ２０６と、光ディスク２０７と、ディスプレイ２０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２０９と、キーボード２１０と、マウス２１１と、スキャナ２１２と、プリンタ２１３と、を備えている。また、各構成部はバス２００によってそれぞれ接続されている。
ここで、ＣＰＵ２０１は、設計支援装置１０１の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される。磁気ディスクドライブ２０４は、ＣＰＵ２０１の制御にしたがって磁気ディスク２０５に対するデータのリード／ライトを制御する。磁気ディスク２０５は、磁気ディスクドライブ２０４の制御で書き込まれたデータを記憶する。
光ディスクドライブ２０６は、ＣＰＵ２０１の制御にしたがって光ディスク２０７に対するデータのリード／ライトを制御する。光ディスク２０７は、光ディスクドライブ２０６の制御で書き込まれたデータを記憶したり、光ディスク２０７に記憶されたデータをコンピュータに読み取らせたりする。
ディスプレイ２０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ２０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
インターフェース（以下、「Ｉ／Ｆ」と略する。）２０９は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク２１４に接続され、このネットワーク２１４を介して他の装置に接続される。そして、Ｉ／Ｆ２０９は、ネットワーク２１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
キーボード２１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス２１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ２１２は、画像を光学的に読み取り、設計支援装置１０１内に画像データを取り込む。なお、スキャナ２１２は、ＯＣＲ（Ｏｐｔｉｃａｌ Ｃｈａｒａｃｔｅｒ Ｒｅａｄｅｒ）機能を持たせてもよい。また、プリンタ２１３は、画像データや文書データを印刷する。プリンタ２１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
（設計支援装置の機能的構成）
つぎに、設計支援装置１０１の機能的構成について説明する。図３は、設計支援装置の機能的構成を示すブロック図である。図３において、設計支援装置１０１は、入力部３０１と、検索部３０２と、挿入部３０３と、取得部３０４と、算出部３０５と、出力部３０６と、解析／作成部３０７と、を含む構成である。
つぎに、設計支援装置１０１の機能的構成について説明する。図３は、設計支援装置の機能的構成を示すブロック図である。図３において、設計支援装置１０１は、入力部３０１と、検索部３０２と、挿入部３０３と、取得部３０４と、算出部３０５と、出力部３０６と、解析／作成部３０７と、を含む構成である。
この制御部となる機能（入力部３０１〜解析／作成部３０７）は、具体的には、たとえば、図２に示したＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されたプログラムをＣＰＵ２０１に実行させることにより、または、Ｉ／Ｆ２０９により、その機能を実現する。
まず、入力部３０１は、設計対象回路に関する回路情報の入力を受け付ける機能を有する。回路情報は、設計対象回路のＲＴＬ（Ｒｅｓｉｓｔｅｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）、ＨＤＬ（Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）記述、ネットリスト、回路図、仕様記述などを含む情報である。
この回路情報は、図２に示したキーボード２１０やマウス２１１をユーザが操作することで入力することとしてもよく、また、データベースやライブラリからの抽出により取得することとしてもよい。なお、入力された情報は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。
検索部３０２は、設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索する機能を有する。消費電力の削減対象候補となる検討箇所とは、電力的な削減の可能性を検討すべき回路部分であり、たとえば、クロックゲーティング回路やメモリである。
具体的には、たとえば、検索部３０２は、入力部３０１によって入力された設計対象回路に関する回路情報に基づいて、設計対象回路の中から検討箇所を検索することができる。なお、検索された検索結果は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。
挿入部３０３は、検索部３０２によって検索された検討箇所の特定の信号を測定する測定回路を設計対象回路に挿入する機能を有する。特定の信号は、検討箇所の特定の端子から入出力される信号である。また、検討箇所と特定の信号と測定回路とを関連付ける情報は、予め規定されてＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。
挿入処理の具体例としては、たとえば、検討箇所の特定の信号を測定する測定回路を実現するＨＤＬ記述を設計対象回路のＨＤＬ記述に挿入することとしてもよく、また、測定回路を実現する回路図を設計対象回路の回路図に挿入することとしてもよい。なお、測定回路を実現するＨＤＬ記述や回路図は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。また、挿入された挿入結果は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。
取得部３０４は、挿入部３０３によって測定回路が挿入された挿入後の設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された測定回路の測定結果を取得する機能を有する。測定結果としては、たとえば、シミュレーション期間中に特定の信号の値が変化した変化回数や、特定の信号の値とその値が変化した時刻とを関連付けてあらわす情報などがある。なお、時刻とは、設計対象回路のシミュレーションにおける時刻である。
また、測定回路が挿入された挿入後の設計対象回路のシミュレーションは、設計支援装置１０１において実行することとしてもよく、また、外部のコンピュータ装置（たとえば、図１に示したエミュレーション装置１０２）において実行することとしてもよい。後者の場合、外部のコンピュータ装置から測定回路の測定結果を取得することとなる。なお、取得された測定結果は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。
算出部３０５は、取得部３０４によって取得された測定回路の測定結果に基づいて、検討箇所の消費電力の改善可能性をあらわす電力指標を算出する機能を有する。ここで、電力指標とは、検討箇所における消費電力の改善可能性をあらわす指標である。電力指標を算出する具体的な処理内容については後述する。なお、算出された算出結果は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。
出力部３０６は、算出部３０５によって算出された検討箇所ごとの電力指標を出力する機能を有する。具体的には、たとえば、検討箇所を特定する情報と電力指標とを関連付けて出力することとしてもよい。このとき、消費電力の改善可能性が高い検討箇所をソートして出力することとしてもよい。
なお、出力部３０６による出力形式としては、たとえば、ディスプレイ２０８への表示、プリンタ２１３への印刷出力、Ｉ／Ｆ２０９による外部装置への送信がある。また、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶することとしてもよい。
ユーザ（設計者）は、出力される出力結果を参照することにより、設計対象回路内の複数の検討箇所の中から、消費電力の改善可能性が高い、すなわち、回路構成を修正することで消費電力の高い改善効果が期待される検討箇所を絞り込むことができる。
また、出力部３０６は、取得部３０４によって取得された測定回路ごとの測定結果を出力することとしてもよい。具体的には、たとえば、各測定回路が挿入された検討箇所と、その測定回路によって測定された測定結果とを関連付けて出力することとしてもよい。
解析／作成部３０７は、取得部３０４によって取得された測定結果または／および算出部３０５によって算出された算出結果に基づいて、設計対象回路内の複数の検討箇所の中から、消費電力の改善可能性が高い検討箇所を絞り込むための情報を作成する機能を有する。解析／作成部３０７による解析／作成処理の具体的な処理内容は後述する。
以上説明した実施の形態１によれば、消費電力の削減対象候補となる検討箇所における特定の信号を測定し、その測定結果から各検討箇所での電力的な無駄を判断するための電力指標を算出することができる。これら検討箇所ごとの電力指標をユーザに提示することで、複数の検討箇所の中から消費電力の改善可能性が高い検討箇所を絞り込むことが可能となり、電力改善作業の効率化を図ることができる。
また、消費電力の改善具合を確認する際に、従来のようにチップ全体での消費電力の測定は不要となり、絞り込んだ検討箇所での測定だけで十分となる。この結果、扱うデータ量が少なくなるとともに処理が高速化される。このため、従来では困難であったチップ全体について、実アプリケーションのような長時間の動作での電力評価と改善指摘をおこなうことができる。以下、実施の形態２〜６では、設計支援処理の具体的な処理内容について説明する。
（実施の形態２）
つぎに、設計支援装置の実施の形態２について説明する。実施の形態２では、電力的な削減の可能性を検討すべき検討箇所として、設計対象回路内のクロックゲーティング回路を例に挙げて説明する。なお、実施の形態１において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
つぎに、設計支援装置の実施の形態２について説明する。実施の形態２では、電力的な削減の可能性を検討すべき検討箇所として、設計対象回路内のクロックゲーティング回路を例に挙げて説明する。なお、実施の形態１において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
まず、検索部３０２は、設計対象回路の中からクロックゲーティング回路を検索する。具体的には、たとえば、クロックゲーティング用セルがテクノロジ用のセルで実装されている場合には、セル種名で回路を検索することにより、設計対象回路の中からクロックゲーティング回路を検索することができる。
このとき、クロックゲーティング回路の制御信号が入出力される制御入力端子ＩＤまたは出力端子ＩＤを検索することとしてもよい。また、検索結果は、クロックゲーティング回路ごとにリスト化されてＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。このリスト化された検索結果が測定回路の挿入位置となる。
ここで、リスト化された検索結果について説明する。図４は、検索結果リストの具体例を示す説明図（その１）である。図４において、検索結果リスト４００には、クロックゲーティング回路ＣＧ１〜ＣＧｎごとの検索結果４００−１〜４００−ｎがリスト化されて記憶されている。具体的には、各検索結果４００−１〜４００−ｎは、クロックゲーティング回路ＩＤおよび制御入力端子ＩＤを有している。
クロックゲーティング回路ＩＤは、クロックゲーティング回路を識別する識別子（たとえば、セル種名）である。制御入力端子ＩＤは、各クロックゲーティング回路の制御入力端子を識別する識別子（たとえば、端子名）である。これによれば、クロックゲーティング回路ＣＧｉ（ｉ＝１，２，…，ｎ）の制御信号を測定する測定回路の挿入位置（接続ポイント）となる制御入力端子Ｔｉを認識することができる。
そして、挿入部３０３は、検索結果リスト４００から特定される挿入位置に、クロックゲーティング回路ＣＧ１〜ＣＧｎの制御信号の値が変化した時刻を測定する測定回路を挿入する。ここで、クロックゲーティング回路用の測定回路について説明する。図５は、クロックゲーティング回路用の測定回路の一例を示す回路図である。
図５において、測定回路５００は、クロックゲーティング回路ＣＧｉの制御信号の値が変化した時刻を測定する回路である。ここで、レジスタ５０１は、一クロック時刻前の制御信号の値を保持する記憶素子である。また、論理ゲート５０２では、制御信号の値と、レジスタ５０１に保持されている一クロック時刻前の制御信号の値とを比較して、その値が同一の場合に「１」となる。
このため、測定回路５００では、クロックゲーティング回路ＣＧｉの制御信号の値に変化があった場合に、シミュレーション時刻を計るシステムタイムカウンタ５０３のシミュレーション時刻がメモリ５０４に書き込まれる。このとき、カウンタ５０５により、メモリ５０４のアドレスが「＋１」される。これにより、メモリ５０４には、制御信号の値が変化した時刻が順に書き込まれることとなる。
つぎに、この測定回路５００の測定結果について説明する。図６は、測定結果の具体例を示す説明図（その１）である。図６において、測定結果６００には、クロックゲーティング回路ＣＧｉの制御信号の値が変化した変化時刻ｔi１，ｔi２，ｔi３，…が記憶されている。これら変化時刻ｔi１，ｔi２，ｔi３，…は、クロックゲーティングの開始／終了を示す時刻である。
これにより、クロックゲーティング回路ＣＧｉによるクロックゲーティングの適用期間を特定することができる。たとえば、最初に制御信号の値が変化した変化時刻ｔi１と、つぎに制御信号の値が変化した変化時刻ｔi２とから、クロックゲーティングの適用期間ｔi１〜ｔi２を特定することができる。
また、算出部３０５は、シミュレーション期間と、測定結果６００から特定されるクロックゲーティングの適用期間との比率を求めることにより、クロックゲーティング回路ＣＧｉの電力指標を算出する。すなわち、クロックゲーティング回路ＣＧｉでの電力的な無駄を、シミュレーション期間全体に対するクロックゲーティング適用期間の比率によって表現する。
より具体的には、たとえば、下記式（１）を用いて、クロックゲーティング回路ＣＧｉの電力指標Ｐｉを求めることができる。ただし、シミュレーション期間全体の期間長をＴとし、シミュレーション期間中でのクロックゲーティング回路ＣＧｉによるクロックゲーティングの適用期間の総和をＴｉとする。
Ｐｉ＝Ｔｉ／Ｔ ・・・（１）
なお、上記式（１）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。また、シミュレーション期間Ｔは、シミュレーションが実行された全期間であってもよく、任意に設定された特定の期間であってもよい。この特定の期間は、たとえば、キーボード２１０やマウス２１１をユーザが操作することで設定され、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶される。
また、上記式（１）を用いて求めたクロックゲーティング回路ＣＧｉの電力指標Ｐｉは、任意の出力形式により出力される。ここで、出力結果の具体例について説明する。図７は、出力結果の具体例を示す説明図（その１）である。図７において、出力結果テーブル７００には、クロックゲーティング回路ＣＧ１〜ＣＧｎごとの電力指標Ｐ１〜Ｐｎが示されている。
これによれば、設計者は、各クロックゲーティング回路ＣＧ１〜ＣＧｎでの消費電力の改善可能性を検討することができる。具体的には、電力指標Ｐ１〜Ｐｎと、クロックゲーティング回路ＣＧ１〜ＣＧｎの制御信号の論理の複雑さと、を照らし合わせて、実際にクロックゲーティングを適用するか否かを検討することができる。このとき、制御信号の論理が非常に複雑にもかかわらず電力指標（クロックゲーティング適用期間が短い）が低い場合には、クロックゲーティングを適用しないほうが消費電力を削減することができると判断することができる。
ところで、設計対象回路内のクロックゲーティング回路は、階層構造を持つ場合がある。たとえば、機能ブロック全体を停止させる上流のクロックゲーティング回路（グローバルクロックゲーティング）と、各レジスタ単位でデータの入力を制御する下流のクロックゲーティング回路（ローカルクロックゲーティング）とがある。
そこで、設計対象回路におけるクロックゲーティング回路の階層構造を解析し、階層構造ごとに各クロックゲーティング回路によるクロックゲーティングの適用期間を提示することとしてもよい。このとき、同一階層下の各ローカル間のレジスタのデータの入出力関係を解析し、その入出力関係に従ってクロックゲーティングの適用期間を提示することとしてもよい。
これは、クロックゲーティング回路の階層構造ごとに、データの入出力関係と、各クロックゲーティング回路によるクロックゲーティングの適用期間と、を照らし合わせることで、無駄にクロックゲーティングが適用されている期間（特に下流側のクロックゲーティング回路）を特定することを目的とする。
具体的には、たとえば、解析／作成部３０７は、設計対象回路のクロックツリー解析を実行することにより、クロックゲーティング回路の階層構造を解析する。さらに、階層構造内の同一階層下でのレジスタのデータの入出力関係を解析する。ここで、解析／作成部３０７による解析結果の具体例について説明する。
図８は、解析結果の具体例を示す説明図である。図８において、回路図８００は、設計対象回路内でのクロックゲーティングの階層構造をあらわしている。具体的には、クロックゲーティング回路ＣＧ１は、レジスタ８０１〜８０４を含む機能ブロック全体に対するクロックの供給を停止させるグローバルクロックゲーティング（図８中、「ＧＣＧ」と表記）である。
また、クロックゲーティング回路ＣＧ２〜ＣＧ４は、各レジスタ８０１〜８０３単位でデータの入力を制御するローカルクロックゲーティング（図８中、「ＬＣＧ」と表記）である。ここで、ＧＣＧ下の各ＬＣＧ間（クロックゲーティング回路ＣＧ２〜ＣＧ４）の各レジスタ８０１〜８０３のデータの入出力関係は、レジスタ８０１→レジスタ８０２→レジスタ８０３である。
また、解析／作成部３０７は、上述した解析結果（回路図８００）と測定回路５００の測定結果とに基づいて、各クロックゲーティング回路ＣＧ１〜ＣＧｎによるクロックゲーティングの適用期間をあらわすグラフを作成する。ここで、解析／作成部３０７によって作成されるグラフの具体例について説明する。
図９は、グラフの具体例を示す説明図である。図９において、グラフ９００には、クロックゲーティング回路ＣＧ２〜ＣＧ４ごとのクロックゲーティング適用期間（図９中矢印）が示されている。これらクロックゲーティング回路ＣＧ２〜ＣＧ４は、同一階層の回路である。また、データの入出力関係は、ＣＧ２→ＣＧ３→ＣＧ４（図８に示したレジスタ８０１→レジスタ８０２→レジスタ８０３）である。
このグラフ９００によれば、最上流のクロックゲーティング回路ＣＧ２のクロックゲーティング適用期間を基準として、下流側のクロックゲーティング回路ＣＧ３，ＣＧ４のクロックゲーティング適用期間の可否を判断することができる。たとえば、最下流のクロックゲーティング回路ＣＧ４のクロックゲーティング適用期間のうち、期間Ｘ１，Ｘ２，Ｘ３（強調表示）におけるクロックゲーティングは停止可能であることがわかる。
また、算出部３０５は、シミュレーション期間と、クロックゲーティングを停止可能な期間の総和との比率を求めることにより、クロックゲーティング回路の電力指標を算出することとしてもよい。上述したクロックゲーティング回路ＣＧ４の例では、シミュレーション期間全体の期間長Ｔと、クロックゲーティングを停止可能な期間の総和（Ｘ１＋Ｘ２＋Ｘ３）との比率を求めることとなる。
具体的には、たとえば、下記式（２）を用いて、クロックゲーティング回路ＣＧｉの電力指標Ｐｉを求めることができる。ただし、クロックゲーティング回路ＣＧｉのクロックゲーティングを停止可能な期間の総和をＸｉとする。
Ｐｉ＝Ｘｉ／Ｔ ・・・（２）
なお、上記式（２）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。また、詳細な説明は省略するが、クロックゲーティングを停止可能な期間Ｘｉは、クロックゲーティング回路ＣＧｉを含む同一階層の各クロックゲーティング回路のクロックゲーティング適用期間（測定結果）から特定することができる。また、クロックゲーティング回路ＣＧ２〜ＣＧ４の電力指標Ｐ２〜Ｐ４を、各クロックゲーティング適用期間と関連付けてグラフ９００内に示すこととしてもよい。
また、算出部３０５は、各検討箇所（ここでは、クロックゲーティング回路ＣＧ１〜ＣＧｎ）の電力指標と、該検討箇所の見積もり消費電力とを掛け合わせることにより、検討箇所の回路構成を修正することで削減が見込まれる消費電力の概算値を算出することとしてもよい。
具体的には、たとえば、下記式（３）を用いて、クロックゲーティング回路ＣＧｉの概算値Ｅｉを求めることができる。ただし、クロックゲーティング回路ＣＧｉの見積もり消費電力をＷｉとする。
Ｅｉ＝Ｐｉ×Ｗｉ ・・・（３）
なお、各検証箇所の見積もり消費電力は、キーボード２１０やマウス２１１をユーザが操作することで入力することとしてもよく、また、外部のコンピュータ装置から取得することとしてもよい。さらに、設計支援装置において設計対象回路の消費電力を見積もるシミュレーションを実行することとしてもよい。また、上記式（３）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。
また、出力部３０６は、算出部３０５によって算出されたクロックゲーティング回路ＣＧ１〜ＣＧｎごとの概算値Ｅ１〜Ｅｎを出力することとしてもよい。このとき、概算値Ｅ１〜Ｅｎが降順となるように、クロックゲーティング回路ＣＧ１〜ＣＧｎと概算値Ｅ１〜Ｅｎとを関連付けて出力することとしてもよい。
これにより、設計者は、回路構成を修正して動作を改善することで、削減が見込まれる消費電力の概算値を把握することができる。さらに、設計対象回路に要求される消費電力と、クロックゲーティング回路ＣＧ１〜ＣＧｎの概算値Ｅ１〜Ｅｎとを照らし合わせることで、どの箇所の回路構成を修正すれば、要求される消費電力を満たすことができるかを適切に判断することができる。
（設計支援装置の設計支援処理手順）
つぎに、実施の形態２にかかる設計支援処理手順について説明する。図１０は、実施の形態２にかかる設計支援処理手順の一例を示すフローチャートである。図１０のフローチャートにおいて、まず、入力部３０１により、設計対象回路に関する回路情報の入力を受け付けたか否かを判断する（ステップＳ１００１）。
つぎに、実施の形態２にかかる設計支援処理手順について説明する。図１０は、実施の形態２にかかる設計支援処理手順の一例を示すフローチャートである。図１０のフローチャートにおいて、まず、入力部３０１により、設計対象回路に関する回路情報の入力を受け付けたか否かを判断する（ステップＳ１００１）。
ここで、回路情報の入力を待って（ステップＳ１００１：Ｎｏ）、入力された場合（ステップＳ１００１：Ｙｅｓ）、検索部３０２により、入力された設計対象回路に関する回路情報に基づいて、設計対象回路の中からクロックゲーティング回路ＣＧ１〜ＣＧｎを検索する（ステップＳ１００２）。
そして、挿入部３０３により、検索されたクロックゲーティング回路ＣＧ１〜ＣＧｎの制御信号の値が変化した時刻を測定する測定回路５００を設計対象回路に挿入する（ステップＳ１００３）。このあと、取得部３０４により、測定回路５００が挿入された挿入後の設計対象回路のシミュレーションを実行することでシミュレーション期間中に測定された測定回路５００の測定結果を取得する（ステップＳ１００４）。
つぎに、算出部３０５により、取得された測定回路５００の測定結果を用いて、クロックゲーティング回路ＣＧ１〜ＣＧｎによるクロックゲーティングの適用期間Ｔ１〜Ｔｎを特定し（ステップＳ１００５）、特定された適用期間Ｔ１〜Ｔｎを上記式（１）に代入することで、クロックゲーティング回路ＣＧ１〜ＣＧｎごとの電力指標Ｐ１〜Ｐｎを算出する（ステップＳ１００６）。
最後に、出力部３０６により、クロックゲーティング回路ＣＧ１〜ＣＧｎごとの電力指標Ｐ１〜Ｐｎを出力して（ステップＳ１００７）、本フローチャートによる一連の処理を終了する。
つぎに、各クロックゲーティング回路ＣＧ１〜ＣＧｎのクロックゲーティングの適用期間をあらわすグラフを作成する解析／作成処理手順について説明する。図１１は、実施の形態２にかかる解析／作成処理手順の一例を示すフローチャートである。
図１１のフローチャートにおいて、まず、解析／作成部３０７により、設計対象回路のクロックツリー解析を実行して（ステップＳ１１０１）、クロックゲーティング回路ＣＧ１〜ＣＧｎの階層構造を解析するとともに、階層構造内の同一階層下でのレジスタのデータの入出力関係を解析する（ステップＳ１１０２）。なお、設計対象回路のクロックツリー解析は、図１０に示したステップＳ１００１において入力された回路情報を用いて実行される。
このあと、設計対象回路に挿入された測定回路５００ごとの測定結果を用いて、各クロックゲーティング回路ＣＧ１〜ＣＧｎによるクロックゲーティングの適用期間を特定する（ステップＳ１１０３）。なお、測定回路５００の測定結果は、図１０に示したステップＳ１００４において取得されたものを用いる。
そして、特定されたクロックゲーティングの適用期間と、ステップＳ１１０２において解析された解析結果とを用いて、クロックゲーティング回路ＣＧ１〜ＣＧｎごとのクロックゲーティングの適用期間をあらわすグラフを作成し（ステップＳ１１０４）、出力部３０６により、作成されたグラフを出力して（ステップＳ１１０５）、本フローチャートによる一連の処理を終了する。
以上説明した実施の形態２によれば、各クロックゲーティング回路ＣＧ１〜ＣＧｎの制御信号の値が変化した時刻を測定し、その測定結果から各クロックゲーティング回路ＣＧ１〜ＣＧｎでの電力的な無駄を判断するための電力指標を算出することができる。これにより、設計者は、クロックゲーティング回路ＣＧ１〜ＣＧｎの中から消費電力の改善可能性が高いクロックゲーティング回路ＣＧｉを特定することができる。
また、グラフ９００のように、階層構造化されたクロックゲーティング回路ＣＧ１〜ＣＧｎの同一階層でのクロックゲーティング適用期間を、わかりやすい形でグラフィカルに表示することができる。これにより、設計者は、適切にクロックゲーティングがおこなわれているかを直感的に判断することができ、たとえば、無駄にクロックゲーティングが適用されている期間を容易に特定することができる。
（実施の形態３）
つぎに、設計支援装置の実施の形態３について説明する。実施の形態３では、クロックゲーティング回路ＣＧｉの制御信号の値が変化した時刻を測定する測定回路（以下、「第１の測定回路」という）とともに、クロックゲーティング適用対象となるレジスタに入出力されるデータ信号の値が変化していない期間中に、レジスタに入力されたクロック数を測定する第２の測定回路を設計対象回路に挿入する。なお、実施の形態１，２において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
つぎに、設計支援装置の実施の形態３について説明する。実施の形態３では、クロックゲーティング回路ＣＧｉの制御信号の値が変化した時刻を測定する測定回路（以下、「第１の測定回路」という）とともに、クロックゲーティング適用対象となるレジスタに入出力されるデータ信号の値が変化していない期間中に、レジスタに入力されたクロック数を測定する第２の測定回路を設計対象回路に挿入する。なお、実施の形態１，２において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
ここで、第２の測定回路について説明する。図１２は、レジスタ用の測定回路の一例を示す説明図（その１）である。図１２において、測定回路１２００は、レジスタＲに入出力されるデータ信号の値が変化していない期間に、レジスタＲに入力されたクロック数をカウンタＡにより測定する第２の測定回路である。
ここで、レジスタＲは、クロックゲーティング適用対象となる記憶素子である。また、論理ゲート１２０１では、レジスタＲに入力されるデータ信号の値と、レジスタＲに保持されている一クロック時刻前のデータ信号の値とを比較して、データ信号の値に変化がなかった場合に「１」となる。
このため、測定回路１２００では、レジスタＲに入力されるデータ信号の値に変化がなかった場合に、カウンタＡにより、クロック数が「＋１」カウントされる。これにより、レジスタＲに入出力されるデータ信号の値が変化していない期間に、レジスタＲに入力されたクロック数を測定することができる。
この測定回路１２００は、シミュレーション期間中にレジスタＲに入力されるクロック数のうち、有効に使われていないクロック数を特定することを目的として設計対象回路に挿入される。つまり、レジスタＲへのクロック入力時に、入出力されるデータ信号の値が同じ場合には、そのクロックは無駄となるため、それを評価するために測定回路１２００を挿入する。
また、図示は省略するが、測定回路１２００では、レジスタＲに入出力されるデータ信号の値に変化がなかった場合のシミュレーション時刻がメモリに書き込まれる。これにより、レジスタＲに入出力されるデータ信号の値が同じ値となる期間を特定することができる。
算出部３０５は、シミュレーション期間と、第２の測定回路（たとえば、測定回路１２００）の測定結果との比率を求めることにより、クロックゲーティング回路ＣＧ１〜ＣＧｎごとの電力指標Ｐ１〜Ｐｎを算出することとしてもよい。
より具体的には、たとえば、下記式（４）を用いて、クロックゲーティング回路ＣＧｉの電力指標Ｐｉを求めることができる。ただし、シミュレーション期間の期間長をＴ、シミュレーション期間中に測定された第２の測定回路の測定結果をＣｉとする。
Ｐｉ＝Ｃｉ／Ｔ ・・・（４）
上記式（４）を用いて求めた電力指標Ｐｉは、クロックゲーティング回路ＣＧｉによるクロックゲーティング適用対象となるレジスタＲでのクロックの冗長動作率をあらわす指標である。この電力指標Ｐｉが高いほど電力的な無駄が多く、消費電力の改善可能性が高いことを意味している。一方、電力指標Ｐｉが低いほど電力的な無駄が少なく、消費電力の改善可能性が低いことを意味している。なお、上記式（４）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。
また、出力部３０６は、クロックゲーティング回路ＣＧ１〜ＣＧｎの電力指標Ｐ１〜Ｐｎと、クロックゲーティング適用対象となるレジスタとを関連付けて出力することとしてもよい。このとき、消費電力の改善可能性が高いレジスタを特定し易くするため、電力指標Ｐ１〜Ｐｎを高い順にソートして出力することとしてもよい。
ここで、出力結果の具体例について説明する。なお、クロックゲーティング回路ＣＧｉによるクロックゲーティング適用対象となるレジスタを「レジスタＲｉ」と表記する。図１３は、出力結果の具体例を示す説明図（その２）である。図１３において、出力結果１３００には、レジスタＲ１〜Ｒｎごとの電力指標Ｐ１〜Ｐｎが示されている。
これによれば、設計者は、各レジスタＲ１〜Ｒｎにおける消費電力の改善可能性を検討することができる。検討例としては、まず、レジスタＲ１〜Ｒｎの電力指標Ｐ１〜Ｐｎから消費電力の改善可能性が高いレジスタＲｉを特定する。このあと、クロックゲーティング回路ＣＧｉのクロックゲーティング適用期間と、レジスタＲｉに入出力されるデータ信号の値が変化していない期間とを照らし合わせて、さらにクロックゲーティングを適用すべきか否かを判断する。
また、算出部３０５は、クロックゲーティング回路ＣＧ１〜ＣＧｎの電力指標を用いて、設計対象回路内の機能ブロックごとの電力指標の平均値を算出することとしてもよい。具体的には、たとえば、設計対象回路に関する回路情報から各機能ブロックに属するクロックゲーティング回路を特定し、機能ブロックごとの電力指標の平均値を算出することができる。
この場合、出力部３０６は、たとえば、消費電力の改善可能性が高い機能ブロックを特定し易くするため、機能ブロックの電力指標の平均値（平均電力指標）を高い順にソートして出力することとしてもよい。ここで、出力結果の具体例について説明する。図１４は、出力結果の具体例を示す説明図（その３）である。
図１４において、出力結果１４００には、設計対象回路内の機能ブロックＢ１〜Ｂ５ごとの平均電力指標ＡＰ１〜ＡＰ５が示されている。具体的には、各機能ブロックＢ１〜Ｂ５の平均電力指標ＡＰ１〜ＡＰ５が降順となるようにソートされて示されている。
ここで、平均電力指標が高い機能ブロックは消費電力の改善可能性が高い機能ブロックとなる。このため、設計者は、出力結果１４００を参照して、平均電力指標が高い機能ブロックについて消費電力の削減検討を優先的におこなうことで、効率的な電力改善をおこなうことができる。
以上説明した実施の形態３によれば、クロックゲーティング適用対象となるレジスタＲ１〜Ｒｎに入出力されるデータ信号の値が変化していない期間に、レジスタＲ１〜Ｒｎに入力されたクロック数を測定し、その測定結果から各クロックゲーティング回路ＣＧ１〜ＣＧｎでの電力的な無駄を判断するための電力指標を算出することができる。
これにより、設計者は、複数のレジスタＲ１〜Ｒｎの中から消費電力の改善可能性が高いレジスタＲｉ（クロックの冗長動作率が高い）を特定することができる。そして、レジスタＲｉに対するより効果的なクロックゲーティングの適用期間を再検討することで、設計対象回路の低電力化を図ることができる。
（実施の形態４）
つぎに、設計支援装置の実施の形態４について説明する。実施の形態４では、第１の測定回路（たとえば、測定回路５００）とともに、クロックゲーティング適用対象となるレジスタに対するクロックの供給が停止されている期間中に、レジスタに入力されるデータ信号の値が変化した変化回数を測定する第３の測定回路を設計対象回路に挿入する。なお、実施の形態１〜３において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
つぎに、設計支援装置の実施の形態４について説明する。実施の形態４では、第１の測定回路（たとえば、測定回路５００）とともに、クロックゲーティング適用対象となるレジスタに対するクロックの供給が停止されている期間中に、レジスタに入力されるデータ信号の値が変化した変化回数を測定する第３の測定回路を設計対象回路に挿入する。なお、実施の形態１〜３において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
ここで、第３の測定回路について説明する。図１５は、レジスタ用の測定回路の一例を示す説明図（その２）である。図１５において、測定回路１５００は、レジスタＲに対するクロックの供給が停止されている期間に、レジスタＲに入力されるデータ信号の値が変化した変化回数を測定する第３の測定回路である。
測定回路１５００において、カウンタＡは、レジスタＲに入出力されるデータ信号の値が変化していない期間にレジスタＲに入力されるクロック数を計数する。また、カウンタＢは、レジスタＲに入力されるデータ信号の変化回数（の１／２）を計数する。また、カウンタＣは、レジスタＲに入力されるクロックの変化回数（の１／２）を計数する。
これらカウンタＡ〜Ｃにより計数された計数結果を下記式（５）に代入することで、クロックゲーティング回路ＣＧｉによるクロックゲーティング適用対象となるレジスタＲに対するクロックの供給が停止されている期間に、レジスタＲに入力されるデータ信号の値が変化した変化回数Ｎｉを求めることができる。ただし、ＲＡ，ＲＢ，ＲＣは、各カウンタＡ，Ｂ，Ｃの計数結果である。
Ｎｉ＝（ＲＢ×２）−（ＲＣ×２）−ＲＡ ・・・（５）
また、算出部３０５は、シミュレーション期間の期間長Ｔと、上記変化回数Ｎｉとの比率を求めることにより、クロックゲーティング回路ＣＧｉの電力指標Ｐｉを算出することとしてもよい。より具体的には、たとえば、下記式（６）を用いて、クロックゲーティング回路ＣＧｉの電力指標Ｐｉを求めることができる。
Ｐｉ＝Ｎｉ／Ｔ ・・・（６）
上記式（６）を用いて求めた電力指標Ｐｉは、検討箇所におけるクロックの冗長動作率をあらわす指標である。この電力指標Ｐｉが高いほど、クロック停止時にレジスタＲに入力されるデータ信号の値が頻繁に変化したこととなる。つまり、レジスタＲへのデータ入力の冗長性による電力的な無駄が多く、消費電力の改善可能性が高いことを意味している。なお、上記式（５）および（６）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。
以上説明した実施の形態４によれば、クロックゲーティング適用対象となるレジスタＲ１〜Ｒｎに対するクロックの供給が停止されている期間に、レジスタＲ１〜Ｒｎに入力されるデータ信号の値が変化した変化回数を測定し、その測定結果から各クロックゲーティング回路ＣＧ１〜ＣＧｎでの電力的な無駄を判断するための電力指標を算出することができる。
これにより、設計者は、複数のレジスタＲ１〜Ｒｎの中から消費電力の改善可能性が高いレジスタＲｉを特定することができる。そして、レジスタＲｉの前段のモジュールの動作を再検討（レジスタＲｉへのデータ入力の冗長性を排除）することにより、設計対象回路の低電力化を図ることができる。
（実施の形態５）
つぎに、設計支援装置の実施の形態５について説明する。実施の形態５では、第１の測定回路とともに、機能ブロック間のデータ転送がおこなわれた時刻および転送回数を測定する第４の測定回路を設計対象回路に挿入する。なお、実施の形態１〜４において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
つぎに、設計支援装置の実施の形態５について説明する。実施の形態５では、第１の測定回路とともに、機能ブロック間のデータ転送がおこなわれた時刻および転送回数を測定する第４の測定回路を設計対象回路に挿入する。なお、実施の形態１〜４において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
第４の測定回路は、たとえば、機能ブロック間のデータ転送が検出された場合に、シミュレーション時刻をメモリに書き込むとともに、転送回数を「＋１」カウントする回路である。ここでは、第４の測定回路の測定結果に基づいて、各機能ブロックが仕事をしている期間を特定する。以下、任意の機能ブロックを「機能ブロックＢｊ」と表記し、機能ブロックＢｊの電力指標を「電力指標Ｐｊ」と表記する（ただし、ｊ＝１，２，…ｍ）。
以下、算出部３０５によって機能ブロックＢｊの電力指標Ｐｊを算出する具体的な処理内容について説明する。まず、設計対象回路に関する回路情報に定義されている機能ブロック間で受け渡されるデータ信号の入出力関係から、設計対象回路内の各機能ブロック間の依存関係を特定する。
このあと、第４の測定回路の測定結果と機能ブロック間の依存関係とを用いて、機能ブロックＢｊが仕事をしている期間を特定する。なお、機能ブロックが仕事をしている期間とは、データ信号が入力されてから対応するデータ信号が出力されるまでの期間である。さらに、第１の測定回路の測定結果から機能ブロックＢｊに対してクロックが供給されている期間を特定する。
そして、機能ブロックＢｊに対してクロックが供給されている期間と、機能ブロックＢｊが仕事をしている期間との比率を求めることにより、機能ブロックＢｊの電力指標Ｐｊを算出する。具体的には、たとえば、下記式（７）を用いて、機能ブロックＢｊの電力指標Ｐｊを求めることができる。ただし、機能ブロックＢｊに対してクロックが供給されている期間をＴCｊとし、機能ブロックＢｊが仕事をしている期間をＴWｊとする。
Ｐｊ＝ＴCｊ／ＴWｊ ・・・（７）
この電力指標Ｐｊが高いほど、機能ブロックＢｊが仕事をしている期間ＴWｊ以上にクロックが動作していることになり、電力的な無駄が多い、すなわち、消費電力の改善可能性が高いことを意味している。一方、電力指標Ｐｊが低いほど電力的な無駄が少なく、消費電力の改善可能性が低いことを意味している。なお、上記式（７）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。
また、機能ブロック間の依存関係と、各機能ブロックＢ１〜Ｂｍが仕事をしている期間ＴW１〜ＴWｍとから、機能ブロック間の動作・停止関係の整合性をチェックすることができる。このチェックは、設計支援装置において自動実行されてもよく、また、設計者がチェックすることとしてもよい。
具体的には、たとえば、依存関係の上流側の機能ブロックが停止しているにもかかわらず、下流側の機能ブロックが動作している場合は不整合となる。この場合、上流側の機能ブロックの動作が停止している間、下流側の機能ブロックの動作を停止させることができるため、下流側の機能ブロックが消費電力の削減を検討すべき箇所となる。
以上説明した実施の形態５によれば、機能ブロック間のデータ転送がおこなわれた時刻および転送回数を測定する測定回路を設計対象回路に挿入し、その測定結果から各機能ブロックＢ１〜Ｂｍでの電力的な無駄を判断するための電力指標Ｐ１〜Ｐｍを算出することができる。
これにより、設計者は、複数の機能ブロックＢ１〜Ｂｍの中から消費電力の改善可能性が高い機能ブロックｊを特定することができる。また、機能ブロック間の依存関係と、各機能ブロックＢ１〜Ｂｍが仕事をしている期間ＴW１〜ＴWｍとから、機能ブロック間の動作・停止関係の整合性をチェックすることができる。
（実施の形態６）
つぎに、設計支援装置の実施の形態６について説明する。実施の形態６では、電力的な削減の可能性を検討すべき検討箇所として、設計対象回路内のメモリを例に挙げて説明する。なお、実施の形態１〜５において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
つぎに、設計支援装置の実施の形態６について説明する。実施の形態６では、電力的な削減の可能性を検討すべき検討箇所として、設計対象回路内のメモリを例に挙げて説明する。なお、実施の形態１〜５において説明した箇所と同一箇所については、同一符号を付して図示および説明を省略する。
ここでは、メモリのアクセスに無駄がないか否かを検討する。アクセスが無駄となる具体例としては、たとえば、同じアドレスに連続して同じデータを書き込むことがある。これは、最後に書き込まれたデータ以外は使われないため無駄なアクセスとなる。また、同じアドレスを連続して読み出すことがある。これは、１度読み出したアドレスを使い回せばよいため、最初の読み出し以外は無駄となる。
また、アドレスの使用範囲に局所性がある場合にもアクセスの無駄が発生する。そこで、このようなアクセスの無駄を検討するための測定回路を設計対象回路に挿入することで、設計対象回路の中から消費電力の改善可能性が高い箇所を絞り込む。
まず、検索部３０２は、設計対象回路の中からメモリを検索する。具体的には、たとえば、論理設計において規定されたメモリの固有名を用いて、設計対象回路の中からメモリを検索することができる。このとき、メモリの入出力端子ＩＤを検索することとしてもよい。ここで、リスト化された検索結果について説明する。
図１６は、検索結果リストの具体例を示す説明図（その２）である。図１６において、検索結果リスト１６００には、メモリＭ１〜Ｍｐごとの検索結果１６００−１〜１６００−ｐがリスト化されて記憶されている。具体的には、各検索結果１６００−１〜１６００−ｐは、メモリＩＤおよび端子ＩＤを有している。
メモリＩＤは、メモリを識別する識別子（たとえば、メモリの固有名）である。端子ＩＤは、各メモリの入出力端子を識別する識別子（たとえば、端子名）である。これによれば、メモリＭｋ（ｋ＝１，２，…，ｐ）の特定の信号を測定する測定回路の挿入位置となる端子ＴMｋを認識することができる。メモリＭｋの特定の信号には、たとえば、クロック信号、イネーブル信号、アドレス信号、データ信号、リード／ライト信号などがある。
また、挿入部３０３は、検索結果リスト１６００から特定される挿入位置に、メモリＭｋの特定の信号を測定する測定回路を挿入する。ここで、メモリ用の測定回路について説明する。まず、同じアドレスに同じデータを連続書き込みした回数を測定する測定回路について説明する。
（メモリ用の測定回路１）
図１７は、メモリ用の測定回路の一例を示す回路図（その１）である。図１７において、測定回路１７００は、メモリＭｋのアドレス信号、データ信号、リード／ライト信号およびイネーブル信号を測定する回路である。なお、ここでは簡単のため、アドレス信号、データ信号、リード／ライト信号およびイネーブル信号のビット数を１ビットとして説明する。
図１７は、メモリ用の測定回路の一例を示す回路図（その１）である。図１７において、測定回路１７００は、メモリＭｋのアドレス信号、データ信号、リード／ライト信号およびイネーブル信号を測定する回路である。なお、ここでは簡単のため、アドレス信号、データ信号、リード／ライト信号およびイネーブル信号のビット数を１ビットとして説明する。
ここで、レジスタ１７０１は、一クロック時刻前のアドレス信号の値を保持する記憶素子である。また、論理ゲート１７１０では、アドレス信号の値と、レジスタ１７０１に保持されている一クロック時刻前のアドレス信号の値とを比較して、その値が同一の場合に「１」となる。
また、レジスタ１７０２は、一クロック時刻前のデータ信号の値を保持する記憶素子である。また、論理ゲート１７２０では、データ信号の値と、レジスタ１７０２に保持されている一クロック時刻前のデータ信号の値とを比較して、その値が同一の場合に「１」となる。
また、レジスタ１７０３は、一クロック時刻前のリード／ライト信号の値を保持する記憶素子である。また、論理ゲート１７３０では、リード／ライト信号の値と、レジスタ１７０３に保持されている一クロック時刻前のリード／ライト信号の値とを比較して、その値が同一の場合に「１」となる。
また、レジスタ１７０４は、一クロック時刻前のイネーブル信号の値を保持する記憶素子である。また、論理ゲート１７４０では、イネーブル信号の値と、レジスタ１７０４に保持されている一クロック時刻前のイネーブル信号の値とを比較して、その値がともに「１」の場合に「１」となる。
また、論理ゲート１７５０では、論理ゲート１７１０，１７２０，１７３０，１７４０から出力された値がすべて「１」の場合に「１」となる。また、レジスタ１７０５は、同じアドレスに同じデータを連続書き込みした回数Ｆを保持する記憶素子である。また、セレクタ１７６０では、レジスタ１７０５からの２つの入力「Ｆ，Ｆ＋１」から、１つの入力「Ｆ」ｏｒ「Ｆ＋１」を選択して出力する。
具体的には、セレクタ１７６０では、論理ゲート１７５０から出力された値が「１」であった場合に、「Ｆ＋１」を選択して、レジスタ１７０５に出力する。以上のことから、測定回路１７００では、同じアドレスに同じデータを連続書き込みした場合に、その回数Ｆがレジスタ１７０５に書き込まれることとなる。なお、図示は省略するが、メモリＭｋに対する総アクセス回数を測定するための測定回路が設計対象回路に挿入されていることとする。
ここで、測定回路１７００の測定結果について説明する。図１８は、測定結果の具体例を示す説明図（その２）である。図１８において、測定結果テーブル１８００には、メモリＭ１〜Ｍｐごとの測定結果１８００−１〜１８００−ｐが記憶されている。具体的には、測定結果１８００−１〜１８００−ｐは、メモリＭ１〜Ｍｐごとに、測定回路１７００の測定結果および総アクセス回数を有している。
測定結果Ｆ１〜Ｆｐは、各メモリＭ１〜Ｍｐの同じアドレスに同じデータを連続書き込みした回数である。総アクセス回数ＡＦ１〜ＡＦｐは、各メモリＭ１〜Ｍｐにアクセスした総回数である。これにより、メモリＭｋの同じアドレスに同じデータを連続書き込みした回数Ｆｋを特定することができる。この回数Ｆｋは、メモリＭｋに対しておこなわれた無駄なアクセスの回数である。
また、算出部３０５は、メモリＭ１〜Ｍｐに対する総アクセス回数と、挿入部３０３によって挿入された測定回路ごとの測定結果との比率を求めることにより、メモリＭ１〜Ｍｐごとの電力指標を算出する。具体的には、たとえば、下記式（８）を用いて、メモリＭｋの電力指標Ｐｋを算出することができる。
Ｐｋ＝Ｆｋ／ＡＦｋ ・・・（８）
ここでは、この電力指標Ｐｋが高いほど、メモリＭｋに対する無駄なアクセスが多いことになり、電力的な無駄が多い、すなわち、消費電力の改善可能性が高いことを意味している。一方、電力指標Ｐｋが低いほど電力的な無駄が少なく、消費電力の改善可能性が低いことを意味している。なお、上記式（８）は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されている。
（メモリ用の測定回路２）
つぎに、同じアドレスを連続読み出しした回数を測定する測定回路について説明する。図１９は、メモリ用の測定回路の一例を示す回路図（その２）である。図１９において、測定回路１９００は、メモリＭｋのアドレス信号、リード／ライト信号およびイネーブル信号を測定する回路である。
つぎに、同じアドレスを連続読み出しした回数を測定する測定回路について説明する。図１９は、メモリ用の測定回路の一例を示す回路図（その２）である。図１９において、測定回路１９００は、メモリＭｋのアドレス信号、リード／ライト信号およびイネーブル信号を測定する回路である。
ここで、レジスタ１９０１は、一クロック時刻前のアドレス信号の値を保持する記憶素子である。また、論理ゲート１９１０では、アドレス信号の値と、レジスタ１９０１に保持されている一クロック時刻前のアドレス信号の値とを比較して、その値が同一の場合に「１」となる。
また、レジスタ１９０２は、一クロック時刻前のリード／ライト信号の値を保持する記憶素子である。また、論理ゲート１９２０では、リード／ライト信号の値と、レジスタ１９０２に保持されている一クロック時刻前のリード／ライト信号の値とを比較して、その値がともに「１」の場合に「１」となる。
また、レジスタ１９０３は、一クロック時刻前のイネーブル信号の値を保持する記憶素子である。また、論理ゲート１９３０では、イネーブル信号の値と、レジスタ１９０３に保持されている一クロック時刻前のイネーブル信号の値とを比較して、その値がともに「１」の場合に「１」となる。
また、論理ゲート１９４０では、論理ゲート１９１０，１９２０，１９３０から出力された値がすべて「１」であった場合に「１」となる。また、レジスタ１９０４は、同じアドレスを連続読み出しした回数Ｆを保持する記憶素子である。また、セレクタ１９５０では、レジスタ１９０４からの２つの入力「Ｆ，Ｆ＋１」から、１つの入力「Ｆ」ｏｒ「Ｆ＋１」を選択して出力する。
具体的には、セレクタ１９５０では、論理ゲート１９４０から出力された値が「１」であった場合に、「Ｆ＋１」を選択して、レジスタ１９０４に出力する。以上のことから、測定回路１９００では、同じアドレスを連続読み出しした場合に、その回数Ｆがレジスタ１９０４に書き込まれることとなる。なお、この測定回路１９００の測定結果からメモリＭｋの電力指標Ｐｋを算出する場合も、上記同様に上記式（８）を用いて求めることができる。
（メモリ用の測定回路３）
つぎに、メモリＭｋのアドレスごとのリード／ライト回数を測定する測定回路について説明する。図２０は、メモリ用の測定回路の一例を示す回路図（その３）である。図２０において、測定回路２０００は、メモリＭｋのイネーブル信号を測定する回路である。なお、この測定回路２０００は、メモリＭｋのアドレスごとに用意される。
つぎに、メモリＭｋのアドレスごとのリード／ライト回数を測定する測定回路について説明する。図２０は、メモリ用の測定回路の一例を示す回路図（その３）である。図２０において、測定回路２０００は、メモリＭｋのイネーブル信号を測定する回路である。なお、この測定回路２０００は、メモリＭｋのアドレスごとに用意される。
ここで、レジスタ２００１は、一クロック時刻前のイネーブル信号の値を保持する記憶素子である。また、論理ゲート２０１０では、イネーブル信号の値と、レジスタ２００１に保持されている一クロック時刻前のイネーブル信号の値とを比較して、その値がともに「１」の場合に「１」となる。
また、メモリ２００２は、あるアドレスのリード／ライト回数Ｆを保持する記憶素子である。また、セレクタ２０２０では、メモリ２００２からの２つの入力「Ｆ，Ｆ＋１」から、１つの入力「Ｆ」ｏｒ「Ｆ＋１」を選択して出力する。
具体的には、セレクタ２０２０では、論理ゲート２０１０から出力された値が「１」であった場合に、「Ｆ＋１」を選択して、メモリ２００２に出力する。以上のことから、測定回路２０００では、あるアドレスへのリード／ライトがあった場合に、その回数Ｆがメモリ２００２に書き込まれることとなる。
ここで、この測定回路２０００の測定結果について説明する。図２１は、測定結果の具体例を示す説明図（その３）である。図２１において、測定結果テーブル２１００には、メモリＭ１のアドレスＡ1１〜Ａ1４ごとの測定結果２１００−１〜２１００−４が記憶されている。
具体的には、測定結果２１００−１〜２１００−４は、アドレスＡ1１〜Ａ1４ごとのリード／ライト回数を有している。これによれば、アドレスＡ1１，Ａ1２はアドレスＡ1３，Ａ1４に比べて、頻繁に使われており、アドレスＡ1４は全く使われていないことを把握することができる。
このことから、たとえば、アドレスＡ1４は不要のため削除し、アドレスＡ1３はリード／ライト回数が少ないためレジスタ利用に変更するなどの対策をおこなうことにより、低電力化を図ることができる。なお、上述した測定回路１７００，１９００，２０００のうち、どの測定回路を設計対象回路に挿入するのかは、予め任意に設定されていることとする。
（設計支援装置の設計支援処理手順）
つぎに、実施の形態６にかかる設計支援処理手順について説明する。ここでは、測定回路として同じアドレスに同じデータを連続書き込みした回数を測定する測定回路１７００を挿入する場合を例に挙げて説明する。
つぎに、実施の形態６にかかる設計支援処理手順について説明する。ここでは、測定回路として同じアドレスに同じデータを連続書き込みした回数を測定する測定回路１７００を挿入する場合を例に挙げて説明する。
図２２は、実施の形態６にかかる設計支援処理手順の一例を示すフローチャートである。図２２のフローチャートにおいて、まず、入力部３０１により、設計対象回路に関する回路情報の入力を受け付けたか否かを判断する（ステップＳ２２０１）。
ここで、回路情報の入力を待って（ステップＳ２２０１：Ｎｏ）、入力された場合（ステップＳ２２０１：Ｙｅｓ）、検索部３０２により、入力された設計対象回路に関する回路情報に基づいて、設計対象回路の中からメモリＭ１〜Ｍｐを検索する（ステップＳ２２０２）。
そして、挿入部３０３により、検索されたメモリＭ１〜Ｍｐのアドレス信号、データ信号、リード／ライト信号およびイネーブル信号を測定する測定回路１７００を設計対象回路に挿入する（ステップＳ２２０３）。このあと、取得部３０４により、測定回路１７００が挿入された挿入後の設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された測定回路１７００の測定結果を取得する（ステップＳ２２０４）。
つぎに、算出部３０５により、取得された測定回路１７００ごとの測定結果を上記式（８）に代入することで、メモリＭ１〜Ｍｐごとの電力指標Ｐ１〜Ｐｐを算出し（ステップＳ２２０５）、最後に、出力部３０６により、メモリＭ１〜Ｍｐごとの電力指標Ｐ１〜Ｐｐを出力して（ステップＳ２２０６）、本フローチャートによる一連の処理を終了する。
以上説明した実施の形態６によれば、メモリＭ１〜Ｍｐでの特定の信号の変化を測定し、その測定結果から各メモリＭ１〜Ｍｐでの電力的な無駄を判断するための電力指標Ｐ１〜Ｐｐを算出することができる。これにより、複数のメモリＭ１〜Ｍｐの中から消費電力の改善可能性が高いメモリＭｋを特定することができる。
具体的には、同じアドレスに連続して同じデータを書き込む無駄なアクセスが多いメモリＭｋや、同じアドレスを連続して読み出す無駄なアクセスが多いメモリＭｋを特定することができる。また、アドレスの使用範囲に局所性があるメモリＭｋも特定することができる。そして、このようなメモリＭｋについて消費電力の削減検討を優先的におこなうことで、効率的な電力改善をおこなうことができる。
以上のことから、本実施の形態にかかる設計支援プログラム、設計支援装置、および設計支援方法によれば、設計対象回路の中から消費電力の改善可能性が高い箇所を絞り込むことを可能にすることにより、電力改善作業にかかる作業負担の軽減化および作業時間の短縮化を図ることができる。
なお、本実施の形態で説明した設計支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、このプログラムは、インターネットなどのネットワークを介して配布することが可能な媒体であってもよい。
また、本実施の形態で説明した設計支援装置１０１は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、たとえば、上述した設計支援装置１０１の機能（入力部３０１〜解析／作成部３０７）をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、設計支援装置１０１を製造することができる。
上述した実施の形態に関し、さらに以下の付記を開示する。
（付記１）コンピュータを、
設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索する検索手段、
前記検索手段によって検索された前記検討箇所の特定の信号を測定する測定回路を前記設計対象回路に挿入する挿入手段、
前記挿入手段によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得手段、
前記取得手段によって取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出する算出手段、
前記算出手段によって算出された前記検討箇所の電力指標を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。
設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索する検索手段、
前記検索手段によって検索された前記検討箇所の特定の信号を測定する測定回路を前記設計対象回路に挿入する挿入手段、
前記挿入手段によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得手段、
前記取得手段によって取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出する算出手段、
前記算出手段によって算出された前記検討箇所の電力指標を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。
（付記２）前記算出手段は、
前記検討箇所の消費電力の改善可能性をあらわす電力指標と、前記検討箇所の見積もり消費電力とを用いて、前記検討箇所の回路構成を修正することで削減が見込まれる消費電力の概算値を算出することを特徴とする付記１に記載の設計支援プログラム。
前記検討箇所の消費電力の改善可能性をあらわす電力指標と、前記検討箇所の見積もり消費電力とを用いて、前記検討箇所の回路構成を修正することで削減が見込まれる消費電力の概算値を算出することを特徴とする付記１に記載の設計支援プログラム。
（付記３）前記検索手段は、
前記設計対象回路の中からクロックゲーティング回路を検索し、
前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路の制御信号の値が変化した時刻を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果から特定されるクロックゲーティングの適用期間との比率を求めることにより、前記クロックゲーティング回路の電力指標を算出することを特徴とする付記１〜３のいずれか一つに記載の設計支援プログラム。
前記設計対象回路の中からクロックゲーティング回路を検索し、
前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路の制御信号の値が変化した時刻を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果から特定されるクロックゲーティングの適用期間との比率を求めることにより、前記クロックゲーティング回路の電力指標を算出することを特徴とする付記１〜３のいずれか一つに記載の設計支援プログラム。
（付記４）前記検索手段は、
前記設計対象回路の中からクロックゲーティング回路を検索し、
前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路によるクロックゲーティングの適用対象となるレジスタに入出力されるデータ信号の値が変化していない期間に、前記レジスタに入力されたクロック数を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果との比率を求めることにより、前記クロックゲーティング回路の電力指標を算出することを特徴とする付記１〜３のいずれか一つに記載の設計支援プログラム。
前記設計対象回路の中からクロックゲーティング回路を検索し、
前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路によるクロックゲーティングの適用対象となるレジスタに入出力されるデータ信号の値が変化していない期間に、前記レジスタに入力されたクロック数を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果との比率を求めることにより、前記クロックゲーティング回路の電力指標を算出することを特徴とする付記１〜３のいずれか一つに記載の設計支援プログラム。
（付記５）前記検索手段は、
前記設計対象回路の中からクロックゲーティング回路を検索し、
前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路によるクロックゲーティングの適用対象となるレジスタに対するクロックの供給が停止されている期間に、前記レジスタに入力されるデータ信号の値が変化した変化回数を測定するための測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果から特定される前記変化回数との比率を求めることにより、前記クロックゲーティング回路の電力指標を算出することを特徴とする付記１または２に記載の設計支援プログラム。
前記設計対象回路の中からクロックゲーティング回路を検索し、
前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路によるクロックゲーティングの適用対象となるレジスタに対するクロックの供給が停止されている期間に、前記レジスタに入力されるデータ信号の値が変化した変化回数を測定するための測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果から特定される前記変化回数との比率を求めることにより、前記クロックゲーティング回路の電力指標を算出することを特徴とする付記１または２に記載の設計支援プログラム。
（付記６）前記検索手段は、
前記設計対象回路の中からメモリを検索し、
前記挿入手段は、
前記検索手段によって検索された前記メモリに入力される特定の信号を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記測定回路の測定結果に基づいて、前記メモリの電力指標を算出することを特徴とする付記１〜５のいずれか一つに記載の設計支援プログラム。
前記設計対象回路の中からメモリを検索し、
前記挿入手段は、
前記検索手段によって検索された前記メモリに入力される特定の信号を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記測定回路の測定結果に基づいて、前記メモリの電力指標を算出することを特徴とする付記１〜５のいずれか一つに記載の設計支援プログラム。
（付記７）前記挿入手段は、
前記検索手段によって検索された前記メモリ内の同一アドレスに同一データを連続書き込みした回数を測定する測定回路を挿入し、
前記算出手段は、
前記シミュレーション期間中の前記メモリに対する総アクセス数と、前記測定回路の測定結果との比率を求めることにより、前記メモリの電力指標を算出することを特徴とする付記６に記載の設計支援プログラム。
前記検索手段によって検索された前記メモリ内の同一アドレスに同一データを連続書き込みした回数を測定する測定回路を挿入し、
前記算出手段は、
前記シミュレーション期間中の前記メモリに対する総アクセス数と、前記測定回路の測定結果との比率を求めることにより、前記メモリの電力指標を算出することを特徴とする付記６に記載の設計支援プログラム。
（付記８）前記挿入手段は、
前記検索手段によって検索された前記メモリ内の同一アドレスを連続読み出しした回数を測定する測定回路を挿入し、
前記算出手段は、
前記シミュレーション期間中の前記メモリに対する総アクセス数と、前記測定回路の測定結果との比率を求めることにより、前記メモリの電力指標を算出することを特徴とする付記６または７に記載の設計支援プログラム。
前記検索手段によって検索された前記メモリ内の同一アドレスを連続読み出しした回数を測定する測定回路を挿入し、
前記算出手段は、
前記シミュレーション期間中の前記メモリに対する総アクセス数と、前記測定回路の測定結果との比率を求めることにより、前記メモリの電力指標を算出することを特徴とする付記６または７に記載の設計支援プログラム。
（付記９）設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索する検索手段と、
前記検索手段によって検索された前記検討箇所の特定の信号の値を測定する測定回路を前記設計対象回路に挿入する挿入手段と、
前記挿入手段によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得手段と、
前記取得手段によって取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出する算出手段と、
前記算出手段によって算出された前記検討箇所の電力指標を出力する出力手段と、
を備えることを特徴とする設計支援装置。
前記検索手段によって検索された前記検討箇所の特定の信号の値を測定する測定回路を前記設計対象回路に挿入する挿入手段と、
前記挿入手段によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得手段と、
前記取得手段によって取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出する算出手段と、
前記算出手段によって算出された前記検討箇所の電力指標を出力する出力手段と、
を備えることを特徴とする設計支援装置。
（付記１０）制御手段および記憶手段を備えるコンピュータが、
前記制御手段により、設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索する検索工程と、
前記制御手段により、前記検索工程によって検索された前記検討箇所の特定の信号の値を測定する測定回路を前記設計対象回路に挿入する挿入工程と、
前記制御手段により、前記挿入工程によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得工程と、
前記制御手段により、前記取得工程によって取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出する算出工程と、
前記制御手段により、前記算出工程によって算出された前記検討箇所の電力指標を出力する出力工程と、
を実行することを特徴とする設計支援方法。
前記制御手段により、設計対象回路の中から消費電力の削減対象候補となる検討箇所を検索する検索工程と、
前記制御手段により、前記検索工程によって検索された前記検討箇所の特定の信号の値を測定する測定回路を前記設計対象回路に挿入する挿入工程と、
前記制御手段により、前記挿入工程によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得工程と、
前記制御手段により、前記取得工程によって取得された前記測定回路の測定結果に基づいて、前記検討箇所の消費電力の改善可能性をあらわす電力指標を算出する算出工程と、
前記制御手段により、前記算出工程によって算出された前記検討箇所の電力指標を出力する出力工程と、
を実行することを特徴とする設計支援方法。
１０１ 設計支援装置
１０２ エミュレーション装置
３０１ 入力部
３０２ 検索部
３０３ 挿入部
３０４ 取得部
３０５ 算出部
３０６ 出力部
３０７ 解析／作成部
５００，１２００，１５００，１７００，１９００，２０００ 測定回路
１０２ エミュレーション装置
３０１ 入力部
３０２ 検索部
３０３ 挿入部
３０４ 取得部
３０５ 算出部
３０６ 出力部
３０７ 解析／作成部
５００，１２００，１５００，１７００，１９００，２０００ 測定回路
Claims (4)
- コンピュータを、
設計対象回路の中から消費電力の削減対象候補となるクロックゲーティング回路を検索する検索手段、
前記検索手段によって検索された前記クロックゲーティング回路によるクロックゲーティングの適用対象となるレジスタに入出力されるデータ信号の値が変化していない期間に、前記レジスタに入力されたクロック数を測定する測定回路を前記設計対象回路に挿入する挿入手段、
前記挿入手段によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得手段、
前記シミュレーション期間と、前記取得手段によって取得された前記測定回路の測定結果との比率を求めることにより、前記クロックゲーティング回路の消費電力の改善可能性をあらわす電力指標を算出する算出手段、
前記算出手段によって算出された前記クロックゲーティング回路の消費電力の改善可能性をあらわす電力指標を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。 - 前記挿入手段は、
前記検索手段によって検索された前記クロックゲーティング回路の制御信号の値が変化した時刻を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記シミュレーション期間と、前記測定回路の測定結果から特定されるクロックゲーティングの適用期間との比率を求めることにより、前記クロックゲーティング回路の消費電力の改善可能性をあらわす電力指標を算出することを特徴とする請求項１に記載の設計支援プログラム。 - 前記検索手段は、
前記設計対象回路の中からメモリを検索し、
前記挿入手段は、
前記検索手段によって検索された前記メモリに入力される特定の信号を測定する測定回路を前記設計対象回路に挿入し、
前記算出手段は、
前記測定回路の測定結果に基づいて、前記メモリの消費電力の改善可能性をあらわす電力指標を算出することを特徴とする請求項１または２に記載の設計支援プログラム。 - 設計対象回路の中から消費電力の削減対象候補となるクロックゲーティング回路を検索する検索手段と、
前記検索手段によって検索された前記クロックゲーティング回路によるクロックゲーティングの適用対象となるレジスタに入出力されるデータ信号の値が変化していない期間に、前記レジスタに入力されたクロック数を測定する測定回路を前記設計対象回路に挿入する挿入手段と、
前記挿入手段によって前記測定回路が挿入された挿入後の前記設計対象回路のシミュレーションを実行することにより、シミュレーション期間中に測定された前記測定回路の測定結果を取得する取得手段と、
前記シミュレーション期間と、前記取得手段によって取得された前記測定回路の測定結果との比率を求めることにより、前記クロックゲーティング回路の消費電力の改善可能性をあらわす電力指標を算出する算出手段と、
前記算出手段によって算出された前記クロックゲーティング回路の消費電力の改善可能性をあらわす電力指標を出力する出力手段と、
を備えることを特徴とする設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008218410A JP5262442B2 (ja) | 2008-08-27 | 2008-08-27 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008218410A JP5262442B2 (ja) | 2008-08-27 | 2008-08-27 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010055292A JP2010055292A (ja) | 2010-03-11 |
| JP5262442B2 true JP5262442B2 (ja) | 2013-08-14 |
Family
ID=42071152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008218410A Expired - Fee Related JP5262442B2 (ja) | 2008-08-27 | 2008-08-27 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5262442B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5510274B2 (ja) * | 2010-11-02 | 2014-06-04 | 富士通株式会社 | 集積回路の消費電力解析装置及びその方法 |
| JP5609657B2 (ja) * | 2011-01-11 | 2014-10-22 | 富士通株式会社 | 半導体集積回路の低電力設計支援装置及びその方法 |
| JP2013242714A (ja) * | 2012-05-21 | 2013-12-05 | Mitsubishi Electric Corp | 情報処理装置及び情報処理方法及びプログラム |
| US11797747B1 (en) * | 2021-05-28 | 2023-10-24 | Cadence Design Systems, Inc. | Identifying redundant logic based on clock gate enable condition |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002092065A (ja) * | 2000-09-11 | 2002-03-29 | Toshiba Corp | 回路設計方法及び回路設計装置 |
| JP2003256495A (ja) * | 2002-02-27 | 2003-09-12 | Nec Corp | 消費電力計算装置及び方法 |
| JP2003330568A (ja) * | 2002-05-09 | 2003-11-21 | Toshiba Corp | 半導体集積回路および回路設計システム |
| JP4330573B2 (ja) * | 2005-09-30 | 2009-09-16 | 富士通株式会社 | 消費電力評価方法、消費電力評価システム |
| JP4704299B2 (ja) * | 2006-09-06 | 2011-06-15 | 富士通株式会社 | Ｌｓｉの消費電力ピーク見積プログラム及びその装置 |
| JP2008176440A (ja) * | 2007-01-17 | 2008-07-31 | Renesas Technology Corp | 論理合成装置 |
-
2008
- 2008-08-27 JP JP2008218410A patent/JP5262442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010055292A (ja) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4696051B2 (ja) | 消費電力解析方法及びプログラム | |
| JP5197770B2 (ja) | 回路設計ツール | |
| JP4477632B2 (ja) | 自動回路設計のための方法と装置 | |
| JP4787460B2 (ja) | ソフトウェア・コンポーネントの性能測定を基にしたシステム性能予測方式および方法 | |
| US8898049B2 (en) | System level power profiling of embedded applications executing on virtual multicore system-on-chip platforms | |
| JP5056573B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
| JP2008065496A (ja) | Ｌｓｉの消費電力ピーク見積プログラム及びその装置 | |
| JP5262442B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
| US11636246B2 (en) | Systems and methods for predicting and managing power and energy use of semiconductor devices | |
| US20160246910A1 (en) | Memory Optimization in VLSI Design Using Generic Memory Models | |
| Krishnaswamy et al. | On the role of timing masking in reliable logic circuit design | |
| US9021289B2 (en) | Method and system for power estimation based on a number of signal changes | |
| US20090157375A1 (en) | Power index computing apparatus, method of computing power index, and computer product | |
| US20100070257A1 (en) | Methods, Systems, and Computer Program Products for Evaluating Electrical Circuits From Information Stored in Simulation Dump Files | |
| US20060190861A1 (en) | Method and apparatus for evaluating coverage of circuit, and computer product | |
| JP2010003281A (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
| US20090259979A1 (en) | Design tool and method for automatically identifying minimum timing violation corrections in an integrated circuit design | |
| JP5277781B2 (ja) | 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法 | |
| JP5146087B2 (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
| JP6089627B2 (ja) | 消費電力見積り装置および消費電力見積り方法 | |
| US8788997B1 (en) | Method for simplifying RTL schematic by grouping nodes into a cloud | |
| JP6175637B2 (ja) | 電力見積支援プログラム、電力見積支援装置および電力見積支援方法 | |
| CN112835308A (zh) | 用于预测和管理半导体器件功率和能量使用的系统和方法 | |
| JP2022165844A (ja) | ライブラリ開発支援プログラム、ライブラリ開発支援方法および情報処理装置 | |
| JP2006221473A (ja) | 論理検証装置、論理検証方法および論理検証プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |