JP5251506B2 - Resistance memory element - Google Patents
Resistance memory element Download PDFInfo
- Publication number
- JP5251506B2 JP5251506B2 JP2008524728A JP2008524728A JP5251506B2 JP 5251506 B2 JP5251506 B2 JP 5251506B2 JP 2008524728 A JP2008524728 A JP 2008524728A JP 2008524728 A JP2008524728 A JP 2008524728A JP 5251506 B2 JP5251506 B2 JP 5251506B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage
- memory element
- electrodes
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 28
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 24
- 238000010304 firing Methods 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 4
- 230000008859 change Effects 0.000 description 47
- 239000010936 titanium Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 238000006467 substitution reaction Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 239000010955 niobium Substances 0.000 description 7
- 229910052727 yttrium Inorganic materials 0.000 description 7
- 229910052692 Dysprosium Inorganic materials 0.000 description 6
- 229910052688 Gadolinium Inorganic materials 0.000 description 6
- 229910052772 Samarium Inorganic materials 0.000 description 6
- 229910052746 lanthanum Inorganic materials 0.000 description 6
- 229910052689 Holmium Inorganic materials 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000002772 conduction electron Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 2
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910052771 Terbium Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229920005822 acrylic binder Polymers 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000002518 antifoaming agent Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 229910003440 dysprosium oxide Inorganic materials 0.000 description 1
- NLQFUUYNQFMIJW-UHFFFAOYSA-N dysprosium(iii) oxide Chemical compound O=[Dy]O[Dy]=O NLQFUUYNQFMIJW-UHFFFAOYSA-N 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- OWCYYNSBGXMRQN-UHFFFAOYSA-N holmium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ho+3].[Ho+3] OWCYYNSBGXMRQN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- BDAGIHXWWSANSR-NJFSPNSNSA-N hydroxyformaldehyde Chemical compound O[14CH]=O BDAGIHXWWSANSR-NJFSPNSNSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- FKTOIHSPIPYAPE-UHFFFAOYSA-N samarium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Sm+3].[Sm+3] FKTOIHSPIPYAPE-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000018 strontium carbonate Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Description
この発明は、抵抗記憶素子に関するもので、特に、多結晶体としての半導体セラミックからなる素体を備える抵抗記憶素子に関するものである。 The present invention relates to a resistance memory element, and more particularly to a resistance memory element including an element body made of a semiconductor ceramic as a polycrystalline body.
抵抗記憶素子は、抵抗記憶機能を有する素体を備えており、この素体は、初期状態でたとえば比較的高い抵抗を示すが、所定値以上の電圧を印加すると、低抵抗状態に変化し、電圧を除去しても、この低抵抗状態が保持（記憶）され、他方、低抵抗状態にある素体に所定値以上の電圧を逆方向に印加すると、高抵抗状態に戻り、この電圧を除去しても、高抵抗状態が保持（記憶）されるという特性を有している。 The resistance memory element includes an element body having a resistance memory function, and this element body exhibits, for example, a relatively high resistance in an initial state, but changes to a low resistance state when a voltage of a predetermined value or more is applied, Even if the voltage is removed, this low resistance state is retained (stored). On the other hand, if a voltage higher than the specified value is applied to the element body in the low resistance state in the reverse direction, it returns to the high resistance state and this voltage is removed. Even so, the high resistance state is maintained (stored).
このような抵抗記憶素子は、しきい値以上の電圧を正方向および逆方向の各々に印加することにより、低抵抗状態と高抵抗状態とにスイッチングできるものであり、スイッチングにより、抵抗変化させ、それを記憶することが可能である。このような抵抗スイッチ効果を利用することにより、抵抗記憶素子は、いわゆるメモリー素子としてだけでなく、スイッチング素子としても用いることができる。 Such a resistance memory element can be switched between a low resistance state and a high resistance state by applying a voltage equal to or higher than a threshold value in each of the positive direction and the reverse direction. It is possible to memorize it. By utilizing such a resistance switch effect, the resistance memory element can be used not only as a so-called memory element but also as a switching element.
この発明にとって興味ある抵抗記憶素子として、たとえば非特許文献１に記載されたものがある。非特許文献１では、異種材料の界面、より具体的には、ＳｒＴｉＯ３単結晶基板とＳｒＲｕＯ３薄膜（単結晶薄膜）との接合界面において、上述した抵抗記憶特性を発現させている、抵抗記憶素子が記載されている。この抵抗記憶素子では、抵抗状態を変化させ得るスイッチング電圧は、最大３Ｖ程度であり、比較的低い電圧でスイッチングする。For example, Non-Patent
抵抗記憶素子が使用されようとする回路の中には、３Ｖ以上の定格電圧が加えられる回路も比較的多くある。そこで、非特許文献１に記載の抵抗記憶素子を、上記のような比較的高い駆動電圧環境でスイッチング素子として使用しようとする場合、スイッチング電圧を定格電圧より高くする必要がある。
There are relatively many circuits to which a rated voltage of 3 V or more is applied among the circuits in which the resistance memory element is to be used. Therefore, when the resistance memory element described in
しかしながら、非特許文献１に記載の抵抗記憶素子は、スイッチング電圧が最大３Ｖ程度と比較的低く、駆動電圧自体でスイッチングが不用意に生じる可能性があり、そのものだけではスイッチング素子として安定して使用することができないという問題がある。
However, the resistance memory element described in
したがって、たとえば３０Ｖ以上の電圧でスイッチングするようなスイッチング素子を実現しようとすると、別の抵抗体を直列に挿入する必要があり、この場合、スイッチング電圧については高くできるものの、挿入される抵抗体により、消費電力が増大し、また、この抵抗体のためにスイッチングされる抵抗変化率が低下してしまうという問題に遭遇する。 Therefore, for example, when trying to realize a switching element that switches at a voltage of 30 V or more, it is necessary to insert another resistor in series. In this case, although the switching voltage can be increased, depending on the inserted resistor However, the power consumption increases and the resistance change rate switched due to this resistor is reduced.
他方、この発明にとって興味ある素子として、バリスタがある。たとえば特許文献１では、各種添加元素が添加されたＳｒＴｉＯ３からなる素体にＰｄを主成分とする内部電極が形成された、積層型バリスタが記載されている。このようなバリスタを製造するにあたっては、アクセプタとなる元素の拡散や添加を積極的に行なうとともに、半導体化のための還元処理の後に、再酸化処理を行なうことにより、粒界障壁が形成される。このバリスタでは、所定値以上の電圧を印加すると、低抵抗状態に変化するものの、電圧を除去すれば、元の状態に戻り、特定の抵抗状態を保持（記憶）する機能はない。すなわち、バリスタは抵抗記憶素子ではない。
そこで、この発明の目的は、スイッチング電圧を比較的高くすることができるとともに、高い抵抗変化率を実現し得る、抵抗記憶素子を提供しようとすることである。 Accordingly, an object of the present invention is to provide a resistance memory element that can make a switching voltage relatively high and can realize a high resistance change rate.
この発明は、素体と、素体の少なくとも一部を介して対向する少なくとも１対の電極とを備え、１対の電極間に第１方向のスイッチング電圧を印加したとき、素体の、１対の電極間に位置する部分が低抵抗化し、その後、第１方向のスイッチング電圧を除去しても、素体の低抵抗状態が保持され、他方、１対の電極間に第１方向とは逆の第２方向のスイッチング電圧を印加したとき、素体の、１対の電極間に位置する部分が高抵抗化し、その後、第２方向のスイッチング電圧を除去しても、素体の高抵抗状態が保持される、抵抗記憶素子に向けられるものであって、素体が以下のような組成を有するチタン酸ストロンチウム系半導体セラミックからなり、素体の、１対の電極の間に存在する粒界数の平均値は０．５以上かつ４４．５以下の範囲にあることを特徴としている。 The present invention includes an element body and at least one pair of electrodes opposed via at least a part of the element body, and when a switching voltage in the first direction is applied between the pair of electrodes, The portion located between the pair of electrodes is reduced in resistance, and the low resistance state of the element body is maintained even after the switching voltage in the first direction is removed. On the other hand, the first direction is defined between the pair of electrodes. When a reverse switching voltage in the second direction is applied, the resistance of the portion located between the pair of electrodes of the element body becomes high, and even after the switching voltage in the second direction is removed, the high resistance of the element body It is directed to a resistance memory element in which the state is maintained, and the element body is made of a strontium titanate-based semiconductor ceramic having the following composition, and is present between a pair of electrodes of the element body The average number of boundaries is in the range of 0.5 to 44.5. It is characterized in that in.
この発明において、上記チタン酸ストロンチウム系半導体セラミックは、一般式：（Ｓｒ１−ｘＡｘ）ｖ（Ｔｉ１−ｙＢｙ）ｗＯ３（ただし、Ａは、Ｙおよび希土類元素から選ばれる少なくとも１種の元素であり、Ｂは、ＮｂおよびＴａの少なくとも一方である。）で表され、かつ、０．００１≦ｘ＋ｙ≦０．０２（ただし、０≦ｘ≦０．０２、および０≦ｙ≦０．０２）の条件、ならびに０．８７≦ｖ／ｗ≦１．０３０の条件を満足するものである。 In the present invention, the upper Symbol strontium titanate-based semiconductor ceramic, the general formula: (Sr 1-x A x ) v (Ti 1-y B y) w O 3 ( provided that, A is selected from Y and rare earth elements At least one element, and B is at least one of Nb and Ta.) And 0.001 ≦ x + y ≦ 0.02 (where 0 ≦ x ≦ 0.02 and 0 ≦ The condition of y ≦ 0.02) and the condition of 0.87 ≦ v / w ≦ 1.030 are satisfied.
チタン酸ストロンチウム系半導体セラミックは、上記一般式において、０．００５≦ｘ＋ｙ≦０．０１の条件を満足することがより好ましい。 More preferably, the strontium titanate-based semiconductor ceramic satisfies the condition of 0.005 ≦ x + y ≦ 0.01 in the above general formula.
また、チタン酸ストロンチウム系半導体セラミックは、上記一般式において、０．９５０≦ｖ／ｗ≦１．０１０の条件を満足することがより好ましい。 The strontium titanate semiconductor ceramic more preferably satisfies the condition of 0.950 ≦ v / w ≦ 1.010 in the above general formula.
電極は、素体と同時焼成により形成されたものであることが好ましい。 The electrode is preferably formed by co-firing with the element body.
電極は、Ｐｄ、Ｐｔ、Ａｇ−Ｐｄ、Ａｕ、ＲｕおよびＩｒから選ばれる１種の金属を含むことが好ましい。 The electrode preferably contains one metal selected from Pd, Pt, Ag—Pd, Au, Ru, and Ir.
この発明によれば、たとえば１０Ｖ以上といった高いスイッチング電圧によって低抵抗／高抵抗状態間のスイッチングを実現できるようになり、比較的高い駆動電圧環境においても、高い抵抗変化率を実現することができる。また、１対の電極の間に存在する粒界数、すなわち、電極間の間隔あるいは素体の厚みを制御することによって、スイッチング電圧を制御することができる。 According to the present invention, switching between a low resistance state and a high resistance state can be realized by a high switching voltage of, for example, 10 V or more, and a high resistance change rate can be realized even in a relatively high driving voltage environment. Further, the switching voltage can be controlled by controlling the number of grain boundaries existing between the pair of electrodes, that is, the distance between the electrodes or the thickness of the element body.
また、この発明によれば、チタン酸ストロンチウム系半導体セラミックが、上記一般式を満足し、かつ、０．００１≦ｘ＋ｙ≦０．０２（ただし、０≦ｘ≦０．０２、および０≦ｙ≦０．０２）の条件、ならびに０．８７≦ｖ／ｗ≦１．０３０の条件を満足するので、抵抗変化率をより高くすることができる。これらの条件に関して、０．００５≦ｘ＋ｙ≦０．０１といったより限定的な条件を満足すること、また、０．９５０≦ｖ／ｗ≦１．０１０といったより限定的な条件を満足することがより好ましい。 According to the present invention, the strontium titanate-based semiconductor ceramic satisfies the above general formula, and 0.001 ≦ x + y ≦ 0.02 (where 0 ≦ x ≦ 0.02 and 0 ≦ y ≦ 0.02) and 0.87 ≦ v / w ≦ 1.030 are satisfied , so that the rate of change in resistance can be further increased. For these conditions, it satisfies the limiting conditions than was said that 0.005 ≦ x + y ≦ 0.01, also, more to satisfy the restrictive conditions than was said that 0.950 ≦ v / w ≦ 1.010 Is preferred .
電極が、素体と同時焼成により形成されたものである場合には、電極と素体との界面が強固なものとなり、電極と素体との界面に高い耐電圧特性を与えることができ、スイッチング電圧を問題なく高くすることができる。 In the case where the electrode is formed by simultaneous firing with the element body, the interface between the electrode and the element body becomes strong, and high withstand voltage characteristics can be given to the interface between the electrode and the element body, The switching voltage can be increased without problems.
電極が、Ｐｄ、Ｐｔ、Ａｇ−Ｐｄ、Ａｕ、ＲｕおよびＩｒから選ばれる１種の金属を含む場合、電極と素体との間にショットキー接合を形成することができる。 When the electrode includes one kind of metal selected from Pd, Pt, Ag—Pd, Au, Ru, and Ir, a Schottky junction can be formed between the electrode and the element body.
１ 抵抗記憶素子
２ 素体
３，４ 対向電極
５，６ 端子電極DESCRIPTION OF
図１は、この発明の一実施形態による抵抗記憶素子１を示す断面図である。
FIG. 1 is a sectional view showing a
抵抗記憶素子１は、チタン酸ストロンチウム系半導体セラミックからなる素体２を備えている。素体２は、一般式：（Ｓｒ１−ｘＡｘ）ｖ（Ｔｉ１−ｙＢｙ）ｗＯ３で表されるチタン酸ストロンチウム系半導体セラミックからなるものである。上記一般式において、Ａは、Ｙおよび希土類元素から選ばれる少なくとも１種の元素であり、好ましくは、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、ＤｙおよびＨｏから選ばれる少なくとも１種である。また、Ｂは、ＮｂおよびＴａの少なくとも一方である。また、上記一般式において、０．００１≦ｘ＋ｙ≦０．０２（ただし、０≦ｘ≦０．０２、および０≦ｙ≦０．０２）の条件、ならびに０．８７≦ｖ／ｗ≦１．０３０の条件を満足するように組成比が選ばれる。
The
抵抗記憶素子１は、また、素体２の少なくとも一部を介して対向する少なくとも１対の対向電極３および４を備えている。この実施形態では、素体２は積層構造を有していて、対向電極３および４は、素体２の内部に位置されながら、素体２の少なくとも一部を挟むように対向しており、素体２を得るための焼成と同時に焼成されて形成される。このような同時焼成を比較的高温で実施することによって、対向電極３および４と素体２との界面を強固な状態とすることができ、抵抗記憶素子１の耐電圧特性を高めることができる。
The
対向電極３および４は、Ｐｄ、Ｐｔ、Ａｇ−Ｐｄ、Ａｕ、ＲｕおよびＩｒから選ばれる１種の金属を含むことが好ましい。対向電極３および４において、上述のような金属を用いることにより、素体２との間にショットキー接合を形成することができる。
The
抵抗記憶素子１は、さらに、端子電極５および６を備えている。端子電極５および６は、素体２の各端部上に形成され、それぞれ、対向電極３および４と電気的に接続される。端子電極５および６は、たとえば銀を含む導電性ペーストの焼き付けによって形成される。
The
このような抵抗記憶素子１において、端子電極５および６を介して対向電極３および４間に第１方向のスイッチング電圧を印加したとき、素体２の、対向電極３および４に挟まれた部分が低抵抗化し、その後、この第１方向のスイッチング電圧を除去しても、素体２の低抵抗状態が保持され、他方、対向電極３および４間に第１方向とは逆の第２方向のスイッチング電圧を印加したとき、素体２の、対向電極３および４に挟まれた部分が高抵抗化し、その後、この第２方向のスイッチング電圧を除去しても、素体２の高抵抗状態が保持される。この発明に係る抵抗記憶素子１では、上述したスイッチング電圧がたとえば１０Ｖ以上と高くなり、そのため、比較的高い駆動電圧環境下にあっても、安定して正常に動作させることができ、また、たとえば５０００％以上といった高い抵抗変化率を実現することができる。
In such a
素体２を構成する前述したチタン酸ストロンチウム系半導体セラミックが、前述の一般式において、０．００５≦ｘ＋ｙ≦０．０１といったより限定的な条件を満足したり、０．９５０≦ｖ／ｗ≦１．０１０といったより限定的な条件を満足したりしていると、たとえば１００００％以上というように、より高い抵抗変化率を実現することができる。
The above-described strontium titanate-based semiconductor ceramic constituting the
素体２を構成するチタン酸ストロンチウム系半導体セラミックは、対向電極３および４に挟まれた部分に存在する粒界数によって前述したスイッチング電圧が変わる特性を有している。したがって、対向電極３および４に挟まれた部分に存在する粒界数、すなわち対向電極３および４間の間隔を制御することにより、スイッチング電圧を制御することができる。この発明では、対向電極３および４に挟まれた部分に存在する粒界数の平均値が０．５以上かつ４４．５以下の範囲に選ばれるので、たとえば１００００％以上といった高い抵抗変化率を実現することができる。
The strontium titanate-based semiconductor ceramic constituting the
以上のような抵抗記憶素子１が有する特性が発現されるメカニズムについては完全に解明されていない。一般に、半導体と金属との界面では抵抗スイッチング効果が発現し、その抵抗変化自体は半導体側に起因するものと考えられている。この発明では、チタン酸ストロンチウム系半導体セラミックからなる多結晶体を用いることにより、チタン酸ストロンチウム系セラミック自体は半導体化されているため、その抵抗は低いが、粒界が高抵抗となっており、スイッチング現象が引き起こされる電極３および４にかかる電圧は電極界面、粒界面に分散し、各界面にかかる実効電圧が低下することにより、非特許文献１に記載されるものと比較して高いスイッチング電圧を実現できているものと考えられる。
The mechanism by which the characteristics of the
チタン酸ストロンチウム系半導体セラミックからなる多結晶体において、粒界が高抵抗化している理由としては、単に、粒界で伝導電子が散乱され移動度が低下するために高抵抗となっているだけでなく、浅い粒界準位が自然に生成し、それらが電子のトラップとなり、低い粒界障壁が形成されているものと推測される。 The reason why the grain boundary has a high resistance in the polycrystalline body made of strontium titanate semiconductor ceramic is that the resistance is simply because the conduction electrons are scattered at the grain boundary and the mobility is lowered. In other words, it is presumed that shallow grain boundary levels are naturally generated, and these become traps of electrons, thereby forming a low grain boundary barrier.
すなわち、上述のように、単に、粒界での伝導電子の散乱が原因で抵抗が高くなっていると仮定すれば、非特許文献１に記載の抵抗記憶素子に直列に抵抗体を接続したような形となり、その抵抗変化率は、
抵抗変化率＝｛（直列抵抗成分＋高抵抗状態での素子の抵抗）−（直列抵抗成分＋低抵抗状態での素子の抵抗）｝／（直列抵抗成分＋低抵抗状態での素子の抵抗）
の式で表される。That is, as described above, assuming that the resistance is simply increased due to scattering of conduction electrons at the grain boundary, it seems that a resistor is connected in series to the resistance memory element described in
Resistance change rate = {(series resistance component + element resistance in high resistance state) − (series resistance component + element resistance in low resistance state)} / (series resistance component + element resistance in low resistance state)
It is expressed by the following formula.
本素子においても、電極界面の抵抗のみ変化し、抵抗スイッチングが発現しているとすると、上記式においては、素子の抵抗が粒界の抵抗に相当し、直列抵抗成分がセラミック自体に相当することになるが、セラミック自体の抵抗が高いため、抵抗変化率も低下してしまうはずである。たとえば、直列抵抗成分が１ＭΩであり、これが変化しないとすると、素子の抵抗が低抵抗状態で１Ω、高抵抗状態で１ＭΩというように６桁抵抗変化したとしても、直列抵抗成分があるため、低抵抗状態では１ＭΩ＋１Ω、高抵抗状態では１ＭΩ＋１ＭΩというように、ほぼ２倍しか抵抗変化しない。このことから、この発明に係る抵抗記憶素子１では、単に粒界で伝導電子が散乱され移動度が低下するために高抵抗となっているだけではないことが説明できる。
Also in this element, assuming that only the resistance at the electrode interface changes and resistance switching occurs, in the above formula, the resistance of the element corresponds to the resistance of the grain boundary, and the series resistance component corresponds to the ceramic itself. However, since the resistance of the ceramic itself is high, the rate of change in resistance should also decrease. For example, if the series resistance component is 1 MΩ and this does not change, even if the resistance of the element is 6 ohms, such as 1 Ω in the low resistance state and 1 MΩ in the high resistance state, there is a series resistance component. The resistance changes only approximately twice, such as 1 MΩ + 1Ω in the resistance state and 1 MΩ + 1 MΩ in the high resistance state. From this, it can be explained that the
このように、この発明に係る抵抗記憶素子１によれば、比較的高い電圧で抵抗スイッチングが可能であり、非特許文献１に記載のものと比較して、同等以上の高い抵抗変化率を実現できるのは、粒界に形成されている低い粒界障壁などが大きく影響しているものと考えられる。つまり、スイッチング電圧の印加により、粒界の障壁の高さなども変化し、このことが高い抵抗変化率をもたらしている可能性があると推測される。なぜなら、前述したように、単に粒界抵抗が高くなり、電極３および４との界面にかかる電圧が低下することにより、抵抗スイッチング現象が生じていると考えると、抵抗変化率が高いことまで説明することができないためである。
As described above, according to the
この発明に係る抵抗記憶素子１では、前述したように、比較的高いスイッチング電圧が必要とされる。そのため、スイッチング時には、電極３および４との界面およびセラミック自体に高い電圧が印加され、電極３および４との界面およびセラミック自体に高い耐電圧特性が必要とされる。セラミック自体の耐電圧特性については、対をなす対向電極３および４に挟まれた部分に存在する粒界数をある程度多くすることによって高い耐電圧特性を得ることができ、電極３および４との界面の耐電圧特性については、前述したように、対向電極３および４を比較的高い温度で素体２と同時焼成することにより強固な界面状態が得られ、耐電圧特性を高めることができる。
In the
次に、この発明に係る抵抗記憶素子１の抵抗スイッチング特性について、より具体的に説明する。
Next, the resistance switching characteristics of the
図２は、この発明に係る抵抗記憶素子１の典型的な電流−電圧特性（Ｉ−Ｖ特性）を示している。なお、図２に示したＩ−Ｖ特性が有する抵抗記憶素子１は、素体を構成するチタン酸ストロンチウム系半導体セラミックがＳｒ０．９９２Ｌａ０．００８ＴｉＯ３の組成を有するものであって、後述する実験例において、この発明の好ましい範囲内の試料とされた試料８と同等のものである。図２に示したＩ−Ｖ特性を求めるため、パルス幅０．１ｓｅｃの電圧パルスを１Ｖ刻みで印加し、流れる電流を測定した。FIG. 2 shows typical current-voltage characteristics (IV characteristics) of the
図２を参照して、まず、０Ｖから１００Ｖまで電圧を印加していくと［１］、約６０Ｖのところで、電流が１００ｍＡ（電流リミット）に達する［２］。その後、１００Ｖから０Ｖへ電圧を下げていくと、約２０Ｖで電流が１００ｍＡより小さくなり［３］、行き帰りで同じＩ−Ｖ特性を示さず［４］、高抵抗状態から低抵抗状態へ変化する。
Referring to FIG. 2, first, when a voltage is applied from 0 V to 100 V [1], the
次に、０Ｖから−１００Ｖへ電圧を印加していくと［５］、約−３０Ｖで一度電流リミットに達し、約−４０Ｖから電流が低下し始め［６］、−１００Ｖまで徐々に電流が低下していく（言い換えると、抵抗が上昇していく）［７］。その後、−１００Ｖから０Ｖへ電圧を印加していくと、前述した場合と同様、行き帰りで同じＩ−Ｖ特性を示さず［８］、高抵抗状態のまま電流が低下していく。 Next, when the voltage is applied from 0V to -100V [5], the current limit is reached once at about -30V, the current starts to decrease from about -40V [6], and the current gradually decreases to -100V. (In other words, resistance increases) [7]. Thereafter, when a voltage is applied from −100 V to 0 V, the same IV characteristics are not shown on the way back and forth as in the case described above [8], and the current decreases while maintaining the high resistance state.
以上のように、＋方向の電圧では、高抵抗状態から低抵抗状態へ抵抗がスイッチングし、他方、−方向の電圧では、低抵抗状態から高抵抗状態へ抵抗がスイッチングして、何度測定しても、同様の抵抗スイッチング現象が発現する。 As described above, the resistance switches from the high resistance state to the low resistance state at the voltage in the + direction, while the resistance switches from the low resistance state to the high resistance state at the voltage in the − direction. However, the same resistance switching phenomenon appears.
上述のように、高抵抗状態および低抵抗状態の各々にスイッチングした後、−２０Ｖ〜２０Ｖの範囲の抵抗スイッチングが生じない電圧範囲で測定したＩ−Ｖ特性が図３に示されている。図３から明らかなように、抵抗スイッチング後においても、低抵抗状態および高抵抗状態がそれぞれ保持されており、このことから、抵抗のスイッチングだけでなく、その抵抗状態を保持できるメモリー効果も有していることがわかる。なお、図３に示したＩ−Ｖ特性は、高抵抗状態および低抵抗状態の各々にスイッチングした後、２４時間経過後においても同様であることが確認されている。 As described above, FIG. 3 shows IV characteristics measured in a voltage range in which resistance switching does not occur in the range of −20 V to 20 V after switching to each of the high resistance state and the low resistance state. As is clear from FIG. 3, the low resistance state and the high resistance state are maintained even after the resistance switching. From this, not only the resistance switching but also the memory effect that can maintain the resistance state is provided. You can see that It has been confirmed that the IV characteristics shown in FIG. 3 are the same even after 24 hours have elapsed after switching to the high resistance state and the low resistance state.
前述の図２に示されるように、この発明に係る抵抗記憶素子１では、数十Ｖといったスイッチング電圧を有している。非特許文献１では、５Ｖ以下のスイッチング電圧が記載されているため、数十Ｖといったスイッチング電圧は、非特許文献１に記載の抵抗記憶素子のスイッチング電圧より高い。
As shown in FIG. 2 described above, the
次に、図２に示したＩ−Ｖ特性を有する、この発明に係る抵抗記憶素子１に対して、５０Ｖの電圧を、１ｍｓｅｃ、１０ｍｓｅｃ、１００ｍｓｅｃというようにパルス幅を変えながら印加し、抵抗変化のパルス幅依存性を調査したところ、パルス幅が１ｍｓｅｃのパルス電圧やパルス幅が１０ｍｓｅｃのパルス電圧を印加しても、抵抗は変化せず、パルス幅が１００ｍｓｅｃのパルス電圧を印加して初めて抵抗が変化することが確認されている。他方、非特許文献１に記載の抵抗記憶素子では、５Ｖの電圧を印加するとき、パルス幅が１ｍｓｅｃで高抵抗化し（電流値が低下し）、さらに長い１０ｍｓｅｃのパルス幅をもって、５Ｖの電圧を印加すると、さらに高抵抗化することが確認されている。
Next, a voltage of 50 V is applied to the
このようなことから、この発明に係る抵抗記憶素子１では、抵抗スイッチング現象を生じさせるためには、一定値以上の電圧を加える必要があり、さらに、非特許文献１に記載の抵抗記憶素子に比べて、より長いパルス幅を持つ電圧を印加する必要があることがわかる。
For this reason, in the
図１に示した抵抗記憶素子１では、対をなす対向電極３および４が、素体２の厚み方向での中央部に配置されたが、厚み方向での一方端側に偏った位置に配置されてもよく、極端な場合には、対向電極３および４のいずれか一方については、素体２の外表面上に形成されてもよい。また、１対の対向電極３および４が、ともに、素体２の外表面上で所定の間隔を隔てて並ぶように配置され、互いの端縁で対向するようにされてもよい。さらに、１対の対向電極３および４が、互いの端縁で対向するように、素体２の内部における同一面上に並んで配置されてもよい。
In the
なお、上述のように、対向電極３および４を素体２の内部に配置し、対をなす対向電極３および４に挟まれる部分が素体２のごく一部とされるのは、対向電極３および４間の間隔を小さくしながらも、素体２において所定以上の機械的強度を確保するためである。したがって、機械的強度の問題を考慮する必要がないならば、薄板状の素体の各主面上に対向電極をそれぞれ形成するようにしてもよい。
Note that, as described above, the
また、対をなす対向電極３および４は、スイッチング電圧を印加するために用いられるばかりでなく、電流測定用（抵抗測定用）としても用いられるが、対向電極３および４を専ら電圧印加用として用い、別に電流測定用の電極を設けてもよい。この場合、典型的には、互いに対向する状態で第１、第２および第３の電極がこの順序で形成され、たとえば、第１の電極を共通にしながら、第１および第２の電極を用いて電流測定を行ない、第１および第３の電極を用いて電圧を印加すること、あるいは、第１および第２の電極を用いて電圧を印加し、第１および第３の電極を用いて電流を測定することが考えられる。
The
次に、この発明による効果を確認するため、あるいは、この発明の好ましい範囲を求めるために実施した実験例について説明する。 Next, experimental examples carried out to confirm the effect of the present invention or to obtain a preferable range of the present invention will be described.
（実験例１）
素体を構成するチタン酸ストロンチウム系半導体セラミックの出発原料として、炭酸ストロンチウム（ＳｒＣＯ３）、酸化チタン（ＴｉＯ２）、ならびに、ドナーとしての酸化ランタン（Ｌａ２Ｏ３）、酸化ネオジム（Ｎｄ２Ｏ３）、酸化サマリウム（Ｓｍ２Ｏ３）、酸化ガドリニウム（Ｇｄ２Ｏ３）、酸化ディスプロシウム（Ｄｙ２Ｏ３）、酸化ホルミウム（Ｈｏ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、ならびに酸化ニオブ（Ｎｂ２Ｏ５）および酸化タンタル（Ｔａ２Ｏ５）の各粉末を用いた。(Experimental example 1)
As starting materials for the strontium titanate semiconductor ceramic constituting the element body, strontium carbonate (SrCO 3 ), titanium oxide (TiO 2 ), lanthanum oxide (La 2 O 3 ) as a donor, neodymium oxide (Nd 2 O) 3 ), samarium oxide (Sm 2 O 3 ), gadolinium oxide (Gd 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), yttrium oxide (Y 2 O 3 ), In addition, niobium oxide (Nb 2 O 5 ) and tantalum oxide (Ta 2 O 5 ) powders were used.
焼成後において表１〜表５に示すような組成になるように、上記出発原料を秤量し、これらを分散剤とともに純水に加え、直径２ｍｍのＰＳＺボールを用いて２４時間湿式混合粉砕を行なった。混合粉砕後、得られたスラリーを乾燥し、大気中において１２００℃の温度で４時間仮焼を行なった。得られた仮焼粉末を分散剤とともに純水に加え、直径５ｍｍのＰＳＺボールを用いて２４時間粉砕し、その後、アクリル系バインダ、可塑剤および消泡剤等を加え、再度、１２時間混合し、グリーンシート成形用スラリーを得た。 The above starting materials are weighed so that the compositions shown in Tables 1 to 5 are obtained after firing, and these are added to pure water together with a dispersant, followed by wet mixing and grinding for 24 hours using PSZ balls having a diameter of 2 mm. It was. After mixing and pulverizing, the obtained slurry was dried and calcined in the atmosphere at a temperature of 1200 ° C. for 4 hours. The obtained calcined powder is added to pure water together with a dispersant, pulverized for 24 hours using a PSZ ball having a diameter of 5 mm, and then added with an acrylic binder, a plasticizer, an antifoaming agent, etc., and mixed again for 12 hours. A green sheet forming slurry was obtained.
次に、得られたスラリーにドクターブレード法を適用してシート状に成形し、グリーンシートを得た。このグリーンシートの厚みは約４０μｍになるように調整した。次に、グリーンシートを短冊状にカットし、対向電極を形成するため、Ｐｄを含む導電性ペーストをスクリーン印刷した。その後、対向電極となるべき導電性ペースト膜が形成されたグリーンシートを含む複数のグリーンシートを積層し、圧着し、カットすることにより、２．０ｍｍ×１．２ｍｍ×１．２ｍｍの寸法を有するグリーンチップを得た。各グリーンチップにおいて、対向電極の対向面積は約１ｍｍ２になるように調整した。Next, a doctor blade method was applied to the resulting slurry to form a sheet, thereby obtaining a green sheet. The thickness of this green sheet was adjusted to be about 40 μm. Next, the green sheet was cut into strips, and a conductive paste containing Pd was screen-printed to form a counter electrode. Thereafter, a plurality of green sheets including a green sheet on which a conductive paste film to be a counter electrode is formed are stacked, pressed, and cut to have a size of 2.0 mm × 1.2 mm × 1.2 mm. Got green chips. In each green chip, the counter area of the counter electrode was adjusted to be about 1 mm 2 .
次に、上記グリーンチップを、大気中において５５０℃の温度で脱脂処理し、その後、大気中において、１４００℃の温度で２時間焼成し、その後、水素を３％含有する窒素雰囲気下において、６００〜１２００℃の範囲の適当な温度で４時間還元処理を行なった。 Next, the above-mentioned green chip is degreased at a temperature of 550 ° C. in the air, and then baked in the air at a temperature of 1400 ° C. for 2 hours, and then 600 ° C. in a nitrogen atmosphere containing 3% of hydrogen. The reduction treatment was performed at an appropriate temperature in the range of ˜1200 ° C. for 4 hours.
上記のようにして得られた焼成後の素体に、端子電極を形成するため、Ａｇを含む導電性ペーストを塗布し、大気中において、７５０℃の温度で焼き付け処理を行ない、評価用試料とした。 In order to form a terminal electrode on the fired body obtained as described above, a conductive paste containing Ag was applied, and baked at a temperature of 750 ° C. in the atmosphere. did.
このようにして得られた各試料について、より正確な評価を行なえるようにするため、１００〜２００Ｖ、パルス幅１００ｍｓｅｃのパルス電圧を正方向および逆方向の各々に１０〜５０回印加して、エレクトロフォーミング処理を行なった上で、Ｉ−Ｖ特性を評価した。 In order to perform more accurate evaluation for each sample thus obtained, a pulse voltage of 100 to 200 V and a pulse width of 100 msec is applied 10 to 50 times in each of the forward and reverse directions, The IV characteristics were evaluated after the electroforming process.
このＩ−Ｖ特性の評価には、「ＡＤＶＡＮＴＥＳＴ Ｒ６２４６ パルスソースメーター」を用い、電圧を、０Ｖ→所定電圧（プラス側）→０Ｖ→所定電圧（マイナス側）→０Ｖとスイープさせた。また、このとき、電圧は電圧パルスで印加し、パルス幅０．１ｓｅｃで測定を行なった。このようにして求められたＩ−Ｖ特性の一例が前述した図２に示したものである。なお、図２は、試料８のＩ−Ｖ特性を示している。
For evaluation of the IV characteristics, an “ADVANTEST R6246 pulse source meter” was used, and the voltage was swept from 0 V → predetermined voltage (plus side) → 0 V → predetermined voltage (minus side) → 0V. At this time, the voltage was applied by a voltage pulse, and measurement was performed with a pulse width of 0.1 sec. An example of the IV characteristic thus obtained is shown in FIG. 2 described above. FIG. 2 shows the IV characteristics of the
上記のようにして求められたＩ−Ｖ特性に基づき、低抵抗状態から高抵抗状態になるときのスイッチング電圧の絶対値（図２の［６］に対応）と最大抵抗変化率とを求めた。最大抵抗変化率については、低抵抗状態から高抵抗状態になる極性（図２ではマイナス）における１０Ｖより高い電圧で、低抵抗状態と高抵抗状態との差が最も大きくなる電圧で抵抗変化率を算出したもので、高抵抗状態にあるときの抵抗ρＨとし、低抵抗状態にあるときの抵抗をρＬとして、抵抗変化率［％］＝（ρＨ−ρＬ）／ρＬ×１００の式から求めたものである。たとえば、図２に示した試料８について言えば、−１０Ｖ以下（絶対値１０Ｖ以上）で抵抗変化率が最も大きくなる電圧での値を求めた。このようにして最大抵抗変化率を求めたのは、抵抗記憶素子の抵抗は電圧依存性があるためである。Based on the IV characteristics obtained as described above, the absolute value of the switching voltage (corresponding to [6] in FIG. 2) and the maximum resistance change rate when the low resistance state is changed to the high resistance state were obtained. . Regarding the maximum resistance change rate, the resistance change rate is the voltage at which the difference between the low resistance state and the high resistance state is the largest at a voltage higher than 10 V in the polarity (minus in FIG. 2) from the low resistance state to the high resistance state. The resistance change rate [%] = (ρ H −ρ L ) / ρ L × 100, where the resistance is ρ H in the high resistance state and ρ L is the resistance in the low resistance state. It is obtained from the formula. For example, in the case of the
表１〜表５には、上述のようにして求められたスイッチング電圧および最大抵抗変化率が示されている。 Tables 1 to 5 show the switching voltage and the maximum resistance change rate obtained as described above.
素体を構成するチタン酸ストロンチウム系半導体セラミックの組成に関して、この発明の好ましい範囲内にあるのは、０．００１≦ｘ＋ｙ≦０．０２、０≦ｘ≦０．０２、および０≦ｙ≦０．０２の各条件を満足する試料２〜１１、１４〜２０、２３〜２９、３２〜３８、４１〜４７、５０〜５６、５９〜６５、６８〜７７および８０〜８６である。これらの試料によれば、５０００％以上の抵抗変化率を実現することができた。
Regarding the composition of the strontium titanate semiconductor ceramic constituting the element body, the preferred range of the present invention is 0.001 ≦ x + y ≦ 0.02, 0 ≦ x ≦ 0.02, and 0 ≦ y ≦ 0.
これに対して、Ｓｒサイトにドナーとして添加したＬａ、Ｎｄ、Ｓｍ、Ｇｄ、Ｈｏ、ＤｙまたはＹの置換量ｘとＴｉサイトにドナーとして添加したＮｂまたはＴａの置換量ｙとの和ｘ＋ｙが０．００１未満である試料１、１３、２２、３１、４０、４９、５８、６７および７９では、ドナーが不足してチタン酸ストロンチウム系セラミックが半導体化せずに、対向電極との界面に十分なショットキー障壁ができないため、抵抗変化率が５０００％より低かった。
In contrast, the sum x + y of the substitution amount x of La, Nd, Sm, Gd, Ho, Dy or Y added as a donor to the Sr site and the substitution amount y of Nb or Ta added as a donor to the Ti site is 0. In
他方、Ｌａ、Ｎｄ、Ｓｍ、Ｇｄ、Ｈｏ、ＤｙまたはＹの置換量ｘが０．０２を超え、ＮｂまたはＴａの置換量ｙが０．０２を超え、あるいはこれら置換量ｘとｙとの和ｘ＋ｙが０．０２を超える試料１２、２１、３０、３９、４８、５７、６６、７８および８７では、スイッチング電圧が１０Ｖ以上であるものの、ドナーが過剰となり、セラミックの抵抗が低下しすぎることにより、ショットキー障壁高さが低くなり、一部、Ｉ−Ｖ特性にヒステリシスが確認できるものも存在したが、抵抗変化率が５０００％より低かった。 On the other hand, the substitution amount x of La, Nd, Sm, Gd, Ho, Dy or Y exceeds 0.02, the substitution amount y of Nb or Ta exceeds 0.02, or the sum of these substitution amounts x and y In Samples 12, 21, 30, 39, 48, 57, 66, 78 and 87 where x + y exceeds 0.02, although the switching voltage is 10 V or more, the donor becomes excessive and the resistance of the ceramic is too low. The Schottky barrier height was lowered and some of the IV characteristics could be confirmed as hysteresis, but the resistance change rate was lower than 5000%.
なお、この発明の好ましい範囲内にある試料２〜１１、１４〜２０、２３〜２９、３２〜３８、４１〜４７、５０〜５６、５９〜６５、６８〜７７および８０〜８６のうち、０．００５≦ｘ＋ｙ≦０．０１の条件を満足する試料５〜１０、１６〜２０、２５〜２８、３４〜３８、４３〜４６、５２〜５５、６１〜６４、７１〜７６および８２〜８５と、それ以外の試料２〜４、１１、１４，１５、２０、２３、２４、２９、３２、３３、３８、４１、４２、４７、５０、５１、５６、５９、６０、６５、６８〜７０，７７、８０、８１および８６とを比較すると、前者の試料によれば、１００００％以上といった、より高い抵抗変化率を実現している。このことから、ドナー置換量をより適正に制御することにより、最適なショットキー障壁および粒界構造を形成できることがわかる。
Of the
また、試料１〜１２と試料１３〜６６との比較から、チタン酸ストロンチウム系半導体セラミックに固溶されるＬａをＹまたは他の希土類元素に変えたとしても、そのイオン半径には関係なく、この発明の範囲内で添加すれば、大きな効果が得られることがわかる。 Further, from comparison between Samples 1-12 and Samples 13-66, even if La dissolved in strontium titanate-based semiconductor ceramic is changed to Y or other rare earth elements, regardless of the ion radius, It can be seen that a great effect can be obtained if added within the scope of the invention.
（実験例２）
実験例２では、素体を構成するチタン酸ストロンチウム系半導体セラミックの組成として、実験例１における試料８と同じ組成となるように出発原料を調合し、実験例１の場合と同様の工程を採用しながらも、グリーンシートの厚みおよび焼成温度を種々に変えて、表６に示すような評価用試料を作製した。表６には、グリーンシートの厚みによって調整される対向電極間の厚みおよび焼成温度が示されている。なお、焼成温度およびグリーンシートの厚み（対向電極間の厚み）によって最適な還元条件が異なるため、焼成後の還元処理温度については、各試料ごとに６００〜１２００℃の範囲で最適な温度を選択した。(Experimental example 2)
In Experimental Example 2, starting materials are prepared so that the composition of the strontium titanate semiconductor ceramic constituting the element body is the same as that of
実験例２では、実験例１の場合と同様、最大抵抗変化率およびスイッチング電圧を求めるとともに、素体を構成するチタン酸ストロンチウム系半導体セラミックの平均粒径および対向電極間に存在する平均粒界数を求めた。これらの結果が表６に示されている。 In Experimental Example 2, as in Experimental Example 1, the maximum resistance change rate and the switching voltage are obtained, and the average grain size of the strontium titanate-based semiconductor ceramic constituting the element body and the average number of grain boundaries existing between the counter electrodes Asked. These results are shown in Table 6.
なお、対向電極間の厚み、平均粒径および平均粒界数については、焼成後の素体の破断面を電界放射型走査型電子顕微鏡（ＦＥ−ＳＥＭ）を用いて観察することによって求めた。ここで、破断面から約１０個程度の粒子の粒径を調べて、その平均値としての平均粒径と、対向電極間の厚みとから、（対向電極間の厚み／平均粒径）−１の式により、間接的に粒界数を求めた。 In addition, about the thickness between an opposing electrode, an average particle diameter, and the average number of grain boundaries, it calculated | required by observing the torn surface of the element | base_body after baking using a field emission type | mold scanning electron microscope (FE-SEM). Here, the particle size of about 10 particles is examined from the fracture surface, and from the average particle size as the average value and the thickness between the counter electrodes, (thickness between counter electrodes / average particle size) −1 The number of grain boundaries was indirectly determined by the following formula.
表６から、スイッチング電圧は、対向電極間の厚みに大きく依存し、この厚みが薄くなるほど、スイッチング電圧が低下する傾向があることがわかる。 From Table 6, it can be seen that the switching voltage greatly depends on the thickness between the counter electrodes, and the switching voltage tends to decrease as the thickness decreases.
また、平均粒界数に注目すると、これが０．５未満の試料２１２および２２０では、抵抗変化率が１００００％を下回っていた。これは、この発明において得られる高い抵抗変化率は、電極界面のショットキー障壁だけによるものではなく、粒界も寄与していることを示しており、高い抵抗変化率を実現するためには、ある程度の粒界数が必要であることを示している。 Further, when paying attention to the average number of grain boundaries, in the samples 212 and 220 having this value of less than 0.5, the resistance change rate was less than 10,000%. This shows that the high resistance change rate obtained in the present invention is not only due to the Schottky barrier at the electrode interface, but also contributes to the grain boundary. In order to achieve a high resistance change rate, This indicates that a certain number of grain boundaries is required.
他方、平均粒界数が４４．５よりも多い試料２０４および２０５においても、抵抗変化率が１００００％を下回っていた。この原因は、明らかではないが、粒界数が多くなると、粒界抵抗成分が大きくなりすぎ、相対的に抵抗変化率が低下している可能性が考えられる。 On the other hand, also in Samples 204 and 205 having an average number of grain boundaries greater than 44.5, the rate of change in resistance was less than 10,000%. The cause of this is not clear, but when the number of grain boundaries increases, the grain boundary resistance component becomes too large, and the resistance change rate may be relatively lowered.
これらに対して、平均粒界数が０．５以上かつ４４．５以下の試料２０１〜２０３、２０６〜２１１、２１３〜２１９および２２１〜２２５では、対向電極間の厚みに関係なく、１００００％以上の抵抗変化率を実現している。 On the other hand, in the samples 201 to 203, 206 to 211, 213 to 219, and 221 to 225 having an average grain boundary number of 0.5 or more and 44.5 or less, 10000% or more regardless of the thickness between the counter electrodes The rate of change in resistance is realized.
以上のことから、対向電極間の厚みおよび平均粒界数を制御することにより、スイッチング電圧を制御することができ、また、高い抵抗変化率を実現できることがわかる。 From the above, it can be seen that the switching voltage can be controlled and a high resistance change rate can be realized by controlling the thickness between the counter electrodes and the average number of grain boundaries.
（実験例３）
実験例３では、素体を構成するチタン酸ストロンチウム系半導体セラミックの組成に関して、
（１）（Ｓｒ１−ｘＡｘ）ｖＴｉｗＯ３において、表７〜表１３にそれぞれ示すように、Ｓｒに対するドナーである「Ａ」としてのＬａ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ、ＨｏおよびＹの各置換量ｘならびにいわゆるＳｒサイトとＴｉサイトとの比率ｖ／ｗを種々に変えたもの、
（２）Ｓｒｖ（Ｔｉ１−ｙＢｙ）ｗＯ３において、表１４および表１５にそれぞれ示すように、Ｔｉに対するドナーである「Ｂ」としてのＮｂおよびＴａの各置換量ｙならびにＳｒサイトとＴｉサイトとの比率ｖ／ｗを種々に変えたもの、ならびに、
（３）（Ｓｒ１−ｘＡｘ）ｖ（Ｔｉ１−ｙＮｂｙ）ｗＯ３において、表１６〜表２０に示すように、Ｓｒに対するドナーである「Ａ」としてのＬａ、Ｓｍ、Ｇｄ、ＤｙおよびＹの各置換量ｘとＮｂ置換量ｙとの和ｘ＋ｙならびにＳｒサイトとＴｉサイトとの比率ｖ／ｗを種々に変えたもの
をそれぞれ用意し、これらチタン酸ストロンチウム系半導体セラミックをもって素体を構成した。なお、上記（１）の組成では、ｙ＝０であるので、ｘの値はｘ＋ｙの値と同等である。上記（２）の組成では、ｘ＝０であるので、ｙの値はｘ＋ｙの値と同等である。(Experimental example 3)
In Experimental Example 3, regarding the composition of the strontium titanate semiconductor ceramic constituting the element body,
(1) In (Sr 1-x A x ) v Ti w O 3 , as shown in Tables 7 to 13, La, Nd, Sm, Gd, Dy, Ho as “A” which is a donor for Sr Various substitution amounts x of Y and Y and the ratio v / w of so-called Sr sites and Ti sites,
(2) In Sr v (Ti 1-y B y ) w O 3 , as shown in Table 14 and Table 15, respectively, each substitution amount y of Nb and Ta as “B” which is a donor for Ti and Sr site The ratio v / w of Ti and Ti sites varied, and
(3) In (Sr 1-x A x ) v (Ti 1-y Nb y ) w O 3 , as shown in Tables 16 to 20, La, Sm, Gd as “A” which is a donor for Sr , Dy and Y substitution amounts x and Nb substitution amounts y, x + y, and Sr site-Ti site ratios v / w were variously prepared, and these strontium titanate semiconductor ceramics were used to prepare Constructed the body. In the above composition (1), since y = 0, the value of x is equivalent to the value of x + y. In the composition of (2), since x = 0, the value of y is equivalent to the value of x + y.
その他の点については、実験例１の場合と同様の工程を経て、評価用試料を作製し、実験例１の場合と同様の方法により、最大抵抗変化率を求めた。表７〜表２０には、最大抵抗変化率（単位は％）が示されている。なお、表７〜表２０において、最大抵抗変化率の数値が記入されていない欄については、抵抗スイッチング現象が生じなかったこと、あるいは抵抗変化率が低すぎたことを示している。 About the other point, the sample for evaluation was produced through the process similar to the case of Experimental example 1, and the maximum resistance change rate was calculated | required by the method similar to the case of Experimental example 1. FIG. Tables 7 to 20 show the maximum resistance change rate (unit:%). In Tables 7 to 20, a column in which the numerical value of the maximum resistance change rate is not entered indicates that the resistance switching phenomenon did not occur or the resistance change rate was too low.
表７〜表２０からわかるように、ｖ／ｗが０．８７〜１．０３０の範囲にあり、０．００１≦ｘ＋ｙ≦０．０２、０≦ｘ≦０．０２、および０≦ｙ≦０．０２の各条件を満足するとき、５０００％以上の抵抗変化率を示した。 As can be seen from Table 7 to Table 20, v / w is in the range of 0.87 to 1.030, 0.001 ≦ x + y ≦ 0.02, 0 ≦ x ≦ 0.02, and 0 ≦ y ≦ 0. When each condition of 0.02 was satisfied, the resistance change rate was 5000% or more.
さらに、ｖ／ｗが０．９５０〜１．０１０の範囲にあり、ｘ＋ｙが０．００５〜０．０１の範囲においては、抵抗変化率が１００００％以上となり、より優れた特性が得られた。 Furthermore, when v / w was in the range of 0.950 to 1.010 and x + y was in the range of 0.005 to 0.01, the resistance change rate was 10,000% or more, and more excellent characteristics were obtained.
これらに対して、ｖ／ｗが１．０３０より大きい場合、過剰なＳｒが粒成長を抑制し、高抵抗化しすぎるため、抵抗スイッチング現象が発現せず、他方、ｖ／ｗが０．８７より小さい場合には、粒成長については、ｖ／ｗが１．０００の場合とほぼ同じであり、若干粒成長するが、低抵抗であるＴｉＯ２が粒界や電極界面に偏析して低抵抗化するため、抵抗変化率が低くなった。On the other hand, when v / w is larger than 1.030, excessive Sr suppresses the grain growth and increases the resistance too much, so that the resistance switching phenomenon does not appear, while v / w is from 0.87. When it is small, the grain growth is almost the same as when v / w is 1.000, and some grains grow, but TiO 2 which is low resistance segregates at the grain boundary and electrode interface to reduce resistance. As a result, the rate of change in resistance was low.
また、ｘ＋ｙが０．００１未満の場合には、半導体化せず、電極界面や粒界で障壁が形成されないか、あるいは、粒内の抵抗が高すぎるために、抵抗変化が小さすぎるか、あるいはスイッチングせず、他方、ｘ＋ｙが０．０２より多い場合には、低抵抗化しすぎて、電極界面のショットキー障壁が良好に形成されず、抵抗変化率が低くなった。 Further, when x + y is less than 0.001, it is not made into a semiconductor and a barrier is not formed at the electrode interface or grain boundary, or the resistance change is too small because the resistance in the grain is too high, or On the other hand, when x + y was larger than 0.02, the resistance was reduced too much, the Schottky barrier at the electrode interface was not formed well, and the resistance change rate was low.
以上、実験例１〜３では、Ｓｒに対するドナーとしてＬａ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ、ＨｏおよびＹを用いたが、これらに代えて、Ｃｅ、Ｐｒ、Ｅｕ、Ｔｂ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕが用いられても、同様の作用効果が奏される。 As described above, in Experimental Examples 1 to 3, La, Nd, Sm, Gd, Dy, Ho and Y were used as donors for Sr, but instead of these, Ce, Pr, Eu, Tb, Er, Tm, Yb or Even if Lu is used, the same effects can be obtained.
Claims (5)
前記素体は、一般式：（Ｓｒ １−ｘ Ａ ｘ ） ｖ （Ｔｉ １−ｙ Ｂ ｙ ） ｗ Ｏ ３ （ただし、Ａは、Ｙおよび希土類元素から選ばれる少なくとも１種の元素であり、Ｂは、ＮｂおよびＴａの少なくとも一方である。）で表され、かつ、０．００１≦ｘ＋ｙ≦０．０２（ただし、０≦ｘ≦０．０２、および０≦ｙ≦０．０２）の条件、ならびに０．８７≦ｖ／ｗ≦１．０３０の条件を満足する、チタン酸ストロンチウム系半導体セラミックからなり、
前記素体の、前記１対の電極の間に存在する粒界数の平均値が０．５以上かつ４４．５以下の範囲にある、
抵抗記憶素子。 An element body and at least one pair of electrodes opposed via at least part of the element body, and when a switching voltage in a first direction is applied between the pair of electrodes, A portion located between the pair of electrodes is reduced in resistance, and then the low resistance state of the element body is maintained even if the switching voltage in the first direction is removed, while the first resistance is maintained between the pair of electrodes. When a switching voltage in the second direction opposite to the one direction is applied, the portion of the element body located between the pair of electrodes becomes highly resistive, and then the switching voltage in the second direction is removed. Is a resistance memory element in which the high resistance state of the element body is maintained,
The element is represented by the general formula: (Sr 1-x A x ) v (Ti 1-y B y ) w O 3 (where A is at least one element selected from Y and rare earth elements; Is at least one of Nb and Ta) and a condition of 0.001 ≦ x + y ≦ 0.02 (where 0 ≦ x ≦ 0.02 and 0 ≦ y ≦ 0.02), And strontium titanate-based semiconductor ceramic satisfying the condition of 0.87 ≦ v / w ≦ 1.030 ,
An average value of the number of grain boundaries existing between the pair of electrodes of the element body is in a range of 0.5 or more and 44.5 or less.
Resistance memory element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008524728A JP5251506B2 (en) | 2006-07-14 | 2007-03-23 | Resistance memory element |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006193556 | 2006-07-14 | ||
| JP2006193556 | 2006-07-14 | ||
| PCT/JP2007/055989 WO2008007481A1 (en) | 2006-07-14 | 2007-03-23 | Resistive memory device |
| JP2008524728A JP5251506B2 (en) | 2006-07-14 | 2007-03-23 | Resistance memory element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008007481A1 JPWO2008007481A1 (en) | 2009-12-10 |
| JP5251506B2 true JP5251506B2 (en) | 2013-07-31 |
Family
ID=38923051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008524728A Expired - Fee Related JP5251506B2 (en) | 2006-07-14 | 2007-03-23 | Resistance memory element |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7649768B2 (en) |
| JP (1) | JP5251506B2 (en) |
| WO (1) | WO2008007481A1 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008123139A1 (en) * | 2007-03-26 | 2008-10-16 | Murata Manufacturing Co., Ltd. | Resistance memory element |
| WO2010095296A1 (en) | 2009-02-20 | 2010-08-26 | 株式会社村田製作所 | Resistive memory element and use thereof |
| CN102326253B (en) | 2009-02-20 | 2014-06-25 | 株式会社村田制作所 | Resistive memory element and use thereof |
| DE102010011646A1 (en) | 2010-03-10 | 2011-09-15 | Technische Universität Bergakademie Freiberg | A process for producing a nonvolatile electronic data memory based on a crystalline oxide having a perovskite structure |
| US8866121B2 (en) | 2011-07-29 | 2014-10-21 | Sandisk 3D Llc | Current-limiting layer and a current-reducing layer in a memory device |
| US8659001B2 (en) | 2011-09-01 | 2014-02-25 | Sandisk 3D Llc | Defect gradient to boost nonvolatile memory performance |
| US8637413B2 (en) | 2011-12-02 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile resistive memory element with a passivated switching layer |
| US8698119B2 (en) | 2012-01-19 | 2014-04-15 | Sandisk 3D Llc | Nonvolatile memory device using a tunnel oxide as a current limiter element |
| US8686386B2 (en) | 2012-02-17 | 2014-04-01 | Sandisk 3D Llc | Nonvolatile memory device using a varistor as a current limiter element |
| WO2013125421A1 (en) * | 2012-02-21 | 2013-08-29 | 株式会社村田製作所 | Resistance switching device and method for manufacturing same |
| US20140241031A1 (en) | 2013-02-28 | 2014-08-28 | Sandisk 3D Llc | Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000236100A (en) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | Semiconductor element |
| JP2005167064A (en) * | 2003-12-04 | 2005-06-23 | Sharp Corp | Nonvolatile semiconductor storage device |
| JP2005311356A (en) * | 2004-04-16 | 2005-11-04 | Internatl Business Mach Corp <Ibm> | Deposition method for non-volatile resistance switching memory |
| JP2006324447A (en) * | 2005-05-19 | 2006-11-30 | Sharp Corp | Nonvolatile memory element and its manufacturing method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930012271B1 (en) * | 1989-02-16 | 1993-12-28 | 마쯔시다덴기산교 가부시기가이샤 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
| JPH0536931A (en) | 1991-07-26 | 1993-02-12 | Olympus Optical Co Ltd | Memory element and manufacture of the same |
| JP2001210817A (en) | 2000-01-27 | 2001-08-03 | Seiko Epson Corp | Switching element |
| JP4187148B2 (en) * | 2002-12-03 | 2008-11-26 | シャープ株式会社 | Data write control method for semiconductor memory device |
| US7291878B2 (en) * | 2003-06-03 | 2007-11-06 | Hitachi Global Storage Technologies Netherlands B.V. | Ultra low-cost solid-state memory |
| US6992369B2 (en) * | 2003-10-08 | 2006-01-31 | Ovonyx, Inc. | Programmable resistance memory element with threshold switching material |
-
2007
- 2007-03-23 JP JP2008524728A patent/JP5251506B2/en not_active Expired - Fee Related
- 2007-03-23 WO PCT/JP2007/055989 patent/WO2008007481A1/en active Application Filing
-
2009
- 2009-01-13 US US12/352,689 patent/US7649768B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000236100A (en) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | Semiconductor element |
| JP2005167064A (en) * | 2003-12-04 | 2005-06-23 | Sharp Corp | Nonvolatile semiconductor storage device |
| JP2005311356A (en) * | 2004-04-16 | 2005-11-04 | Internatl Business Mach Corp <Ibm> | Deposition method for non-volatile resistance switching memory |
| JP2006324447A (en) * | 2005-05-19 | 2006-11-30 | Sharp Corp | Nonvolatile memory element and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090109730A1 (en) | 2009-04-30 |
| US7649768B2 (en) | 2010-01-19 |
| WO2008007481A1 (en) | 2008-01-17 |
| JPWO2008007481A1 (en) | 2009-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5251506B2 (en) | Resistance memory element | |
| JP5012891B2 (en) | Resistance memory element | |
| JP4292901B2 (en) | Barista | |
| US8106375B2 (en) | Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator | |
| KR102351180B1 (en) | Multi-layered ceramic capacitor | |
| CN101687663B (en) | Semiconductor ceramic powder, semiconductor ceramic, and laminated semiconductor capacitor | |
| EP2159205A1 (en) | Piezoelectric ceramic composition and piezoelectric-ceramic electronic part | |
| US8228161B2 (en) | Semiconductor ceramic and positive temperature coefficient thermistor | |
| JP5704725B2 (en) | Piezoelectric ceramics and piezoelectric element | |
| WO1998022411A1 (en) | Barium titanate-base semiconducting ceramic composition | |
| TW201003683A (en) | A method of making zinc oxide varistor | |
| US6542067B1 (en) | Barium titanate semiconductor ceramic powder and laminated semiconductor ceramic device | |
| EP3127889A1 (en) | Semiconductor ceramic composition and ptc thermistor | |
| US9035273B2 (en) | Resistive switching memory device | |
| JP5282384B2 (en) | Resistance memory element and switching circuit | |
| JP4792900B2 (en) | Porcelain composition for varistor and laminated varistor | |
| KR930010421B1 (en) | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same | |
| WO2013065441A1 (en) | Ptc thermistor and method for manufacturing ptc thermistor | |
| JP6039715B2 (en) | Piezoelectric ceramics and piezoelectric element | |
| JP2697095B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2707706B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2725357B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2715529B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2646734B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2743448B2 (en) | Ceramic capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5251506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |