JP5250930B2 - Transistor and manufacturing method thereof - Google Patents

Transistor and manufacturing method thereof Download PDF

Info

Publication number
JP5250930B2
JP5250930B2 JP2005353107A JP2005353107A JP5250930B2 JP 5250930 B2 JP5250930 B2 JP 5250930B2 JP 2005353107 A JP2005353107 A JP 2005353107A JP 2005353107 A JP2005353107 A JP 2005353107A JP 5250930 B2 JP5250930 B2 JP 5250930B2
Authority
JP
Japan
Prior art keywords
group
insulating film
gate insulating
active layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005353107A
Other languages
Japanese (ja)
Other versions
JP2007158147A (en
Inventor
修 喜納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2005353107A priority Critical patent/JP5250930B2/en
Publication of JP2007158147A publication Critical patent/JP2007158147A/en
Application granted granted Critical
Publication of JP5250930B2 publication Critical patent/JP5250930B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体を用いたトランジスタおよびその製造方法に関する。   The present invention relates to a transistor using an oxide semiconductor and a manufacturing method thereof.

一般に、電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、高品質なアモルファスシリコンや多結晶シリコンは、成膜に２００℃以上の温度を必要とするため、フレキシブルなポリマーフィルムを基材として用いて、フレキシブルデバイスを実現することは困難であった。
また近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は、真空プロセスを用いず、例えば、印刷プロセスで作成できるため、低温でトランジスタの製造の可能性があり、可撓性のプラスチック基材上に設けられる等の利点を有する。
しかしながら、有機半導体材料は、移動度が極めて低く、また経時劣化にも弱いという難点があり、未だ広範な使用、実用に至っていない。 In general, a thin film transistor using amorphous silicon, polycrystalline silicon, or the like has been used as a transistor for driving an electronic device. However, since high-quality amorphous silicon and polycrystalline silicon require a temperature of 200 ° C. or higher for film formation, it has been difficult to realize a flexible device using a flexible polymer film as a base material.
In recent years, thin film transistors using organic semiconductor materials have been actively studied. The organic semiconductor material can be produced by, for example, a printing process without using a vacuum process. Therefore, the organic semiconductor material can be manufactured at a low temperature, and has an advantage that it is provided on a flexible plastic substrate.
However, organic semiconductor materials have a drawback that they have extremely low mobility and are weak against deterioration over time, and have not yet been used widely and practically.

以上のような状況を踏まえて、透明酸化物半導体を用いたデバイスの開発が行われている。透明酸化物は、低温で作成可能で、しかも高い移動度を示す特性を有しているので、例えば、基材、電極、絶縁膜等に透明材料を用いれば透明なデバイスを実現できる等、従来の材料になかった特性を持つ。前記透明酸化物半導体として、例えば、非晶質In-Ga-Zn-O材料を用いた電界効果型トランジスタが提案されている（非特許文献１参照）。
上記非特許文献１に記載の材料を用いたアモルファス酸化物半導体を半導体活性層として用いることで、室温でPET基板上に移動度が１０cm2/Vs前後の優れた特性を持つ透明電界効果型トランジスタの作成に成功している。
K. Nomura et al. Nature,432, 488（2004） Based on the above situation, devices using transparent oxide semiconductors have been developed. Transparent oxides can be made at low temperatures and have high mobility. For example, transparent devices can be realized by using transparent materials for substrates, electrodes, insulating films, etc. It has characteristics that were not found in other materials. For example, a field effect transistor using an amorphous In—Ga—Zn—O material has been proposed as the transparent oxide semiconductor (see Non-Patent Document 1).
A transparent field effect transistor having excellent characteristics with a mobility of around 10 cm 2 / Vs on a PET substrate at room temperature by using an amorphous oxide semiconductor using the material described in Non-Patent Document 1 as a semiconductor active layer Has been successfully created.
K. Nomura et al. Nature, 432, 488 (2004)

前記酸化物半導体は、低温で形成することができるので、各種基板を用いたトランジスタが得られる可能性が高まった。
従来の無機半導体電界効果トランジスタは、無機絶縁膜をゲート絶縁膜として用いられており、無機半導体とゲート絶縁膜の界面は、共有結合もしくはイオン結合により接合している。
一方、一般的な有機高分子で構成される有機絶縁膜を無機半導体電界効果トランジスタのゲート絶縁膜として用いた場合、前記無機絶縁膜と異なり、有機絶縁膜と無機半導体は、強固な結合を持たない。
そのため、有機絶縁膜をゲート絶縁膜に用いた場合、前記ゲート絶縁膜と無機半導体との界面に電荷が発生し、ゲート電圧への印加が不充分なるうえ、有機絶縁膜と無機半導体との密着強度が不充分となり、実用に供することは困難であった。 Since the oxide semiconductor can be formed at a low temperature, there is an increased possibility that a transistor using various substrates is obtained.
In a conventional inorganic semiconductor field effect transistor, an inorganic insulating film is used as a gate insulating film, and an interface between the inorganic semiconductor and the gate insulating film is bonded by a covalent bond or an ionic bond.
On the other hand, when an organic insulating film composed of a general organic polymer is used as a gate insulating film of an inorganic semiconductor field effect transistor, unlike the inorganic insulating film, the organic insulating film and the inorganic semiconductor have a strong bond. Absent.
Therefore, when an organic insulating film is used as a gate insulating film, electric charges are generated at the interface between the gate insulating film and the inorganic semiconductor, and application to the gate voltage is insufficient, and adhesion between the organic insulating film and the inorganic semiconductor is insufficient. The strength was insufficient and it was difficult to put it to practical use.

本発明は、酸化物半導体をチャネル層に、有機物をゲート絶縁膜として用いた構成で実用に供するトランジスタおよびその製造方法を提供することを目的とする。 An object of the present invention is to provide a transistor that is practically used in a configuration in which an oxide semiconductor is used as a channel layer and an organic material is used as a gate insulating film, and a manufacturing method thereof.

基材上に、チャネル部を形成する半導体活性層と、前記チャネル部を介して対向して配置されたソース電極とドレイン電極と、前記半導体活性層の上に設けられたゲート絶縁膜と、前記半導体活性層の上に前記ゲート絶縁膜を介して設けられたゲート電極とを備えたトランジスタにおいて、前記ゲート絶縁膜が有機材料からなり、前記半導体活性層が酸化物半導体からなり、前記半導体活性層と前記ゲート絶縁膜との間に、前記半導体活性層に化学吸着している部位を含む界面層を有することを特徴とするトランジスタである。 On a substrate, a semiconductor active layer forming a channel portion, the source electrode and the drain electrode oppose each other through the channel portion, a gate insulating film provided on the semiconductor active layer, wherein In a transistor comprising a gate electrode provided on a semiconductor active layer via the gate insulating film , the gate insulating film is made of an organic material, the semiconductor active layer is made of an oxide semiconductor, and the semiconductor active layer and between the gate insulating film, a transistor, characterized in that it comprises an interface layer comprising prior Symbol semiconductor active layer region that is chemically adsorbed.

前記酸化物半導体が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎよりなる群から選択された金属の酸化物半導体であることを特徴とする請求項１記載のトランジスタである。 Wherein the oxide semiconductor is a transistor according to claim 1, wherein an In, Ga, Zn, that is an oxide semiconductor of a metal selected from the group consisting of Sn.

前記界面層は、シラン化合物からなり、前記シラン化合物は、下記化学式（１）で表される化合物からなる群より選択された１種類以上のシラン化合物で有ることを特徴とする請求項１または２記載のトランジスタである。

Figure 0005250930
The interfacial layer is made of a silane compound, the silane compound according to claim 1 or 2, characterized in that there in one or more silane compounds selected from the group consisting of compounds represented by the following chemical formula (1) It is a transistor of description.
Figure 0005250930

（式中、Ｒは、独立して水素原子、アルキル基、シクロアルキル基、アリール基、アクリル基であり、アルキル基、シクロアルキル基、アリール基はエポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されていてもよい。また、アルキル基、シクロアルキル基、アリール基もしくは、エポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されたアルキル基、シクロアルキル基、アリール基は全フッ素化もしくは部分フッ素化されていてもよい。また、式中、Ｘは、独立してハロゲン原子、アルコキシ基である。ｎは、０〜３の整数、ｍは、１〜４の整数、ｎ＋ｍ＝４を表わす。） (In the formula, R is independently a hydrogen atom, an alkyl group, a cycloalkyl group, an aryl group, an acrylic group, and an alkyl group, a cycloalkyl group, and an aryl group are an epoxy group, an amino group, a ureido group, a mercapto group, It may be substituted with a sulfide group, an isocyanate group, a styryl group, or an alkyl group, a cycloalkyl group, an aryl group, an epoxy group, an amino group, a ureido group, a mercapto group, a sulfide group, an isocyanate group, or a styryl group. The substituted alkyl group, cycloalkyl group, and aryl group may be perfluorinated or partially fluorinated, and X is independently a halogen atom or an alkoxy group, and n is 0 to 0. 3 represents an integer, m represents an integer of 1 to 4, and n + m = 4.)

前記界面層は、有機酸からなることを特徴とする請求項１または２記載のトランジスタである。 3. The transistor according to claim 1, wherein the interface layer is made of an organic acid.

前記有機酸は、脂肪族カルボン酸であることを特徴とする請求項４記載のトランジスタである。 The transistor according to claim 4 , wherein the organic acid is an aliphatic carboxylic acid.

請求項６に記載の発明は、
基板上に、ソース電極とドレイン電極を形成する工程と、
次に、前記ソース電極とドレイン電極間に、酸化物半導体からなる半導体活性層を成膜形成する工程と、
前記半導体活性層上に、界面層を形成する工程と、
前記界面層に接するように有機材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を設ける工程と、
を有することを特徴とするトランジスタの製造方法である。 The invention described in claim 6
Forming a source electrode and a drain electrode on a substrate;
Next, a step of forming a semiconductor active layer made of an oxide semiconductor between the source electrode and the drain electrode,
Forming an interface layer on the semiconductor active layer;
Forming a gate insulating film made of an organic material in contact with the front Symbol boundary surface layer,
A step of Ru formed gate electrodes on the gate insulating film,
It is a manufacturing method for a characteristic and to belt transistor to have a.

請求項７に記載の発明は、前記ゲート絶縁膜は、塗布することにより形成することを特徴とする請求項６記載のトランジスタの製造方法である。 The invention according to claim 7, wherein the gate insulating film is a production method of claim 6, wherein the bets transistor, which comprises forming by coating.

請求項８に記載の発明は、前記界面層は、シランカップリング剤により形成されることを特徴とする請求項６または７記載のトランジスタの製造方法である。 The invention according to claim 8, wherein the interfacial layer is the production process according to claim 6 or 7, wherein the bets transistor, characterized in that it is formed by a silane coupling agent.

本発明は、以上の構成からなるので、酸化物半導体を半導体活性層としたトランジスタのゲート絶縁膜、特に、有機高分子からなるゲート絶縁膜をウェットプロセスで形成することが可能となった。
このようにウェットプロセスにより、ゲート絶縁膜を高スループットで、かつ低温プロセスで形成可能となった。
また、トランジスタを、低温プロセスで製造可能であることから、プラスチック基板などのフレキシブルフィルム状の基板を用いたトランジスタの製造が可能となった。 Since the present invention has the above structure, it has become possible to form a gate insulating film of a transistor using an oxide semiconductor as a semiconductor active layer, in particular, a gate insulating film made of an organic polymer by a wet process.
In this manner, the gate insulating film can be formed with a high throughput and a low temperature process by the wet process.
In addition, since the transistor can be manufactured by a low temperature process, it is possible to manufacture the transistor using a flexible film substrate such as a plastic substrate.

本発明のトランジスタの一例を図１に示す。
基材１上に、チャネル部を形成する半導体活性層４と、前記チャネル部を介して対向して配置されたソース電極８とドレイン電極９を備え、前記半導体活性層４の上にゲート絶縁膜、該絶縁膜を介して設けられたゲート電極とを備えた半導体装置において、前記半導体活性層と前記ゲート絶縁膜の間に、前記ゲート絶縁膜が有機材料からなる。
前記界面層７は、半導体活性層に化学吸着している部位を含む構成とすることが好ましい。 An example of the transistor of the present invention is shown in FIG.
A semiconductor active layer 4 that forms a channel portion on a substrate 1, and a source electrode 8 and a drain electrode 9 that are arranged to face each other with the channel portion interposed therebetween, and a gate insulating film on the semiconductor active layer 4 In the semiconductor device including the gate electrode provided through the insulating film, the gate insulating film is made of an organic material between the semiconductor active layer and the gate insulating film.
The interface layer 7 preferably includes a portion that is chemically adsorbed to the semiconductor active layer.

ここで、前記基材１は、ガラス、プラスチック等の基材を使用することができ、特に、プラスチック基材を用いることで、フレキシブルなトランジスタの提供が可能となる。
また、ゲート電極２は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜であってもよいし、酸化インジウム（In2O3）、酸化スズ（SnO2）、酸化亜鉛（ZnO）、酸化カドミウム（CdO）、酸化インジウムカドミウム（CdIn2O4）、酸化カドミウムスズ（Cd2SnO4）、酸化亜鉛スズ（Zn2SnO4）等の酸化物材料でもよい。
また、前記酸化物材料に不純物をドープしたものも好適に用いられる。例えば、In2O3にスズ（Sn）やモリブデン（Mo）、チタン（Ti）をドープしたもの、SnO2にアンチモン（Sb）やフッ素（F）をドープしたもの、ZnOにインジウム、アルミニウム、ガリウム（Ga）をドープしたものなどである。 Here, a substrate such as glass or plastic can be used as the substrate 1, and in particular, a flexible transistor can be provided by using a plastic substrate.
The gate electrode 2 may be a metal thin film such as indium (In), aluminum (Al), gold (Au), silver (Ag), indium oxide (In 2 O 3 ), tin oxide (SnO). 2 ), oxide materials such as zinc oxide (ZnO), cadmium oxide (CdO), indium cadmium oxide (CdIn 2 O 4 ), cadmium tin oxide (Cd 2 SnO 4 ), zinc tin oxide (Zn 2 SnO 4 ) Good.
Moreover, what doped the impurity to the said oxide material is used suitably. For example, In 2 O 3 doped with tin (Sn), molybdenum (Mo), titanium (Ti), SnO 2 doped with antimony (Sb) or fluorine (F), ZnO indium, aluminum, gallium For example, doped with (Ga).

また、ソース電極８およびドレイン電極９は、前記ゲート電極２と同じ材料、または異なる材料を用いてもよい。
また、前記それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、または、導電性ペーストを用いてスクリーン印刷等の方法を用いて形成される。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。 The source electrode 8 and the drain electrode 9 may be made of the same material as the gate electrode 2 or a different material.
In addition, each of the electrodes may be a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, or a method such as screen printing using a conductive paste. It is formed using. Each electrode preferably has a film thickness of 15 nm or more.

半導体活性層４は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等の酸化物半導体材料を用いることができるが、これらに限定されるものではない。 The semiconductor active layer 4 is an oxide containing one or more elements selected from zinc, indium, tin, tungsten, magnesium, gallium, and oxidized such as zinc oxide, indium oxide, tin oxide, tungsten oxide, zinc gallium indium. However, the present invention is not limited to these.

また、界面層７は、有機無機複合膜または有機酸のいずれかからなり、化学吸着している部位を含む構成からなる。
前記有機無機複合膜としては、シラン化合物から形成されている複合膜で、具体的には、前記シラン化合物は、下記化学式（１）で表される化合物からなる群より選択された1種類以上のシラン化合物を用いるのが好ましい。

Figure 0005250930
The interface layer 7 is made of either an organic-inorganic composite film or an organic acid and includes a chemically adsorbed portion.
The organic-inorganic composite film is a composite film formed from a silane compound. Specifically, the silane compound is one or more selected from the group consisting of compounds represented by the following chemical formula (1). It is preferable to use a silane compound.
Figure 0005250930

（式中、Ｒは、独立して水素原子、アルキル基、シクロアルキル基、アリール基、アクリル基であり、アルキル基、シクロアルキル基、アリール基はエポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されていてもよい。また、アルキル基、シクロアルキル基、アリール基もしくは、エポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されたアルキル基、シクロアルキル基、アリール基は全フッ素化もしくは部分フッ素化されていてもよい。また、式中、Ｘは、独立してハロゲン原子、アルコキシ基である。ｎは、０〜３の整数、ｍは、１〜４の整数、ｎ＋ｍ＝４を表わす。）
具体的には、デシルトリメトキシシラン、オクチルトリエトキシシラン等のアルコキシシラン、３−グリシドキシプロピルトリメトキシシラン等のエポキシ基を有するアルコキシシラン、３−アミノプロピルシラン等のアミノシラン、ビス（トリエトキシシリルプロピル）テトラスルフィド等のスルフィド基を有するシラン、またはヘキシルトリクロロシラン、オクチルトリクロロシラン等が挙げられる。
また、前記界面層は、脂肪族カルボン酸等の有機酸を用いて形成してもよい。 (In the formula, R is independently a hydrogen atom, an alkyl group, a cycloalkyl group, an aryl group, an acrylic group, and an alkyl group, a cycloalkyl group, and an aryl group are an epoxy group, an amino group, a ureido group, a mercapto group, It may be substituted with a sulfide group, an isocyanate group, a styryl group, or an alkyl group, a cycloalkyl group, an aryl group, an epoxy group, an amino group, a ureido group, a mercapto group, a sulfide group, an isocyanate group, or a styryl group. The substituted alkyl group, cycloalkyl group, and aryl group may be perfluorinated or partially fluorinated, and X is independently a halogen atom or an alkoxy group, and n is 0 to 0. 3 represents an integer, m represents an integer of 1 to 4, and n + m = 4.)
Specifically, alkoxysilanes such as decyltrimethoxysilane and octyltriethoxysilane, alkoxysilanes having an epoxy group such as 3-glycidoxypropyltrimethoxysilane, aminosilanes such as 3-aminopropylsilane, bis (triethoxy Silane having a sulfide group such as (silylpropyl) tetrasulfide, hexyltrichlorosilane, octyltrichlorosilane, and the like.
The interface layer may be formed using an organic acid such as an aliphatic carboxylic acid.

ゲート絶縁層３は、絶縁材料であれば特に限定されないが、有機材料からなり、特に、ウェット状態で塗布形成した絶縁膜を用いるのが好ましい。
具体的には、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリフッ化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、または前記樹脂のポリマーアロイ、あるいは共重合樹脂を用いることができる。
また、前記ゲート絶縁層１３に用いる絶縁膜は、前駆体を成膜した後、可視光、ＵＶ、あるいはＥＢ等の電磁波により硬化可能な樹脂、または熱硬化型樹脂、二液反応硬化型樹脂を用いることができる。 The gate insulating layer 3 is not particularly limited as long as it is an insulating material, but it is preferable to use an insulating film made of an organic material and coated and formed in a wet state.
Specifically, polyimide, polyamide, polyester, polyvinyl phenol, polyvinyl alcohol, polyvinyl acetate, polyurethane, polysulfone, polyvinylidene fluoride, cyanoethyl pullulan, epoxy resin, phenol resin, benzocyclobutene resin, acrylic resin, or the above-mentioned resin A polymer alloy or a copolymer resin can be used.
The insulating film used for the gate insulating layer 13 is made of a resin that can be cured by an electromagnetic wave such as visible light, UV, or EB, a thermosetting resin, or a two-component reaction curable resin after forming a precursor. Can be used.

次に、本発明のトランジスタの製造方法を、図２を参照して説明する。
基材上に、ソース電極８とドレイン電極９を形成するための電極層６を同様にスパッタリング法など公知の手法で形成する（図２（ａ）参照）。
次に、前記ソース電極８とドレイン電極９上に、酸化物半導体からなる半導体活性層４を、スパッタリング法など公知の手法で設ける（図２（ｂ）参照）。
次に、半導体化成層４の界面に、界面層７を形成する（図２（ｃ）参照）。
次に、前記界面層７に接するようにゲート絶縁層３スパッタリング法など公知の手法で設ける（図２（ｄ）参照）。
ここで、界面層７は、デシルトリメトキシシラン、オクチルトリエトキシシラン等のアルコキシシラン等の材料をを使用する。
次に、前記ゲート絶縁層３上に、ゲート電極２をスパッタリング法など公知の手法で形成することで薄膜トランジスタが得られる（図２（ｅ）参照）。 Next, a method for manufacturing the transistor of the present invention will be described with reference to FIG.
An electrode layer 6 for forming the source electrode 8 and the drain electrode 9 is similarly formed on the base material by a known method such as a sputtering method (see FIG. 2A).
Next, the semiconductor active layer 4 made of an oxide semiconductor is provided on the source electrode 8 and the drain electrode 9 by a known method such as a sputtering method (see FIG. 2B).
Next, an interface layer 7 is formed at the interface of the semiconductor conversion layer 4 (see FIG. 2C).
Next, a known method such as a gate insulating layer 3 sputtering method is provided so as to be in contact with the interface layer 7 (see FIG. 2D).
Here, the interface layer 7 uses a material such as alkoxysilane such as decyltrimethoxysilane or octyltriethoxysilane.
Next, a thin film transistor is obtained by forming the gate electrode 2 on the gate insulating layer 3 by a known method such as sputtering (see FIG. 2E).

本発明の薄膜トランジスタは、液晶ディスプレー、有機ELディスプレー、光書き込み型コレステリック液晶型ディスプレー、Twisting Ball 方式ディスプレー、トナーディスプレー方式ディスプレー、可動フィルム方式ディスプレー、センサーなどのデバイスに使用することができる。 The thin film transistor of the present invention can be used in devices such as a liquid crystal display, an organic EL display, a light writing type cholesteric liquid crystal display, a twisting ball type display, a toner display type display, a movable film type display, and a sensor.

まず、ＰＥＴからなる基板１上に、スパッタリング法でアルミニウム膜を製膜し、フォトリソグラフィー法を用いて、ソース電極８とドレイン電極９を形成する。
次に、前記ソース電極８とドレイン電極９間に、スパッタリング法によりInGaZnOの酸化物半導体からなる半導体活性層４を成膜形成する。
前記半導体活性層４の上に、界面層７を形成して、該界面層７に接するように、エポキシ樹脂からなるゲート絶縁膜３を塗布形成した。
次に、スパッタリング法でアルミニウム膜を製膜し、フォトリソグラフィー法を用いて、ゲート電極２を設け、薄膜トランジスタを作製した。
前記界面層７は、シランカップリング剤（信越化学製 デシルトリメトキシシラン）を、水、エタノール、１−ブタノールの混合溶媒にに溶解した溶液に半導体活性層を浸漬し、１００℃程度で加熱することにより作製した。
このように、半導体活性層４と有機材料からなるゲート絶縁膜３の間に界面層を設けた構成とすることにより、有機ゲート絶縁膜を用いた場合においても、良好な素子特性が得られる。また、低温の工程温度で素子形成が行えるため、フレキシブル基板上に半導体デバイスを作製することができる。 First, an aluminum film is formed on a substrate 1 made of PET by a sputtering method, and a source electrode 8 and a drain electrode 9 are formed by using a photolithography method.
Next, a semiconductor active layer 4 made of an InGaZnO oxide semiconductor is formed between the source electrode 8 and the drain electrode 9 by sputtering.
An interface layer 7 was formed on the semiconductor active layer 4, and a gate insulating film 3 made of an epoxy resin was applied and formed so as to be in contact with the interface layer 7.
Next, an aluminum film was formed by a sputtering method, and the gate electrode 2 was provided by using a photolithography method to manufacture a thin film transistor.
In the interface layer 7, the semiconductor active layer is immersed in a solution obtained by dissolving a silane coupling agent (decyltrimethoxysilane, manufactured by Shin-Etsu Chemical Co., Ltd.) in a mixed solvent of water, ethanol, and 1-butanol, and heated at about 100 ° C. This was produced.
As described above, by providing the interface layer between the semiconductor active layer 4 and the gate insulating film 3 made of an organic material, good element characteristics can be obtained even when the organic gate insulating film is used. In addition, since element formation can be performed at a low process temperature, a semiconductor device can be manufactured over a flexible substrate.

本発明のトランジスタの一例を示す説明図。4 is an explanatory diagram illustrating an example of a transistor of the present invention. 本発明のトランジスタの製造方法の一例を示す説明図。FIG. 6 is an explanatory diagram showing an example of a method for manufacturing a transistor of the present invention.

符号の説明Explanation of symbols

１・・・基材
２・・・ゲート電極
３・・・ゲート絶縁層
４・・・半導体活性層
６・・・電極層
７・・・界面層
８・・・ソース電極
９・・・ドレイン電極 DESCRIPTION OF SYMBOLS 1 ... Base material 2 ... Gate electrode 3 ... Gate insulating layer 4 ... Semiconductor active layer 6 ... Electrode layer 7 ... Interface layer 8 ... Source electrode 9 ... Drain electrode

Claims (8)

基材上に、チャネル部を形成する半導体活性層と、前記チャネル部を介して対向して配置されたソース電極とドレイン電極と、前記半導体活性層の上に設けられたゲート絶縁膜と、前記半導体活性層の上に前記ゲート絶縁膜を介して設けられたゲート電極とを備えたトランジスタにおいて、
前記ゲート絶縁膜が有機材料からなり、
前記半導体活性層が酸化物半導体からなり、
前記半導体活性層と前記ゲート絶縁膜との間に、前記半導体活性層に化学吸着している部位を含む界面層を有する
ことを特徴とするトランジスタ。 On the base material, a semiconductor active layer forming a channel portion, a source electrode and a drain electrode arranged to face each other via the channel portion, a gate insulating film provided on the semiconductor active layer, In a transistor comprising a gate electrode provided on the semiconductor active layer via the gate insulating film,
The gate insulating film is made of an organic material,
The semiconductor active layer is made of an oxide semiconductor,
A transistor comprising an interface layer including a portion chemically adsorbed on the semiconductor active layer between the semiconductor active layer and the gate insulating film. 前記酸化物半導体が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎよりなる群から選択された金属の酸化物半導体であることを特徴とする請求項１記載のトランジスタ。   2. The transistor according to claim 1, wherein the oxide semiconductor is a metal oxide semiconductor selected from the group consisting of In, Ga, Zn, and Sn. 前記界面層は、シラン化合物からなり、前記シラン化合物は、下記化学式（１）で表される化合物からなる群より選択された１種類以上のシラン化合物で有ることを特徴とする請求項１または２記載のトランジスタ。
Figure 0005250930
 （式中、Ｒは、独立して水素原子、アルキル基、シクロアルキル基、アリール基、アクリル基であり、アルキル基、シクロアルキル基、アリール基はエポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されていてもよい。また、アルキル基、シクロアルキル基、アリール基もしくは、エポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されたアルキル基、シクロアルキル基、アリール基は全フッ素化もしくは部分フッ素化されていてもよい。また、式中、Ｘは、独立してハロゲン原子、アルコキシ基である。ｎは、０〜３の整数、ｍは、１〜４の整数、ｎ＋ｍ＝４を表わす。） The interface layer is made of a silane compound, and the silane compound is one or more silane compounds selected from the group consisting of compounds represented by the following chemical formula (1). The transistor described.
Figure 0005250930
 (In the formula, R is independently a hydrogen atom, an alkyl group, a cycloalkyl group, an aryl group, an acrylic group, and an alkyl group, a cycloalkyl group, and an aryl group are an epoxy group, an amino group, a ureido group, a mercapto group, It may be substituted with a sulfide group, an isocyanate group, a styryl group, or an alkyl group, a cycloalkyl group, an aryl group, an epoxy group, an amino group, a ureido group, a mercapto group, a sulfide group, an isocyanate group, or a styryl group. The substituted alkyl group, cycloalkyl group, and aryl group may be perfluorinated or partially fluorinated, and X is independently a halogen atom or an alkoxy group, and n is 0 to 0. 3 represents an integer, m represents an integer of 1 to 4, and n + m = 4.) 前記界面層は、有機酸からなることを特徴とする請求項１または２記載のトランジスタ。   3. The transistor according to claim 1, wherein the interface layer is made of an organic acid. 前記有機酸は、脂肪族カルボン酸であることを特徴とする請求項４記載のトランジスタ。   The transistor according to claim 4, wherein the organic acid is an aliphatic carboxylic acid. 基板上に、ソース電極とドレイン電極を形成する工程と、
次に、前記ソース電極とドレイン電極間に、酸化物半導体からなる半導体活性層を成膜形成する工程と、
前記半導体活性層上に、界面層を形成する工程と、
前記界面層に接するように有機材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を設ける工程と、
を有することを特徴とするトランジスタの製造方法。 Forming a source electrode and a drain electrode on a substrate;
Next, a step of forming a semiconductor active layer made of an oxide semiconductor between the source electrode and the drain electrode,
Forming an interface layer on the semiconductor active layer;
Forming a gate insulating film made of an organic material so as to be in contact with the interface layer;
Providing a gate electrode on the gate insulating film;
A method for manufacturing a transistor, comprising: 前記ゲート絶縁膜は、塗布することにより形成することを特徴とする請求項６記載のトランジスタの製造方法。   7. The method of manufacturing a transistor according to claim 6, wherein the gate insulating film is formed by coating. 前記界面層は、シランカップリング剤により形成されることを特徴とする請求項６または７記載のトランジスタの製造方法。 The interfacial layer, method for producing a transistor according to claim 6 or 7, wherein the formed by a silane coupling agent.
JP2005353107A 2005-12-07 2005-12-07 Transistor and manufacturing method thereof Expired - Fee Related JP5250930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005353107A JP5250930B2 (en) 2005-12-07 2005-12-07 Transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005353107A JP5250930B2 (en) 2005-12-07 2005-12-07 Transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007158147A JP2007158147A (en) 2007-06-21
JP5250930B2 true JP5250930B2 (en) 2013-07-31

Family

ID=38242079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353107A Expired - Fee Related JP5250930B2 (en) 2005-12-07 2005-12-07 Transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5250930B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9464172B2 (en) 2007-12-10 2016-10-11 Kaneka Corporation Alkali-developable curable composition, insulating thin film using the same, and thin film transistor
JP5555170B2 (en) 2008-10-02 2014-07-23 株式会社カネカ Photocurable composition and cured product
KR101457833B1 (en) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
DE112012004061B4 (en) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. semiconductor device
KR20130040706A (en) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
DE112012007290B3 (en) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090716B2 (en) * 2001-09-10 2008-05-28 雅司 川崎 Thin film transistor and matrix display device
JP4345317B2 (en) * 2003-02-14 2009-10-14 コニカミノルタホールディングス株式会社 Organic thin film transistor element
JP4141309B2 (en) * 2003-04-15 2008-08-27 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP4228204B2 (en) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 Manufacturing method of organic transistor
JP4415653B2 (en) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 Thin film transistor manufacturing method
JP4729855B2 (en) * 2004-03-15 2011-07-20 セイコーエプソン株式会社 Thin film transistor, thin film transistor circuit, electronic device and electronic apparatus

Also Published As

Publication number Publication date
JP2007158147A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP5200322B2 (en) Semiconductor device and manufacturing method thereof
JP5250929B2 (en) Transistor and manufacturing method thereof
JP5250930B2 (en) Transistor and manufacturing method thereof
Sheng et al. A Study on the Electrical Properties of Atomic Layer Deposition Grown InO x on Flexible Substrates with Respect to N2O Plasma Treatment and the Associated Thin-Film Transistor Behavior under Repetitive Mechanical Stress
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
JP5095068B2 (en) Method for manufacturing thin film transistor element active layer
TWI343137B (en)
JP4884120B2 (en) Flat panel display device and manufacturing method thereof
US7626197B2 (en) Semiconductor device including conductive network of protective film molecules and fine particles
JP5787038B2 (en) Transparent organic thin film transistor and manufacturing method thereof
CN103915490A (en) Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
JP2011124532A (en) Thin film transistor and method of fabricating the same
Lee et al. Ultrahigh-mobility and solution-processed inorganic P-channel thin-film transistors based on a transition-metal halide semiconductor
WO2008075727A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2007150156A (en) Transistor and method of manufacturing same
JP2010123913A (en) Thin-film transistor and method of manufacturing the same
JP5135904B2 (en) Organic thin film transistor array and manufacturing method thereof
JP4650521B2 (en) Electrode, method for forming the same, and semiconductor device
Jung et al. Dual-functional superoxide precursor to improve the electrical characteristics of oxide thin film transistors
KR100621447B1 (en) Solution deposition of chalcogenide films and preparation method of field-effect transistors comprising chalcogenide films
JP2013258396A (en) Precursor composition of oxide semiconductor, thin film transistor substrate including oxide semiconductor, and method of manufacturing thin film transistor substrate including oxide semiconductor
KR102237576B1 (en) Electric device using reaction of sacrificial film containing graphene oxide and water, and manufacturing method thereof
JP4871302B2 (en) Organic thin film transistor
KR101622634B1 (en) Manufacturing method of thin film transistor
KR101513147B1 (en) Method for transfer of Oxide semi-conductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees