JP5242842B1 - Wireless communication device - Google Patents

Wireless communication device Download PDF

Info

Publication number
JP5242842B1
JP5242842B1 JP2012239472A JP2012239472A JP5242842B1 JP 5242842 B1 JP5242842 B1 JP 5242842B1 JP 2012239472 A JP2012239472 A JP 2012239472A JP 2012239472 A JP2012239472 A JP 2012239472A JP 5242842 B1 JP5242842 B1 JP 5242842B1
Authority
JP
Japan
Prior art keywords
circuit
impedance
amplifier
substrate
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012239472A
Other languages
Japanese (ja)
Other versions
JP2014090330A (en
Inventor
哲也 芦塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012239472A priority Critical patent/JP5242842B1/en
Application granted granted Critical
Publication of JP5242842B1 publication Critical patent/JP5242842B1/en
Priority to EP13188251.6A priority patent/EP2728759B1/en
Priority to AU2013245434A priority patent/AU2013245434A1/en
Priority to US14/053,733 priority patent/US8923783B2/en
Priority to RU2013148093/08A priority patent/RU2554560C2/en
Publication of JP2014090330A publication Critical patent/JP2014090330A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y02B60/50

Landscapes

  • Transceivers (AREA)

Abstract

【課題】アンテナスイッチモジュールを用いない無線送信装置を提供すること。
【解決手段】送信信号を増幅するPA31と、増幅された送信信号を処理する送信回路37と、アンテナ13と、アンテナ13で受信した受信信号を処理する受信回路38と、受信信号を増幅するLNA36と、PA31とLNA36を排他的に活性化する制御部10eとを備え、送信回路37は、制御部10eがPA31を活性化したとき送信回路37とアンテナ13のインピーダンスを整合させ、PA31を非活性化したときにアンテナ13から送信回路37を見たインピーダンスをハイインピーダンス状態にし、受信回路38は、制御部10eがLNA36を活性化したとき受信回路38とアンテナ13のインピーダンスを整合させ、LNA36を非活性化したときにアンテナ13から受信回路38を見たインピーダンスをハイインピーダンス状態にする。
【選択図】図4
A wireless transmission device that does not use an antenna switch module is provided.
A PA that amplifies a transmission signal, a transmission circuit that processes the amplified transmission signal, an antenna, a reception circuit that processes a reception signal received by the antenna, and an LNA that amplifies the reception signal. And the control unit 10e that exclusively activates the PA 31 and the LNA 36. When the control unit 10e activates the PA 31, the transmission circuit 37 matches the impedances of the transmission circuit 37 and the antenna 13, and deactivates the PA 31. When the control circuit 10e activates the LNA 36, the receiving circuit 38 matches the impedances of the receiving circuit 38 and the antenna 13 so that the LNA 36 is turned off. When activated, the impedance seen by the receiving circuit 38 from the antenna 13 is high impedance. To dance state.
[Selection] Figure 4

Description

本発明は、コードレス電話機、PHS(Personal Handy-phone System)、WLAN(Wireless Local Area Network)、無線送受信機能を有する携帯情報端末等の無線通信装置に関するものである。   The present invention relates to a wireless communication device such as a cordless telephone, a PHS (Personal Handy-phone System), a WLAN (Wireless Local Area Network), and a portable information terminal having a wireless transmission / reception function.

従来から、例えば親機と子機の間で、双方向に音声信号やデータを送受信するコードレス電話機が知られている。このような無線通信装置のフロントエンドモジュールとして、パワーアンプ(PA)に接続された送信回路と低雑音増幅器(LNA)に接続された受信回路を備え、アンテナとこれらの送信/受信回路の接続をアンテナスイッチモジュール(ASM)で時分割に切り替えるようにした構成が知られている(特許文献1)。従来の無線通信装置では、アンテナスイッチモジュールを高速に切り替えることで、送信と受信を実質的に同時に行うことができる。   2. Description of the Related Art Conventionally, a cordless telephone that transmits and receives audio signals and data bidirectionally between a parent device and a child device is known. As a front-end module of such a wireless communication device, a transmission circuit connected to a power amplifier (PA) and a reception circuit connected to a low noise amplifier (LNA) are provided, and an antenna is connected to these transmission / reception circuits. A configuration is known in which switching is performed in a time-sharing manner using an antenna switch module (ASM) (Patent Document 1). In a conventional wireless communication apparatus, transmission and reception can be performed substantially simultaneously by switching the antenna switch module at high speed.

しかし、このアンテナスイッチモジュールは使用時に数10%の電力を消費するため消費電力低減の観点や、部品点数の削減によるコストダウンの観点から、アンテナスイッチモジュールを用いることなく送受信を可能とする試みが行われており、例えばパワーアンプの出力を、受信時には電源ライン及びグラウンドの双方から切り離して、パワーアンプの出力端をハイインピーダンス状態にする技術(特許文献2)や、パワーアンプとアンテナの間に第1の位相線路、およびアンテナと低雑音増幅器の間に第2の位相線路を設けることで、パワーアンプの電源が遮断された際に、アンテナからみたパワーアンプのインピーダンスをほぼ開放状態に、また低雑音増幅器の電源が遮断された際に、アンテナからみた低雑音増幅器のインピーダンスをほぼ開放状態にする技術(特許文献3)が開示されている。   However, since this antenna switch module consumes several tens of percent of power when in use, an attempt to enable transmission / reception without using an antenna switch module from the viewpoint of power consumption reduction and cost reduction by reducing the number of components. For example, the output of the power amplifier is disconnected from both the power line and the ground at the time of reception and the output terminal of the power amplifier is placed in a high impedance state (Patent Document 2), or between the power amplifier and the antenna. By providing the first phase line and the second phase line between the antenna and the low-noise amplifier, when the power of the power amplifier is shut off, the impedance of the power amplifier viewed from the antenna is almost open. When the power supply of the low noise amplifier is cut off, the impedance of the low noise amplifier viewed from the antenna Substantially left open technique (Patent Document 3) discloses a.

特開2002−290257号公報JP 2002-290257 A 特開2007−028459号公報JP 2007-028459 A 特開2004−343517号公報JP 2004-343517 A

しかしながら、特許文献2に開示された構成では、アンテナスイッチモジュール自体は除去されているが、アンテナスイッチモジュールの代わりにパワーアンプの出力端を電源ラインとグラウンドの双方から切り離すスイッチが導入されており、そもそも送信回路と受信回路のONとOFFを排他的に制御する時分割駆動を行っているにもかかわらず、結果としてスイッチが残存する構成となっている。   However, in the configuration disclosed in Patent Document 2, the antenna switch module itself is removed, but instead of the antenna switch module, a switch for separating the output end of the power amplifier from both the power line and the ground is introduced. In the first place, the switch remains as a result despite the time-division drive that exclusively controls ON and OFF of the transmission circuit and the reception circuit.

特許文献2では、パワーアンプの出力端をハイインピーダンス状態にしているものの、アンテナとパワーアンプの間には送信用インピーダンス変換回路が設けられており、受信時にアンテナで受信した信号が送信用インピーダンス変換回路にも流入する構成となっている。即ち、特許文献2で開示された構成は、パワーアンプの出力端をハイインピーダンス状態にするものにすぎず、アンテナからみたときの送信回路(ここでは送信用インピーダンス変換回路)のインピーダンスをハイインピーダンス状態にするものではない。   In Patent Document 2, although the output terminal of the power amplifier is in a high impedance state, a transmission impedance conversion circuit is provided between the antenna and the power amplifier, and a signal received by the antenna at the time of reception is converted to transmission impedance. It is configured to flow into the circuit. In other words, the configuration disclosed in Patent Document 2 is merely for setting the output end of the power amplifier in a high impedance state, and the impedance of the transmission circuit (here, the transmission impedance conversion circuit) when viewed from the antenna is in the high impedance state. It is not something to be done.

このため、残存するスイッチを動作させることによる消費電力の増大、何らかのスイッチング回路の存在による部品点数又は回路規模の増大、そして受信時の特性劣化といった課題がある。   For this reason, there are problems such as an increase in power consumption by operating the remaining switches, an increase in the number of parts or circuit scale due to the presence of some switching circuit, and a deterioration in characteristics during reception.

また、特許文献3では位相線路の付加によって、パワーアンプや低雑音増幅器を活性化/非活性化した際に、インピーダンスをマッチングの状態とハイインピーダンスの状態に遷移させることが可能だとしている。しかしながら、特許文献3によれば、このような効果を発現するためには特定の前提条件を満たす必要がある。即ち、非活性化したときにパワーアンプは送信帯域においてほぼ純粋なリアクタンス成分のみとなり、反射係数が0.8以上の値となっていること等を必要としている。このように特許文献3に開示された技術は、適用可能なパワーアンプや低雑音増幅器を限定してしまう点で汎用性に課題がある。   Further, Patent Document 3 states that by adding a phase line, when a power amplifier or a low noise amplifier is activated / deactivated, the impedance can be changed between a matching state and a high impedance state. However, according to Patent Document 3, it is necessary to satisfy specific preconditions in order to exhibit such an effect. That is, when deactivated, the power amplifier requires only a substantially pure reactance component in the transmission band, and requires that the reflection coefficient be 0.8 or more. As described above, the technique disclosed in Patent Document 3 has a problem in versatility in that applicable power amplifiers and low noise amplifiers are limited.

本発明は、このような従来技術の課題を解決するべく案出されたものであり、その主な目的は、無線通信装置からアンテナスイッチモジュールを除去して消費電力低減とコスト低減を達成し、しかもアンテナスイッチモジュールを除去しても送信特性及び受信特性が劣化せず、更にこれらをパワーアンプや低雑音増幅器の特性に依存することなく実現することが可能な無線通信装置を提供することにある。   The present invention has been devised to solve such problems of the prior art, and its main purpose is to remove the antenna switch module from the wireless communication device to achieve power consumption reduction and cost reduction, In addition, it is an object of the present invention to provide a radio communication apparatus that can realize the transmission characteristics and the reception characteristics without being deteriorated even if the antenna switch module is removed, and without depending on the characteristics of the power amplifier and the low noise amplifier. .

本発明の無線通信装置は、送信信号を増幅する第1アンプと、前記第1アンプによって増幅された送信信号を処理する送信回路と、前記送信回路で処理された送信信号を送信するアンテナと、前記アンテナで受信した受信信号を処理する受信回路と、前記受信回路で処理された受信信号を増幅する第2アンプと、前記第1アンプと前記第2アンプを交互かつ排他的に活性化する制御部と、を備え、前記制御部が前記第1アンプを活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをZonT、前記制御部が前記第1アンプを非活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをZoffT、とし、前記制御部が前記第2アンプを活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをZonR、前記制御部が前記第2アンプを非活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをZoffR、とするとき、前記送信回路は、前記ZonTの電圧反射係数Γが0近傍になるように、かつ前記ZoffTを電圧反射係数Γの絶対値が大きくなるように、前記ZonTと前記ZoffTとを遷移させる第1インピーダンス整合回路と、前記ZoffTをハイインピーダンス状態に遷移させる第1位相調整回路と、を備え、前記受信回路は、前記ZonRの電圧反射係数Γが0近傍になるように、かつ前記ZoffRを電圧反射係数Γの絶対値が大きくなるように、前記ZonRと前記ZoffRとを遷移させる第2インピーダンス整合回路と、前記ZoffTをハイインピーダンス状態に遷移させる第2位相調整回路と、を備えたものである。 A wireless communication device of the present invention includes a first amplifier that amplifies a transmission signal, a transmission circuit that processes the transmission signal amplified by the first amplifier, an antenna that transmits the transmission signal processed by the transmission circuit, A reception circuit that processes a reception signal received by the antenna, a second amplifier that amplifies the reception signal processed by the reception circuit, and a control that activates the first amplifier and the second amplifier alternately and exclusively. A ZonT impedance when the transmission unit is viewed from the antenna when the control unit is activating the first amplifier, and when the control unit is deactivating the first amplifier The impedance when the transmission circuit is viewed from the antenna is ZoffT, and the reception circuit is viewed from the antenna when the control unit is activating the second amplifier. When the impedance is ZoffR when the impedance is viewed from the antenna when the control unit deactivates the second amplifier, the transmission circuit has a voltage reflection coefficient Γ of the ZonT. A first impedance matching circuit for transitioning the ZonT and the ZoffT so that the absolute value of the voltage reflection coefficient Γ of the ZoffT is increased, and a first impedance matching circuit for transitioning the ZoffT to a high impedance state. A phase adjusting circuit, and the receiving circuit is configured such that the ZonR and the ZonR and the ZonR and the ZonR and the ZonR and the Zoff A second impedance matching circuit for transitioning ZoffR, and transitioning the ZoffT to a high impedance state And a second phase adjustment circuit .

本発明によれば、上述の構成によって、パワーアンプや低雑音増幅器の特性に依存せず、かつ送信特性及び受信特性を劣化させることなく、無線通信装置の構成要素からアンテナスイッチモジュールを排除して消費電力低減とコスト低減を達成することができる。   According to the present invention, the above configuration eliminates the antenna switch module from the components of the wireless communication device without depending on the characteristics of the power amplifier and the low noise amplifier and without degrading the transmission characteristics and the reception characteristics. Reduction of power consumption and cost can be achieved.

(a)は第1実施形態の無線通信装置の親機の全体斜視図、(b)は無線通信装置の子機の全体斜視図(A) Whole perspective view of the main | base station of the radio | wireless communication apparatus of 1st Embodiment, (b) is whole perspective view of the subunit | mobile_unit of a radio | wireless communication apparatus. 無線通信装置の親機の概略を示すブロック構成図The block block diagram which shows the outline of the main | base station of a radio | wireless communication apparatus 無線通信装置の子機の概略を示すブロック構成図The block block diagram which shows the outline of the subunit | mobile_unit of a radio | wireless communication apparatus 信号処理部に設けられたアンプモジュール、及び無線部の概略を示すブロック構成図Block configuration diagram showing the outline of the amplifier module and radio unit provided in the signal processing unit 送信回路と受信回路の具体的な構成を示す構成図Configuration diagram showing specific configuration of transmission circuit and reception circuit 送信回路と受信回路を基板上に実装した状態を示す説明図Explanatory drawing showing a state where the transmitter circuit and receiver circuit are mounted on the substrate 送信回路と受信回路の基板上の実際のディメンジョン(寸法)を示す説明図Explanatory drawing showing the actual dimensions (dimensions) on the board of the transmitter and receiver circuit 信号処理部及びその周辺回路を基板上に実装した状態を示す説明図Explanatory drawing showing a state where the signal processing unit and its peripheral circuits are mounted on the substrate (a)〜(d)は送信回路と受信回路をシールドする構成の説明図、(e)は多層基板の構成を示す説明図(A)-(d) is explanatory drawing of the structure which shields a transmission circuit and a receiving circuit, (e) is explanatory drawing which shows the structure of a multilayer substrate. (a)は第1位相調整回路の構成を示す構成図、(b)は第1位相調整回路の等価回路の説明図(A) is a block diagram which shows the structure of a 1st phase adjustment circuit, (b) is explanatory drawing of the equivalent circuit of a 1st phase adjustment circuit (a)〜(d)高周波回路を構成する要素のパラメータが変化した場合のスミスチャート上におけるインピーダンスの軌跡を示す説明図(A)-(d) Explanatory drawing which shows the locus | trajectory of the impedance on a Smith chart when the parameter of the element which comprises a high frequency circuit changes 送信回路を模式的に表したブロック図Block diagram schematically showing the transmitter circuit PAが活性化(ON)及び不活性化(OFF)しているときの、PAの出力における実測インピーダンスを示す説明図Explanatory drawing which shows the measurement impedance in the output of PA when PA is activated (ON) and deactivated (OFF) PAが活性化(ON)及び不活性化(OFF)しているときの、伝送線路LI1,LI2によるインピーダンス変化を説明する説明図Explanatory drawing explaining the impedance change by transmission line LI1, LI2 when PA is activated (ON) and deactivated (OFF) PAが活性化(ON)及び不活性化(OFF)しているときの、第1インピーダンス整合回路の出力のインピーダンス変化を示す説明図Explanatory drawing which shows the impedance change of the output of the 1st impedance matching circuit when PA is activated (ON) and deactivated (OFF) PAが活性化(ON)及び不活性化(OFF)しているときの、第1バランの出力のインピーダンス変化を示す説明図Explanatory drawing which shows the impedance change of the output of the 1st balun when PA is activated (ON) and deactivated (OFF) PAが活性化(ON)及び不活性化(OFF)しているときの、第1位相調整回路の出力のインピーダンス変化を示す説明図Explanatory drawing which shows the impedance change of the output of the 1st phase adjustment circuit when PA is activated (ON) and deactivated (OFF) (a)はPAが活性化しているときのアンテナからみたインピーダンスの状態を示す説明図、(b)はLNAが活性化しているときのアンテナからみたインピーダンスの状態を示す説明図(A) is explanatory drawing which shows the state of the impedance seen from the antenna when PA is activated, (b) is explanatory drawing which shows the state of the impedance seen from the antenna when LNA is activated (a)はスミスチャート上においてハイインピーダンス状態を説明する説明図、(b)はハイインピーダンス状態における電流フローを示す説明図、(c)は図19(b)の等価回路(A) is explanatory drawing explaining a high impedance state on a Smith chart, (b) is explanatory drawing which shows the current flow in a high impedance state, (c) is an equivalent circuit of FIG.19 (b). PAを活性化、LNAを不活性化したときの受信回路の入力インピーダンスと全損失の関係を示すグラフGraph showing the relationship between the input impedance and total loss of the receiving circuit when PA is activated and LNA is deactivated

前記課題を解決するためになされた第1の発明は、送信信号を増幅する第1アンプと、前記第1アンプによって増幅された送信信号を処理する送信回路と、前記送信回路で処理された送信信号を送信するアンテナと、前記アンテナで受信した受信信号を処理する受信回路と、前記受信回路で処理された受信信号を増幅する第2アンプと、前記第1アンプと前記第2アンプを交互かつ排他的に活性化する制御部と、を備え、前記制御部が前記第1アンプを活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをZonT、前記制御部が前記第1アンプを非活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをZoffT、とし、前記制御部が前記第2アンプを活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをZonR、前記制御部が前記第2アンプを非活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをZoffR、とするとき、前記送信回路は、前記ZonTの電圧反射係数Γが0近傍になるように、かつ前記ZoffTを電圧反射係数Γの絶対値が大きくなるように、前記ZonTと前記ZoffTとを遷移させる第1インピーダンス整合回路と、前記ZoffTをハイインピーダンス状態に遷移させる第1位相調整回路と、を備え、前記受信回路は、前記ZonRの電圧反射係数Γが0近傍になるように、かつ前記ZoffRを電圧反射係数Γの絶対値が大きくなるように、前記ZonRと前記ZoffRとを遷移させる第2インピーダンス整合回路と、前記ZoffTをハイインピーダンス状態に遷移させる第2位相調整回路と、を備えたものである。 A first invention made to solve the above-described problems is a first amplifier that amplifies a transmission signal, a transmission circuit that processes the transmission signal amplified by the first amplifier, and a transmission processed by the transmission circuit. An antenna that transmits a signal, a reception circuit that processes a reception signal received by the antenna, a second amplifier that amplifies the reception signal processed by the reception circuit, and the first amplifier and the second amplifier are alternately and A control unit that activates exclusively, ZonT represents an impedance when the transmission unit is viewed from the antenna when the control unit is activating the first amplifier, and the control unit controls the first amplifier. The impedance when the transmission circuit is viewed from the antenna when inactive is ZoffT, and the antenna when the control unit is activating the second amplifier. When ZonR is an impedance viewed from the receiving circuit and ZoffR is an impedance viewed from the antenna when the control unit is deactivating the second amplifier, the transmitting circuit is the ZonT A first impedance matching circuit that makes the ZonT and the ZoffT transition so that the voltage reflection coefficient Γ of the ZoffT becomes close to 0 and the absolute value of the voltage reflection coefficient Γ of the ZoffT increases. A first phase adjusting circuit for transitioning to an impedance state, wherein the receiving circuit is configured such that the voltage reflection coefficient Γ of the ZonR is close to 0 and the absolute value of the voltage reflection coefficient Γ of the ZoffR is increased. In addition, a second impedance matching circuit for making a transition between the ZonR and the ZoffR, and the ZoffT And a second phase adjustment circuit for making a transition to the impedance state .

これによって、パワーアンプや低雑音増幅器の特性に依存せず、かつ送信特性及び受信特性を劣化させることなく、無線通信装置の構成要素からアンテナスイッチモジュールを排除して消費電力低減とコスト低減を達成することができる。   This eliminates the antenna switch module from the components of the wireless communication device and does not depend on the characteristics of the power amplifier or low-noise amplifier, and does not deteriorate the transmission characteristics and reception characteristics, thereby reducing power consumption and costs. can do.

また、第2の発明は、前記第1インピーダンス整合回路は第1のコンデンサを備え、
前記第1のコンデンサの一端は、前記第1アンプと前記第1位相調整回路との間に接続され、前記第1のコンデンサの他端は、接地するように構成したものである。
In the second invention, the first impedance matching circuit includes a first capacitor,
One end of the first capacitor is connected between the first amplifier and the first phase adjustment circuit, and the other end of the first capacitor is grounded .

また、第3の発明は、前記第2インピーダンス整合回路は第2のコンデンサを備え、
前記第2のコンデンサの一端は、前記第2アンプと前記第2位相調整回路との間に接続され、前記第2のコンデンサの他端は、接地するように構成したものである。
According to a third aspect of the present invention, the second impedance matching circuit includes a second capacitor,
One end of the second capacitor is connected between the second amplifier and the second phase adjustment circuit, and the other end of the second capacitor is grounded .

また、第の発明は、記第1位相調整回路は、ZoffT>2×ZonTとなるように、前記送信信号の位相を変化させ、前記第2位相調整回路は、ZoffR>2×ZonRとなるように、前記受信信号の位相を変化させるようにしたものである。 A fourth aspect of the present invention is pre-Symbol first phase adjustment circuit, ZoffT> so that 2 × ZonT, changing the phase of the transmission signal, the second phase adjustment circuit, ZoffR> and 2 × ZonR Thus, the phase of the received signal is changed.

これによって、アンテナスイッチモジュールを備えることなく、送信時に送信信号が受信回路に流入したり、受信時に受信信号が送信回路に流入することを防止できる。   Accordingly, it is possible to prevent a transmission signal from flowing into the reception circuit during transmission or a reception signal from flowing into the transmission circuit during reception without providing an antenna switch module.

また、第の発明は、前記送信回路における送信信号の波長をλgとするとき、前記第1位相調整回路は、前記送信信号の位相を1/2λgより大きく変化させるようにしたも
のである。
According to a fifth aspect of the present invention, when the wavelength of a transmission signal in the transmission circuit is λg, the first phase adjustment circuit changes the phase of the transmission signal to be larger than ½λg.

これによって、送信回路に含まれる第1位相調整回路を単に位相調整に用いるのみならず高性能なフィルタとして兼用することが可能となる。   As a result, the first phase adjustment circuit included in the transmission circuit can be used not only for phase adjustment but also as a high-performance filter.

また、第の発明は、前記第1インピーダンス整合回路、前記第1位相調整回路、前記第2インピーダンス整合回路及び前記第2位相調整回路を構成するインダクタ及びコンデンサを、配線パターンを引き回して形成したものである。 According to a sixth aspect of the present invention, an inductor and a capacitor constituting the first impedance matching circuit, the first phase adjustment circuit, the second impedance matching circuit, and the second phase adjustment circuit are formed by routing a wiring pattern. Is.

これによって、送信回路と受信回路にディスクリート部品が含まれなくなり、低コスト化が実現できる。   As a result, discrete components are not included in the transmission circuit and the reception circuit, and the cost can be reduced.

また、第の発明は、前記配線パターンが形成された第1基板と、グラウンドパターンが形成された第2,第3基板と、を備え、前記グラウンドパターンが前記配線パターンと重畳するように、前記第1基板の表裏面に前記第2基板と前記第3基板を設けたものである。 The seventh invention includes a first substrate on which the wiring pattern is formed, and second and third substrates on which a ground pattern is formed, so that the ground pattern overlaps the wiring pattern. The second substrate and the third substrate are provided on the front and back surfaces of the first substrate.

これによって、送信回路と受信回路、特に送信回路に含まれる第1位相調整部を電磁的に外界から遮断し、安定した位相調整とフィルタリング特性を得ることができる。   Accordingly, the transmission circuit and the reception circuit, particularly the first phase adjustment unit included in the transmission circuit can be electromagnetically cut off from the outside, and stable phase adjustment and filtering characteristics can be obtained.

また、第の発明は、前記第1アンプと前記第2アンプをその表面に実装した第4基板と、この第4基板と前記第2基板または第3基板に設けられ、前記第4基板と前記第1基板を電気的に接続するviaホールを備え、このviaホールを介して、前記第1アンプによって増幅された送信信号を前記送信回路に供給し、前記アンテナで受信した受信信号を前記第2アンプに供給することを特徴とする請求項8記載の無線通信装置。 In addition, an eighth invention is the fourth substrate on which the first amplifier and the second amplifier are mounted, and the fourth substrate is provided on the fourth substrate and the second substrate or the third substrate. Via holes for electrically connecting the first substrate are provided, the transmission signals amplified by the first amplifier are supplied to the transmission circuit through the via holes, and the reception signals received by the antenna are 9. The wireless communication apparatus according to claim 8, wherein the wireless communication apparatus is supplied to two amplifiers.

これによって、回路規模が大きく配線パターンの引き回しで構成することができない部品を、簡易に表面実装することができる。   As a result, components that have a large circuit scale and cannot be configured by routing the wiring pattern can be easily surface-mounted.

また、第の発明は、前記第2基板と前記第3基板の間を接続する複数のviaホール群を有し、前記viaホール群を、前記第2基板及び前記第3基板で挟まれる前記第1基板において、前記送信回路と前記受信回路を取り囲むように設けたものである。 The ninth invention has a plurality of via hole groups connecting the second substrate and the third substrate, and the via hole group is sandwiched between the second substrate and the third substrate. The first substrate is provided so as to surround the transmission circuit and the reception circuit.

これによって、送信回路と受信回路、特に送信回路に含まれる第1位相調整部を電磁的に外界から遮断し、安定した位相調整とフィルタリング特性を得ることができる。   Accordingly, the transmission circuit and the reception circuit, particularly the first phase adjustment unit included in the transmission circuit can be electromagnetically cut off from the outside, and stable phase adjustment and filtering characteristics can be obtained.

また、第1の発明は、前記第1位相調整回路を、直列接続された第1,第2段の2つのΠ型ローパスフィルタで構成し、このうち第1段の終端と第2段の始端に配置されるコンデンサを1つのコンデンサで共用したものである。 In the tenth aspect of the invention, the first phase adjustment circuit is composed of two saddle-type low-pass filters of the first and second stages connected in series, of which the termination of the first stage and the second stage of the second stage The capacitor arranged at the start end is shared by one capacitor.

これによって、第1位相調整回路の特性を容易に調整することが可能となる。   As a result, the characteristics of the first phase adjustment circuit can be easily adjusted.

また、第1の発明は、前記第1アンプの出力は差動出力の信号とされ、前記送信回路において、前記第1インピーダンス整合回路と前記第1位相調整回路の間に、前記差動出力の信号をシングルエンド信号に変換する第1バランを設け、前記第1バランは前記第1アンプを非活性化したときに電圧反射係数Γの絶対値が大きくなるようにインピーダンスを遷移させる並列回路を含むようにしたものである。 According to a first aspect of the invention, the output of the first amplifier is a differential output signal, and the differential output is provided between the first impedance matching circuit and the first phase adjustment circuit in the transmission circuit. Is provided with a first balun for converting the first signal into a single-ended signal, and the first balun includes a parallel circuit for transitioning impedance so that the absolute value of the voltage reflection coefficient Γ is increased when the first amplifier is deactivated. It is what was included.

これによって、第1アンプが出力する差動信号を容易にシングルエンド信号に変換できるとともに、スミスチャートの実軸上のインピーダンスを半減させて、第1アンプが活性化したときの送信回路とアンテナとのインピーダンス整合を図り、第1アンプが不活性化したときの送信回路のインピーダンスをハイインピーダンス化することができる。   As a result, the differential signal output from the first amplifier can be easily converted into a single-ended signal, and the impedance on the real axis of the Smith chart is halved, and the transmission circuit and antenna when the first amplifier is activated Thus, the impedance of the transmission circuit when the first amplifier is inactivated can be made high impedance.

また、第1の発明は、前記第2アンプの入力は差動入力の信号とされ、前記受信回路において、前記第2インピーダンス整合回路と前記第2位相調整回路の間に、前記シングルエンド入力を差動入力に変換する第2バランを設け、前記第2バランは前記第2アンプを非活性化したときに電圧反射係数Γの絶対値が大きくなるようにインピーダンスを遷移させる並列回路を含むようにしたものである。 The first and second invention, the input of the second amplifier is the signal of the differential input, in the reception circuit, between the second impedance matching circuit and the second phase adjustment circuit, wherein the single-ended input The second balun includes a parallel circuit that transitions the impedance so that the absolute value of the voltage reflection coefficient Γ is increased when the second amplifier is deactivated. It is a thing.

これによって、第2アンプに入力されるシングルエンド信号を容易に差動信号に変換できるとともに、スミスチャートの実軸上のインピーダンスを半減させて、第2アンプが活性化したときの受信回路とアンテナとのインピーダンス整合を図り、第2アンプが不活性化したときの受信回路のインピーダンスをハイインピーダンス化することができる。   As a result, the single-ended signal input to the second amplifier can be easily converted into a differential signal, and the impedance on the real axis of the Smith chart is halved, and the receiving circuit and antenna when the second amplifier is activated The impedance of the receiving circuit when the second amplifier is inactivated can be made high impedance.

また、第1の発明は、前記第2バランをバンドパスフィルタ特性を有する共振器で構成したものである。 The invention of the first 3 is obtained by forming the second balun resonator having a band-pass filter characteristics.

これによって、第2バランを単にシングルエンド信号と差動信号の変換器としてのみならず、バンドパスフィルタとして利用することができる。
(第1実施形態)
As a result, the second balun can be used not only as a converter between a single-ended signal and a differential signal but also as a band-pass filter.
(First embodiment)

以下、本発明の第1実施形態について図面を参照しながら説明する。   Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.

図1(a)は、第1実施形態の無線通信装置の親機100の全体斜視図、(b)は無線通信装置の子機200の全体斜視図である。以降、図1(a)、図1(b)を用いて、第1実施形態に係る無線通信装置の親機100と子機200の概要について説明する。   FIG. 1A is an overall perspective view of the base unit 100 of the wireless communication apparatus according to the first embodiment, and FIG. 1B is an overall perspective view of the handset 200 of the wireless communication apparatus. Hereinafter, an outline of the parent device 100 and the child device 200 of the wireless communication apparatus according to the first embodiment will be described with reference to FIGS. 1A and 1B.

第1実施形態では、主にDECT(Digital Enhanced Cordless Telecommunications)に準拠したディジタルコードレス電話機を例示して説明する。DECTは2011年に策定されたディジタルコードレス電話機の標準規格であり、1.9GHz帯(1,895,616Hz〜1,902,528Hz)の周波数を使用し、通信方式はTDMA−WB(時分割多元接続方式)を採用している。DECTでは他機器との電波干渉による通信障害を低減できることや、使用する周波数帯である1.9GHzは無線LANや電子レンジと干渉がないので、ファクスや電話による通話品質を維持できるとされている。またDECTは、広帯域の音声/データを通信することができる方式として知られ、周波数チャネルの使用状況を常時モニタリングし、装置自身が最適なチャネルを選択することで効率良く周波数帯域を利用できる。   In the first embodiment, a digital cordless telephone mainly compliant with DECT (Digital Enhanced Cordless Telecommunications) will be described as an example. DECT is a standard for digital cordless telephones established in 2011. It uses a frequency of 1.9 GHz (1,895,616 Hz to 1,902,528 Hz), and the communication method is TDMA-WB (time division multiple). Connection method). In DECT, communication troubles due to radio wave interference with other devices can be reduced, and 1.9 GHz, which is the frequency band to be used, has no interference with wireless LANs and microwave ovens. . DECT is known as a method capable of communicating wideband voice / data, and the frequency band can be efficiently used by constantly monitoring the usage state of the frequency channel and selecting the optimum channel by the apparatus itself.

なお、後述する無線部12の特徴的な構成は、DECT方式のみならず、例えば世界的に広く利用されているGSM(登録商標)(Global System for Mobile Communications)方式の携帯電話機、スマートフォン、PHS、WLAN、無線送受信機能を有する携帯情報端末(タブレット)等全般に応用することができ、また、DCS(Digital Cellular System)方式を採用した自動車電話、携帯電話にも応用することができる。   Note that the characteristic configuration of the wireless unit 12 to be described later is not limited to the DECT method, but for example, GSM (registered trademark) (Global System for Mobile Communications) method mobile phones, smartphones, PHS, The present invention can be applied to WLAN, portable information terminals (tablets) having a wireless transmission / reception function in general, and can also be applied to a car phone and a mobile phone adopting a DCS (Digital Cellular System) system.

図1(a)において、ユーザは通常の固定電話と同様に、親機100の表示部6と操作部7を使って通話する相手方の電話番号の呼び出しやキー入力を行い、図示しない公衆回線(有線)と接続された他の電話機との間で音声データをやりとりする。親機100にはマイクロフォン8とスピーカ9が設けられており、ユーザはいわゆるハンズフリーの状態で相手方と会話をすることができる。   In FIG. 1 (a), the user uses the display unit 6 and the operation unit 7 of the main unit 100 to call the telephone number of the other party and input a key as in the case of a normal landline telephone, and a public line (not shown) Voice data is exchanged with other telephones connected to (wired). The base unit 100 is provided with a microphone 8 and a speaker 9 so that the user can talk with the other party in a so-called hands-free state.

図1(b)において、ユーザは子機200を用いて親機100を経由して音声データを送受信することができる。子機200においても、ユーザは表示部14と操作部15を使って通話する相手方の電話番号をキー入力等する。子機200にも送信すべき音声を取得するマイクロフォン16と、受信信号を復調した音声を出力する通話用スピーカ17、リンガ用スピーカ18が設けられている。   In FIG. 1B, the user can transmit and receive audio data via the parent device 100 using the child device 200. Also in the slave unit 200, the user uses the display unit 14 and the operation unit 15 to key-in the telephone number of the other party to call. The handset 200 is also provided with a microphone 16 that acquires sound to be transmitted, a speaker 17 for calling, and a speaker for ringer 18 that outputs sound obtained by demodulating the received signal.

親機100はアンテナ(親機アンテナ)5を有し、子機200に備えられたアンテナ13(子機アンテナ)との間で、所定の周波数の搬送波に重畳したディジタル音声データを相互に送受信する。これによって、親機100と子機200の間においてワイヤレスで通話をすることができる。   Base unit 100 has an antenna (base unit antenna) 5 and transmits / receives digital audio data superimposed on a carrier wave of a predetermined frequency to / from antenna 13 (slave unit antenna) provided in slave unit 200. . Thereby, it is possible to make a wireless communication between the parent device 100 and the child device 200.

図2は、無線通信装置の親機100の概略を示すブロック構成図である。親機100は既に説明したユーザインタフェースとしての表示部6、操作部7、マイクロフォン8、スピーカ9の他に、外部インタフェースとして電話回線インタフェース1を備えており、親機100は電話回線インタフェース1を介して公衆回線と接続する。また、親機100にはフラッシュメモリ等で構成された記憶部3が設けられ、例えば、使用頻度の高い接続先の電話番号や、親機100を留守番電話として使用する際に、相手方から送信された音声データをディジタル化して記憶する。   FIG. 2 is a block configuration diagram showing an outline of the base unit 100 of the wireless communication apparatus. In addition to the display unit 6, the operation unit 7, the microphone 8, and the speaker 9 that have already been described, the base unit 100 includes a telephone line interface 1 as an external interface. The base unit 100 is connected via the telephone line interface 1. Connect to the public line. Further, the base unit 100 is provided with a storage unit 3 composed of a flash memory or the like. For example, when the base unit 100 is used as an answering machine, it is transmitted from the other party. The voice data is digitized and stored.

また、親機100には信号処理部10が設けられ、信号処理部10はアナログマルチプレクサ10a、コーデック10b、CPUブロック10f、符号化/復号化部10d、TDD/TDMAプロセッサ10e、CPUブロック10fに搭載されたディジタルスピーチプロセッサ(音声処理装置)10c、アンプモジュール30で構成される。以降、信号処理部10の構成要素について説明する。   The base unit 100 is provided with a signal processing unit 10, which is mounted on an analog multiplexer 10a, a codec 10b, a CPU block 10f, an encoding / decoding unit 10d, a TDD / TDMA processor 10e, and a CPU block 10f. The digital speech processor (voice processor) 10c and the amplifier module 30 are configured. Hereinafter, components of the signal processing unit 10 will be described.

アナログマルチプレクサ10aは、電話回線インタフェース1を介して入力された音声信号、マイクロフォン8で受信した音声信号、スピーカ9へ出力される音声信号(音声信号はいずれもアナログ信号)の入出力チャネルから1つのチャネルを選択する。   The analog multiplexer 10a has one input / output channel for an audio signal input via the telephone line interface 1, an audio signal received by the microphone 8, and an audio signal output to the speaker 9 (both audio signals are analog signals). Select a channel.

コーデック10bは、いわゆるオーディオコーデックであり、具体的にはディジタル信号とアナログ信号を相互に変換するDA変換器及びAD変換器で構成される。コーデック10bによって、電話回線インタフェース1を介して親機100に入力されたアナログ音声信号とマイクロフォン8で取得されたアナログ音声信号はAD変換されてディジタル音声信号が生成される。他方、後に説明するディジタルスピーチプロセッサ10cでディジタル処理を施されたディジタル音声信号は、コーデック10bでDA変換されてアナログ音声信号が生成され、このアナログ音声信号がスピーカ9から出力される。   The codec 10b is a so-called audio codec, and specifically includes a DA converter and an AD converter that mutually convert a digital signal and an analog signal. The analog audio signal input to the base unit 100 via the telephone line interface 1 and the analog audio signal acquired by the microphone 8 are AD converted by the codec 10b to generate a digital audio signal. On the other hand, a digital audio signal that has been digitally processed by a digital speech processor 10c described later is DA-converted by the codec 10b to generate an analog audio signal, and the analog audio signal is output from the speaker 9.

CPUブロック10fは図示しないCPU(Central Processing Unit)、制御プログラムを格納したEEPROM(Electrically Erasable Programmable Read Only Memory)、ワークメモリとしてのRAM(read only memory)、これらを結合したバス等で構成され、親機100全体の動作を制御する。そして、CPUブロック10fには音声信号処理を実行するディジタルスピーチプロセッサ10cが搭載されている。ディジタルスピーチプロセッサ10cはコーデック10bによってAD変換されたディジタル音声信号、または後述の符号化/復号化部10dによって復号されたディジタル音声信号に対して、ノイズやエコーのキャンセルや、特定音声周波数の強調処理、暗号化/復号化等を実行する。なお、これらの音声信号処理は一般的には高速畳み込み演算によるフィルタリング処理を基本とすることが多く、これらの信号処理に特化したDSP(Digital Signal Processor)等で処理を行ってもよく、もちろん図示しないCPUとディジタルスピーチプロセッサ10cを1つのプロセッサで構成してもよい。また、信号処理部10全体を1つのDSPで構成しても構わない。   The CPU block 10f includes a CPU (Central Processing Unit) (not shown), an EEPROM (Electrically Erasable Programmable Read Only Memory) that stores a control program, a RAM (read only memory) as a work memory, a bus that combines these, and the like. The operation of the entire machine 100 is controlled. The CPU block 10f is equipped with a digital speech processor 10c that executes audio signal processing. The digital speech processor 10c cancels noise or echo, or emphasizes a specific voice frequency for a digital voice signal AD-converted by the codec 10b or a digital voice signal decoded by an encoding / decoding unit 10d described later. , Performing encryption / decryption. In general, these audio signal processing is often based on filtering processing by high-speed convolution, and processing may be performed by a DSP (Digital Signal Processor) specialized for these signal processing. The CPU and the digital speech processor 10c (not shown) may be configured by one processor. Further, the entire signal processing unit 10 may be configured by one DSP.

符号化/復号化部10dは、ディジタルスピーチプロセッサ10cの出力のうちアンテナ5を介して無線通信(送信)が行われるディジタル信号を符号化し、他方、アンテナを介して受信した信号(ここでは、既にディジタル化されている)を復号化する。符号化/復号化部10dは、例えばADPCM(Adaptive Differential Pulse Code Modulation)方式を採用している。ADPCM方式では注目データと直前に数値化したデータとの差を数値化することにより、音質を損なうことなくデータ量を減らすことができる。単純なPCM(Pulse Code Modulation)方式では16ビット必要なデータを、音質を落とさずに12ビット程度まで圧縮できるとされている。これによってデータの伝送効率を向上している。   The encoding / decoding unit 10d encodes a digital signal to be wirelessly communicated (transmitted) via the antenna 5 out of the output of the digital speech processor 10c, while the signal received through the antenna (here, already (Digital). The encoding / decoding unit 10d employs, for example, an ADPCM (Adaptive Differential Pulse Code Modulation) method. In the ADPCM system, the amount of data can be reduced without degrading sound quality by digitizing the difference between the data of interest and the data digitized immediately before. In a simple PCM (Pulse Code Modulation) method, it is said that 16-bit data can be compressed to about 12 bits without degrading sound quality. This improves the data transmission efficiency.

TDD/TDMA(Time Division Duplex/Time Division Multiple Access)プロセッサ10eは、伝送に用いる搬送周波数をタイムスロットと呼ばれる単位に分割して、同一周波数において複数の通信を可能にする(時分割多元接続)。このように同一周波数を共有して、ごく短い間にデータ送受信を行うため、実質的に送信と受信を同時に実行しているかのように見せることができる。更に、TDMAでは、周波数帯域を分割するFDMA(Frequency Division Multiple Access:周波数分割多元接続)を併用することにより、多数のチャンネルを確保し、かつ周波数の干渉を避けることができる。このようにTDD/TDMAプロセッサ10eは、短時間のうちに送信と受信を周期的に切り替えているが、具体的にはTDD/TDMAプロセッサ10eは、無線部12(以降、図4参照)に設けられ送信信号を増幅するパワーアンプ31(第1アンプ、以降PAと呼称する)と受信信号を増幅するローノイズアンプ36(第2アンプ、以降LNAと呼称する)のON(活性化)とOFF(不活性化)を交互かつ排他的に繰り返す制御部として機能する。この活性化と不活性化は、例えばPA31とLNA36への電源供給を制御することで実現してもよいし、各アンプの入出力段のいずれかにゲート回路を設ける等の構成としてもよい。これによって、PA31がONのときLNA36は必ずOFFに、LNA36がONのときPA31は必ずOFFになるように制御される。この交互かつ排他的な制御は、例えば200Hz程度で周期的に行なわれる。   A TDD / TDMA (Time Division Duplex / Time Division Multiple Access) processor 10e divides a carrier frequency used for transmission into units called time slots and enables a plurality of communications at the same frequency (time division multiple access). Thus, since the same frequency is shared and data is transmitted and received in a very short time, it is possible to make it appear as if transmission and reception are being executed substantially simultaneously. Furthermore, in TDMA, by using together FDMA (Frequency Division Multiple Access) which divides | segments a frequency band, many channels can be ensured and frequency interference can be avoided. As described above, the TDD / TDMA processor 10e periodically switches between transmission and reception within a short time. Specifically, the TDD / TDMA processor 10e is provided in the radio unit 12 (refer to FIG. 4 hereinafter). The power amplifier 31 (first amplifier, hereinafter referred to as PA) that amplifies the transmitted signal and the low noise amplifier 36 (second amplifier, hereinafter referred to as LNA) that amplifies the received signal are turned on (activated) and off (not activated). It functions as a control unit that alternately and exclusively repeats (activation). This activation and deactivation may be realized, for example, by controlling power supply to the PA 31 and the LNA 36, or may be configured such that a gate circuit is provided at any of the input / output stages of each amplifier. Thus, the control is performed so that the LNA 36 is always OFF when the PA 31 is ON, and the PA 31 is always OFF when the LNA 36 is ON. This alternate and exclusive control is periodically performed at, for example, about 200 Hz.

なお、TDD/TDMAプロセッサ10eには図示しないDA変換器とAD変換器が内蔵されている。TDD/TDMAプロセッサ10eは、ディジタルスピーチプロセッサ10cから符号化/復号化部10dを介して入力されたディジタル信号(送信信号)をDA変換器によってアナログ信号に変換してアンプモジュール30に出力し、他方、無線部12のLNA36からアンプモジュール30を介して入力されたアナログ信号(受信信号)をAD変換器によってディジタル信号に変換して符号化/復号化部10dに出力する。このように、TDD/TDMAプロセッサ10eと無線部12の間はアンプモジュール30を含むアナログ信号のインタフェースが構成されている。   The TDD / TDMA processor 10e includes a DA converter and an AD converter (not shown). The TDD / TDMA processor 10e converts a digital signal (transmission signal) input from the digital speech processor 10c via the encoding / decoding unit 10d into an analog signal by a DA converter and outputs the analog signal to the amplifier module 30. The analog signal (received signal) input from the LNA 36 of the wireless unit 12 via the amplifier module 30 is converted into a digital signal by an AD converter and output to the encoding / decoding unit 10d. As described above, an analog signal interface including the amplifier module 30 is configured between the TDD / TDMA processor 10 e and the wireless unit 12.

無線部12では、アンプモジュール30が出力した送信信号(アナログ信号)を送信回路37(図4参照)を介してアンテナ5から放出し、他方、アンテナ5によって受信された受信信号(アナログ信号)を受信回路38(図4参照)を介してTDD/TDMAプロセッサ10eに出力する。なお、アンプモジュール30と無線部12に含まれる送信回路37、受信回路38の構成は後に詳述する。   In the wireless unit 12, the transmission signal (analog signal) output from the amplifier module 30 is emitted from the antenna 5 via the transmission circuit 37 (see FIG. 4), and the reception signal (analog signal) received by the antenna 5 is used. The data is output to the TDD / TDMA processor 10e via the receiving circuit 38 (see FIG. 4). The configurations of the transmission circuit 37 and the reception circuit 38 included in the amplifier module 30 and the wireless unit 12 will be described in detail later.

図3は、無線通信装置の子機200の概略を示すブロック構成図である。子機200は、既に説明したように、表示部14、操作部15、マイクロフォン16、通話用スピーカ17、記憶部11、リンガ用スピーカ18、アンテナ13、信号処理部10、無線部12で構成されている。   FIG. 3 is a block configuration diagram showing an outline of the handset 200 of the wireless communication apparatus. As described above, the slave unit 200 includes the display unit 14, the operation unit 15, the microphone 16, the call speaker 17, the storage unit 11, the ringer speaker 18, the antenna 13, the signal processing unit 10, and the radio unit 12. ing.

子機200は一般的に可搬性を持たせるため小型に設計されるが、基本的な機能は図2を用いて説明した親機100と同等である。即ち、子機200の信号処理部10及び無線部12の構成と機能は、親機100で説明した信号処理部10と無線部12と実質的に同じである(従って同一の符号を付している)。よって、子機200におけるこれらの詳細な説明は省略するが、以降、実際の基板構成等を説明する際は、便宜上、より小型に構成された子機200を主に参照して説明を続ける。   The handset 200 is generally designed to be small in order to have portability, but the basic function is the same as that of the base unit 100 described with reference to FIG. That is, the configuration and function of the signal processing unit 10 and the radio unit 12 of the slave unit 200 are substantially the same as those of the signal processing unit 10 and the radio unit 12 described in the base unit 100 (therefore, the same reference numerals are assigned). ) Therefore, detailed description of the slave unit 200 will be omitted. However, when the actual board configuration and the like are described below, the description will be continued with reference mainly to the slave unit 200 configured to be smaller for convenience.

図4は、信号処理部10に設けられたアンプモジュール30、及び無線部12の概略を示すブロック構成図である。無線部12は送信回路37と受信回路38で構成され、送信回路37と受信回路38は接続点39で電気的に接続され、この接続点39がアンテナ13と接続されている。なお、ここでいう「電気的に接続され」とは「送信回路37の出力端と受信回路38の入力端の間に一切の素子が介在しない」ということを意味しない。後に説明するように送信回路37の出力と受信回路38の入力がコンデンサを介して接続されているような場合も「電気的に接続され」に含まれる。これはDECTのように使用帯域が高周波の場合、上述の2端点に設けられたコンデンサはDCカットの機能を備えるものの高周波の信号を導通させることが可能だからである。   FIG. 4 is a block configuration diagram illustrating an outline of the amplifier module 30 and the wireless unit 12 provided in the signal processing unit 10. The wireless unit 12 includes a transmission circuit 37 and a reception circuit 38. The transmission circuit 37 and the reception circuit 38 are electrically connected at a connection point 39, and the connection point 39 is connected to the antenna 13. Here, “electrically connected” does not mean that “no element is interposed between the output terminal of the transmission circuit 37 and the input terminal of the reception circuit 38”. As described later, the case where the output of the transmission circuit 37 and the input of the reception circuit 38 are connected via a capacitor is also included in “electrically connected”. This is because when the use band is a high frequency as in DECT, the capacitors provided at the two end points described above have a DC cut function, but can conduct a high frequency signal.

アンプモジュール30はPA(第1アンプ)31とLNA(第2アンプ)36で構成される。PA31は電力増幅器であり、PA31の入力端Txは信号処理部10のTDD/TDMAプロセッサ10eに接続され、TDD/TDMAプロセッサ10eから出力された送信信号(アナログ信号)が入力される。LNA36は低雑音増幅器であり、受信回路38から出力された受信信号(アナログ信号)が入力され増幅される。LNA36の出力端RxはTDD/TDMAプロセッサ10eに接続されTDD/TDMAプロセッサ10eには増幅された受信信号(アナログ信号)が渡される。なお、アンプモジュール30は主にアナログ回路で構成されており、信号部10はいわゆるデジアナ混載チップとして構成されている。   The amplifier module 30 includes a PA (first amplifier) 31 and an LNA (second amplifier) 36. The PA 31 is a power amplifier, and the input terminal Tx of the PA 31 is connected to the TDD / TDMA processor 10e of the signal processing unit 10, and the transmission signal (analog signal) output from the TDD / TDMA processor 10e is input. The LNA 36 is a low noise amplifier, and the received signal (analog signal) output from the receiving circuit 38 is input and amplified. The output end Rx of the LNA 36 is connected to the TDD / TDMA processor 10e, and the amplified received signal (analog signal) is passed to the TDD / TDMA processor 10e. The amplifier module 30 is mainly configured by an analog circuit, and the signal unit 10 is configured as a so-called digital / analog mixed chip.

また、TDD/TDMAプロセッサ10eはアンプモジュール30に対して図示しない制御信号を出力しており、PA31とLNA36の活性化(ON),不活性化(OFF)を制御する。なお、この不活性化の状態には、PA31の全部のみならず一部の電源の遮断、PA31内部回路の遮断、入力/出力信号のゲート回路による遮断等が含まれる。   The TDD / TDMA processor 10e outputs a control signal (not shown) to the amplifier module 30 and controls activation (ON) and deactivation (OFF) of the PA 31 and the LNA 36. This inactive state includes not only the power supply of the entire PA 31 but also a part of the power supply, the PA 31 internal circuit, the input / output signal by the gate circuit, and the like.

送信回路37は第1インピーダンス整合回路32と第1位相調整回路33から構成される。第1インピーダンス整合回路32は、PA31が活性化した状態では送信回路37の出力とアンテナ13の間でインピーダンスを整合させ、一方、PA31が不活性化した状態では送信回路37とアンテナ13のインピーダンスを不整合にする。   The transmission circuit 37 includes a first impedance matching circuit 32 and a first phase adjustment circuit 33. The first impedance matching circuit 32 matches the impedance between the output of the transmission circuit 37 and the antenna 13 when the PA 31 is activated, while the impedance of the transmission circuit 37 and the antenna 13 when the PA 31 is deactivated. Make it inconsistent.

そして、第1位相調整回路33は、PA31が活性か不活性かにかかわらず、送信回路37の接続点39側で、インピーダンスを一律に回転させ、PA31が活性化しているときはインピーダンスの整合状態を保ち、LNA36が不活性化しているときはハイインピーダンス状態に遷移させる。   The first phase adjustment circuit 33 rotates the impedance uniformly on the connection point 39 side of the transmission circuit 37 regardless of whether the PA 31 is active or inactive. When the PA 31 is activated, the impedance matching state When the LNA 36 is inactivated, the high impedance state is changed.

受信回路38は第2インピーダンス整合回路35と第2位相調整回路34から構成される。第2インピーダンス整合回路35と第2位相調整回路34の機能は、基本的に上述した送信回路37と同じである。即ち、第2インピーダンス整合回路35は、LNA36が活性化した状態ではアンテナ13と受信回路38の間でインピーダンスを整合させ、一方、LNA36が不活性化した状態ではアンテナ13と受信回路の間でインピーダンスを不整合にする。   The reception circuit 38 includes a second impedance matching circuit 35 and a second phase adjustment circuit 34. The functions of the second impedance matching circuit 35 and the second phase adjustment circuit 34 are basically the same as those of the transmission circuit 37 described above. That is, the second impedance matching circuit 35 matches the impedance between the antenna 13 and the receiving circuit 38 when the LNA 36 is activated, while the impedance between the antenna 13 and the receiving circuit when the LNA 36 is deactivated. Is inconsistent.

そして、第2位相調整回路34は、LNA36が活性か不活性かにかかわらず、受信回路38の接続点39側で、インピーダンスを一律に回転させ、LNA36が活性化しているときはインピーダンスの整合状態を保ち、LNA36が不活性化しているときはハイインピーダンス状態に遷移させる。   The second phase adjustment circuit 34 rotates the impedance uniformly on the connection point 39 side of the reception circuit 38 regardless of whether the LNA 36 is active or inactive. When the LNA 36 is activated, the impedance matching state When the LNA 36 is inactivated, the high impedance state is changed.

即ち、複素平面であるスミスチャート上の円を上下に半分に割った水平線上(この線は純抵抗成分を表しており、以降、実軸と呼称する)の50Ω点(正規化インピーダンスでは1Ωの点を指す、以下「R50点」と呼称する)を設定したとき、第1インピーダンス整合回路32は、PA31が活性化した状態では送信回路37の出力のインピーダンスをR50点の近傍に遷移させ、PA31が不活性化した状態では送信回路37の出力インピーダンスをR50点から大きく離間する位置に遷移させる。   That is, on a horizontal line obtained by dividing a circle on the Smith chart, which is a complex plane, in half up and down (this line represents a pure resistance component, hereinafter referred to as a real axis), 50 Ω point (normalized impedance is 1 Ω) When the PA31 is activated, the first impedance matching circuit 32 changes the impedance of the output of the transmission circuit 37 to the vicinity of the R50 point when the PA31 is activated. In a state where is inactivated, the output impedance of the transmission circuit 37 is shifted to a position far away from the R50 point.

そして、第1位相調整回路33は、送信回路37の出力(即ち接続点39)において、インピーダンスをR50点を中心とする円上で回転させる。具体的には、第1位相調整回路33は送信信号に位相シフトを生じさせることでインピーダンスの軌跡を回転させる。ここで、第1位相調整回路33はR50点を中心とする円上で、PA31の活性化/不活性化のいかんにかかわらず、一律にインピーダンスを回転させるから、PA31が活性化したときのインピーダンスは(R50点の近傍なので)回転によっても整合状態を保つ。一方のPA31が不活性化したときのインピーダンスは回転によって大きく変化し、回転角(即ち、送信信号の位相のシフト量)を調整することで、ハイインピーダンス状態に遷移させることができる。   Then, the first phase adjustment circuit 33 rotates the impedance on a circle around the R50 point at the output of the transmission circuit 37 (that is, the connection point 39). Specifically, the first phase adjustment circuit 33 rotates the locus of impedance by causing a phase shift in the transmission signal. Here, since the first phase adjustment circuit 33 rotates the impedance uniformly on a circle centering on the R50 point regardless of whether the PA 31 is activated or deactivated, the impedance when the PA 31 is activated Keeps its alignment even with rotation (because it is near the R50 point). The impedance when one PA 31 is deactivated changes greatly by rotation, and can be shifted to a high impedance state by adjusting the rotation angle (that is, the phase shift amount of the transmission signal).

なお、送信回路37における第1インピーダンス整合回路32、第1位相調整回路33と、受信回路38における第2インピーダンス整合回路35、第2位相調整回路34は第1実施形態において特徴的な構成要素である、これらの作用については、後にスミスチャートを用いて詳細に説明する。   The first impedance matching circuit 32 and the first phase adjustment circuit 33 in the transmission circuit 37 and the second impedance matching circuit 35 and the second phase adjustment circuit 34 in the reception circuit 38 are characteristic components in the first embodiment. These functions will be described in detail later using a Smith chart.

図5は、送信回路37と受信回路38の具体的な構成を示す構成図であり、図6は、送信回路37と受信回路38を基板上に実装した状態を示す説明図であり、図7は、送信回路37と受信回路38の基板上の実際のディメンジョン(寸法)を示す説明図であり、図8は、信号処理部10及びその周辺回路を基板上に実装した状態を示す説明図であり、図9(a)〜(d)は、送信回路37と受信回路38をシールドする構成の説明図、(e)は多層基板の構成を示す説明図である。   FIG. 5 is a configuration diagram showing a specific configuration of the transmission circuit 37 and the reception circuit 38, and FIG. 6 is an explanatory diagram showing a state where the transmission circuit 37 and the reception circuit 38 are mounted on the substrate. FIG. 8 is an explanatory diagram showing actual dimensions (dimensions) on the substrate of the transmission circuit 37 and the reception circuit 38, and FIG. 8 is an explanatory diagram showing a state in which the signal processing unit 10 and its peripheral circuits are mounted on the substrate. FIGS. 9A to 9D are explanatory diagrams of a configuration for shielding the transmission circuit 37 and the reception circuit 38, and FIG. 9E is an explanatory diagram illustrating a configuration of a multilayer substrate.

図5において、右上から左下に向かう斜線部分は伝送線路又はインダクタを表し、左上から右下に向かう斜線部分はコンデンサを表しているが、送信回路37及び受信回路38における細線はダミー線であり、構成要素の接続関係のみを示し、長さや幅を持たない。このように、送信回路37と受信回路38は少なくともインダクタとコンデンサを回路要素として含んでいる。   In FIG. 5, the hatched portion from the upper right to the lower left represents a transmission line or inductor, and the hatched portion from the upper left to the lower right represents a capacitor, but the thin lines in the transmission circuit 37 and the reception circuit 38 are dummy lines, It shows only the connection relationship of the components, and has no length or width. Thus, the transmission circuit 37 and the reception circuit 38 include at least an inductor and a capacitor as circuit elements.

また、図7に示す"W"は回路を構成する配線パターンの幅を示し、"L"は同様に配線パターンの長さを示す。そして、"W""L"に続く数値は基板上における実際の数値であって、単位は[mm]である。   Further, “W” shown in FIG. 7 indicates the width of the wiring pattern constituting the circuit, and “L” similarly indicates the length of the wiring pattern. The numerical value following “W” “L” is an actual numerical value on the substrate, and the unit is [mm].

また、以降の説明において、送信回路37と受信回路38が実装された基板を第1基板59aと呼称し、信号処理部10が実装された基板を第4基板59dと呼称する。   In the following description, the substrate on which the transmission circuit 37 and the reception circuit 38 are mounted is referred to as a first substrate 59a, and the substrate on which the signal processing unit 10 is mounted is referred to as a fourth substrate 59d.

また、以降の説明における種々のコンデンサは、第1基板59に形成した配線パターン(銅箔)と、第1基板59aとともに多層基板を構成する第2基板59b及び第3基板59cのグラウンドパターンとの間で形成されている(図9(e)参照)。つまり、基板の主たる材料であるガラスエポキシ樹脂がコンデンサにおける絶縁層を構成する。これらのコンデンサの一端は回路に並列に接続され、かつその他端はグラウンドパターンそのものであって、接地されている。なお、コンデンサの容量は第1基板59aと第2基板59b,第3基板59c上のパターン間距離(即ち基板の厚さ)によって調整することができる。   The various capacitors in the following description include a wiring pattern (copper foil) formed on the first substrate 59, and a ground pattern of the second substrate 59b and the third substrate 59c that form a multilayer substrate together with the first substrate 59a. (See FIG. 9E). That is, the glass epoxy resin which is the main material of the substrate constitutes the insulating layer in the capacitor. One end of these capacitors is connected in parallel to the circuit, and the other end is the ground pattern itself and is grounded. The capacitance of the capacitor can be adjusted by the distance between patterns on the first substrate 59a, the second substrate 59b, and the third substrate 59c (that is, the thickness of the substrate).

また、図8は第4基板59dの配線パターンのレイアウトを示しており、第4基板59d上に実装される信号処理部10はその外枠部分を点線で、DCカットコンデンサ46は黒く塗り潰した四角形として記載している。   FIG. 8 shows the layout of the wiring pattern of the fourth substrate 59d. The signal processing unit 10 mounted on the fourth substrate 59d is a rectangular line whose outer frame portion is a dotted line, and the DC cut capacitor 46 is blacked out. It is described as.

以降、図5、図6、図7、図8、図9を用いて、第1実施形態の送信回路37と受信回路38の構成及びこれらの周辺構成について詳細に説明する。   Hereinafter, the configurations of the transmission circuit 37 and the reception circuit 38 of the first embodiment and their peripheral configurations will be described in detail with reference to FIGS. 5, 6, 7, 8, and 9.

図6に示すように、送信回路37を構成する第1インピーダンス整合回路32(一部の伝送線路を除く)、第1位相調整回路33、第1バラン40、及び受信回路38を構成する第2インピーダンス整合回路35(一部の伝送線路を除く)、第2位相調整回路34、第2バラン41は、第1基板59a上に配線パターンのみによって形成されている。   As shown in FIG. 6, the first impedance matching circuit 32 (excluding some transmission lines) constituting the transmission circuit 37, the first phase adjustment circuit 33, the first balun 40, and the second constituting the reception circuit 38. The impedance matching circuit 35 (except for some transmission lines), the second phase adjustment circuit 34, and the second balun 41 are formed on the first substrate 59a only by the wiring pattern.

また、図8に示すように、第1インピーダンス整合回路32と第2インピーダンス整合回路35の一部を構成する伝送線路は、第4基板59d上に配線パターンのみによって形成されている(詳細は後述する)。   Further, as shown in FIG. 8, the transmission lines constituting part of the first impedance matching circuit 32 and the second impedance matching circuit 35 are formed on the fourth substrate 59d only by the wiring pattern (details will be described later). To do).

このようにディスクリート部品を一切使用しないことでコストを大幅に低減することができる。なお、図6においてGPが示すハッチング部分は、グラウンドパターンを示している。このように送信回路37、受信回路38は基板内においてもグラウンドパターンGPに取り囲まれている。   Thus, the cost can be significantly reduced by not using any discrete parts. In FIG. 6, the hatched portion indicated by GP represents a ground pattern. Thus, the transmission circuit 37 and the reception circuit 38 are surrounded by the ground pattern GP even in the substrate.

また、図9(e)に示すように、この第1基板59aは多層基板のうちの1枚である。第1実施形態では4層の多層基板が用いられ、上層から下層に向けて第4基板59d、第2基板59b、第1基板59a、第3基板59cの順に積層され、全体の厚みは約1mmとされている。このうち最上層の第4基板59d上にはアンプモジュール30(図示せず)を内蔵した信号処理部10が実装されている。   Further, as shown in FIG. 9E, the first substrate 59a is one of the multilayer substrates. In the first embodiment, a four-layer multilayer substrate is used, and a fourth substrate 59d, a second substrate 59b, a first substrate 59a, and a third substrate 59c are laminated in this order from the upper layer to the lower layer, and the total thickness is about 1 mm. It is said that. Among these, the signal processing unit 10 incorporating the amplifier module 30 (not shown) is mounted on the uppermost fourth substrate 59d.

図9(b),(d)に示すように第2基板59b、第3基板59cにおいても、第1基板59aと同様にGPはグラウンドパターンを示し、第2基板59b及び第3基板59cはほぼ全面にグラウンドパターンが形成されている。第1基板59aには上述してきた送信回路37、受信回路38、電源ライン45等が形成されている。   As shown in FIGS. 9B and 9D, in the second substrate 59b and the third substrate 59c as well as the first substrate 59a, GP shows a ground pattern, and the second substrate 59b and the third substrate 59c are almost the same. A ground pattern is formed on the entire surface. The above-described transmission circuit 37, reception circuit 38, power supply line 45, and the like are formed on the first substrate 59a.

図9(a)〜(d)において、PAは第1基板59aにおける送信/受信回路配置領域、及び第2基板59b、第3基板59c、第4基板59dにおいてその対応領域を示している。第1基板59aは第2基板59bと第3基板59cに、その主面を両面から挟まれた構成を有している。そして第2基板59bと第3基板59cにおいて第1基板59aの送信/受信回路配置領域PAと対応する領域は一部を除いてグラウンドパターンが形成されており、これによって第1基板59a上に形成された送信回路37と受信回路38は電磁シールドによって外部の電磁波から遮断される構成となっている。   9A to 9D, PA indicates a transmission / reception circuit arrangement region on the first substrate 59a, and corresponding regions on the second substrate 59b, the third substrate 59c, and the fourth substrate 59d. The first substrate 59a has a configuration in which the main surface is sandwiched between the second substrate 59b and the third substrate 59c. In the second substrate 59b and the third substrate 59c, a ground pattern is formed except for a part of the region corresponding to the transmission / reception circuit arrangement region PA of the first substrate 59a, thereby forming on the first substrate 59a. The transmission circuit 37 and the reception circuit 38 are shielded from external electromagnetic waves by an electromagnetic shield.

更に、図6に示すように、第1基板59aにおいて、送信回路37を構成する第1インピーダンス整合回路32、第1位相調整回路33、第1バラン40及び受信回路38を構成する第2インピーダンス整合回路35、第2位相調整回路34、第2バラン41の周囲には多数のviaホール55が設けられている。このviaホール55は、第1基板59aを挟む第2基板59bと第3基板59cのグラウンドパターン間を相互に接続しており、送信回路37と受信回路38は、これが形成された第1基板59aの両主面側のみならず、基板内においても電磁シールドによって保護される。   Further, as shown in FIG. 6, in the first substrate 59 a, the second impedance matching that constitutes the first impedance matching circuit 32, the first phase adjustment circuit 33, the first balun 40, and the receiving circuit 38 that constitute the transmission circuit 37. A number of via holes 55 are provided around the circuit 35, the second phase adjustment circuit 34, and the second balun 41. The via hole 55 interconnects the ground patterns of the second substrate 59b and the third substrate 59c sandwiching the first substrate 59a, and the transmitting circuit 37 and the receiving circuit 38 are connected to the first substrate 59a on which the first substrate 59a is formed. These are protected by electromagnetic shields not only on both principal surface sides but also in the substrate.

ただし、第2基板59bと第3基板59cによって構成される電磁シールドには、一部に窓領域BAが設けられ(図9(b)、図9(d)参照)、窓領域BAにはグラウンドパターンが形成されていない。第1基板59aにおいて窓領域BAに対応する領域には、後述する第2バラン41(図5等参照)の共振器が設けられており、この部分をグラウンドパターンで挟むことで生じる容量成分による弊害(共振器の波長選択性能の低下)を防止している。   However, the electromagnetic shield constituted by the second substrate 59b and the third substrate 59c is partially provided with a window area BA (see FIGS. 9B and 9D), and the window area BA is grounded. The pattern is not formed. In a region corresponding to the window region BA in the first substrate 59a, a resonator of a second balun 41 (see FIG. 5 and the like) described later is provided, and an adverse effect caused by a capacitance component generated by sandwiching this portion with a ground pattern. (Deterioration of wavelength selection performance of the resonator) is prevented.

以降、送信回路37を構成する個別要素について、送信信号が通過する経路の順に説明する。   Hereinafter, the individual elements constituting the transmission circuit 37 will be described in the order of the path through which the transmission signal passes.

図5に示すように、PA31は3段の増幅器を備えている。入力端Txから近い側の2つの段には、電源ライン45をレギュレータ29で調整した電力が供給され、主にロジック回路の動作電源として用いられる。送信回路37の入力側に最も近い第3段目の増幅器(最終段増幅器31a)に電源を供給する構成については後述する。   As shown in FIG. 5, the PA 31 includes a three-stage amplifier. The two stages closer to the input terminal Tx are supplied with power adjusted by the power supply line 45 by the regulator 29, and are mainly used as operating power for the logic circuit. A configuration for supplying power to the third-stage amplifier (final stage amplifier 31a) closest to the input side of the transmission circuit 37 will be described later.

ここで、既に説明したように、最上層の基板である第4基板59d上に実装されている(図8、図9(e)参照)信号処理部10(アンプモジュール30を内蔵する)において、PA31は差動信号を出力しており、この差動信号はviaホール43aと43bを介して、最上層の第4基板59dから3層目の第1基板59aに伝達される。   Here, as already described, in the signal processing unit 10 (which includes the amplifier module 30) mounted on the fourth substrate 59d which is the uppermost substrate (see FIGS. 8 and 9E), The PA 31 outputs a differential signal, and this differential signal is transmitted from the uppermost fourth substrate 59d to the third first substrate 59a via the via holes 43a and 43b.

第1インピーダンス整合回路32は、2つの差動信号をそれぞれ受け持つ一組の伝送線路LI1,LI2及びコンデンサC1,C2で構成される。伝送線路LI1とLI2は第4基板59dに配線パターンを引き回して形成され(図8参照)、PA31の差動信号の出力端に直列に接続されている。コンデンサC1,C2は第1基板59aに配線パターンを引き回して形成され(図6参照)、その一端が伝送線路LI1,LI2の出力側に並列に接続され、他端は接地されている。   The first impedance matching circuit 32 includes a pair of transmission lines LI1 and LI2 and capacitors C1 and C2 that respectively handle two differential signals. The transmission lines LI1 and LI2 are formed by drawing a wiring pattern on the fourth substrate 59d (see FIG. 8), and are connected in series to the differential signal output terminal of the PA 31. The capacitors C1 and C2 are formed by routing a wiring pattern on the first substrate 59a (see FIG. 6), one end of which is connected in parallel to the output side of the transmission lines LI1 and LI2, and the other end is grounded.

ここで、伝送線路LI1,LI2の長さ及びコンデンサC1,C2の容量(これらの要素に印加される信号の周波数と、これらが形成された基板上における、配線パターンの長さ、幅(面積)等によって具体的数値が決定される)は、PA31が活性化した状態で送信回路37とアンテナ13のインピーダンスマッチングを図るように決定される。具体的には、例えば図7に示すコンデンサC1,C2の形状(面積)によって、その静電容量を例えば3.6pFに設定することで、PA31が活性化している際のインピーダンスが調整される。なお、第1インピーダンス整合回路32を構成するインダクタLI1,LI2、及びコンデンサC1,C2による、送信回路37のインピーダンス調整過程は、後にスミスチャートを用いて詳細に説明する。   Here, the lengths of the transmission lines LI1 and LI2 and the capacitances of the capacitors C1 and C2 (the frequency of the signal applied to these elements and the length and width (area) of the wiring pattern on the substrate on which they are formed) Is determined so as to achieve impedance matching between the transmission circuit 37 and the antenna 13 with the PA 31 activated. Specifically, the impedance when the PA 31 is activated is adjusted by setting the capacitance to, for example, 3.6 pF according to the shape (area) of the capacitors C1 and C2 shown in FIG. The impedance adjustment process of the transmission circuit 37 by the inductors LI1 and LI2 and the capacitors C1 and C2 constituting the first impedance matching circuit 32 will be described in detail later using a Smith chart.

第1インピーダンス整合回路32の出力は第1バラン40に渡される。第1バラン40は差動信号をシングルエンド信号に変換するものであり、インダクタL3によって構成されている。そして、図7に示すように、インダクタL3を構成する配線パターンの具体的な長さは38mmとされている。   The output of the first impedance matching circuit 32 is passed to the first balun 40. The first balun 40 converts a differential signal into a single-ended signal, and includes an inductor L3. As shown in FIG. 7, the specific length of the wiring pattern constituting the inductor L3 is 38 mm.

さて、DECTで使用される1.9GHz帯において、空間波長λは、
λ=c/f=3×10/1.9×10−9=158mm(但しcは光速)・・・(式1)
と計算される。しかしながら第1基板59aは多層基板を構成する1枚であり、中間層として他の基板(誘電体)に包囲されているため、波長が短縮される。第1実施形態では第1基板59a乃至第4基板59dとして、ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理を施し板状にした、いわゆるガラスエポキシ基板を採用しており、この基板の誘電率ε=4.2であることから、基板内波長λgは、
λg=λ/√ε=158mm/4.2=77mm・・・(式2)
となる。そしてλg/4となる伝送線路長(上の例では77/4≒19mm)が配線パターンを設計する際の基本単位となる。
Now, in the 1.9 GHz band used in DECT, the spatial wavelength λ is
λ = c / f = 3 × 10 8 /1.9×10 −9 = 158 mm (where c is the speed of light) (Expression 1)
Is calculated. However, since the first substrate 59a is a single substrate constituting a multilayer substrate and is surrounded by another substrate (dielectric) as an intermediate layer, the wavelength is shortened. In the first embodiment, as the first substrate 59a to the fourth substrate 59d, so-called glass epoxy substrates are used in which a glass fiber cloth is impregnated with an epoxy resin and subjected to thermosetting treatment to form a plate. Since the rate ε = 4.2, the in-substrate wavelength λg is
λg = λ / √ε = 158 mm / 4.2 = 77 mm (Expression 2)
It becomes. A transmission line length (77 / 4≈19 mm in the above example) that becomes λg / 4 is a basic unit in designing a wiring pattern.

図7によれば第1バラン40を構成するL3の長さは38mmであり、これはおよそλg/2に相当する。あるインピーダンス負荷に伝送線路を付加して信号位相を変えたとき、スミスチャート上ではインピーダンスを示す座標がR50点を中心とする円上を回転するように遷移する。即ち、信号位相を変えることによってインピーダンスを変化させることができる。例えば初期のインピーダンスZ=0とすると、伝送線路長がλg/4変化するごとに、インピーダンスZは∞と0(いずれも実軸上の点)を繰り返すように変化する。第1バラン40の場合は、インダクタL3をλg/2の長さで形成することで、バランの入出力間で信号位相が変化しないようにしている。ただし、第1バラン40は差動信号をシングルエンド信号に変換する構成を有するため、アンテナ13側からみた送信回路37は並列回路を備えることとなる。従って、第1インピーダンス整合回路32の出力インピーダンスがスミスチャートの実軸上の成分のみ(R0)である場合、第1バラン40の介在によって、アンテナ13から見た送信回路37のインピーダンスはR0/2に半減する。この結果、第1バラン40の出力インピーダンスはスミスチャート上のR50点近傍に設定され、PA31が活性化状態において第1バラン40の出力はアンテナ13とのインピーダンスマッチングが図られる。   According to FIG. 7, the length of L3 constituting the first balun 40 is 38 mm, which corresponds to approximately λg / 2. When a transmission line is added to a certain impedance load and the signal phase is changed, the coordinates indicating the impedance change on the Smith chart so as to rotate on a circle centered on the R50 point. That is, the impedance can be changed by changing the signal phase. For example, assuming that the initial impedance Z = 0, every time the transmission line length changes by λg / 4, the impedance Z changes to repeat ∞ and 0 (both are points on the real axis). In the case of the first balun 40, the signal phase does not change between the balun inputs and outputs by forming the inductor L3 with a length of λg / 2. However, since the first balun 40 has a configuration for converting a differential signal into a single-ended signal, the transmission circuit 37 viewed from the antenna 13 side includes a parallel circuit. Therefore, when the output impedance of the first impedance matching circuit 32 is only the component on the real axis of the Smith chart (R0), the impedance of the transmission circuit 37 viewed from the antenna 13 is R0 / 2 due to the first balun 40 being interposed. Halved. As a result, the output impedance of the first balun 40 is set in the vicinity of the R50 point on the Smith chart, and the impedance of the output of the first balun 40 is matched with the antenna 13 when the PA 31 is activated.

図10(a)は第1位相調整回路33の構成を示す構成図、(b)は第1位相調整回路33の等価回路の説明図である。以降、図10(a),(b)を併用して、第1位相調整回路33の構成と動作について説明する。   FIG. 10A is a configuration diagram showing the configuration of the first phase adjustment circuit 33, and FIG. 10B is an explanatory diagram of an equivalent circuit of the first phase adjustment circuit 33. Hereinafter, the configuration and operation of the first phase adjustment circuit 33 will be described with reference to FIGS.

図10(a)に示すように、第1位相調整回路33は入力段の側からインダクタL4、L5を直列に配置し、入力端とインダクタL4の間、インダクタL4とL5の間、インダクタL5と出力端の間にそれぞれコンデンサC3,C4,C5の1端を接続し、他端を接地した構成となっている。このように、第1位相調整回路は少なくともインダクタとコンデンサを明示の回路要素として含む。この構成は図10(b)の等価回路に示すように、結果的にΠ型のローパスフィルタを2段直列配置したものとなっており、2つのインダクタL4,L5間のコンデンサC4は、ローパスフィルタの第1段と第2段の間で共用する構成としている。ローパスフィルタは信号位相を遅らせる作用があるため、この構成によってもスミスチャート上においてインピーダンスをR50点を中心として回転させることができる。ただし、ローパスフィルタの減衰特性を高めようとすると、結果的に信号位相を大きくシフト(遅延)することになり、このときのスミスチャート上の回転は一周を超えたものとなる。   As shown in FIG. 10A, the first phase adjustment circuit 33 arranges inductors L4 and L5 in series from the input stage side, between the input terminal and the inductor L4, between the inductors L4 and L5, and between the inductor L5 and One end of capacitors C3, C4, and C5 is connected between the output ends, and the other end is grounded. Thus, the first phase adjustment circuit includes at least an inductor and a capacitor as explicit circuit elements. As shown in the equivalent circuit of FIG. 10 (b), this configuration is obtained by arranging two bowl-shaped low-pass filters in series, and the capacitor C4 between the two inductors L4 and L5 has a low-pass filter. The first stage and the second stage are shared. Since the low-pass filter has an effect of delaying the signal phase, the impedance can be rotated around the R50 point on the Smith chart also by this configuration. However, if the attenuation characteristic of the low-pass filter is to be improved, the signal phase will be greatly shifted (delayed) as a result, and the rotation on the Smith chart at this time will exceed one round.

インダクタL4とL5の間に配置されたコンデンサC4は、これを構成する第1段の出力側と第2段の入力側の容量が同一であれば、実質的に任意の容量値を用いてローパスフィルタを構成することができる。そしてコンデンサC4の値を調整することで、ローパスフィルタ全体としての減衰量の設定や位相調整を高い自由度で容易に行うことができる。例えば減衰特性を急峻にするのであればC4の値を大きくすればよい。   The capacitor C4 disposed between the inductors L4 and L5 is a low-pass filter using substantially any capacitance value as long as the capacitances of the output side of the first stage and the input side of the second stage are the same. A filter can be configured. By adjusting the value of the capacitor C4, it is possible to easily set the attenuation amount and phase adjustment of the entire low-pass filter with a high degree of freedom. For example, if the attenuation characteristic is steep, the value of C4 may be increased.

さて、従来ディスクリート素子でローパスフィルタを構成した場合、素子自体による寄生インダクタンス成分や寄生容量成分が発生し、特に高周波領域の減衰特性が不十分となって位相調整が事実上困難であった。第1実施形態では、配線パターンを引き回して位相調整部としてのローパスフィルタを形成し、これを上述したように多層基板を用いてシールド構造とすることで初めて、実用上十分な高周波特性を得ている。   When a low-pass filter is configured with a conventional discrete element, a parasitic inductance component and a parasitic capacitance component are generated by the element itself, and the attenuation characteristic in the high frequency region is particularly insufficient, so that phase adjustment is practically difficult. In the first embodiment, a wiring pattern is routed to form a low-pass filter as a phase adjustment unit, and a high-frequency characteristic that is practically sufficient is obtained for the first time by forming a low-pass filter using a multilayer substrate as described above. Yes.

なお、図7に示すように、第1位相調整回路33の入力端に設けたコンデンサC3はW=2.2mm,L=5.0mm(面積=11mm)とされている。一方の出力端に設けたコンデンサC5はW=2.9mm,L=3.8mm(面積=11.02mm)とされ、コンデンサC3とコンデンサC5の間で容量を若干異ならせている。このように第1段の入力端と第2段の出力端のコンデンサの容量値を微小量変化させることで、一般的にローパスフィルタの帯域を拡張することができる。 As shown in FIG. 7, the capacitor C3 provided at the input end of the first phase adjustment circuit 33 has W = 2.2 mm and L = 5.0 mm (area = 11 mm 2 ). A capacitor C5 provided at one output end has W = 2.9 mm and L = 3.8 mm (area = 11.02 mm 2 ), and the capacities of the capacitors C3 and C5 are slightly different. In this way, by generally changing the capacitance values of the capacitors at the first stage input terminal and the second stage output terminal by a minute amount, the band of the low-pass filter can generally be expanded.

さて、上述したように、送信回路37の内部においてPA31が活性化した状態では第1バラン40の出力インピーダンスは既にアンテナ13とマッチングが図られている(即ち、スミスチャート上ではR50点近傍のインピーダンス値となっている)。このような整合が図られた状態で信号位相を変化させた場合、R50点を中心とする円上をインピーダンスは遷移する。即ち、もともとインピーダンスが整合した状態においては、インピーダンスは回転中心であるR50点の近傍にあるため、信号位相を変化させても確立した整合が破綻することはない。   As described above, when PA 31 is activated in the transmission circuit 37, the output impedance of the first balun 40 is already matched with the antenna 13 (that is, the impedance near the R50 point on the Smith chart). Value). When the signal phase is changed in a state where such matching is achieved, the impedance transitions on a circle centered on the R50 point. In other words, when the impedance is originally matched, the impedance is in the vicinity of the R50 point that is the center of rotation, so that the established matching does not fail even if the signal phase is changed.

理論的にはインピーダンス負荷に直列に接続する伝送線路の長さを調整することで信号位相を変化させることができるが、第1実施形態では敢えて第1位相調整回路33をローパスフィルタによって構成している。ここで、伝送線路の長さによって位相を変化させない理由は、伝送線路を引き回することで線路長が極めて長くなってしまう場合があるからである。一般的にローパスフィルタにおいて減衰特性を向上させる場合は位相遅れを大きくするが、これを伝送線路長のみで実現しようとすると、例えば3/4λgの位相遅れを達成するには19mm×3=54mmもの配線長が必要となる。54mmという線路長が回路設計に与える影響の大きさは、図7の寸法をみれば容易に推察されるが、ローパスフィルタであれば2段構成で容易に実現できる。   Theoretically, the signal phase can be changed by adjusting the length of the transmission line connected in series with the impedance load. However, in the first embodiment, the first phase adjustment circuit 33 is configured by a low-pass filter. Yes. Here, the reason why the phase is not changed depending on the length of the transmission line is that the line length may become extremely long by routing the transmission line. In general, when the attenuation characteristic is improved in a low-pass filter, the phase delay is increased. However, if this is to be realized only by the transmission line length, for example, 19 mm × 3 = 54 mm is required to achieve a phase delay of 3 / 4λg. Wiring length is required. The magnitude of the influence of the line length of 54 mm on the circuit design can be easily estimated by looking at the dimensions in FIG. 7, but a low-pass filter can be easily realized with a two-stage configuration.

一般的に、PA31の出力端のインピーダンスはPA31が活性化されたときと不活性化されたときで異なっており、上述した第1インピーダンス整合回路32、第1バラン40、第1位相調整回路33によってインピーダンスマッチングが図られるのは、あくまでもPA31が活性化した状態においてである。逆に言えば、PA31が不活性化している状態では、第1バラン40の出力インピーダンスはスミスチャート上のR50点にはない(即ち、アンテナ13との間でインピーダンスマッチングが図られていない)。従って、第1インピーダンス整合回路32と第1バラン40によって、インピーダンス特性をR50点から離間する状態に遷移させておき、第1位相調整回路33によって送信信号の信号位相を変化させると、PA31が不活性化している際の送信回路37のインピーダンスはR50点を中心として大きく回転(変化)し、信号位相の変化量に応じて、ハイインピーダンス状態に遷移させることができる。   In general, the impedance of the output terminal of the PA 31 differs between when the PA 31 is activated and when it is deactivated, and the first impedance matching circuit 32, the first balun 40, and the first phase adjustment circuit 33 described above. Impedance matching is achieved only when PA 31 is activated. In other words, when PA 31 is inactive, the output impedance of the first balun 40 is not at the R50 point on the Smith chart (that is, impedance matching with the antenna 13 is not achieved). Therefore, if the impedance characteristic is shifted to the state separated from the R50 point by the first impedance matching circuit 32 and the first balun 40 and the signal phase of the transmission signal is changed by the first phase adjustment circuit 33, the PA 31 is not effective. The impedance of the transmitting circuit 37 when activated is greatly rotated (changed) around the R50 point, and can be shifted to a high impedance state according to the amount of change in the signal phase.

これによって、PA31が活性化されている状態(つまり送信時)では、送信回路37の出力端はアンテナ13からみたときにインピーダンスマッチングが図られ、一方でPA31が不活性化されている状態(つまり受信時)では、送信回路37の出力端はアンテナ13からみたときにハイインピーダンス状態となって、送信回路37側に受信信号が流入することが防止される。   As a result, in a state where PA 31 is activated (that is, at the time of transmission), impedance matching is achieved when the output terminal of the transmission circuit 37 is viewed from the antenna 13, while PA 31 is deactivated (that is, when the PA 31 is inactive). At the time of reception), the output terminal of the transmission circuit 37 is in a high impedance state when viewed from the antenna 13, and the reception signal is prevented from flowing into the transmission circuit 37 side.

なお、第1実施形態では、上述したように第1位相調整回路33はローパスフィルタを構成しているが、バンドパスフィルタ特性を持たせるようにしてもよい。   In the first embodiment, as described above, the first phase adjustment circuit 33 constitutes a low-pass filter, but may have a band-pass filter characteristic.

以上述べてきた信号処理を施された送信信号は、第1接続点39aを通過した後viaホール43eを経由して第1基板59aから最上層の第4基板59dへと送られる。そして第4基板59d上でDCカットコンデンサ46を介して接続されたアンテナ13から空中に放出される。このDCカットコンデンサ46によって電源ライン45に印加された電圧はアンテナ13側に漏れることなく、送信信号のみがアンテナに送られる。   The transmission signal subjected to the signal processing described above passes through the first connection point 39a and then is sent from the first substrate 59a to the uppermost fourth substrate 59d via the via hole 43e. And it is emitted in the air from the antenna 13 connected via the DC cut capacitor 46 on the fourth substrate 59d. The voltage applied to the power supply line 45 by the DC cut capacitor 46 does not leak to the antenna 13 side, and only the transmission signal is sent to the antenna.

以降、図5、図6、図7、図8、図9に戻って、受信回路38を構成する個別要素について、受信信号が通過する経路の順に説明する。   Hereinafter, returning to FIGS. 5, 6, 7, 8, and 9, the individual elements constituting the reception circuit 38 will be described in the order of the path through which the reception signal passes.

アンテナ13で受信された受信信号は、第2接続点39bを通過したのちviaホール43fによって第4基板59dから第1基板59aの受信回路38に送られる。受信信号は、まず第2位相調整回路34に入力される。   The reception signal received by the antenna 13 passes through the second connection point 39b and is then sent from the fourth substrate 59d to the reception circuit 38 of the first substrate 59a through the via hole 43f. The received signal is first input to the second phase adjustment circuit 34.

図5、図6に示すように、第2位相調整回路34は伝送線路LI3のみで構成されている。これは、上述した送信回路37では、単に信号位相をシフトするのみならず信号ノイズを除去する必要から位相調整回路をローパスフィルタで構成しているが、受信回路38ではLNA36はノイズ源となりにくくフィルタは不要であり、単純にインピーダンス負荷に直列に伝送線路を接続するのみで、LNA36が不活性の状態における受信回路38のインピーダンスをハイインピーダンス状態に遷移できる。もちろん、これは第1実施形態で採用したLNA36の特性に適応した構成であって、他のLNA36によっては、線路長がより長くなることもあり得るが、いずれにせよ配線パターン長を調整して容易に整合を図ることができる。もちろん、送信回路37の第1位相調整回路33のように、積極的に信号位相を回転させるフィルタを設けてもよい。   As shown in FIGS. 5 and 6, the second phase adjustment circuit 34 includes only the transmission line LI3. In the transmission circuit 37 described above, the phase adjustment circuit is configured by a low-pass filter because it is necessary not only to shift the signal phase but also to remove the signal noise. However, in the reception circuit 38, the LNA 36 is less likely to be a noise source. Is not required, and the impedance of the receiving circuit 38 in a state where the LNA 36 is inactive can be changed to a high impedance state by simply connecting a transmission line in series with the impedance load. Of course, this is a configuration adapted to the characteristics of the LNA 36 employed in the first embodiment, and depending on the other LNA 36, the line length may be longer, but in any case, the wiring pattern length is adjusted. Matching can be easily achieved. Of course, a filter that positively rotates the signal phase, such as the first phase adjustment circuit 33 of the transmission circuit 37, may be provided.

第2位相調整回路34の出力は第2バラン41に入力される。第2バラン41はその入力端に並列に接続され、かつ他端を接地されたコンデンサC11と、基板上にあって互いに対向して設けられたインダクタL12,L13と、インダクタL13の両端にそれぞれ並列に接続され、かつ他端を接地されたコンデンサC12,C13で構成されている。なお、図6においてはコンデンサC12,C13は第2インピーダンス整合回路35を構成するコンデンサC14,C15と共用されている。   The output of the second phase adjustment circuit 34 is input to the second balun 41. The second balun 41 is connected in parallel to the input end thereof, and is connected in parallel to the capacitor C11 having the other end grounded, inductors L12 and L13 provided on the substrate and facing each other, and both ends of the inductor L13. And capacitors C12 and C13 having the other end grounded. In FIG. 6, the capacitors C12 and C13 are shared with the capacitors C14 and C15 constituting the second impedance matching circuit 35.

第2バラン41ではシングルエンド信号である受信信号を差動信号(差動入力)に変換するが、送信回路37に含まれる第1バラン40とは異なり、対向配置したインダクタL12,L13によってトランス、即ち共振器を構成している。共振器の内部では、共振条件を満たす周波数の電磁波しか存在できないため、第2バラン41は事実上のバンドパスフィルタ特性を備える。これによってアンテナ13で受信した信号のうち、不要な周波数の電磁波が排除される。また、第2バラン41はシングルエンド信号を差動信号に変換する構成上、第2バラン41をアンテナからみたときのインピーダンスは、後に説明する第2インピーダンス整合回路35によって、LNA36の入力インピーダンスがスミスチャート上の実軸に遷移されている前提において、第2インピーダンス整合回路35の入力インピーダンスの1/2となる。上述したように第2バラン41は、その対向する位置(図9(b),(c)の窓領域BAを参照)にグラウンドパターンを設けておらず、これによってバンドパスフィルタの特性改善を図っている。   In the second balun 41, a received signal which is a single-ended signal is converted into a differential signal (differential input). Unlike the first balun 40 included in the transmission circuit 37, a transformer, That is, a resonator is configured. Since only an electromagnetic wave having a frequency satisfying the resonance condition can exist inside the resonator, the second balun 41 has a practical bandpass filter characteristic. As a result, an electromagnetic wave having an unnecessary frequency is eliminated from the signal received by the antenna 13. The second balun 41 is configured to convert a single-ended signal into a differential signal, so that when the second balun 41 is viewed from the antenna, the input impedance of the LNA 36 is Smith by the second impedance matching circuit 35 described later. On the premise that the transition is made to the real axis on the chart, it becomes 1/2 of the input impedance of the second impedance matching circuit 35. As described above, the second balun 41 is not provided with a ground pattern at the facing position (see the window area BA in FIGS. 9B and 9C), thereby improving the characteristics of the bandpass filter. ing.

第2バラン41の出力は第2インピーダンス整合回路35に入力される。第2インピーダンス整合回路35は、2つの差動信号をそれぞれ受け持つ一組のコンデンサC14,C15及び伝送線路LI5,LI6で構成される。コンデンサC14とC15は第1基板59aに配線パターンを引き回して形成され(図6参照)、その一端が伝送線路LI5,LI6の入力側に並列に接続され、他端は接地されている。伝送線路LI5とLI6は第4基板59dに配線パターンを引き回して形成され(図8参照)、LNA36の差動信号の入力端に直列に接続されている。   The output of the second balun 41 is input to the second impedance matching circuit 35. The second impedance matching circuit 35 is composed of a pair of capacitors C14 and C15 and transmission lines LI5 and LI6 that respectively handle two differential signals. The capacitors C14 and C15 are formed by routing a wiring pattern on the first substrate 59a (see FIG. 6), one end of which is connected in parallel to the input side of the transmission lines LI5 and LI6, and the other end is grounded. The transmission lines LI5 and LI6 are formed by routing a wiring pattern on the fourth substrate 59d (see FIG. 8), and are connected in series to the differential signal input terminal of the LNA 36.

ここで、伝送線路LI5,LI6の長さ及びコンデンサC14,C15の容量(これらの要素に印加される信号の周波数と、これらが形成された基板上における、配線パターンの長さ、幅(面積)等によって決定される)は、LNA36が活性化した状態で受信回路38とアンテナ13のインピーダンスマッチングを図るように決定される。具体的には、例えば図7に示すコンデンサC14(但し、C12の容量も含む),C15(但し、C13の容量も含む)の形状(面積)によって、その静電容量を設定することで、LNA36が活性化している際のインピーダンスが調整される。   Here, the lengths of the transmission lines LI5 and LI6 and the capacitances of the capacitors C14 and C15 (the frequency of the signal applied to these elements and the length and width (area) of the wiring pattern on the substrate on which they are formed) Is determined so as to achieve impedance matching between the receiving circuit 38 and the antenna 13 with the LNA 36 activated. Specifically, for example, by setting the capacitance according to the shape (area) of the capacitors C14 (but including the capacitance of C12) and C15 (including the capacitance of C13) shown in FIG. The impedance when the is activated is adjusted.

第2インピーダンス整合回路35の出力はviaホール43c,43dを介して第1基板59aから最上層の第4基板59dに送られ、第4基板59dに実装された信号処理部10に含まれるアンプモジュール30のLNA36に入力される。LNA36は受信信号を増幅してTDD/TDMAプロセッサ10eに送出する。   The output of the second impedance matching circuit 35 is sent from the first substrate 59a to the uppermost fourth substrate 59d via the via holes 43c and 43d, and is included in the signal processing unit 10 mounted on the fourth substrate 59d. It is input to 30 LNAs 36. The LNA 36 amplifies the received signal and sends it to the TDD / TDMA processor 10e.

以降、図5、図7、図8を用いて第1実施形態の電源ライン45の構成(電源供給のための構成)について説明する。   Hereinafter, the configuration (configuration for supplying power) of the power supply line 45 of the first embodiment will be described with reference to FIGS. 5, 7, and 8.

図5に示すように、電源ライン(電源)45はコンデンサC21とインダクタL21を備え、インダクタL21の一端は第1接続点39aで送信回路37の出力端と接続されている。図7に示すように、電源ライン45に接続されたコンデンサC21は回路上ではオープンスタブ56を形成している。ここで、スタブ(Stub)とは高周波回路において伝送線路に並列に接続される分布定数線路であり、特に終端負荷の種類により、先端が開放しているものはオープンスタブ(Open stub)と呼称される。第1実施形態ではオープンスタブ56の長さを19mmに設定している。また、オープンスタブ56とインダクタL21の接続点をP1とするとき、第1接続点39aと点P1の間に配置された(即ち、電源ライン45に直列に挿入された)インダクタL21の伝送線路長も19mmとされている。この19mmは上述したようにλg/4に相当する。従って、このように構成すると、電源ライン45のインピーダンスを0とするとき、電源ライン45から見たオープンスタブ56の終端及び送信回路37の出力端(即ち、第1接続点39a)においては、インピーダンスが∞であることを意味する。ここで、回路がインピーダンス=∞として振る舞うのは、あくまでも搬送波である1.9MHzに対してであるから、1.9MHzに変調された送信回路37の出力は電源ライン45に流入することはできない。同様に、アンテナ13で受信された1.9MHzの受信信号が電源ライン45に流入することもできない。従って、この構成によって、送信回路37やアンテナ13から電源にノイズが混入することを確実に防止することができる。   As shown in FIG. 5, the power supply line (power supply) 45 includes a capacitor C21 and an inductor L21, and one end of the inductor L21 is connected to the output end of the transmission circuit 37 at a first connection point 39a. As shown in FIG. 7, the capacitor C21 connected to the power supply line 45 forms an open stub 56 on the circuit. Here, a stub is a distributed constant line that is connected in parallel to a transmission line in a high-frequency circuit. In particular, a stub with an open end depending on the type of termination load is called an open stub. The In the first embodiment, the length of the open stub 56 is set to 19 mm. When the connection point between the open stub 56 and the inductor L21 is P1, the transmission line length of the inductor L21 disposed between the first connection point 39a and the point P1 (that is, inserted in series with the power supply line 45). Is also 19 mm. This 19 mm corresponds to λg / 4 as described above. Therefore, with this configuration, when the impedance of the power supply line 45 is 0, the impedance of the terminal end of the open stub 56 and the output terminal of the transmission circuit 37 (that is, the first connection point 39a) viewed from the power supply line 45 is Means ∞. Here, since the circuit behaves as impedance = ∞ only for the carrier wave of 1.9 MHz, the output of the transmission circuit 37 modulated to 1.9 MHz cannot flow into the power supply line 45. Similarly, a 1.9 MHz reception signal received by the antenna 13 cannot flow into the power supply line 45. Therefore, with this configuration, it is possible to reliably prevent noise from entering the power supply from the transmission circuit 37 and the antenna 13.

その一方で、電源ライン45からは、第1接続点39aと送信回路37を介して、PA31の最終段増幅器31aにDC電源が供給される。DECT規格における送信電力(空中線電力)は平均で10mW程度であるが、この最終段増幅器31aは比較的大きな電力を消費し、かつ数百Hzで活性化(ON)と不活性化(OFF)を繰り返すためラッシュ電流等によるノイズ源となりやすい。従来の構成では、電源ライン45をアンプモジュール30に直接接続して電源を供給しており、最終段増幅器31aで発生したノイズは電源ラインを介して無線通信装置を構成する様々な電気的要素に伝搬する可能性があり、最終段増幅器31aのノイズ対策が課題となっていた。つまり、最終段増幅器31aに直接給電すると、基本波f0の高調波成分(2×f0,3×f0...)の全てを遮断する給電回路が必要となって複雑化してしまうのである。   On the other hand, DC power is supplied from the power supply line 45 to the final stage amplifier 31a of the PA 31 via the first connection point 39a and the transmission circuit 37. The transmission power (aerial power) in the DECT standard is about 10 mW on average, but this final stage amplifier 31a consumes relatively large power and is activated (ON) and deactivated (OFF) at several hundred Hz. Since it repeats, it tends to be a noise source due to rush current. In the conventional configuration, the power line 45 is directly connected to the amplifier module 30 to supply power, and noise generated in the final stage amplifier 31a is transmitted to various electrical elements constituting the wireless communication device via the power line. There is a possibility of propagation, and noise countermeasures for the final stage amplifier 31a have been an issue. That is, if power is directly supplied to the final stage amplifier 31a, a power supply circuit that cuts off all the harmonic components (2 × f0, 3 × f0...) Of the fundamental wave f0 becomes necessary, which complicates.

しかしながら第1実施形態によれば、仮に最終段増幅器31aでノイズが発生したとしても、このノイズは送信回路37を通過することになり、送信回路37に設けられた第1位相調整回路33(インダクタとコンデンサを含む回路要素で構成されるローパスフィルタ)によって減衰される。即ち、DECTであれば基本波f0である1.9GHzのみ遮断すれば済む。更に、電源ライン45を介して他のノイズ成分が混入しても、このローパスフィルタによってこのノイズ成分を減衰することができる。即ち、回路要素が構成する単一のローパスフィルタによって、送信信号上のノイズと電源側からのノイズのいずれをも抑制することができる。   However, according to the first embodiment, even if noise is generated in the final stage amplifier 31a, this noise passes through the transmission circuit 37, and the first phase adjustment circuit 33 (inductor provided in the transmission circuit 37). And a circuit low-pass filter including a capacitor). That is, in the case of DECT, only the fundamental wave f0 of 1.9 GHz needs to be cut off. Furthermore, even if other noise components are mixed in via the power supply line 45, the noise components can be attenuated by this low-pass filter. That is, it is possible to suppress both noise on the transmission signal and noise from the power source side by a single low-pass filter formed by the circuit elements.

また、第1接続点39aで接続された電源ライン45は、既に説明したλg/4の長さに相当する伝送線路を持つオープンスタブ56とインダクタL21によって遮断されるから、搬送波に起因するノイズが電源ライン45に混入することがなくなる。これによって最終段増幅器31aで発生したノイズが電源ライン45を介して、装置全体に伝搬することが防止される。   Further, since the power supply line 45 connected at the first connection point 39a is blocked by the open stub 56 having the transmission line corresponding to the length of λg / 4 already described and the inductor L21, noise caused by the carrier wave is not generated. The power line 45 is not mixed. This prevents noise generated in the final stage amplifier 31a from propagating through the power supply line 45 to the entire apparatus.

一方、受信回路38の出力が接続されたLNA36は一般に低消費電力であり、高周波ノイズは発生しないため、電源ライン45から直接的に(信号処理部10を介して)電源供給を受けている(図示せず)。   On the other hand, since the LNA 36 to which the output of the receiving circuit 38 is connected generally has low power consumption and does not generate high frequency noise, it is directly supplied with power from the power line 45 (via the signal processing unit 10) ( Not shown).

さて、図5によれば、第1実施形態の構成は、送信回路37の出力と電源ライン45を接続する第1接続点39aと、アンテナ13と受信回路38の入力を接続する第2接続点39bを有し、第1接続点39aと第2接続点39bをコンデンサ(DCカットコンデンサ46)を介して接続している。   Now, according to FIG. 5, the configuration of the first embodiment includes a first connection point 39 a that connects the output of the transmission circuit 37 and the power supply line 45, and a second connection point that connects the input of the antenna 13 and the reception circuit 38. 39b, and the first connection point 39a and the second connection point 39b are connected via a capacitor (DC cut capacitor 46).

より具体的には、電源ライン45と送信回路37の出力端の接続は第1基板59aの第1接続点39aで行われる(図6参照)。この第1接続点39aはviaホール43eを介して第4基板59dに導かれる(図8参照)。一方、受信回路38の入力端はviaホール43fを介して第1基板59aから第4基板59dに導かれ、第4基板59d上でアンテナ13と接続されて第2接続点39bを構成する(図8参照)。そして、第1接続点39aと第2接続点39bは、第4基板59dに表面実装されたコンデンサ46を介して接続されている(図8参照)。   More specifically, the connection between the power supply line 45 and the output end of the transmission circuit 37 is performed at the first connection point 39a of the first substrate 59a (see FIG. 6). The first connection point 39a is guided to the fourth substrate 59d through the via hole 43e (see FIG. 8). On the other hand, the input end of the receiving circuit 38 is led from the first substrate 59a to the fourth substrate 59d through the via hole 43f, and is connected to the antenna 13 on the fourth substrate 59d to form the second connection point 39b (FIG. 8). The first connection point 39a and the second connection point 39b are connected to each other through a capacitor 46 that is surface-mounted on the fourth substrate 59d (see FIG. 8).

このように、第1接続点39aと第2接続点39bは直接接続されているわけではない。しかしながら、上述したように本発明の無線通信装置がとりあつかう、例えば1.9GHzといった高周波帯では、コンデンサは事実上の導通状態であるから、第1接続点39aと第2接続点39bは電気的に接続された単一の接続点39を構成していると考えてよい。このことを考慮すると、第1実施形態に係る無線通信装置は、電波を送信するアンテナ13と、アンテナ13から送信する送信信号を増幅するPA31(より詳細には、PA31に含まれる最終段増幅器31a)と、PA31によって増幅された送信信号を信号処理する送信回路37と、PA31に電力を供給する電源ライン45と、送信回路37の出力とアンテナ13を電気的に接続する接続点39とを備え、電源ライン45を接続点39に接続し、送信回路37を介してPA31に電力を供給するものであるということができる。   Thus, the first connection point 39a and the second connection point 39b are not directly connected. However, as described above, in the high frequency band, for example, 1.9 GHz, which is handled by the wireless communication apparatus of the present invention, the capacitor is practically in a conductive state, and therefore the first connection point 39a and the second connection point 39b are electrically connected. It may be considered that a single connection point 39 connected to the above is constituted. Considering this, the wireless communication apparatus according to the first embodiment includes an antenna 13 that transmits radio waves, and a PA 31 that amplifies a transmission signal transmitted from the antenna 13 (more specifically, a final stage amplifier 31a included in the PA 31). ), A transmission circuit 37 that processes the transmission signal amplified by the PA 31, a power supply line 45 that supplies power to the PA 31, and a connection point 39 that electrically connects the output of the transmission circuit 37 and the antenna 13. It can be said that the power supply line 45 is connected to the connection point 39 and power is supplied to the PA 31 via the transmission circuit 37.

ただし上述の説明は、無線通信装置の送信回路37の周辺構成のみを特定するものであり、これに受信に係る構成を付加すると、第1実施形態は、電波を送受信するアンテナ13と、アンテナ13から送信する送信信号を増幅するPA31(より詳細には、PA31に含まれる最終段増幅器31a)と、PA31によって増幅された送信信号を信号処理する送信回路37と、アンテナ13で受信した受信信号を信号処理する受信回路38と、PA31に電力を供給する電源ライン45と、送信回路37の出力と受信回路38の入力とアンテナ13を接続する接続点39を備え、電源ライン45を接続点39に接続し、送信回路37を介してPA31に電力を供給するものであるということができる。   However, the above description specifies only the peripheral configuration of the transmission circuit 37 of the wireless communication apparatus. When a configuration related to reception is added to the above, the first embodiment includes an antenna 13 for transmitting and receiving radio waves, and an antenna 13. PA31 (more specifically, the final stage amplifier 31a included in PA31) that amplifies the transmission signal transmitted from the transmission circuit 37, the transmission circuit 37 that processes the transmission signal amplified by PA31, and the reception signal received by the antenna 13 A reception circuit 38 for signal processing, a power supply line 45 for supplying power to the PA 31, a connection point 39 for connecting the output of the transmission circuit 37, the input of the reception circuit 38, and the antenna 13, and the power supply line 45 at the connection point 39. It can be said that the power is supplied to the PA 31 via the transmission circuit 37.

図11(a)〜(d)は、高周波回路を構成する要素のパラメータが変化した場合のスミスチャート上におけるインピーダンスの軌跡を示す説明図である。   FIGS. 11A to 11D are explanatory views showing the locus of impedance on the Smith chart when the parameters of the elements constituting the high-frequency circuit are changed.

図11(a)は、50Ωの負荷に直列にインダクタンスを付加した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスは、スミスチャートの実軸においてインピーダンス=∞の点(実軸∞Ω点、以降「R∞点」と呼称する)で接する円上を回転するように遷移する。   FIG. 11A shows the locus of impedance on the Smith chart when an inductance is added in series to a 50Ω load. At this time, the impedance transitions so as to rotate on a circle that is in contact with a point of impedance = ∞ on the real axis of the Smith chart (real axis ∞Ω point, hereinafter referred to as “R∞ point”).

図11(b)は、50Ωの負荷に並列(一端は接地)にコンデンサを付加した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスはスミスチャートの実軸においてインピーダンス=0の点(実軸0Ω点、以降「R0点」と呼称する)で接する円上を回転するように遷移する。   FIG. 11 (b) shows the locus of impedance on the Smith chart when a capacitor is added in parallel with a load of 50Ω (one end is grounded). At this time, the impedance changes so as to rotate on a circle that is in contact with a point of impedance = 0 on the real axis of the Smith chart (actual axis 0Ω point, hereinafter referred to as “R0 point”).

図11(c)は、あるインピーダンス負荷に並列に抵抗成分(R)を付加した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスは、スミスチャートのR0点に漸近するように遷移する。初期のインピーダンスが実軸上に存在すれば、インピーダンスは実軸上をR0点方向に遷移する。   FIG. 11C shows an impedance locus on the Smith chart when a resistance component (R) is added in parallel to a certain impedance load. At this time, the impedance transitions asymptotically to the R0 point of the Smith chart. If the initial impedance exists on the real axis, the impedance transitions on the real axis in the direction of the point R0.

図11(d)は、あるインピーダンス負荷に直列に伝送線路を接続した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスはR50点を中心とする円上を回転するように遷移する。このスミスチャート上における軌跡の回転は、伝送線路中の信号位相が変化することによって発生する。信号の波長をλとするとき、信号位相が1/4λシフトする毎にインピーダンスはスミスチャート上を半回転する。即ち、信号位相がλだけシフトする過程で、インピーダンスはスミスチャート上を2回転することになる。通常、高周波回路において信号位相をシフトしようとする場合、回路に直列に伝送線路を付加するが、例えばローパスフィルタを直列に挿入することで、信号位相をシフトさせ(遅らせる)、伝送線路の付加と同じ作用を得ることができる。   FIG. 11D shows an impedance locus on the Smith chart when a transmission line is connected in series to a certain impedance load. At this time, the impedance changes so as to rotate on a circle centered on the R50 point. The rotation of the trajectory on the Smith chart occurs when the signal phase in the transmission line changes. Assuming that the wavelength of the signal is λ, the impedance rotates halfway on the Smith chart every time the signal phase is shifted by ¼λ. That is, in the process of shifting the signal phase by λ, the impedance rotates twice on the Smith chart. Normally, when a signal phase is to be shifted in a high-frequency circuit, a transmission line is added in series to the circuit. For example, a low-pass filter is inserted in series to shift (delay) the signal phase, The same effect can be obtained.

図12は、送信回路37を模式的に表したブロック図、図13は、PA31が活性化(ON)及び不活性化(OFF)しているときの、PA31の出力における実測インピーダンスを示す説明図、図14は、PA31が活性化(ON)及び不活性化(OFF)しているときの、伝送線路LI1,LI2によるインピーダンス変化を説明する説明図、図15は、PA31が活性化(ON)及び不活性化(OFF)しているときの、第1インピーダンス整合回路32の出力のインピーダンス変化を示す説明図、図16は、PA31が活性化(ON)及び不活性化(OFF)しているときの、第1バラン40の出力のインピーダンス変化を示す説明図、図17は、PA31が活性化(ON)及び不活性化(OFF)しているときの、第1位相調整回路33の出力のインピーダンス変化を示す説明図である。   FIG. 12 is a block diagram schematically showing the transmission circuit 37, and FIG. 13 is an explanatory diagram showing the measured impedance at the output of the PA 31 when the PA 31 is activated (ON) and deactivated (OFF). FIG. 14 is an explanatory diagram for explaining impedance changes caused by the transmission lines LI1 and LI2 when the PA 31 is activated (ON) and deactivated (OFF), and FIG. 15 is an example in which the PA 31 is activated (ON). FIG. 16 is an explanatory diagram showing a change in impedance of the output of the first impedance matching circuit 32 when it is inactivated (OFF). FIG. 16 shows that PA 31 is activated (ON) and deactivated (OFF). FIG. 17 is a diagram illustrating the change in impedance of the output of the first balun 40, and FIG. 17 illustrates the first phase adjustment circuit when the PA 31 is activated (ON) and deactivated (OFF). 33 is an explanatory diagram showing impedance changes of the output of.

以降、図12〜図17を用いて、第1実施形態の送信回路37の各部におけるインピーダンスの状態について詳細に説明する。以降の説明では、簡単のために送信回路37を例にとるが、受信回路38に関しても同様である。   Hereinafter, the state of impedance in each part of the transmission circuit 37 of the first embodiment will be described in detail with reference to FIGS. In the following description, the transmission circuit 37 is taken as an example for simplicity, but the same applies to the reception circuit 38.

なお、以降の説明において、PA31が活性化しているときのアンテナ13から送信回路37を見たインピーダンスをZonT、PA31が非活性化しているときのアンテナ13から送信回路37を見たインピーダンスをZoffTと呼称する。   In the following description, the impedance of the transmission circuit 37 viewed from the antenna 13 when the PA 31 is activated is ZonT, and the impedance of the transmission circuit 37 viewed from the antenna 13 when the PA 31 is deactivated is ZoffT. Call it.

図13は、PA31の出力(図12のCX1)においてPA31が活性化している場合とPA31が不活性化している場合のインピーダンスを例示するものである。内部を点でハッチングした丸印はPA31が活性化している状況を、内部を斜線でハッチングした丸印はPA31が不活性化している状況を示している。図13では、これらの二つの丸印はいずれもR50点から殆ど等距離にあって、R50点からスミスチャートの外周に向かうほど大きくなる電圧反射係数Γに関してはいずれも略同一とされている。以降説明するように、第1実施形態の無線通信装置は、初期的な電圧反射係数Γが活性化時と不活性化時で略同一な増幅器を用いても、活性化時のインピーダンスをマッチング状態に遷移させ、不活性化時のインピーダンスをハイインピーダンス状態にするという従来技術にはない特徴を備える。   FIG. 13 illustrates the impedance when PA 31 is activated and when PA 31 is deactivated in the output of PA 31 (CX1 in FIG. 12). Circles hatched with dots inside indicate a state in which PA 31 is activated, and circles hatched with diagonal lines indicate a state in which PA 31 is inactivated. In FIG. 13, these two circles are almost equidistant from the R50 point, and the voltage reflection coefficient Γ, which increases from the R50 point toward the outer periphery of the Smith chart, is substantially the same. As will be described below, the wireless communication apparatus according to the first embodiment matches the impedance at the time of activation even when the initial voltage reflection coefficient Γ is substantially the same when activated and deactivated. It has a feature that is not found in the prior art in that the impedance at the time of inactivation is changed to a high impedance state.

図14は、第1インピーダンス整合回路32における伝送線路LI1,LI2による(図12のCX2)インピーダンス変化を示している。回路に直列に伝送線路LI1,LI2を付加することで線路内の信号位相がシフトし、図11(d)で説明したようにインピーダンスはR50点を中心とする円上を回転する。   FIG. 14 shows an impedance change caused by the transmission lines LI1 and LI2 (CX2 in FIG. 12) in the first impedance matching circuit 32. By adding the transmission lines LI1 and LI2 in series to the circuit, the signal phase in the line is shifted, and the impedance rotates on a circle centered on the R50 point as described in FIG. 11 (d).

なお、図14〜図17では、点でハッチングした実線丸印はPA31がONのときのインピーダンス(遷移後)を、点でハッチングした破線丸印はPA31がONのときのインピーダンス(遷移前)を、斜線でハッチングした実線丸印はPA31がOFFのときのインピーダンス(遷移後)を、斜線でハッチングした破線丸印はPA31がOFFのとのインピーダンス(遷移前)をそれぞれ表している。   14 to 17, the solid line circles hatched with dots indicate the impedance when PA31 is ON (after transition), and the broken line circles hatched with dots are the impedance when PA31 is ON (before transition). The solid circles hatched with diagonal lines represent the impedance when the PA 31 is OFF (after transition), and the dashed circles hatched with diagonal lines represent the impedance when the PA 31 is OFF (before transition).

図14に示すように、伝送線路LI1,LI2によって、インピーダンスはスミスチャート上を回転し、2つのインピーダンス状態はR0点からの距離が不均一になるように調整される。ただし、伝送線路LI1,LI2によってインピーダンスが変化した後(遷移後)であっても、二つの実線丸印はR50点からほぼ等距離にあり、電圧反射係数Γは変化していない。   As shown in FIG. 14, the impedance is rotated on the Smith chart by the transmission lines LI1 and LI2, and the two impedance states are adjusted so that the distances from the point R0 are not uniform. However, even after the impedance is changed by the transmission lines LI1 and LI2 (after the transition), the two solid circles are almost equidistant from the R50 point, and the voltage reflection coefficient Γ is not changed.

図15は、第1インピーダンス整合回路32の出力(図12のCX3)におけるインピーダンスを示している。即ち、図15は、コンデンサC1,C2によるインピーダンス変化の前後を示すものである。図11(b)で説明したように、コンデンサの存在によってインピーダンスはスミスチャート上のR0点に接する円上を回転するが、このコンデンサの容量値は、少なくともPA31がONのときの送信回路37のインピーダンスが実軸上に遷移する値が選択される。   FIG. 15 shows the impedance at the output of the first impedance matching circuit 32 (CX3 in FIG. 12). That is, FIG. 15 shows before and after the impedance change by the capacitors C1 and C2. As described with reference to FIG. 11B, the impedance rotates on a circle in contact with the R0 point on the Smith chart due to the presence of the capacitor. The capacitance value of this capacitor is at least that of the transmission circuit 37 when the PA 31 is ON. The value at which the impedance transitions on the real axis is selected.

なお、図15では、PA31がOFFのときのインピーダンスも実軸上に遷移している。これは必須の条件ではないものの理想的な遷移状態であり、これを実現するために、「コンデンサC1,C2による回転の結果、PA31がONのときとOFFのときの双方で、遷移後の送信回路37のインピーダンスが実軸上に移動するように」R50点を中心とする回転量を設定、即ち、伝送線路L1,L2Rの伝送線路長を設定しておくのが望ましい。   In FIG. 15, the impedance when PA 31 is OFF also changes on the real axis. Although this is not an indispensable condition, it is an ideal transition state, and in order to realize this, “transmission after transition both when the PA 31 is ON and OFF as a result of rotation by the capacitors C1 and C2. It is desirable to set the rotation amount around the R50 point, that is, to set the transmission line lengths of the transmission lines L1 and L2R so that the impedance of the circuit 37 moves on the real axis.

このように、第1インピーダンス整合回路32は、ZonTとZoffTをスミスチャートの実軸に近づくように遷移させる。   As described above, the first impedance matching circuit 32 causes ZonT and ZoffT to transition so as to approach the real axis of the Smith chart.

図16は、第1バラン40の出力(図12のCX4)におけるインピーダンスを示している。上述したように、アンテナ13からみたとき、第1バラン40は並列回路を含むことから、インピーダンスが純抵抗である場合(即ち、実軸上に存在する場合)は、アンテナ13から見たときのインピーダンスは半減する。これによって、PA31がONのときのインピーダンスはR50点に接近し、PA31がOFFのときのインピーダンスはR0点に接近する。即ち、第1インピーダンス整合回路32と第1バラン40は協働して、PA31がONのときのインピーダンスをR50点に近づける、つまりアンテナ13とのインピーダンスを整合するように機能し、PA31がOFFのときのインピーダンスがR50点からより遠くに外すように(R0点に近づけるように)機能する。   FIG. 16 shows the impedance at the output of the first balun 40 (CX4 in FIG. 12). As described above, when viewed from the antenna 13, the first balun 40 includes a parallel circuit. Therefore, when the impedance is a pure resistance (that is, on the real axis), the first balun 40 is viewed from the antenna 13. The impedance is halved. As a result, the impedance when PA31 is ON approaches the R50 point, and the impedance when PA31 is OFF approaches the R0 point. That is, the first impedance matching circuit 32 and the first balun 40 work together to bring the impedance when the PA 31 is ON closer to the R50 point, that is, to match the impedance with the antenna 13, and the PA 31 is OFF. Function so that the current impedance is further away from the R50 point (closer to the R0 point).

ここで、第1バラン40は形式的には差動信号をシングルエンド信号に変換する要素だが、上述したように、その機能にはインピーダンス整合機能が含まれており、機能的には、第1バラン40は第1インピーダンス整合回路32に含まれる。このように、第1バラン40を含む第1インピーダンス整合回路32は、PA31が活性化したときの送信回路37の電圧反射係数Γが0近傍になるように、かつPA31が不活性化したときの送信回路37の電圧反射係数Γが大きくなるように(より正確には、電圧反射係数Γの絶対値が1に近づくように)インピーダンスを遷移させる。   Here, the first balun 40 is formally an element that converts a differential signal into a single-ended signal, but as described above, its function includes an impedance matching function. The balun 40 is included in the first impedance matching circuit 32. As described above, the first impedance matching circuit 32 including the first balun 40 is configured so that the voltage reflection coefficient Γ of the transmission circuit 37 when the PA 31 is activated is close to 0 and the PA 31 is deactivated. The impedance is changed so that the voltage reflection coefficient Γ of the transmission circuit 37 becomes large (more precisely, the absolute value of the voltage reflection coefficient Γ approaches 1).

即ち、第1インピーダンス整合回路32(第1インピーダンス整合回路32と第1位相調整回路33の間に設けられた並列回路としての第1バラン40を含む)は、ZonTを電圧反射係数Γが0近傍になるように、かつZoffTを電圧反射係数Γの絶対値が大きくなるようにインピーダンスを遷移させる。   That is, the first impedance matching circuit 32 (including the first balun 40 as a parallel circuit provided between the first impedance matching circuit 32 and the first phase adjustment circuit 33) has a voltage reflection coefficient Γ in the vicinity of zero. And the impedance of ZoffT is changed so that the absolute value of the voltage reflection coefficient Γ becomes large.

図17は、第1位相調整回路33の出力(即ち、送信回路37の出力。図12のCX5)におけるインピーダンスを示している。第1実施形態における第1位相調整回路33は、上述したように二段のローパスフィルタを備え、これによって送信信号の信号位相をシフトする。これによって、ローパスフィルタは回路に直列に伝送線路を付加したものと同様に振る舞い、R50点を中心とする円上をインピーダンスが回転するが、第1実施形態ではスミスチャート上でインピーダンスが1周を超えて回転するように信号位相のシフト量を決定している。より具体的には、第1位相調整回路33は上述した第1基板59a内を伝搬する送信信号(波長λg)に対して信号位相を3/4λgだけシフトし、その結果スミスチャート上でインピーダンスが1.5周するようにしている。単に位相調整機能のみを持たせる場合は、第1位相調整回路33において1/2λgを超える位相シフトは不要であるが、減衰特性を向上させて、第1位相調整回路33の持つローパスフィルタ機能(送信信号に対するノイズ除去及び電源ライン45からのノイズ混入防止)を強化するには、このように信号位相を大きくシフトすることが望ましい。一方で、位相調整の側面では、第1位相調整回路33は、信号位相を1/4λgだけシフトするのと等価であり、これによって、PA31が不活性化のときの送信回路37のインピーダンスは、遷移前のR0点近傍から遷移後はR∞点近傍に移動し、ハイインピーダンス状態となる。   FIG. 17 shows the impedance at the output of the first phase adjustment circuit 33 (that is, the output of the transmission circuit 37, CX5 in FIG. 12). As described above, the first phase adjustment circuit 33 in the first embodiment includes the two-stage low-pass filter, and thereby shifts the signal phase of the transmission signal. As a result, the low-pass filter behaves in the same manner as a circuit in which a transmission line is added in series, and the impedance rotates on a circle centered on the R50 point. The shift amount of the signal phase is determined so as to rotate beyond this. More specifically, the first phase adjustment circuit 33 shifts the signal phase by 3 / 4λg with respect to the transmission signal (wavelength λg) propagating in the first substrate 59a, and as a result, the impedance is shown on the Smith chart. I make 1.5 laps. When only the phase adjustment function is provided, the first phase adjustment circuit 33 does not require a phase shift exceeding 1 / 2λg, but the attenuation characteristic is improved and the low-pass filter function (first phase adjustment circuit 33) ( In order to enhance the noise removal for the transmission signal and the prevention of noise mixing from the power supply line 45, it is desirable to shift the signal phase in this way. On the other hand, in terms of phase adjustment, the first phase adjustment circuit 33 is equivalent to shifting the signal phase by ¼λg, whereby the impedance of the transmission circuit 37 when the PA 31 is inactive is: After the transition from the vicinity of the R0 point before the transition, it moves to the vicinity of the R∞ point and becomes a high impedance state.

なお、上述した例では、初期的なPA31のインピーダンスの状態を図13として説明したが、LI1,LI2,C1,C2の値の設定によっては、第1インピーダンス整合回路32は、様々な状態にあるインピーダンスを、一旦図13の状態を経由して、図14〜図16の状態に遷移させることもできる。このように、第1実施形態は、PA31を活性化/不活性化したときの、送信回路37のインピーダンスがスミスチャートの軸対称(即ち、L/C性)の関係となるようにし、その後に上述した過程に従ってインピーダンスを遷移させている、ということができる。   In the above-described example, the initial impedance state of the PA 31 has been described with reference to FIG. 13, but the first impedance matching circuit 32 is in various states depending on the setting of the values of LI1, LI2, C1, and C2. The impedance can also be transited to the states of FIGS. 14 to 16 once via the state of FIG. As described above, in the first embodiment, the impedance of the transmission circuit 37 when the PA 31 is activated / deactivated is made to have an axisymmetric (ie, L / C property) relationship of the Smith chart, and thereafter It can be said that the impedance is changed according to the process described above.

以上、送信回路37における第1位相調整回路32(第1バラン40を含む)と第1位相調整回路33の構成及び動作について詳細に説明したが、受信回路38についても、インピーダンスマッチング状態とハイインピーダンス状態を分離する過程は全く同様である。よって詳細な説明は省略するが、LNA36が活性化しているときのアンテナ13から受信回路38を見たインピーダンスをZonR、LNA36を非活性化しているときのアンテナ13から受信回路38を見たインピーダンスをZoffRとして、上述したZonTとZoffTと同様の関係になるように、回路を構成するパラメータを選定すればよい。   The configuration and operation of the first phase adjustment circuit 32 (including the first balun 40) and the first phase adjustment circuit 33 in the transmission circuit 37 have been described above in detail, but the impedance matching state and the high impedance are also applied to the reception circuit 38. The process of separating states is exactly the same. Therefore, although detailed description is omitted, the impedance of the reception circuit 38 viewed from the antenna 13 when the LNA 36 is activated is the impedance of the reception circuit 38 viewed from the antenna 13 when the ZNAR and LNA 36 are deactivated. As ZoffR, parameters constituting the circuit may be selected so as to have the same relationship as ZonT and ZoffT described above.

図18(a)は、PAが活性化しているときのアンテナからみたインピーダンスの状態を示す説明図、(b)はLNAが活性化しているときのアンテナからみたインピーダンスの状態を示す説明図である。   FIG. 18A is an explanatory diagram showing the state of impedance viewed from the antenna when the PA is activated, and FIG. 18B is an explanatory diagram showing the state of impedance viewed from the antenna when the LNA is activated. .

図18(a)に示すように、PA31がON(かつLNA36がOFF)のとき、送信回路37の出力インピーダンスはアンテナ13とのマッチングが図られアンテナ13から電波が放出されるが、受信回路38の入力インピーダンスはハイインピーダンス状態となり、送信回路37の出力が受信回路38に流入することが防止される。   As shown in FIG. 18A, when the PA 31 is ON (and the LNA 36 is OFF), the output impedance of the transmission circuit 37 is matched with the antenna 13 and radio waves are emitted from the antenna 13, but the reception circuit 38 Is in a high impedance state, and the output of the transmission circuit 37 is prevented from flowing into the reception circuit 38.

他方、図18(b)に示すように、PA31がOFF(かつLNA36がON)のとき、送信回路37の出力インピーダンスはハイインピーダンス状態となり、受信回路38の入力インピーダンスはアンテナ13とのマッチングが図られ、アンテナ13で受信された電波は受信回路38にのみ送られ、送信回路37は何ら影響を受けない。   On the other hand, as shown in FIG. 18B, when PA 31 is OFF (and LNA 36 is ON), the output impedance of the transmission circuit 37 is in a high impedance state, and the input impedance of the reception circuit 38 is matched with the antenna 13. The radio wave received by the antenna 13 is sent only to the receiving circuit 38, and the transmitting circuit 37 is not affected at all.

図19(a)は、スミスチャート上においてハイインピーダンス状態を説明する説明図、(b)はハイインピーダンス状態における電流フローを示す説明図、(c)は図19(b)の等価回路である。   19A is an explanatory diagram for explaining a high impedance state on the Smith chart, FIG. 19B is an explanatory diagram showing a current flow in the high impedance state, and FIG. 19C is an equivalent circuit of FIG. 19B.

以降、図19(a),(b),(c)を用いて、送信回路37と受信回路38のハイインピーダンス状態について具体的に説明する。   Hereinafter, the high impedance state of the transmission circuit 37 and the reception circuit 38 will be described in detail with reference to FIGS. 19A, 19B, and 19C.

図19(a)に示すように、第1実施形態においてはスミスチャートの実軸上4Ω(ただし、図19(a)の実軸数値は、正規化インピーダンスを示しており、一般的には50Ω×4倍=200Ωの点をいう。以降、R200点と呼称する)よりも右側、即ち実軸上で200Ω以上の高抵抗となる範囲をハイインピーダンス状態としている。   As shown in FIG. 19A, in the first embodiment, 4Ω on the real axis of the Smith chart (however, the real axis value in FIG. 19A indicates the normalized impedance and is generally 50Ω. X4 times = point of 200 Ω, hereinafter referred to as R200 point), a range where the resistance is higher than 200Ω on the right side, that is, on the real axis, is in a high impedance state.

図19(b)は、送信回路37の出力とアンテナ13のインピーダンスマッチングが図られ、受信回路38の入力はハイインピーダンス状態となっている状態を示している。このとき送信回路37の出力インピーダンスZsとアンテナ13のインピーダンスZL1はいずれも50Ωである。一方、受信回路38の入力はハイインピーダンス状態であり、その入力インピーダンスZL2=200Ωである。このとき、図19(b)に示すように送信回路37から電流iが流出し、これがアンテナ13に電流i1、受信回路38に電流i2として分流する。この等価回路を描くと図19(c)のようになる。   FIG. 19B shows a state in which the output of the transmission circuit 37 and the impedance of the antenna 13 are matched, and the input of the reception circuit 38 is in a high impedance state. At this time, the output impedance Zs of the transmission circuit 37 and the impedance ZL1 of the antenna 13 are both 50Ω. On the other hand, the input of the receiving circuit 38 is in a high impedance state, and its input impedance ZL2 = 200Ω. At this time, as shown in FIG. 19B, the current i flows out from the transmission circuit 37, and this current is shunted as the current i1 to the antenna 13 and the current i2 to the reception circuit 38. This equivalent circuit is drawn as shown in FIG.

この等価回路について、まず反射損を評価する。ZL1とZL2から構成される並列回路の全抵抗をZLと表すと、電圧反射係数Γは   For this equivalent circuit, the reflection loss is first evaluated. When the total resistance of the parallel circuit composed of ZL1 and ZL2 is expressed as ZL, the voltage reflection coefficient Γ is

Γ=(ZL−Zs)/(ZL+Zs)・・・・(式3)
と表される。ここで全抵抗ZL=1/(1/200+1/50)=40Ωだから、ハイインピーダンス状態を200Ωとしたときの電圧反射係数Γは、
Γ = (ZL−Zs) / (ZL + Zs) (Expression 3)
It is expressed. Here, since the total resistance ZL = 1 / (1/200 + 1/50) = 40Ω, the voltage reflection coefficient Γ when the high impedance state is 200Ω is

Γ=(40−50)/(40+50)=−0.11となる。   Γ = (40−50) / (40 + 50) = − 0.11.

反射損失RLは、   The reflection loss RL is

RL=1−Γ・・・・(式4)
と定義されるから、
RL = 1−Γ 2 (Equation 4)
Is defined as

RL=1−0.11=0.987となり、これは−0.05dBに相当する。 RL = 1-0.11 2 = 0.987, which corresponds to -0.05 dB.

次に分流に伴う損失を計算する。   Next, the loss due to the diversion is calculated.

アンテナ13のインピーダンスZL1、受信回路38のインピーダンスZL2とすると、アンテナ13側に流入する電流i1は、{200/(200+50)}iとなる。ここで、
P=v×i1・・・・(式5)より
P={200/(200+50)}v×i1=0.8v×i1
これは−0.97dBに相当する。
Assuming that the impedance ZL1 of the antenna 13 and the impedance ZL2 of the receiving circuit 38 are given, the current i1 flowing into the antenna 13 is {200 / (200 + 50)} i. here,
P = v × i1 (Equation 5) P = {200 / (200 + 50)} v × i1 = 0.8 v × i1
This corresponds to -0.97 dB.

即ち、全体損失=反射損失+分流損失=−0.05−0.97=−1.02dBとなることがわかる。   That is, it is understood that the total loss = reflection loss + diversion loss = −0.05−0.97 = −1.02 dB.

図20は、PA31を活性化、LNA36を不活性化したときの受信回路38の入力インピーダンスと全損失の関係を示すグラフである。   FIG. 20 is a graph showing the relationship between the input impedance of the receiving circuit 38 and the total loss when the PA 31 is activated and the LNA 36 is deactivated.

図20は、図19(c)においてZs=ZL1=50Ωに固定して、受信回路38の入力インピーダンスを変化させたときの損失(上述の反射損失と分流に伴う損失の合計)をグラフにしたものである。従来、アンテナスイッチモジュールとディスクリート部品を用いてRF回路を構成した場合、経験上、約−1.0dBの損失であれば、同時送受信における音質には問題がないとされている。従って、−1.0dBの損失は、一般的に回路設計の際の設計目標とされる。このように、第1実施形態の構成によっても設計目標は達成されることが分かった。   FIG. 20 is a graph of loss (total reflection loss and loss due to shunting) when the input impedance of the reception circuit 38 is changed with Zs = ZL1 = 50Ω fixed in FIG. Is. Conventionally, when an RF circuit is configured using an antenna switch module and discrete components, experience shows that there is no problem in sound quality in simultaneous transmission and reception if the loss is about −1.0 dB. Therefore, a loss of -1.0 dB is generally a design target for circuit design. Thus, it has been found that the design goal can also be achieved by the configuration of the first embodiment.

また、発明者等が行った官能評価等によれば、損失が約−1.5dBより大きくなると音質等について劣化が認められることから、この−1.5dBの損失は許容損失と考えられている。図20によれば、このときの受信回路38の入力インピーダンスは約112Ωである。   In addition, according to the sensory evaluation and the like conducted by the inventors, the loss of -1.5 dB is considered to be an allowable loss because the sound quality and the like are deteriorated when the loss is greater than about -1.5 dB. . According to FIG. 20, the input impedance of the receiving circuit 38 at this time is about 112Ω.

即ち、送信回路37のPA31または受信回路38のLNA36が不活性化されると、アンテナ13からみたとき送信回路37の出力インピーダンスまたは受信回路38の入力インピーダンスはハイインピーダンス化されるが、ハイインピーダンス化された際の具体的なインピーダンス値Zとしては、最低限の値としてZ≧112Ω(50Ωとの対比ではr=2.24倍)、望ましくはZ≧200Ω(同r=4倍)とするのが望ましい。   That is, when the PA 31 of the transmission circuit 37 or the LNA 36 of the reception circuit 38 is inactivated, the output impedance of the transmission circuit 37 or the input impedance of the reception circuit 38 is increased to the high impedance when viewed from the antenna 13. As a specific impedance value Z at the time of being applied, Z ≧ 112Ω as a minimum value (r = 2.24 times in comparison with 50Ω), preferably Z ≧ 200Ω (r = 4 times same) Is desirable.

このように、ZonTは50Ωであるから、第1位相調整回路33はZoffT>2×ZonTとなるように、送信信号の位相を変化させている。   Thus, since ZonT is 50Ω, the first phase adjustment circuit 33 changes the phase of the transmission signal so that ZoffT> 2 × ZonT.

10 信号処理部
10e TDD/TDMAプロセッサ(制御部)
12 無線部(RFパート)
13 アンテナ
30 アンプモジュール
31 PA(パワーアンプ、第1アンプ)
31a 最終段増幅器
32 第1インピーダンス整合回路
33 第1位相調整回路
34 第2位相調整回路
35 第2インピーダンス整合回路
36 LNA(ローノイズアンプ、第2アンプ)
37 送信回路
38 受信回路
39 接続点
39a 第1接続点
39b 第2接続点
40 第1バラン
41 第2バラン
45 電源ライン(電源)
46 DCカットコンデンサ
56 オープンスタブ
59a 第1基板
59b 第2基板
59c 第3基板
59d 第4基板
100 親機
200 子機
10 Signal processing unit 10e TDD / TDMA processor (control unit)
12 Radio part (RF part)
13 Antenna 30 Amplifier module 31 PA (power amplifier, first amplifier)
31a Final stage amplifier 32 First impedance matching circuit 33 First phase adjustment circuit 34 Second phase adjustment circuit 35 Second impedance matching circuit 36 LNA (low noise amplifier, second amplifier)
37 transmission circuit 38 reception circuit 39 connection point 39a first connection point 39b second connection point 40 first balun 41 second balun 45 power supply line (power supply)
46 DC cut capacitor 56 Open stub 59a First substrate 59b Second substrate 59c Third substrate 59d Fourth substrate 100 Master device 200 Slave device

Claims (13)

送信信号を増幅する第1アンプと、
前記第1アンプによって増幅された送信信号を処理する送信回路と、
前記送信回路で処理された送信信号を送信するアンテナと、
前記アンテナで受信した受信信号を処理する受信回路と、
前記受信回路で処理された受信信号を増幅する第2アンプと、
前記第1アンプと前記第2アンプを交互かつ排他的に活性化する制御部と、を備え、
前記制御部が前記第1アンプを活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをZonT、前記制御部が前記第1アンプを非活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをZoffT、とし、前記制御部が前記第2アンプを活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをZonR、前記制御部が前記第2アンプを非活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをZoffR、とするとき、
前記送信回路は、前記ZonTの電圧反射係数Γが0近傍になるように、かつ前記ZoffTを電圧反射係数Γの絶対値が大きくなるように、前記ZonTと前記ZoffTとを遷移させる第1インピーダンス整合回路と、前記ZoffTをハイインピーダンス状態に遷移させる第1位相調整回路と、を備え、
前記受信回路は、前記ZonRの電圧反射係数Γが0近傍になるように、かつ前記ZoffRを電圧反射係数Γの絶対値が大きくなるように、前記ZonRと前記ZoffRとを遷移させる第2インピーダンス整合回路と、前記ZoffTをハイインピーダンス状態に遷移させる第2位相調整回路と、を備えることを特徴とする無線通信装置。
A first amplifier for amplifying a transmission signal;
A transmission circuit for processing the transmission signal amplified by the first amplifier;
An antenna for transmitting a transmission signal processed by the transmission circuit;
A receiving circuit for processing a received signal received by the antenna;
A second amplifier for amplifying the received signal processed by the receiving circuit;
A controller that alternately and exclusively activates the first amplifier and the second amplifier,
ZonT represents the impedance of the transmission circuit viewed from the antenna when the control unit activates the first amplifier, and the transmission circuit from the antenna when the control unit deactivates the first amplifier. ZonT is the impedance when the control unit is activating the second amplifier, ZonR is the impedance viewed from the antenna when the control unit is activating the second amplifier, and the control unit is deactivating the second amplifier. When ZoffR is the impedance of the receiving circuit viewed from the antenna when
The transmission circuit performs a first impedance matching that causes the ZonT and the ZoffT to transition so that the voltage reflection coefficient Γ of the ZonT is close to 0 and the absolute value of the voltage reflection coefficient Γ is increased. A circuit, and a first phase adjustment circuit that causes the ZoffT to transition to a high impedance state,
The receiving circuit performs second impedance matching to transition the ZonR and the ZoffR so that the voltage reflection coefficient Γ of the ZonR is close to 0 and the absolute value of the voltage reflection coefficient Γ of the ZoffR is increased. A wireless communication apparatus comprising: a circuit; and a second phase adjustment circuit that causes the ZoffT to transition to a high impedance state .
前記第1インピーダンス整合回路は第1のコンデンサを備え、
前記第1のコンデンサの一端は、前記第1アンプと前記第1位相調整回路との間に接続され、前記第1のコンデンサの他端は、接地することを特徴とする請求項1記載の無線通信装置。
The first impedance matching circuit includes a first capacitor;
2. The radio according to claim 1, wherein one end of the first capacitor is connected between the first amplifier and the first phase adjustment circuit, and the other end of the first capacitor is grounded. Communication device.
前記第2インピーダンス整合回路は第2のコンデンサを備え、
前記第2のコンデンサの一端は、前記第2アンプと前記第2位相調整回路との間に接続され、前記第2のコンデンサの他端は、接地することを特徴とする請求項1または2のいずれかに記載の無線通信装置。
The second impedance matching circuit includes a second capacitor;
The one end of the second capacitor is connected between the second amplifier and the second phase adjustment circuit, and the other end of the second capacitor is grounded. Any one of the radio | wireless communication apparatuses.
前記第1位相調整回路は、ZoffT>2×ZonTとなるように、前記送信信号の位相を変化させ、
前記第2位相調整回路は、ZoffR>2×ZonRとなるように、前記受信信号の位相を変化させることを特徴とする請求項1〜3のいずれかに記載の無線通信装置。
The first phase adjustment circuit changes the phase of the transmission signal so that ZoffT> 2 × ZonT,
The radio communication apparatus according to claim 1, wherein the second phase adjustment circuit changes the phase of the reception signal so that ZoffR> 2 × ZonR.
前記送信回路における送信信号の波長をλgとするとき、
前記第1位相調整回路は、前記送信信号の位相を1/2λgより大きく変化させることを特徴とする請求項1〜4のいずれかに記載の無線通信装置。
When the wavelength of the transmission signal in the transmission circuit is λg,
The wireless communication apparatus according to claim 1, wherein the first phase adjustment circuit changes the phase of the transmission signal to be larger than ½λg.
前記第1インピーダンス整合回路、前記第1位相調整回路、第2インピーダンス整合回路、前記第2位相調整回路を構成するインダクタ及びコンデンサを、配線パターンを引き回して形成したことを特徴とする請求項1〜5のいずれかに記載の無線通信装置。 The first impedance matching circuit, the first phase adjustment circuit, the second impedance matching circuit, and an inductor and a capacitor constituting the second phase adjustment circuit are formed by routing a wiring pattern . The wireless communication device according to any one of 5 . 前記配線パターンが形成された第1基板と、
グラウンドパターンが形成された第2,第3基板と、を備え、
前記グラウンドパターンが前記配線パターンと重畳するように、前記第1基板の表裏面に前記第2基板と前記第3基板を設けたことを特徴とする請求項記載の無線通信装置。
A first substrate on which the wiring pattern is formed;
A second and a third substrate on which a ground pattern is formed,
The wireless communication apparatus according to claim 6 , wherein the second substrate and the third substrate are provided on the front and back surfaces of the first substrate so that the ground pattern overlaps the wiring pattern.
前記第1アンプと前記第2アンプをその表面に実装した第4基板と、
この第4基板と前記第2基板または第3基板に設けられ、前記第4基板と前記第1基板を電気的に接続するviaホールを備え、
このviaホールを介して、前記第1アンプによって増幅された送信信号を前記送信回路に供給し、前記アンテナで受信した受信信号を前記第2アンプに供給することを特徴とする請求項記載の無線通信装置。
A fourth substrate on which the first amplifier and the second amplifier are mounted;
A via hole provided in the fourth substrate and the second or third substrate, electrically connecting the fourth substrate and the first substrate;
Through the via hole, a transmission signal amplified by the first amplifier is supplied to said transmission circuit, according to claim 7, wherein the supplying the reception signal received by the antenna to the second amplifier Wireless communication device.
前記第2基板と前記第3基板の間を接続する複数のviaホール群を有し、
前記viaホール群を、前記第2基板及び前記第3基板で挟まれる前記第1基板において、前記送信回路と前記受信回路を取り囲むように設けたことを特徴とする請求項記載の無線通信装置。
A plurality of via holes connecting the second substrate and the third substrate;
8. The wireless communication apparatus according to claim 7 , wherein the via hole group is provided so as to surround the transmission circuit and the reception circuit in the first substrate sandwiched between the second substrate and the third substrate. .
前記第1位相調整回路を、直列接続された第1,第2段の2つのΠ型ローパスフィルタで構成し、このうち第1段の終端と第2段の始端に配置されるコンデンサを1つのコンデンサで共用したことを特徴とする請求項1〜9のいずれかに記載の無線通信装置。 The first phase adjustment circuit is composed of two first and second stage low pass filters connected in series, and one of the capacitors arranged at the end of the first stage and the start of the second stage is one The wireless communication apparatus according to claim 1, wherein the wireless communication apparatus is shared by a capacitor. 前記第1アンプの出力は差動出力の信号とされ、
前記送信回路において、前記第1インピーダンス整合回路と前記第1位相調整回路の間に、前記差動出力の信号をシングルエンド信号に変換する第1バランを設け、
前記第1バランは前記第1アンプを非活性化したときに電圧反射係数Γの絶対値が大きくなるようにインピーダンスを遷移させる並列回路を含むことを特徴とする請求項1〜10のいずれかに記載の無線通信装置。
The output of the first amplifier is a differential output signal,
In the transmission circuit, a first balun that converts the differential output signal into a single-ended signal is provided between the first impedance matching circuit and the first phase adjustment circuit.
The said 1st balun includes the parallel circuit which changes an impedance so that the absolute value of voltage reflection coefficient (GAMMA) may become large when the said 1st amplifier is deactivated, The any one of Claims 1-10 characterized by the above-mentioned. The wireless communication device described.
前記第2アンプの入力は差動入力の信号とされ、
前記受信回路において、前記第2インピーダンス整合回路と前記第2位相調整回路の間に、前記シングルエンド入力を差動入力に変換する第2バランを設け、
前記第2バランは前記第2アンプを非活性化したときに電圧反射係数Γの絶対値が大きくなるようにインピーダンスを遷移させる並列回路を含むことを特徴とする請求項1〜11のいずれかに記載の無線通信装置。
The input of the second amplifier is a differential input signal,
In the receiving circuit, a second balun for converting the single-ended input into a differential input is provided between the second impedance matching circuit and the second phase adjusting circuit,
The second balun is in any of the preceding claims, characterized in that it comprises a parallel circuit for shifting the impedance such that the absolute value of the voltage reflection coefficient Γ is increased when the deactivation of the second amplifier The wireless communication device described.
前記第2バランをバンドパスフィルタ特性を有する共振器で構成したことを特徴とする請求項1記載の無線通信装置。 The wireless communications apparatus of claim 1 2, wherein the configuring the second balun resonator having a band-pass filter characteristics.
JP2012239472A 2012-10-30 2012-10-30 Wireless communication device Active JP5242842B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012239472A JP5242842B1 (en) 2012-10-30 2012-10-30 Wireless communication device
EP13188251.6A EP2728759B1 (en) 2012-10-30 2013-10-11 Antenna matching circuit for a wireless communication device
AU2013245434A AU2013245434A1 (en) 2012-10-30 2013-10-14 Wireless communication device
US14/053,733 US8923783B2 (en) 2012-10-30 2013-10-15 Transmit and receive transmission circuits coupled to a common antenna for a wireless communication device
RU2013148093/08A RU2554560C2 (en) 2012-10-30 2013-10-29 Wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012239472A JP5242842B1 (en) 2012-10-30 2012-10-30 Wireless communication device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013070143A Division JP5280595B1 (en) 2012-10-30 2013-03-28 Wireless communication device

Publications (2)

Publication Number Publication Date
JP5242842B1 true JP5242842B1 (en) 2013-07-24
JP2014090330A JP2014090330A (en) 2014-05-15

Family

ID=49041796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012239472A Active JP5242842B1 (en) 2012-10-30 2012-10-30 Wireless communication device

Country Status (1)

Country Link
JP (1) JP5242842B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107147870A (en) * 2017-04-13 2017-09-08 浙江大华技术股份有限公司 The method and talk back equipment of a kind of automatic adjusument talk back equipment power consumption
US12046441B2 (en) 2021-12-21 2024-07-23 GE Precision Healthcare LLC X-ray tube cathode focusing element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112253A (en) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd Switch circuit, transmitter, receiver and transmitter-receiver
JP2004235815A (en) * 2003-01-29 2004-08-19 Nec Access Technica Ltd Portable telephone
JP2004343517A (en) * 2003-05-16 2004-12-02 Matsushita Electric Ind Co Ltd Transmitting/receiving circuit
JP2010057204A (en) * 2000-03-15 2010-03-11 Hitachi Metals Ltd High-frequency composite component, and wireless communication device using the same
JP2011199725A (en) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp Semiconductor switch, transceiver, transmitter and receiver
JP2011211589A (en) * 2010-03-30 2011-10-20 Furukawa Electric Co Ltd:The High frequency switch circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112253A (en) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd Switch circuit, transmitter, receiver and transmitter-receiver
JP2010057204A (en) * 2000-03-15 2010-03-11 Hitachi Metals Ltd High-frequency composite component, and wireless communication device using the same
JP2010246154A (en) * 2000-03-15 2010-10-28 Hitachi Metals Ltd High-frequency composite component, and wireless communications device using the same
JP2004235815A (en) * 2003-01-29 2004-08-19 Nec Access Technica Ltd Portable telephone
JP2004343517A (en) * 2003-05-16 2004-12-02 Matsushita Electric Ind Co Ltd Transmitting/receiving circuit
JP2011199725A (en) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp Semiconductor switch, transceiver, transmitter and receiver
JP2011211589A (en) * 2010-03-30 2011-10-20 Furukawa Electric Co Ltd:The High frequency switch circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107147870A (en) * 2017-04-13 2017-09-08 浙江大华技术股份有限公司 The method and talk back equipment of a kind of automatic adjusument talk back equipment power consumption
CN107147870B (en) * 2017-04-13 2020-02-14 浙江大华技术股份有限公司 Method for adaptively adjusting power consumption of intercom device and intercom device
US10931831B2 (en) 2017-04-13 2021-02-23 Zhejiang Dahua Technology Co., Ltd. Intercom devices and methods for adaptively adjusting power consumption thereof
US11523003B2 (en) 2017-04-13 2022-12-06 Zhejiang Dahua Technology Co., Ltd. Intercom devices and methods for adaptively adjusting power consumption thereof
US12046441B2 (en) 2021-12-21 2024-07-23 GE Precision Healthcare LLC X-ray tube cathode focusing element

Also Published As

Publication number Publication date
JP2014090330A (en) 2014-05-15

Similar Documents

Publication Publication Date Title
EP2728759B1 (en) Antenna matching circuit for a wireless communication device
US8648670B2 (en) Filter, duplexer and communication module
EP1938464B1 (en) Multiband or multimode front end antenna switch
JP2024045172A (en) Processing method of carrier aggregation signal
US20200211998A1 (en) Radio-frequency module and communication device
KR20200010094A (en) Hybrid acoustic lc filter with harmonic suppression
US11558073B2 (en) Switch module
CN109417397A (en) Integrated signal combiner
WO2019005145A1 (en) Antenna isolation enhancement
JP4221205B2 (en) Diplexer and high-frequency switch using the same
US10608694B2 (en) High-frequency module, transmission-reception module, and communication apparatus
JP2014090402A (en) Radio communication device
CN112019186A (en) High-frequency circuit and communication device
JP5242842B1 (en) Wireless communication device
US20200058436A1 (en) High-frequency module
JP5280595B1 (en) Wireless communication device
JP6798521B2 (en) Multiplexers, high frequency front-end circuits and communication equipment
JP5280576B1 (en) Wireless communication device and wireless communication circuit
JP6074800B2 (en) Wireless communication device
JP3982683B2 (en) Wireless communication circuit
WO2010047250A1 (en) High frequency switch module and high frequency switch device
US10886897B2 (en) Filter device and filter module
CN110247669B (en) Multiplexer and communication device
CN101207920A (en) Communication apparatus capable of reducing mutual interference
JP2013123270A (en) Filter, duplexer, and communication module

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5242842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150