JP2014090402A - Radio communication device - Google Patents
Radio communication device Download PDFInfo
- Publication number
- JP2014090402A JP2014090402A JP2013106050A JP2013106050A JP2014090402A JP 2014090402 A JP2014090402 A JP 2014090402A JP 2013106050 A JP2013106050 A JP 2013106050A JP 2013106050 A JP2013106050 A JP 2013106050A JP 2014090402 A JP2014090402 A JP 2014090402A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- antenna
- transmission
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transmitters (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Transceivers (AREA)
Abstract
Description
本発明は、コードレス電話機、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ−ｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、無線送受信機能を有する携帯情報端末等の無線通信回路に関するものである。 The present invention relates to a wireless communication circuit such as a cordless telephone, a PHS (Personal Handy-phone System), a WLAN (Wireless Local Area Network), and a portable information terminal having a wireless transmission / reception function.
従来から、例えば親機と子機の間で、双方向に音声信号やデータを送受信するコードレス電話機が知られている。このような無線通信回路のフロントエンドモジュールとして、パワーアンプ（ＰＡ）に接続された送信回路と低雑音増幅器（ＬＮＡ）に接続された受信回路を備え、アンテナとこれらの送信／受信回路の接続をアンテナスイッチモジュール（ＡＳＭ）で時分割に切り替えるようにした構成が知られている（特許文献１）。従来の無線通信回路では、アンテナスイッチモジュールを高速に切り替えることで、送信と受信を実質的に同時に行うことができる。 2. Description of the Related Art Conventionally, a cordless telephone that transmits and receives audio signals and data bidirectionally between a parent device and a child device is known. As a front-end module of such a wireless communication circuit, a transmission circuit connected to a power amplifier (PA) and a reception circuit connected to a low-noise amplifier (LNA) are provided, and an antenna is connected to these transmission / reception circuits. A configuration is known in which switching is performed in a time-sharing manner using an antenna switch module (ASM) (Patent Document 1). In a conventional wireless communication circuit, transmission and reception can be performed substantially simultaneously by switching the antenna switch module at high speed.
しかし、このアンテナスイッチモジュールは使用時に数１０％の電力を消費するため消費電力低減の観点や、部品点数の削減によるコストダウンの観点から、アンテナスイッチモジュールを用いることなく送受信を可能とする試みが行われており、例えばパワーアンプの出力を、受信時には電源ライン及びグラウンドの双方から切り離して、パワーアンプの出力端をハイインピーダンス状態にする技術（特許文献２）や、パワーアンプとアンテナの間に第１の位相線路、およびアンテナと低雑音増幅器の間に第２の位相線路を設けることで、パワーアンプの電源が遮断された際に、アンテナからみたパワーアンプのインピーダンスをほぼ開放状態に、また低雑音増幅器の電源が遮断された際に、アンテナからみた低雑音増幅器のインピーダンスをほぼ開放状態にする技術（特許文献３）や、いわゆるマルチバンドに対応した通信機において、使用する周波数帯域に応じてインピーダンスの位相調整を行う技術（特許文献４）が開示されている。 However, since this antenna switch module consumes several tens of percent of power when in use, an attempt to enable transmission / reception without using an antenna switch module from the viewpoint of power consumption reduction and cost reduction by reducing the number of components. For example, the output of the power amplifier is disconnected from both the power line and the ground at the time of reception and the output terminal of the power amplifier is placed in a high impedance state (Patent Document 2), or between the power amplifier and the antenna. By providing the first phase line and the second phase line between the antenna and the low-noise amplifier, when the power of the power amplifier is shut off, the impedance of the power amplifier viewed from the antenna is almost open. When the power supply of the low noise amplifier is cut off, the impedance of the low noise amplifier viewed from the antenna The or technology (Patent Document 3) that the substantially open state, the communication device corresponding to the so-called multi-band, a technique for phase adjustment of the impedance in accordance with the frequency band used (Patent Document 4) are disclosed.
しかしながら、特許文献２に開示された構成では、アンテナスイッチモジュール自体は除去されているが、アンテナスイッチモジュールの代わりにパワーアンプの出力端を電源ラインとグラウンドの双方から切り離すスイッチが導入されており、そもそも送信回路と受信回路のＯＮとＯＦＦを排他的に制御する時分割駆動を行っているにもかかわらず、結果としてスイッチが残存する構成となっている。
However, in the configuration disclosed in
特許文献２では、パワーアンプの出力端をハイインピーダンス状態にしているものの、アンテナとパワーアンプの間には送信用インピーダンス変換回路が設けられており、受信時にアンテナで受信した信号が送信用インピーダンス変換回路にも流入する構成となっている。即ち、特許文献２で開示された構成は、パワーアンプの出力端をハイインピーダンス状態にするものにすぎず、アンテナからみたときの送信回路（ここでは送信用インピーダンス変換回路）のインピーダンスをハイインピーダンス状態にするものではない。
In
このため、残存するスイッチを動作させることによる消費電力の増大、何らかのスイッチング回路の存在による部品点数又は回路規模の増大、そして受信時の特性劣化といった課題がある。 For this reason, there are problems such as an increase in power consumption by operating the remaining switches, an increase in the number of parts or circuit scale due to the presence of some switching circuit, and a deterioration in characteristics during reception.
また、特許文献３では位相線路の付加によって、パワーアンプや低雑音増幅器を活性化／非活性化した際に、インピーダンスをマッチングの状態とハイインピーダンスの状態に遷移させることが可能だとしている。しかしながら、特許文献３によれば、このような効果を発現するためには特定の前提条件を満たす必要がある。即ち、非活性化したときにパワーアンプは送信帯域においてほぼ純粋なリアクタンス成分のみとなり、反射係数が０．８以上の値となっていること等を必要としている。このように特許文献３に開示された技術は、適用可能なパワーアンプや低雑音増幅器を限定してしまう点で汎用性に課題がある。
Further,
また、特許文献４では、高周波増幅器回路の出力整合回路とスイッチ回路の送信端子との間に位相調整回路を設け、スイッチ回路と高周波増幅器回路との整合が必要な基本周波数帯域においては共役整合に相当する位相の関係とし、不要な周波数帯域においては非共役整合に相当する関係に位相調整することで、不用なｎ倍周波数帯域での高調波減衰量を最大にすることが可能だとしている。しかしながら、特許文献４の構成では、分波を行った後に周波数帯域毎に送信回路と受信回路を切り替えるスイッチ回路が残存する構成となっている。
Further, in
本発明は、このような従来技術の課題を解決するべく案出されたものであり、その主な目的は、無線通信回路からアンテナスイッチモジュールを除去して消費電力低減とコスト低減を達成し、しかもアンテナスイッチモジュールを除去しても送信特性及び受信特性が劣化せず、更にこれらをパワーアンプや低雑音増幅器の特性に依存することなく実現することが可能な無線通信回路を提供することにある。 The present invention has been devised to solve such problems of the prior art, and its main purpose is to remove the antenna switch module from the wireless communication circuit to achieve power consumption reduction and cost reduction, In addition, it is an object of the present invention to provide a radio communication circuit capable of realizing the transmission characteristics and the reception characteristics without being deteriorated even if the antenna switch module is removed, and without depending on the characteristics of the power amplifier and the low noise amplifier. .
本発明の無線通信回路は、送信信号を増幅する第１アンプと、前記第１アンプによって増幅された送信信号を処理する送信回路と、前記送信回路で処理された送信信号を送信するアンテナと、前記第１アンプの活性化と非活性化とを交互に繰り返す制御部と、を備え、前記制御部が前記第１アンプを活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをＺｏｎＴ、前記制御部が前記第１アンプを非活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをＺｏｆｆＴ、とするとき、前記送信回路は、前記アンテナのインピーダンスと前記ＺｏｎＴとを整合させ、かつ前記ＺｏｆｆＴを電圧反射係数Γの絶対値が大きくなるように、前記ＺｏｎＴと前記ＺｏｆｆＴとを遷移させる第１インピーダンス整合回路と、前記ＺｏｆｆＴをハイインピーダンス状態に遷移させる第１位相調整回路と、を備えるようにしたものである。 A wireless communication circuit of the present invention includes a first amplifier that amplifies a transmission signal, a transmission circuit that processes the transmission signal amplified by the first amplifier, an antenna that transmits the transmission signal processed by the transmission circuit, A control unit that alternately activates and deactivates the first amplifier, and the impedance of the transmission circuit viewed from the antenna when the control unit is activating the first amplifier is ZonT , When the impedance of the transmission circuit viewed from the antenna when the control unit deactivates the first amplifier is ZoffT, the transmission circuit matches the impedance of the antenna and the ZonT. And a first impedance for causing the ZonT and the ZoffT to transition so that the absolute value of the voltage reflection coefficient Γ is increased. And covering the circuit, but which is adapted and a first phase adjusting circuit for shifting to the high impedance state the ZoffT.
本発明によれば、上述の構成によって、第１アンプが活性化しているときと不活性化しているときで、インピーダンスの値を大きく変化させることができ、パワーアンプの特性に依存せず、かつ送信特性を劣化させることなく、無線通信回路の構成要素からアンテナスイッチモジュールを排除して消費電力低減とコスト低減を達成することができる。 According to the present invention, with the above-described configuration, the value of the impedance can be changed greatly between when the first amplifier is activated and when it is deactivated, without depending on the characteristics of the power amplifier, and Without deteriorating the transmission characteristics, it is possible to eliminate the antenna switch module from the components of the wireless communication circuit and achieve power consumption reduction and cost reduction.
前記課題を解決するためになされた本発明は、送信信号を増幅する第１アンプと、前記第１アンプによって増幅された送信信号を処理する送信回路と、前記送信回路で処理された送信信号を送信するアンテナと、前記第１アンプの活性化と非活性化とを交互に繰り返す制御部と、を備え、前記制御部が前記第１アンプを活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをＺｏｎＴ、前記制御部が前記第１アンプを非活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをＺｏｆｆＴ、とするとき、前記送信回路は、前記アンテナのインピーダンスと前記ＺｏｎＴとを整合させ、かつ前記ＺｏｆｆＴを電圧反射係数Γの絶対値が大きくなるように、前記ＺｏｎＴと前記ＺｏｆｆＴとを遷移させる第１インピーダンス整合回路と、前記ＺｏｆｆＴをハイインピーダンス状態に遷移させる第１位相調整回路と、を備えるものである。 The present invention, which has been made to solve the above problems, includes a first amplifier for amplifying a transmission signal, a transmission circuit for processing the transmission signal amplified by the first amplifier, and a transmission signal processed by the transmission circuit. An antenna for transmitting, and a controller that alternately repeats activation and deactivation of the first amplifier, and the transmission circuit is connected to the antenna when the controller activates the first amplifier. When the impedance seen is ZonT, and the impedance when the transmission unit is viewed from the antenna when the control unit is deactivating the first amplifier is ZoffT, the transmission circuit has the impedance of the antenna and the impedance The ZonT and the ZoffT are transitioned so that the ZonT is matched and the absolute value of the voltage reflection coefficient Γ is increased. A first impedance matching circuit, a first phase adjusting circuit for shifting the ZoffT in a high impedance state, in which comprises a.
これによって、第１アンプが活性化しているときと不活性化しているときで、インピーダンスの値を大きく変化させることができ、パワーアンプの特性に依存せず、かつ送信特性を劣化させることなく、無線通信装置の構成要素からアンテナスイッチモジュールを排除して消費電力低減とコスト低減を達成することができる。 Thereby, when the first amplifier is activated and deactivated, the impedance value can be greatly changed, without depending on the characteristics of the power amplifier, and without degrading the transmission characteristics. Reduction of power consumption and cost can be achieved by removing the antenna switch module from the components of the wireless communication apparatus.
また、本発明は、前記第１インピーダンス整合回路は、前記ＺｏｎＴと前記アンテナのインピーダンスとが整合するように作用する第１のコンデンサを備えるものである。 In the present invention, the first impedance matching circuit includes a first capacitor that acts so that the impedance of the ZonT and the antenna match.
これによって、スミスチャート上で送信回路のインピーダンスを遷移させて、アンテナとＺｏｎＴとのインピーダンスを整合させ、かつＺｏｆｆＴの電圧反射係数Γの絶対値を大きくすることができる。 As a result, the impedance of the transmission circuit can be shifted on the Smith chart, the impedance of the antenna and ZonT can be matched, and the absolute value of the voltage reflection coefficient Γ of ZoffT can be increased.
また、本発明は、前記第１のコンデンサの一端を前記第１のアンプと前記第１位相調整回路との間に接続し、前記第１のコンデンサの他端をグラウンドに接地するように構成したものである。 In the present invention, one end of the first capacitor is connected between the first amplifier and the first phase adjustment circuit, and the other end of the first capacitor is grounded. Is.
これによって、スミスチャート上で送信回路のインピーダンスを遷移させて、アンテナとＺｏｎＴとのインピーダンスを整合させ、かつＺｏｆｆＴの電圧反射係数Γの絶対値を大きくすることができる。そして、第１のコンデンサは基板上に配線パターンによって形成されるから、コストアップが発生しない。 As a result, the impedance of the transmission circuit can be shifted on the Smith chart, the impedance of the antenna and ZonT can be matched, and the absolute value of the voltage reflection coefficient Γ of ZoffT can be increased. And since the 1st capacitor is formed with a wiring pattern on a substrate, cost rise does not occur.
また、本発明は、前記第１位相調整回路は、ＺｏｆｆＴ＞２×ＺｏｎＴとなるように、前記送信信号の位相を変化させるようにしたものである。 According to the present invention, the first phase adjustment circuit changes the phase of the transmission signal so that ZoffT> 2 × ZonT.
これによって、アンテナスイッチモジュールを備えることなく、受信時に受信信号が送信回路に流入することを防止できる。 Accordingly, the reception signal can be prevented from flowing into the transmission circuit at the time of reception without providing the antenna switch module.
また、本発明は、アンテナと、前記アンテナで受信した受信信号を処理する受信回路と、前記受信回路で処理された受信信号を増幅する第２アンプと、前記第２アンプの活性化と非活性化とを交互に繰り返す制御部と、を備え、前記制御部が前記第２アンプを活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをＺｏｎＲ、前記制御部が前記第２アンプを非活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをＺｏｆｆＲ、とするとき、前記受信回路は、前記アンテナのインピーダンスと前記ＺｏｎＲとを整合させ、かつ前記ＺｏｆｆＲを電圧反射係数Γの絶対値が大きくなるように、前記ＺｏｎＲと前記ＺｏｆｆＲとを遷移させる第２インピーダンス整合回路と、前記ＺｏｆｆＴをハイインピーダンス状態に遷移させる第２位相調整回路と、を備えるものである。 The present invention also provides an antenna, a reception circuit that processes a reception signal received by the antenna, a second amplifier that amplifies the reception signal processed by the reception circuit, and activation and deactivation of the second amplifier. And a control unit that alternately repeats the ZonR impedance, as viewed from the antenna when the control unit is activating the second amplifier, and the control unit controls the second amplifier. When the impedance of the receiving circuit viewed from the antenna when it is deactivated is ZoffR, the receiving circuit matches the impedance of the antenna and ZonR, and makes ZoffR the voltage reflection coefficient Γ. A second impedance matching circuit for making a transition between the ZonR and the ZoffR so that the absolute value becomes large; A second phase adjusting circuit for shifting the-impedance state, in which comprises a.
これによって、第２アンプが活性化しているときと不活性化しているときで、インピーダンスの値を大きく変化させることができ、低雑音増幅器の特性に依存せず、かつ受信特性を劣化させることなく、無線通信装置の構成要素からアンテナスイッチモジュールを排除して消費電力低減とコスト低減を達成することができる。 As a result, the impedance value can be changed greatly depending on whether the second amplifier is activated or deactivated, without depending on the characteristics of the low noise amplifier, and without degrading the reception characteristics. The power consumption and the cost can be reduced by eliminating the antenna switch module from the components of the wireless communication device.
また、本発明は、前記第２インピーダンス整合回路は、前記ＺｏｎＲと前記アンテナのインピーダンスとが整合するように作用する第２のコンデンサを備えるようにしたものである。 According to the present invention, the second impedance matching circuit includes a second capacitor that operates so that the impedance of the ZonR and the antenna are matched.
これによって、スミスチャート上で受信回路のインピーダンスを遷移させて、アンテナとＺｏｎＲとのインピーダンスを整合させ、かつＺｏｆｆＲの電圧反射係数Γの絶対値を大きくすることができる。 As a result, the impedance of the receiving circuit is shifted on the Smith chart, the impedances of the antenna and ZonR are matched, and the absolute value of the voltage reflection coefficient Γ of ZoffR can be increased.
また、本発明は、前記第２のコンデンサの一端を前記第２のアンプと前記第２位相調整回路との間に接続し、前記第２のコンデンサの他端をグラウンドに接地したものである。 In the present invention, one end of the second capacitor is connected between the second amplifier and the second phase adjustment circuit, and the other end of the second capacitor is grounded.
これによって、スミスチャート上で受信回路のインピーダンスを遷移させて、アンテナ
とＺｏｎＲとのインピーダンスを整合させ、かつＺｏｆｆＲの電圧反射係数Γの絶対値を大きくすることができる。そして、第２のコンデンサは基板上に配線パターンによって形成されるから、コストアップが発生しない。
As a result, the impedance of the receiving circuit is shifted on the Smith chart, the impedances of the antenna and ZonR are matched, and the absolute value of the voltage reflection coefficient Γ of ZoffR can be increased. Since the second capacitor is formed on the substrate by the wiring pattern, the cost does not increase.
また、本発明は、前記第２位相調整回路は、ＺｏｆｆＲ＞２×ＺｏｎＲとなるように、前記受信信号の位相を変化させるようにしたものである。 In the present invention, the phase of the received signal is changed so that the second phase adjusting circuit satisfies ZoffR> 2 × ZonR.
これによって、アンテナスイッチモジュールを備えることなく、送信時に送信信号が受信回路に流入することを防止できる。
（第１実施形態）
Accordingly, it is possible to prevent a transmission signal from flowing into the reception circuit during transmission without providing an antenna switch module.
(First embodiment)
以下、本発明の第１実施形態について図面を参照しながら説明する。 Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
図１（ａ）は、第１実施形態の無線通信装置の親機１００の全体斜視図、（ｂ）は無線通信装置の子機２００の全体斜視図である。以降、図１（ａ）、図１（ｂ）を用いて、第１実施形態に係る無線通信装置の親機１００と子機２００の概要について説明する。
FIG. 1A is an overall perspective view of the
第１実施形態では、主にＤＥＣＴ（Ｄｉｇｉｔａｌ Ｅｎｈａｎｃｅｄ Ｃｏｒｄｌｅｓｓ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）に準拠したディジタルコードレス電話機を例示して説明する。ＤＥＣＴは２０１１年に策定されたディジタルコードレス電話機の標準規格であり、１．９ＧＨｚ帯（１，８９５，６１６Ｈｚ〜１，９０２，５２８Ｈｚ）の周波数を使用し、通信方式はＴＤＭＡ−ＷＢ（時分割多元接続方式）を採用している。ＤＥＣＴでは他機器との電波干渉による通信障害を低減できることや、使用する周波数帯である１．９ＧＨｚは無線ＬＡＮや電子レンジと干渉がないので、ファクスや電話による通話品質を維持できるとされている。またＤＥＣＴは、広帯域の音声／データを通信することができる方式として知られ、周波数チャネルの使用状況を常時モニタリングし、装置自身が最適なチャネルを選択することで効率良く周波数帯域を利用できる。 In the first embodiment, a digital cordless telephone compliant mainly with DECT (Digital Enhanced Cordless Communications) will be described as an example. DECT is a standard for digital cordless telephones established in 2011. It uses a frequency of 1.9 GHz (1,895,616 Hz to 1,902,528 Hz), and the communication method is TDMA-WB (time division multiple). Connection method). In DECT, communication troubles due to radio wave interference with other devices can be reduced, and 1.9 GHz, which is the frequency band to be used, has no interference with wireless LANs and microwave ovens. . DECT is known as a method capable of communicating wideband voice / data, and the frequency band can be efficiently used by constantly monitoring the usage state of the frequency channel and selecting the optimum channel by the apparatus itself.
なお、後述する無線部１２の特徴的な構成は、ＤＥＣＴ方式のみならず、例えば世界的に広く利用されているＧＳＭ（登録商標、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式の携帯電話機、スマートフォン、ＰＨＳ、ＷＬＡＮ、無線送受信機能を有する携帯情報端末（タブレット）等全般に応用することができ、また、ＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）方式を採用した自動車電話、携帯電話にも応用することができる。
Note that the characteristic configuration of the
図１（ａ）において、ユーザは通常の固定電話と同様に、親機１００の表示部６と操作部７を使って通話する相手方の電話番号の呼び出しやキー入力を行い、図示しない公衆回線（有線）と接続された他の電話機との間で音声データをやりとりする。親機１００にはマイクロフォン８とスピーカ９が設けられており、ユーザはいわゆるハンズフリーの状態で相手方と会話をすることができる。
In FIG. 1 (a), the user uses the
図１（ｂ）において、ユーザは子機２００を用いて親機１００を経由して音声データを送受信することができる。子機２００においても、ユーザは表示部１４と操作部１５を使って通話する相手方の電話番号をキー入力等する。子機２００にも送信すべき音声を取得するマイクロフォン１６と、受信信号を復調した音声を出力する通話用スピーカ１７、リンガ用スピーカ１８が設けられている。
In FIG. 1B, the user can transmit and receive audio data via the
親機１００はアンテナ（親機アンテナ）５を有し、子機２００に備えられたアンテナ１３（子機アンテナ）との間で、所定の周波数の搬送波に重畳したディジタル音声データを相互に送受信する。これによって、親機１００と子機２００の間においてワイヤレスで通話をすることができる。
図２は、無線通信装置の親機１００の概略を示すブロック構成図である。親機１００は既に説明したユーザインタフェースとしての表示部６、操作部７、マイクロフォン８、スピーカ９の他に、外部インタフェースとして電話回線インタフェース１を備えており、親機１００は電話回線インタフェース１を介して公衆回線と接続する。また、親機１００にはフラッシュメモリ等で構成された記憶部３が設けられ、例えば、使用頻度の高い接続先の電話番号や、親機１００を留守番電話として使用する際に、相手方から送信された音声データをディジタル化して記憶する。
FIG. 2 is a block configuration diagram showing an outline of the
また、親機１００には信号処理部１０が設けられ、信号処理部１０はアナログマルチプレクサ１０ａ、コーデック１０ｂ、ＣＰＵブロック１０ｆ、符号化／復号化部１０ｄ、ＴＤＤ／ＴＤＭＡプロセッサ１０ｅ、ＣＰＵブロック１０ｆに搭載されたディジタルスピーチプロセッサ（音声処理装置）１０ｃ、アンプモジュール３０で構成される。以降、信号処理部１０の構成要素について説明する。
The
アナログマルチプレクサ１０ａは、電話回線インタフェース１を介して入力された音声信号、マイクロフォン８で受信した音声信号、スピーカ９へ出力される音声信号（音声信号はいずれもアナログ信号）の入出力チャネルから１つのチャネルを選択する。
The
コーデック１０ｂは、いわゆるオーディオコーデックであり、具体的にはディジタル信号とアナログ信号を相互に変換するＤＡ変換器及びＡＤ変換器で構成される。コーデック１０ｂによって、電話回線インタフェース１を介して親機１００に入力されたアナログ音声信号とマイクロフォン８で取得されたアナログ音声信号はＡＤ変換されてディジタル音声信号が生成される。他方、後に説明するディジタルスピーチプロセッサ１０ｃでディジタル処理を施されたディジタル音声信号は、コーデック１０ｂでＤＡ変換されてアナログ音声信号が生成され、このアナログ音声信号がスピーカ９から出力される。
The
ＣＰＵブロック１０ｆは図示しないＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、制御プログラムを格納したＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ワークメモリとしてのＲＡＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、これらを結合したバス等で構成され、親機１００全体の動作を制御する。そして、ＣＰＵブロック１０ｆには音声信号処理を実行するディジタルスピーチプロセッサ１０ｃが搭載されている。ディジタルスピーチプロセッサ１０ｃはコーデック１０ｂによってＡＤ変換されたディジタル音声信号、または後述の符号化／復号化部１０ｄによって復号されたディジタル音声信号に対して、ノイズやエコーのキャンセルや、特定音声周波数の強調処理、暗号化／復号化等を実行する。なお、これらの音声信号処理は一般的には高速畳み込み演算によるフィルタリング処理を基本とすることが多く、これらの信号処理に特化したＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等で処理を行ってもよく、もちろん図示しないＣＰＵとディジタルスピーチプロセッサ１０ｃを１つのプロセッサで構成してもよい。また、信号処理部１０全体を１つのＤＳＰで構成しても構わない。
The
符号化／復号化部１０ｄは、ディジタルスピーチプロセッサ１０ｃの出力のうちアンテナ５を介して無線通信（送信）が行われるディジタル信号を符号化し、他方、アンテナを介して受信した信号（ここでは、既にディジタル化されている）を復号化する。符号化／復号化部１０ｄは、例えばＡＤＰＣＭ（Ａｄａｐｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式を採用している。ＡＤＰＣＭ方式では注目データと直前に数値化したデータとの差を数値化することにより、音質を損なうことなくデータ量を減らすことができる。単純なＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式では１６ビット必要なデータを、音質を落とさずに１２ビット程度まで圧縮できるとされている。これによってデータの伝送効率を向上している。
The encoding /
ＴＤＤ／ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ／Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）プロセッサ１０ｅは、伝送に用いる搬送周波数をタイムスロットと呼ばれる単位に分割して、同一周波数において複数の通信を可能にする（時分割多元接続）。このように同一周波数を共有して、ごく短い間にデータ送受信を行うため、実質的に送信と受信を同時に実行しているかのように見せることができる。更に、ＴＤＭＡでは、周波数帯域を分割するＦＤＭＡ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：周波数分割多元接続）を併用することにより、多数のチャンネルを確保し、かつ周波数の干渉を避けることができる。このようにＴＤＤ／ＴＤＭＡプロセッサ１０ｅは、短時間のうちに送信と受信を周期的に切り替えているが、具体的にはＴＤＤ／ＴＤＭＡプロセッサ１０ｅは、無線部１２（以降、図４参照）に設けられ送信信号を増幅するパワーアンプ３１（第１アンプ、以降ＰＡと呼称する）と受信信号を増幅するローノイズアンプ３６（第２アンプ、以降ＬＮＡと呼称する）のＯＮ（活性化）とＯＦＦ（不活性化）を交互かつ排他的に繰り返す制御部として機能する。この活性化と不活性化は、例えばＰＡ３１とＬＮＡ３６への電源供給を制御することで実現してもよいし、各アンプの入出力段のいずれかにゲート回路を設ける等の構成としてもよい。これによって、ＰＡ３１がＯＮのときＬＮＡ３６は必ずＯＦＦに、ＬＮＡ３６がＯＮのときＰＡ３１は必ずＯＦＦになるように制御される。この交互かつ排他的な制御は、例えば２００Ｈｚ程度で周期的に行なわれる。
A TDD / TDMA (Time Division Multiplex / Time Division Multiple Access)
なお、ＴＤＤ／ＴＤＭＡプロセッサ１０ｅには図示しないＤＡ変換器とＡＤ変換器が内蔵されている。ＴＤＤ／ＴＤＭＡプロセッサ１０ｅは、ディジタルスピーチプロセッサ１０ｃから符号化／復号化部１０ｄを介して入力されたディジタル信号（送信信号）をＤＡ変換器によってアナログ信号に変換してアンプモジュール３０に出力し、他方、無線部１２のＬＮＡ３６からアンプモジュール３０を介して入力されたアナログ信号（受信信号）をＡＤ変換器によってディジタル信号に変換して符号化／復号化部１０ｄに出力する。このように、ＴＤＤ／ＴＤＭＡプロセッサ１０ｅと無線部１２の間はアンプモジュール３０を含むアナログ信号のインタフェースが構成されている。
The TDD /
無線部１２では、アンプモジュール３０が出力した送信信号（アナログ信号）を送信回路３７（図４参照）を介してアンテナ５から放出し、他方、アンテナ５によって受信された受信信号（アナログ信号）を受信回路３８（図４参照）を介してＴＤＤ／ＴＤＭＡプロセッサ１０ｅに出力する。なお、アンプモジュール３０と無線部１２に含まれる送信回路３７、受信回路３８の構成は後に詳述する。
In the
図３は、無線通信装置の子機２００の概略を示すブロック構成図である。子機２００は、既に説明したように、表示部１４、操作部１５、マイクロフォン１６、通話用スピーカ１７、記憶部１１、リンガ用スピーカ１８、アンテナ１３、信号処理部１０、無線部１２で構成されている。
FIG. 3 is a block configuration diagram showing an outline of the
子機２００は一般的に可搬性を持たせるため小型に設計されるが、基本的な機能は図２を用いて説明した親機１００と同等である。即ち、子機２００の信号処理部１０及び無線部１２の構成と機能は、親機１００で説明した信号処理部１０と無線部１２と実質的に同じである（従って同一の符号を付している）。よって、子機２００におけるこれらの詳細な説明は省略するが、以降、実際の基板構成等を説明する際は、便宜上、より小型に構成された子機２００を主に参照して説明を続ける。
The
図４は、信号処理部１０に設けられたアンプモジュール３０、及び無線部１２の概略を示すブロック構成図である。無線部１２は送信回路３７と受信回路３８で構成され、送信回路３７と受信回路３８は接続点３９で電気的に接続され、この接続点３９がアンテナ１３と接続されている。なお、ここでいう「電気的に接続され」とは「送信回路３７の出力端と受信回路３８の入力端の間に一切の素子が介在しない」ということを意味しない。後に説明するように送信回路３７の出力と受信回路３８の入力がコンデンサを介して接続されているような場合も「電気的に接続され」に含まれる。これはＤＥＣＴのように使用帯域が高周波の場合、上述の２端点に設けられたコンデンサはＤＣカットの機能を備えるものの高周波の信号を導通させることが可能だからである。
FIG. 4 is a block configuration diagram illustrating an outline of the
アンプモジュール３０はＰＡ（第１アンプ）３１とＬＮＡ（第２アンプ）３６で構成される。ＰＡ３１は電力増幅器であり、ＰＡ３１の入力端Ｔｘは信号処理部１０のＴＤＤ／ＴＤＭＡプロセッサ１０ｅに接続され、ＴＤＤ／ＴＤＭＡプロセッサ１０ｅから出力された送信信号（アナログ信号）が入力される。ＬＮＡ３６は低雑音増幅器であり、受信回路３８から出力された受信信号（アナログ信号）が入力され増幅される。ＬＮＡ３６の出力端ＲｘはＴＤＤ／ＴＤＭＡプロセッサ１０ｅに接続されＴＤＤ／ＴＤＭＡプロセッサ１０ｅには増幅された受信信号（アナログ信号）が渡される。なお、アンプモジュール３０は主にアナログ回路で構成されており、信号部１０はいわゆるデジアナ混載チップとして構成されている。
The
また、ＴＤＤ／ＴＤＭＡプロセッサ１０ｅはアンプモジュール３０に対して図示しない制御信号を出力しており、ＰＡ３１とＬＮＡ３６の活性化（ＯＮ），不活性化（ＯＦＦ）を制御する。なお、この不活性化の状態には、ＰＡ３１の全部のみならず一部の電源の遮断、ＰＡ３１内部回路の遮断、入力／出力信号のゲート回路による遮断等が含まれる。
The TDD /
送信回路３７は第１インピーダンス整合回路３２と第１位相調整回路３３から構成される。第１インピーダンス整合回路３２は、ＰＡ３１が活性化した状態では送信回路３７の出力とアンテナ１３の間でインピーダンスを整合させ、一方、ＰＡ３１が不活性化した状態では送信回路３７とアンテナ１３のインピーダンスを不整合にする。
The
そして、第１位相調整回路３３は、ＰＡ３１が活性か不活性かにかかわらず、送信回路３７の接続点３９側で、インピーダンスを一律に回転させ、ＰＡ３１が活性化しているときはインピーダンスの整合状態を保ち、ＬＮＡ３６が不活性化しているときはハイインピーダンス状態に遷移させる。
The first
受信回路３８は第２インピーダンス整合回路３５と第２位相調整回路３４から構成される。第２インピーダンス整合回路３５と第２位相調整回路３４の機能は、基本的に上述した送信回路３７と同じである。即ち、第２インピーダンス整合回路３５は、ＬＮＡ３６が活性化した状態ではアンテナ１３と受信回路３８の間でインピーダンスを整合させ、一方、ＬＮＡ３６が不活性化した状態ではアンテナ１３と受信回路の間でインピーダンスを不整合にする。
The
そして、第２位相調整回路３４は、ＬＮＡ３６が活性か不活性かにかかわらず、受信回路３８の接続点３９側で、インピーダンスを一律に回転させ、ＬＮＡ３６が活性化しているときはインピーダンスの整合状態を保ち、ＬＮＡ３６が不活性化しているときはハイインピーダンス状態に遷移させる。
The second
即ち、複素平面であるスミスチャート上の円を上下に半分に割った水平線上（この線は純抵抗成分を表しており、以降、実軸と呼称する）の５０Ω点（正規化インピーダンスでは１Ωの点を指す、以下「Ｒ５０点」と呼称する）を設定したとき、第１インピーダンス整合回路３２は、ＰＡ３１が活性化した状態では送信回路３７の出力のインピーダンスをＲ５０点の近傍に遷移させ、ＰＡ３１が不活性化した状態では送信回路３７の出力インピーダンスをＲ５０点から大きく離間する位置に遷移させる。
That is, on a horizontal line obtained by dividing a circle on the Smith chart, which is a complex plane, in half up and down (this line represents a pure resistance component, hereinafter referred to as a real axis), 50 Ω point (normalized impedance is 1 Ω) When the PA31 is activated, the first
そして、第１位相調整回路３３は、送信回路３７の出力（即ち接続点３９）において、インピーダンスをＲ５０点を中心とする円上で回転させる。具体的には、第１位相調整回路３３は送信信号に位相シフトを生じさせることでインピーダンスの軌跡を回転させる。ここで、第１位相調整回路３３はＲ５０点を中心とする円上で、ＰＡ３１の活性化／不活性化のいかんにかかわらず、一律にインピーダンスを回転させるから、ＰＡ３１が活性化したときのインピーダンスは（Ｒ５０点の近傍なので）回転によっても整合状態を保つ。一方のＰＡ３１が不活性化したときのインピーダンスは回転によって大きく変化し、回転角（即ち、送信信号の位相のシフト量）を調整することで、ハイインピーダンス状態に遷移させることができる。
Then, the first
なお、送信回路３７における第１インピーダンス整合回路３２、第１位相調整回路３３と、受信回路３８における第２インピーダンス整合回路３５、第２位相調整回路３４は第１実施形態において特徴的な構成要素である、これらの作用については、後にスミスチャートを用いて詳細に説明する。
The first
図５は、送信回路３７と受信回路３８の具体的な構成を示す構成図であり、図６は、送信回路３７と受信回路３８を基板上に実装した状態を示す説明図であり、図７は、送信回路３７と受信回路３８の基板上の実際のディメンジョン（寸法）を示す説明図であり、図８は、信号処理部１０及びその周辺回路を基板上に実装した状態を示す説明図であり、図９（ａ）〜（ｄ）は、送信回路３７と受信回路３８をシールドする構成の説明図、（ｅ）は多層基板の構成を示す説明図である。
FIG. 5 is a configuration diagram showing a specific configuration of the
図５において、右上から左下に向かう斜線部分は伝送線路又はインダクタを表し、左上から右下に向かう斜線部分はコンデンサを表しているが、送信回路３７及び受信回路３８における細線はダミー線であり、構成要素の接続関係のみを示し、長さや幅を持たない。このように、送信回路３７と受信回路３８は少なくともインダクタとコンデンサを回路要素として含んでいる。
In FIG. 5, the hatched portion from the upper right to the lower left represents a transmission line or inductor, and the hatched portion from the upper left to the lower right represents a capacitor, but the thin lines in the
また、図７に示す“Ｗ”は回路を構成する配線パターンの幅を示し、“Ｌ”は同様に配線パターンの長さを示す。そして、“Ｗ”“Ｌ”に続く数値は基板上における実際の数値であって、単位は［ｍｍ］である。 Further, “W” shown in FIG. 7 indicates the width of the wiring pattern constituting the circuit, and “L” similarly indicates the length of the wiring pattern. The numerical values following “W” and “L” are actual numerical values on the substrate, and the unit is [mm].
また、以降の説明において、送信回路３７と受信回路３８が実装された基板を第１基板５９ａと呼称し、信号処理部１０が実装された基板を第４基板５９ｄと呼称する。
In the following description, the substrate on which the
また、以降の説明における種々のコンデンサは、第１基板５９に形成した配線パターン（銅箔）と、第１基板５９ａとともに多層基板を構成する第２基板５９ｂ及び第３基板５９ｃのグラウンドパターンとの間で形成されている（図９（ｅ）参照）。つまり、基板の主たる材料であるガラスエポキシ樹脂がコンデンサにおける絶縁層を構成する。これらのコンデンサの一端は回路に並列に接続され、かつその他端はグラウンドパターンそのものであって、接地されている。なお、コンデンサの容量は第１基板５９ａと第２基板５９ｂ，第３基板５９ｃ上のパターン間距離（即ち基板の厚さ）によって調整することができる。
The various capacitors in the following description include a wiring pattern (copper foil) formed on the first substrate 59, and a ground pattern of the
また、図８は第４基板５９ｄの配線パターンのレイアウトを示しており、第４基板５９ｄ上に実装される信号処理部１０はその外枠部分を点線で、ＤＣカットコンデンサ４６は黒く塗り潰した四角形として記載している。
FIG. 8 shows the layout of the wiring pattern of the
以降、図５、図６、図７、図８、図９を用いて、第１実施形態の送信回路３７と受信回路３８の構成及びこれらの周辺構成について詳細に説明する。
Hereinafter, the configurations of the
図６に示すように、送信回路３７を構成する第１インピーダンス整合回路３２（一部の伝送線路を除く）、第１位相調整回路３３、第１バラン４０、及び受信回路３８を構成する第２インピーダンス整合回路３５（一部の伝送線路を除く）、第２位相調整回路３４、第２バラン４１は、第１基板５９ａ上に配線パターンのみによって形成されている。
As shown in FIG. 6, the first impedance matching circuit 32 (excluding some transmission lines) constituting the
また、図８に示すように、第１インピーダンス整合回路３２と第２インピーダンス整合回路３５の一部を構成する伝送線路は、第４基板５９ｄ上に配線パターンのみによって形成されている（詳細は後述する）。
Further, as shown in FIG. 8, the transmission lines constituting part of the first
このようにディスクリート部品を一切使用しないことでコストを大幅に低減することができる。なお、図６においてＧＰが示すハッチング部分は、グラウンドパターンを示している。このように送信回路３７、受信回路３８は基板内においてもグラウンドパターンＧＰに取り囲まれている。
Thus, the cost can be significantly reduced by not using any discrete parts. In FIG. 6, the hatched portion indicated by GP represents a ground pattern. Thus, the
また、図９（ｅ）に示すように、この第１基板５９ａは多層基板のうちの１枚である。第１実施形態では４層の多層基板が用いられ、上層から下層に向けて第４基板５９ｄ、第２基板５９ｂ、第１基板５９ａ、第３基板５９ｃの順に積層され、全体の厚みは約１ｍｍとされている。このうち最上層の第４基板５９ｄ上にはアンプモジュール３０（図示せず）を内蔵した信号処理部１０が実装されている。
Further, as shown in FIG. 9E, the
図９（ｂ），（ｄ）に示すように第２基板５９ｂ、第３基板５９ｃにおいても、第１基板５９ａと同様にＧＰはグラウンドパターンを示し、第２基板５９ｂ及び第３基板５９ｃはほぼ全面にグラウンドパターンが形成されている。第１基板５９ａには上述してきた送信回路３７、受信回路３８、電源ライン４５等が形成されている。
As shown in FIGS. 9B and 9D, in the
図９（ａ）〜（ｄ）において、ＰＡは第１基板５９ａにおける送信／受信回路配置領域、及び第２基板５９ｂ、第３基板５９ｃ、第４基板５９ｄにおいてその対応領域を示している。第１基板５９ａは第２基板５９ｂと第３基板５９ｃに、その主面を両面から挟まれた構成を有している。そして第２基板５９ｂと第３基板５９ｃにおいて第１基板５９ａの送信／受信回路配置領域ＰＡと対応する領域は一部を除いてグラウンドパターンが形成されており、これによって第１基板５９ａ上に形成された送信回路３７と受信回路３８は電磁シールドによって外部の電磁波から遮断される構成となっている。
9A to 9D, PA indicates a transmission / reception circuit arrangement region on the
更に、図６に示すように、第１基板５９ａにおいて、送信回路３７を構成する第１インピーダンス整合回路３２、第１位相調整回路３３、第１バラン４０及び受信回路３８を構成する第２インピーダンス整合回路３５、第２位相調整回路３４、第２バラン４１の周囲には多数のｖｉａホール５５が設けられている。このｖｉａホール５５は、第１基板５９ａを挟む第２基板５９ｂと第３基板５９ｃのグラウンドパターン間を相互に接続しており、送信回路３７と受信回路３８は、これが形成された第１基板５９ａの両主面側のみならず、基板内においても電磁シールドによって保護される。
Further, as shown in FIG. 6, in the
ただし、第２基板５９ｂと第３基板５９ｃによって構成される電磁シールドには、一部に窓領域ＢＡが設けられ（図９（ｂ）、図９（ｄ）参照）、窓領域ＢＡにはグラウンドパターンが形成されていない。第１基板５９ａにおいて窓領域ＢＡに対応する領域には、後述する第２バラン４１（図５等参照）の共振器が設けられており、この部分をグラウンドパターンで挟むことで生じる容量成分による弊害（共振器の波長選択性能の低下）を防止している。
However, the electromagnetic shield constituted by the
以降、送信回路３７を構成する個別要素について、送信信号が通過する経路の順に説明
する。
Hereinafter, the individual elements constituting the
図５に示すように、ＰＡ３１は３段の増幅器を備えている。入力端Ｔｘから近い側の２つの段には、電源ライン４５をレギュレータ２９で調整した電力が供給され、主にロジック回路の動作電源として用いられる。送信回路３７の入力側に最も近い第３段目の増幅器（最終段増幅器３１ａ）に電源を供給する構成については後述する。
As shown in FIG. 5, the
ここで、既に説明したように、最上層の基板である第４基板５９ｄ上に実装されている（図８、図９（ｅ）参照）信号処理部１０（アンプモジュール３０を内蔵する）において、ＰＡ３１は差動信号を出力しており、この差動信号はｖｉａホール４３ａと４３ｂを介して、最上層の第４基板５９ｄから３層目の第１基板５９ａに伝達される。
Here, as already described, in the signal processing unit 10 (which includes the amplifier module 30) mounted on the
第１インピーダンス整合回路３２は、２つの差動信号をそれぞれ受け持つ一組の伝送線路ＬＩ１，ＬＩ２及びコンデンサＣ１，Ｃ２で構成される。伝送線路ＬＩ１とＬＩ２は第４基板５９ｄに配線パターンを引き回して形成され（図８参照）、ＰＡ３１の差動信号の出力端に直列に接続されている。コンデンサＣ１，Ｃ２は第１基板５９ａに配線パターンを引き回して形成され（図６参照）、その一端が伝送線路ＬＩ１，ＬＩ２の出力側に並列に接続され、他端は接地されている。
The first
ここで、伝送線路ＬＩ１，ＬＩ２の長さ及びコンデンサＣ１，Ｃ２の容量（これらの要素に印加される信号の周波数と、これらが形成された基板上における、配線パターンの長さ、幅（面積）等によって具体的数値が決定される）は、ＰＡ３１が活性化した状態で送信回路３７とアンテナ１３のインピーダンスマッチングを図るように決定される。具体的には、例えば図７に示すコンデンサＣ１，Ｃ２の形状（面積）によって、その静電容量を例えば３．６ｐＦに設定することで、ＰＡ３１が活性化している際のインピーダンスが調整される。なお、第１インピーダンス整合回路３２を構成するインダクタＬＩ１，ＬＩ２、及びコンデンサＣ１，Ｃ２による、送信回路３７のインピーダンス調整過程は、後にスミスチャートを用いて詳細に説明する。
Here, the lengths of the transmission lines LI1 and LI2 and the capacitances of the capacitors C1 and C2 (the frequency of the signal applied to these elements and the length and width (area) of the wiring pattern on the substrate on which they are formed) Is determined so as to achieve impedance matching between the
第１インピーダンス整合回路３２の出力は第１バラン４０に渡される。第１バラン４０は差動信号をシングルエンド信号に変換するものであり、インダクタＬ３によって構成されている。そして、図７に示すように、インダクタＬ３を構成する配線パターンの具体的な長さは３８ｍｍとされている。
The output of the first
さて、ＤＥＣＴで使用される１．９ＧＨｚ帯において、空間波長λは、
λ＝ｃ／ｆ＝３×１０８／１．９×１０−９＝１５８ｍｍ（但しｃは光速）・・・（式１）
と計算される。しかしながら第１基板５９ａは多層基板を構成する１枚であり、中間層として他の基板（誘電体）に包囲されているため、波長が短縮される。第１実施形態では第１基板５９ａ乃至第４基板５９ｄとして、ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理を施し板状にした、いわゆるガラスエポキシ基板を採用しており、この基板の誘電率ε＝４．２であることから、基板内波長λｇは、
λｇ＝λ／√ε＝１５８ｍｍ／４．２＝７７ｍｍ・・・（式２）
となる。そしてλｇ／４となる伝送線路長（上の例では７７／４≒１９ｍｍ）が配線パターンを設計する際の基本単位となる。
Now, in the 1.9 GHz band used in DECT, the spatial wavelength λ is
λ = c / f = 3 × 108 / 1.9 × 10 −9 = 158 mm (where c is the speed of light) (Expression 1)
Is calculated. However, since the
λg = λ / √ε = 158 mm / 4.2 = 77 mm (Expression 2)
It becomes. A transmission line length (77 / 4≈19 mm in the above example) that becomes λg / 4 is a basic unit in designing a wiring pattern.
図７によれば第１バラン４０を構成するＬ３の長さは３８ｍｍであり、これはおよそλｇ／２に相当する。あるインピーダンス負荷に伝送線路を付加して信号位相を変えたとき、スミスチャート上ではインピーダンスを示す座標がＲ５０点を中心とする円上を回転するように遷移する。即ち、信号位相を変えることによってインピーダンスを変化させることができる。例えば初期のインピーダンスＺ＝０とすると、伝送線路長がλｇ／４変化するごとに、インピーダンスＺは∞と０（いずれも実軸上の点）を繰り返すように変化する。第１バラン４０の場合は、インダクタＬ３をλｇ／２の長さで形成することで、バランの入出力間で信号位相が変化しないようにしている。ただし、第１バラン４０は差動信号をシングルエンド信号に変換する構成を有するため、アンテナ１３側からみた送信回路３７は並列回路を備えることとなる。従って、第１インピーダンス整合回路３２の出力インピーダンスがスミスチャートの実軸上の成分のみ（Ｒ０）である場合、第１バラン４０の介在によって、アンテナ１３から見た送信回路３７のインピーダンスはＲ０／２に半減する。この結果、第１バラン４０の出力インピーダンスはスミスチャート上のＲ５０点近傍に設定され、ＰＡ３１が活性化状態において第１バラン４０の出力はアンテナ１３とのインピーダンスマッチングが図られる。
According to FIG. 7, the length of L3 constituting the
図１０（ａ）は第１位相調整回路３３の構成を示す構成図、（ｂ）は第１位相調整回路３３の等価回路の説明図である。以降、図１０（ａ），（ｂ）を併用して、第１位相調整回路３３の構成と動作について説明する。
FIG. 10A is a configuration diagram showing the configuration of the first
図１０（ａ）に示すように、第１位相調整回路３３は入力段の側からインダクタＬ４、Ｌ５を直列に配置し、入力端とインダクタＬ４の間、インダクタＬ４とＬ５の間、インダクタＬ５と出力端の間にそれぞれコンデンサＣ３，Ｃ４，Ｃ５の１端を接続し、他端を接地した構成となっている。このように、第１位相調整回路は少なくともインダクタとコンデンサを明示の回路要素として含む。この構成は図１０（ｂ）の等価回路に示すように、結果的にΠ型のローパスフィルタを２段直列配置したものとなっており、２つのインダクタＬ４，Ｌ５間のコンデンサＣ４は、ローパスフィルタの第１段と第２段の間で共用する構成としている。ローパスフィルタは信号位相を遅らせる作用があるため、この構成によってもスミスチャート上においてインピーダンスをＲ５０点を中心として回転させることができる。ただし、ローパスフィルタの減衰特性を高めようとすると、結果的に信号位相を大きくシフト（遅延）することになり、このときのスミスチャート上の回転は一周を超えたものとなる。
As shown in FIG. 10A, the first
インダクタＬ４とＬ５の間に配置されたコンデンサＣ４は、これを構成する第１段の出力側と第２段の入力側の容量が同一であれば、実質的に任意の容量値を用いてローパスフィルタを構成することができる。そしてコンデンサＣ４の値を調整することで、ローパスフィルタ全体としての減衰量の設定や位相調整を高い自由度で容易に行うことができる。例えば減衰特性を急峻にするのであればＣ４の値を大きくすればよい。 The capacitor C4 disposed between the inductors L4 and L5 is a low-pass filter using substantially any capacitance value as long as the capacitances of the output side of the first stage and the input side of the second stage are the same. A filter can be configured. By adjusting the value of the capacitor C4, it is possible to easily set the attenuation amount and phase adjustment of the entire low-pass filter with a high degree of freedom. For example, if the attenuation characteristic is steep, the value of C4 may be increased.
さて、従来ディスクリート素子でローパスフィルタを構成した場合、素子自体による寄生インダクタンス成分や寄生容量成分が発生し、特に高周波領域の減衰特性が不十分となって位相調整が事実上困難であった。第１実施形態では、配線パターンを引き回して位相調整部としてのローパスフィルタを形成し、これを上述したように多層基板を用いてシールド構造とすることで初めて、実用上十分な高周波特性を得ている。 When a low-pass filter is configured with a conventional discrete element, a parasitic inductance component and a parasitic capacitance component are generated by the element itself, and the attenuation characteristic in the high frequency region is particularly insufficient, so that phase adjustment is practically difficult. In the first embodiment, a wiring pattern is routed to form a low-pass filter as a phase adjustment unit, and a high-frequency characteristic that is practically sufficient is obtained for the first time by forming a low-pass filter using a multilayer substrate as described above. Yes.
なお、図７に示すように、第１位相調整回路３３の入力端に設けたコンデンサＣ３はＷ＝２．２ｍｍ，Ｌ＝５．０ｍｍ（面積＝１１ｍｍ２）とされている。一方の出力端に設けたコンデンサＣ５はＷ＝２．９ｍｍ，Ｌ＝３．８ｍｍ（面積＝１１．０２ｍｍ２）とされ、コンデンサＣ３とコンデンサＣ５の間で容量を若干異ならせている。このように第１段の入力端と第２段の出力端のコンデンサの容量値を微小量変化させることで、一般的にローパスフィルタの帯域を拡張することができる。
As shown in FIG. 7, the capacitor C3 provided at the input end of the first
さて、上述したように、送信回路３７の内部においてＰＡ３１が活性化した状態では第１バラン４０の出力インピーダンスは既にアンテナ１３とマッチングが図られている（即ち、スミスチャート上ではＲ５０点近傍のインピーダンス値となっている）。このような整合が図られた状態で信号位相を変化させた場合、Ｒ５０点を中心とする円上をインピーダンスは遷移する。即ち、もともとインピーダンスが整合した状態においては、インピーダンスは回転中心であるＲ５０点の近傍にあるため、信号位相を変化させても確立した整合が破綻することはない。
As described above, when
理論的にはインピーダンス負荷に直列に接続する伝送線路の長さを調整することで信号位相を変化させることができるが、第１実施形態では敢えて第１位相調整回路３３をローパスフィルタによって構成している。ここで、伝送線路の長さによって位相を変化させない理由は、伝送線路を引き回することで線路長が極めて長くなってしまう場合があるからである。一般的にローパスフィルタにおいて減衰特性を向上させる場合は位相遅れを大きくするが、これを伝送線路長のみで実現しようとすると、例えば３／４λｇの位相遅れを達成するには１９ｍｍ×３＝５４ｍｍもの配線長が必要となる。５４ｍｍという線路長が回路設計に与える影響の大きさは、図７の寸法をみれば容易に推察されるが、ローパスフィルタであれば２段構成で容易に実現できる。
Theoretically, the signal phase can be changed by adjusting the length of the transmission line connected in series with the impedance load. However, in the first embodiment, the first
一般的に、ＰＡ３１の出力端のインピーダンスはＰＡ３１が活性化されたときと不活性化されたときで異なっており、上述した第１インピーダンス整合回路３２、第１バラン４０、第１位相調整回路３３によってインピーダンスマッチングが図られるのは、あくまでもＰＡ３１が活性化した状態においてである。逆に言えば、ＰＡ３１が不活性化している状態では、第１バラン４０の出力インピーダンスはスミスチャート上のＲ５０点にはない（即ち、アンテナ１３との間でインピーダンスマッチングが図られていない）。従って、第１インピーダンス整合回路３２と第１バラン４０によって、インピーダンス特性をＲ５０点から離間する状態に遷移させておき、第１位相調整回路３３によって送信信号の信号位相を変化させると、ＰＡ３１が不活性化している際の送信回路３７のインピーダンスはＲ５０点を中心として大きく回転（変化）し、信号位相の変化量に応じて、ハイインピーダンス状態に遷移させることができる。
In general, the impedance of the output terminal of the
これによって、ＰＡ３１が活性化されている状態（つまり送信時）では、送信回路３７の出力端はアンテナ１３からみたときにインピーダンスマッチングが図られ、一方でＰＡ３１が不活性化されている状態（つまり受信時）では、送信回路３７の出力端はアンテナ１３からみたときにハイインピーダンス状態となって、送信回路３７側に受信信号が流入することが防止される。
As a result, in a state where
なお、第１実施形態では、上述したように第１位相調整回路３３はローパスフィルタを構成しているが、バンドパスフィルタ特性を持たせるようにしてもよい。
In the first embodiment, as described above, the first
以上述べてきた信号処理を施された送信信号は、第１接続点３９ａを通過した後ｖｉａホール４３ｅを経由して第１基板５９ａから最上層の第４基板５９ｄへと送られる。そして第４基板５９ｄ上でＤＣカットコンデンサ４６を介して接続されたアンテナ１３から空中に放出される。このＤＣカットコンデンサ４６によって電源ライン４５に印加された電圧はアンテナ１３側に漏れることなく、送信信号のみがアンテナに送られる。
The transmission signal subjected to the signal processing described above passes through the
以降、図５、図６、図７、図８、図９に戻って、受信回路３８を構成する個別要素について、受信信号が通過する経路の順に説明する。
Hereinafter, returning to FIGS. 5, 6, 7, 8, and 9, the individual elements constituting the
アンテナ１３で受信された受信信号は、第２接続点３９ｂを通過したのちｖｉａホール４３ｆによって第４基板５９ｄから第１基板５９ａの受信回路３８に送られる。受信信号は、まず第２位相調整回路３４に入力される。
The reception signal received by the
図５、図６に示すように、第２位相調整回路３４は伝送線路ＬＩ３のみで構成されている。これは、上述した送信回路３７では、単に信号位相をシフトするのみならず信号ノイズを除去する必要から位相調整回路をローパスフィルタで構成しているが、受信回路３８ではＬＮＡ３６はノイズ源となりにくくフィルタは不要であり、単純にインピーダンス負荷に直列に伝送線路を接続するのみで、ＬＮＡ３６が不活性の状態における受信回路３８のインピーダンスをハイインピーダンス状態に遷移できる。もちろん、これは第１実施形態で採用したＬＮＡ３６の特性に適応した構成であって、他のＬＮＡ３６によっては、線路長がより長くなることもあり得るが、いずれにせよ配線パターン長を調整して容易に整合を図ることができる。もちろん、送信回路３７の第１位相調整回路３３のように、積極的に信号位相を回転させるフィルタを設けてもよい。
As shown in FIGS. 5 and 6, the second
第２位相調整回路３４の出力は第２バラン４１に入力される。第２バラン４１はその入力端に並列に接続され、かつ他端を接地されたコンデンサＣ１１と、基板上にあって互いに対向して設けられたインダクタＬ１２，Ｌ１３と、インダクタＬ１３の両端にそれぞれ並列に接続され、かつ他端を接地されたコンデンサＣ１２，Ｃ１３で構成されている。なお、図６においてはコンデンサＣ１２，Ｃ１３は第２インピーダンス整合回路３５を構成するコンデンサＣ１４，Ｃ１５と共用されている。
The output of the second
第２バラン４１ではシングルエンド信号である受信信号を差動信号（差動入力）に変換するが、送信回路３７に含まれる第１バラン４０とは異なり、対向配置したインダクタＬ１２，Ｌ１３によってトランス、即ち共振器を構成している。共振器の内部では、共振条件を満たす周波数の電磁波しか存在できないため、第２バラン４１は事実上のバンドパスフィルタ特性を備える。これによってアンテナ１３で受信した信号のうち、不要な周波数の電磁波が排除される。また、第２バラン４１はシングルエンド信号を差動信号に変換する構成上、第２バラン４１をアンテナからみたときのインピーダンスは、後に説明する第２インピーダンス整合回路３５によって、ＬＮＡ３６の入力インピーダンスがスミスチャート上の実軸に遷移されている前提において、第２インピーダンス整合回路３５の入力インピーダンスの１／２となる。上述したように第２バラン４１は、その対向する位置（図９（ｂ），（ｃ）の窓領域ＢＡを参照）にグラウンドパターンを設けておらず、これによってバンドパスフィルタの特性改善を図っている。
In the
第２バラン４１の出力は第２インピーダンス整合回路３５に入力される。第２インピーダンス整合回路３５は、２つの差動信号をそれぞれ受け持つ一組のコンデンサＣ１４，Ｃ１５及び伝送線路ＬＩ５，ＬＩ６で構成される。コンデンサＣ１４とＣ１５は第１基板５９ａに配線パターンを引き回して形成され（図６参照）、その一端が伝送線路ＬＩ５，ＬＩ６の入力側に並列に接続され、他端は接地されている。伝送線路ＬＩ５とＬＩ６は第４基板５９ｄに配線パターンを引き回して形成され（図８参照）、ＬＮＡ３６の差動信号の入力端に直列に接続されている。
The output of the
ここで、伝送線路ＬＩ５，ＬＩ６の長さ及びコンデンサＣ１４，Ｃ１５の容量（これらの要素に印加される信号の周波数と、これらが形成された基板上における、配線パターンの長さ、幅（面積）等によって決定される）は、ＬＮＡ３６が活性化した状態で受信回路３８とアンテナ１３のインピーダンスマッチングを図るように決定される。具体的には、例えば図７に示すコンデンサＣ１４（但し、Ｃ１２の容量も含む），Ｃ１５（但し、Ｃ１３の容量も含む）の形状（面積）によって、その静電容量を設定することで、ＬＮＡ３６が活性化している際のインピーダンスが調整される。
Here, the lengths of the transmission lines LI5 and LI6 and the capacitances of the capacitors C14 and C15 (the frequency of the signal applied to these elements and the length and width (area) of the wiring pattern on the substrate on which they are formed) Is determined so as to achieve impedance matching between the receiving
第２インピーダンス整合回路３５の出力はｖｉａホール４３ｃ，４３ｄを介して第１基板５９ａから最上層の第４基板５９ｄに送られ、第４基板５９ｄに実装された信号処理部１０に含まれるアンプモジュール３０のＬＮＡ３６に入力される。ＬＮＡ３６は受信信号
を増幅してＴＤＤ／ＴＤＭＡプロセッサ１０ｅに送出する。
The output of the second
以降、図５、図７、図８を用いて第１実施形態の電源ライン４５の構成（電源供給のための構成）について説明する。
Hereinafter, the configuration (configuration for supplying power) of the
図５に示すように、電源ライン（電源）４５はコンデンサＣ２１とインダクタＬ２１を備え、インダクタＬ２１の一端は第１接続点３９ａで送信回路３７の出力端と接続されている。図７に示すように、電源ライン４５に接続されたコンデンサＣ２１は回路上ではオープンスタブ５６を形成している。ここで、スタブ（Ｓｔｕｂ）とは高周波回路において伝送線路に並列に接続される分布定数線路であり、特に終端負荷の種類により、先端が開放しているものはオープンスタブ（Ｏｐｅｎ ｓｔｕｂ）と呼称される。第１実施形態ではオープンスタブ５６の長さを１９ｍｍに設定している。また、オープンスタブ５６とインダクタＬ２１の接続点をＰ１とするとき、第１接続点３９ａと点Ｐ１の間に配置された（即ち、電源ライン４５に直列に挿入された）インダクタＬ２１の伝送線路長も１９ｍｍとされている。この１９ｍｍは上述したようにλｇ／４に相当する。従って、このように構成すると、電源ライン４５のインピーダンスを０とするとき、電源ライン４５から見たオープンスタブ５６の終端及び送信回路３７の出力端（即ち、第１接続点３９ａ）においては、インピーダンスが∞であることを意味する。ここで、回路がインピーダンス＝∞として振る舞うのは、あくまでも搬送波である１．９ＭＨｚに対してであるから、１．９ＭＨｚに変調された送信回路３７の出力は電源ライン４５に流入することはできない。同様に、アンテナ１３で受信された１．９ＭＨｚの受信信号が電源ライン４５に流入することもできない。従って、この構成によって、送信回路３７やアンテナ１３から電源にノイズが混入することを確実に防止することができる。
As shown in FIG. 5, the power supply line (power supply) 45 includes a capacitor C21 and an inductor L21, and one end of the inductor L21 is connected to the output end of the
その一方で、電源ライン４５からは、第１接続点３９ａと送信回路３７を介して、ＰＡ３１の最終段増幅器３１ａにＤＣ電源が供給される。ＤＥＣＴ規格における送信電力（空中線電力）は平均で１０ｍＷ程度であるが、この最終段増幅器３１ａは比較的大きな電力を消費し、かつ数百Ｈｚで活性化（ＯＮ）と不活性化（ＯＦＦ）を繰り返すためラッシュ電流等によるノイズ源となりやすい。従来の構成では、電源ライン４５をアンプモジュール３０に直接接続して電源を供給しており、最終段増幅器３１ａで発生したノイズは電源ラインを介して無線通信装置を構成する様々な電気的要素に伝搬する可能性があり、最終段増幅器３１ａのノイズ対策が課題となっていた。つまり、最終段増幅器３１ａに直接給電すると、基本波ｆ０の高調波成分（２×ｆ０，３×ｆ０．．．）の全てを遮断する給電回路が必要となって複雑化してしまうのである。
On the other hand, DC power is supplied from the
しかしながら第１実施形態によれば、仮に最終段増幅器３１ａでノイズが発生したとしても、このノイズは送信回路３７を通過することになり、送信回路３７に設けられた第１位相調整回路３３（インダクタとコンデンサを含む回路要素で構成されるローパスフィルタ）によって減衰される。即ち、ＤＥＣＴであれば基本波ｆ０である１．９ＧＨｚのみ遮断すれば済む。更に、電源ライン４５を介して他のノイズ成分が混入しても、このローパスフィルタによってこのノイズ成分を減衰することができる。即ち、回路要素が構成する単一のローパスフィルタによって、送信信号上のノイズと電源側からのノイズのいずれをも抑制することができる。
However, according to the first embodiment, even if noise is generated in the
また、第１接続点３９ａで接続された電源ライン４５は、既に説明したλｇ／４の長さに相当する伝送線路を持つオープンスタブ５６とインダクタＬ２１によって遮断されるから、搬送波に起因するノイズが電源ライン４５に混入することがなくなる。これによって最終段増幅器３１ａで発生したノイズが電源ライン４５を介して、装置全体に伝搬することが防止される。
Further, since the
一方、受信回路３８の出力が接続されたＬＮＡ３６は一般に低消費電力であり、高周波ノイズは発生しないため、電源ライン４５から直接的に（信号処理部１０を介して）電源供給を受けている（図示せず）。
On the other hand, since the
さて、図５によれば、第１実施形態の構成は、送信回路３７の出力と電源ライン４５を接続する第１接続点３９ａと、アンテナ１３と受信回路３８の入力を接続する第２接続点３９ｂを有し、第１接続点３９ａと第２接続点３９ｂをコンデンサ（ＤＣカットコンデンサ４６）を介して接続している。
Now, according to FIG. 5, the configuration of the first embodiment includes a
より具体的には、電源ライン４５と送信回路３７の出力端の接続は第１基板５９ａの第１接続点３９ａで行われる（図６参照）。この第１接続点３９ａはｖｉａホール４３ｅを介して第４基板５９ｄに導かれる（図８参照）。一方、受信回路３８の入力端はｖｉａホール４３ｆを介して第１基板５９ａから第４基板５９ｄに導かれ、第４基板５９ｄ上でアンテナ１３と接続されて第２接続点３９ｂを構成する（図８参照）。そして、第１接続点３９ａと第２接続点３９ｂは、第４基板５９ｄに表面実装されたコンデンサ４６を介して接続されている（図８参照）。
More specifically, the connection between the
このように、第１接続点３９ａと第２接続点３９ｂは直接接続されているわけではない。しかしながら、上述したように本発明の無線通信装置がとりあつかう、例えば１．９ＧＨｚといった高周波帯では、コンデンサは事実上の導通状態であるから、第１接続点３９ａと第２接続点３９ｂは電気的に接続された単一の接続点３９を構成していると考えてよい。このことを考慮すると、第１実施形態に係る無線通信装置は、電波を送信するアンテナ１３と、アンテナ１３から送信する送信信号を増幅するＰＡ３１（より詳細には、ＰＡ３１に含まれる最終段増幅器３１ａ）と、ＰＡ３１によって増幅された送信信号を信号処理する送信回路３７と、ＰＡ３１に電力を供給する電源ライン４５と、送信回路３７の出力とアンテナ１３を電気的に接続する接続点３９とを備え、電源ライン４５を接続点３９に接続し、送信回路３７を介してＰＡ３１に電力を供給するものであるということができる。
Thus, the
ただし上述の説明は、無線通信装置の送信回路３７の周辺構成のみを特定するものであり、これに受信に係る構成を付加すると、第１実施形態は、電波を送受信するアンテナ１３と、アンテナ１３から送信する送信信号を増幅するＰＡ３１（より詳細には、ＰＡ３１に含まれる最終段増幅器３１ａ）と、ＰＡ３１によって増幅された送信信号を信号処理する送信回路３７と、アンテナ１３で受信した受信信号を信号処理する受信回路３８と、ＰＡ３１に電力を供給する電源ライン４５と、送信回路３７の出力と受信回路３８の入力とアンテナ１３を接続する接続点３９を備え、電源ライン４５を接続点３９に接続し、送信回路３７を介してＰＡ３１に電力を供給するものであるということができる。
However, the above description specifies only the peripheral configuration of the
図１１（ａ）〜（ｄ）は、高周波回路を構成する要素のパラメータが変化した場合のスミスチャート上におけるインピーダンスの軌跡を示す説明図である。 FIGS. 11A to 11D are explanatory views showing the locus of impedance on the Smith chart when the parameters of the elements constituting the high-frequency circuit are changed.
図１１（ａ）は、５０Ωの負荷に直列にインダクタンスを付加した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスは、スミスチャートの実軸においてインピーダンス＝∞の点（実軸∞Ω点、以降「Ｒ∞点」と呼称する）で接する円上を回転するように遷移する。 FIG. 11A shows the locus of impedance on the Smith chart when an inductance is added in series to a 50Ω load. At this time, the impedance transitions so as to rotate on a circle that is in contact with a point of impedance = ∞ on the real axis of the Smith chart (real axis ∞Ω point, hereinafter referred to as “R∞ point”).
図１１（ｂ）は、５０Ωの負荷に並列（一端は接地）にコンデンサを付加した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスはスミスチャートの実軸においてインピーダンス＝０の点（実軸０Ω点、以降「Ｒ０点」と呼称する）で接する円上を回転するように遷移する。 FIG. 11 (b) shows the locus of impedance on the Smith chart when a capacitor is added in parallel with a load of 50Ω (one end is grounded). At this time, the impedance changes so as to rotate on a circle that is in contact with a point of impedance = 0 on the real axis of the Smith chart (actual axis 0Ω point, hereinafter referred to as “R0 point”).
図１１（ｃ）は、あるインピーダンス負荷に並列に抵抗成分（Ｒ）を付加した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスは、スミスチャートのＲ０点に漸近するように遷移する。初期のインピーダンスが実軸上に存在すれば、インピーダンスは実軸上をＲ０点方向に遷移する。 FIG. 11C shows an impedance locus on the Smith chart when a resistance component (R) is added in parallel to a certain impedance load. At this time, the impedance transitions asymptotically to the R0 point of the Smith chart. If the initial impedance exists on the real axis, the impedance transitions on the real axis in the direction of the point R0.
図１１（ｄ）は、あるインピーダンス負荷に直列に伝送線路を接続した場合のスミスチャート上におけるインピーダンスの軌跡を示している。このときインピーダンスはＲ５０点を中心とする円上を回転するように遷移する。このスミスチャート上における軌跡の回転は、伝送線路中の信号位相が変化することによって発生する。信号の波長をλとするとき、信号位相が１／４λシフトする毎にインピーダンスはスミスチャート上を半回転する。即ち、信号位相がλだけシフトする過程で、インピーダンスはスミスチャート上を２回転することになる。通常、高周波回路において信号位相をシフトしようとする場合、回路に直列に伝送線路を付加するが、例えばローパスフィルタを直列に挿入することで、信号位相をシフトさせ（遅らせる）、伝送線路の付加と同じ作用を得ることができる。 FIG. 11D shows an impedance locus on the Smith chart when a transmission line is connected in series to a certain impedance load. At this time, the impedance changes so as to rotate on a circle centered on the R50 point. The rotation of the trajectory on the Smith chart occurs when the signal phase in the transmission line changes. Assuming that the wavelength of the signal is λ, the impedance rotates halfway on the Smith chart every time the signal phase is shifted by ¼λ. That is, in the process of shifting the signal phase by λ, the impedance rotates twice on the Smith chart. Normally, when a signal phase is to be shifted in a high-frequency circuit, a transmission line is added in series to the circuit. For example, a low-pass filter is inserted in series to shift (delay) the signal phase, The same effect can be obtained.
図１２は、送信回路３７を模式的に表したブロック図、図１３は、ＰＡ３１が活性化（ＯＮ）及び不活性化（ＯＦＦ）しているときの、ＰＡ３１の出力における実測インピーダンスを示す説明図、図１４は、ＰＡ３１が活性化（ＯＮ）及び不活性化（ＯＦＦ）しているときの、伝送線路ＬＩ１，ＬＩ２によるインピーダンス変化を説明する説明図、図１５は、ＰＡ３１が活性化（ＯＮ）及び不活性化（ＯＦＦ）しているときの、第１インピーダンス整合回路３２の出力のインピーダンス変化を示す説明図、図１６は、ＰＡ３１が活性化（ＯＮ）及び不活性化（ＯＦＦ）しているときの、第１バラン４０の出力のインピーダンス変化を示す説明図、図１７は、ＰＡ３１が活性化（ＯＮ）及び不活性化（ＯＦＦ）しているときの、第１位相調整回路３３の出力のインピーダンス変化を示す説明図である。
FIG. 12 is a block diagram schematically showing the
以降、図１２〜図１７を用いて、第１実施形態の送信回路３７の各部におけるインピーダンスの状態について詳細に説明する。以降の説明では、簡単のために送信回路３７を例にとるが、受信回路３８に関しても同様である。
Hereinafter, the state of impedance in each part of the
なお、以降の説明において、ＰＡ３１が活性化しているときのアンテナ１３から送信回路３７を見たインピーダンスをＺｏｎＴ、ＰＡ３１が非活性化しているときのアンテナ１３から送信回路３７を見たインピーダンスをＺｏｆｆＴと呼称する。
In the following description, the impedance of the
図１３は、ＰＡ３１の出力（図１２のＣＸ１）においてＰＡ３１が活性化している場合とＰＡ３１が不活性化している場合のインピーダンスを例示するものである。内部を点でハッチングした丸印はＰＡ３１が活性化している状況を、内部を斜線でハッチングした丸印はＰＡ３１が不活性化している状況を示している。図１３では、これらの二つの丸印はいずれもＲ５０点から殆ど等距離にあって、Ｒ５０点からスミスチャートの外周に向かうほど大きくなる電圧反射係数Γに関してはいずれも略同一とされている。以降説明するように、第１実施形態の無線通信装置は、初期的な電圧反射係数Γが活性化時と不活性化時で略同一な増幅器を用いても、活性化時のインピーダンスをマッチング状態に遷移させ、不活性化時のインピーダンスをハイインピーダンス状態にするという従来技術にはない特徴を備える。
FIG. 13 illustrates the impedance when
図１４は、第１インピーダンス整合回路３２における伝送線路ＬＩ１，ＬＩ２による（図１２のＣＸ２）インピーダンス変化を示している。回路に直列に伝送線路ＬＩ１，ＬＩ２を付加することで線路内の信号位相がシフトし、図１１（ｄ）で説明したようにインピーダンスはＲ５０点を中心とする円上を回転する。
FIG. 14 shows an impedance change caused by the transmission lines LI1 and LI2 (CX2 in FIG. 12) in the first
なお、図１４〜図１７では、点でハッチングした実線丸印はＰＡ３１がＯＮのときのインピーダンス（遷移後）を、点でハッチングした破線丸印はＰＡ３１がＯＮのときのインピーダンス（遷移前）を、斜線でハッチングした実線丸印はＰＡ３１がＯＦＦのときのインピーダンス（遷移後）を、斜線でハッチングした破線丸印はＰＡ３１がＯＦＦのとのインピーダンス（遷移前）をそれぞれ表している。
14 to 17, the solid line circles hatched with dots indicate the impedance when PA31 is ON (after transition), and the broken line circles hatched with dots are the impedance when PA31 is ON (before transition). The solid circles hatched with diagonal lines represent the impedance when the
図１４に示すように、伝送線路ＬＩ１，ＬＩ２によって、インピーダンスはスミスチャート上を回転し、２つのインピーダンス状態はＲ０点からの距離が不均一になるように調整される。ただし、伝送線路ＬＩ１，ＬＩ２によってインピーダンスが変化した後（遷移後）であっても、二つの実線丸印はＲ５０点からほぼ等距離にあり、電圧反射係数Γは変化していない。 As shown in FIG. 14, the impedance is rotated on the Smith chart by the transmission lines LI1 and LI2, and the two impedance states are adjusted so that the distances from the point R0 are not uniform. However, even after the impedance is changed by the transmission lines LI1 and LI2 (after the transition), the two solid circles are almost equidistant from the R50 point, and the voltage reflection coefficient Γ is not changed.
図１５は、第１インピーダンス整合回路３２の出力（図１２のＣＸ３）におけるインピーダンスを示している。即ち、図１５は、コンデンサＣ１，Ｃ２によるインピーダンス変化の前後を示すものである。図１１（ｂ）で説明したように、コンデンサの存在によってインピーダンスはスミスチャート上のＲ０点に接する円上を回転するが、このコンデンサの容量値は、少なくともＰＡ３１がＯＮのときの送信回路３７のインピーダンスが実軸上に遷移する値が選択される。
FIG. 15 shows the impedance at the output of the first impedance matching circuit 32 (CX3 in FIG. 12). That is, FIG. 15 shows before and after the impedance change by the capacitors C1 and C2. As described with reference to FIG. 11B, the impedance rotates on a circle in contact with the R0 point on the Smith chart due to the presence of the capacitor. The capacitance value of this capacitor is at least that of the
なお、図１５では、ＰＡ３１がＯＦＦのときのインピーダンスも実軸上に遷移している。これは必須の条件ではないものの理想的な遷移状態であり、これを実現するために、「コンデンサＣ１，Ｃ２による回転の結果、ＰＡ３１がＯＮのときとＯＦＦのときの双方で、遷移後の送信回路３７のインピーダンスが実軸上に移動するように」Ｒ５０点を中心とする回転量を設定、即ち、伝送線路Ｌ１，Ｌ２Ｒの伝送線路長を設定しておくのが望ましい。
In FIG. 15, the impedance when
このように、第１インピーダンス整合回路３２は、ＺｏｎＴとＺｏｆｆＴをスミスチャートの実軸に近づくように遷移させる。
As described above, the first
図１６は、第１バラン４０の出力（図１２のＣＸ４）におけるインピーダンスを示している。上述したように、アンテナ１３からみたとき、第１バラン４０は並列回路を含むことから、インピーダンスが純抵抗である場合（即ち、実軸上に存在する場合）は、アンテナ１３から見たときのインピーダンスは半減する。これによって、ＰＡ３１がＯＮのときのインピーダンスはＲ５０点に接近し、ＰＡ３１がＯＦＦのときのインピーダンスはＲ０点に接近する。即ち、第１インピーダンス整合回路３２と第１バラン４０は協働して、ＰＡ３１がＯＮのときのインピーダンスをＲ５０点に近づける、つまりアンテナ１３とのインピーダンスを整合するように機能し、ＰＡ３１がＯＦＦのときのインピーダンスがＲ５０点からより遠くに外すように（Ｒ０点に近づけるように）機能する。
FIG. 16 shows the impedance at the output of the first balun 40 (CX4 in FIG. 12). As described above, when viewed from the
ここで、第１バラン４０は形式的には差動信号をシングルエンド信号に変換する要素だが、上述したように、その機能にはインピーダンス整合機能が含まれており、機能的には、第１バラン４０は第１インピーダンス整合回路３２に含まれる。このように、第１バラン４０を含む第１インピーダンス整合回路３２は、ＰＡ３１が活性化したときの送信回路３７の電圧反射係数Γが０近傍になるように、かつＰＡ３１が不活性化したときの送信回路３７の電圧反射係数Γが大きくなるように（より正確には、電圧反射係数Γの絶対値が１に近づくように）インピーダンスを遷移させる。
Here, the
即ち、第１インピーダンス整合回路３２（第１インピーダンス整合回路３２と第１位相調整回路３３の間に設けられた並列回路としての第１バラン４０を含む）は、ＺｏｎＴを電圧反射係数Γが０近傍になるように、かつＺｏｆｆＴを電圧反射係数Γの絶対値が大き
くなるようにインピーダンスを遷移させる。
That is, the first impedance matching circuit 32 (including the
図１７は、第１位相調整回路３３の出力（即ち、送信回路３７の出力。図１２のＣＸ５）におけるインピーダンスを示している。第１実施形態における第１位相調整回路３３は、上述したように二段のローパスフィルタを備え、これによって送信信号の信号位相をシフトする。これによって、ローパスフィルタは回路に直列に伝送線路を付加したものと同様に振る舞い、Ｒ５０点を中心とする円上をインピーダンスが回転するが、第１実施形態ではスミスチャート上でインピーダンスが１周を超えて回転するように信号位相のシフト量を決定している。より具体的には、第１位相調整回路３３は上述した第１基板５９ａ内を伝搬する送信信号（波長λｇ）に対して信号位相を３／４λｇだけシフトし、その結果スミスチャート上でインピーダンスが１．５周するようにしている。単に位相調整機能のみを持たせる場合は、第１位相調整回路３３において１／２λｇを超える位相シフトは不要であるが、減衰特性を向上させて、第１位相調整回路３３の持つローパスフィルタ機能（送信信号に対するノイズ除去及び電源ライン４５からのノイズ混入防止）を強化するには、このように信号位相を大きくシフトすることが望ましい。一方で、位相調整の側面では、第１位相調整回路３３は、信号位相を１／４λｇだけシフトするのと等価であり、これによって、ＰＡ３１が不活性化のときの送信回路３７のインピーダンスは、遷移前のＲ０点近傍から遷移後はＲ∞点近傍に移動し、ハイインピーダンス状態となる。
FIG. 17 shows the impedance at the output of the first phase adjustment circuit 33 (that is, the output of the
なお、上述した例では、初期的なＰＡ３１のインピーダンスの状態を図１３として説明したが、ＬＩ１，ＬＩ２，Ｃ１，Ｃ２の値の設定によっては、第１インピーダンス整合回路３２は、様々な状態にあるインピーダンスを、一旦図１３の状態を経由して、図１４〜図１６の状態に遷移させることもできる。このように、第１実施形態は、ＰＡ３１を活性化／不活性化したときの、送信回路３７のインピーダンスがスミスチャートの軸対称（即ち、Ｌ／Ｃ性）の関係となるようにし、その後に上述した過程に従ってインピーダンスを遷移させている、ということができる。
In the above-described example, the initial impedance state of the
以上、送信回路３７における第１位相調整回路３２（第１バラン４０を含む）と第１位相調整回路３３の構成及び動作について詳細に説明したが、受信回路３８についても、インピーダンスマッチング状態とハイインピーダンス状態を分離する過程は全く同様である。よって詳細な説明は省略するが、ＬＮＡ３６が活性化しているときのアンテナ１３から受信回路３８を見たインピーダンスをＺｏｎＲ、ＬＮＡ３６を非活性化しているときのアンテナ１３から受信回路３８を見たインピーダンスをＺｏｆｆＲとして、上述したＺｏｎＴとＺｏｆｆＴと同様の関係になるように、回路を構成するパラメータを選定すればよい。
The configuration and operation of the first phase adjustment circuit 32 (including the first balun 40) and the first
図１８（ａ）は、ＰＡが活性化しているときのアンテナからみたインピーダンスの状態を示す説明図、（ｂ）はＬＮＡが活性化しているときのアンテナからみたインピーダンスの状態を示す説明図である。 FIG. 18A is an explanatory diagram showing the state of impedance viewed from the antenna when the PA is activated, and FIG. 18B is an explanatory diagram showing the state of impedance viewed from the antenna when the LNA is activated. .
図１８（ａ）に示すように、ＰＡ３１がＯＮ（かつＬＮＡ３６がＯＦＦ）のとき、送信回路３７の出力インピーダンスはアンテナ１３とのマッチングが図られアンテナ１３から電波が放出されるが、受信回路３８の入力インピーダンスはハイインピーダンス状態となり、送信回路３７の出力が受信回路３８に流入することが防止される。
As shown in FIG. 18A, when the
他方、図１８（ｂ）に示すように、ＰＡ３１がＯＦＦ（かつＬＮＡ３６がＯＮ）のとき、送信回路３７の出力インピーダンスはハイインピーダンス状態となり、受信回路３８の入力インピーダンスはアンテナ１３とのマッチングが図られ、アンテナ１３で受信された電波は受信回路３８にのみ送られ、送信回路３７は何ら影響を受けない。
On the other hand, as shown in FIG. 18B, when
図１９（ａ）は、スミスチャート上においてハイインピーダンス状態を説明する説明図、（ｂ）はハイインピーダンス状態における電流フローを示す説明図、（ｃ）は図１９（ｂ）の等価回路である。 19A is an explanatory diagram for explaining a high impedance state on the Smith chart, FIG. 19B is an explanatory diagram showing a current flow in the high impedance state, and FIG. 19C is an equivalent circuit of FIG. 19B.
以降、図１９（ａ），（ｂ），（ｃ）を用いて、送信回路３７と受信回路３８のハイインピーダンス状態について具体的に説明する。
Hereinafter, the high impedance state of the
図１９（ａ）に示すように、第１実施形態においてはスミスチャートの実軸上４Ω（ただし、図１９（ａ）の実軸数値は、正規化インピーダンスを示しており、一般的には５０Ω×４倍＝２００Ωの点をいう。以降、Ｒ２００点と呼称する）よりも右側、即ち実軸上で２００Ω以上の高抵抗となる範囲をハイインピーダンス状態としている。 As shown in FIG. 19A, in the first embodiment, 4Ω on the real axis of the Smith chart (however, the real axis value in FIG. 19A indicates the normalized impedance and is generally 50Ω. X4 times = point of 200 Ω, hereinafter referred to as R200 point), a range where the resistance is higher than 200Ω on the right side, that is, on the real axis, is in a high impedance state.
図１９（ｂ）は、送信回路３７の出力とアンテナ１３のインピーダンスマッチングが図られ、受信回路３８の入力はハイインピーダンス状態となっている状態を示している。このとき送信回路３７の出力インピーダンスＺｓとアンテナ１３のインピーダンスＺＬ１はいずれも５０Ωである。一方、受信回路３８の入力はハイインピーダンス状態であり、その入力インピーダンスＺＬ２＝２００Ωである。このとき、図１９（ｂ）に示すように送信回路３７から電流ｉが流出し、これがアンテナ１３に電流ｉ１、受信回路３８に電流ｉ２として分流する。この等価回路を描くと図１９（ｃ）のようになる。
FIG. 19B shows a state in which the output of the
この等価回路について、まず反射損を評価する。ＺＬ１とＺＬ２から構成される並列回路の全抵抗をＺＬと表すと、電圧反射係数Γは For this equivalent circuit, the reflection loss is first evaluated. When the total resistance of the parallel circuit composed of ZL1 and ZL2 is expressed as ZL, the voltage reflection coefficient Γ is
Γ＝（ＺＬ−Ｚｓ）／（ＺＬ＋Ｚｓ）・・・・（式３）
と表される。ここで全抵抗ＺＬ＝１／（１／２００＋１／５０）＝４０Ωだから、ハイインピーダンス状態を２００Ωとしたときの電圧反射係数Γは、
Γ = (ZL−Zs) / (ZL + Zs) (Expression 3)
It is expressed. Here, since the total resistance ZL = 1 / (1/200 + 1/50) = 40Ω, the voltage reflection coefficient Γ when the high impedance state is 200Ω is
Γ＝（４０−５０）／（４０＋５０）＝−０．１１となる。 Γ = (40−50) / (40 + 50) = − 0.11.
反射損失ＲＬは、 The reflection loss RL is
ＲＬ＝１−Γ２・・・・（式４）
と定義されるから、
RL = 1-Γ2 (Formula 4)
Is defined as
ＲＬ＝１−０．１１２＝０．９８７となり、これは−０．０５ｄＢに相当する。 RL = 1-0.112 = 0.987, which corresponds to -0.05 dB.
次に分流に伴う損失を計算する。 Next, the loss due to the diversion is calculated.
アンテナ１３のインピーダンスＺＬ１、受信回路３８のインピーダンスＺＬ２とすると、アンテナ１３側に流入する電流ｉ１は、｛２００／（２００＋５０）｝ｉとなる。ここで、
Ｐ＝ｖ×ｉ１・・・・（式５）より
Ｐ＝｛２００／（２００＋５０）｝ｖ×ｉ１＝０．８ｖ×ｉ１
これは−０．９７ｄＢに相当する。
Assuming that the impedance ZL1 of the
P = v × i1 (Equation 5) P = {200 / (200 + 50)} v × i1 = 0.8 v × i1
This corresponds to -0.97 dB.
即ち、全体損失＝反射損失＋分流損失＝−０．０５−０．９７＝−１．０２ｄＢとなることがわかる。 That is, it is understood that the total loss = reflection loss + diversion loss = −0.05−0.97 = −1.02 dB.
図２０は、ＰＡ３１を活性化、ＬＮＡ３６を不活性化したときの受信回路３８の入力インピーダンスと全損失の関係を示すグラフである。
FIG. 20 is a graph showing the relationship between the input impedance of the receiving
図２０は、図１９（ｃ）においてＺｓ＝ＺＬ１＝５０Ωに固定して、受信回路３８の入力インピーダンスを変化させたときの損失（上述の反射損失と分流に伴う損失の合計）をグラフにしたものである。従来、アンテナスイッチモジュールとディスクリート部品を用いてＲＦ回路を構成した場合、経験上、約−１．０ｄＢの損失であれば、同時送受信における音質には問題がないとされている。従って、−１．０ｄＢの損失は、一般的に回路設計の際の設計目標とされる。このように、第１実施形態の構成によっても設計目標は達成されることが分かった。
FIG. 20 is a graph of loss (total reflection loss and loss due to shunting) when the input impedance of the
また、発明者等が行った官能評価等によれば、損失が約−１．５ｄＢより大きくなると音質等について劣化が認められることから、この−１．５ｄＢの損失は許容損失と考えられている。図２０によれば、このときの受信回路３８の入力インピーダンスは約１１２Ωである。
In addition, according to the sensory evaluation and the like conducted by the inventors, the loss of -1.5 dB is considered to be an allowable loss because the sound quality and the like are deteriorated when the loss is greater than about -1.5 dB. . According to FIG. 20, the input impedance of the receiving
即ち、送信回路３７のＰＡ３１または受信回路３８のＬＮＡ３６が不活性化されると、アンテナ１３からみたとき送信回路３７の出力インピーダンスまたは受信回路３８の入力インピーダンスはハイインピーダンス化されるが、ハイインピーダンス化された際の具体的なインピーダンス値Ｚとしては、最低限の値としてＺ≧１１２Ω（５０Ωとの対比ではｒ＝２．２４倍）、望ましくはＺ≧２００Ω（同ｒ＝４倍）とするのが望ましい。
That is, when the
このように、ＺｏｎＴは５０Ωであるから、第１位相調整回路３３はＺｏｆｆＴ＞２×ＺｏｎＴとなるように、送信信号の位相を変化させている。
Thus, since ZonT is 50Ω, the first
１０ 信号処理部
１０ｅ ＴＤＤ／ＴＤＭＡプロセッサ（制御部）
１２ 無線部（ＲＦパート）
１３ アンテナ
３０ アンプモジュール
３１ ＰＡ（パワーアンプ、第１アンプ）
３１ａ 最終段増幅器
３２ 第１インピーダンス整合回路
３３ 第１位相調整回路
３４ 第２位相調整回路
３５ 第２インピーダンス整合回路
３６ ＬＮＡ（ローノイズアンプ、第２アンプ）
３７ 送信回路
３８ 受信回路
３９ 接続点
３９ａ 第１接続点
３９ｂ 第２接続点
４０ 第１バラン
４１ 第２バラン
４５ 電源ライン（電源）
４６ ＤＣカットコンデンサ
５６ オープンスタブ
５９ａ 第１基板
５９ｂ 第２基板
５９ｃ 第３基板
５９ｄ 第４基板
１００ 親機
２００ 子機
10
12 Radio part (RF part)
13
31a
37
46 DC cut
Claims (8)
前記第１アンプによって増幅された送信信号を処理する送信回路と、
前記送信回路で処理された送信信号を送信するアンテナと、
前記第１アンプの活性化と非活性化とを交互に繰り返す制御部と、を備え、
前記制御部が前記第１アンプを活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをＺｏｎＴ、前記制御部が前記第１アンプを非活性化しているときの前記アンテナから前記送信回路を見たインピーダンスをＺｏｆｆＴ、とするとき、
前記送信回路は、前記アンテナのインピーダンスと前記ＺｏｎＴとを整合させ、かつ前記ＺｏｆｆＴを電圧反射係数Γの絶対値が大きくなるように、前記ＺｏｎＴと前記ＺｏｆｆＴとを遷移させる第１インピーダンス整合回路と、前記ＺｏｆｆＴをハイインピーダンス状態に遷移させる第１位相調整回路と、を備えることを特徴とする無線通信回路。 A first amplifier for amplifying a transmission signal;
A transmission circuit for processing the transmission signal amplified by the first amplifier;
An antenna for transmitting a transmission signal processed by the transmission circuit;
A controller that alternately repeats activation and deactivation of the first amplifier,
ZonT represents the impedance of the transmission circuit viewed from the antenna when the control unit activates the first amplifier, and the transmission circuit from the antenna when the control unit deactivates the first amplifier. When ZoffT is the impedance of looking at
The transmission circuit matches the impedance of the antenna and the ZonT, and makes a transition between the ZonT and the ZoffT so that the absolute value of the voltage reflection coefficient Γ of the ZoffT increases. A wireless communication circuit comprising: a first phase adjustment circuit that shifts the ZoffT to a high impedance state.
前記第１のコンデンサの他端をグラウンドに接地したことを特徴とする請求項２に記載の無線通信回路。 One end of the first capacitor is connected between the first amplifier and the first phase adjustment circuit;
The wireless communication circuit according to claim 2, wherein the other end of the first capacitor is grounded.
前記アンテナで受信した受信信号を処理する受信回路と、
前記受信回路で処理された受信信号を増幅する第２アンプと、
前記第２アンプの活性化と非活性化とを交互に繰り返す制御部と、を備え、
前記制御部が前記第２アンプを活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをＺｏｎＲ、前記制御部が前記第２アンプを非活性化しているときの前記アンテナから前記受信回路を見たインピーダンスをＺｏｆｆＲ、とするとき、
前記受信回路は、前記アンテナのインピーダンスと前記ＺｏｎＲとを整合させ、かつ前記ＺｏｆｆＲを電圧反射係数Γの絶対値が大きくなるように、前記ＺｏｎＲと前記ＺｏｆｆＲとを遷移させる第２インピーダンス整合回路と、前記ＺｏｆｆＴをハイインピーダンス状態に遷移させる第２位相調整回路と、を備えることを特徴とする無線通信回路。 An antenna,
A receiving circuit for processing a received signal received by the antenna;
A second amplifier for amplifying the received signal processed by the receiving circuit;
A controller that alternately repeats activation and deactivation of the second amplifier,
ZonR represents the impedance of the reception circuit viewed from the antenna when the control unit activates the second amplifier, and the reception circuit from the antenna when the control unit deactivates the second amplifier. When ZoffR is the impedance of looking at
The receiving circuit matches the impedance of the antenna and the ZonR, and makes a transition between the ZonR and the ZoffR so that the absolute value of the voltage reflection coefficient Γ of the ZoffR becomes large; And a second phase adjustment circuit for transitioning the ZoffT to a high impedance state.
前記第２のコンデンサの他端をグラウンドに接地したことを特徴とする請求項６に記載の無線通信回路。 One end of the second capacitor is connected between the second amplifier and the second phase adjustment circuit;
The wireless communication circuit according to claim 6, wherein the other end of the second capacitor is grounded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013106050A JP2014090402A (en) | 2013-05-20 | 2013-05-20 | Radio communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013106050A JP2014090402A (en) | 2013-05-20 | 2013-05-20 | Radio communication device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013070143A Division JP5280595B1 (en) | 2012-10-30 | 2013-03-28 | Wireless communication device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014090402A true JP2014090402A (en) | 2014-05-15 |
Family
ID=50791961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013106050A Pending JP2014090402A (en) | 2013-05-20 | 2013-05-20 | Radio communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014090402A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018088707A (en) * | 2018-02-06 | 2018-06-07 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US10305533B2 (en) | 2014-08-25 | 2019-05-28 | Renesas Electronics Corporation | Semiconductor device |
| JP2020505893A (en) * | 2017-02-01 | 2020-02-20 | タレス | Basic antenna including planar radiator |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11136046A (en) * | 1997-10-30 | 1999-05-21 | Mitsubishi Electric Corp | Microwave amplifier |
| JPH11274971A (en) * | 1998-03-24 | 1999-10-08 | Matsushita Electric Ind Co Ltd | Transceiver |
| JP2010057204A (en) * | 2000-03-15 | 2010-03-11 | Hitachi Metals Ltd | High-frequency composite component, and wireless communication device using the same |
| JP2013070143A (en) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | Radio communication device, matching control circuit, and matching control method |
-
2013
- 2013-05-20 JP JP2013106050A patent/JP2014090402A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11136046A (en) * | 1997-10-30 | 1999-05-21 | Mitsubishi Electric Corp | Microwave amplifier |
| JPH11274971A (en) * | 1998-03-24 | 1999-10-08 | Matsushita Electric Ind Co Ltd | Transceiver |
| JP2010057204A (en) * | 2000-03-15 | 2010-03-11 | Hitachi Metals Ltd | High-frequency composite component, and wireless communication device using the same |
| JP2013070143A (en) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | Radio communication device, matching control circuit, and matching control method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10305533B2 (en) | 2014-08-25 | 2019-05-28 | Renesas Electronics Corporation | Semiconductor device |
| JP2020505893A (en) * | 2017-02-01 | 2020-02-20 | タレス | Basic antenna including planar radiator |
| JP7104479B2 (en) | 2017-02-01 | 2022-07-21 | タレス | Basic antenna including planar radiant device |
| JP2018088707A (en) * | 2018-02-06 | 2018-06-07 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2728759B1 (en) | Antenna matching circuit for a wireless communication device | |
| US11502662B2 (en) | Hybrid acoustic LC filter cascaded with LC filter | |
| US11476226B2 (en) | Radio-frequency module and communication device | |
| US8648670B2 (en) | Filter, duplexer and communication module | |
| EP1938464B1 (en) | Multiband or multimode front end antenna switch | |
| US9252832B2 (en) | High-frequency circuit and communication device | |
| WO2019004152A1 (en) | Switch module | |
| US10608694B2 (en) | High-frequency module, transmission-reception module, and communication apparatus | |
| JP2014090402A (en) | Radio communication device | |
| JP5280595B1 (en) | Wireless communication device | |
| CN110710119A (en) | High frequency module | |
| JP5242842B1 (en) | Wireless communication device | |
| US20220311455A1 (en) | Radio-frequency circuit and communication device | |
| JP5280576B1 (en) | Wireless communication device and wireless communication circuit | |
| JP6074800B2 (en) | Wireless communication device | |
| JP2006295530A (en) | Antenna switch module, and communication device using it | |
| JP3982683B2 (en) | Wireless communication circuit | |
| JP2018196110A (en) | Multiplexer, high-frequency front-end circuit, and communication device | |
| US10886897B2 (en) | Filter device and filter module | |
| CN101207920A (en) | Communication apparatus capable of reducing mutual interference | |
| JP2013123270A (en) | Filter, duplexer, and communication module | |
| JP2016086244A (en) | Radio circuit | |
| JP2013150275A (en) | Matching circuit | |
| WO2003103156A2 (en) | A radio frequency circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141006 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141014 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170530 |