JP5240627B2 - ワード線バッファ付きメモリおよび当該メモリを動作させる方法 - Google Patents
ワード線バッファ付きメモリおよび当該メモリを動作させる方法 Download PDFInfo
- Publication number
- JP5240627B2 JP5240627B2 JP2010510482A JP2010510482A JP5240627B2 JP 5240627 B2 JP5240627 B2 JP 5240627B2 JP 2010510482 A JP2010510482 A JP 2010510482A JP 2010510482 A JP2010510482 A JP 2010510482A JP 5240627 B2 JP5240627 B2 JP 5240627B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- voltage level
- memory
- module
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Description
として表記される反転制御信号の両方を再生ラッチ300に利用することができる場合、図6Cに示され、かつトランジスタ354及び356により形成されるインバータは省略することができる。図6Bの再生ラッチ320は、
を利用することができる場合には、同様にして変更することができる。
Claims (19)
- 各メモリセルがDC電流を選択的に流す複数のメモリセルと、
ワード線群を、電圧レベルを使用して選択的に駆動して、前記メモリセル群の中から選択されるメモリセル群にアクセスする行デコーダモジュールと、
アクティブ状態及び非アクティブ状態を有する制御信号を受信し、かつ前記ワード線群のうちの1つのワード線に現われる前記電圧レベルを第1及び第2の所定電圧レベルのうちの1つの所定電圧レベルに、前記制御信号が前記アクティブ状態を有する場合に選択的にプルする第1再生モジュールと、を備え、前記ワード線群のうちの前記1つのワード線の前記メモリセル群のうちの少なくとも1つのメモリセルは、前記第1再生モジュールと前記行デコーダモジュールとの間に配置され、そして前記制御信号は前記アクティブ状態を、前記ワード線群のうちの前記1つのワード線に現われる前記電圧レベルが移行していない複数の期間に亘って有し、
更に再生制御モジュールを備え、該再生制御モジュールは、前記非アクティブ状態を、前記行デコーダモジュールが前記ワード線群の前記電圧レベルを駆動した後の所定期間に亘って有する前記制御信号を生成する、メモリ。 - 各メモリセルがDC電流を選択的に流す複数のメモリセルと、
ワード線群を、電圧レベルを使用して選択的に駆動して、前記メモリセル群の中から選択されるメモリセル群にアクセスする行デコーダモジュールと、
アクティブ状態及び非アクティブ状態を有する制御信号を受信し、かつ前記ワード線群のうちの1つのワード線に現われる前記電圧レベルを第1及び第2の所定電圧レベルのうちの1つの所定電圧レベルに、前記制御信号が前記アクティブ状態を有する場合に選択的にプルする第1再生モジュールと、を備え、前記ワード線群のうちの前記1つのワード線の前記メモリセル群のうちの少なくとも1つのメモリセルは、前記第1再生モジュールと前記行デコーダモジュールとの間に配置され、そして前記制御信号は前記アクティブ状態を、前記ワード線群のうちの前記1つのワード線に現われる前記電圧レベルが移行していない複数の期間に亘って有し、
前記第1再生モジュールは、各インバータが入力及び出力を有する第1及び第2インバータを含み、前記第1インバータの前記出力は、前記第2インバータの前記入力に通じ、そして前記第2インバータの前記出力及び前記第1インバータの前記入力は、前記ワード線群のうちの前記1つのワード線に通じ、
前記第2インバータは、高インピーダンス状態に前記制御信号によって選択的に設定される、メモリ。 - 前記第1の所定電圧レベルは前記第2の所定電圧レベルよりも高く、そして前記第1再生モジュールは前記電圧レベルを前記第1の所定電圧レベルに、前記電圧レベルが所定の閾値を上回る場合に選択的にプルする、請求項1または2に記載のメモリ。
- 前記第1再生モジュールは前記電圧レベルを前記第2の所定電圧レベルに、前記電圧レベルが前記所定の閾値を下回る場合に選択的にプルする、請求項3に記載のメモリ。
- 前記第1再生モジュールは、前記電圧レベルを前記第1の所定電圧レベルに前記電圧レベルが前記所定の閾値を下回る場合にプルするのを一時停止する、請求項3に記載のメモリ。
- 前記第1の所定電圧レベルは前記第2の所定電圧レベルよりも高く、そして前記第1再生モジュールは前記電圧レベルを前記第2の所定電圧レベルに、前記電圧レベルが所定の閾値を下回る場合に選択的にプルする、請求項1または2に記載のメモリ。
- 前記第1再生モジュールは、前記電圧レベルを前記第2の所定電圧レベルに前記電圧レベルが前記所定の閾値を上回る場合にプルするのを一時停止する、請求項6に記載のメモリ。
- 前記ワード線群のうちの前記1つのワード線は、前記行デコーダモジュールと前記メモリセル群のうちの遠位側セルとの間で延び、そして前記第1再生モジュールは前記遠位側セルに隣接して配置される、請求項1から7の何れか1項に記載のメモリ。
- 更に第2再生モジュールを前記ワード線群のうちの前記1つのワード線に対応して備え、前記第2再生モジュールは、前記遠位側セルと前記行デコーダモジュールとの間に配置される、請求項8に記載のメモリ。
- 前記ワード線群のうちの前記1つのワード線は、前記行デコーダモジュールと前記メモリセル群のうちの遠位側セルとの間で延び、そして前記第1再生モジュールは前記遠位側セルと前記行デコーダモジュールとの間の中間に配置される、請求項1から7の何れか1項に記載のメモリ。
- 前記ワード線群は、Nが1よりも大きい整数である場合にN本のワード線を含み、そして前記メモリは更に、前記第1再生モジュールを含むN個の再生モジュールを備え、前記N個の再生モジュールの各再生モジュールは、前記N本のワード線のうちの該当する1本のワード線に対応する、請求項1から10の何れか1項に記載のメモリ。
- 前記メモリセル群は、バイポーラ接合トランジスタを含む、請求項1から11の何れか1項に記載のメモリ。
- 前記メモリセル群は、相変化メモリ素子を含む、請求項1から11の何れか1項に記載のメモリ。
- 前記再生制御モジュールは、前記非アクティブ状態を、前記行デコーダモジュールが前記ワード線群の前記電圧レベルを駆動する前の第2の所定期間に亘って有する前記制御信号を生成する、請求項1に記載のメモリ。
- 前記第2インバータは、前記高インピーダンス状態に前記制御信号によって設定される、請求項2に記載のメモリ。
- 前記第1再生モジュールは、入力及び出力を有するインバータと、そして制御端子、及び第1及び第2端子を有するトランジスタと、を含む、請求項1から15の何れか1項に記載のメモリ。
- メモリを動作させる方法であって、
複数のメモリセルを設けるステップであって、これらのメモリセルがそれぞれ、DC電流を流す、複数のメモリセルを設けるステップと、
行デコーダモジュールを使用してワード線群を電圧レベルを使用して選択的に駆動することにより、前記メモリセル群の中から選択されるメモリセル群にアクセスするステップと、
アクティブ状態及び非アクティブ状態を有する制御信号を生成するステップと、
前記ワード線群のうちの1つのワード線に現われる前記電圧レベルを第1及び第2の所定電圧レベルのうちの1つの所定電圧レベルに、前記制御信号が前記アクティブ状態を有する場合に選択的にプルする第1再生モジュールを設けるステップであって、前記制御信号が前記アクティブ状態を、前記ワード線群のうちの前記1つのワード線の前記電圧レベルが移行していない複数の期間に亘って有する、第1再生モジュールを設けるステップと、
前記ワード線群のうちの前記1つのワード線の前記メモリセル群のうちの少なくとも1つのメモリセルを、前記第1再生モジュールと前記行デコーダモジュールとの間に配置するステップと
前記非アクティブ状態を、前記行デコーダモジュールが前記ワード線群の前記電圧レベルを駆動した後の所定期間に亘って有する前記制御信号を生成する再生制御モジュールを設けるステップと、
を含む、方法。 - メモリを動作させる方法であって、
複数のメモリセルを設けるステップであって、これらのメモリセルがそれぞれ、DC電流を流す、複数のメモリセルを設けるステップと、
行デコーダモジュールを使用してワード線群を電圧レベルを使用して選択的に駆動することにより、前記メモリセル群の中から選択されるメモリセル群にアクセスするステップと、
アクティブ状態及び非アクティブ状態を有する制御信号を生成するステップと、
前記ワード線群のうちの1つのワード線に現われる前記電圧レベルを第1及び第2の所定電圧レベルのうちの1つの所定電圧レベルに、前記制御信号が前記アクティブ状態を有する場合に選択的にプルする第1再生モジュールを設けるステップであって、前記制御信号が前記アクティブ状態を、前記ワード線群のうちの前記1つのワード線の前記電圧レベルが移行していない複数の期間に亘って有する、第1再生モジュールを設けるステップと、
前記ワード線群のうちの前記1つのワード線の前記メモリセル群のうちの少なくとも1つのメモリセルを、前記第1再生モジュールと前記行デコーダモジュールとの間に配置するステップと、
を含み、
前記第1再生モジュールは、各インバータが入力及び出力を有する第1及び第2インバータを含み、前記第1インバータの前記出力は、前記第2インバータの前記入力に通じ、そして前記第2インバータの前記出力及び前記第1インバータの前記入力は、前記ワード線群のうちの前記1つのワード線に通じ、
前記第2インバータは、高インピーダンス状態に前記制御信号によって選択的に設定される、方法。 - 前記第1の所定電圧レベルは前記第2の所定電圧レベルよりも高く、そして前記方法は更に、前記電圧レベルを前記第1の所定電圧レベルに、前記電圧レベルが所定の閾値を上回る場合に選択的にプルするステップを含む、請求項17または18に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94113807P | 2007-05-31 | 2007-05-31 | |
US60/941,138 | 2007-05-31 | ||
US12/128,122 | 2008-05-28 | ||
US12/128,122 US7881126B2 (en) | 2007-05-31 | 2008-05-28 | Memory structure with word line buffers |
PCT/US2008/065050 WO2008150844A1 (en) | 2007-05-31 | 2008-05-29 | Memory structure with word line buffers |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010529581A JP2010529581A (ja) | 2010-08-26 |
JP2010529581A5 JP2010529581A5 (ja) | 2011-07-14 |
JP5240627B2 true JP5240627B2 (ja) | 2013-07-17 |
Family
ID=40087985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010510482A Expired - Fee Related JP5240627B2 (ja) | 2007-05-31 | 2008-05-29 | ワード線バッファ付きメモリおよび当該メモリを動作させる方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7881126B2 (ja) |
JP (1) | JP5240627B2 (ja) |
KR (1) | KR101446726B1 (ja) |
WO (1) | WO2008150844A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10385427B2 (en) | 2014-12-15 | 2019-08-20 | Nippon Steel Corporation | Wire rod |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6797010B2 (ja) * | 2016-12-01 | 2020-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11205480B1 (en) * | 2020-09-11 | 2021-12-21 | Micron Technology, Inc. | Ramp-based biasing in a memory device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55150189A (en) * | 1979-05-10 | 1980-11-21 | Nec Corp | Memory circuit |
JPS5928294A (ja) * | 1982-08-06 | 1984-02-14 | Toshiba Corp | 半導体記憶装置 |
JPS61237292A (ja) | 1985-04-15 | 1986-10-22 | Hitachi Micro Comput Eng Ltd | 半導体記憶装置 |
US5128897A (en) * | 1990-09-26 | 1992-07-07 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory having improved latched repeaters for memory row line selection |
US6034913A (en) * | 1997-09-19 | 2000-03-07 | Siemens Microelectronics, Inc. | Apparatus and method for high-speed wordline driving with low area overhead |
US6246637B1 (en) | 1998-09-28 | 2001-06-12 | Pgs Tensor, Inc. | Method and system for combining three component seismic data |
DE19952258A1 (de) | 1999-10-29 | 2001-05-10 | Infineon Technologies Ag | Integrierter Speicher |
US6545923B2 (en) * | 2001-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Negatively biased word line scheme for a semiconductor memory device |
US6580658B1 (en) * | 2002-11-07 | 2003-06-17 | Ememory Technology Inc. | Method using a word line driver for driving a word line |
IL154801A0 (en) | 2003-03-06 | 2003-10-31 | Karotix Internat Ltd | Multi-channel and multi-dimensional system and method |
JP4071680B2 (ja) * | 2003-06-09 | 2008-04-02 | 松下電器産業株式会社 | 半導体記憶装置 |
TWI222647B (en) * | 2003-07-17 | 2004-10-21 | Amic Technology Corp | Flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers |
EP1511042B1 (en) * | 2003-08-27 | 2012-12-05 | STMicroelectronics Srl | Phase-change memory device with biasing of deselected bit lines |
JP2005150243A (ja) * | 2003-11-12 | 2005-06-09 | Toshiba Corp | 相転移メモリ |
JP4962828B2 (ja) * | 2004-08-25 | 2012-06-27 | マイクロン テクノロジー, インク. | ワード線ドライバ回路およびこれを利用する方法 |
JP5100035B2 (ja) * | 2005-08-02 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP5158624B2 (ja) * | 2006-08-10 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
DE102007030229A1 (de) | 2007-06-29 | 2009-01-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur verdeckungsarmen Darstellung dicht benachbarter topografischer Objekte in stilisierter Form |
US7515475B1 (en) * | 2007-07-02 | 2009-04-07 | Sun Microsystems, Inc. | Mechanism for compensating for gate leakage in a memory |
-
2008
- 2008-05-28 US US12/128,122 patent/US7881126B2/en not_active Expired - Fee Related
- 2008-05-29 WO PCT/US2008/065050 patent/WO2008150844A1/en active Application Filing
- 2008-05-29 JP JP2010510482A patent/JP5240627B2/ja not_active Expired - Fee Related
- 2008-05-29 KR KR1020097027551A patent/KR101446726B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10385427B2 (en) | 2014-12-15 | 2019-08-20 | Nippon Steel Corporation | Wire rod |
Also Published As
Publication number | Publication date |
---|---|
KR20100038327A (ko) | 2010-04-14 |
KR101446726B1 (ko) | 2014-10-06 |
US20080298140A1 (en) | 2008-12-04 |
US7881126B2 (en) | 2011-02-01 |
WO2008150844A4 (en) | 2009-02-26 |
WO2008150844A1 (en) | 2008-12-11 |
JP2010529581A (ja) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102434162B1 (ko) | 데이터 캐싱 | |
KR102341693B1 (ko) | Feram―dram 하이브리드 메모리 | |
US7990199B1 (en) | Clock gater system | |
US8064264B2 (en) | Ornand flash memory and method for controlling the same | |
US20070195582A1 (en) | Semiconductor device | |
US8295110B2 (en) | Processor instruction cache with dual-read modes | |
US8270234B1 (en) | Positive and negative voltage level shifter circuit | |
US10083733B2 (en) | Ferroelectric memory cell apparatuses and methods of operating ferroelectric memory cells | |
JP2015531531A (ja) | メモリデバイスに対する電力管理を提供する装置および方法 | |
US8089823B2 (en) | Processor instruction cache with dual-read modes | |
JP5240627B2 (ja) | ワード線バッファ付きメモリおよび当該メモリを動作させる方法 | |
TW594750B (en) | Control method of semiconductor memory device and semiconductor memory device | |
US9019788B2 (en) | Techniques for accessing memory cells | |
JP3185875B2 (ja) | センスアンプ駆動回路 | |
US7724067B1 (en) | Enhanced transmission gate | |
JP2021522641A (ja) | メモリセルのアレイに対するアクセス線管理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5240627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |