JP5239871B2 - Microchip and manufacturing method of microchip - Google Patents

Microchip and manufacturing method of microchip Download PDF

Info

Publication number
JP5239871B2
JP5239871B2 JP2008553976A JP2008553976A JP5239871B2 JP 5239871 B2 JP5239871 B2 JP 5239871B2 JP 2008553976 A JP2008553976 A JP 2008553976A JP 2008553976 A JP2008553976 A JP 2008553976A JP 5239871 B2 JP5239871 B2 JP 5239871B2
Authority
JP
Japan
Prior art keywords
microchip
film
sio
substrate
flow path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008553976A
Other languages
Japanese (ja)
Other versions
JPWO2008087799A1 (en
Inventor
博士 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Advanced Layers Inc
Original Assignee
Konica Minolta Advanced Layers Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Advanced Layers Inc filed Critical Konica Minolta Advanced Layers Inc
Priority to JP2008553976A priority Critical patent/JP5239871B2/en
Publication of JPWO2008087799A1 publication Critical patent/JPWO2008087799A1/en
Application granted granted Critical
Publication of JP5239871B2 publication Critical patent/JP5239871B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055Grooves
    • B81C1/00071Channels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502707Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by the manufacture of the container or its components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/12Specific details about manufacturing devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/08Geometry, shape and general structure
    • B01L2300/0809Geometry, shape and general structure rectangular shaped
    • B01L2300/0816Cards, e.g. flat sample carriers usually with flow in two horizontal directions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/08Geometry, shape and general structure
    • B01L2300/0887Laminated structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2400/00Moving or stopping fluids
    • B01L2400/04Moving fluids with specific forces or mechanical means
    • B01L2400/0403Moving fluids with specific forces or mechanical means specific forces
    • B01L2400/0415Moving fluids with specific forces or mechanical means specific forces electrical forces, e.g. electrokinetic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/05Microfluidics
    • B81B2201/058Microfluidics not provided for in B81B2201/051 - B81B2201/054

Description

この発明は、流路用溝が形成されたマイクロチップ、及び、そのマイクロチップの製造方法に関する。   The present invention relates to a microchip in which a channel groove is formed and a method for manufacturing the microchip.

微細加工技術を利用してシリコンやガラス基板上に微細な流路や回路を形成し、微小空間上で核酸、タンパク質、血液などの液体試料の化学反応や、分離、分析などを行うマイクロ分析チップ、あるいはμTAS(Micro Total Analysis Systems)と称される装置が実用化されている。このようなマイクロチップの利点としては、サンプルや試薬の使用量又は廃液の排出量が軽減され、省スペースで持ち運び可能な安価なシステムの実現が考えられる。   A micro-analysis chip that uses microfabrication technology to form fine channels and circuits on silicon and glass substrates, and to perform chemical reactions, separation, and analysis of liquid samples such as nucleic acids, proteins, and blood in a minute space Alternatively, an apparatus called μTAS (Micro Total Analysis Systems) has been put into practical use. As an advantage of such a microchip, it is conceivable to realize an inexpensive system that can be carried in a small space because the amount of sample or reagent used or the amount of discharged waste liquid is reduced.

マイクロチップは、少なくとも一方の部材に微細加工が施された部材2つをはり合わせることにより製造される。従来においては、マイクロチップにはガラス基板が用いられ、様々な微細加工方法が提案されている。しかしながら、ガラス基板は大量生産には向かず、非常に高コストであるため、廉価で使い捨て可能な樹脂製マクロチップの開発が望まれている。   The microchip is manufactured by bonding two members having at least one member subjected to fine processing. Conventionally, a glass substrate is used for the microchip, and various fine processing methods have been proposed. However, since glass substrates are not suitable for mass production and are very expensive, development of inexpensive and disposable resin macrochips is desired.

また、このようなマイクロチップのように微細流路中に通液して検査を行うような素子においては、流路にタンパク質などの液体試料が付着しないように、流路表面に親水性の性質を付与する処理が行われている。   In addition, in such an element that conducts an inspection by passing through a fine channel, such as a microchip, the surface of the channel has a hydrophilic property so that a liquid sample such as protein does not adhere to the channel. The process of giving is performed.

流路表面に親水性の性質を付与する処理としては、有機物/無機物のコーティング、プラズマ処理、流路内に溶液を流すことによる表面修飾などの手法がある。そのなかでも、SiO膜のコーティングは親水性も十分にあり、無機物であるため材料として安定、高透明度を有するなどの特長がある。Examples of the treatment for imparting hydrophilic properties to the channel surface include organic / inorganic coating, plasma treatment, and surface modification by flowing a solution in the channel. Among them, the SiO 2 film coating is sufficiently hydrophilic and is an inorganic material, so that it has advantages such as being stable as a material and having high transparency.

また、マイクロチップ基板を接合する方法として、接着剤を用いて接合する方法、有機溶剤で樹脂基板の表面を溶かして接合する方法(例えば特許文献1)、超音波融着を利用して接合する方法(例えば特許文献2)、熱融着を利用して接合する方法(例えば特許文献3)、レーザ融着を利用する方法などがある(例えば特許文献4)。   In addition, as a method of bonding the microchip substrates, a method of bonding using an adhesive, a method of bonding the surface of a resin substrate with an organic solvent (for example, Patent Document 1), and bonding using ultrasonic fusion. There are a method (for example, Patent Document 2), a method for bonding using thermal fusion (for example, Patent Document 3), a method using laser fusion (for example, Patent Document 4), and the like.

ここで、従来技術に係るマイクロチップの構成について図3及び図4を参照して説明する。図3は、従来技術に係るマイクロチップの上面図である。図4は、従来技術に係るマイクロチップの断面図であり、図3のIV−IV断面図である。マイクロチップ100は、表面に微細流路111が形成されたマイクロチップ基板110と、微細流路111をカバーするための平板状のマイクロチップ基板120とを備えて構成されている。マイクロチップ基板110には、微細流路111が形成されている面にSiO膜112を形成する。また、マイクロチップ基板120にも表面にSiO膜121を形成する。そして、微細流路111を内側にして、マイクロチップ基板110とマイクロチップ基板120を、接着剤130によって接合することで、マイクロチップ100を製造する。また、マイクロチップ100には、ゲルや液体状の試薬を微細流路111に導入したり、微細流路111から排出したりするための開口部113が形成されている。この開口部113から微細流路111に試薬などを導入し、又は、微細流路111の試薬などを開口部113から排出する。
特開2005−80569号公報 特開2005−77239号公報 特開2005−771218号公報 特開2005−74796号公報
Here, the configuration of the microchip according to the prior art will be described with reference to FIGS. FIG. 3 is a top view of a conventional microchip. 4 is a cross-sectional view of a microchip according to the prior art, and is a cross-sectional view taken along the line IV-IV in FIG. The microchip 100 includes a microchip substrate 110 having a microchannel 111 formed on the surface thereof, and a flat microchip substrate 120 for covering the microchannel 111. In the microchip substrate 110, a SiO 2 film 112 is formed on the surface on which the fine channel 111 is formed. A SiO 2 film 121 is also formed on the surface of the microchip substrate 120. Then, the microchip 100 is manufactured by bonding the microchip substrate 110 and the microchip substrate 120 with the adhesive 130 with the fine channel 111 inside. In addition, the microchip 100 is formed with an opening 113 for introducing a gel or a liquid reagent into the fine channel 111 or discharging the reagent from the fine channel 111. A reagent or the like is introduced into the fine channel 111 from the opening 113 or the reagent or the like in the fine channel 111 is discharged from the opening 113.
JP 2005-80569 A JP 2005-77239 A JP 2005-77218 A JP-A-2005-74796

親水性の膜として無機物のSiO膜を利用する場合、通常はマイクロチップ基板同士の接合面にもSiO膜を形成するため、上述したように、マイクロチップ基板同士の接合には接着剤を用いるのが一般的である。しかしながら、接着剤を用いてマイクロチップ基板同士を接合する場合、微細流路内に接着剤が染み出して微細流路を塞いでしまうおそれがある。また、接着剤は硬化後の主成分が樹脂であり、疎水性を有するため、SiO膜による親水性機能が妨げられるおそれがある。When using an SiO 2 film of the inorganic substance as a hydrophilic film, usually to form a SiO 2 film in the bonding surface between the microchip substrates, as described above, the adhesive for bonding between the microchip substrates It is common to use. However, when the microchip substrates are bonded together using an adhesive, the adhesive may ooze out into the fine flow path and block the fine flow path. In addition, since the main component of the adhesive after curing is resin and has hydrophobicity, the hydrophilic function by the SiO 2 film may be hindered.

また、有機溶剤、超音波融着、熱融着、レーザ融着では、樹脂基板の表面を溶解させるため、微細流路の形状の維持が困難であり、また、マイクロチップの接合面が変形して平坦性が失われる場合がある。このように接合面の平坦性が失われると、マイクロチップ基板の接合不足が生じ、マイクロチップ基板を強度に接合することが困難になる。以上のように、SiO膜を形成した面同士を接合することは困難である。In addition, organic solvent, ultrasonic fusion, thermal fusion, and laser fusion dissolve the surface of the resin substrate, making it difficult to maintain the shape of the micro-channel and deforming the bonding surface of the microchip. Flatness may be lost. If the flatness of the bonding surface is lost in this way, the bonding of the microchip substrate is insufficient, and it becomes difficult to bond the microchip substrate to the strength. As described above, it is difficult to join the surfaces on which the SiO 2 films are formed.

また、マイクロチップ基板の表面にプラズマを照射することで、微細流路内を親水化し、その後、上述した接合方法によってマイクロチップ基板同士を接合することは可能である。しかしながら、親水化が経時変化によって弱まる、安定しないなどの問題があった。   In addition, it is possible to make the inside of the fine channel hydrophilic by irradiating the surface of the microchip substrate with plasma, and then to join the microchip substrates to each other by the joining method described above. However, there has been a problem that hydrophilization is weakened due to aging, and is not stable.

さらに、マイクロチップ基板の表面に極性高分子モノマーを修飾した後、上述した接合方法によってマイクロチップ基板同士を接合することが可能である。しかしながら、樹脂製のマイクロチップ基板との相性、表面修飾にムラが生じるなどの問題があった。   Further, after the polar polymer monomer is modified on the surface of the microchip substrate, the microchip substrates can be bonded to each other by the bonding method described above. However, there are problems such as compatibility with the resin microchip substrate and unevenness in surface modification.

この発明は上記の問題を解決するものであり、微細流路内における液体試料の流速差が小さく、低コストで製造可能なマイクロチップ、及びそのマイクロチップの製造方法を提供することを目的とする。   The present invention solves the above-described problem, and an object thereof is to provide a microchip that can be manufactured at a low cost with a small flow rate difference of a liquid sample in a fine channel, and a method for manufacturing the microchip. .

この発明の第1の形態は、2つの樹脂製基板の一方の樹脂製基板の表面には、内面にSiO膜が形成された流路用溝が形成され、他方の樹脂製基板の表面は活性化処理が施され、前記一方の樹脂製基板は前記流路用溝が形成されている面を内側にし、前記他方の樹脂製基板は前記活性化処理が施された面を内側にして、前記2つの樹脂製基板が接合され、前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位との差の絶対値が、30mV以下であることを特徴とするマイクロチップである。 In the first embodiment of the present invention, a channel groove having a SiO 2 film formed on the inner surface is formed on the surface of one of the two resin substrates, and the surface of the other resin substrate is The one resin substrate is subjected to an activation treatment, and the surface on which the channel groove is formed is on the inside, and the other resin substrate is on the surface on which the activation treatment is performed, The two resin substrates are joined , and the absolute value of the difference between the zeta potential of the inner surface of the channel groove and the zeta potential of the surface of the other resin substrate subjected to the activation treatment is: It is a microchip characterized by being 30 mV or less .

また、この発明の第2の形態は、第1の形態に係るマイクロチップであって、前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位のそれぞれが、−80mV〜−40mVであることを特徴とする。   A second aspect of the present invention is the microchip according to the first aspect, wherein the zeta potential on the inner surface of the flow path groove and the activation treatment of the other resin substrate are performed. Each of the zeta potentials of the surface is -80 mV to -40 mV.

また、この発明の第の形態は、第1の形態又は第2の形態のマイクロチップであって、前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位との差の絶対値が、10mV以下であることを特徴とする。 The third embodiment of the present invention is the microchip of the first embodiment or the second embodiment, the zeta potential of the inner surface of the flow path groove, the activation of the other resin substrate The absolute value of the difference from the zeta potential of the surface subjected to is 10 mV or less.

また、この発明の第の形態は、第1の形態から第の形態のいずれかのマイクロチップであって、前記2つの樹脂製基板の厚さがそれぞれ、0.5mm〜2.0mmであることを特徴とする。 According to a fourth aspect of the present invention, there is provided the microchip according to any one of the first to third aspects, wherein the thicknesses of the two resin substrates are 0.5 mm to 2.0 mm, respectively. It is characterized by being.

また、この発明の第の形態は、第1の形態から第の形態のいずれかのマイクロチップであって、前記2つの樹脂製基板のうち、一方の樹脂製基板は、厚さが0.5mm〜2.0mmで、表面に前記流路用溝が形成され、他方の樹脂製基板は、厚さが30μm〜300μmであることを特徴とする。 According to a fifth aspect of the present invention, there is provided the microchip according to any one of the first to third aspects, wherein one of the two resin substrates has a thickness of 0. The channel groove is formed on the surface at a thickness of 0.5 mm to 2.0 mm, and the other resin substrate has a thickness of 30 μm to 300 μm.

また、この発明の第の形態は、第1の形態から第の形態のいずれかのマイクロチップであって、前記流路用溝の深さDと幅Lとの比(D/L)が1〜5であることを特徴とする。 According to a sixth aspect of the present invention, there is provided the microchip according to any one of the first to fifth aspects, wherein a ratio between the depth D and the width L of the channel groove (D / L). Is 1-5.

また、この発明の第の形態は、第1の形態から第の形態のいずれかのマイクロチップであって、前記流路用溝の深さDと幅Lとの比(D/L)が1〜3であることを特徴とする。 A seventh aspect of the present invention is the microchip according to any one of the first to fifth aspects, wherein a ratio (D / L) between the depth D and the width L of the channel groove. Is 1-3.

また、この発明の第の形態は、第1の形態から第の形態のいずれかのマイクロチップであって、前記2つの樹脂製基板は、樹脂材料が異なることを特徴とする。 An eighth aspect of the present invention is the microchip according to any one of the first to seventh aspects, wherein the two resin substrates are different in resin material.

また、この発明の第の形態は、第1の形態から第の形態のいずれかのマイクロチップであって、前記他方の樹脂製基板の熱伝導率が0.3W/m・K以上であることを特徴とする。 A ninth aspect of the present invention is the microchip according to any one of the first to eighth aspects, wherein the thermal conductivity of the other resin substrate is 0.3 W / m · K or more. It is characterized by being.

また、この発明の第10の形態は、2つの樹脂製基板の一方の樹脂製基板の表面には流路用溝が形成され、前記流路用溝が形成されている面を内側にして前記2つの樹脂製基板を接合するマイクロチップの製造方法であって、前記一方の樹脂製基板の前記流路用溝が形成された面にSiO膜を形成し、他方の樹脂製基板の表面に対して活性化処理を施すことで、前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位との差の絶対値を、30mV以下とし、前記一方の樹脂製基板は前記流路用溝が形成されている面を内側にし、前記他方の樹脂製基板は前記活性化処理が施された面を内側にして、前記2つの樹脂製基板を接合することを特徴とするマイクロチップの製造方法である。 According to a tenth aspect of the present invention, a channel groove is formed on the surface of one of the two resin substrates, and the surface on which the channel groove is formed is on the inside. A method of manufacturing a microchip for joining two resin substrates, wherein an SiO 2 film is formed on a surface of the one resin substrate on which the channel groove is formed, and the other resin substrate is formed on the surface of the other resin substrate. the activation treatment at facilities Succoth for the zeta potential of the inner surface of the flow path grooves, the absolute value of the difference between the zeta potential of the surface which the activation process is performed in the other resin substrate, 30 mV or less , the one resin substrate has the surface on which the channel groove is formed on the inside, and the other resin substrate has the surface subjected to the activation treatment on the inside. A method of manufacturing a microchip, comprising bonding a resin substrate.

また、この発明の第1の形態は、第1の形態に係るマイクロチップの製造方法であって、CVD、スパッタリング、又は塗布によって前記SiO膜を形成することを特徴とする。 The first one embodiment of the present invention is a method of manufacturing a microchip according to a first 0 embodiment, and forming the SiO 2 film CVD, sputtering, or by coating.

この発明によると、流路用溝の内面にSiO膜を形成することで、流路の内面を親水化することができる。また、他方の樹脂製基板の表面を活性化することで、基板同士の接合面において接触面積を確保することができ、樹脂製基板同士を良好に接合することが可能となる。また、活性化によって他方の樹脂製基板の表面は親水化されるため、樹脂製基板同士を接合するとともに、流路の内面を親水化させることが可能となる。これにより、流路の内面が親水化されたマイクロチップを低コストで製造することが可能となる。さらに、他方の樹脂製基板の表面を活性化することで、流路用溝に形成されたSiO膜とのゼータ電位の差を小さくすることができ、そのことにより、流路内における液体試料の流速差を小さくすることが可能となる。According to this invention, the inner surface of the channel can be hydrophilized by forming the SiO 2 film on the inner surface of the channel groove. In addition, by activating the surface of the other resin substrate, a contact area can be secured on the bonding surface between the substrates, and the resin substrates can be bonded to each other satisfactorily. Moreover, since the surface of the other resin substrate is hydrophilized by activation, it is possible to join the resin substrates together and to hydrophilize the inner surface of the flow path. This makes it possible to manufacture a microchip with the inner surface of the flow path made hydrophilic at low cost. Further, by activating the surface of the other resin substrate, the difference in zeta potential from the SiO 2 film formed in the channel groove can be reduced, and thereby the liquid sample in the channel can be reduced. It is possible to reduce the flow rate difference between the two.

この発明の実施形態に係るマイクロチップの断面図である。It is sectional drawing of the microchip which concerns on embodiment of this invention. この発明の実施例に関する条件を示す表である。It is a table | surface which shows the conditions regarding the Example of this invention. 従来技術に係るマイクロチップの上面図である。It is a top view of the microchip based on a prior art. 従来技術に係るマイクロチップの断面図であり、図3のIV−IV断面図である。It is sectional drawing of the microchip based on a prior art, and is IV-IV sectional drawing of FIG.

符号の説明Explanation of symbols

10、13 マイクロチップ基板
11 微細流路
12 SiO
10, 13 Microchip substrate 11 Fine channel 12 SiO 2 film

この発明の実施形態に係るマイクロチップ、及びマイクロチップの製造方法について図1を参照して説明する。
(マイクロチップの構成)
この実施形態に係るマイクロチップは、樹脂製のマイクロチップ基板10とマイクロチップ基板13を備えて構成されている。マイクロチップ基板10には溝状の微細流路11が形成されている。その微細流路11の内面にはSiO膜12が形成されている。また、マイクロチップ基板10の接合の相手方となるマイクロチップ基板13は平板状の基板であり、その表面は活性化処理が施されている。そして、マイクロチップ基板10は微細流路11が形成されている面を内側にし、マイクロチップ基板13は活性化処理が施されている面を内側にして、マイクロチップ基板10とマイクロチップ基板13を接合する。これにより、マイクロチップ基板13が微細流路11の蓋(カバー)として機能する。なお、マイクロチップ基板10、13が、この発明の「樹脂製基板」の1例に相当する。
A microchip and a microchip manufacturing method according to an embodiment of the present invention will be described with reference to FIG.
(Configuration of microchip)
The microchip according to this embodiment includes a resin microchip substrate 10 and a microchip substrate 13. The microchip substrate 10 is formed with a groove-shaped fine channel 11. A SiO 2 film 12 is formed on the inner surface of the fine channel 11. Further, the microchip substrate 13 which is a counterpart to which the microchip substrate 10 is bonded is a flat substrate, and the surface thereof is subjected to an activation process. Then, the microchip substrate 10 has the surface on which the fine flow path 11 is formed on the inside, and the microchip substrate 13 has the surface on which the activation process is performed on the inside, so that the microchip substrate 10 and the microchip substrate 13 are connected. Join. As a result, the microchip substrate 13 functions as a lid (cover) for the fine flow path 11. The microchip substrates 10 and 13 correspond to an example of the “resin substrate” of the present invention.

また、マイクロチップ基板10には、基板を貫通して形成された貫通孔が形成されている。この貫通孔は微細流路11に接して形成されており、マイクロチップ基板10とマイクロチップ基板13を接合することで、微細流路11を外部と接続する開口部になる。この開口部は、ゲル、試料、緩衝液の導入、保存、排出を行うための孔である。開口部の形状は、円形状や矩形状の他、様々な形状であっても良い。この開口部に、分析装置に設けられたチューブやノズルを接続し、そのチューブやノズルを介して、ゲル、試料、又は緩衝液などを微細流路11に導入し、又は、微細流路11から排出する。
(マイクロチップ基板の材料)
マイクロチップ基板10、13には樹脂が用いられる。その樹脂としては、成形性(転写性、離型性)が良いこと、透明性が高いこと、紫外線や可視光に対する自己蛍光性が低いことなどが条件として挙げられるが、特に限定されるものではない。例えば、ポリカーボネート、ポリメタクリル酸メチル、ポリスチレン、ポリアクリロニトリル、ポリ塩化ビニル、ポリエチレンテレフタレート、ナイロン6、ナイロン66、ポリ酢酸ビニル、ポリ塩化ビニリデン、ポリプロピレン、ポリイソプレン、ポリエチレン、ポリジメチルシロキサン、環状ポリオレフィンなどが好ましい。特に、ポリメタクリル酸メチル、環状ポリオレフィンなどが好ましい。マイクロチップ基板10とマイクロチップ基板13とで、同じ材料を用いても良く、異なる材料を用いても良い。
(マイクロチップ基板の形状)
マイクロチップ基板10、13の形状は、ハンドリング、分析しやすい形状であればどのような形状であっても良い。例えば、10mm角〜200mm角程度の大きさが好ましく、10mm角〜100mm角がより好ましい。マイクロチップ基板10、13の形状は、分析手法、分析装置に合わせれば良く、正方形、長方形、円形などの形状が好ましい。
(微細流路の形状)
微細流路11の形状は、分析試料、試薬の使用量を少なくできること、成形金型の作製精度、転写性、離型性などを考慮して、幅、深さともに、10μm〜200μmの範囲内の値であることが好ましいが、特に限定されるものではない。また、アスペクト比(溝の深さD/溝の幅L)が大きくなれば、微細流路11の内側面の割合が大きくなるため、SiO膜を形成していないマイクロチップ基板13の影響を少なくすることができる。ただし、アスペクト比が大きすぎると、成形やナノインプリントなどでの微細流路11の形成が困難になるため、適宜決めれば良い。実用上は、アスペクト比は、1〜5が好ましく、さらに1〜3がより好ましい。なお、説明を簡便にするために、図1に示す微細流路11の断面の形状は矩形状となっているが、この形状は微細流路11の1例であり、曲面状となっていても良い。
(マイクロチップ基板の厚さ)
また、微細流路11が形成されたマイクロチップ基板10の厚さと、蓋(カバー)として機能するマイクロチップ基板13の厚さは、ともに0.5mm以上であることが好ましい。マイクロチップ基板10、13の厚さが、ともに0.5mm以上であれば、接合後のマイクロチップの厚さが1.0mm以上となるため、取扱いや分析機器へのセッティングの際にたわむことが少ないからである。たわみが少なければ、接合面を剥離する力となる剪断力を面全体で分散して受けることができ、接合面が剥離しにくくなる。特に、マイクロチップ基板の接合力が弱くなる微細流路11付近や開口部付近の強度を維持するために有効である。マイクロチップ基板10、13のそれぞれの厚さを2mmより厚くすると、材料のロス、重量の増加、透明度の減少、熱伝導性の低下の原因となる。そのため、マイクロチップ基板10、13の厚さは、0.5mm〜2mmがより好ましい。
Further, the microchip substrate 10 is formed with a through hole formed through the substrate. This through-hole is formed in contact with the fine flow path 11, and becomes an opening for connecting the fine flow path 11 to the outside by joining the microchip substrate 10 and the microchip substrate 13. This opening is a hole for introducing, storing, and discharging the gel, sample, and buffer solution. The shape of the opening may be various shapes other than a circular shape and a rectangular shape. A tube or nozzle provided in the analyzer is connected to the opening, and a gel, sample, buffer solution, or the like is introduced into the microchannel 11 through the tube or nozzle, or from the microchannel 11. Discharge.
(Material of microchip substrate)
Resin is used for the microchip substrates 10 and 13. Examples of the resin include good moldability (transferability and releasability), high transparency, and low autofluorescence with respect to ultraviolet rays and visible light, but are not particularly limited. Absent. For example, polycarbonate, polymethyl methacrylate, polystyrene, polyacrylonitrile, polyvinyl chloride, polyethylene terephthalate, nylon 6, nylon 66, polyvinyl acetate, polyvinylidene chloride, polypropylene, polyisoprene, polyethylene, polydimethylsiloxane, cyclic polyolefin, etc. preferable. In particular, polymethyl methacrylate and cyclic polyolefin are preferable. The microchip substrate 10 and the microchip substrate 13 may use the same material or different materials.
(Shape of microchip substrate)
The microchip substrates 10 and 13 may have any shape as long as they are easy to handle and analyze. For example, a size of about 10 mm square to 200 mm square is preferable, and 10 mm square to 100 mm square is more preferable. The shape of the microchip substrates 10 and 13 may be matched to the analysis method and the analysis device, and a shape such as a square, a rectangle, or a circle is preferable.
(The shape of the fine channel)
The shape of the microchannel 11 is within the range of 10 μm to 200 μm in both width and depth in consideration of the fact that the amount of analysis sample and reagent used can be reduced, and the fabrication accuracy of molds, transferability, releasability, etc. Although it is preferable that it is the value of, it does not specifically limit. Further, if the aspect ratio (groove depth D / groove width L) is increased, the ratio of the inner surface of the microchannel 11 is increased, and therefore the influence of the microchip substrate 13 on which the SiO 2 film is not formed is affected. Can be reduced. However, if the aspect ratio is too large, it is difficult to form the fine flow path 11 by molding or nanoimprinting. Practically, the aspect ratio is preferably 1 to 5, and more preferably 1 to 3. In order to simplify the description, the cross-sectional shape of the microchannel 11 shown in FIG. 1 is a rectangular shape, but this shape is an example of the microchannel 11 and is a curved surface. Also good.
(Thickness of microchip substrate)
Moreover, it is preferable that both the thickness of the microchip substrate 10 in which the microchannel 11 is formed and the thickness of the microchip substrate 13 functioning as a lid (cover) are 0.5 mm or more. If the thicknesses of the microchip substrates 10 and 13 are both 0.5 mm or more, the thickness of the microchip after bonding is 1.0 mm or more, so that the microchip substrates 10 and 13 may be bent during handling or setting to an analytical instrument. Because there are few. If there is little bend, the shearing force which becomes the force which peels a joining surface can be disperse | distributed over the whole surface, and a joining surface becomes difficult to peel. In particular, it is effective for maintaining the strength near the microchannel 11 and near the opening where the bonding force of the microchip substrate becomes weak. When the thickness of each of the microchip substrates 10 and 13 is thicker than 2 mm, it causes a material loss, an increase in weight, a decrease in transparency, and a decrease in thermal conductivity. Therefore, the thickness of the microchip substrates 10 and 13 is more preferably 0.5 mm to 2 mm.

また、蓋(カバー)として機能するマイクロチップ基板13に微細流路を形成しない場
合、板状の部材ではなく、フィルム(シート状の部材)を用いても良い。この場合、フィルムの厚さは、30μm〜300μmでることが好ましく、50μm〜150μmであることがより好ましい。このように、蓋(カバー)とするマイクロチップ基板13の厚さを30μm〜300μmとすることで、フィルムの柔軟性を利用して、接合しにくい微細流路11付近や開口部付近において基板同士を十分に密着させることができ、良好な接合状態を実現できる。さらに、マイクロチップ基板13をフィルム状とするとことで、低コスト化、重量の減少、透明度の増加、熱伝導率の向上などの効果がある。なお、マイクロチップ基板13の厚さを30μmより薄くすると、フィルム自体の強度が不足し、取扱いや分析機器へのセッティングの際に破断してしまうおそれがある。また、マイクロチップ基板13の厚さを300μmより厚くするとフィルムの柔軟性が失われてしまい、接合しにくい微細流路や開口部付近を十分に密着させることができず、基板間に気泡が混入してしまうおそれがある。マイクロチップ基板13の厚さを0.5mm以上とすることで、板材として扱うことができるため、成形で平面精度を確保することが可能となる。
Further, when the microchannel is not formed in the microchip substrate 13 functioning as a lid (cover), a film (sheet-like member) may be used instead of a plate-like member. In this case, the thickness of the film is preferably 30 μm to 300 μm, and more preferably 50 μm to 150 μm. In this way, by setting the thickness of the microchip substrate 13 serving as a lid (cover) to 30 μm to 300 μm, it is possible to use the flexibility of the film between the substrates in the vicinity of the fine flow path 11 and the opening that are difficult to bond. Can be sufficiently adhered to each other, and a good bonding state can be realized. Furthermore, by making the microchip substrate 13 into a film shape, there are effects such as cost reduction, weight reduction, transparency increase, and thermal conductivity improvement. If the thickness of the microchip substrate 13 is made thinner than 30 μm, the strength of the film itself is insufficient, and there is a possibility that the microchip substrate 13 may break during handling or setting to an analytical instrument. Further, if the thickness of the microchip substrate 13 is made larger than 300 μm, the flexibility of the film is lost, and it is not possible to sufficiently adhere the fine flow path and the vicinity of the opening which are difficult to be bonded, and bubbles are mixed between the substrates. There is a risk of it. By setting the thickness of the microchip substrate 13 to 0.5 mm or more, it can be handled as a plate material, so that it is possible to ensure planar accuracy by molding.

また、マイクロチップを用いて電気泳動を行うとジュール熱が発生する。ジュール熱は印加電圧と電流の積で表される。電気泳動中にジュール熱が発生すると溶液内で対流が起こり、分離能の低下につながる場合がある。また、ジュール熱によって温度が上昇すると、タンパク質やDNA、RNAなどの生体高分子自体の構造が変化して本来の分離とは異なる結果となることがある。ジュール熱を小さく一定に抑えたり、分析機器側にヒートシンクを取り付けたり、熱伝導率の高い樹脂材料をマイクロチップ基板に用いたりする工夫が必要となる。   Further, when electrophoresis is performed using a microchip, Joule heat is generated. Joule heat is represented by the product of applied voltage and current. When Joule heat is generated during electrophoresis, convection occurs in the solution, which may lead to a decrease in resolution. In addition, when the temperature rises due to Joule heat, the structure of the biopolymer itself such as protein, DNA, or RNA may change, resulting in a result different from the original separation. It is necessary to keep the Joule heat small and constant, attach a heat sink to the analytical instrument side, or use a resin material with high thermal conductivity for the microchip substrate.

例えば、微細流路11が形成されたマイクロチップ基板10には、成形性が良く、SiO膜12の密着性が良い樹脂材料を用い、蓋(カバー)として機能するマイクロチップ基板13には、活性化が容易な樹脂材料や、透明性、熱伝導性の良い樹脂材料を用いることが好ましい。例えば、マイクロチップ基板13には、熱伝導率が0.3W/m・K以上の樹脂材料を用いることが好ましい。熱伝導率が高い樹脂材料として、例えば、出光興産製の高熱伝導ポリフェニレンサルファイド樹脂(PPS)(熱伝導率が5W/m・K)、東レの高熱伝導PPS樹脂(熱伝導率が10W/m・K以上)、松下電子部品製のパワーソリューションボード(熱伝導率が3W/m・K)などが挙げられる。
(ゼータ電位)
また、マイクロチップ基板10に形成された微細流路11の内面のゼータ電位と、蓋(カバー)として機能するマイクロチップ基板13の表面のゼータ電位が、−80mV〜−40mVであることが好ましい。この実施形態では、ゼータ電位が−60mVであるSiO膜12を形成することで、微細流路11の内面のゼータ電位を−60mVにすることができる。また、基板表面に対して活性化処理を施すことにより、マイクロチップ基板13の表面のゼータ電位を−80mV〜−40mVにすることができる。
For example, for the microchip substrate 10 on which the microchannel 11 is formed, a resin material having good moldability and good adhesion of the SiO 2 film 12 is used, and the microchip substrate 13 functioning as a lid (cover) It is preferable to use a resin material that can be easily activated or a resin material that has good transparency and thermal conductivity. For example, it is preferable to use a resin material having a thermal conductivity of 0.3 W / m · K or more for the microchip substrate 13. Examples of resin materials having high thermal conductivity include high thermal conductivity polyphenylene sulfide resin (PPS) (thermal conductivity of 5 W / m · K) manufactured by Idemitsu Kosan Co., Ltd., and Toray's high thermal conductivity PPS resin (thermal conductivity of 10 W / m · K or more), power solution boards made by Matsushita Electronic Components (thermal conductivity is 3 W / m · K), and the like.
(Zeta potential)
Moreover, it is preferable that the zeta potential of the inner surface of the microchannel 11 formed on the microchip substrate 10 and the zeta potential of the surface of the microchip substrate 13 functioning as a lid (cover) are −80 mV to −40 mV. In this embodiment, by forming the SiO 2 film 12 having a zeta potential of −60 mV, the zeta potential on the inner surface of the microchannel 11 can be set to −60 mV. Further, by applying an activation process to the substrate surface, the zeta potential of the surface of the microchip substrate 13 can be set to −80 mV to −40 mV.

さらに、微細流路11の内面のゼータ電位と、蓋(カバー)として機能するマイクロチップ基板13の表面のゼータ電位の差の絶対値が、30mV以下であることが好ましく、差の絶対値が10mV以下であることがより好ましい。この実施形態では、マイクロチップ基板13の表面を活性化することで、微細流路11の内面に形成されたSiO膜12とのゼータ電位の差の絶対値を30mV以下にすることができる。また、微細流路11の内面に形成されたSiO膜12とのゼータ電位の差の絶対値が30mV以下になるような樹脂材料をマイクロチップ基板13に用いても良い。
(ゼータ電位について)
ここで、ゼータ電位について説明する。固体表面に液体が接している場合の界面の電気的性質を考える。固体表面ではカルボキシル基やアミノ基のような解離基の電離が起こったり、固体表面が液中からプラス又はマイナスのイオンを吸着して電荷を持ったり、溶媒分子の双極子の配向が起きたりするため、固体/液体界面(以下、固液界面と称する場合がある)では電位差が発生している。固体表面と溶液を含む系全体では電気的中性が保たれているため、界面付近では電荷の不均一な分布が発生する。これを界面電気二重層と称し、それに基づく電位差を実験で求めたものがゼータ電位である。マイクロチップにおいては、従来の分析システムと比較して、体積に対する微細流路の表面積の割合が著しく増加するため、表面の与える影響が大きくなる。微細流路の固液界面を制御するために、ゼータ電位は重要な指標となる。
(ゼータ電位の測定方法)
この実施形態では、大塚電子(株)製のゼータ電位計(ELS−Z2)を用いてゼータ電位を測定した。微細流路の内面は表面積が小さいため、内面のゼータ電位の測定は困難である。そこで、マイクロチップ基板10と同じ樹脂で平板の試料を作製し、その平板にSiO膜を形成することで、微細流路11の内面と仮定して測定を行った。また、マイクロチップ基板13と同じ樹脂で平板の試料を作製し、その平板に活性化処理を施して測定を行った。なお、測定には、平板試料と相互作用を持たない(吸着しない)ラテックスモニター粒子を使用した。
Further, the absolute value of the difference between the zeta potential on the inner surface of the microchannel 11 and the zeta potential on the surface of the microchip substrate 13 functioning as a lid (cover) is preferably 30 mV or less, and the absolute value of the difference is 10 mV. The following is more preferable. In this embodiment, by activating the surface of the microchip substrate 13, the absolute value of the difference in zeta potential with the SiO 2 film 12 formed on the inner surface of the microchannel 11 can be reduced to 30 mV or less. Further, a resin material in which the absolute value of the difference in zeta potential from the SiO 2 film 12 formed on the inner surface of the microchannel 11 is 30 mV or less may be used for the microchip substrate 13.
(About zeta potential)
Here, the zeta potential will be described. Consider the electrical properties of the interface when a liquid is in contact with a solid surface. On the solid surface, ionization of dissociating groups such as carboxyl groups and amino groups occurs, the solid surface adsorbs positive or negative ions from the liquid and has a charge, or the dipole orientation of the solvent molecule occurs. Therefore, a potential difference is generated at the solid / liquid interface (hereinafter sometimes referred to as a solid-liquid interface). Since the entire system including the solid surface and the solution is kept electrically neutral, a non-uniform distribution of charge occurs near the interface. This is referred to as an interfacial electric double layer, and the zeta potential is obtained by experimentally determining the potential difference based thereon. In the microchip, since the ratio of the surface area of the fine channel to the volume is remarkably increased as compared with the conventional analysis system, the influence of the surface is increased. The zeta potential is an important indicator for controlling the solid-liquid interface of the microchannel.
(Measurement method of zeta potential)
In this embodiment, the zeta potential was measured using a zeta potential meter (ELS-Z2) manufactured by Otsuka Electronics Co., Ltd. Since the inner surface of the microchannel has a small surface area, it is difficult to measure the zeta potential of the inner surface. Therefore, a measurement was performed on the assumption that the inner surface of the microchannel 11 was formed by preparing a flat sample with the same resin as the microchip substrate 10 and forming an SiO 2 film on the flat plate. Further, a flat plate sample was made of the same resin as that of the microchip substrate 13, and the flat plate was subjected to an activation treatment for measurement. For the measurement, latex monitor particles having no interaction with the flat plate sample (not adsorbed) were used.

上述したように、微細流路の内面には電気二重層があり、微細流路に平行に外部から電場を働かせると、電気二重層中の電荷が移動するため、微細流路内の溶媒もそれに伴って移動する。この現象を電気浸透と称し、その流れを電気浸透流と称する。例えば、石英ガラスの微細流路を考えた場合、石英ガラスの表面はマイナスに帯電しているため、微細流路の内面付近にはプラスのイオンや粒子が集まる。そして、電場がかけられるとこれらのイオンや粒子により内面付近でマイナス電極側への流れが生じ、その流れを補償するために、微細流路中央付近では逆方向への流れが生じる。電気泳動を行う場合には、電気泳動の流速の他に、電気浸透流やその反作用で生じる逆向きの流れを考慮する必要がある。   As described above, there is an electric double layer on the inner surface of the fine channel, and when an electric field is applied from the outside in parallel to the fine channel, the electric charge in the electric double layer moves, so the solvent in the fine channel is also Move with it. This phenomenon is called electroosmosis, and the flow is called electroosmotic flow. For example, considering a fine flow path of quartz glass, the surface of the quartz glass is negatively charged, so that positive ions and particles are collected near the inner surface of the fine flow path. When an electric field is applied, a flow toward the negative electrode occurs near the inner surface due to these ions and particles, and a flow in the opposite direction occurs near the center of the fine channel to compensate for the flow. When performing electrophoresis, in addition to the flow velocity of electrophoresis, it is necessary to consider an electroosmotic flow and a reverse flow generated by its reaction.

電気浸透流の流速は電界強度とゼータ電位に比例するため、ゼータ電位が微細流路内部の各面で異なる場合、電気浸透流の流速に差が生じてしまい、電気泳動を行う場合に、液体試料の流速の均一性を妨げる原因になってしまう。   Since the flow velocity of the electroosmotic flow is proportional to the electric field strength and the zeta potential, if the zeta potential is different on each surface inside the microchannel, a difference occurs in the flow velocity of the electroosmotic flow, and the liquid is used when performing electrophoresis. This will cause a hindrance to the uniformity of the sample flow rate.

そこで、この実施形態に係るマイクロチップでは、微細流路11の蓋(カバー)として機能するマイクロチップ基板13の表面に対して活性化処理を施すことで、微細流路11に形成されたSiO膜12とのゼータ電位の差の絶対値を30mV以下にすることができる。そのことにより、電気泳動を行う場合に、液体試料の流速差を小さくして、流速の均一性を保つことが可能となる。Therefore, in the microchip according to this embodiment, the surface of the microchip substrate 13 that functions as a lid (cover) of the microchannel 11 is subjected to an activation process, so that SiO 2 formed in the microchannel 11 is formed. The absolute value of the difference in zeta potential from the film 12 can be 30 mV or less. As a result, when electrophoresis is performed, the flow rate difference of the liquid sample can be reduced, and the uniformity of the flow rate can be maintained.

また、生体高分子であるDNA、RNA、タンパク質を分子の大きさによって篩い分けする場合を考える。分子の篩い分け手法としては、透析、ゲル濾過、キャピラリー電気泳動、ゲル電気泳動、超遠心分離などがあり、いずれの方法もマイクロチップに応用、適用可能である。ここでは、電気泳動を例に説明する。   Also, consider the case where DNA, RNA, and protein, which are biopolymers, are sieved according to the size of the molecule. Molecular sieving techniques include dialysis, gel filtration, capillary electrophoresis, gel electrophoresis, ultracentrifugation, etc., and any of these methods can be applied and applied to a microchip. Here, electrophoresis will be described as an example.

DNA、RNAの電気泳動を考えた場合、DNA、RNAは溶液中でマイナスに帯電している。そのため、微細流路の表面のゼータ電位がプラスであれば、微細流路の内面がプラスに帯電しているため、DNA、RNAと電気的に引き合い、DNA、RNAが微細流路の表面に付着しやすくなる。一方、微細流路の表面のゼータ電位がマイナスであれば、微細流路の内面がマイナスに帯電しているため、DNA、RNAと電気的に反発しあい、DNA、RNAが微細流路の表面に付着しにくくなる。従って、微細流路の表面のゼータ電位はマイナスであることが望ましい。   When considering electrophoresis of DNA and RNA, DNA and RNA are negatively charged in the solution. Therefore, if the zeta potential on the surface of the microchannel is positive, the inner surface of the microchannel is positively charged, so that it attracts DNA and RNA electrically, and the DNA and RNA adhere to the surface of the microchannel. It becomes easy to do. On the other hand, if the zeta potential on the surface of the microchannel is negative, the inner surface of the microchannel is negatively charged, and thus electrically repels DNA and RNA. It becomes difficult to adhere. Therefore, it is desirable that the zeta potential on the surface of the fine channel is negative.

また、タンパク質は溶液中でプラス、又はマイナスに帯電しているものが存在する。タンパク質の代表的な分析手法であるSDS−ポリアクリルアミド電気泳動法を行う場合、タンパク質にSDS(ドデシル硫酸ナトリウム)を結合させて全体をマイナスに帯電させる。そのため、微細流路の内面がプラスに帯電していると(ゼータ電位がプラスであると)、タンパク質と電気的に引き合い、微細流路の内面にタンパク質が付着しやすくなる。一方、微細流路の表面のゼータ電位がマイナスであれば、微細流路の内面がマイナスに帯電しているため、たんぱく質と電気的に反発しあい、タンパク質が微細流路の表面に付着しにくくなる。従って、微細流路の表面のゼータ電位はマイナスであることが望ましい。   Some proteins are positively or negatively charged in the solution. When performing SDS-polyacrylamide electrophoresis, which is a typical analysis method for proteins, SDS (sodium dodecyl sulfate) is bound to the protein and the whole is negatively charged. Therefore, when the inner surface of the fine channel is positively charged (when the zeta potential is positive), the protein is attracted electrically, and the protein is likely to adhere to the inner surface of the fine channel. On the other hand, if the zeta potential on the surface of the microchannel is negative, the inner surface of the microchannel is negatively charged, so that it repels electrically with the protein, making it difficult for the protein to adhere to the surface of the microchannel. . Therefore, it is desirable that the zeta potential on the surface of the fine channel is negative.

また、マイクロチップを用いた分析では、様々なpHの溶液を利用することが考えられるため、各pHでのゼータ電位を測定することも有用である。なお、この実施形態でのゼータ電位は中性(pH=7)での値とする。   Further, in the analysis using a microchip, it is conceivable to use solutions having various pHs, so it is also useful to measure the zeta potential at each pH. In this embodiment, the zeta potential is a neutral value (pH = 7).

この実施形態では、微細流路11の内面にSiO膜12を形成している。SiO膜のゼータ電位は−60mVであり、マイナスの値である。さらに、微細流路11の蓋(カバー)として機能するマイクロチップ基板13の表面を活性化処理することで、表面のゼータ電位を−80mV〜−40mVにすることができる。これにより、微細流路の内面と、DNA、RNA、タンパク質などが電気的に反発し、DNA、RNA、タンパク質などが微細流路の内面に付着しにくくなる。また、SiO膜は親水性を有するため、微細流路への溶液の導入が容易となる。さらに、SiO膜は化学的に安定であるため、親水性機能を安定的に持続させることができる。In this embodiment, the SiO 2 film 12 is formed on the inner surface of the fine channel 11. The zeta potential of the SiO 2 film is −60 mV, which is a negative value. Furthermore, the zeta potential of the surface can be set to −80 mV to −40 mV by activating the surface of the microchip substrate 13 that functions as a lid (cover) for the fine channel 11. As a result, the inner surface of the microchannel and DNA, RNA, protein, etc. are electrically repelled, making it difficult for DNA, RNA, protein, etc. to adhere to the inner surface of the microchannel. In addition, since the SiO 2 film has hydrophilicity, the solution can be easily introduced into the fine channel. Furthermore, since the SiO 2 film is chemically stable, the hydrophilic function can be stably maintained.

ところで、流速の均一性を高めるためには、微細流路11の内面のみならず、微細流路11の蓋(カバー)として機能するマイクロチップ基板13の表面にSiO膜を形成し、流路の内面を全てSiO膜で覆うことが好ましいが、SiO膜を形成した樹脂製のマイクロチップ基板同士を接合することは技術的に困難である。例えば、SiO膜の表面を活性化させることで、マイクロチップ基板同士を接合する方法が考えられるが、基板同士の接触面積を確保する必要がある。しなしながら、SiO膜はガラスと同様に硬く、圧力を加えてもマイクロメータオーダー以下の表面での変形は少ない。そのため、SiO膜同士を接合しようとした場合、表面粗さRaが問題となり、Ra≦2nmとする必要がある。成形でRa≦2nmとするには技術的に難しく、成形サイクルタイムの増加で改善したり、成形でRa≦2nmが達成できない場合は、SiO膜を形成した後、SiO膜を研磨したりする必要がある。このような場合、コストや工程が増えてしまう問題がある。By the way, in order to improve the uniformity of the flow velocity, an SiO 2 film is formed not only on the inner surface of the microchannel 11 but also on the surface of the microchip substrate 13 that functions as a lid (cover) for the microchannel 11. preferably be covered by all the inner surface of the SiO 2 film, but joining the microchip substrates each other resin forming the SiO 2 film is technically difficult. For example, a method of joining the microchip substrates by activating the surfaces of the SiO 2 film can be considered, but it is necessary to secure a contact area between the substrates. However, the SiO 2 film is as hard as glass, and there is little deformation on the surface below the micrometer order even when pressure is applied. For this reason, when the SiO 2 films are to be bonded to each other, the surface roughness Ra becomes a problem, and Ra ≦ 2 nm is required. Molded in to the Ra ≦ 2 nm is technically difficult, or improve with increasing molding cycle time, when the Ra ≦ 2 nm in molding can not be achieved, after forming the SiO 2 film, or polishing an SiO 2 film There is a need to. In such a case, there is a problem that costs and processes increase.

そこで、この実施形態では、微細流路11の内面にSiO膜を形成し、蓋(カバー)として機能するマイクロチップ基板13にはSiO膜を形成せずに、柔らかい樹脂表面を活性化することで、接合で圧力を加えたときにマイクロチップ基板13は柔軟に変形する。これにより、マイクロチップ基板10、13の接合面において接触面積を確保でき、良好な接合が得られる。また、活性化によってマイクロチップ基板13の表面は親水化されるため、接合と親水処理を同時に行うことができ、低コストでマイクロチップを製造することが可能となる。これにより、流路の内面全てをSiO膜で覆う場合と、ほぼ同じ効果を奏することが可能となる。
(製造方法)
次に、上述した実施形態に係るマイクロチップの製造方法について説明する。この実施形態においては、マイクロチップ基板10の微細流路11が形成されている面にSiO膜12を形成し、マイクロチップ基板13の表面に対しては活性化処理を施す。そして、マイクロチップ基板10は、微細流路11が形成されている面を内側にし、マイクロチップ基板13は、活性化処理が施された面を内側にして、マイクロチップ基板10、13を
接合する。以下、SiO膜12の形成方法と、活性化処理について説明する。
Therefore, in this embodiment, a SiO 2 film is formed on the inner surface of the microchannel 11, and the soft resin surface is activated without forming the SiO 2 film on the microchip substrate 13 functioning as a lid (cover). Thus, the microchip substrate 13 is flexibly deformed when pressure is applied during bonding. Thereby, a contact area can be ensured in the joining surface of the microchip substrates 10 and 13, and favorable joining is obtained. Further, since the surface of the microchip substrate 13 is made hydrophilic by the activation, the bonding and the hydrophilic treatment can be performed at the same time, and the microchip can be manufactured at a low cost. As a result, substantially the same effect can be obtained as when the entire inner surface of the flow path is covered with the SiO 2 film.
(Production method)
Next, a method for manufacturing a microchip according to the above-described embodiment will be described. In this embodiment, the SiO 2 film 12 is formed on the surface of the microchip substrate 10 where the fine flow path 11 is formed, and the surface of the microchip substrate 13 is activated. The microchip substrate 10 is bonded to the microchip substrates 10 and 13 with the surface on which the microchannels 11 are formed facing inward and the microchip substrate 13 with the surface subjected to the activation process facing inward. . Hereinafter, a method for forming the SiO 2 film 12 and an activation process will be described.

まず、マイクロチップ基板10の微細流路11が形成されている面にSiO膜12を形成する。このとき、微細流路11の内面にSiO膜12を形成する。SiO膜12は、SiOを主成分とする膜であり、SiO膜の親水性機能が保たれる程度であれば、SiO以外の不純物を含んでいても構わない。First, the SiO 2 film 12 is formed on the surface of the microchip substrate 10 where the fine flow path 11 is formed. At this time, the SiO 2 film 12 is formed on the inner surface of the fine channel 11. The SiO 2 film 12 is a film containing SiO 2 as a main component, and may contain impurities other than SiO 2 as long as the hydrophilic function of the SiO 2 film is maintained.

また、微細流路11の内面のみならず、図1に示すように、マイクロチップ基板13と接合する面(接合面)にもSiO膜を形成しても良い。微細流路11の内面のみにSiO膜を形成する場合は、内面のみにSiO膜が形成されるようにマイクロチップ基板10の表面をマスクキングしてSiO膜12を形成する。一方、マイクロチップ基板13と接合する面(接合面)にもSiO膜を形成する場合は、表面にマスキングをせずにSiO膜を形成する。
(SiO膜の形成方法)
SiO膜12は、例えば、蒸着、スパッタリング、CVD、又は塗布によって形成することができ、その成膜方法は特に限定されない。塗布、スパッタリング、又はCVDによる成膜方法が、微細流路11の内面、特に微細流路11の垂直壁面に密着性の良好なSiO膜を形成できるため、より好ましい方法である。
(塗布によるSiO膜の形成例)
例えば、塗布によってSiO膜12を形成する場合、硬化後にSiOの膜となる塗布溶液をマイクロチップ基板10の表面に塗布し、その後、塗布溶液を硬化させることで、マイクロチップ基板10の表面にSiO膜12を形成することができる。
In addition to the inner surface of the microchannel 11, an SiO 2 film may be formed not only on the surface (bonding surface) to be bonded to the microchip substrate 13 as shown in FIG. When forming the SiO 2 film only on the inner surface of the microchannel 11, the surface of the microchip substrate 10 is masked to form the SiO 2 film 12 so that the SiO 2 film is formed only on the inner surface. On the other hand, when forming the SiO 2 film to the surface (bonding surface) to be bonded to the microchip substrate 13, a SiO 2 film is formed without masking the surface.
(Method for forming SiO 2 film)
The SiO 2 film 12 can be formed by, for example, vapor deposition, sputtering, CVD, or coating, and the film forming method is not particularly limited. A film forming method by coating, sputtering, or CVD is a more preferable method because an SiO 2 film having good adhesion can be formed on the inner surface of the microchannel 11, particularly on the vertical wall surface of the microchannel 11.
(Example of forming SiO 2 film by coating)
For example, when the SiO 2 film 12 is formed by coating, a coating solution that becomes a SiO 2 film after curing is applied to the surface of the microchip substrate 10, and then the coating solution is cured, whereby the surface of the microchip substrate 10. The SiO 2 film 12 can be formed.

塗布溶液としては、例えば、アルコキシシランを加水分解、縮重合して得られるポリシロキサンオリゴマーをアルコール溶媒に溶かしたものを用いる。この場合、塗布溶液を加熱してアルコール溶媒を揮発させ、SiO膜を形成する。具体的には、JSR社製のグラスカ7003や、コルコート社製のメチルシリケート51などが挙げられる。As the coating solution, for example, a solution obtained by dissolving a polysiloxane oligomer obtained by hydrolysis and condensation polymerization of alkoxysilane in an alcohol solvent is used. In this case, the coating solution is heated to volatilize the alcohol solvent to form a SiO 2 film. Specific examples include Glassca 7003 manufactured by JSR, and methyl silicate 51 manufactured by Colcoat.

また、パーヒドロポリシラザンをキシレン、ジブチルエーテル溶媒に溶かしたものを塗布溶液に用いる。この場合、塗布溶液を加熱して溶媒を揮発させると同時に水と反応させて、SiO膜を形成する。具体的には、AZエレクトロニックマテリアルズ社製のアクアミカなどが挙げられる。A solution obtained by dissolving perhydropolysilazane in a solvent of xylene and dibutyl ether is used as a coating solution. In this case, the coating solution is heated to volatilize the solvent and simultaneously react with water to form a SiO 2 film. Specific examples include Aquamica manufactured by AZ Electronic Materials.

また、アルコキシシリル基含有ポリマーとアルコキシシランを加水分解・共縮合して得られる無機−有機ハイブリッドポリマーをアルコール溶媒に溶かしたものを塗布溶液に用いる。この場合、加熱してアルコール溶媒を揮発させ、SiOが主成分となるハイブリッド膜を形成する。具体的には、JSR社製のグラスカ7506などが挙げられる。
(塗布溶液の塗布方法)
塗布溶液をマイクロチップ基板10に均一に塗布することが重要である。塗布溶液の物性(粘度、揮発性)を考慮し、塗布方法を適宜選択する。例えば、ディッピング、スプレーコーティング、スピンコーティング、スリットコーティング、スクリーン印刷、パッド印刷、インクジェット印刷などが挙げられる。
Moreover, what melt | dissolved the inorganic-organic hybrid polymer obtained by hydrolyzing and co-condensing an alkoxy silyl group containing polymer and alkoxysilane in the alcohol solvent is used for a coating solution. In this case, the alcohol solvent is volatilized by heating to form a hybrid film containing SiO 2 as a main component. Specific examples include Glassca 7506 manufactured by JSR.
(Coating solution coating method)
It is important to apply the coating solution uniformly to the microchip substrate 10. The coating method is appropriately selected in consideration of the physical properties (viscosity and volatility) of the coating solution. Examples include dipping, spray coating, spin coating, slit coating, screen printing, pad printing, and ink jet printing.

そして、塗布溶液を硬化させることで、SiO膜12を形成する。例えば、熱硬化性の塗布溶液を用いた場合は、熱処理を施すことにより塗布溶液を硬化させて、SiO膜12を形成する。
(塗布溶液の硬化方法)
塗布溶液を硬化させてSiO膜を形成する際には、塗布溶液の溶媒を十分に揮発させ、SiOの強固なネットワークを形成できることが望ましい。塗布溶液の物性(粘度、揮発性、触媒)を考慮し、硬化方法を適宜選択する。例えば、常温で塗布溶液を放置して硬化させたり、塗布溶液を60℃〜100℃の温度で加熱することで硬化させたり、塗布溶液を高温高湿下(温度60℃で湿度90%、温度80℃で湿度90%など)で硬化させたりする。また、紫外線硬化や、可視光硬化などを利用して塗布溶液を硬化させても良い。
(スパッタリングによるSiO膜の形成例)
また、スパッタリングによってSiO膜12を形成する場合、例えば、シンクロン製スパッタリング装置(装置名:RAS−1100C)を使用してSiO膜12を形成した。シリコンのメタル成膜室と酸化室に分かれており、基材を貼り付けたドラムを回転させてSiO膜12を形成する。例えば、アルゴンガス流量が250sccm、酸素ガス流量が120sccm、RF出力が4.5kW、成膜レートが4Å/secの条件で、SiO膜12を200nm成膜した。
(CVDによるSiO膜の形成例)
また、CVDによってSiO膜12を形成する場合、例えば、サムコ社製CVD装置(装置名:PD−270ST)を使用してSiO膜12を形成した。TEOS(Tetra Ethoxy Silane)、TMOS(Tetra Mthoxy Silane)など、シリコンを含む液体ソースを気化させ、プラズマ空間中で分解、酸化させることでSiO膜12を形成する。例えば、TEOS流量が12sccm、酸素ガス流量が400sccm、RF出力が300W、圧力が50Pa、成膜レートが30Å/secの条件で、SiO膜12を200nm成膜した。
(SiO膜の膜厚)
SiO膜12の膜厚は、微細流路11の内面がすべてSiOで覆われること、微細流路11への密着性が確保できること、微細流路11を塞いでしまわないことなどを考慮して決定する。塗布によってSiO膜を形成する場合は、塗布溶液の特性、種類に応じて膜厚を調整する。例えば、10nm〜3μmの範囲内の値であることが好ましく、10nm〜2μmの範囲内の値であることがより好ましい。また、スパッタリングやCVDによってSiO膜を形成する場合であって、緻密なSiO膜を形成する場合、SiO膜の内部応力が増加する傾向にあるため、10nm〜1μmの範囲内の値であることが好ましく、10nm〜200nmの範囲内の値であることがより好ましい。
Then, the SiO 2 film 12 is formed by curing the coating solution. For example, when a thermosetting coating solution is used, the coating solution is cured by performing heat treatment to form the SiO 2 film 12.
(Coating solution curing method)
When the coating solution is cured to form the SiO 2 film, it is desirable that the solvent of the coating solution is sufficiently volatilized to form a strong network of SiO 2 . The curing method is appropriately selected in consideration of the physical properties (viscosity, volatility, catalyst) of the coating solution. For example, the coating solution is allowed to cure at room temperature, the coating solution is cured by heating at a temperature of 60 ° C. to 100 ° C., or the coating solution is subjected to high temperature and high humidity (temperature 60%, humidity 90%, temperature). Curing at 80 ° C. and 90% humidity). Further, the coating solution may be cured using ultraviolet curing or visible light curing.
(Example of forming SiO 2 film by sputtering)
In the case of forming the SiO 2 film 12 by sputtering, for example, SYNCHRON manufactured sputtering apparatus (apparatus name: RAS-1100C) was used to form a SiO 2 film 12. It is divided into a silicon metal deposition chamber and an oxidation chamber, and the SiO 2 film 12 is formed by rotating the drum to which the substrate is attached. For example, the SiO 2 film 12 was formed to a thickness of 200 nm under the conditions of an argon gas flow rate of 250 sccm, an oxygen gas flow rate of 120 sccm, an RF output of 4.5 kW, and a film formation rate of 4 Å / sec.
(Example of formation of SiO 2 film by CVD)
In the case of forming the SiO 2 film 12 by CVD, for example, Samco Co. CVD apparatus (apparatus name: PD-270ST) was using to form a SiO 2 film 12. The SiO 2 film 12 is formed by vaporizing a liquid source containing silicon, such as TEOS (Tetra Ethoxy Silane), TMOS (Tetra Ethoxy Silane), etc., and decomposing and oxidizing it in the plasma space. For example, the SiO 2 film 12 was deposited to a thickness of 200 nm under the conditions of a TEOS flow rate of 12 sccm, an oxygen gas flow rate of 400 sccm, an RF output of 300 W, a pressure of 50 Pa, and a deposition rate of 30 Å / sec.
(Thickness of SiO 2 film)
The film thickness of the SiO 2 film 12 takes into consideration that the entire inner surface of the fine flow path 11 is covered with SiO 2 , that the adhesion to the fine flow path 11 can be secured, and that the fine flow path 11 is not blocked. To decide. When forming the SiO 2 film by coating, the film thickness is adjusted according to the characteristics and type of the coating solution. For example, a value within the range of 10 nm to 3 μm is preferable, and a value within the range of 10 nm to 2 μm is more preferable. Further, when a SiO 2 film is formed by sputtering or CVD, and when a dense SiO 2 film is formed, the internal stress of the SiO 2 film tends to increase, so that the value is within a range of 10 nm to 1 μm. It is preferable that the value is within a range of 10 nm to 200 nm.

一方、マイクロチップ基板13に対しては、基板表面に対して活性化処理を施す。その後、マイクロチップ基板10は、微細流路11が形成された面を内側にし、マイクロチップ基板13は、活性化処理が施された表面を内側にして両基板を接合する。
(活性化の方法)
活性化とは、原子や分子が光・熱などのエネルギーを得て高いエネルギー状態になることをいう。この実施形態においてマイクロチップ基板13の表面が活性化されるとは、マイクロチップ基板13の表面に付着している有機物などを光・熱などの高いエネルギーを照射することで分解、除去し、そのことによって、表面にOH基の結合手が生成され、化学反応を起こし易い状態になることをいう。活性化の手法としては、紫外線照射、プラズマ照射、イオンビーム照射、超音波洗浄、酸アルカリ洗浄、加熱などが挙げられるが、特にそれらの手法に限定されるものではない。ここでは、活性化の1例として、紫外線照射、イオン照射、及びプラズマ照射について詳しく説明する。
(紫外線照射の例)
紫外線照射によってマイクロチップ基板13の表面を活性化させる場合、波長が170nm〜180nmの紫外線を基板表面に照射して活性化させることが好ましい。例えば、ウシオ電機株式会社製のエキシマ光照射ユニット(形式UER20−172C)を使用し、波長が172nm、放射強度が10mW/cmの条件で、エキシマ光照射を行い、マイクロチップ基板13の表面を活性化する。マイクロチップ基板13の表面にエキシマ光を照射することで、微量の有機物を分解除去する。また、エキシマ光が空間に存在する酸素に直接作用することで、励起酸素原子、オゾンなどの活性酸素種を高濃度に発生させ、微量の有機物を分解除去し、OH基の結合手を生成してマイクロチップ基板13の表面を活性化させる。
On the other hand, the microchip substrate 13 is activated on the substrate surface. Thereafter, the microchip substrate 10 has the surface on which the fine flow path 11 is formed facing inside, and the microchip substrate 13 joins both substrates with the surface subjected to the activation treatment facing inside.
(Method of activation)
Activation means that an atom or molecule obtains energy such as light and heat and enters a high energy state. In this embodiment, the surface of the microchip substrate 13 is activated when the organic matter attached to the surface of the microchip substrate 13 is decomposed and removed by irradiating it with high energy such as light and heat. This means that OH group bonds are generated on the surface and a chemical reaction is likely to occur. Examples of the activation method include ultraviolet irradiation, plasma irradiation, ion beam irradiation, ultrasonic cleaning, acid-alkali cleaning, heating, and the like, but are not particularly limited to these methods. Here, ultraviolet irradiation, ion irradiation, and plasma irradiation will be described in detail as an example of activation.
(Example of UV irradiation)
When the surface of the microchip substrate 13 is activated by ultraviolet irradiation, the substrate surface is preferably activated by irradiating the substrate surface with ultraviolet rays having a wavelength of 170 nm to 180 nm. For example, using an excimer light irradiation unit (model UER20-172C) manufactured by Ushio Electric Co., Ltd., excimer light irradiation is performed under the conditions of a wavelength of 172 nm and a radiation intensity of 10 mW / cm 2. Activate. By irradiating the surface of the microchip substrate 13 with excimer light, a small amount of organic substances are decomposed and removed. In addition, excimer light directly acts on oxygen present in the space to generate active oxygen species such as excited oxygen atoms and ozone at high concentrations, decompose and remove trace amounts of organic substances, and generate OH group bonds. Thus, the surface of the microchip substrate 13 is activated.

例えば、波長が172nmのエキシマ光の光エネルギーは166.6kcal/molであり、ほとんどの分子結合エネルギーよりも高いため、マイクロチップ基板13の表面の活性化には有効である。
(イオンビーム照射の例)
また、イオンビーム照射によってマイクロチップ基板13を活性化させる場合、例えば、株式会社オプトラン製のRFイオンソース(形式OIS−two)を使用し、酸素ガス流量が50sccm、アルゴンガス流量が8sccm、ビーム電圧が500V、ビーム電流が400mA、真空度が1.5×10−2Paの条件で、イオンビーム照射を行い、マイクロチップ基板13の表面を活性化する。マイクロチップ基板13の表面に酸素イオン、アルゴンイオンを照射することで、微量の有機物を分解除去し、OH基の結合手を生成してマイクロチップ基板13の表面を活性化させる。
(プラズマ照射の例)
また、プラズマ照射によってマイクロチップ基板13を活性化させる場合、例えば、サムコ株式会社製のプラズマドライクリーナー(形式PC−1000)を使用し、酸素ガス流量が200sccm、RF出力が400W、真空度が50Paの条件で、プラズマ照射を行い、マイクロチップ基板13の表面を活性化する。マイクロチップ基板13の表面にプラズマを照射することで、微量の有機物を分解除去し、OH基の結合手を生成してマイクロチップ基板13の表面を活性化させる。プラズマ中にはガス、電子、励起種、イオン、ラジカルが存在し、それらがマイクロチップ基板13の表面に作用して活性化させる。
For example, the optical energy of excimer light having a wavelength of 172 nm is 166.6 kcal / mol, which is higher than most of the molecular binding energy, and thus is effective for activating the surface of the microchip substrate 13.
(Example of ion beam irradiation)
Further, when the microchip substrate 13 is activated by ion beam irradiation, for example, an RF ion source (form OIS-two) manufactured by Optran Co., Ltd. is used, the oxygen gas flow rate is 50 sccm, the argon gas flow rate is 8 sccm, and the beam voltage. Is irradiated with an ion beam under conditions of 500 V, a beam current of 400 mA, and a degree of vacuum of 1.5 × 10 −2 Pa to activate the surface of the microchip substrate 13. By irradiating the surface of the microchip substrate 13 with oxygen ions and argon ions, a trace amount of organic substances are decomposed and removed, and OH group bonds are generated to activate the surface of the microchip substrate 13.
(Example of plasma irradiation)
When the microchip substrate 13 is activated by plasma irradiation, for example, a plasma dry cleaner (model PC-1000) manufactured by Samco Corporation is used, the oxygen gas flow rate is 200 sccm, the RF output is 400 W, and the degree of vacuum is 50 Pa. Plasma irradiation is performed under the above conditions to activate the surface of the microchip substrate 13. By irradiating the surface of the microchip substrate 13 with plasma, a trace amount of organic substances are decomposed and removed, and OH group bonds are generated to activate the surface of the microchip substrate 13. Gases, electrons, excited species, ions, and radicals exist in the plasma, and these act on the surface of the microchip substrate 13 to be activated.

以上のように、微細流路11の内面にSiO膜を形成することで、微細流路11の内面を親水化することができる。SiO膜はゼータ電位がマイナスであるため、タンパク質、DNAなどの微細流路11の内面への付着を抑制することが可能となる。As described above, by forming the SiO 2 film on the inner surface of the microchannel 11, the inner surface of the microchannel 11 can be hydrophilized. Since the SiO 2 film has a negative zeta potential, it is possible to suppress adhesion of proteins, DNA, and the like to the inner surface of the microchannel 11.

また、マイクロチップ基板13の表面に対して活性化処理を施すことにより、接合面積を確保して、マイクロチップ基板10、13を良好に接合することが可能となる。さらに、活性化処理によって、マイクロチップ基板13の表面は親水化されるため、マイクロチップ基板10、13を接合するとともに、流路の内面を親水化させることが可能となる。これにより、流路の内面が親水化されたマイクロチップを低コストで製造することが可能となる。さらに、活性化処理を施すことで、微細流路11に形成されたSiO膜とのゼータ電位の差を小さくすることができる。そのことにより、流路内における液体試料の流速差を小さくして、液体試料の流速の均一性を保つことが可能となる。Further, by performing an activation process on the surface of the microchip substrate 13, it is possible to secure a bonding area and bond the microchip substrates 10 and 13 satisfactorily. Furthermore, since the surface of the microchip substrate 13 is hydrophilized by the activation treatment, the microchip substrates 10 and 13 can be joined and the inner surface of the flow path can be hydrophilized. This makes it possible to manufacture a microchip with the inner surface of the flow path made hydrophilic at low cost. Furthermore, by performing the activation treatment, the difference in zeta potential with the SiO 2 film formed in the fine flow path 11 can be reduced. This makes it possible to reduce the flow rate difference of the liquid sample in the flow path and maintain the uniformity of the flow rate of the liquid sample.

次に、具体的な実施例について図2を参照して説明する。図2は、実施例に関する条件を示す表である。
(実施例1)
(マイクロチップ基板)
射出成形機で透明樹脂材料の環状ポリオレフィン樹脂(日本ゼオン社製、ゼオノア)を成形し、外形寸法が50mm×50mm×1mmの板状部材に幅50μm、深さ50μmの複数の微細流路(アスペクト比が1)と、内径2mmの複数の貫通孔で構成される流路側マイクロチップ基板を作製した。この流路側マイクロチップ基板が、上記実施形態における微細流路11が形成されたマイクロチップ基板10に相当する。また、同様に外形寸法が50mm×50mm×1mmのカバー側マイクロチップ基板を作製した。このカバー側マイクロチップ基板が、上記実施形態における蓋(カバー)として機能するマイクロチップ基板13に相当する。
(SiO膜の形成)
そして、流路側マイクロチップ基板の微細流路が形成された面(接合面)に、CVD装置(サムコ社製、PD−270ST)を使用してSiO膜を形成した。CVDの原料は、TEOS(Tetra Ethoxy Silane)を使用した。流量を12sccm、酸素ガス流量を400sccm、RF出力を300W、圧力を50Pa、成膜レートを30Å/secにて、SiO膜を200nm形成した。CVD装置を使用することで、幅50μm、深さ50μmの微細流路内部にもSiO膜を均一に形成することができた。微細流路内部のSiO膜の厚さは130nmであった。
(活性化処理)
サムコ(株)製のプラズマドライクリーナー(形式PC−1000)を使用し、酸素ガス流量200sccm、RF出力400W、真空度50Paの条件にて、流路側マイクロチップ基板のSiO膜とカバー側マイクロチップ基板の表面にプラズマを5分間照射した。流路側マイクロチップ基板に対しては、微細流路が形成されている面(SiO膜が形成されている面)にプラズマを照射した。これにより、流路側マイクロチップ基板のSiO膜の表面と、カバー側マイクロチップ基板の表面を活性化した。カバー側マイクロチップ基板の表面の接触角は、10°程度であった。
Next, a specific embodiment will be described with reference to FIG. FIG. 2 is a table showing conditions relating to the example.
Example 1
(Microchip substrate)
A transparent polyolefin resin cyclic polyolefin resin (Zeonor, manufactured by Nippon Zeon Co., Ltd.) is molded by an injection molding machine, and a plurality of fine flow paths (aspects) having a width of 50 μm and a depth of 50 μm are formed on a plate member having an outer dimension of 50 mm × 50 mm × 1 mm. A flow path side microchip substrate composed of a plurality of through-holes having a ratio of 1) and an inner diameter of 2 mm was produced. This flow path side microchip substrate corresponds to the microchip substrate 10 in which the fine flow path 11 in the above embodiment is formed. Similarly, a cover side microchip substrate having an outer dimension of 50 mm × 50 mm × 1 mm was produced. This cover-side microchip substrate corresponds to the microchip substrate 13 that functions as a lid (cover) in the embodiment.
(Formation of SiO 2 film)
Then, the flow path side microchip surface micro-channel is formed in the substrate (bonding surface), CVD device (SAMCO Inc., PD-270ST) to form a SiO 2 film by using. As a CVD raw material, TEOS (Tetra Ethoxy Silane) was used. A SiO 2 film having a thickness of 200 nm was formed at a flow rate of 12 sccm, an oxygen gas flow rate of 400 sccm, an RF output of 300 W, a pressure of 50 Pa, and a deposition rate of 30 Å / sec. By using a CVD apparatus, a SiO 2 film could be uniformly formed inside a fine flow channel having a width of 50 μm and a depth of 50 μm. The thickness of the SiO 2 film inside the fine channel was 130 nm.
(Activation process)
Using a plasma dry cleaner (model PC-1000) manufactured by Samco Co., Ltd. under conditions of an oxygen gas flow rate of 200 sccm, an RF output of 400 W, and a vacuum degree of 50 Pa, the SiO 2 film on the flow path side microchip substrate and the cover side microchip The surface of the substrate was irradiated with plasma for 5 minutes. For the flow path side microchip substrate, the surface on which the fine flow path was formed (the surface on which the SiO 2 film was formed) was irradiated with plasma. This activated the surface of the SiO 2 film of the flow path side microchip substrate and the surface of the cover side microchip substrate. The contact angle of the surface of the cover side microchip substrate was about 10 °.

カバー側マイクロチップ基板の表面電位を測定したところ、プラズマ照射前は−20mVであったが、照射後には−55mVに変化していることを確認した。また、流路側マイクロチップ基板の表面電位は−60mVであった。
(接合)
そして、基板表面の活性状態が失われないよう、プラズマ照射後5分以内に大気開放してから、微細流路が形成された面を内側にして、流路側マイクロチップ基板とカバー側マイクロチップ基板を合わせ、1kgf/cmの力で圧着させ、基板同士を接合した。なお、実施例1においては、大気に開放した状態で基板同士を接合したが、プラズマ照射後に大気開放せずに真空中で基板同士を圧着させれば、より強固に接合できる。この接合によって、微細流路に繋がる内径2mm、深さ1mmの開口部が形成された。
(評価)
上記マイクロチップに形成された開口部から、微細流路内部にポリマーを含む粘稠な緩衝液を加圧注入し、つづいて蛍光標識したDNAサンプルを注入した。さらにマイクロチップの開口部の2箇所に電極を差し込み、2000Vの高電圧をかけて電気泳動を行い、蛍光検出器によりDNAサンプルを検出した。電気泳動では標識されたDNAサンプルが微細流路内を均一な流速で流れる様子が観測された。またDNAサンプルが通過した後の微細流路内を観察したところ、蛍光は検出されず、したがってDNAサンプルが流路壁面に付着していないことが確認できた。
(実施例2)
(マイクロチップ基板)
射出成形機で透明樹脂材料の環状ポリオレフィン樹脂(日本ゼオン社製、ゼオノア)を成形し、外形寸法が50mm×50mm×1mmの板状部材に幅50μm、深さ50μmの複数の微細流路(アスペクト比が1)と、内径2mmの複数の貫通孔で構成される流路側マイクロチップ基板を作製した。この流路側マイクロチップ基板が、上記実施形態における微細流路11が形成されたマイクロチップ基板10に相当する。また、同様に外形寸法が50mm×50mm×1mmのカバー側マイクロチップ基板を作製した。このカバー側マイクロチップ基板が、上記実施形態における蓋(カバー)として機能するマイクロチップ基板13に相当する。
(SiO膜の形成)
そして、流路側マイクロチップ基板の微細流路が形成された面(接合面)に、CVD装置(サムコ社製、PD−270ST)を使用してSiO膜を形成した。CVDの原料は、TEOS(Tetra Ethoxy Silane)を使用した。流量を12sccm、酸素ガス流量を400sccm、RF出力を300W、圧力を50Pa、成膜レートを30Å/secにて、SiO膜を200nm形成した。CVD装置を使用することで、幅50μm、深さ50μmの微細流路内部にもSiO膜を均一に形成することができた。微細流路内部のSiO膜の厚さは130nmであった。
(活性化処理)
ウシオ電機製のエキシマ光照射ユニット(形式UER20−172C)を使用し、波長172nm、放射強度10mW/cmの条件にて、流路側マイクロチップ基板とカバー側マイクロチップ基板の表面にエキシマ光を30秒間照射した。流路側マイクロチップ基板に対しては、微細流路が形成されている面(SiO膜が形成されている面)にエキシマ光を照射した。これにより、流路側マイクロチップ基板のSiO膜の表面と、カバー側マイクロチップ基板の表面を活性化した。カバー側マイクロチップ基板の表面の接触角は、10°程度であった。
When the surface potential of the cover-side microchip substrate was measured, it was −20 mV before plasma irradiation, but it was confirmed that it changed to −55 mV after irradiation. Further, the surface potential of the flow path side microchip substrate was −60 mV.
(Joining)
Then, in order not to lose the active state of the substrate surface, after opening to the atmosphere within 5 minutes after the plasma irradiation, the flow path side microchip substrate and the cover side microchip substrate with the surface on which the fine flow path is formed facing inside Were bonded together with a force of 1 kgf / cm 2 to bond the substrates together. In the first embodiment, the substrates are bonded to each other while being opened to the atmosphere. However, if the substrates are bonded together in a vacuum without being opened to the atmosphere after the plasma irradiation, the substrates can be bonded more firmly. By this joining, an opening having an inner diameter of 2 mm and a depth of 1 mm connected to the fine flow path was formed.
(Evaluation)
From the opening formed in the microchip, a viscous buffer solution containing a polymer was pressurized and injected into the fine channel, and then a fluorescently labeled DNA sample was injected. Further, electrodes were inserted into two locations of the opening of the microchip, electrophoresis was performed by applying a high voltage of 2000 V, and a DNA sample was detected by a fluorescence detector. In electrophoresis, it was observed that the labeled DNA sample was flowing in the fine channel at a uniform flow rate. Further, when the inside of the fine channel after the DNA sample passed was observed, no fluorescence was detected, and therefore it was confirmed that the DNA sample was not attached to the channel wall surface.
(Example 2)
(Microchip substrate)
A transparent polyolefin resin cyclic polyolefin resin (Zeonor, manufactured by Nippon Zeon Co., Ltd.) is molded by an injection molding machine, and a plurality of fine flow paths (aspects) having a width of 50 μm and a depth of 50 μm are formed on a plate member having an outer dimension of 50 mm × 50 mm × 1 mm. A flow path side microchip substrate composed of a plurality of through-holes having a ratio of 1) and an inner diameter of 2 mm was produced. This flow path side microchip substrate corresponds to the microchip substrate 10 in which the fine flow path 11 in the above embodiment is formed. Similarly, a cover side microchip substrate having an outer dimension of 50 mm × 50 mm × 1 mm was produced. This cover-side microchip substrate corresponds to the microchip substrate 13 that functions as a lid (cover) in the embodiment.
(Formation of SiO 2 film)
Then, the flow path side microchip surface micro-channel is formed in the substrate (bonding surface), CVD device (SAMCO Inc., PD-270ST) to form a SiO 2 film by using. As a CVD raw material, TEOS (Tetra Ethoxy Silane) was used. A SiO 2 film having a thickness of 200 nm was formed at a flow rate of 12 sccm, an oxygen gas flow rate of 400 sccm, an RF output of 300 W, a pressure of 50 Pa, and a deposition rate of 30 Å / sec. By using a CVD apparatus, a SiO 2 film could be uniformly formed inside a fine flow channel having a width of 50 μm and a depth of 50 μm. The thickness of the SiO 2 film inside the fine channel was 130 nm.
(Activation process)
Using an excimer light irradiation unit (model UER20-172C) manufactured by Ushio Electric Co., Ltd., excimer light was applied to the surface of the flow path side microchip substrate and the cover side microchip substrate under the conditions of a wavelength of 172 nm and a radiation intensity of 10 mW / cm 2. Irradiated for 2 seconds. The flow path side microchip substrate was irradiated with excimer light on the surface on which the fine flow path was formed (surface on which the SiO 2 film was formed). This activated the surface of the SiO 2 film of the flow path side microchip substrate and the surface of the cover side microchip substrate. The contact angle of the surface of the cover side microchip substrate was about 10 °.

カバー側マイクロチップ基板の表面電位を測定したところ、エキシマ光照射前は−20mVであったが、照射後には−50mVに変化していることを確認した。また、流路側マイクロチップ基板の表面電位は−60mVであった。
(接合)
そして、基板表面の活性状態が失われないよう、エキシマ光照射後1分以内に、微細流路が形成された面を内側にして、流路側マイクロチップ基板とカバー側マイクロチップ基板を合わせ、1kgf/cmの力で圧着させ、基板同士を接合した。この接合によって、微細流路に繋がる内径2mm、深さ1mmの開口部が形成された。
(評価)
上記マイクロチップに形成された開口部から、微細流路内部にポリマーを含む粘稠な緩衝液を加圧注入し、つづいて蛍光標識したDNAサンプルを注入した。さらにマイクロチップの開口部の2箇所に電極を差し込み、2000Vの高電圧をかけて電気泳動を行い、蛍光検出器によりDNAサンプルを検出した。電気泳動では標識されたDNAサンプルが微細流路内を均一な流速で流れる様子が観測された。またDNAサンプルが通過した後の微細流路内を観察したところ、蛍光は検出されず、したがってDNAサンプルが流路壁面に付着していないことが確認できた。
(実施例3)
(マイクロチップ基板)
射出成形機で透明樹脂材料の環状ポリオレフィン樹脂(日本ゼオン社製、ゼオノア)を成形し、外形寸法が50mm×50mm×1mmの板状部材に幅50μm、深さ50μmの複数の微細流路(アスペクト比が1)と、内径2mmの複数の貫通孔で構成される流路側マイクロチップ基板を作製した。この流路側マイクロチップ基板が、上記実施形態における微細流路11が形成されたマイクロチップ基板10に相当する。また、同様に外形寸法が50mm×50mm×1mmのカバー側マイクロチップ基板を作製した。このカバー側マイクロチップ基板が、上記実施形態における蓋(カバー)として機能するマイクロチップ基板13に相当する。
(SiO膜の形成)
そして、流路側マイクロチップ基板の微細流路が形成された面(接合面)に、CVD装置(サムコ社製、PD−270ST)を使用してSiO膜を200nm形成した。CVDの原料は、TEOS(Tetra Ethoxy Silane)を使用した。流量を12sccm、酸素ガス流量を400sccm、RF出力を300W、圧力を50Pa、成膜レートを30Å/secにて、SiO膜を200nm形成した。CVD装置を使用することで、幅50μm、深さ50μmの微細流路内部にもSiO膜を均一に形成することができた。微細流路内部のSiO膜の厚さは130nmであった。
(活性化処理)
(株)オプトラン製のRFイオンソース(形式OIS−two)を使用し、酸素ガス流量50sccm、アルゴンガス流量8sccm、ビーム電圧500V、ビーム電流400mA、真空度1.5E−2Paの条件にて、流路側マイクロチップ基板とカバー側マイクロチップ基板の表面にアルゴンイオンビームを30秒間照射した。流路側マイクロチップ基板に対しては、微細流路が形成されている面(SiO膜が形成されている面)にアルゴンイオンビームを照射した。これにより、流路側マイクロチップ基板のSiO膜の表面と、カバー側マイクロチップ基板の表面を活性化した。カバー側マイクロチップ基板の表面の接触角は、15°程度であった。
When the surface potential of the cover-side microchip substrate was measured, it was −20 mV before excimer light irradiation, but it was confirmed that it changed to −50 mV after irradiation. Further, the surface potential of the flow path side microchip substrate was −60 mV.
(Joining)
Then, in order not to lose the active state of the substrate surface, within 1 minute after the excimer light irradiation, the flow path side microchip substrate and the cover side microchip substrate are combined with the surface on which the fine flow path is formed facing inside, and 1 kgf The substrates were bonded to each other with a force of / cm 2 . By this joining, an opening having an inner diameter of 2 mm and a depth of 1 mm connected to the fine flow path was formed.
(Evaluation)
From the opening formed in the microchip, a viscous buffer solution containing a polymer was pressurized and injected into the fine channel, and then a fluorescently labeled DNA sample was injected. Further, electrodes were inserted into two locations of the opening of the microchip, electrophoresis was performed by applying a high voltage of 2000 V, and a DNA sample was detected by a fluorescence detector. In electrophoresis, it was observed that the labeled DNA sample was flowing in the fine channel at a uniform flow rate. Further, when the inside of the fine channel after the DNA sample passed was observed, no fluorescence was detected, and therefore it was confirmed that the DNA sample was not attached to the channel wall surface.
(Example 3)
(Microchip substrate)
A transparent polyolefin resin cyclic polyolefin resin (Zeonor, manufactured by Nippon Zeon Co., Ltd.) is molded by an injection molding machine, and a plurality of fine flow paths (aspects) having a width of 50 μm and a depth of 50 μm are formed on a plate member having an outer dimension of 50 mm × 50 mm × 1 mm. A flow path side microchip substrate composed of a plurality of through-holes having a ratio of 1) and an inner diameter of 2 mm was produced. This flow path side microchip substrate corresponds to the microchip substrate 10 in which the fine flow path 11 in the above embodiment is formed. Similarly, a cover side microchip substrate having an outer dimension of 50 mm × 50 mm × 1 mm was produced. This cover-side microchip substrate corresponds to the microchip substrate 13 that functions as a lid (cover) in the embodiment.
(Formation of SiO 2 film)
Then, a SiO 2 film having a thickness of 200 nm was formed on the surface (joint surface) on which the microchannels of the channel-side microchip substrate were formed using a CVD apparatus (PD-270ST, manufactured by Samco). As a CVD raw material, TEOS (Tetra Ethoxy Silane) was used. A SiO 2 film having a thickness of 200 nm was formed at a flow rate of 12 sccm, an oxygen gas flow rate of 400 sccm, an RF output of 300 W, a pressure of 50 Pa, and a deposition rate of 30 Å / sec. By using a CVD apparatus, a SiO 2 film could be uniformly formed inside a fine flow channel having a width of 50 μm and a depth of 50 μm. The thickness of the SiO 2 film inside the fine channel was 130 nm.
(Activation process)
An RF ion source (type OIS-two) manufactured by OPTRAN Co., Ltd. was used, and the flow was performed under the conditions of an oxygen gas flow rate of 50 sccm, an argon gas flow rate of 8 sccm, a beam voltage of 500 V, a beam current of 400 mA, and a degree of vacuum of 1.5E-2 Pa. The surfaces of the roadside microchip substrate and the cover side microchip substrate were irradiated with an argon ion beam for 30 seconds. The channel-side microchip substrate was irradiated with an argon ion beam on the surface on which the microchannel was formed (the surface on which the SiO 2 film was formed). This activated the surface of the SiO 2 film of the flow path side microchip substrate and the surface of the cover side microchip substrate. The contact angle of the surface of the cover side microchip substrate was about 15 °.

カバー側マイクロチップ基板の表面電位を測定したところ、アルゴンイオンビーム照射前は−20mVであったが、照射後には−48mVに変化していることを確認した。また、流路側マイクロチップ基板の表面電位は−60mVであった。
(接合)
そして、基板表面の活性状態が失われないよう、アルゴンイオンビーム照射後5分以内に大気開放してから、微細流路が形成された面を内側にして、流路側マイクロチップ基板とカバー側マイクロチップ基板を合わせ、1kgf/cmの力で圧着させ、基板同士を接合した。なお、実施例3においては、大気に開放した状態で基板同士を接合したが、アルゴンイオンビーム照射後に大気開放せずに真空中で基板同士を圧着させれば、より強固に接合できる。この接合によって、微細流路に繋がる内径2mm、深さ1mmの開口部が形成された。
(評価)
上記マイクロチップに形成された開口部から、微細流路内部にポリマーを含む粘稠な緩衝液を加圧注入し、つづいて蛍光標識したDNAサンプルを注入した。さらにマイクロチップの開口部の2箇所に電極を差し込み、2000Vの高電圧をかけて電気泳動を行い、蛍光検出器によりDNAサンプルを検出した。電気泳動では標識されたDNAサンプルが微細流路内を均一な流速で流れる様子が観測された。またDNAサンプルが通過した後の微細流路内を観察したところ、蛍光は検出されず、したがってDNAサンプルが流路壁面に付着していないことが確認できた。
(実施例4)
(マイクロチップ基板)
射出成形機で透明樹脂材料の環状ポリオレフィン樹脂(日本ゼオン社製、ゼオノア)を成形し、外形寸法が50mm×50mm×1mmの板状部材に幅50μm、深さ50μmの複数の微細流路(アスペクト比が1)と、内径2mmの複数の貫通孔で構成される流路側マイクロチップ基板を作製した。この流路側マイクロチップ基板が、上記実施形態における微細流路11が形成されたマイクロチップ基板10に相当する。また、環状ポリオレフィン樹脂で厚さ0.1mmのフィルムを成形し、50mm×50mmの大きさに切断してカバー側マイクロチップ基板を作製した。このフィルム状のカバー側マイクロチップ基板が、上記実施形態における蓋(カバー)として機能するマイクロチップ基板13に相当する。
(SiO膜の形成)
そして、流路側マイクロチップ基板の微細流路が形成された面(接合面)に、CVD装置(サムコ社製、PD−270ST)を使用してSiO膜を形成した。CVDの原料は、TEOS(Tetra Ethoxy Silane)を使用した。流量を12sccm、酸素ガス流量を400sccm、RF出力を300W、圧力を50Pa、成膜レートを30Å/secにて、SiO膜を200nm形成した。CVD装置を使用することで、幅50μm、深さ50μmの微細流路内部にもSiO膜を均一に形成することができた。微細流路内部のSiO膜の厚さは130nmであった。
(活性化処理)
サムコ(株)製のプラズマドライクリーナー(形式PC−1000)を使用し、酸素ガス流量200sccm、RF出力400W、真空度50Paの条件にて、流路側マイクロチップ基板のSiO膜とカバー側マイクロチップ基板の表面にプラズマを5分間照射した。流路側マイクロチップ基板に対しては、微細流路が形成されている面(SiO膜が形成されている面)にプラズマを照射した。これにより、流路側マイクロチップ基板のSiO膜の表面と、カバー側マイクロチップ基板の表面を活性化した。カバー側マイクロチップ基板の表面の接触角は、10°程度であった。
When the surface potential of the cover-side microchip substrate was measured, it was −20 mV before the irradiation with the argon ion beam, but it was confirmed that the surface potential was changed to −48 mV after the irradiation. Further, the surface potential of the flow path side microchip substrate was −60 mV.
(Joining)
Then, in order not to lose the active state of the substrate surface, the atmosphere is released within 5 minutes after the irradiation with the argon ion beam, and the surface on which the microchannel is formed is set inside, and the channel side microchip substrate and the cover side micro The chip substrates were combined and pressed with a force of 1 kgf / cm 2 to bond the substrates together. In Example 3, the substrates are bonded to each other while being opened to the atmosphere. However, if the substrates are bonded together in a vacuum without being released to the atmosphere after irradiation with an argon ion beam, bonding can be performed more firmly. By this joining, an opening having an inner diameter of 2 mm and a depth of 1 mm connected to the fine flow path was formed.
(Evaluation)
From the opening formed in the microchip, a viscous buffer solution containing a polymer was pressurized and injected into the fine channel, and then a fluorescently labeled DNA sample was injected. Further, electrodes were inserted into two locations of the opening of the microchip, electrophoresis was performed by applying a high voltage of 2000 V, and a DNA sample was detected by a fluorescence detector. In electrophoresis, it was observed that the labeled DNA sample was flowing in the fine channel at a uniform flow rate. Further, when the inside of the fine channel after the DNA sample passed was observed, no fluorescence was detected, and therefore it was confirmed that the DNA sample was not attached to the channel wall surface.
Example 4
(Microchip substrate)
A transparent polyolefin resin cyclic polyolefin resin (Zeonor, manufactured by Nippon Zeon Co., Ltd.) is molded by an injection molding machine, and a plurality of fine flow paths (aspects) having a width of 50 μm and a depth of 50 μm are formed on a plate member having an outer dimension of 50 mm × 50 mm × 1 mm. A flow path side microchip substrate composed of a plurality of through-holes having a ratio of 1) and an inner diameter of 2 mm was produced. This flow path side microchip substrate corresponds to the microchip substrate 10 in which the fine flow path 11 in the above embodiment is formed. Further, a film having a thickness of 0.1 mm was formed from a cyclic polyolefin resin, and cut into a size of 50 mm × 50 mm to produce a cover-side microchip substrate. This film-like cover-side microchip substrate corresponds to the microchip substrate 13 that functions as a lid (cover) in the embodiment.
(Formation of SiO 2 film)
Then, the flow path side microchip surface micro-channel is formed in the substrate (bonding surface), CVD device (SAMCO Inc., PD-270ST) to form a SiO 2 film by using. As a CVD raw material, TEOS (Tetra Ethoxy Silane) was used. A SiO 2 film having a thickness of 200 nm was formed at a flow rate of 12 sccm, an oxygen gas flow rate of 400 sccm, an RF output of 300 W, a pressure of 50 Pa, and a deposition rate of 30 Å / sec. By using a CVD apparatus, a SiO 2 film could be uniformly formed inside a fine flow channel having a width of 50 μm and a depth of 50 μm. The thickness of the SiO 2 film inside the fine channel was 130 nm.
(Activation process)
Using a plasma dry cleaner (model PC-1000) manufactured by Samco Co., Ltd. under conditions of an oxygen gas flow rate of 200 sccm, an RF output of 400 W, and a vacuum degree of 50 Pa, the SiO 2 film on the flow path side microchip substrate and the cover side microchip The surface of the substrate was irradiated with plasma for 5 minutes. For the flow path side microchip substrate, the surface on which the fine flow path was formed (the surface on which the SiO 2 film was formed) was irradiated with plasma. This activated the surface of the SiO 2 film of the flow path side microchip substrate and the surface of the cover side microchip substrate. The contact angle of the surface of the cover side microchip substrate was about 10 °.

カバー側マイクロチップ基板の表面電位を測定したところ、プラズマ照射前は−20mVであったが、照射後には−55mVに変化していることを確認した。また、流路側マイクロチップ基板の表面電位は−60mVであった。
(接合)
そして、基板表面の活性状態が失われないよう、プラズマ照射後5分以内に大気開放してから、微細流路が形成された面を内側にして、流路側マイクロチップ基板とカバー側マイクロチップ基板を合わせ、1kgf/cmの力で圧着させ、基板同士を接合した。なお、実施例4においては、大気に開放した状態で基板同士を接合したが、プラズマ照射後に大気開放せずに真空中で基板同士を圧着させれば、より強固に接合できる。この接合によって、微細流路に繋がる内径2mm、深さ1mmの開口部が形成された。
(評価)
上記マイクロチップに形成された開口部から、微細流路内部にポリマーを含む粘稠な緩衝液を加圧注入し、つづいて蛍光標識したDNAサンプルを注入した。さらにマイクロチップの開口部の2箇所に電極を差し込み、2000Vの高電圧をかけて電気泳動を行い、蛍光検出器によりDNAサンプルを検出した。電気泳動では標識されたDNAサンプルが微細流路内を均一な流速で流れる様子が観測された。またDNAサンプルが通過した後の微細流路内を観察したところ、蛍光は検出されず、したがってDNAサンプルが流路壁面
に付着していないことが確認できた。
(実施例5)
(マイクロチップ基板)
射出成形機で透明樹脂材料の環状ポリオレフィン樹脂(日本ゼオン社製、ゼオノア)を成形し、外形寸法が50mm×50mm×1mmの板状部材に幅50μm、深さ100μmの複数の微細流路(アスペクト比が2)と、内径2mmの複数の貫通孔で構成される流路側マイクロチップ基板を作製した。この流路側マイクロチップ基板が、上記実施形態における微細流路11が形成されたマイクロチップ基板10に相当する。また、同様に外形寸法が50mm×50mm×1mmのカバー側マイクロチップ基板を作製した。このカバー側マイクロチップ基板が、上記実施形態における蓋(カバー)として機能するマイクロチップ基板13に相当する。
(SiO膜の形成)
そして、流路側マイクロチップ基板の微細流路が形成された面(接合面)に、CVD装置(サムコ社製、PD−270ST)を使用してSiO膜を形成した。CVDの原料は、TEOS(Tetra Ethoxy Silane)を使用した。流量を12sccm、酸素ガス流量を400sccm、RF出力を300W、圧力を50Pa、成膜レートを30Å/secにて、SiO膜を200nm形成した。CVD装置を使用することで、幅50μm、深さ100μmの微細流路内部にもSiO膜を均一に形成することができた。微細流路内部のSiO膜の厚さは130nmであった。
(活性化処理)
サムコ(株)製のプラズマドライクリーナー(形式PC−1000)を使用し、酸素ガス流量200sccm、RF出力400W、真空度50Paの条件にて、流路側マイクロチップ基板のSiO膜とカバー側マイクロチップ基板の表面にプラズマを5分間照射した。流路側マイクロチップ基板に対しては、微細流路が形成されている面(SiO膜が形成されている面)にプラズマを照射した。これにより、流路側マイクロチップ基板のSiO膜の表面と、カバー側マイクロチップ基板の表面を活性化した。カバー側マイクロチップ基板の表面の接触角は、10°程度であった。
When the surface potential of the cover-side microchip substrate was measured, it was −20 mV before plasma irradiation, but it was confirmed that it changed to −55 mV after irradiation. Further, the surface potential of the flow path side microchip substrate was −60 mV.
(Joining)
Then, in order not to lose the active state of the substrate surface, after opening to the atmosphere within 5 minutes after the plasma irradiation, the flow path side microchip substrate and the cover side microchip substrate with the surface on which the fine flow path is formed facing inside Were bonded together with a force of 1 kgf / cm 2 to bond the substrates together. In Example 4, the substrates are bonded to each other while being opened to the atmosphere. However, if the substrates are bonded together in a vacuum without being released to the atmosphere after the plasma irradiation, the substrates can be bonded more firmly. By this joining, an opening having an inner diameter of 2 mm and a depth of 1 mm connected to the fine flow path was formed.
(Evaluation)
From the opening formed in the microchip, a viscous buffer solution containing a polymer was pressurized and injected into the fine channel, and then a fluorescently labeled DNA sample was injected. Further, electrodes were inserted into two locations of the opening of the microchip, electrophoresis was performed by applying a high voltage of 2000 V, and a DNA sample was detected by a fluorescence detector. In electrophoresis, it was observed that the labeled DNA sample was flowing in the fine channel at a uniform flow rate. Further, when the inside of the fine channel after the DNA sample passed was observed, no fluorescence was detected, and therefore it was confirmed that the DNA sample was not attached to the channel wall surface.
(Example 5)
(Microchip substrate)
A transparent polyolefin resin cyclic polyolefin resin (Zeonor, manufactured by Nippon Zeon Co., Ltd.) is molded by an injection molding machine, and a plurality of fine flow paths (aspects) having a width of 50 μm and a depth of 100 μm are formed on a plate member having an outer dimension of 50 mm × 50 mm × 1 mm. A flow path side microchip substrate composed of a plurality of through holes having a ratio of 2) and an inner diameter of 2 mm was produced. This flow path side microchip substrate corresponds to the microchip substrate 10 in which the fine flow path 11 in the above embodiment is formed. Similarly, a cover side microchip substrate having an outer dimension of 50 mm × 50 mm × 1 mm was produced. This cover-side microchip substrate corresponds to the microchip substrate 13 that functions as a lid (cover) in the embodiment.
(Formation of SiO 2 film)
Then, the flow path side microchip surface micro-channel is formed in the substrate (bonding surface), CVD device (SAMCO Inc., PD-270ST) to form a SiO 2 film by using. As a CVD raw material, TEOS (Tetra Ethoxy Silane) was used. A SiO 2 film having a thickness of 200 nm was formed at a flow rate of 12 sccm, an oxygen gas flow rate of 400 sccm, an RF output of 300 W, a pressure of 50 Pa, and a deposition rate of 30 Å / sec. By using a CVD apparatus, a SiO 2 film could be uniformly formed inside a fine flow channel having a width of 50 μm and a depth of 100 μm. The thickness of the SiO 2 film inside the fine channel was 130 nm.
(Activation process)
Using a plasma dry cleaner (model PC-1000) manufactured by Samco Co., Ltd. under conditions of an oxygen gas flow rate of 200 sccm, an RF output of 400 W, and a vacuum degree of 50 Pa, the SiO 2 film on the flow path side microchip substrate and the cover side microchip The surface of the substrate was irradiated with plasma for 5 minutes. For the flow path side microchip substrate, the surface on which the fine flow path was formed (the surface on which the SiO 2 film was formed) was irradiated with plasma. This activated the surface of the SiO 2 film of the flow path side microchip substrate and the surface of the cover side microchip substrate. The contact angle of the surface of the cover side microchip substrate was about 10 °.

カバー側マイクロチップ基板の表面電位を測定したところ、プラズマ照射前は−20mVであったが、照射後には−55mVに変化していることを確認した。また、流路側マイクロチップ基板の表面電位は−60mVであった。
(接合)
そして、基板表面の活性状態が失われないよう、プラズマ照射後5分以内に大気開放してから、微細流路が形成された面を内側にして、流路側マイクロチップ基板とカバー側マイクロチップ基板を合わせ、1kgf/cmの力で圧着させ、基板同士を接合した。なお、実施例5においては、大気に開放した状態で基板同士を接合したが、プラズマ照射後に大気開放せずに真空中で基板同士を圧着させれば、より強固に接合できる。この接合によって、微細流路に繋がる内径2mm、深さ1mmの開口部が形成された。
(評価)
上記マイクロチップに形成された開口部から、微細流路内部にポリマーを含む粘稠な緩衝液を加圧注入し、つづいて蛍光標識したDNAサンプルを注入した。さらにマイクロチップの開口部の2箇所に電極を差し込み、2000Vの高電圧をかけて電気泳動を行い、蛍光検出器によりDNAサンプルを検出した。電気泳動では標識されたDNAサンプルが微細流路内を均一な流速で流れる様子が観測された。またDNAサンプルが通過した後の微細流路内を観察したところ、蛍光は検出されず、したがってDNAサンプルが流路壁面
に付着していないことが確認できた。
When the surface potential of the cover-side microchip substrate was measured, it was −20 mV before plasma irradiation, but it was confirmed that it changed to −55 mV after irradiation. Further, the surface potential of the flow path side microchip substrate was −60 mV.
(Joining)
Then, in order not to lose the active state of the substrate surface, after opening to the atmosphere within 5 minutes after the plasma irradiation, the flow path side microchip substrate and the cover side microchip substrate with the surface on which the fine flow path is formed facing inside Were bonded together with a force of 1 kgf / cm 2 to bond the substrates together. In Example 5, the substrates are bonded to each other while being opened to the atmosphere. However, if the substrates are bonded together in a vacuum without being released to the atmosphere after plasma irradiation, the substrates can be bonded more firmly. By this joining, an opening having an inner diameter of 2 mm and a depth of 1 mm connected to the fine flow path was formed.
(Evaluation)
From the opening formed in the microchip, a viscous buffer solution containing a polymer was pressurized and injected into the fine channel, and then a fluorescently labeled DNA sample was injected. Further, electrodes were inserted into two locations of the opening of the microchip, electrophoresis was performed by applying a high voltage of 2000 V, and a DNA sample was detected by a fluorescence detector. In electrophoresis, it was observed that the labeled DNA sample was flowing in the fine channel at a uniform flow rate. Further, when the inside of the fine channel after the DNA sample passed was observed, no fluorescence was detected, and therefore it was confirmed that the DNA sample was not attached to the channel wall surface.

以上のように、この発明の実施例によると、微細流路の内面にSiO膜を形成することで、微細流路の内面を親水化することができ、そのことにより、タンパク質やDNAなどの微細流路の内面への付着を抑制することが可能となる。また、カバー側マイクロチップ基板の表面に対して活性化処理を施すことにより、接合面積を確保して、基板同士を良好に接合することが可能となる。さらに、活性化処理によって、微細流路に形成されたSiO膜とのゼータ電位の差を小さくすることができ、そのことにより、流路内における液体試料の流速の差を小さくして、液体試料の流速の均一性を保つことが可能となる。なお、実施例1から実施例5に示したマイクロチップ基板の材料、SiO膜の形成方法、活性化の方法などは1例であり、この発明がこれらに限定されるものではない。As described above, according to the embodiment of the present invention, it is possible to hydrophilize the inner surface of the fine channel by forming the SiO 2 film on the inner surface of the fine channel, and thereby the protein, DNA, etc. It becomes possible to suppress adhesion to the inner surface of the fine channel. In addition, by performing activation processing on the surface of the cover-side microchip substrate, it is possible to secure a bonding area and bond the substrates satisfactorily. Furthermore, the activation process can reduce the difference in zeta potential with the SiO 2 film formed in the fine channel, thereby reducing the difference in the flow rate of the liquid sample in the channel and reducing the liquid flow rate. It is possible to maintain the uniformity of the sample flow rate. The materials of the microchip substrate, the SiO 2 film formation method, the activation method, and the like shown in the first to fifth embodiments are merely examples, and the present invention is not limited to these.

Claims (11)

2つの樹脂製基板の一方の樹脂製基板の表面には、内面にSiO膜が形成された流路用溝が形成され、他方の樹脂製基板の表面は活性化処理が施され、前記一方の樹脂製基板は前記流路用溝が形成されている面を内側にし、前記他方の樹脂製基板は前記活性化処理が施された面を内側にして、前記2つの樹脂製基板が接合され、前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位との差の絶対値が、30mV以下であることを特徴とするマイクロチップ。 The surface of one resin substrate of the two resin substrates is formed with a channel groove having an SiO 2 film formed on the inner surface, and the surface of the other resin substrate is subjected to an activation treatment. The two resin substrates are bonded to each other with the surface on which the flow channel groove is formed facing the inside and the other resin substrate facing the surface subjected to the activation treatment on the inside. The absolute value of the difference between the zeta potential of the inner surface of the channel groove and the zeta potential of the surface of the other resin substrate subjected to the activation treatment is 30 mV or less. Chip. 前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施され
た面のゼータ電位のそれぞれが、−80mV〜−40mVであることを特徴とする請求項1に記載のマイクロチップ。
Claim 1 and the zeta potential of the inner surface of the flow path grooves, each of the zeta potential of the surface which the activation process is performed in the other resin substrate, which is a -80mV~-40mV micro chip according to.
前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位との差の絶対値が、10mV以下であることを特徴とする請求項1又は請求項2に記載のマイクロチップ。 Claims and zeta potential of the inner surface of the flow path groove, the absolute value of the difference between the zeta potential of the surface which the activation process is performed in the other resin substrate, characterized in that at 10mV or less The microchip according to claim 1 or claim 2 . 前記2つの樹脂製基板の厚さがそれぞれ、0.5mm〜2.0mmであることを特徴とする請求項1から請求項3のいずれかに記載のマイクロチップ。 The two thicknesses each of the resin substrate, the microchip according to any one of claims 1 or we claim 3, characterized in that the 0.5 mm to 2.0 mm. 前記2つの樹脂製基板のうち、一方の樹脂製基板は、厚さが0.5mm〜2.0mmで、表面に前記流路用溝が形成され、他方の樹脂製基板は、厚さが30μm〜300μmであることを特徴とする請求項1から請求項3のいずれかに記載のマイクロチップ。 Of the two resin substrates, one resin substrate has a thickness of 0.5 mm to 2.0 mm, the channel groove is formed on the surface, and the other resin substrate has a thickness of 30 μm. the microchip according to claim 1 or we claim 3, characterized in that the ~300Myuemu. 前記流路用溝の深さDと幅Lとの比(D/L)が1〜5であることを特徴とする請求項1から請求項5のいずれかに記載のマイクロチップ。 The microchip according to claim 1 or we claim 5 ratio between the depth D and the width L of the flow path groove (D / L) is equal to or 1-5. 前記流路用溝の深さDと幅Lとの比(D/L)が1〜3であることを特徴とする請求項1から請求項5のいずれかに記載のマイクロチップ。 The microchip according to claim 1 or we claim 5 ratio between the depth D and the width L of the flow path groove (D / L) is equal to or is 1-3. 前記2つの樹脂製基板は、樹脂材料が異なることを特徴とする請求項1から請求項7のいずれかに記載のマイクロチップ。 The two resin substrates are microchip according to claim 1 or we claim 7, characterized in that the resin material is different. 前記他方の樹脂製基板の熱伝導率が0.3W/m・K以上であることを特徴とする請求項1から請求項8のいずれかに記載のマイクロチップ。 The microchip according to claim 1 or we claim 8 thermal conductivity of the other resin substrate is characterized in that it is 0.3 W / m · K or more. 2つの樹脂製基板の一方の樹脂製基板の表面には流路用溝が形成され、前記流路用溝が形成されている面を内側にして前記2つの樹脂製基板を接合するマイクロチップの製造方法であって、
前記一方の樹脂製基板の前記流路用溝が形成された面にSiO膜を形成し、他方の樹脂製基板の表面に対して活性化処理を施すことで、前記流路用溝の内面のゼータ電位と、前記他方の樹脂製基板の前記活性化処理が施された面のゼータ電位との差の絶対値を、30mV以下とし、前記一方の樹脂製基板は前記流路用溝が形成されている面を内側にし、前記他方の樹脂製基板は前記活性化処理が施された面を内側にして、前記2つの樹脂製基板を接合することを特徴とするマイクロチップの製造方法。
A channel chip is formed on the surface of one of the two resin substrates, and a microchip for joining the two resin substrates with the surface on which the channel groove is formed facing inside. A manufacturing method comprising:
SiO 2 film is formed on a surface where the flow path groove is formed in the one of the resin base plate, with facilities Succoth activation treatment with respect to the other surface of the resin substrate, the flow path grooves The absolute value of the difference between the zeta potential of the inner surface and the zeta potential of the surface of the other resin substrate subjected to the activation treatment is set to 30 mV or less, and the one resin substrate has the channel groove. A method of manufacturing a microchip, characterized in that the two resin substrates are bonded with the formed surface facing inward and the other resin substrate facing in the surface subjected to the activation treatment.
CVD、スパッタリング、又は塗布によって前記SiO膜を形成することを特徴とする請求項10に記載のマイクロチップの製造方法。 The method for manufacturing a microchip according to claim 10, wherein the SiO 2 film is formed by CVD, sputtering, or coating.
JP2008553976A 2007-01-18 2007-11-28 Microchip and manufacturing method of microchip Expired - Fee Related JP5239871B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008553976A JP5239871B2 (en) 2007-01-18 2007-11-28 Microchip and manufacturing method of microchip

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007008751 2007-01-18
JP2007008751 2007-01-18
PCT/JP2007/072926 WO2008087799A1 (en) 2007-01-18 2007-11-28 Microchip and method for manufacturing the microchip
JP2008553976A JP5239871B2 (en) 2007-01-18 2007-11-28 Microchip and manufacturing method of microchip

Publications (2)

Publication Number Publication Date
JPWO2008087799A1 JPWO2008087799A1 (en) 2010-05-06
JP5239871B2 true JP5239871B2 (en) 2013-07-17

Family

ID=39635805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553976A Expired - Fee Related JP5239871B2 (en) 2007-01-18 2007-11-28 Microchip and manufacturing method of microchip

Country Status (2)

Country Link
JP (1) JP5239871B2 (en)
WO (1) WO2008087799A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5550034B2 (en) * 2008-09-22 2014-07-16 中部電力株式会社 Degradation diagnosis method for polymer materials
US8169006B2 (en) 2008-11-29 2012-05-01 Electronics And Telecommunications Research Institute Bio-sensor chip for detecting target material
WO2011148602A1 (en) * 2010-05-26 2011-12-01 パナソニック株式会社 Sensor chip and sensor device using same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055098A (en) * 2000-08-11 2002-02-20 Nippon Columbia Co Ltd Liquid sample analyzing element and method for manufacturing the same
JP2003062797A (en) * 2001-08-23 2003-03-05 Tosoh Corp Micro flow path structure
JP2004202336A (en) * 2002-12-25 2004-07-22 Fuji Electric Systems Co Ltd Micro channel chip
JP2004536168A (en) * 2001-05-10 2004-12-02 エコール ポリテクニーク フェデラル ドゥ ローザンヌ Polymer bonding by plasma activation
JP2005257283A (en) * 2004-03-09 2005-09-22 Fluidware Technologies Kk Microchip
US20050239046A1 (en) * 2004-03-05 2005-10-27 The Research Foundation Of State University Of New York Method and apparatus for measuring changes in cell volume
JP2006187730A (en) * 2005-01-06 2006-07-20 Nippon Filcon Co Ltd Method for manufacturing resin-made micro flow passage chemical device and structure of resin-made micro flow passage chemical device manufactured thereby
JP2006266895A (en) * 2005-03-24 2006-10-05 National Institute Of Advanced Industrial & Technology Capillary electrophoresis method, and capillary and electrophoresis device therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055098A (en) * 2000-08-11 2002-02-20 Nippon Columbia Co Ltd Liquid sample analyzing element and method for manufacturing the same
JP2004536168A (en) * 2001-05-10 2004-12-02 エコール ポリテクニーク フェデラル ドゥ ローザンヌ Polymer bonding by plasma activation
JP2003062797A (en) * 2001-08-23 2003-03-05 Tosoh Corp Micro flow path structure
JP2004202336A (en) * 2002-12-25 2004-07-22 Fuji Electric Systems Co Ltd Micro channel chip
US20050239046A1 (en) * 2004-03-05 2005-10-27 The Research Foundation Of State University Of New York Method and apparatus for measuring changes in cell volume
JP2005257283A (en) * 2004-03-09 2005-09-22 Fluidware Technologies Kk Microchip
JP2006187730A (en) * 2005-01-06 2006-07-20 Nippon Filcon Co Ltd Method for manufacturing resin-made micro flow passage chemical device and structure of resin-made micro flow passage chemical device manufactured thereby
JP2006266895A (en) * 2005-03-24 2006-10-05 National Institute Of Advanced Industrial & Technology Capillary electrophoresis method, and capillary and electrophoresis device therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7007002801; Ling Xie et al.: '"Disposable Bio-Microfluidic Package with Passive Fluidic Control"' 2005 Electronics Packaging Technology Conference , 2005, p.93-97 *

Also Published As

Publication number Publication date
JPWO2008087799A1 (en) 2010-05-06
WO2008087799A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
JP6279654B2 (en) Polymer compound substrate having glass-like surface, and chip made of said polymer compound substrate
JPWO2008065868A1 (en) Microchip substrate bonding method and microchip
JP5229215B2 (en) Microchip manufacturing method
Roman et al. Surface engineering of poly (dimethylsiloxane) microfluidic devices using transition metal sol− gel chemistry
US20170341075A1 (en) Methods and Apparatus for Coated Flowcells
US8293061B2 (en) Low temperature polymer bonding using UV/ozone surface treatment
Roman et al. Sol− gel modified poly (dimethylsiloxane) microfluidic devices with high electroosmotic mobilities and hydrophilic channel wall characteristics
JPWO2008087800A1 (en) Microchip manufacturing method and microchip
JP2004536168A (en) Polymer bonding by plasma activation
WO2011089892A1 (en) Method for bonding hardened silicone resin, method for joining substrate having fine structure, and method for manufacturing micro fluid device using the method for joining.
Wang et al. Aging effects on oxidized and amine-modified poly (dimethylsiloxane) surfaces studied with chemical force titrations: effects on electroosmotic flow rate in microfluidic channels
Chen et al. A rapid and low-cost procedure for fabrication of glass microfluidic devices
CN112261996A (en) Microfluidic device, method for the production thereof and use thereof
JP5239871B2 (en) Microchip and manufacturing method of microchip
Shinohara et al. Low‐temperature direct bonding of poly (methyl methacrylate) for polymer microchips
Hao et al. Modification of amorphous poly (ethylene terephthalate) surface by UV light and plasma for fabrication of an electrophoresis chip with an integrated gold microelectrode
Huyen et al. Flexible capillary microfluidic devices based on surface-energy modified polydimethylsiloxane and polymethylmethacrylate with room-temperature chemical bonding
JPWO2008090701A1 (en) Microchip manufacturing method and microchip substrate bonding apparatus
JP5239870B2 (en) Microchip and manufacturing method of microchip
JP5040388B2 (en) Microchip manufacturing method
US11802337B1 (en) Atmospheric pressure plasma based fabrication process of printable electronics and functional coatings
JP4992123B2 (en) Microchip substrate bonding method and microchip
JP4009683B2 (en) Method for manufacturing analytical tool
Hemmilä et al. Integration of microfluidic sample delivery system on silicon nanowire-based biosensor
Liu Zeta Potential Measurements for Surface Modification of Plastic Substrates for Nanofluidic Biosensors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5239871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees