JP5236455B2 - Electronic device having a function for determining whether or not connection is possible - Google Patents

Electronic device having a function for determining whether or not connection is possible Download PDF

Info

Publication number
JP5236455B2
JP5236455B2 JP2008335267A JP2008335267A JP5236455B2 JP 5236455 B2 JP5236455 B2 JP 5236455B2 JP 2008335267 A JP2008335267 A JP 2008335267A JP 2008335267 A JP2008335267 A JP 2008335267A JP 5236455 B2 JP5236455 B2 JP 5236455B2
Authority
JP
Japan
Prior art keywords
signal
type
master unit
signal lines
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008335267A
Other languages
Japanese (ja)
Other versions
JP2010157621A (en
Inventor
堅一 伊藤
洋志 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP2008335267A priority Critical patent/JP5236455B2/en
Publication of JP2010157621A publication Critical patent/JP2010157621A/en
Application granted granted Critical
Publication of JP5236455B2 publication Critical patent/JP5236455B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は複数のプリント板などの複数のユニットを含み、それらの接続の可否を判定する機能を持つ電子機器に関する。   The present invention relates to an electronic device including a plurality of units such as a plurality of printed boards and having a function of determining whether or not they can be connected.

複数のプリント板で構成される電子機器において、異なるタイプのプリント板で同じ物理的形状のコネクタが使用されているために互いに物理的に接続可能である場合で、組合せてはいけないタイプの組み合わせを検出する必要がある場合がある。そのためには、下記特許文献１に記載されているように、各プリント板にＩＤ信号を持たせ、そのＩＤを判別して各プリント板の回路をイネーブル信号にて動作許可、不許可の処理をするのが一般的手法である。   In electronic devices composed of multiple printed boards, the same physical shape connector is used on different types of printed boards, so that they can be physically connected to each other. You may need to detect it. For this purpose, as described in Patent Document 1 below, each printed board has an ID signal, the ID is determined, and the operation of the circuit of each printed board is permitted or not permitted by the enable signal. This is a common technique.

しかしながらこのような手法では、ＩＤを判別するプリント板から他のプリント板が出力するＩＤ信号を読み取る回路、読み込んだ各プリント板のＩＤから組合せが正しいか判定する回路、その判定結果に応じて各プリント板の回路を有効にするイネーブル生成回路が必要になり、インタフェース信号も多く必要とする。   However, in such a method, a circuit that reads an ID signal output from another printed board from a printed board that determines the ID, a circuit that determines whether the combination is correct from the ID of each printed printed board, An enable generation circuit for enabling the printed circuit board is required, and many interface signals are required.

実用新案登録第２５７００７４号（段落０００２〜０００３）Utility Model Registration No. 2570074 (paragraphs 0002-0003)

したがって本発明の目的は、簡単な構成でユニット間の接続の可否を判定することの可能な電子機器を提供することにある。   Accordingly, an object of the present invention is to provide an electronic apparatus that can determine whether or not a connection between units can be made with a simple configuration.

前述の課題は、マスタユニットと、複数のサブユニットと、前記マスタユニットと前記複数のサブユニットを接続する複数の信号線とを具備し、前記マスタユニットおよび前記複数のユニットの各ユニットは、前記複数の信号線上の信号に対して、そのユニットのタイプに対応する第１の論理演算を適用することによって、前記複数の信号線上の信号が表わすタイプがそのユニットのタイプと共存可能であるとき、そのユニットの機能を有効にするイネーブル信号を生成するイネーブル信号生成回路を具備し、前記マスタユニットは、そのマスタユニットのタイプを表わす信号を前記複数の信号線上に出力する信号出力回路をさらに具備し、前記複数のサブユニットの少なくとも１つは、前記複数の信号線上の信号に対して、そのサブユニットのタイプに対応する第２の論理演算を適用して前記複数の信号線上の信号を強制的に変更することによって、そのサブユニットと共存できない他のユニットの機能を無効化する無効化回路をさらに具備する電子機器によって達成される。   The above-described problem includes a master unit, a plurality of subunits, and a plurality of signal lines connecting the master unit and the plurality of subunits, and each unit of the master unit and the plurality of units includes the unit By applying a first logical operation corresponding to the type of the unit to signals on the plurality of signal lines, the type represented by the signal on the plurality of signal lines can coexist with the type of the unit. An enable signal generating circuit for generating an enable signal for enabling the function of the unit; and the master unit further includes a signal output circuit for outputting a signal representing the type of the master unit on the plurality of signal lines. , At least one of the plurality of subunits with respect to signals on the plurality of signal lines. A disabling circuit for disabling functions of other units that cannot coexist with the subunit by forcibly changing signals on the plurality of signal lines by applying a second logical operation corresponding to the type of This is achieved by the electronic equipment provided.

例えば、前記複数の信号線は前記マスタユニットおよび前記サブユニットの複数のタイプにそれぞれ対応し、前記信号設定回路は、そのマスタユニットのタイプに対応する信号線のみを有効にし、前記イネーブル信号生成回路は、そのサブユニットのタイプに対応する信号線が有効であるとき、前記イネーブル信号を有効にし、前記無効化回路は、そのサブユニットのタイプに対応する信号線が無効であるとき、全ての信号線を強制的に無効化する。   For example, the plurality of signal lines respectively correspond to the plurality of types of the master unit and the subunit, and the signal setting circuit enables only the signal lines corresponding to the type of the master unit, and the enable signal generation circuit Enables the enable signal when the signal line corresponding to the subunit type is valid, and the invalidation circuit enables all signals when the signal line corresponding to the subunit type is invalid. Forces the line to be disabled.

或いはまた、前記マスタユニットおよび前記サブユニットの複数のタイプのそれぞれは前記複数の信号線上の信号の論理値の組み合わせによって表わされる。   Alternatively, each of the plurality of types of the master unit and the subunit is represented by a combination of logical values of signals on the plurality of signal lines.

図１は本発明の一実施例に係る、接続可否判定機能を有する電子機器の概念的な構成を示すブロック図である。図１において、電子機器１０は１枚のマスタプリント板１１と複数のサブプリント板１２とを含んでいる、マスタプリント板１１と複数のサブプリント板１２との間は接続可否判定のための複数の信号線からなる信号線１４で相互に接続されている。   FIG. 1 is a block diagram showing a conceptual configuration of an electronic apparatus having a connection possibility determination function according to an embodiment of the present invention. In FIG. 1, an electronic device 10 includes a single master printed board 11 and a plurality of sub printed boards 12. A plurality of pieces for determining whether or not a connection is possible between the master printed board 11 and the plurality of sub printed boards 12. Are connected to each other by a signal line 14 consisting of the above signal lines.

マスタプリント板１１および複数のサブプリント板１２の各々はイネーブル信号生成回路１８を備えている。このイネーブル信号生成回路１８は、信号線１４上の信号に、そのプリント板のタイプに対応する論理演算を適用してイネーブル信号を生成する。このイネーブル信号は、信号線１４上の信号が表わすタイプがそのユニットのタイプと共存可能であるとき有効になり、そのプリント板の機能を有効にする。   Each of the master printed board 11 and the plurality of sub printed boards 12 includes an enable signal generation circuit 18. The enable signal generation circuit 18 generates an enable signal by applying a logical operation corresponding to the type of the printed board to the signal on the signal line 14. This enable signal becomes effective when the type represented by the signal on the signal line 14 can coexist with the type of the unit, and enables the function of the printed board.

マスタプリント板１１はさらに、信号出力回路１６を備えている。この信号出力回路１６は、マスタプリント板１１のタイプを表わす信号を信号線１４の上に出力する。そして、サブプリント板１２の少なくとも一部はさらに、無効化回路２０を備えている。この無効化回路２０は信号線１４上の信号に、サブプリント板１２のタイプに対応するもう１つの論理演算を適用して信号線１４上の信号を強制的に変更することによって、そのサブプリント板１２と共存できない他のプリント板（マスタプリント板およびサブプリント板）のイネーブル信号生成回路１８の出力を無効化してその機能を無効化する。   The master printed board 11 further includes a signal output circuit 16. The signal output circuit 16 outputs a signal representing the type of the master printed board 11 on the signal line 14. At least a part of the sub-printed board 12 further includes an invalidation circuit 20. The invalidation circuit 20 applies another logical operation corresponding to the type of the sub-print board 12 to the signal on the signal line 14 to forcibly change the signal on the signal line 14, and thereby the sub-print. The output of the enable signal generation circuit 18 of other printed boards (master printed board and sub-printed board) that cannot coexist with the board 12 is invalidated to invalidate its function.

図２は図１の接続可否判定機能を有する電子機器の具体的な構成の第１の例を示す。図２に示す例において、マスタプリント板３０とサブプリント板３２，３４・・・は２本の信号線Ａ，Ｂで相互に接続されている。信号線Ａはプリント板のタイプＡに対応し、信号線Ｂはプリント板のタイプＢに対応する。すなわち、信号線ＡがＨレベルでそれ以外のすべての信号線（図１の例では信号線Ｂ）がＬレベルであるとき、タイプＡを表わし、信号線ＢがＨレベルでそれ以外のすべての信号線（図１の例では信号線Ａ）がＬレベルであるとき、タイプＢを表わす。   FIG. 2 shows a first example of a specific configuration of the electronic apparatus having the connection possibility determination function of FIG. In the example shown in FIG. 2, the master printed board 30 and the sub printed boards 32, 34... Are connected to each other by two signal lines A and B. The signal line A corresponds to the type A of the printed board, and the signal line B corresponds to the type B of the printed board. That is, when the signal line A is at the H level and all the other signal lines (the signal line B in the example of FIG. 1) are at the L level, it represents type A, and the signal line B is at the H level and all other signals are represented. When the signal line (signal line A in the example of FIG. 1) is at the L level, type B is indicated.

図１のイネーブル信号生成回路１８は、それぞれのプリント板のタイプに対応する信号線に接続されたレシーバ回路３６，３８，４０で実現されている。すなわち、タイプＡのマスタプリント板３０のイネーブル信号生成回路は、信号線Ａにその入力が接続されたレシーバ回路３６で、タイプＡのサブプリント板３２のイネーブル信号生成回路は信号線Ａにその入力が接続されたレシーバ回路３８で、タイプＢのサブプリント板３４のイネーブル信号生成回路は信号線Ｂにその入力が接続されたレシーバ回路４０で実現されている。したがって、信号線ＡがＨレベルで信号線ＢがＬレベルであるとき、すなわち信号線Ａ，ＢがタイプＡを表わしているとき、タイプＡであるマスタプリント板３０とサブプリント板３２のイネーブル信号のみが有効（Ｈレベル）になり、信号線Ａ，ＢがタイプＢを表わしているとき、タイプＢであるサブプリント板３４のイネーブル信号のみが有効となる。   The enable signal generation circuit 18 of FIG. 1 is realized by receiver circuits 36, 38, and 40 connected to signal lines corresponding to the types of the printed boards. That is, the enable signal generation circuit of the type A master printed board 30 is the receiver circuit 36 whose input is connected to the signal line A, and the enable signal generation circuit of the type A sub-print board 32 is the input to the signal line A. The enable signal generation circuit of the type B sub-print board 34 is realized by a receiver circuit 40 having its input connected to the signal line B. Therefore, when the signal line A is at the H level and the signal line B is at the L level, that is, when the signal lines A and B represent type A, the enable signals for the master print board 30 and the sub print board 32 of type A Only becomes valid (H level), and when the signal lines A and B represent type B, only the enable signal of the sub-print board 34 of type B is valid.

図１の信号出力回路１６は、マスタプリント板３０におけるオープンコレクタ出力のトランジスタ（またはドライバ回路）４２およびプルアップ抵抗４３と抵抗４４とで実現されている。マスタプリント板３０のタイプはＡであるので、抵抗４４が信号線Ｂと接地との間に接続されて信号線ＢをＬレベルにしており、信号線Ａと接地との間に接続されたトランジスタ４２のベース（または入力）端子がＬレベルであればトランジスタ４２は非導通となり信号線Ａはプルアップ抵抗４３によりＨレベルに維持される。すなわち、トランジスタ４２のベース（または入力）端子をＨレベルからＬレベルにすることにより、接続可否判定機能が有効になり、信号線Ａ，ＢがタイプＡを表わす値になる。   The signal output circuit 16 in FIG. 1 is realized by an open collector output transistor (or driver circuit) 42, a pull-up resistor 43, and a resistor 44 in the master printed board 30. Since the type of the master printed board 30 is A, the resistor 44 is connected between the signal line B and the ground so that the signal line B is at the L level, and the transistor is connected between the signal line A and the ground. If the base (or input) terminal of 42 is at L level, the transistor 42 becomes non-conductive and the signal line A is maintained at H level by the pull-up resistor 43. That is, by changing the base (or input) terminal of the transistor 42 from the H level to the L level, the connection possibility determination function becomes effective, and the signal lines A and B have values representing the type A.

図１の無効化回路２０は、サブプリント板３２の抵抗４６とサブプリント板３４の抵抗４８で実現されている。サブプリント板３２のタイプはＡであるので、抵抗４６が信号線Ｂと接地との間に接続され、サブプリント板３４のタイプはＢであるので、抵抗４８が信号線Ａと接地との間に接続されている。   The invalidation circuit 20 in FIG. 1 is realized by a resistor 46 of the sub-print board 32 and a resistor 48 of the sub-print board 34. Since the type of the sub printed board 32 is A, the resistor 46 is connected between the signal line B and the ground, and the type of the sub printed board 34 is B, so that the resistor 48 is connected between the signal line A and the ground. It is connected to the.

信号線Ｂはマスタプリント板の抵抗４４により既にＬレベルにされているので、サブプリント板３２の抵抗４６は何も作用しないが、信号線Ａについては、マスタプリント板３０からＨレベルにしようとしても抵抗４８によりＬレベルに維持される。したがって、マスタプリント板３０のトランジスタ４２のベース（または入力）端子をＬレベルにして接続可否判定機能を有効にしたとき、タイプＡと共存できないタイプＢのサブプリント板３４が接続されている限り、信号線Ａ，ＢはいずれもＬレベルのままになり、各プリント板のイネーブル信号は有効にならない。 Since the signal line B is already set to the L level by the resistor 44 of the master printed board, the resistor 46 of the sub printed board 32 does not act at all. Is also maintained at the L level by the resistor 48. Therefore, when the base (or input) terminal of the transistor 42 of the master printed board 30 is set to L level to enable the connection determination function, as long as the type B sub-printed board 34 that cannot coexist with the type A is connected, Both the signal lines A and B remain at the L level, and the enable signal of each printed board is not valid.

一方、接続されているすべてのサブプリント板のタイプがマスタプリント板のタイプと同じ“Ａ”であれば、トランジスタ４２のベース（または入力）端子が初期状態のＨレベルからＬレベルになったとき、すべてのプリント板のイネーブル信号が有効になり、電子機器全体の動作が可能となる。   On the other hand, if all connected sub-printed board types are the same as the master printed board type “A”, the base (or input) terminal of the transistor 42 is changed from the initial H level to the L level. The enable signals of all the printed boards become effective, and the entire electronic device can be operated.

図３は、マスタプリント板のタイプが“Ｂ”である点において図２の例と異なっている。この場合には、マスタプリント板とタイプが異なるタイプＡのサブプリント板が接続されている限り、すべてのプリント板のイネーブル信号が有効にならない。   FIG. 3 differs from the example of FIG. 2 in that the type of the master printed board is “B”. In this case, as long as a type A sub-print board of a different type from the master print board is connected, the enable signals of all the print boards are not valid.

図２および図３に示した例において、図１のイネーブル信号生成回路１８において適用される論理演算は、プリント板がタイプＡであれば信号線Ａ上の信号をイネーブル信号とすること、プリント板がタイプＢであれば信号線Ｂ上の信号をイネーブル信号とすること、すなわち、プリント板のタイプに対応する信号線上の信号の論理値をイネーブル信号の論理値とすること、ということになる。また図１の無効化回路２０において適用される論理演算は、プリント板のタイプに対応する信号線以外の信号線上の論理値を強制的に論理値“０”にすること、ということになる。   In the example shown in FIGS. 2 and 3, the logical operation applied in the enable signal generation circuit 18 of FIG. 1 is that if the printed board is type A, the signal on the signal line A is used as the enable signal. Is type B, the signal on signal line B is the enable signal, that is, the logic value of the signal on the signal line corresponding to the type of the printed board is the logic value of the enable signal. Further, the logical operation applied in the invalidation circuit 20 of FIG. 1 is to forcibly set the logical value on the signal line other than the signal line corresponding to the type of the printed board to the logical value “0”.

マスタプリント板においては、トランジスタ４２のベース（または入力）端子をＬレベルにして接続可否判定機能を有効にした後、レシーバ回路３６から出力されるイネーブル信号の状態が有効であるか否かを確認することで、マスタプリント板は、接続された全てのプリント板がこのマスタプリント板と同一タイプのプリント板であるか否かを確認することができる。さらに確認された結果に応じて、組合せが不可能であることを表示することや、マスタプリント板の回路の動作を制御することも可能になる。   In the master printed board, after the base (or input) terminal of the transistor 42 is set to L level and the connection possibility determination function is enabled, it is confirmed whether or not the state of the enable signal output from the receiver circuit 36 is valid. By doing so, the master printed board can confirm whether or not all the connected printed boards are the same type of printed boards as the master printed board. Further, according to the confirmed result, it is possible to display that the combination is impossible and to control the operation of the circuit of the master printed board.

このような回路方式を使用すれば、従来の方式で必要であったＩＤを読み込む手段や、ＩＤを判断してイネーブルを制御する手段は必要としない。   If such a circuit system is used, there is no need for a means for reading an ID, which is necessary in the conventional system, or a means for determining the ID and controlling the enable.

図２および図３に示した例では、複数の信号線がマスタプリント板の複数のタイプにそれぞれ対応しているので、マスタプリント板のタイプの数だけの信号線が必要となる。複数の信号線上の論理値の組み合わせでマスタプリント板のタイプを表わすことにすれば、より多くのタイプを区別することができる。例えば信号線がＡ，Ｂの２本であるとき、論理値（１，１）の組み合わせで第１のマスタプリント板のタイプＡＢを表わし、論理値（１，０）の組み合わせで、第２のマスタプリント板のタイプＡｂを表わし、論理値（０，１）の組み合わせで第３のマスタプリント板のタイプａＢを表わすこととすれば２本の信号線で３種類のマスタプリント板のタイプを区別することができる。一般には、ｎ本の信号線で２n−１種類のプリント板のタイプを区別することができる。図４に、２本の信号線上の論理値の組み合わせで、プリント板のタイプを表わす例を示す。 In the example shown in FIG. 2 and FIG. 3, since a plurality of signal lines correspond to a plurality of types of master printed boards, signal lines corresponding to the number of types of master printed boards are required. If the master printed board type is represented by a combination of logical values on a plurality of signal lines, more types can be distinguished. For example, when there are two signal lines A and B, the combination of logical values (1, 1) represents the type AB of the first master printed board, and the combination of logical values (1, 0) represents the second If the master printed board type Ab is represented and the third master printed board type aB is represented by a combination of logical values (0, 1), the two master lines can be distinguished by two signal lines. can do. In general, 2 n -1 types of printed board can be distinguished by n signal lines. FIG. 4 shows an example in which the type of printed board is represented by a combination of logical values on two signal lines.

図４において、マスタプリント板５０の信号出力回路５２で設定されるマスタプリント板のタイプはＡＢである。マスタプリント板５０のイネーブル信号出力回路５４が出力するイネーブル信号ＥＮ−Ｍは、信号線Ａ，Ｂ上の信号の論理値が共に“１”であるとき有効となる。サブプリント板５６のタイプはＡＢであり、イネーブル信号出力回路５８が出力するイネーブル信号ＥＮ−Ｓ１は、信号線、Ａ，Ｂ上の信号の論理値が共に１であるとき有効となる。サブプリント板６０のタイプはＡとＢの論理和を意味するＡ＋Ｂであり、イネーブル信号出力回路６２が出力するイネーブル信号ＥＮ−Ｓ２は、信号線Ａ，Ｂ上の信号の論理値のいずれかが１であるとき有効となる。サブプリント板６４のタイプはＡとＢの排他的論理和を意味するＡ（＋）Ｂであり、イネーブル信号出力回路６６が出力するイネーブル信号ＥＮ−Ｓ３は、信号線Ａ，Ｂ上の信号の論理値の排他的論理和が１であるとき有効となる。サブプリント板６８のタイプはＢがドントケアであることを意味するＡｘであり、イネーブル信号出力回路７０が出力するイネーブル信号ＥＮ−Ｓ４は、信号線Ａ上の信号の論理値が１であるとき有効となる。サブプリント板７２のタイプはＡ，Ｂの論理値が１，０であることを意味するＡｂであり、イネーブル信号出力回路７４が出力するイネーブル信号ＥＮ−Ｓ５は、信号線Ａ，Ｂ上の信号の論理値が１，０であるとき有効となる。サブプリント板７６のタイプはＡがドントケアであることを意味するｘＢであり、イネーブル信号出力回路７８が出力するイネーブル信号ＥＮ−Ｓ６は、信号線Ｂ上の信号の論理値が１であるとき有効となる。サブプリント板８０のタイプはＡ，Ｂの論理値が０，１であることを意味するａＢであり、イネーブル信号出力回路８２が出力するイネーブル信号ＥＮ−Ｓ７は、信号線Ａ，Ｂ上の信号の論理値が０，１であるとき有効となる。   In FIG. 4, the type of the master printed board set by the signal output circuit 52 of the master printed board 50 is AB. The enable signal EN-M output from the enable signal output circuit 54 of the master printed board 50 is effective when the logical values of the signals on the signal lines A and B are both “1”. The type of the sub-print board 56 is AB, and the enable signal EN-S1 output from the enable signal output circuit 58 is effective when the logical values of the signals on the signal lines A and B are both 1. The type of the sub-printed board 60 is A + B which means the logical sum of A and B, and the enable signal EN-S2 output from the enable signal output circuit 62 is one of the logical values of the signals on the signal lines A and B. Enabled when 1. The type of the sub-print board 64 is A (+) B which means exclusive OR of A and B, and the enable signal EN-S3 output from the enable signal output circuit 66 is the signal on the signal lines A and B. This is valid when the exclusive OR of the logical values is 1. The type of the sub-print board 68 is Ax which means that B is don't care, and the enable signal EN-S4 output from the enable signal output circuit 70 is effective when the logical value of the signal on the signal line A is 1. It becomes. The type of the sub-print board 72 is Ab which means that the logical values of A and B are 1, 0, and the enable signal EN-S5 output from the enable signal output circuit 74 is a signal on the signal lines A and B. It becomes effective when the logical value of is 1,0. The type of the sub-print board 76 is xB which means that A is don't care, and the enable signal EN-S6 output from the enable signal output circuit 78 is effective when the logical value of the signal on the signal line B is 1. It becomes. The type of the sub-printed board 80 is aB which means that the logical values of A and B are 0 and 1. The enable signal EN-S7 output from the enable signal output circuit 82 is a signal on the signal lines A and B. It becomes effective when the logical value of is 0 or 1.

したがって、サブプリント板５６，６０，６８，７６はマスタプリント板５０と共存可能なプリント板であり、サブプリント板６４，７２，８０はマスタプリントプリント板５０と共存できないプリント板である。   Therefore, the sub-print boards 56, 60, 68, and 76 are print boards that can coexist with the master print board 50, and the sub-print boards 64, 72, and 80 are print boards that cannot coexist with the master print board 50.

さらに、サブプリント板５６，６４，６８，７２，７６および８０には、無効化回路８８，９０，９２，８４，９４，８６が備わっている。無効化回路は各サブプリント板において、信号Ａ，Ｂがサブプリント板のタイプと一致しない場合、信号Ａ，Ｂを共に強制的に“０”にするものである。例えば、無効化回路８４は信号Ｂが“１”であるとき信号Ａ，Ｂを共に強制的に“０”にするものである。無効化回路８６は信号Ａが“１”であるとき信号Ａ，Ｂを共に強制的に“０”にするものである。したがって、他のサブプリント板がすべてマスタプリント板と共存可能なタイプのプリント板であっても、タイプＡｂまたはタイプａＢのサブプリント板が１枚でも接続されている限り、マスタプリント板と他のすべてのサブプリント板のイネーブル信号は無効となる。 Further, the sub-print boards 56, 64, 68, 72, 76 and 80 are provided with invalidation circuits 88, 90, 92, 84, 94 and 86, respectively. The invalidation circuit forcibly sets the signals A and B to “0” in each sub-print board when the signals A and B do not match the type of the sub-print board. For example, the invalidation circuit 84 forces both the signals A and B to be “0” when the signal B is “1”. The invalidation circuit 86 forcibly sets both the signals A and B to “0” when the signal A is “1”. Therefore, even if all the other sub-printed boards can coexist with the master printed board, as long as at least one type Ab or type aB sub-printed board is connected, the master printed board The enable signals for all sub-print boards are invalid.

図５には、マスタプリント板の３種類のタイプについて、各タイプのサブプリント板の共存の可否が示されている。   FIG. 5 shows whether each type of sub-print board can coexist for three types of master print boards.

上記の説明では、イネーブル信号がＨレベルで有効、Ｌレベルで無効を意味したが、そのレベルは反対でも良く、それは電子機器のプリント板回路の設計に依存する。   In the above description, the enable signal is valid at the H level and invalid at the L level. However, the level may be reversed, which depends on the design of the printed circuit board of the electronic device.

イネーブル信号は各ユニットの回路動作を有効にするものである。プリント板の組合せが成立し、イネーブル信号が有効になった後で、各プリント板で異常を検出した場合には、このイネーブル信号を無効にすることで各プリント板の回路動作を無効にすることも可能である。   The enable signal enables the circuit operation of each unit. If an abnormality is detected in each printed board after the combination of printed boards is established and the enable signal is enabled, the circuit operation of each printed board is disabled by disabling the enable signal. Is also possible.

一実施形態に係る電子機器の構成を概念的に示すブロック図である。It is a block diagram which shows notionally the structure of the electronic device which concerns on one Embodiment. 図１の電子機器の具体的な構成の第１の例を示す回路図である。FIG. 2 is a circuit diagram illustrating a first example of a specific configuration of the electronic apparatus in FIG. 1. 図２の例の一変形の回路図である。FIG. 3 is a circuit diagram of a modification of the example of FIG. 2. 図１の電子機器の具体的な構成の第２の例を示す回路図である。FIG. 4 is a circuit diagram illustrating a second example of a specific configuration of the electronic apparatus in FIG. 1. 図４の例において、マスタプリント板のタイプとサブプリント板のタイプの共存の可否を示す図である。FIG. 5 is a diagram showing whether or not a master printed board type and a sub printed board type can coexist in the example of FIG. 4.

Claims (3)

マスタユニットと、
複数のサブユニットと、
前記マスタユニットと前記複数のサブユニットを接続する複数の信号線とを具備し、
前記マスタユニットおよび前記複数のユニットの各ユニットは、前記複数の信号線上の信号に対して、そのユニットのタイプに対応する第１の論理演算を適用することによって、前記複数の信号線上の信号が表わすタイプがそのユニットのタイプと共存可能であるとき、そのユニットの機能を有効にするイネーブル信号を生成するイネーブル信号生成回路を具備し、
前記マスタユニットは、そのマスタユニットのタイプを表わす信号を前記複数の信号線上に出力する信号出力回路をさらに具備し、
前記複数のサブユニットの少なくとも１つは、前記複数の信号線上の信号に対して、そのサブユニットのタイプに対応する第２の論理演算を適用して前記複数の信号線上の信号を強制的に変更することによって、そのサブユニットと共存できない他のユニットの機能を無効化する無効化回路をさらに具備し、
前記複数の信号線は前記マスタユニットおよび前記サブユニットの複数のタイプにそれぞれ対応し、
前記信号出力回路は、そのマスタユニットのタイプに対応する信号線のみを有効にし、
前記イネーブル信号生成回路は、そのサブユニットのタイプに対応する信号線が有効であるとき、前記イネーブル信号を有効にし、
前記無効化回路は、そのサブユニットのタイプに対応する信号線が無効で有るとき、全ての信号線を強制的に無効化する電子機器。 A master unit,
Multiple subunits;
Comprising a plurality of signal lines connecting the master unit and the plurality of subunits;
Each of the master unit and the plurality of units applies the first logical operation corresponding to the type of the unit to the signals on the plurality of signal lines, so that the signals on the plurality of signal lines are An enable signal generating circuit for generating an enable signal for enabling the function of the unit when the type to be represented is compatible with the type of the unit;
The master unit further includes a signal output circuit for outputting a signal representing the type of the master unit on the plurality of signal lines,
At least one of the plurality of subunits applies a second logical operation corresponding to a type of the subunit to the signals on the plurality of signal lines to forcibly apply the signals on the plurality of signal lines. By further changing, further comprising a disabling circuit for disabling the function of other units that cannot coexist with the subunit ,
The plurality of signal lines correspond to a plurality of types of the master unit and the subunit, respectively.
The signal output circuit enables only the signal line corresponding to the type of the master unit,
The enable signal generation circuit enables the enable signal when the signal line corresponding to the type of the subunit is valid,
The invalidation circuit is an electronic device that forcibly invalidates all signal lines when a signal line corresponding to the type of the subunit is invalid . マスタユニットと、
複数のサブユニットと、
前記マスタユニットと前記複数のサブユニットを接続する複数の信号線とを具備し、
前記マスタユニットおよび前記複数のユニットの各ユニットは、前記複数の信号線上の信号に対して、そのユニットのタイプに対応する第１の論理演算を適用することによって、前記複数の信号線上の信号が表わすタイプがそのユニットのタイプと共存可能であるとき、そのユニットの機能を有効にするイネーブル信号を生成するイネーブル信号生成回路を具備し、
前記マスタユニットは、そのマスタユニットのタイプを表わす信号を前記複数の信号線上に出力する信号出力回路をさらに具備し、
前記複数のサブユニットの少なくとも１つは、前記複数の信号線上の信号に対して、そのサブユニットのタイプに対応する第２の論理演算を適用して前記複数の信号線上の信号を強制的に変更することによって、前記マスタユニットおよび全てのサブユニットの機能を無効化する無効化回路をさらに具備し、
前記マスタユニットおよび前記サブユニットの複数のタイプのそれぞれは前記複数の信号線上の信号の論理値の組み合わせによって表わされる電子機器。 A master unit,
Multiple subunits;
Comprising a plurality of signal lines connecting the master unit and the plurality of subunits;
Each of the master unit and the plurality of units applies the first logical operation corresponding to the type of the unit to the signals on the plurality of signal lines, so that the signals on the plurality of signal lines are An enable signal generating circuit for generating an enable signal for enabling the function of the unit when the type to be represented is compatible with the type of the unit;
The master unit further includes a signal output circuit for outputting a signal representing the type of the master unit on the plurality of signal lines,
At least one of the plurality of subunits applies a second logical operation corresponding to a type of the subunit to the signals on the plurality of signal lines to forcibly apply the signals on the plurality of signal lines. By further changing, further comprising an invalidation circuit for invalidating the functions of the master unit and all the subunits,
The master unit and a plurality of types of said plurality of signal lines signal logic value Ru electronic devices represented by a combination of the each of the subunits. マスタユニットと、
複数のサブユニットと、
前記マスタユニットと前記複数のサブユニットを接続する複数の信号線とを具備し、
前記マスタユニットおよび前記複数のユニットの各ユニットは、前記複数の信号線上の信号に対して、そのユニットのタイプに対応する第１の論理演算を適用することによって、前記複数の信号線上の信号が表わすタイプがそのユニットのタイプと共存可能であるとき、そのユニットの機能を有効にするイネーブル信号を生成するイネーブル信号生成回路を具備し、
前記マスタユニットは、そのマスタユニットのタイプを表わす信号を前記複数の信号線上に出力する信号出力回路をさらに具備し、
前記複数のサブユニットの少なくとも１つは、前記複数の信号線上の信号に対して、そのサブユニットのタイプに対応する第２の論理演算を適用して前記複数の信号線上の信号を強制的に変更することによって、前記マスタユニットおよび全てのサブユニットの機能を無効化する無効化回路をさらに具備し、
前記信号出力回路が出力するマスタユニットのタイプを表わす信号は、初期状態において無効な値であり、その後、マスタユニットのタイプを表わす値に変わる電子機器。 A master unit,
Multiple subunits;
Comprising a plurality of signal lines connecting the master unit and the plurality of subunits;
Each of the master unit and the plurality of units applies the first logical operation corresponding to the type of the unit to the signals on the plurality of signal lines, so that the signals on the plurality of signal lines are An enable signal generating circuit for generating an enable signal for enabling the function of the unit when the type to be represented is compatible with the type of the unit;
The master unit further includes a signal output circuit for outputting a signal representing the type of the master unit on the plurality of signal lines,
At least one of the plurality of subunits applies a second logical operation corresponding to a type of the subunit to the signals on the plurality of signal lines to forcibly apply the signals on the plurality of signal lines. By further changing, further comprising an invalidation circuit for invalidating the functions of the master unit and all the subunits,
The signal signal representative of the type of master unit output circuit outputs are invalid values in the initial state, then river that electronic equipment to a value representing the type of the master unit.
JP2008335267A 2008-12-26 2008-12-26 Electronic device having a function for determining whether or not connection is possible Active JP5236455B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008335267A JP5236455B2 (en) 2008-12-26 2008-12-26 Electronic device having a function for determining whether or not connection is possible

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008335267A JP5236455B2 (en) 2008-12-26 2008-12-26 Electronic device having a function for determining whether or not connection is possible

Publications (2)

Publication Number Publication Date
JP2010157621A JP2010157621A (en) 2010-07-15
JP5236455B2 true JP5236455B2 (en) 2013-07-17

Family

ID=42575312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008335267A Active JP5236455B2 (en) 2008-12-26 2008-12-26 Electronic device having a function for determining whether or not connection is possible

Country Status (1)

Country Link
JP (1) JP5236455B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286600A (en) * 1990-04-03 1991-12-17 Okuma Mach Works Ltd Device for recognizing mounting position of printed board

Also Published As

Publication number Publication date
JP2010157621A (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4344361B2 (en) Techniques for automatic eye diagram decomposition for testing high-speed serial receivers.
JP4039948B2 (en) Recognition of device connection status in USB
US8063663B2 (en) Differential signal transmitting apparatus and differential signal receiving apparatus
JP5236455B2 (en) Electronic device having a function for determining whether or not connection is possible
JP5671269B2 (en) Semiconductor device provided with bus connection circuit and bus connection method thereof
EP1220077A3 (en) Data processing apparatus and memory card using the same
CN104731577B (en) Multisystem and the method for starting the multisystem
CN106294905B (en) Printed circuit board wiring system and method
CN207529368U (en) A kind of I3C bus test verification platforms based on fpga chip
JP3555953B2 (en) Apparatus for testing connections with pulling resistors
JP2017092757A (en) Image processing system and image processing method
ATE386662T1 (en) DATA TRANSMISSION SYSTEM IN THE VEHICLE WITH REDUNDANT CONNECTIONS
JP2007226696A (en) Pci express expansion card
JP2010191761A (en) Memory controller and control method
JP2007148622A (en) Interface setting method
US7085114B2 (en) Current direction detection
KR100487241B1 (en) Version control method and apparatus of printed circuit board
CN214586453U (en) Circuit and device compatible with USB and I2C
JP4305336B2 (en) Disk enclosure device and program thereof
CN111124970B (en) Daughter board hot plug method and device
JP6516511B2 (en) Electronics
US6784691B2 (en) Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit
JP2006209876A (en) Electronic control device
JP2003256360A (en) Expansion board apparatus
WO2003010647A3 (en) Interface for transferring signals from a hand-operated signal generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3