JP5223823B2 - PLL circuit - Google Patents
PLL circuit Download PDFInfo
- Publication number
- JP5223823B2 JP5223823B2 JP2009212719A JP2009212719A JP5223823B2 JP 5223823 B2 JP5223823 B2 JP 5223823B2 JP 2009212719 A JP2009212719 A JP 2009212719A JP 2009212719 A JP2009212719 A JP 2009212719A JP 5223823 B2 JP5223823 B2 JP 5223823B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- discharge
- voltage
- discharge switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は半導体集積回路で使用されるＰＬＬ回路に関するものである。 The present invention relates to a PLL circuit used in a semiconductor integrated circuit.
図４は従来のチャージポンプ型のＰＬＬ回路を示した構成図である。 FIG. 4 is a block diagram showing a conventional charge pump type PLL circuit.
図４の従来例は、位相周波数比較器ＰＦＤと、チャージポンプＣＰと、フィルタ用キャパシタＣｆｌｔと、電圧制御発振器ＶＣＯと、ｎ分周器とを備える。 The conventional example of FIG. 4 includes a phase frequency comparator PFD, a charge pump CP, a filter capacitor Cflt, a voltage controlled oscillator VCO, and an n frequency divider.
位相周波数比較器ＰＦＤは、外部からの基準信号ＲＥＦとフィードバック信号ｆｂとの位相を比較し、位相差に応じた電圧パルスｕｐと電圧パルスｄｏｗｎとを出力する。 The phase frequency comparator PFD compares the phases of the external reference signal REF and the feedback signal fb, and outputs a voltage pulse up and a voltage pulse down corresponding to the phase difference.
チャージポンプＣＰは、フィルタ用キャパシタＣｆｌｔの充電もしくは放電する電荷量を決める。電圧制御発振器ＶＣＯは、フィルタ用キャパシタＣｆｌｔの電圧ｆｌｔに応じて周波数を決定する。電圧制御発振器ＶＣＯの出力ｃｌｋは、ｎ分周器を介して、位相周波数比較器ＰＦＤへフィードバックされる。位相周波数比較器ＰＦＤと、チャージポンプＣＰと、フィルタ用キャパシタＣｆｌｔと、電圧制御発振器ＶＣＯと、ｎ分周器とはループを形成する。 The charge pump CP determines the amount of charge to charge or discharge the filter capacitor Cflt. The voltage controlled oscillator VCO determines the frequency according to the voltage flt of the filter capacitor Cflt. The output clk of the voltage controlled oscillator VCO is fed back to the phase frequency comparator PFD via the n frequency divider. The phase frequency comparator PFD, the charge pump CP, the filter capacitor Cflt, the voltage controlled oscillator VCO, and the n frequency divider form a loop.
チャージポンプＣＰにおいて、電流源Ｉｕｐの一端は電圧源に接続され、電流源Ｉｄｏｗｎの一端は電圧源に接続される。 In the charge pump CP, one end of the current source Iup is connected to the voltage source, and one end of the current source Idown is connected to the voltage source.
電流源Ｉｕｐの他端は第１の充放電用スイッチの一端に接続される。この第１の充放電用スイッチの他端はフィルタ用キャパシタＣｆｌｔと電圧制御発振器ＶＣＯとに接続され、この第１の充放電用スイッチの制御端は電圧パルスｕｐに接続される。 The other end of the current source Iup is connected to one end of the first charge / discharge switch. The other end of the first charge / discharge switch is connected to the filter capacitor Cflt and the voltage controlled oscillator VCO, and the control end of the first charge / discharge switch is connected to the voltage pulse up.
電流源Ｉｄｏｗｎの他端は第２の充放電用スイッチの一端に接続される。この第２の充放電用スイッチの他端はフィルタ用キャパシタＣｆｌｔと電圧制御発振器ＶＣＯとに接続され、この第２の充放電用スイッチの制御端は電圧パルスｄｏｗｎに接続される。 The other end of the current source Idown is connected to one end of the second charge / discharge switch. The other end of the second charge / discharge switch is connected to the filter capacitor Cflt and the voltage controlled oscillator VCO, and the control end of the second charge / discharge switch is connected to the voltage pulse down.
このような図４の従来例の動作を説明する。チャージポンプＣＰは電荷Ｑｃｈｒｇを出力し、フィルタ用キャパシタＣｆｌｔを充放電する。電荷Ｑｃｈｒｇは以下の式を満足する。ただし、電圧パルスｕｐが第１の充放電スイッチをオンする期間Ｔｐｗｕｐ、電圧パルスｄｏｗｎが第２の充放電スイッチをオンする期間Ｔｐｗｄｏｗｎとする。
Ｑｃｈｒｇ＝Ｉｕｐ×Ｔｐｗｕｐ−Ｉｄｏｗｎ×Ｔｐｗｄｏｗｎ （１）
The operation of the conventional example of FIG. 4 will be described. The charge pump CP outputs the charge Qchrg, and charges and discharges the filter capacitor Cflt. The charge Qchrg satisfies the following formula. However, the voltage pulse up is a period Tpwup for turning on the first charge / discharge switch, and the voltage pulse down is a period Tpwdown for turning on the second charge / discharge switch.
Qchrg = Iup × Tpwup−Idown × Tpdown (1)
フィルタ用キャパシタＣｆｌｔを充放電すると、フィルタ用キャパシタＣｆｌｔの電圧が変化し、電圧制御発振器ＶＣＯの発振周波数が変化し、ｎ分周器の出力が変化する。こうして、位相周波数比較器ＰＦＤにフィードバックが生じ、安定状態でロックする。 When the filter capacitor Cflt is charged / discharged, the voltage of the filter capacitor Cflt changes, the oscillation frequency of the voltage controlled oscillator VCO changes, and the output of the n divider changes. Thus, feedback occurs in the phase frequency comparator PFD and locks in a stable state.
ここで、チャージポンプＣＰの動作電圧ＶＣＰは以下の式を満足する。ただし、電圧制御発振器ＶＣＯの動作電圧Ｖｆｌｔ、電流源Ｉｕｐの電圧Ｖ（Ｉｕｐ）、電流源Ｉｄｏｗｎの電圧Ｖ（Ｉｄｏｗｎ）とする。
ＶＣＰ＝Ｖｆｌｔ＋Ｖ（Ｉｕｐ）＋Ｖ（Ｉｄｏｗｎ） （２）
Here, the operating voltage VCP of the charge pump CP satisfies the following expression. However, the operating voltage Vflt of the voltage controlled oscillator VCO, the voltage V (Iup) of the current source Iup, and the voltage V (Idown) of the current source Idown are used.
VCP = Vflt + V (Iup) + V (Idown) (2)
なお、電圧Ｖ（Ｉｕｐ）、電圧Ｖ（Ｉｄｏｗｎ）は、ＣＭＯＳプロセスを使用した場合ＭＯＳのオーバードライブ電圧０．２Ｖ程度であり、Ｂｉｐｏｌａｒプロセスを使用した場合トランジスタＴｒのベース・エミッタ電圧ＶＢＥ＝０．７Ｖ程度である。 The voltage V (Iup) and the voltage V (Idown) are about 0.2 V overdrive voltage of the MOS when the CMOS process is used, and the base-emitter voltage VBE of the transistor Tr when the Bipolar process is used = 0. It is about 7V.
しかしながら、図４の従来例は、電流源Ｉｕｐ、電流源Ｉｄｏｗｎのために、チャージポンプＣＰの低電圧動作が困難という課題がある。 However, the conventional example of FIG. 4 has a problem that the low voltage operation of the charge pump CP is difficult because of the current source Iup and the current source Idown.
本発明の目的は、上述の課題を解決することであり、低電圧動作が可能なＰＬＬ回路を提供することにある。 An object of the present invention is to solve the above-described problem and to provide a PLL circuit capable of low voltage operation.
このような課題を達成する本発明は以下のとおりである。
（１）フィルタ用キャパシタの一端が入力される電圧制御発振器と、前記電圧制御発振器の出力が入力され、フィードバック信号を出力するｎ分周器と、基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される第１の充放電用容量及び第２の充放電用容量と、一端が第１の電圧源に接続され他端が前記第１の充放電用容量の一端に接続される第１の充放電用スイッチと、一端が第２の電圧源に接続され他端が前記第２の充放電用容量の一端に接続される第２の充放電用スイッチと、一端が第３の電圧源に接続され、他端が前記第１の充放電用容量の他端に接続され、制御端が前記第１の充放電用スイッチの制御端に接続される第３の充放電用スイッチと、一端が前記第１の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第１の充放電用スイッチの制御端に逆位相で接続される第４の充放電用スイッチと、一端が第４の電圧源に接続され、他端が前記第２の充放電用容量の他端に接続され、制御端が前記第２の充放電用スイッチの制御端に接続される第５の充放電用スイッチと、一端が前記第２の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第２の充放電用スイッチの制御端に逆位相で接続される第６の充放電用スイッチとを備える
ことを特徴とするＰＬＬ回路。
（２）前記位相周波数比較器は、第１の電圧パルスと第２の電圧パルスとを出力し、前記チャージポンプは、入力に前記第１の電圧パルスと前記第２の電圧パルスとが接続される排他的論理和回路と、入力に前記第１の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第１の充放電用スイッチの制御端が接続される第１の論理積回路と、
入力に前記第２の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第２の充放電用スイッチの制御端が接続される第２の論理積回路とを備えることを特徴とする（１）に記載のＰＬＬ回路。
The present invention which achieves such a problem is as follows.
(1) A voltage-controlled oscillator to which one end of a filter capacitor is input, an n-frequency divider that receives an output of the voltage-controlled oscillator and outputs a feedback signal, and a phase difference between a reference signal and the feedback signal A phase frequency comparator that outputs a voltage pulse and a charge pump that charges and discharges the filter capacitor based on the voltage pulse, wherein the charge pump is connected to one end of the filter capacitor. A charge / discharge capacitor and a second charge / discharge capacitor; a first charge / discharge switch having one end connected to the first voltage source and the other end connected to one end of the first charge / discharge capacitor; A second charge / discharge switch having one end connected to the second voltage source and the other end connected to one end of the second charge / discharge capacitor; one end connected to the third voltage source; The first A third charge / discharge switch connected to the other end of the discharge capacitor and having a control end connected to the control end of the first charge / discharge switch; and one end of the first charge / discharge capacitor A fourth charge / discharge switch, the other end of which is connected to one end of the filter capacitor, and the control end of which is connected in reverse phase to the control end of the first charge / discharge switch. 4 is connected to the voltage source, the other end is connected to the other end of the second charge / discharge capacitor, and the control end is connected to the control end of the second charge / discharge switch. One end of the switch is connected to the other end of the second charge / discharge capacitor, the other end is connected to one end of the filter capacitor, and the control end is in reverse phase with the control end of the second charge / discharge switch. And a sixth charge / discharge switch connected by
A PLL circuit characterized by that.
(2) The phase frequency comparator outputs a first voltage pulse and a second voltage pulse, and the charge pump has an input connected to the first voltage pulse and the second voltage pulse. The first voltage pulse and the output of the exclusive OR circuit are connected to the input, and the control terminal of the first charge / discharge switch is connected to the output. AND circuit,
A second logical product circuit having an input connected to the second voltage pulse and an output of the exclusive OR circuit, and an output connected to a control terminal of the second charge / discharge switch. The PLL circuit according to (1), which is characterized.
本発明によれば以下のような効果がある。
本発明によれば、チャージポンプに電流源を用いていないため、低電圧動作が可能となる。
The present invention has the following effects.
According to the present invention, since a current source is not used for the charge pump, low voltage operation is possible.
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.
図１の実施例の特徴は、充放電用容量（コンデンサ）Ｃｃｈｇ２０と、充放電用容量（コンデンサ）Ｃｄｉｓ２１とに係る構成にある。 The feature of the embodiment of FIG. 1 is the configuration relating to the charge / discharge capacitance (capacitor) Cchg20 and the charge / discharge capacitance (capacitor) Cdis21.
位相周波数比較器ＰＦＤ１０には外部からの基準信号ＲＥＦ１とフィードバック信号ｆｂ９とが入力される。位相周波数比較器ＰＦＤ１０は、基準信号ＲＥＦ１とフィードバック信号ｆｂ９との位相差に応じた電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とを出力する。 An external reference signal REF1 and a feedback signal fb9 are input to the phase frequency comparator PFD10. The phase frequency comparator PFD10 outputs a voltage pulse up2 and a voltage pulse down3 corresponding to the phase difference between the reference signal REF1 and the feedback signal fb9.
排他的論理和回路ＥＸ−ＯＲ１５の入力が電圧パルスｕｐ２の端子と電圧パルスｄｏｗｎ３の端子とに接続される。排他的論理和回路ＥＸ−ＯＲ１５には電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とが入力される。排他的論理和ＥＸ−ＯＲ１５は充放電選択信号ｇａｔｅ４を出力する。 The input of the exclusive OR circuit EX-OR15 is connected to the terminal of the voltage pulse up2 and the terminal of the voltage pulse down3. The exclusive OR circuit EX-OR15 receives the voltage pulse up2 and the voltage pulse down3. The exclusive OR EX-OR15 outputs a charge / discharge selection signal gate4.
論理積回路ＡＮＤ１６の入力が電圧パルスｕｐ２の端子と排他的論理和回路ＥＸ−ＯＲ１５の出力の端子とに接続される。論理積回路ＡＮＤ１６には電圧パルスｕｐ２と充放電選択信号ｇａｔｅ４とが入力される。論理積回路ＡＮＤ１６は充電信号ｃｈｒｇ５を出力する。 The input of the AND circuit AND16 is connected to the terminal of the voltage pulse up2 and the output terminal of the exclusive OR circuit EX-OR15. A voltage pulse up2 and a charge / discharge selection signal gate4 are input to the AND circuit AND16. The AND circuit AND16 outputs a charge signal chrg5.
論理積回路ＡＮＤ１７の入力が電圧パルスｄｏｗｎ３の端子と排他的論理和回路ＥＸ−ＯＲ１５の出力の端子とに接続される。論理積回路ＡＮＤ１７には電圧パルスｄｏｗｎ３と充放電選択信号ｇａｔｅ４とが入力される。論理積回路ＡＮＤ１７は放電信号ｄｉｓｃｈｒｇ６を出力する。 An input of the AND circuit AND17 is connected to a terminal of the voltage pulse down3 and an output terminal of the exclusive OR circuit EX-OR15. A voltage pulse down3 and a charge / discharge selection signal gate4 are input to the AND circuit AND17. The AND circuit AND17 outputs the discharge signal “dischrg6”.
充放電用スイッチＳＷ１８の一端は充放電用電圧源Ｖ１＿２２に接続され、充放電用スイッチＳＷ１８の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。充電信号ｃｈｒｇ５がハイのとき充放電用スイッチＳＷ１８はオンとなり、充電信号ｃｈｒｇ５がロウのとき充放電用スイッチＳＷ１８はオフとなる。 One end of the charging / discharging switch SW18 is connected to the charging / discharging voltage source V1_22, and the control end of the charging / discharging switch SW18 is connected to the output (charging signal chrg5) of the logical product AND16. When the charge signal chrg5 is high, the charge / discharge switch SW18 is turned on, and when the charge signal chrg5 is low, the charge / discharge switch SW18 is turned off.
充放電用スイッチＳＷ１９の一端は充放電用電圧源Ｖ２＿２３に接続され、充放電用スイッチＳＷ１９の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。放電信号ｄｉｓｃｈｒｇ６がハイのとき充放電用スイッチＳＷ１９はオンとなり、放電信号ｄｉｓｃｈｒｇ６がロウのとき充放電用スイッチＳＷ１９はオフとなる。 One end of the charging / discharging switch SW19 is connected to the charging / discharging voltage source V2_23, and the control end of the charging / discharging switch SW19 is connected to the output of the logical product AND17 (discharging signal dischrg6). When the discharge signal dischrg6 is high, the charge / discharge switch SW19 is turned on, and when the discharge signal dischrg6 is low, the charge / discharge switch SW19 is turned off.
充放電用容量Ｃｃｈｇ２０の一端は充放電用スイッチＳＷ１８の他端に接続される。充放電用容量Ｃｃｈｇ２０の他端は電位ｆｌｔ７となる。
充放電用容量Ｃｄｉｓ２１の一端は充放電用スイッチＳＷ１９の他端に接続される。充放電用容量Ｃｄｉｓ２１の他端は電位ｆｌｔ７となる。
One end of the charge / discharge capacitor Cchg20 is connected to the other end of the charge / discharge switch SW18. The other end of the charge / discharge capacitor Cchg20 is at the potential flt7.
One end of the charge / discharge capacitor Cdis21 is connected to the other end of the charge / discharge switch SW19. The other end of the charge / discharge capacitor Cdis21 is at the potential flt7.
フィルタ用キャパシタＣｆｌｔ１２の一端は充放電用容量Ｃｃｈｇ２０の他端と充放電用容量Ｃｄｉｓ２１の他端と（電位ｆｌｔ７）に接続される。フィルタ用キャパシタＣｆｌｔ１２の他端は電圧源Ｖ３＿２４に接続される。 One end of the filter capacitor Cflt12 is connected to the other end of the charge / discharge capacitor Cchg20 and the other end of the charge / discharge capacitor Cdis21 (potential flt7). The other end of the filter capacitor Cflt12 is connected to the voltage source V3_24.
電圧制御発振器ＶＣＯ１３にはフィルタ用キャパシタＣｆｌｔ１２の一端（電位ｆｌｔ７）が入力される。電圧制御発振器ＶＣＯ１３は出力ｃｌｋ８を出力する。電圧制御発振器ＶＣＯ１３は電位ｆｌｔ７に応じて発振周波数を決定する。 One end (potential flt7) of the filter capacitor Cflt12 is input to the voltage controlled oscillator VCO13. The voltage controlled oscillator VCO13 outputs an output clk8. The voltage controlled oscillator VCO13 determines the oscillation frequency according to the potential flt7.
ｎ分周器１４には電圧制御発振器ＶＣＯ１３の出力（出力ｃｌｋ８）が入力される。ｎ分周器１４はフィードバック信号（分周信号）ｆｂ９を出力する。ｎ分周器１４は出力ｃｌｋ８を分周する。 An output (output clk8) of the voltage controlled oscillator VCO13 is input to the n frequency divider 14. The n divider 14 outputs a feedback signal (divided signal) fb9. The n divider 14 divides the output clk8.
排他的論理和ＥＸ−ＯＲ１５と、論理積ＡＮＤ１６と、論理積ＡＮＤ１７と、充放電用スイッチＳＷ１８と、充放電用スイッチＳＷ１９と、充放電用容量Ｃｃｈｇ２０と、充放電用容量Ｃｄｉｓ２１とは、チャージポンプＣＰ１１を構成する。チャージポンプＣＰ１１は、フィルタ用キャパシタＣｆｌｔ１２を充電もしくは放電する電荷量を決定する。 The exclusive-OR EX-OR15, the logical product AND16, the logical product AND17, the charge / discharge switch SW18, the charge / discharge switch SW19, the charge / discharge capacitor Cchg20, and the charge / discharge capacitor Cdis21 are: Configure CP11. The charge pump CP11 determines the amount of charge that charges or discharges the filter capacitor Cflt12.
位相周波数比較器ＰＦＤ１０と、チャージポンプＣＰ１１と、フィルタ用キャパシタＣｆｌｔ１２と、電圧制御発振器ＶＣＯ１３と、ｎ分周器１４とは制御ループを形成する。 The phase frequency comparator PFD10, the charge pump CP11, the filter capacitor Cflt12, the voltage controlled oscillator VCO13, and the n divider 14 form a control loop.
図１の実施例の動作を説明する。図２は、図１の実施例の動作波形図である。 The operation of the embodiment of FIG. 1 will be described. FIG. 2 is an operation waveform diagram of the embodiment of FIG.
図２ａは出力ｃｌｋ８の波形であり、図２ｂは基準信号ＲＥＦ１であり、図２ｃはフィードバック信号（分周信号）ｆｂ９であり、図２ｄは電圧パルスｕｐ２であり、図２ｅは電圧パルスｄｏｗｎ３であり、図２ｆは充放電選択信号ｇａｔｅ４であり、図２ｇは充電信号ｃｈｒｇ５であり、図２ｈは放電信号ｄｉｓｃｈｒｇ６であり、図２ｉは電位ｆｌｔ７である。 2a shows the waveform of the output clk8, FIG. 2b shows the reference signal REF1, FIG. 2c shows the feedback signal (divided signal) fb9, FIG. 2d shows the voltage pulse up2, and FIG. 2e shows the voltage pulse down3. FIG. 2f shows the charge / discharge selection signal gate4, FIG. 2g shows the charge signal chrg5, FIG. 2h shows the discharge signal dischrg6, and FIG. 2i shows the potential flt7.
出力ｃｌｋ８は、ｎ分周器１４によって分周され、フィードバック信号ｆｂ９となる。図２の実施例では、出力ｃｌｋ８が４分周される（ｎ＝４）。時刻ｔ１の出力ｃｌｋ８の立上りが時刻ｔ４のフィードバック信号ｆｂ９の立上りとなり、時刻ｔ７の出力ｃｌｋ８の立上りが時刻ｔ８のフィードバック信号ｆｂ９の立下りとなる。 The output clk8 is frequency-divided by the n frequency divider 14 and becomes a feedback signal fb9. In the embodiment of FIG. 2, the output clk8 is divided by 4 (n = 4). The rise of the output clk8 at time t1 becomes the rise of the feedback signal fb9 at time t4, and the rise of the output clk8 at time t7 becomes the fall of the feedback signal fb9 at time t8.
電圧パルスｕｐ２は、基準信号ＲＥＦ１の時刻ｔ２のロウからハイへの変化基づいて、時刻ｔ３にロウからハイへ変化する。また、電圧パルスｄｏｗｎ３は、フィードバック信号ｆｂ９の時刻ｔ４のロウからハイへの変化に基づいて、時刻ｔ５にロウからハイへ変化する。電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とは所定の時刻ｔ６にそれぞれハイからロウへ変化する。電圧パルスｕｐ２は時刻ｔ３から時刻ｔ６までの期間Ｔｐｗｕｐでハイとなり、電圧パルスｄｏｗｎ３は時刻ｔ５から時刻ｔ６までの期間Ｔｐｗｄｏｗｎでハイとなる。 The voltage pulse up2 changes from low to high at time t3 based on the change from low to high at time t2 of the reference signal REF1. Further, the voltage pulse down3 changes from low to high at time t5 based on the change from low to high at time t4 of the feedback signal fb9. The voltage pulse up2 and the voltage pulse down3 change from high to low at a predetermined time t6, respectively. The voltage pulse up2 becomes high during a period Tpwup from time t3 to time t6, and the voltage pulse down3 becomes high during a period Tpwdown from time t5 to time t6.
基準信号ＲＥＦ１とフィードバック信号ｆｂ９との位相差（ｔ４−ｔ２）に応じて電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とが決まる。充放電選択信号ｇａｔｅ４は、電圧パルスｕｐ２の時刻ｔ３の変化でハイとなり、電圧パルスｄｏｗｎ３の時刻ｔ５の変化でロウとなる。基準信号ＲＥＦ１とフィードバック信号ｆｂ９との位相差（ｔ４−ｔ２）と、充放電選択信号ｇａｔｅ４がハイとなる時刻ｔ３から時刻ｔ５までの期間とは相関がある。 The voltage pulse up2 and the voltage pulse down3 are determined according to the phase difference (t4-t2) between the reference signal REF1 and the feedback signal fb9. The charge / discharge selection signal gate4 becomes high when the voltage pulse up2 changes at time t3, and goes low when the voltage pulse down3 changes at time t5. There is a correlation between the phase difference (t4−t2) between the reference signal REF1 and the feedback signal fb9 and the period from time t3 to time t5 when the charge / discharge selection signal gate4 becomes high.
電圧パルスｕｐ２と充放電選択信号ｇａｔｅ４から時刻ｔ３から時刻ｔ５までの充電信号ｃｈｒｇ５が生成され、充放電用スイッチＳＷ１８がオンする。また、放電信号ｄｉｓｃｈｒｇ６は生成されず、充放電用スイッチＳＷ１９はオフする。そして、電位ｆｌｔ７は、時刻ｔ１から時刻ｔ３で保持され、時刻ｔ３から時刻ｔ５で上昇し、時刻ｔ５から時刻ｔＡで保持される。 A charge signal chrg5 from time t3 to time t5 is generated from the voltage pulse up2 and the charge / discharge selection signal gate4, and the charge / discharge switch SW18 is turned on. In addition, the discharge signal dischrg6 is not generated, and the charge / discharge switch SW19 is turned off. The potential flt7 is held from time t1 to time t3, rises from time t3 to time t5, and is held from time t5 to time tA.
時刻ｔ３から時刻ｔ５までの充電時の電位ｆｌｔ７の変化は、充放電用電圧源Ｖ１＿２２と充放電用容量Ｃｃｈｇ２０とで定まる。なお、放電時の電位ｆｌｔ７の変化は、充放電用電圧源Ｖ２＿２３と充放電用容量Ｃｄｉｓ２１とで定まる。 The change in the potential flt7 during charging from time t3 to time t5 is determined by the charging / discharging voltage source V1_22 and the charging / discharging capacitor Cchg20. Note that the change in the potential flt7 during discharging is determined by the charging / discharging voltage source V2_23 and the charging / discharging capacitor Cdis21.
このような図１の実施例は、充放電用電圧源Ｖ１＿２２と充放電用電圧源Ｖ２＿２３との電位差が低電圧であっても動作できる。 1 can operate even when the potential difference between the charge / discharge voltage source V1_22 and the charge / discharge voltage source V2_23 is low.
チャージポンプＣＰ１１の動作電圧（Ｖ１＿２２−Ｖ２＿２３）は以下の式を満足する。ただし、電圧制御発振器ＶＣＯ１３の動作電圧を電圧Ｖｆｌｔとし、充放電用容量Ｃｃｈｇ２０の電圧Ｖ（Ｃｃｈｇ２０）、充放電用容量Ｃｄｉｓ２１の電圧Ｖ（Ｃｄｉｓ２１）とする。
Ｖ１＿２２−Ｖ２＿２３＝Ｖｆｌｔ＋Ｖ（Ｃｃｈｇ２０）＋Ｖ（Ｃｄｉｓ２１） （３）
The operating voltage (V1 — 22−V2 — 23) of the charge pump CP11 satisfies the following equation. However, the operating voltage of the voltage controlled oscillator VCO 13 is the voltage Vflt, the voltage V (Cchg20) of the charge / discharge capacitor Cchg20, and the voltage V (Cdis21) of the charge / discharge capacitor Cdis21.
V1 — 22−V2 — 23 = Vflt + V (Cchg20) + V (Cdis21) (3)
図１の実施例の電圧（Ｖ（Ｃｃｈｇ２０）＋Ｖ（Ｃｄｉｓ２１））と、図４の従来例の電圧（Ｖ（Ｉｕｐ）＋Ｖ（Ｉｄｏｗｎ））とは、図１の実施例の電圧（Ｖ（Ｃｃｈｇ２０）＋Ｖ（Ｃｄｉｓ２１））が設計により低い値に設定可能であるに対し、図４の従来例の電圧（Ｖ（Ｉｕｐ）＋Ｖ（Ｉｄｏｗｎ））が電流源であるために値が固定される。 The voltage (V (Cchg20) + V (Cdis21)) of the embodiment of FIG. 1 and the voltage (V (Iup) + V (Idown)) of the conventional example of FIG. 4 are the same as the voltage (V (Cchg20) of the embodiment of FIG. ) + V (Cdis21)) can be set to a low value by design, whereas the voltage (V (Iup) + V (Idown)) in the conventional example of FIG. 4 is a current source, so the value is fixed.
図３は、本発明の他の実施例を示した構成図である。図１の実施例と同等の構成には同一の符号を付し、説明を省略する。 FIG. 3 is a block diagram showing another embodiment of the present invention. The same components as those in the embodiment of FIG.
充放電用スイッチＳＷ２５の一端は充放電用電圧源Ｖ４＿３１に接続され、充放電用スイッチＳＷ２５の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。 One end of the charging / discharging switch SW25 is connected to the charging / discharging voltage source V4_31, and the control end of the charging / discharging switch SW25 is connected to the output (charging signal chrg5) of the logical product AND16.
充放電用スイッチＳＷ２６の一端は充放電用電圧源Ｖ５＿３２に接続され、充放電用スイッチＳＷ２６の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。 One end of the charging / discharging switch SW26 is connected to the charging / discharging voltage source V5_32, and the control end of the charging / discharging switch SW26 is connected to the output of the logical product AND16 (charging signal chrg5).
充放電用容量Ｃｃｈｇ２０の一端は充放電用スイッチＳＷ２６の他端に接続される。充放電用容量Ｃｃｈｇ２０の他端は充放電用スイッチＳＷ２５の他端に接続される。充放電用容量Ｃｃｈｇ２０の他端は、充放電用スイッチＳＷ２７を介して、フィルタ用キャパシタＣｆｌｔ１２の一端に接続される。 One end of the charge / discharge capacitor Cchg20 is connected to the other end of the charge / discharge switch SW26. The other end of the charge / discharge capacitor Cchg20 is connected to the other end of the charge / discharge switch SW25. The other end of the charge / discharge capacitor Cchg20 is connected to one end of the filter capacitor Cflt12 via the charge / discharge switch SW27.
充放電用スイッチＳＷ２７の一端は充放電用容量Ｃｃｈｇ２０の他端に接続され、充放電用スイッチＳＷ２７の他端はフィルタ用キャパシタＣｆｌｔ１２の一端に接続され、充放電用スイッチＳＷ２７の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。 One end of the charge / discharge switch SW27 is connected to the other end of the charge / discharge capacitor Cchg20, the other end of the charge / discharge switch SW27 is connected to one end of the filter capacitor Cflt12, and the control end of the charge / discharge switch SW27 is logical product. It is connected to the output (charge signal chrg5) of AND16.
充放電用スイッチＳＷ２８の一端は充放電用電圧源Ｖ６＿３３に接続され、充放電用スイッチＳＷ２８の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。 One end of the charging / discharging switch SW28 is connected to the charging / discharging voltage source V6_33, and the control end of the charging / discharging switch SW28 is connected to the output of the logical product AND17 (discharging signal dischrg6).
充放電用スイッチＳＷ２９の一端は充放電用電圧源Ｖ７＿３４に接続され、充放電用スイッチＳＷ２９の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。 One end of the charging / discharging switch SW29 is connected to the charging / discharging voltage source V7_34, and the control end of the charging / discharging switch SW29 is connected to the output of the logical product AND17 (discharging signal dischrg6).
充放電用容量Ｃｄｉｓ２１の一端は充放電用スイッチＳＷ２８の他端に接続される。充放電用容量Ｃｄｉｓ２１の他端は充放電用スイッチＳＷ２９の他端に接続される。充放電用容量Ｃｄｉｓ２１の他端は、充放電用スイッチＳＷ３０を介して、フィルタ用キャパシタＣｆｌｔ１２の一端に接続される。 One end of the charge / discharge capacitor Cdis21 is connected to the other end of the charge / discharge switch SW28. The other end of the charge / discharge capacitor Cdis21 is connected to the other end of the charge / discharge switch SW29. The other end of the charge / discharge capacitor Cdis21 is connected to one end of the filter capacitor Cflt12 via the charge / discharge switch SW30.
充放電用スイッチＳＷ３０の一端は充放電用容量Ｃｄｉｓ２１の他端に接続され、充放電用スイッチＳＷ３０の他端はフィルタ用キャパシタＣｆｌｔ１２の一端に接続され、充放電用スイッチＳＷ３０の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。 One end of the charging / discharging switch SW30 is connected to the other end of the charging / discharging capacitor Cdis21, the other end of the charging / discharging switch SW30 is connected to one end of the filter capacitor Cflt12, and the control end of the charging / discharging switch SW30 is logical product. It is connected to the output of the AND 17 (discharge signal dischrg6).
充放電用スイッチＳＷ２５と充放電用スイッチＳＷ２６とは同位相で動作し、充放電用スイッチＳＷ２５及び充放電用スイッチＳＷ２６と充放電用スイッチＳＷ２７とは逆位相で動作する。 The charge / discharge switch SW25 and the charge / discharge switch SW26 operate in the same phase, and the charge / discharge switch SW25, the charge / discharge switch SW26, and the charge / discharge switch SW27 operate in the opposite phase.
充放電用スイッチＳＷ２８と充放電用スイッチＳＷ２９とは同位相で動作し、充放電用スイッチＳＷ２８及び充放電用スイッチＳＷ２９と充放電用スイッチＳＷ３０とは逆位相で動作する。 The charge / discharge switch SW28 and the charge / discharge switch SW29 operate in the same phase, and the charge / discharge switch SW28, the charge / discharge switch SW29, and the charge / discharge switch SW30 operate in the opposite phase.
このような図３の実施例は、実質的に図１の実施例と同等であり、充放電用電圧源Ｖ４＿３１、充放電用電圧源Ｖ５＿３２、充放電用電圧源Ｖ６＿３３、充放電用電圧源Ｖ７＿３４が低電圧であっても動作できる。 The embodiment of FIG. 3 is substantially the same as the embodiment of FIG. 1, and is a charging / discharging voltage source V4_31, a charging / discharging voltage source V5_32, a charging / discharging voltage source V6_33, and a charging / discharging voltage source V7_34. Can operate even at low voltages.
また、図３の実施例は、常に同じ電荷を充放電する。図３の実施例は、チャージポンプＣＰ１１の動作電圧を、電圧制御発振器ＶＣＯ１３の動作電圧Ｖｆｌｔまで下げることができる。 Further, the embodiment of FIG. 3 always charges and discharges the same charge. In the embodiment of FIG. 3, the operating voltage of the charge pump CP11 can be lowered to the operating voltage Vflt of the voltage controlled oscillator VCO13.
本発明は、上記実施例に限定されることなく、変更、変形が可能である。 The present invention is not limited to the above-described embodiments, and can be changed and modified.
Ｃｃｈｇ２０、Ｃｄｉｓ２１ 充放電用容量（コンデンサ）
ＰＦＤ１０ 位相周波数比較器
ＥＸ−ＯＲ１５ 排他的論理和回路
ＡＮＤ１６、ＡＮＤ１７ 論理積回路
ＳＷ１８、ＳＷ１９ 充放電用スイッチ
ＳＷ２５、ＳＷ２６、ＳＷ２７、ＳＷ２８、ＳＷ２９、ＳＷ３０ 充放電用スイッチ
Ｃｆｌｔ１２ フィルタ用キャパシタ
ＶＣＯ１３ 電圧制御発振器
１４ ｎ分周器
ＣＰ１１ チャージポンプ
Ｖ１＿２２、Ｖ２＿２３ 充放電用電圧源
Ｖ４＿３１、Ｖ５＿３２、Ｖ６＿３３、Ｖ７＿３４ 充放電用電圧源
ＲＥＦ１ 基準信号
Cchg20, Cdis21 Charge / discharge capacity (capacitor)
PFD10 Phase frequency comparator EX-OR15 Exclusive OR circuit AND16, AND17 AND circuit SW18, SW19 Charging / discharging switch SW25, SW26, SW27, SW28, SW29, SW30 Charging / discharging switch Cflt12 Filter capacitor VCO13 Voltage controlled oscillator 14 n frequency divider CP11 charge pump V1_22, V2_23 charge / discharge voltage source V4_31, V5_32, V6_33, V7_34 charge / discharge voltage source REF1 reference signal
Claims (2)
前記電圧制御発振器の出力が入力され、フィードバック信号を出力するｎ分周器と、
基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、
前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、
前記チャージポンプは、
前記フィルタ用キャパシタの一端に接続される第１の充放電用容量及び第２の充放電用容量と、
一端が第１の電圧源に接続され他端が前記第１の充放電用容量の一端に接続される第１の充放電用スイッチと、
一端が第２の電圧源に接続され他端が前記第２の充放電用容量の一端に接続される第２の充放電用スイッチと、
一端が第３の電圧源に接続され、他端が前記第１の充放電用容量の他端に接続され、制御端が前記第１の充放電用スイッチの制御端に接続される第３の充放電用スイッチと、
一端が前記第１の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第１の充放電用スイッチの制御端に逆位相で接続される第４の充放電用スイッチと、
一端が第４の電圧源に接続され、他端が前記第２の充放電用容量の他端に接続され、制御端が前記第２の充放電用スイッチの制御端に接続される第５の充放電用スイッチと、
一端が前記第２の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第２の充放電用スイッチの制御端に逆位相で接続される第６の充放電用スイッチとを備える
ことを特徴とするＰＬＬ回路。 A voltage controlled oscillator to which one end of a filter capacitor is input;
An n divider that receives the output of the voltage controlled oscillator and outputs a feedback signal;
A phase frequency comparator that outputs a voltage pulse corresponding to a phase difference between a reference signal and the feedback signal;
A charge pump for charging and discharging the filter capacitor based on the voltage pulse,
The charge pump is
A first charge / discharge capacity and a second charge / discharge capacity connected to one end of the filter capacitor;
A first charge / discharge switch having one end connected to the first voltage source and the other end connected to one end of the first charge / discharge capacitor;
A second charge / discharge switch having one end connected to the second voltage source and the other end connected to one end of the second charge / discharge capacitor;
One end is connected to the third voltage source, the other end is connected to the other end of the first charge / discharge capacitor, and the control end is connected to the control end of the first charge / discharge switch. A charge / discharge switch;
One end is connected to the other end of the first charge / discharge capacitor, the other end is connected to one end of the filter capacitor, and the control end is connected in reverse phase to the control end of the first charge / discharge switch. A fourth charge / discharge switch;
One end connected to the fourth voltage source, the other end connected to the other end of the second charge / discharge capacitor, and a control end connected to the control end of the second charge / discharge switch. A charge / discharge switch;
One end is connected to the other end of the second charge / discharge capacitor, the other end is connected to one end of the filter capacitor, and the control end is connected in reverse phase to the control end of the second charge / discharge switch. And a sixth charge / discharge switch.
A PLL circuit characterized by that.
前記チャージポンプは、 The charge pump is
入力に前記第１の電圧パルスと前記第２の電圧パルスとが接続される排他的論理和回路と、An exclusive OR circuit having the input connected to the first voltage pulse and the second voltage pulse;
入力に前記第１の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第１の充放電用スイッチの制御端が接続される第１の論理積回路と、A first AND circuit having an input connected to the first voltage pulse and an output of the exclusive OR circuit, and an output connected to a control terminal of the first charge / discharge switch;
入力に前記第２の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第２の充放電用スイッチの制御端が接続される第２の論理積回路とを備えるA second logical product circuit having an input connected to the second voltage pulse and an output of the exclusive OR circuit, and an output connected to a control terminal of the second charge / discharge switch;
ことを特徴とする請求項１に記載のＰＬＬ回路。The PLL circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009212719A JP5223823B2 (en) | 2009-09-15 | 2009-09-15 | PLL circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009212719A JP5223823B2 (en) | 2009-09-15 | 2009-09-15 | PLL circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011066474A JP2011066474A (en) | 2011-03-31 |
| JP5223823B2 true JP5223823B2 (en) | 2013-06-26 |
Family
ID=43952298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009212719A Expired - Fee Related JP5223823B2 (en) | 2009-09-15 | 2009-09-15 | PLL circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5223823B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106639665A (en) * | 2017-02-28 | 2017-05-10 | 西安特锐德智能充电科技有限公司 | Control device and method of pulse-and-level-compatible electronic lock |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914310B2 (en) * | 1996-08-21 | 1999-06-28 | 日本電気株式会社 | Charge pump circuit and PLL circuit using the same |
| JP2001339296A (en) * | 2000-05-26 | 2001-12-07 | Oki Electric Ind Co Ltd | Phase comparator |
| US6844762B2 (en) * | 2002-10-30 | 2005-01-18 | Freescale Semiconductor, Inc. | Capacitive charge pump |
| JP2004304283A (en) * | 2003-03-28 | 2004-10-28 | Icom Inc | Phase comparator circuit |
| JP4364621B2 (en) * | 2003-12-04 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | Clock generator |
| WO2007088595A1 (en) * | 2006-01-31 | 2007-08-09 | Fujitsu Limited | Pll circuit and semiconductor integrated device |
-
2009
- 2009-09-15 JP JP2009212719A patent/JP5223823B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106639665A (en) * | 2017-02-28 | 2017-05-10 | 西安特锐德智能充电科技有限公司 | Control device and method of pulse-and-level-compatible electronic lock |
| CN106639665B (en) * | 2017-02-28 | 2019-03-01 | 西安特锐德智能充电科技有限公司 | A kind of control device and control method of compatible pulse and level type electronic lock |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011066474A (en) | 2011-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085101B2 (en) | Spread spectrum clock generation device | |
| US8040191B2 (en) | PLL circuit with VCO gain control | |
| JP4864769B2 (en) | PLL circuit | |
| US8232822B2 (en) | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same | |
| US7750696B2 (en) | Phase-locked loop | |
| US11128256B2 (en) | Oscillator circuit | |
| JP2010252289A (en) | Compensation circuit for voltage-controlled oscillator | |
| US7292078B2 (en) | Phase locked loop integrated circuits having fast locking characteristics and methods of operating same | |
| US20090153203A1 (en) | Pll circuit | |
| US8952734B2 (en) | Frequency-control circuits and signal generation devices using the same | |
| JP2010245879A (en) | Phase locked loop circuit | |
| US7636000B2 (en) | Phase locked loop without a charge pump and integrated circuit having the same | |
| JP5223823B2 (en) | PLL circuit | |
| JP2009152734A (en) | Pll circuit | |
| JP2011130518A (en) | Charge pump circuit | |
| JP2017169109A (en) | Clock generator circuit and clock generation method | |
| US20090206893A1 (en) | Charge pump circuit and pll circuit | |
| JP4219669B2 (en) | Constant voltage generation circuit and PLL circuit | |
| US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
| JP2005176570A (en) | Dc-dc converter | |
| JP4103604B2 (en) | Semiconductor integrated circuit | |
| CN113676177A (en) | Phase frequency detector, charge pump and phase-locked loop circuit | |
| JP4510039B2 (en) | Phase synchronization circuit | |
| JP2012142814A (en) | Pll circuit | |
| US11418202B2 (en) | Oscillator circuit and phase locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |