JP5220692B2

JP5220692B2 - Display device

Info

Publication number: JP5220692B2
Application number: JP2009144607A
Authority: JP
Inventors: 昌柳澤
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2009-06-17
Filing date: 2009-06-17
Publication date: 2013-06-26
Anticipated expiration: 2029-06-17
Also published as: JP2011002583A

Description

本発明は表示装置に係り、特に、表示装置の小型化、画面の高精細化、あるいはＩＣドライバの小型化にともない、ピッチが小さくなった配線とＩＣドライバ等との接続技術に関する。 The present invention relates to a display device, and more particularly, to a technology for connecting a wiring and an IC driver or the like whose pitch is reduced with the miniaturization of a display device, high definition of a screen, or miniaturization of an IC driver.

液晶表示装置は、画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリックス状に形成されたＴＦＴ基板に、画素電極と対応する箇所にカラーフィルタ等が形成された対向基板が設置され、ＴＦＴ基板と対向基板との間に液晶が挟持されて構成されている。そして液晶の分子によって光の透過率を画素ごとに制御することによって画像を形成している。 In a liquid crystal display device, a counter substrate in which a color filter or the like is formed at a position corresponding to a pixel electrode is installed on a TFT substrate in which pixel electrodes and thin film transistors (TFTs) are formed in a matrix. A liquid crystal is sandwiched between them. An image is formed by controlling light transmittance for each pixel by liquid crystal molecules.

ＴＦＴ基板には、縦方向に延在し横方向に配列した複数の映像信号線と、横方向に延在し縦方向に配列した複数の走査信号線とが形成され、映像信号線と走査信号線とで囲まれた領域に画素が形成される。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）から構成される。このようにマトリックス状に形成された多数の画素によって表示領域が形成される。ＴＦＴ基板の表示領域には、ＴＦＴが形成され、この上に無機パッシべーション膜が形成され、その上に画素電極が形成される。無機パッシべーション膜としてはたとえばＳｉＮなどの絶縁膜が形成され、画素電極としてはたとえばＩＴＯ（Indium Tin Oxide）などの透明導電膜が使用される。 A plurality of video signal lines extending in the vertical direction and arranged in the horizontal direction and a plurality of scanning signal lines extending in the horizontal direction and arranged in the vertical direction are formed on the TFT substrate. Pixels are formed in a region surrounded by lines. The pixel is mainly composed of a pixel electrode and a thin film transistor (TFT) which is a switching element. Thus, a display area is formed by a large number of pixels formed in a matrix. A TFT is formed in the display area of the TFT substrate, an inorganic passivation film is formed thereon, and a pixel electrode is formed thereon. For example, an insulating film such as SiN is formed as the inorganic passivation film, and a transparent conductive film such as ITO (Indium Tin Oxide) is used as the pixel electrode.

ＴＦＴ基板の表示領域の外側の周囲には、映像信号線に信号（映像信号）を供給するための端子群、走査信号線に信号（走査信号）を供給するための端子群などが形成されている。そして、これらの端子群にはＩＣドライバ（ドライバチップ）のバンプが接続される。ここで、画面が高精細化するにしたがって、ＩＣドライバと接続する端子の数が多くなり、端子間ピッチも小さくなる。また、ＩＣドライバの小型化にともなうバンプピッチの縮小化も端子間のピッチが小さくなる要因となっている。そうするとＩＣドライバに形成されたバンプと端子とを接続する面積が充分に確保できなくなる。下記特許文献１には、配線ピッチがＩＣドライバのバンプピッチよりも小さい場合、配線とバンプとの接続を数段に分けて行うことによって、バンプのピッチと配線のピッチとの整合をとる構成が記載されている。 Around the outside of the display area of the TFT substrate, there are formed a terminal group for supplying a signal (video signal) to the video signal line, a terminal group for supplying a signal (scanning signal) to the scanning signal line, and the like. Yes. The bumps of an IC driver (driver chip) are connected to these terminal groups. Here, as the screen becomes higher in definition, the number of terminals connected to the IC driver increases, and the pitch between terminals also decreases. Further, the reduction in bump pitch accompanying the downsizing of the IC driver is also a factor for reducing the pitch between terminals. As a result, a sufficient area for connecting the bump formed on the IC driver and the terminal cannot be secured. In Patent Document 1 below, when the wiring pitch is smaller than the bump pitch of the IC driver, the connection between the wiring and the bump is divided into several stages so as to match the pitch of the bump and the pitch of the wiring. Have been described.

表示装置が小型化し、表示領域周辺の額縁を小さくした場合、特に走査信号線の引き出し線を表示装置の一辺に集める構成が採られる。この場合、前記引き出し線を全て一平面で引き回すと大きな面積を必要とする。これを回避するため、絶縁膜を介して前記引き出し線を立体的に（多層に）引き出すことによって、引き出すための面積を節約することができる。このような構成はたとえば下記特許文献２に記載がある。 When the display device is downsized and the frame around the display area is reduced, a configuration is adopted in which the lead lines for the scanning signal lines are collected on one side of the display device. In this case, a large area is required if the lead lines are all routed in one plane. In order to avoid this, it is possible to save the area for drawing out the lead lines three-dimensionally (in multiple layers) through the insulating film. Such a configuration is described in Patent Document 2 below, for example.

特開２００８−０２０７９１号公報Japanese Patent Laid-Open No. 2008-020791 特開２００４−５３７０２号公報JP 2004-53702 A

表示装置の高精細化、狭額縁化、ＩＣドライバの小型化がさらに進むと、配線のピッチがさらに小さくなる。液晶表示装置等では、表示領域外においては、配線を外気から保護するために、配線はパッシべーション膜等の絶縁膜によって覆われて保護されている。しかし、ＩＣドライバのバンプ等と接続する箇所においては、この絶縁膜にコンタクトホールを形成して、配線を露出させる必要がある。そして、このコンタクトホール部において、配線が腐食されないように、コンタクトホール部を化学的に安定な透明導電膜、たとえばＩＴＯによって被覆する。 As the display device is further refined, the frame is narrowed, and the IC driver is further downsized, the wiring pitch is further reduced. In a liquid crystal display device or the like, outside the display area, the wiring is covered and protected by an insulating film such as a passivation film in order to protect the wiring from the outside air. However, it is necessary to form a contact hole in this insulating film and expose the wiring at a location where it is connected to a bump or the like of the IC driver. In this contact hole portion, the contact hole portion is covered with a chemically stable transparent conductive film such as ITO so that the wiring is not corroded.

コンタクトホールを形成するためには、所定の面積が必要である。また、端子とバンプとの間の接続の信頼性を確保するためには、所定のコンタクトのための面積が必要である。コンタクトホール用の面積を確保するために、あるいは、端子とバンプとの間のコンタクトのための面積を確保するために、端子の配置を千鳥状あるいは特許文献１に記載のように数段に分ける配置をとることができる。しかし、このような構成を採用した場合、平行して延在する他の配線の領域が狭められることになる。そうすると、配線幅と配線間隔が配線の加工精度よりも小さくなる場合がある。 In order to form the contact hole, a predetermined area is required. Moreover, in order to ensure the reliability of the connection between the terminal and the bump, an area for a predetermined contact is required. In order to secure an area for contact holes or to secure an area for contacts between the terminals and the bumps, the terminals are arranged in a staggered pattern or in several stages as described in Patent Document 1. Arrangement can be taken. However, when such a configuration is adopted, the area of other wirings extending in parallel is narrowed. Then, the wiring width and the wiring interval may be smaller than the wiring processing accuracy.

本発明の目的は、高精細化によって配線間のピッチが小さくなった場合であっても、ＩＣドライバと接続する端子の面積、および端子におけるコンタクトホールのための所定の面積を確保でき、配線のパターニングを可能とした表示装置を提供することにある。 An object of the present invention is to secure a predetermined area for a contact hole in a terminal and a contact hole in the terminal even when the pitch between the wirings is reduced due to high definition, An object of the present invention is to provide a display device that can be patterned.

また、本発明の他の目的は、ＩＣドライバの搭載の際のずれ発生のショートマージンの向上を図った表示装置を提供することにある。 Another object of the present invention is to provide a display device in which a short margin for occurrence of a shift when an IC driver is mounted is improved.

本発明の構成は、たとえば、以下のようなものとすることができる。 The configuration of the present invention can be as follows, for example.

本発明は、表示領域を備え、前記表示領域内に形成される信号線が端子配線を介して前記表示領域の外側に形成された端子群の各端子に接続される基板と、
異方性導電膜を介して、前記端子のそれぞれに対向して接続されるバンプを有するＩＣドライバを備える表示装置であって、
前記各端子は、隣接するもの同士で前記端子配線の走行方向にずれを有して多段に配置され、
同一の段に配置された端子において隣接する一方の端子を第１端子とし他方の端子を第２端子とした場合、前記第１端子および前記第２端子の形成領域は、それぞれ、他の部分よりも幅の広い端子配線からなる第１部分と、前記端子配線の走行方向に前記第１部分に隣接する端子配線からなる第２部分とを有し、前記第１端子の形成領域における前記第１部分と前記第２部分は、それぞれ、前記第２端子の形成領域における前記第１部分と前記第２部分に対して千鳥配置となっており、
前記第１端子および前記第２端子は、前記第１部分の端子配線の上に形成されたコンタクトホールを覆った幅の広い部分と前記第２部分の端子配線の上に重ねて配置される幅の狭い部分からなる透明導電膜で構成され、
前記第１部分に隣接する他の端子配線は前記第１部分との干渉を避けて屈曲して形成され、
前記ＩＣドライバの前記第１端子に接続されるバンプは、前記第１端子の幅の広い部分に対応させて幅を広くした部分と前記第１端子の幅の狭い部分に対応させて幅を狭くした部分とを有し、前記ＩＣドライバの前記第２端子に接続されるバンプは、前記第２端子の幅の広い部分に対応させて幅を広くした部分と前記第２端子の幅の狭い部分に対応させて幅を狭くした部分とを有することを特徴とするものである。 The present invention includes a display area, and a substrate in which a signal line formed in the display area is connected to each terminal of a terminal group formed outside the display area via a terminal wiring;
A display device comprising an IC driver having bumps connected to face each of the terminals via an anisotropic conductive film,
Each terminal is arranged in multiple stages with a shift in the traveling direction of the terminal wiring between adjacent ones,
In the case where one adjacent terminal among the terminals arranged in the same stage is a first terminal and the other terminal is a second terminal, the formation area of the first terminal and the second terminal is different from that of the other part, respectively. A first portion made of a wide terminal wiring and a second portion made of a terminal wiring adjacent to the first portion in the traveling direction of the terminal wiring, and the first terminal in the first terminal formation region. The portion and the second portion are staggered with respect to the first portion and the second portion, respectively, in the formation region of the second terminal,
The first terminal and the second terminal are arranged so as to overlap the wide part covering the contact hole formed on the terminal wiring of the first part and the terminal wiring of the second part. Composed of a transparent conductive film consisting of a narrow part of
The other terminal wiring adjacent to the first part is formed to bend to avoid interference with the first part,
The bump connected to the first terminal of the IC driver has a narrow width corresponding to a wide portion corresponding to the wide width portion of the first terminal and a narrow width portion corresponding to the narrow width portion of the first terminal. And a bump connected to the second terminal of the IC driver has a width widened corresponding to a wide width of the second terminal and a narrow width of the second terminal. And a portion having a narrow width corresponding to the above.

なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。 The above-described configuration is merely an example, and the present invention can be modified as appropriate without departing from the technical idea. Further, examples of the configuration of the present invention other than the above-described configuration will be clarified from the entire description of the present specification or the drawings.

本発明の表示装置によれば、高精細化によって配線間のピッチが小さくなった場合であっても、ＩＣドライバと接続する端子の面積、および端子におけるコンタクトホールのための所定の面積を確保でき、配線のパターニングを可能とすることができる。 According to the display device of the present invention, even when the pitch between wirings is reduced due to high definition, the area of the terminal connected to the IC driver and a predetermined area for the contact hole in the terminal can be secured. The wiring patterning can be made possible.

また、本発明の表示装置によれば、ＩＣドライバの搭載の際のずれ発生のショートマージンの向上を図ることができる。 Further, according to the display device of the present invention, it is possible to improve the short margin of occurrence of deviation when the IC driver is mounted.

本発明のその他の効果については、明細書全体の記載から明らかにされる。 Other effects of the present invention will become apparent from the description of the entire specification.

実施例１の端子構造の平面図である。3 is a plan view of a terminal structure according to Embodiment 1. FIG. 図１のｂ−ｂ線における断面図である。It is sectional drawing in the bb line of FIG. 端子（ＩＴＯ）とＩＣドライバのバンプの形状の関係を示した図である。It is the figure which showed the relationship between the shape of the bump of a terminal (ITO) and an IC driver. 本発明の効果を示す断面図である。It is sectional drawing which shows the effect of this invention. 本発明を適用しない場合の不都合を示す断面図である。It is sectional drawing which shows the inconvenience when not applying this invention. 表示装置と半導体装置の概略を示す斜視図である。It is a perspective view which shows the outline of a display apparatus and a semiconductor device. 表示装置と半導体層の接続を示す断面図である。It is sectional drawing which shows the connection of a display apparatus and a semiconductor layer. 端子構造の例を示す平面図である。It is a top view which shows the example of a terminal structure. 図８のｂ−ｂ線における断面図である。It is sectional drawing in the bb line of FIG. 端子構造の他の例を示す平面図である。It is a top view which shows the other example of a terminal structure. 図１０のｂ−ｂ線における断面図である。It is sectional drawing in the bb line of FIG. 図１０のｃ−ｃ線における断面図である。It is sectional drawing in the cc line of FIG. 図１０のｄ−ｄ線における断面図である。It is sectional drawing in the dd line of FIG.

本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。 Embodiments of the present invention will be described with reference to the drawings. In each drawing and each example, the same or similar components are denoted by the same reference numerals and description thereof is omitted.

ここで、本発明の具体的な端子構成を説明するに先立って、本発明が適用される液晶表示装置、および、その端子部の構成について説明する。本明細書においては、液晶表示装置を例に挙げて説明するが、たとえば有機ＥＬ表示装置等の他の表示装置についても適用できる。 Here, prior to describing a specific terminal configuration of the present invention, a liquid crystal display device to which the present invention is applied and a configuration of a terminal portion thereof will be described. In this specification, a liquid crystal display device will be described as an example, but the present invention can also be applied to other display devices such as an organic EL display device.

図６は、本発明が適用される液晶表示装置の概略を示す図である。図６は、携帯電話等に使用される小型の液晶表示装置を示している。図６において、画素電極、薄膜トランジスタ（ＴＦＴ）等がマトリックス状に形成されたＴＦＴ基板１００に、対向基板２００が対向して配置されている。対向基板２００にはカラーフィルタがＴＦＴ基板１００の画素電極に対応して形成され、カラー用画素を形成している。ＴＦＴ基板１００と対向基板２００の間には液晶が挟持されている。液晶が挟持された領域は多数の画素からなる表示領域を構成するようになっている。 FIG. 6 is a diagram showing an outline of a liquid crystal display device to which the present invention is applied. FIG. 6 shows a small liquid crystal display device used for a mobile phone or the like. In FIG. 6, a counter substrate 200 is arranged to face a TFT substrate 100 on which pixel electrodes, thin film transistors (TFTs) and the like are formed in a matrix. A color filter is formed on the counter substrate 200 corresponding to the pixel electrode of the TFT substrate 100 to form a color pixel. Liquid crystal is sandwiched between the TFT substrate 100 and the counter substrate 200. The area where the liquid crystal is sandwiched constitutes a display area composed of a large number of pixels.

表示領域には、図示していないが、複数の走査信号線と、これら走査信号線と交差する複数の映像信号線とが形成され、これら信号線に所定の信号を供給することによって、前記画素を駆動でき、これら信号線はその端子（図７において符号１０で示す）を通して後述のＩＣドライバ３００に接続されている。 Although not shown, a plurality of scanning signal lines and a plurality of video signal lines intersecting with these scanning signal lines are formed in the display area, and a predetermined signal is supplied to these signal lines, whereby the pixel These signal lines are connected to an IC driver 300 described later through their terminals (indicated by reference numeral 10 in FIG. 7).

ＴＦＴ基板１００の対向基板２００から露出された領域には、前記画素のそれぞれを駆動するＩＣドライバ３００が搭載され、外部から前記ＩＣドライバ３００に電源、信号等を供給するためのフレキシブル配線基板５００が接続されている。ＩＣドライバ３００は、図７に示すように、異方性導電フィルム４００を介してＴＦＴ基板１００上の端子１０に接続されている。 An IC driver 300 that drives each of the pixels is mounted in a region exposed from the counter substrate 200 of the TFT substrate 100, and a flexible wiring substrate 500 for supplying power, signals, and the like to the IC driver 300 from the outside. It is connected. As shown in FIG. 7, the IC driver 300 is connected to the terminal 10 on the TFT substrate 100 via the anisotropic conductive film 400.

ＴＦＴ基板１００上に形成された端子１０は、後述で明らかとなるように、配線メタル、コンタクトホール、透明導電膜（ＩＴＯ）等で形成されているが、図７においては簡略化して示している。ＩＣドライバ３００はＴＦＴ基板１００と対向する面においてバンプ３１０が形成され、これらバンプ３１０が異方性導電フィルム４００を介して前記端子１０に電気的に接続されている。異方性導電フィルム４００は樹脂フィルムに導電性粒子４１０が分散されて構成されている。ＴＦＴ基板１００に対してＩＣドライバ３００を圧着することによって端子１０とバンプ３１０は導電性粒子４１０によって電気的に接続されるようになる。 The terminal 10 formed on the TFT substrate 100 is formed of a wiring metal, a contact hole, a transparent conductive film (ITO) or the like, as will be apparent later, but is simplified in FIG. . In the IC driver 300, bumps 310 are formed on the surface facing the TFT substrate 100, and these bumps 310 are electrically connected to the terminals 10 through the anisotropic conductive film 400. The anisotropic conductive film 400 is configured by dispersing conductive particles 410 in a resin film. By crimping the IC driver 300 against the TFT substrate 100, the terminals 10 and the bumps 310 are electrically connected by the conductive particles 410.

図８、図９は、ＴＦＴ基板１００に形成された端子部の詳細図である。図８は端子部の平面図である。図８の図中上側が表示領域となり図中下側がＴＦＴ基板１００の端部となっている。図９は図８のｂ−ｂ線における断面図である。図８において、配線ピッチが小さいために、端子１０は千鳥配置に形成されている。図中横方向に隣接する端子１０のピッチｘはたとえば３６μｍとなっている。図８において、下層の端子配線１５にはゲートメタル５０が使用される。ここで、ゲートメタル５０は、表示領域における薄膜トランジスタ（以下、ＴＦＴと称する場合がある）のゲート電極、あるいはゲート電極と同層の金属が使用されるので、この名称を用いる。なお、走査信号線もゲートメタル５０で形成されている。ゲートメタル５０としてはたとえばＭｏが使用される。図８に示すように、ゲートメタル５０は、端子１０の部分において、その前後の配線部分よりも幅が大きく形成されている。コンタクトホール４０を形成するためである。図９に示すように、ゲートメタル５０を被って、ゲート絶縁膜５５、パッシべーション膜６５が積層されて形成され、前記コンタクトホール４０はパッシべーション膜６５、ゲート絶縁膜５５に形成されている。なお、ゲート絶縁膜５５、パッシべーション膜６５はゲートメタル５０を保護するために形成されている。 8 and 9 are detailed views of the terminal portions formed on the TFT substrate 100. FIG. FIG. 8 is a plan view of the terminal portion. The upper side in the drawing of FIG. 8 is a display region, and the lower side in the drawing is an end portion of the TFT substrate 100. 9 is a cross-sectional view taken along line bb in FIG. In FIG. 8, since the wiring pitch is small, the terminals 10 are formed in a staggered arrangement. In the figure, the pitch x of the terminals 10 adjacent in the horizontal direction is, for example, 36 μm. In FIG. 8, a gate metal 50 is used for the terminal wiring 15 in the lower layer. Here, the name of the gate metal 50 is used because a gate electrode of a thin film transistor (hereinafter sometimes referred to as TFT) in the display region or a metal in the same layer as the gate electrode is used. The scanning signal line is also formed by the gate metal 50. For example, Mo is used as the gate metal 50. As shown in FIG. 8, the gate metal 50 is formed with a width larger in the portion of the terminal 10 than the wiring portions before and after the terminal 10. This is for forming the contact hole 40. As shown in FIG. 9, a gate insulating film 55 and a passivation film 65 are laminated to cover the gate metal 50, and the contact hole 40 is formed in the passivation film 65 and the gate insulating film 55. Yes. The gate insulating film 55 and the passivation film 65 are formed to protect the gate metal 50.

前記コンタクトホール４０はゲートメタル５０の一部を露出させ、露出されたゲートメタル５０を被うようにして透明導電膜であるＩＴＯ３０が形成されている。ＩＴＯ３０はゲートメタル５０を保護するとともに、ＩＣドライバ３００のバンプ３１０との接続を図るために設けられる。ＩＴＯ３０はコンタクトホール４０よりも幅広に形成されている。この実施例では、透明導電膜としてＩＴＯを用いているが他の透明導電膜であってもよい。図８において、ハッチが示された領域はＩＴＯ３０の形成領域を示し、点線枠はバンプ３１０の対向領域を示している。バンプ３１０はＩＴＯ３０とほぼ同じ形状で若干小さくなっている。なお、図９においては、バンプ３１０の図示を省略している。 The contact hole 40 exposes a part of the gate metal 50, and an ITO 30 which is a transparent conductive film is formed so as to cover the exposed gate metal 50. The ITO 30 is provided to protect the gate metal 50 and to connect to the bumps 310 of the IC driver 300. The ITO 30 is formed wider than the contact hole 40. In this embodiment, ITO is used as the transparent conductive film, but another transparent conductive film may be used. In FIG. 8, the hatched area indicates the ITO 30 formation area, and the dotted frame indicates the bump 310 facing area. The bump 310 is substantially the same shape as the ITO 30 and slightly smaller. In FIG. 9, the illustration of the bump 310 is omitted.

このような構成は、上述したように、隣り合う端子１０のピッチｘが３６μｍとなっており、加工が可能となる。すなわち、端子部のゲートメタル５０の幅を２０μｍとすると、千鳥配置された上の段において隣り合う端子１０の間隙は１６μｍとなる。この間隙には一本の端子配線１５が走行しており、この端子配線１５の幅および隣接する端子１０との間隔を、それぞれ、５．３μｍ程度に確保でき、通常の微細加工によって形成可能の範囲となる。このことは、隣り合う端子１０のピッチｘが３６μｍよりも小さくなると微細加工が困難となることを意味する。 In such a configuration, as described above, the pitch x of the adjacent terminals 10 is 36 μm, and processing is possible. That is, if the width of the gate metal 50 in the terminal portion is 20 μm, the gap between the adjacent terminals 10 in the upper stage where the staggered arrangement is provided is 16 μm. A single terminal wiring 15 travels in this gap, and the width of the terminal wiring 15 and the distance between adjacent terminals 10 can be secured to about 5.3 μm, respectively, and can be formed by ordinary fine processing. It becomes a range. This means that fine processing becomes difficult when the pitch x of the adjacent terminals 10 is smaller than 36 μm.

配線間ピッチがさらに小さくなった場合に対応する端子部の構成の例が図１０、図１１、図１２、図１３である。図１０は端子部の平面図である。図１０の図中上側が表示領域となり図中下側がＴＦＴ基板１００の端部となっている。図１１は図１０のｂ−ｂ線における断面図、図１２は図１０のｃ−ｃ線における断面図、図１３は図１０のｄ−ｄ線における断面図である。図１０、図１１、図１２、図１３の特徴は端子部において端子配線１５をゲートメタル５０とＳＤメタル６０の２層構造としていることである。ここで、ＳＤメタル６０は表示領域のＴＦＴのソース・ドレイン電極と同じ層の金属が使用されるので、この名称を用いる。なお、映像信号線もＳＤメタルで形成されている。ＳＤメタル６０にはたとえばＡｌで用いられる。ゲートメタル５０とＳＤメタル６０との間はゲート絶縁膜５５によって層間絶縁されている。なお、図１０においてハッチが施されている領域がＩＴＯ３０である。 Examples of the configuration of the terminal portion corresponding to the case where the pitch between wirings is further reduced are FIGS. 10, 11, 12, and 13. FIG. FIG. 10 is a plan view of the terminal portion. The upper side in the drawing of FIG. 10 is a display region, and the lower side in the drawing is an end portion of the TFT substrate 100. 11 is a sectional view taken along line bb in FIG. 10, FIG. 12 is a sectional view taken along line cc in FIG. 10, and FIG. 13 is a sectional view taken along line dd in FIG. 10, 11, 12, and 13 is characterized in that the terminal wiring 15 has a two-layer structure of a gate metal 50 and an SD metal 60 in the terminal portion. Here, the name of the SD metal 60 is used because a metal in the same layer as the source / drain electrodes of the TFT in the display region is used. The video signal line is also formed of SD metal. For example, Al is used for the SD metal 60. The gate metal 50 and the SD metal 60 are insulated from each other by a gate insulating film 55. In FIG. 10, the hatched area is ITO 30.

図１０において、端子配線ｋ、ｌ、ｍ、ｎは、表示領域からゲートメタル５０によって引き出されている。端子配線ｋおよび端子配線ｍは端子部に入る前に配線用コンタクトホール４２を介してＳＤメタル６０に乗り換える。この構成を、図７Ａの端子配線ｍにおけるｄ−ｄにおける断面である図１３に示している。 In FIG. 10, terminal wirings k, l, m, and n are drawn out from the display area by the gate metal 50. The terminal wiring k and the terminal wiring m are transferred to the SD metal 60 through the wiring contact hole 42 before entering the terminal portion. This configuration is shown in FIG. 13 which is a cross section taken along the line dd in the terminal wiring m of FIG. 7A.

図１３において、表示領域側からゲートメタル５０が配線用コンタクトホール４２の部分まで延在している。配線用コンタクトホール４２はゲート絶縁膜５５とパッシべーション膜６５に形成され、ゲートメタル５０の一部を露出させる。一方、端子１０側にはＳＤメタル６０による端子配線１５（端子配線ｍ）が形成されている。端子１０側では、パッシべーション膜６５に端子用コンタクトホール４１が形成され、端子配線１５（端子配線ｍ）であるＳＤメタル６０の一部を露出させている。ＩＴＯ３０が配線用コンタクトホール４２と端子用コンタクトホール４１とを共通に被うことによって、ゲートメタル５０と端子１０とが接続されている。端子配線ｋも同様の構成となっている。 In FIG. 13, the gate metal 50 extends from the display region side to the wiring contact hole 42. The wiring contact hole 42 is formed in the gate insulating film 55 and the passivation film 65 to expose a part of the gate metal 50. On the other hand, a terminal wiring 15 (terminal wiring m) made of SD metal 60 is formed on the terminal 10 side. On the terminal 10 side, a terminal contact hole 41 is formed in the passivation film 65 to expose a part of the SD metal 60 that is the terminal wiring 15 (terminal wiring m). The gate metal 50 and the terminal 10 are connected by the ITO 30 covering the wiring contact hole 42 and the terminal contact hole 41 in common. The terminal wiring k has the same configuration.

したがって、端子配線ｋおよび端子配線ｍは、ＳＤメタル６０が端子１０の端子配線として使用されている。一方、端子配線ｌおよび端子配線ｎは表示領域から延在してきたゲートメタル５０が端子１０の端子配線として使用されている。このため、端子１０の部分における幅が太い端子配線１５（千鳥配置の図中上の段の場合はＳＤメタル６０、図中下の段の場合はゲートメタル５０）と、端子１０の脇を走行する幅が狭い端子配線１５（千鳥配置の図中上の段の場合はゲートメタル５０、図中下の段の場合はＳＤメタル６０）とは別な層で形成されている。フォトリソグラフィ技術における加工は、各層別に行われるので、露光時の解像度の問題は生じない。 Therefore, the SD metal 60 is used as the terminal wiring of the terminal 10 for the terminal wiring k and the terminal wiring m. On the other hand, for the terminal wiring l and the terminal wiring n, the gate metal 50 extending from the display area is used as the terminal wiring of the terminal 10. Therefore, the terminal wiring 15 having a large width in the terminal 10 portion (SD metal 60 in the case of the upper stage in the staggered arrangement, and gate metal 50 in the case of the lower stage in the figure) and the side of the terminal 10 are run. It is formed in a layer different from the narrow terminal wiring 15 (the gate metal 50 in the case of the upper stage in the staggered arrangement, and the SD metal 60 in the case of the lower stage in the figure). Since processing in the photolithography technique is performed for each layer, there is no problem of resolution during exposure.

この状態を図１１に示す。図１１において、端子用コンタクトホール４１はＩＴＯ３０とＳＤメタル６０とを接続している。幅が太い端子配線１５（ＳＤメタル６０）の脇を走行する幅が狭い端子配線１５はゲートメタル５０で形成されている。こうすることによって、端子１０用の端子配線を同一層に形成する場合に比較して、微細加工の裕度を上げることができる。すなわち、図１１において、第１層であるゲートメタル５０の配線間隔はｄ１であり、第２層のＳＤメタル６０の配線間隔はｄ２であり、端子配線１５を全て同じ層上に配置する場合の配線間の間隔ｄ３と比較して大きくなる。 This state is shown in FIG. In FIG. 11, the terminal contact hole 41 connects the ITO 30 and the SD metal 60. The narrow terminal wiring 15 that runs beside the thick terminal wiring 15 (SD metal 60) is formed of a gate metal 50. By doing so, the tolerance of fine processing can be increased as compared with the case where the terminal wiring for the terminal 10 is formed in the same layer. That is, in FIG. 11, the wiring interval of the gate metal 50 which is the first layer is d1, the wiring interval of the SD metal 60 of the second layer is d2, and the terminal wirings 15 are all arranged on the same layer. It becomes larger than the distance d3 between the wirings.

また、端子部の他の断面である図１２に示すように、端子用コンタクトホール４１はゲートメタル５０とＩＴＯ３０とを接続している。幅が太い端子配線１５（ゲートメタル５０）の脇を走行する幅が狭い端子配線１５はＳＤメタル６０で形成されている。ゲートメタル５０とＳＤメタル６０とは別層で形成されているので、同一層に形成する場合に比較してフォト行程、特に露光の裕度を上げることができる。この場合、ゲートメタル５０の間の間隔はｄ１であり、ＳＤメタル６０の間の間隔はｄ２となり、全ての配線を同一層として形成した場合の間隔ｄ３に比較して大きくなる。 Further, as shown in FIG. 12 which is another cross section of the terminal portion, the terminal contact hole 41 connects the gate metal 50 and the ITO 30. The narrow terminal wiring 15 that runs beside the thick terminal wiring 15 (gate metal 50) is formed of the SD metal 60. Since the gate metal 50 and the SD metal 60 are formed in different layers, the photo process, particularly the exposure margin, can be increased as compared with the case where they are formed in the same layer. In this case, the distance between the gate metals 50 is d1, the distance between the SD metals 60 is d2, and is larger than the distance d3 when all the wirings are formed as the same layer.

図１０、図１１、図１２、図１３の構成は、端子部の露光行程における解像度の問題を克服することができるが、端子部の配線を２層構造とすることを免れない。２層構造の場合は、フォト行程において、フォトマスク同士の合わせの問題が生ずる。また、２層配線において、マスクがずれて第１層のゲートメタル５０と第２層のＳＤメタル６０とがオーバーラップする場合も生じる。この場合、ＩＣドライバ３００のバンプ３１０を圧着する際に、絶縁膜が破壊されると、ゲートメタル５０とＳＤメタル６０との接触の憂いが生じ、この接触が異なる信号が印加される端子配線同士でなされる場合に問題が生じる。 10, 11, 12, and 13 can overcome the problem of resolution in the exposure process of the terminal portion, but it is inevitable that the wiring of the terminal portion has a two-layer structure. In the case of the two-layer structure, there arises a problem of alignment between photomasks in the photo stroke. Further, in the two-layer wiring, the mask may be displaced and the first-layer gate metal 50 and the second-layer SD metal 60 may overlap. In this case, if the insulating film is destroyed when the bump 310 of the IC driver 300 is pressure-bonded, there is concern about contact between the gate metal 50 and the SD metal 60, and terminal wirings to which signals having different contacts are applied are applied. Problems arise when done in

このような問題を考慮すると、端子部の配線を１層で行えればそれにこしたことはない。 In consideration of such a problem, if the wiring of the terminal portion can be made with one layer, it is not violated.

図１、図２は、本発明の第１の実施例である。図１は端子部の平面図であり、図中上側が表示領域、図中下側がＴＦＴ基板１００の端部となっている。図２は図１のｂ−ｂ線における断面図である。 1 and 2 show a first embodiment of the present invention. FIG. 1 is a plan view of a terminal portion, in which the upper side in the drawing is a display region, and the lower side in the drawing is an end portion of the TFT substrate 100. 2 is a cross-sectional view taken along line bb in FIG.

図１において、表示領域側からゲートメタル５０による端子配線が延在している。ゲートメタル５０は端子部において、幅の広い部分と幅の狭い部分とを有している。ゲートメタル５０の幅の広い部分には端子用コンタクトホール４１が形成されている。端子用コンタクトホール４１を形成するには、ある程度の幅が必要である。一方、端子部において、ゲートメタル５０の幅の狭い部分にはコンタクトホール４０は形成されていない。コンタクトホール４０が形成されていなければ、ゲートメタル５０は太くする必要はない。 In FIG. 1, the terminal wiring by the gate metal 50 is extended from the display area side. The gate metal 50 has a wide portion and a narrow portion in the terminal portion. A terminal contact hole 41 is formed in the wide portion of the gate metal 50. In order to form the terminal contact hole 41, a certain width is required. On the other hand, the contact hole 40 is not formed in the narrow portion of the gate metal 50 in the terminal portion. If the contact hole 40 is not formed, the gate metal 50 does not need to be thick.

この構成の特徴は、１個の端子１０を第１部分１１と第２部分１２に分け、第１部分１１においては、端子用コンタクトホール４１を形成してゲートメタル５０とＩＴＯ３０との接続を図る。一方、第２部分１２においては、コンタクトホール４０は形成せず、パッシべーション膜６５上に、ＩＴＯ３０のみを形成する。この部分のＩＴＯ３０はＩＣドライバ３００のバンプ３１０との接続にのみ用いる。なお、このように構成されるＩＴＯ３０は、この実施例１において、端子１０に相当し、以下の説明においてＩＴＯ３０と端子１０は同義として扱う。ここで、同一の段に配置された端子１０（たとえば図中上段に配置される端子１０）において、隣接する一方の端子を第１端子（たとえば端子配線ｌの端子１０）とし他方の端子を第２端子（たとえば端子配線ｎの端子１０）とした場合、第１端子の形成領域における第１部分１１と第２部分は、それぞれ、第２端子の形成領域における第１部分１１と第２部分に対して千鳥配置となっている。 A feature of this configuration is that one terminal 10 is divided into a first portion 11 and a second portion 12, and in the first portion 11, a terminal contact hole 41 is formed to connect the gate metal 50 and the ITO 30. . On the other hand, in the second portion 12, the contact hole 40 is not formed, and only the ITO 30 is formed on the passivation film 65. This portion of ITO 30 is used only for connection with bump 310 of IC driver 300. The ITO 30 configured as described above corresponds to the terminal 10 in the first embodiment, and the ITO 30 and the terminal 10 are treated as synonymous in the following description. Here, in the terminals 10 arranged in the same stage (for example, the terminal 10 arranged in the upper stage in the figure), one adjacent terminal is the first terminal (for example, the terminal 10 of the terminal wiring l) and the other terminal is the first terminal. In the case of two terminals (for example, the terminal 10 of the terminal wiring n), the first portion 11 and the second portion in the first terminal formation region are respectively connected to the first portion 11 and the second portion in the second terminal formation region. On the other hand, it is staggered.

図１において、端子部のＩＴＯ３０には、ハッチを施して示している。ＩＴＯ３０は第１部分１１ではゲートメタル５０とほぼ同じ外形であり、第２部分１２（図中一点鎖線で示している）では、ゲートメタル５０よりも幅が広くなっている。しかし、第２部分１２におけるＩＴＯ３０の幅は第１部分１１のＩＴＯ３０の幅よりも小さくなっている。 In FIG. 1, the ITO 30 of the terminal portion is shown hatched. The ITO 30 has substantially the same outer shape as that of the gate metal 50 in the first portion 11, and is wider than the gate metal 50 in the second portion 12 (shown by an alternate long and short dash line in the drawing). However, the width of the ITO 30 in the second portion 12 is smaller than the width of the ITO 30 in the first portion 11.

ＩＣドライバ３００のバンプ３１０に相当する部分は図１において、点線で示している。この実施例１では、前記バンプ３１０は、端子１０の幅の広い部分に対応させて幅を広くした部分と端子１０の幅の狭い部分に対応させて幅を狭くした部分とを有するようにしている。このような端子１０とＩＣドライバ３００のバンプ３１０の形状の関係を拡大図である図３に示す。図中一点鎖線枠はＩＴＯ３０（端子１０）を示し、点線枠はバンプ３１０を示している。図３から明らかとなるように、ＩＣドライバ３００のバンプ３１０の幅は、幅の広いＩＴＯ３０の部分において幅が広くなっており、幅の狭いＩＴＯ３０の部分において幅が狭くなっている。そして、バンプ３１０の幅は、その広狭に拘わらず、ＩＴＯの幅よりも若干狭く構成されている。また、図３では、上述した第１端子に相当する端子１０と第２端子に相当する端子１０とを並設して示している。図３から明らかとなるように、第１端子に相当する端子１０（たとえば図中左側の端子１０）に接続されるバンプ３１０の幅が広い部分と狭い部分が、それぞれ、第２端子に相当する端子１０（図中右側の端子１０）に接続されるバンプ３１０の幅が広い部分と狭い部分に対して千鳥配置となる関係となっている。 A portion corresponding to the bump 310 of the IC driver 300 is indicated by a dotted line in FIG. In the first embodiment, the bump 310 has a portion widened corresponding to the wide portion of the terminal 10 and a portion narrowed corresponding to the narrow portion of the terminal 10. Yes. The relationship between the shape of the terminal 10 and the bump 310 of the IC driver 300 is shown in FIG. In the figure, the alternate long and short dash line frame indicates the ITO 30 (terminal 10), and the dotted line frame indicates the bump 310. As apparent from FIG. 3, the width of the bump 310 of the IC driver 300 is wide at the wide ITO 30 portion and narrow at the narrow ITO 30 portion. The width of the bump 310 is slightly narrower than that of ITO regardless of its width. In FIG. 3, the terminal 10 corresponding to the first terminal and the terminal 10 corresponding to the second terminal described above are shown side by side. As is apparent from FIG. 3, the wide portion and the narrow portion of the bump 310 connected to the terminal 10 corresponding to the first terminal (for example, the terminal 10 on the left side in the drawing) correspond to the second terminal, respectively. The bump 310 connected to the terminal 10 (the terminal 10 on the right side in the figure) has a staggered relationship with respect to the wide and narrow portions.

図２において、端子部の端子配線は全て同一の層で同一の材料（ゲートメタル５０）によって形成されている。したがって、互いに隣接する端子配線は同一の層で形成されている。ゲートメタル５０の幅は、端子用コンタクトホール４１が形成されている第１部分１１では広く、その他の部分（第２部分１２を含む）では第１部分１１よりも狭い。図２において、ゲートメタル５０の上にはゲート絶縁膜５５が形成され、ゲート絶縁膜５５の上にはパッシべーション膜６５が形成されている。端子配線ｌの第１部分１１に相当する部分には端子用コンタクトホール４１が形成され、ＩＴＯ３０とゲートメタル５０とがコンタクトする。端子配線ｌの右隣には、端子配線ｍが所定の間隔をもって走行し、端子配線ｍのさらに右隣には、端子配線ｎの第２部分１２が存在している。端子配線ｎの第２部分１２に相当する部分では、ゲートメタル５０の幅は小さく、端子配線ｍと同じ幅である。一方、端子配線ｎの上には、ゲート絶縁膜５５およびパッシべーション膜６５を介してＩＴＯ３０が存在している。このＩＴＯ３０は、端子配線ｎの第１部分１１に形成された端子用コンタクトホール４１によってゲートメタル５０と接続されている。端子配線ｎの第２部分１２におけるゲートメタル５０の幅が小さいために、ゲートメタル５０を同一平面上に形成しても、ゲートメタル５０同士の間の間隔ｄ４を露光によるパターニングが可能な大きさまで大きくすることができる。 In FIG. 2, all terminal wirings in the terminal portion are formed of the same material (gate metal 50) in the same layer. Accordingly, terminal wirings adjacent to each other are formed of the same layer. The width of the gate metal 50 is wide in the first portion 11 where the terminal contact hole 41 is formed, and is narrower in the other portions (including the second portion 12) than in the first portion 11. In FIG. 2, a gate insulating film 55 is formed on the gate metal 50, and a passivation film 65 is formed on the gate insulating film 55. A terminal contact hole 41 is formed in a portion corresponding to the first portion 11 of the terminal wiring l, and the ITO 30 and the gate metal 50 are in contact with each other. The terminal wiring m travels at a predetermined interval to the right of the terminal wiring l, and the second portion 12 of the terminal wiring n exists further to the right of the terminal wiring m. In the portion corresponding to the second portion 12 of the terminal wiring n, the width of the gate metal 50 is small and the same width as the terminal wiring m. On the other hand, the ITO 30 exists on the terminal wiring n via the gate insulating film 55 and the passivation film 65. The ITO 30 is connected to the gate metal 50 through a terminal contact hole 41 formed in the first portion 11 of the terminal wiring n. Since the width of the gate metal 50 in the second portion 12 of the terminal wiring n is small, even if the gate metal 50 is formed on the same plane, the distance d4 between the gate metals 50 is large enough to allow patterning by exposure. Can be bigger.

以上の内容を図１に即して説明すると次の通りである。図１において、端子配線ｌは第１部分１１において、ゲートメタル５０の幅は第２部分１２よりも大きくなっている。端子配線ｌに隣接するゲートメタル５０による他の端子配線ｋおよび端子配線ｍは、第１部分１１に隣接する領域では、端子配線ｌの第１部分１１よりも配線幅が狭く、かつ、端子配線ｌの第１部分から遠ざかるように外側へ屈曲するように形成されている。端子配線ｋおよび端子配線ｍを外側に屈曲して形成したことによって、端子配線ｌの幅が太くなった第１部分１１と、端子配線ｋあるいは端子配線ｍとの間隔を、露光によるパターニングが可能な範囲にまで大きくすることができる。 The above contents will be described with reference to FIG. In FIG. 1, the terminal wiring 1 is larger in the first portion 11 than in the second portion 12 in the width of the gate metal 50. The other terminal wiring k and terminal wiring m by the gate metal 50 adjacent to the terminal wiring l are narrower than the first portion 11 of the terminal wiring l in the region adjacent to the first portion 11, and the terminal wiring It is formed to bend outward so as to be away from the first portion of l. Since the terminal wiring k and the terminal wiring m are formed to be bent outward, the distance between the terminal wiring k or the terminal wiring m and the first portion 11 where the width of the terminal wiring l is increased can be patterned by exposure. It can be enlarged to a wide range.

この場合、端子配線ｋおよび端子配線ｍを外側に屈曲させることにより、さらに隣の端子配線との距離が狭くなってしまうことが憂えられる。しかし、図１に示すように、たとえば、端子配線ｍの隣の端子配線ｎは端子１０ではあるが、端子配線ｍが屈曲している部分においては、端子用コンタクトホール４１は形成されていない。すなわち、端子１０の第２部分１２の構成となっている。そして、コンタクトホール４０が形成されていない第２部分１２の端子配線ｎの幅は他の部分と同じように細いままとなっている。したがって、端子配線ｎと端子配線ｍとの間隔は、露光によるパターニングが可能な程度にまで大きくすることができる。このような構成とすることによって、図１、図２における端子１０同士の間のピッチｘを３４μｍ以下にまで小さくしても、露光による配線パターニングが可能になる。 In this case, there is a concern that the distance between the terminal wiring k and the terminal wiring m may be further reduced by bending the terminal wiring k and the terminal wiring m outward. However, as shown in FIG. 1, for example, the terminal wiring n adjacent to the terminal wiring m is the terminal 10, but the terminal contact hole 41 is not formed in the portion where the terminal wiring m is bent. That is, the second portion 12 of the terminal 10 is configured. The width of the terminal wiring n of the second portion 12 where the contact hole 40 is not formed remains as thin as the other portions. Therefore, the interval between the terminal wiring n and the terminal wiring m can be increased to such an extent that patterning by exposure is possible. With such a configuration, even if the pitch x between the terminals 10 in FIGS. 1 and 2 is reduced to 34 μm or less, wiring patterning by exposure can be performed.

さらに、図４は、図２に対応して描いた図であり、ＩＴＯ３０とＩＣドライバ３００のバンプ３１０との位置関係を示した断面図である。上述したように、本実施例では、図４に示したように、バンプ３１０は、ＩＴＯ３０の幅の広い部分に対応させて幅を広くした部分とＩＴＯ３０の幅の狭い部分に対応させて幅を狭くした部分とを有するように構成している。このことから、図４において、端子配線ｌ上のＩＴＯ３０（図中３０ａで示す）に接続されるバンプ３１０（図中３１０ａで示す）と、端子配線ｎ上のＩＴＯ３０（図中３０ｂで示す）に接続されるバンプ３１０（図中３１０ｂで示す）において、それぞれ、幅が異なっている。 Further, FIG. 4 is a view drawn corresponding to FIG. 2, and is a cross-sectional view showing the positional relationship between the ITO 30 and the bump 310 of the IC driver 300. As described above, in this embodiment, as shown in FIG. 4, the bump 310 has a width corresponding to the wide portion of the ITO 30 and a width corresponding to the narrow portion of the ITO 30. And having a narrowed portion. Therefore, in FIG. 4, bumps 310 (indicated by 310a in the figure) connected to the ITO 30 (indicated by 30a) on the terminal wiring l and ITO 30 (indicated by 30b in the figure) connected to the terminal wiring n are shown. Each of the bumps 310 (indicated by 310b in the figure) to be connected has a different width.

このようにした場合、ＩＴＯ３０ａと、このＩＴＯ３０ａと接続されるＩＣドライバ３００のバンプ３１０ａに隣接するバンプ３１０ｂとの離間距離ＸＴと、ＩＴＯ３０ｂと、このＩＴＯ３０ｂと接続されるＩＣドライバ３００のバンプ３１０ｂに隣接するバンプ３１０ａとの離間距離ＸＴは、いずれかが小さくなってしまうということはなく、最大限の距離を確保できる。したがって、端子配線間のピッチが小さくなっても、ＩＣドライバ３００の搭載の際のずれ発生によるショートマージンを向上させることができる効果を奏する。 In this case, the distance XT between the ITO 30a and the bump 310b adjacent to the bump 310a of the IC driver 300 connected to the ITO 30a, the ITO 30b and the bump 310b of the IC driver 300 connected to the ITO 30b are adjacent. The separation distance XT from the bump 310a to be performed is not reduced either, and the maximum distance can be secured. Therefore, even if the pitch between the terminal wirings is reduced, there is an effect that it is possible to improve the short margin due to the occurrence of deviation when the IC driver 300 is mounted.

ちなみに、図５は、ＩＣドライバ３００のバンプ３１０を、ＩＴＯ３０の第１部分１１における幅に合わせ、太い部分のみとして構成した場合における図で、図４と対応させて描いている。この場合、端子配線ｌの第１部分１１上のＩＴＯ３０ａと、このＩＴＯ３０ａと接続されるＩＣドライバ３００のバンプ３１０ａに隣接する他のバンプ３１０ｂとの離間距離ＸＴ１は、端子配線ｎの第２部分上のＩＴＯ３０ｂと、このＩＴＯ３０ｂと接続されるＩＣドライバ３００のバンプ３１０ｂに隣接する他のバンプ３１０ａとの離間距離ＸＴ２（図４に示したＸＴと同値）に対して小さくなってしまう。この場合、端子配線間のピッチが小さくなると、端子配線ｌの第１部分１１における端子について、ＩＣドライバ３００の搭載の際のずれ発生のショートマージンが低くなってしまう不都合を有することになる。 Incidentally, FIG. 5 is a diagram in the case where the bump 310 of the IC driver 300 is configured as only a thick portion in accordance with the width of the first portion 11 of the ITO 30, and is drawn corresponding to FIG. In this case, the distance XT1 between the ITO 30a on the first portion 11 of the terminal wiring l and another bump 310b adjacent to the bump 310a of the IC driver 300 connected to the ITO 30a is the second distance of the terminal wiring n. This is smaller than the separation distance XT2 (equivalent to XT shown in FIG. 4) between the ITO 30b and another bump 310a adjacent to the bump 310b of the IC driver 300 connected to the ITO 30b. In this case, if the pitch between the terminal wirings becomes small, there is a disadvantage that the short margin of occurrence of a shift at the time of mounting the IC driver 300 becomes low for the terminals in the first portion 11 of the terminal wiring l.

上述した実施例は、端子配線をゲートメタル５０によって構成したものである。しかし、これに限定されることはなく、たとえばＳＤメタル６０によって構成するようにしてもよい。 In the embodiment described above, the terminal wiring is constituted by the gate metal 50. However, the present invention is not limited to this. For example, the SD metal 60 may be used.

以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。 The present invention has been described using the embodiments. However, the configurations described in the embodiments so far are only examples, and the present invention can be appropriately changed without departing from the technical idea. Further, the configurations described in the respective embodiments may be used in combination as long as they do not contradict each other.

１０……端子、１１……第１部分、１２……第２部分、１５……端子配線、２０……乗り換え端子、３０……ＩＴＯ、４０……コンタクトホール、４１……端子用コンタクトホール、４２……配線用コンタクトホール、５０……ゲートメタル、５５……ゲート絶縁膜、６０……ＳＤメタル、６５……パッシベーション膜、１００……ＴＦＴ基板、２００……対向基板、３００……ＩＣドライバ、３１０……バンプ、４００……異方性導電フィルム、４１０……導電性粒子、５００……フレキシブル配線基板。 10 ... Terminal, 11 ... First part, 12 ... Second part, 15 ... Terminal wiring, 20 ... Transfer terminal, 30 ... ITO, 40 ... Contact hole, 41 ... Contact hole for terminal, 42 …… Contact hole for wiring, 50 …… Gate metal, 55 …… Gate insulating film, 60 …… SD metal, 65 …… Passivation film, 100 …… TFT substrate, 200 …… Counter substrate, 300 …… IC driver , 310 ... bumps, 400 ... anisotropic conductive film, 410 ... conductive particles, 500 ... flexible wiring board.

Claims

A substrate including a display area, and a signal line formed in the display area is connected to each terminal of a terminal group formed outside the display area via a terminal wiring;
A display device comprising an IC driver having bumps connected to face each of the terminals via an anisotropic conductive film,
Each terminal is arranged in multiple stages with a shift in the traveling direction of the terminal wiring between adjacent ones,
In the case where one adjacent terminal among the terminals arranged in the same stage is a first terminal and the other terminal is a second terminal, the formation area of the first terminal and the second terminal is different from that of the other part, respectively. A first portion made of a wide terminal wiring and a second portion made of a terminal wiring adjacent to the first portion in the traveling direction of the terminal wiring, and the first terminal in the first terminal formation region. The portion and the second portion are staggered with respect to the first portion and the second portion, respectively, in the formation region of the second terminal,
The first terminal and the second terminal are arranged so as to overlap the wide part covering the contact hole formed on the terminal wiring of the first part and the terminal wiring of the second part. Composed of a transparent conductive film consisting of a narrow part of
The other terminal wiring adjacent to the first part is formed to bend to avoid interference with the first part,
The bump connected to the first terminal of the IC driver has a narrow width corresponding to a wide portion corresponding to the wide width portion of the first terminal and a narrow width portion corresponding to the narrow width portion of the first terminal. And a bump connected to the second terminal of the IC driver has a width widened corresponding to a wide width of the second terminal and a narrow width of the second terminal. And a portion having a narrow width corresponding to the above.

The display device according to claim 1, wherein each of the terminal wirings is formed of the same layer.

The display device according to claim 1, wherein the terminal wiring is formed of a gate metal.

The display device according to claim 1, wherein the terminal wiring is made of SD metal.

A wide portion and a narrow portion of the bump connected to the terminal corresponding to the first terminal are staggered with respect to a wide portion and a narrow portion of the bump connected to the terminal corresponding to the second terminal, respectively. The display device according to claim 1, wherein:

The display device according to claim 1, wherein the transparent conductive film is made of ITO.