JP5220281B2 - 情報処理システムのコアセル変更制御方式及びその制御プログラム - Google Patents
情報処理システムのコアセル変更制御方式及びその制御プログラム Download PDFInfo
- Publication number
- JP5220281B2 JP5220281B2 JP2006101260A JP2006101260A JP5220281B2 JP 5220281 B2 JP5220281 B2 JP 5220281B2 JP 2006101260 A JP2006101260 A JP 2006101260A JP 2006101260 A JP2006101260 A JP 2006101260A JP 5220281 B2 JP5220281 B2 JP 5220281B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- core
- core cell
- processing system
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 47
- 230000010365 information processing Effects 0.000 title claims description 33
- 230000007850 degeneration Effects 0.000 claims description 16
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 9
- 238000010348 incorporation Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000000306 component Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 208000034177 Self-improving collodion baby Diseases 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 208000003665 self-healing collodion baby Diseases 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Description
セルに上述のような部分縮退が発生しても、システムを運用状態のままそのセルを切り離した(ディスエーブル状態にした)後、そのセルを活線挿抜(ホットスワップ)し得るように構成されたシステムも開発されている。
このようなコアセルの発生に対しても、そのコアセルの交換、縮退しているセルをその継続使用等に対する有効な対策をシステムに装備することが、システム運用上不可欠であり、その技術的手段も、現在開発中にある。
この実施例のサーバ1は、各々プロセッサ、メモリ等を実装した複数のセルで構成されるサーバの運用上切り離しのできない記憶領域を実装しているコアセルに部分縮退が発生したとき、そのコアセルの運用上必要不可欠な情報を縮退のない健全なコアに自動的に移す装置に係り、図1に示すように、M個のセル10i(i=1,2,…,Mのうちの1つ)と、外部ブリッジ20と、サービスプロセッサ(以下、SPという)30とから構成されるサーバ40に運用端末SNMPマネージャー50が接続されて概略構成されている。
また、外部ブリッジ20は、PCIバス60に接続され、PICバス60のインタフェース(PCIコントローラ)機能を備えている。そして、PCIバス60は、その8個のスロットには、USBポート、マウスポート、キーボードポート、OSデバック用シリアルポート、DVDI/F用IDCコネクタ、NvRAM等が搭載されているコアI/Oカードや、基本的なシステムの環境設定を行うBIOSの出力インタフェースVGA、ディスクアレイとのインタフェースであるFC、NIC、SICIなどのPCIボード80等のPCIインタフェース70が搭載されるが、これは、本発明に直接関係なく、従来技術の構成である。
図2及び図3に示す処理手順は、SP30及び運用端末SNMPマネージャー50のメモリ(図示せず)にそれぞれ記憶された上記処理手順対応のプログラムをSP30及び運用端末SNMPマネージャー50のCPU(図示せず)によって読み出して実行することにより、順次遂行される。
例えば、サーバを運用している途中に、コアセルに部分縮退が発生し、サーバ40を継続して運用できなくなると、従来と同様、システムダウンに向かい、SP30から運用端末SNMPマネージャー50に操作の待ち合わせ指示が送られる。システムダウンに向かうとき、当該コアセルのシステム運用上必要不可欠な構成情報を運用端末SNMPマネージャー50のテーブルの構成情報記憶領域に退避させる。
部分縮退したセルがコアセルであった場合は、運用端末SNMPマネージャー50が、このコアセル(ここでの動作説明例ではセル101以外のセルとする)の切り離し、すなわち、ディスエーブル状態の設定をSP30に命令する。
セル101がディスエーブル状態ではない(図4のステップB3のセル#≠1ディスエーブル)が、部分縮退であった(図4のステップB4のセル#1=部分縮退)場合には、セル101のセル番号を運用端末SNMPマネージャー50のテーブルに記録させて(図4のB5のセル#1=部分縮退)セル番号を2に変更する(図4のステップB6)。そして、図4のステップB8へ進む。
また、セル101がディスエーブル状態である(図4のステップB3のセル#1=ディスエーブル)場合には、セル番号を2に変更する(図4のステップB7)。そして、図4のステップB8へ進む。
このステップB8において、セル番号iの値(ここではi=1)がMとなったか否かを判定する(図4のステップB8)。ここでの判定は、否定判定となり(図4のステップB8のNo)、処理はステップB3へ戻る。
また、セル102がディスエーブル状態である(図2のステップA3のセル#i=ディスエーブル)場合には、セル番号を3に変更して(図2のステップA7)ステップA8へ進む。
ステップA8において、セル番号の値がMとなったか否かを判定する。ここでの判定は、否定判定となり(図2のステップA8のNo)、処理はステップA3へ戻る。
また、セル103がディスエーブル状態である場合には、セル番号を4に変更してステップA8へ進む。そして、ステップA8において、セル番号の値がMとなったか否かを判定して処理はステップA3へ戻る。
OS(オペレーティングシステム)が動作状態にあるならば(図5のステップB11のOK)、SP30は、ステップB17で部分縮退していてディスエーブル状態に移行させられたセルの各々をサーバ40に組み込む(イネーブル状態にする)(図5のステップB12)。この組み込みは、ステップB5でテーブルに記録したセル番号に基づいて行う。
この組み込みにより、サーバ40の部分縮退したコアセル101の移動は行われない一方、サーバ40の部分縮退しているセルは、再び、その状態のままサーバ40に組み込まれる。
この移動処理を行えば、サーバ40の中のコアセルに部分縮退が発生しても、そのコアセルの機能は、複数のセルの中の健全なセルに継受された後に、コアセルであったセルはサーバ40に組み込みまれ、部分縮退した状態でサーバ40は稼動可能となる。これにより、サーバ40のコアセルであったセルの活線挿抜(ホットスワップ)も可能となる。
セル10iにおいて、セル状態がディスエーブル状態でもなく、部分縮退でもなくなったとすると、SP30は、セル101乃至セル10i-1のうちの部分縮退しているセルをディスエーブル状態に移行させる(図2のステップA9)。
続いて、SP30は、運用端末SNMPマネージャー50に記録した構成情報、例えば、OS情報等をセル10iに書き込んでサーバ40の再立ち上げを行う(図2のステップA10)。
この再立ち上げにおいて、運用上切り離すことのできない、すなわち、常にイネーブル状態になければならないメモリ領域は、セル10iのメモリに割り付けられ、そのメモリ領域に運用端末SNMPマネージャー50に退避しておいた上述の構成情報が書き込まれる。これにより、部分縮退したコアセルは、健全なセルに移動する。
OS(オペレーティングシステム)が動作状態にあるならば(図3のステップA11のOK)、SP30は、ステップA9でセル101乃至セル10i-1のうちの、部分縮退していてディスエーブル状態に移行させられたセルの各々をサーバ40に組み込む(イネーブル状態にする)(図3のステップA12)。この組み込みは、ステップA5でテーブルに記録したセル番号に基づいて行う。
この組み込みにより、サーバ40の部分縮退したコアセルは該健全なセルへ移動される一方、部分縮退しているコアセルが、再び、その状態でシステムに組み込まれる(図3のステップA13)。つまり、部分縮退しているセルのその状態での活用を可能にする。
そして、サーバ40のOSが動作状態にあるか否かの判定を行い(図2のステップA11)。OSが動作状態にあるならば(図2のステップA11のOK)、SP30は、ステップA13でセル101乃至セル10M−1のうちの、部分縮退していてディスエーブル状態に移行させられたセルをサーバ40に組み込み(イネーブル状態にする)(図2のステップA12)、この組み込みにより、部分縮退しているセルの活用を可能にし(図2のステップA13)、サーバ40は、再び、部分縮退した状態で動作を開始する。
また、部分縮退しているセルのその状態での活用も可能になる。
この実施例の構成が、実施例1のそれと大きく異なるところは、部分縮退したコアセルの運用上必要不可欠な構成情報の退避をサーバの再立ち上げ後の部分縮退したセルの存否判定の中で行うようにした点である。
すなわち、この実施例のサーバ1A(図6には図示せず)は、図6のステップC5に示すように、コアセルが部分縮退しているか否かの判定処理の中での部分縮退が発生しているコアセルのセル番号を運用端末SNMPマネージャー50のセル番号記憶領域に退避させる際に、そのコアセルの運用上必要不可欠な構成情報を運用端末SNMPマネージャー50の構成情報記憶領域に退避させるようにして構成されたことにその特徴部分がある。
また、この実施例の動作も、コアセルが部分縮退していると判定されたとき(図6のステップC4のセル#i=部分縮退)、そのセル番号が運用端末SNMPマネージャー50のセル番号記憶領域に退避されると共に、そのコアセルの運用上必要不可欠な構成情報が運用端末SNMPマネージャー50の構成情報記憶領域に退避されることを除いて、実施例1で説明したところと同じである。
したがって、効果も実施例1と同効である。
例えば、運用端末SNMマネージャーは、インターネットに接続して構成される例について説明したが、その機能は、SPにケーブルを介して接続されて構成されてもよいし、サーバに内臓して構成されてもよい。
また、記憶領域は、サーバのアドレス空間内に事前に又は事後的に割り付けられるものであってもよいし、或るいは固定的に割り付けられるものであってもよい。
また、この発明は、サーバに限らず、運用上常にイネーブル状態になければならないハードウェアを備えるコア構成要素を含む複数の構成要素を有するその他の情報処理システムにおいても実施し得る。
10i セル
12i1、12i2、12i3、12i4 CPU(プロセッサ)
18 主記憶装置(記憶手段)
30 SP
40 サーバ(情報処理システム)
50 運用端末SNMPマネージャー
Claims (9)
- 各々プロセッサ及び主記憶装置を有する複数のセルからなり、前記複数のセルのうち、任意の一の前記セルが、システムの運用上必要不可欠なコア情報を自己の前記主記憶装置に記憶するコアセルとして運用される情報処理システムで用いられるコアセル変更制御方式であって、
前記コアセルがシステム運用中に部分縮退したとき、当該コアセルを切り離し、前記複数のセルに含まれる健全なセルの中から任意の一つを選択し、
前記コアセルの前記コア情報を選択された前記任意の一つの健全なセルに移して当該健全なセルを新たなコアセルとした後、
前記コアセルであったセルを、部分縮退している状態のまま、再び組込んで非コアセルとして活用させ、活線挿抜も可能とすることを特徴とする情報処理システムのコアセル変更制御方式。 - 前記選択は、
前記コアセルの部分縮退時に、前記コアセルの前記コア情報をコア情報管理用の記憶手段に退避させ、
前記コアセルをディスエーブル状態に設定し、
該設定後に行うことを特徴とする請求項1記載の情報処理システムのコアセル変更制御方式。 - 前記選択は、前記コアセルをディスエーブル状態に設定し、該設定後に行い、
前記選択の中で前記コアセルが部分縮退しているとき、前記コアセルの前記コア情報をコア情報管理用の記憶手段に退避させることを特徴とする請求項1記載の情報処理システムのコアセル変更制御方式。 - 前記健全なセルへの前記コア情報の移動後に、前記ディスエーブル状態に設定された前記コアセルを非コアセルとしてイネーブル状態に設定することを特徴とする請求項2又は3記載の情報処理システムのコアセル変更制御方式。
- 前記コアセルの前記ディスエーブル状態への設定は、前記情報処理システムを再立ち上げするときに行うことを特徴とする請求項2、3又は4記載の情報処理システムのコアセル変更制御方式。
- 前記選択は、前記情報処理システムの再立ち上げ後に行うことを特徴とする請求項1乃至5のいずれか一に記載の情報処理システムのコアセル変更制御方式。
- 前記選択において、前記セルが前記部分縮退しているとき、当該セルをディスエーブル状態に設定することを特徴とする請求項4記載の情報処理システムのコアセル変更制御方式。
- 前記コアセルを前記イネーブル状態に設定する際に、前記ディスエーブル状態に設定した前記セルもイネーブル状態に設定することを特徴とする請求項7記載の情報処理システムのコアセル変更制御方式。
- コンピュータに請求項1乃至8のいずれか一に記載の情報処理システムのコアセル変更制御方式を実行させることを特徴とする制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101260A JP5220281B2 (ja) | 2006-03-31 | 2006-03-31 | 情報処理システムのコアセル変更制御方式及びその制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101260A JP5220281B2 (ja) | 2006-03-31 | 2006-03-31 | 情報処理システムのコアセル変更制御方式及びその制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007272846A JP2007272846A (ja) | 2007-10-18 |
JP5220281B2 true JP5220281B2 (ja) | 2013-06-26 |
Family
ID=38675548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006101260A Expired - Fee Related JP5220281B2 (ja) | 2006-03-31 | 2006-03-31 | 情報処理システムのコアセル変更制御方式及びその制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5220281B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225054A (ja) * | 2009-03-25 | 2010-10-07 | Nec Corp | コンピュータシステム、障害処理方法、及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255934B2 (ja) * | 1991-01-25 | 2002-02-12 | 株式会社日立製作所 | ベーシックプロセッシングユニット及び高信頼化コンピュータシステム |
JP3447404B2 (ja) * | 1994-12-08 | 2003-09-16 | 日本電気株式会社 | マルチプロセッサシステム |
JP3161319B2 (ja) * | 1996-02-14 | 2001-04-25 | 日本電気株式会社 | マルチプロセッサシステム |
JPH11126195A (ja) * | 1997-10-22 | 1999-05-11 | Mitsubishi Electric Corp | 分散システム |
JP3365282B2 (ja) * | 1997-11-14 | 2003-01-08 | 日本電気株式会社 | クラスタ接続マルチcpuシステムのcpuデグレード方式 |
JP3982353B2 (ja) * | 2002-07-12 | 2007-09-26 | 日本電気株式会社 | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
-
2006
- 2006-03-31 JP JP2006101260A patent/JP5220281B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007272846A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100474247C (zh) | 在计算机服务器系统中更新固件的方法 | |
JP5113700B2 (ja) | ファームウェア更新装置及び方法 | |
TWI386847B (zh) | 可安全復原的韌體更新方法及可安全復原之韌體更新的嵌入式電子裝置 | |
US8713296B2 (en) | Apparatus for restoring setting information of a board management controller from a backup memory before loading an OS when a system board is replaced | |
US11314665B2 (en) | Information processing system, information processing device, BIOS updating method for information processing device, and BIOS updating program for information processing device | |
JP5915086B2 (ja) | 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム | |
WO2013103023A1 (ja) | 情報処理装置、情報処理方法、およびコンピュータプログラム | |
JP5333579B2 (ja) | 管理サーバ、ブートサーバ、ネットワークブートシステムおよびネットワークブート方法 | |
CN107980119B (zh) | 一种服务器管理方法和服务器 | |
CN100492305C (zh) | 一种计算机系统的快速恢复方法及设备 | |
WO2012031567A1 (zh) | 文件系统的容错方法及其装置 | |
CN109976886B (zh) | 内核远程切换方法及装置 | |
US7861112B2 (en) | Storage apparatus and method for controlling the same | |
JP2006268521A (ja) | 予備cell試験システム | |
JP5220281B2 (ja) | 情報処理システムのコアセル変更制御方式及びその制御プログラム | |
JP5387767B2 (ja) | 実行中のプログラムの更新技術 | |
JPWO2004081791A1 (ja) | 仮想計算機システム、仮想計算機システムにおけるファームウェアアップデート方法 | |
JP2006146709A (ja) | 更新制御プログラム、更新制御方法および更新制御装置 | |
JP2006106914A (ja) | ファームウェアで動作する処理装置およびファームウェア更新方法 | |
JP5585502B2 (ja) | 情報処理装置およびそのファームウェア更新方法 | |
JP6682897B2 (ja) | 通信設定方法、通信設定プログラム、情報処理装置および情報処理システム | |
WO2024000535A1 (zh) | 分区表更新方法、装置、电子设备及存储介质 | |
JP5712689B2 (ja) | ハードウェア構成縮退時の高速立ち上げ方法、高速立ち上げ装置及び高速立ち上げプログラム | |
JP6981098B2 (ja) | 復旧制御装置、復旧制御システム、復旧制御方法、及び、復旧制御プログラム | |
JP5564756B2 (ja) | 冗長構成システム、該冗長構成システムに用いられる情報管理方法及び情報管理制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111020 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5220281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |