JP5220281B2 - 情報処理システムのコアセル変更制御方式及びその制御プログラム - Google Patents

情報処理システムのコアセル変更制御方式及びその制御プログラム Download PDF

Info

Publication number
JP5220281B2
JP5220281B2 JP2006101260A JP2006101260A JP5220281B2 JP 5220281 B2 JP5220281 B2 JP 5220281B2 JP 2006101260 A JP2006101260 A JP 2006101260A JP 2006101260 A JP2006101260 A JP 2006101260A JP 5220281 B2 JP5220281 B2 JP 5220281B2
Authority
JP
Japan
Prior art keywords
cell
core
core cell
processing system
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006101260A
Other languages
English (en)
Other versions
JP2007272846A (ja
Inventor
尚希 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006101260A priority Critical patent/JP5220281B2/ja
Publication of JP2007272846A publication Critical patent/JP2007272846A/ja
Application granted granted Critical
Publication of JP5220281B2 publication Critical patent/JP5220281B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Description

この発明は、情報処理システムのコアセル変更制御方式及びその制御プログラムに関し、詳しくは部分縮退したコアセルのホットスワップに有利な情報処理システムのコアセル変更制御方式及びその制御プログラムに関する。
従来においても、プロセッサ、メモリ等を実装したボード(以下、セルという)を複数個有するサーバが実用に供されている。そのようなサーバにおいても、その運用中に、サーバの中の或るセルを構成するプロセッサやメモリ等の一部が縮退した状態(部分縮退という)に陥る場合がある。
セルに上述のような部分縮退が発生しても、システムを運用状態のままそのセルを切り離した(ディスエーブル状態にした)後、そのセルを活線挿抜(ホットスワップ)し得るように構成されたシステムも開発されている。
このような障害が発生する場合に、上記或るサーバが、自己に属するメモリに運用上切り離すことのできないメモリ領域がある、すなわち、運用上必要不可欠な情報を記憶するセル(以下、コアセルという)である場合もある。
このようなコアセルの発生に対しても、そのコアセルの交換、縮退しているセルをその継続使用等に対する有効な対策をシステムに装備することが、システム運用上不可欠であり、その技術的手段も、現在開発中にある。
上述の従来サーバにおいては、複数個のセルを有するサーバの運用中に、或るセルが部分縮退した場合に、その或るサーバがコアセルであるときには、サーバを運用停止状態にした後でないとそのコアセルを交換できなかった。
この発明は、上述の事情に鑑みてなされたもので、部分縮退したコアセルのホットスワップ等を達成する情報処理システムのコアセル変更制御方式及びその制御プログラムを提供することを目的としている。
上記課題を解決するために、請求項1記載の発明は、各々プロセッサ及び主記憶装置を有する複数のセルからなり、前記複数のセルのうち、任意の一の前記セルが、システムの運用上必要不可欠なコア情報を自己の前記主記憶装置に記憶するコアセルとして運用される情報処理システムで用いられるコアセル変更制御方式に係り、前記コアセルがシステム運用中に部分縮退したとき、当該コアセルを切り離し、前記複数のセルに含まれる健全なセルの中から任意の一つを選択し、前記コアセルの前記コア情報を選択された前記任意の一つの健全なセルに移して当該健全なセルを新たなコアセルとした後、前記コアセルであったセルを、部分縮退している状態のまま、再び組込んで非コアセルとして活用させ、活線挿抜も可能とすることを特徴としている。
請求項2記載の発明は、請求項1記載の情報処理システムのコアセル変更制御方式に係り、前記選択は、前記コアセルの部分縮退時に、前記コアセルの前記コア情報をコア情報管理用記憶手段に退避させ、前記コアセルをディスエーブル状態に設定し、該設定後に行うことを特徴としている。
請求項3記載の発明は、請求項1記載の情報処理システムのコアセル変更制御方式に係り、前記選択は、前記コアセルをディスエーブル状態に設定し、該設定後に行い、前記選択の中で前記コアセルが部分縮退しているとき、前記コアセルの前記コア情報をコア情報管理用記憶手段に退避させることを特徴としている。
請求項4記載の発明は、請求項2又は3記載の情報処理システムのコアセル変更制御方式に係り、前記健全なセルへの前記コア情報の移動後に、前記ディスエーブル状態に設定された前記コアセルを非コアセルとしてイネーブル状態に設定することを特徴としている。
請求項5記載の発明は、請求項2、3又は4記載の情報処理システムのコアセル変更制御方式に係り、前記コアセルの前記ディスエーブル状態への設定は、前記情報処理システムを再立ち上げするときに行うことを特徴としている。
請求項6記載の発明は、請求項1乃至5のいずれか一に記載の情報処理システムのコアセル変更制御方式に係り、前記選択は、前記情報処理システムの再立ち上げ後に行うことを特徴としている。
請求項7記載の発明は、請求項記載の情報処理システムのコアセル変更制御方式に係り、前記選択において、前記セルが前記部分縮退しているとき、当該セルをディスエーブル状態に設定することを特徴としている。
請求項8記載の発明は、請求項記載の情報処理システムのコアセル変更制御方式に係り、前記コアセルを前記イネーブル状態に設定する際に、前記ディスエーブル状態に設定した前記セルもイネーブル状態に設定することを特徴としている。
請求項9記載の発明は、制御プログラムに係り、コンピュータに請求項1乃至8のいずれか一に記載の情報処理システムのコアセル変更制御方式を実行させることを特徴としている。
この発明によれば、システムの運用上必要不可欠のコア情報を主記憶装置に記憶するコアセルを含む複数のセルで構成される情報処理システムにおいて、コアコアセルがシステム運用中に部分縮退したとき、複数のセルに含まれる健全なセルを選択し、コアセルのコア情報を健全なセルに移すようにしているから、コアセルが部分縮退したとしても、コアセルのホットスワップ(活線挿抜)を可能にすることができる。また、その活線挿抜は、任意の時間に行える。
この発明は、システムの運用上必要不可欠のコア情報を主記憶装置に記憶するコアセルを含む複数のセルで構成される情報処理システムの、コアセルが部分縮退したとき、複数のセルに含まれる健全なセルを選択し、コアセルのコア情報を選択された健全なセルに移すようにして構成される。
図1は、この発明の実施例1であるサーバの電気的構成を示す図、図2は、同サーバのコア情報(構成情報)移動制御手順全体の一部を示すフローチャート、図3は、同サーバのコア情報移動制御手順全体の残部を示すフローチャート、図4は、同サーバのコア情報移動制御手順の具体例の一部を示すフローチャート、また、図5は、同サーバのコア情報移動制御手順の具体例の残部を示すフローチャートである。
この実施例のサーバ1は、各々プロセッサ、メモリ等を実装した複数のセルで構成されるサーバの運用上切り離しのできない記憶領域を実装しているコアセルに部分縮退が発生したとき、そのコアセルの運用上必要不可欠な情報を縮退のない健全なコアに自動的に移す装置に係り、図1に示すように、M個のセル10i(i=1,2,…,Mのうちの1つ)と、外部ブリッジ20と、サービスプロセッサ(以下、SPという)30とから構成されるサーバ40に運用端末SNMPマネージャー50が接続されて概略構成されている。
各セル10iは、4個のCPU12ij(j=1、2、3及び4のうちの1つ)と、内部ブリッジ14と、CPU12ijと内部ブリッジ14とを接続するプロセッサバス16と、内部ブリッジ14に接続される主記憶装置18とを実装したボードで構成されている。各セル10iのうちの任意の1つのセルは、コアセルとして用いられる。コアセルとは、そのCPU又はメモリの一部に縮退が発生したときに切り離すことのできない、すなわち、常にイネーブル状態にあることが要求されるメモリを実装しているセルをいう。
外部ブリッジ20は、内部ブリッジ14に接続される一方、SP30に接続されてSP30を介して運用端末SNMPマネージャー50との間で障害管理情報の授受を行うように構成されている。
また、外部ブリッジ20は、PCIバス60に接続され、PICバス60のインタフェース(PCIコントローラ)機能を備えている。そして、PCIバス60は、その8個のスロットには、USBポート、マウスポート、キーボードポート、OSデバック用シリアルポート、DVDI/F用IDCコネクタ、NvRAM等が搭載されているコアI/Oカードや、基本的なシステムの環境設定を行うBIOSの出力インタフェースVGA、ディスクアレイとのインタフェースであるFC、NIC、SICIなどのPCIボード80等のPCIインタフェース70が搭載されるが、これは、本発明に直接関係なく、従来技術の構成である。
SP30は、サーバシステムの保守管理を行うシステムである。その保守管理は、具体的には、システムの立ち上げ、立ち下げ等の運用制御及びコンポーネントの縮退、組み込み等のハードウェアの構成制御等を司る機能を有している。運用端末SNMPマネージャー50は、特に、本発明との関係では、SP30との連携の下で図2及び図3に示す処理手順の各種の処理を行う。
図2及び図3に示す処理手順は、SP30及び運用端末SNMPマネージャー50のメモリ(図示せず)にそれぞれ記憶された上記処理手順対応のプログラムをSP30及び運用端末SNMPマネージャー50のCPU(図示せず)によって読み出して実行することにより、順次遂行される。
運用端末SNMPマネージャー50にはメモリが装備され、このメモリにテーブルが予め確保される。テーブルは、部分縮退したセルのセル番号を記憶するセル番号記憶領域及び部分縮退したコアセルのシステム運用上必要不可欠なコア情報(以下、構成情報という)、例えば、OS(オペレーティングシステム)情報等を退避させて置く構成情報記憶領域である。ここで、部分縮退とは、セルに搭載しているプロセッサ、メモリの一部に縮退が生ずることをいう。
次に、図1乃至図3を参照して、この実施例の動作を説明する。
例えば、サーバを運用している途中に、コアセルに部分縮退が発生し、サーバ40を継続して運用できなくなると、従来と同様、システムダウンに向かい、SP30から運用端末SNMPマネージャー50に操作の待ち合わせ指示が送られる。システムダウンに向かうとき、当該コアセルのシステム運用上必要不可欠な構成情報を運用端末SNMPマネージャー50のテーブルの構成情報記憶領域に退避させる。
部分縮退したセルがコアセルであった場合は、運用端末SNMPマネージャー50が、このコアセル(ここでの動作説明例ではセル10以外のセルとする)の切り離し、すなわち、ディスエーブル状態の設定をSP30に命令する。
そして、コアセルの切り離しが終了した後、運用端末SNMPマネージャー50は、SP30に対してシステムの再立ち上げを命令する(図2のA1、図4のB1)。この再立ち上げ命令と共に、運用端末SNMPマネージャー50は、テーブルのセル番号記憶領域の初期化を行い、セル番号を1に設定する(図2のA2、図4のB2)(電源投入時も同様)。そして、SP30がセル10の動作状態を確認する(図2のA3,A4、図4のB3,B4)。
セル10がディスエーブル状態にもなく(図4のB3のセル#1≠ディスエーブル)、部分縮退でもない(図4のB4のセル#1=部分縮退なし)ならば、セル10は、健全なセル(部分縮退していないセル)であるから、コアセルをセル10に移行(移動)してサーバの立ち上げを行う(図4のB9)。
次に、セル10が部分縮退している場合について説明する。
セル10がディスエーブル状態ではない(図4のステップB3のセル#≠1ディスエーブル)が、部分縮退であった(図4のステップB4のセル#1=部分縮退)場合には、セル10のセル番号を運用端末SNMPマネージャー50のテーブルに記録させて(図4のB5のセル#1=部分縮退)セル番号を2に変更する(図4のステップB6)。そして、図4のステップB8へ進む。
また、セル10がディスエーブル状態である(図4のステップB3のセル#1=ディスエーブル)場合には、セル番号を2に変更する(図4のステップB7)。そして、図4のステップB8へ進む。
このステップB8において、セル番号iの値(ここではi=1)がMとなったか否かを判定する(図4のステップB8)。ここでの判定は、否定判定となり(図4のステップB8のNo)、処理はステップB3へ戻る。
ステップB3の処理が開始されると、セル番号2についてセル番号1と同様の処理、すなわち、セル10がディスエーブル状態ではない(図2のステップA3のセル#i≠ディスエーブル)が、部分縮退であった(図2のステップA4のセル#2=部分縮退)場合には、セル10セル番号を運用端末SNMPマネージャー50のテーブルに記録させて(図2のB5)セル番号を3に変更し(図2のステップA6)、ステップA8へ進む。
また、セル10がディスエーブル状態である(図2のステップA3のセル#i=ディスエーブル)場合には、セル番号を3に変更して(図2のステップA7)ステップA8へ進む。
ステップA8において、セル番号の値がMとなったか否かを判定する。ここでの判定は、否定判定となり(図2のステップA8のNo)、処理はステップA3へ戻る。
セル10についても、セル10について行ったと同様の処理、すなわち、セル10がディスエーブル状態ではないが、部分縮退であった場合には、セル10のセル番号を運用端末SNMPマネージャー50のテーブルに記録させてセル番号を4に変更し、ステップA8へ進む。
また、セル10がディスエーブル状態である場合には、セル番号を4に変更してステップA8へ進む。そして、ステップA8において、セル番号の値がMとなったか否かを判定して処理はステップA3へ戻る。
上述の処理において、M=1である場合に、セル10がコアセルで部分縮退していると、図4のステップB8の判定が肯定となり(図4のB8のyes)、ステップB16の判定は肯定となる(図4のステップB16のyes)場合は動作を終了し、ステップB16の判定は否定となる(図4のステップB16のNo)場合は、部分縮退しているセルをディスエーブル状態に設定してコアセルをセル10から変更せずに、サーバの立ち上げを行う(図4のステップB17)。
そして、サーバ40のOS(オペレーティングシステム)が動作状態となっているか否かを判定する(図5のステップB11)。この判定が否定となるときは(図5のステップB11のNG)、サーバ40の動作を終了させる。
OS(オペレーティングシステム)が動作状態にあるならば(図5のステップB11のOK)、SP30は、ステップB17で部分縮退していてディスエーブル状態に移行させられたセルの各々をサーバ40に組み込む(イネーブル状態にする)(図5のステップB12)。この組み込みは、ステップB5でテーブルに記録したセル番号に基づいて行う。
この組み込みにより、サーバ40の部分縮退したコアセル10の移動は行われない一方、サーバ40の部分縮退しているセルは、再び、その状態のままサーバ40に組み込まれる。
部分縮退しているコアセル以外のセルを活線で抜き取って修復して健全なセルとした後にサーバ40に組み込み、このときまでは依然として部分縮退した状態にあるコアセル10がの構成情報の上記修復された健全なセルへの移動処理が採られる。その移動処理は、図2のステップA1乃至A10に示される処理手順に従う。その一部は、上述した通り(図2のステップA1乃至A8)であり、その残部は後述する(図2のステップA9、A10)。
この移動処理を行えば、サーバ40の中のコアセルに部分縮退が発生しても、そのコアセルの機能は、複数のセルの中の健全なセルに継受された後に、コアセルであったセルはサーバ40に組み込みまれ、部分縮退した状態でサーバ40は稼動可能となる。これにより、サーバ40のコアセルであったセルの活線挿抜(ホットスワップ)も可能となる。
次に、ステップB3、すなわち、図2のステップA3での判定がディスエーブル状態でなく、図2のステップA4での判定が部分縮退でなくなる場合が生ずるサーバ40の状態について説明する。
セル10において、セル状態がディスエーブル状態でもなく、部分縮退でもなくなったとすると、SP30は、セル10乃至セル10i-1のうちの部分縮退しているセルをディスエーブル状態に移行させる(図2のステップA9)。
続いて、SP30は、運用端末SNMPマネージャー50に記録した構成情報、例えば、OS情報等をセル10に書き込んでサーバ40の再立ち上げを行う(図2のステップA10)。
この再立ち上げにおいて、運用上切り離すことのできない、すなわち、常にイネーブル状態になければならないメモリ領域は、セル10のメモリに割り付けられ、そのメモリ領域に運用端末SNMPマネージャー50に退避しておいた上述の構成情報が書き込まれる。これにより、部分縮退したコアセルは、健全なセルに移動する。
そして、サーバ40のOS(オペレーティングシステム)が動作状態となっているか否かを判定する(図3のステップA11)。この判定が否定となるときは(図3のステップA11のNG)、サーバ40の動作を終了させる。
OS(オペレーティングシステム)が動作状態にあるならば(図3のステップA11のOK)、SP30は、ステップA9でセル10乃至セル10i-1のうちの、部分縮退していてディスエーブル状態に移行させられたセルの各々をサーバ40に組み込む(イネーブル状態にする)(図3のステップA12)。この組み込みは、ステップA5でテーブルに記録したセル番号に基づいて行う。
この組み込みにより、サーバ40の部分縮退したコアセルは該健全なセルへ移動される一方、部分縮退しているコアセルが、再び、その状態でシステムに組み込まれる(図3のステップA13)。つまり、部分縮退しているセルのその状態での活用を可能にする。
上述した処理手順により、サーバ40の中のコアセルに部分縮退が発生しても、そのコアセルの機能は、複数のセルの中の健全なセルに継受された後に、コアセルであったセルをサーバ40に組み込んでいるので、部分縮退した状態でサーバ40は稼動可能となる。また、サーバ40のコアセルであったセルの活線挿抜(ホットスワップ)も可能になる。
また、ステップA3乃至A8のループ処理をして行き、セル番号iがMになったなら(図2のステップA8のYes)、セル番号1からセル番号(M−1)までのうちの、部分縮退しているセルをディスエーブル状態に移行させて(図2のステップA14)コアセルをセルセル10に移動させてサーバ40を立ち上げる(図2のステップA15)。
そして、サーバ40のOSが動作状態にあるか否かの判定を行い(図2のステップA11)。OSが動作状態にあるならば(図2のステップA11のOK)、SP30は、ステップA13でセル10乃至セル10M−1のうちの、部分縮退していてディスエーブル状態に移行させられたセルをサーバ40に組み込み(イネーブル状態にする)(図2のステップA12)、この組み込みにより、部分縮退しているセルの活用を可能にし(図2のステップA13)、サーバ40は、再び、部分縮退した状態で動作を開始する。
このようにして、部分縮退した状態で動作するサーバ40のコアセルに対する処置は、サーバ40のコアセルに部分縮退してシステムダウンに向かい、他のセルがいずれも部分縮退していてそれらセルをディスエーブル状態にしてコアセル10から移動させずにサーバ40を立ち上げ、ディスエーブルした各セルをサーバ40に組み込む場合(図4のステップB16,B17、図5のステップB11,S12,B13)に説明したところと同じである。
また、部分縮退しているセルのその状態での活用も可能になる。
このように、この実施例の構成によれば、サーバのセルが部分縮退して運用を継続できなくなり、部分縮退したセルの中にコアセルがあった場合にそのコアセルをディスエーブル状態にした後、サーバの再立ち上げをしてコアセルを健全なセルに移行させているので、コアセルが部分縮退したとしても、コアセルのホットスワップ(活線挿抜)を可能にすることができる。また、その活線挿抜は、任意の時間に行える。
図6は、同サーバの構成情報移動制御手順全体の一部を示すフローチャート、図7は、同サーバの構成情報移動制御手順全体の残部を示すフローチャートある。
この実施例の構成が、実施例1のそれと大きく異なるところは、部分縮退したコアセルの運用上必要不可欠な構成情報の退避をサーバの再立ち上げ後の部分縮退したセルの存否判定の中で行うようにした点である。
すなわち、この実施例のサーバ1A(図6には図示せず)は、図6のステップC5に示すように、コアセルが部分縮退しているか否かの判定処理の中での部分縮退が発生しているコアセルのセル番号を運用端末SNMPマネージャー50のセル番号記憶領域に退避させる際に、そのコアセルの運用上必要不可欠な構成情報を運用端末SNMPマネージャー50の構成情報記憶領域に退避させるようにして構成されたことにその特徴部分がある。
その他の構成は、実施例1のそれと同じであるので、その逐一の説明は省略する。但し、図6及び図7のステップC1乃至C4とステップC6乃至C15は、図2及び図3のステップA1乃至A4とステップA6乃至A15と同じである。
また、この実施例の動作も、コアセルが部分縮退していると判定されたとき(図6のステップC4のセル#i=部分縮退)、そのセル番号が運用端末SNMPマネージャー50のセル番号記憶領域に退避されると共に、そのコアセルの運用上必要不可欠な構成情報が運用端末SNMPマネージャー50の構成情報記憶領域に退避されることを除いて、実施例1で説明したところと同じである。
したがって、効果も実施例1と同効である。
以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、運用端末SNMマネージャーは、インターネットに接続して構成される例について説明したが、その機能は、SPにケーブルを介して接続されて構成されてもよいし、サーバに内臓して構成されてもよい。
また、記憶領域は、サーバのアドレス空間内に事前に又は事後的に割り付けられるものであってもよいし、或るいは固定的に割り付けられるものであってもよい。
また、この発明は、サーバに限らず、運用上常にイネーブル状態になければならないハードウェアを備えるコア構成要素を含む複数の構成要素を有するその他の情報処理システムにおいても実施し得る。
ここに開示しているこの発明の方法及びシステムは、情報処理システムだけでなく、各種の制御装置の情報処理においても利用し得る。
この発明の実施例1であるサーバの電気的構成を示す図である。 同サーバの構成情報移動制御手順全体の一部を示すフローチャートである。 同サーバの構成情報移動制御手順全体の残部を示すフローチャートである。 同サーバの構成情報移動制御手順の具体例の一部を示すフローチャートである。 同サーバの構成情報移動制御手順の具体例の残部を示すフローチャートである。 この発明の実施例2であるサーバの構成情報移動制御手順全体の一部を示すフローチャートである。 同サーバの構成情報移動制御手順全体の残部を示すフローチャートである。
符号の説明
1、1A サーバ
10 セル
12i1、12i2、12i3、12i4 CPU(プロセッサ)
18 主記憶装置(記憶手段)
30 SP
40 サーバ(情報処理システム)
50 運用端末SNMPマネージャー

Claims (9)

  1. 各々プロセッサ及び主記憶装置を有する複数のセルからなり、前記複数のセルのうち、任意の一の前記セルが、システムの運用上必要不可欠なコア情報を自己の前記主記憶装置に記憶するコアセルとして運用される情報処理システムで用いられるコアセル変更制御方式であって、
    前記コアセルがシステム運用中に部分縮退したとき、当該コアセルを切り離し、前記複数のセルに含まれる健全なセルの中から任意の一つを選択し、
    前記コアセルの前記コア情報を選択された前記任意の一つの健全なセルに移して当該健全なセルを新たなコアセルとした後、
    前記コアセルであったセルを、部分縮退している状態のまま、再び組込んで非コアセルとして活用させ、活線挿抜も可能とすることを特徴とする情報処理システムのコアセル変更制御方式。
  2. 前記選択は、
    前記コアセルの部分縮退時に、前記コアセルの前記コア情報をコア情報管理用の記憶手段に退避させ、
    前記コアセルをディスエーブル状態に設定し、
    該設定後に行うことを特徴とする請求項1記載の情報処理システムのコアセル変更制御方式。
  3. 前記選択は、前記コアセルをディスエーブル状態に設定し、該設定後に行い、
    前記選択の中で前記コアセルが部分縮退しているとき、前記コアセルの前記コア情報をコア情報管理用の記憶手段に退避させることを特徴とする請求項1記載の情報処理システムのコアセル変更制御方式。
  4. 前記健全なセルへの前記コア情報の移動後に、前記ディスエーブル状態に設定された前記コアセルを非コアセルとしてイネーブル状態に設定することを特徴とする請求項2又は3記載の情報処理システムのコアセル変更制御方式。
  5. 前記コアセルの前記ディスエーブル状態への設定は、前記情報処理システムを再立ち上げするときに行うことを特徴とする請求項2、3又は4記載の情報処理システムのコアセル変更制御方式。
  6. 前記選択は、前記情報処理システムの再立ち上げ後に行うことを特徴とする請求項1乃至5のいずれか一に記載の情報処理システムのコアセル変更制御方式。
  7. 前記選択において、前記セルが前記部分縮退しているとき、当該セルをディスエーブル状態に設定することを特徴とする請求項4記載の情報処理システムのコアセル変更制御方式。
  8. 前記コアセルを前記イネーブル状態に設定する際に、前記ディスエーブル状態に設定した前記セルもイネーブル状態に設定することを特徴とする請求項7記載の情報処理システムのコアセル変更制御方式。
  9. コンピュータに請求項1乃至8のいずれか一に記載の情報処理システムのコアセル変更制御方式を実行させることを特徴とする制御プログラム。
JP2006101260A 2006-03-31 2006-03-31 情報処理システムのコアセル変更制御方式及びその制御プログラム Expired - Fee Related JP5220281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006101260A JP5220281B2 (ja) 2006-03-31 2006-03-31 情報処理システムのコアセル変更制御方式及びその制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006101260A JP5220281B2 (ja) 2006-03-31 2006-03-31 情報処理システムのコアセル変更制御方式及びその制御プログラム

Publications (2)

Publication Number Publication Date
JP2007272846A JP2007272846A (ja) 2007-10-18
JP5220281B2 true JP5220281B2 (ja) 2013-06-26

Family

ID=38675548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006101260A Expired - Fee Related JP5220281B2 (ja) 2006-03-31 2006-03-31 情報処理システムのコアセル変更制御方式及びその制御プログラム

Country Status (1)

Country Link
JP (1) JP5220281B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225054A (ja) * 2009-03-25 2010-10-07 Nec Corp コンピュータシステム、障害処理方法、及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255934B2 (ja) * 1991-01-25 2002-02-12 株式会社日立製作所 ベーシックプロセッシングユニット及び高信頼化コンピュータシステム
JP3447404B2 (ja) * 1994-12-08 2003-09-16 日本電気株式会社 マルチプロセッサシステム
JP3161319B2 (ja) * 1996-02-14 2001-04-25 日本電気株式会社 マルチプロセッサシステム
JPH11126195A (ja) * 1997-10-22 1999-05-11 Mitsubishi Electric Corp 分散システム
JP3365282B2 (ja) * 1997-11-14 2003-01-08 日本電気株式会社 クラスタ接続マルチcpuシステムのcpuデグレード方式
JP3982353B2 (ja) * 2002-07-12 2007-09-26 日本電気株式会社 フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム

Also Published As

Publication number Publication date
JP2007272846A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
CN100474247C (zh) 在计算机服务器系统中更新固件的方法
JP5113700B2 (ja) ファームウェア更新装置及び方法
TWI386847B (zh) 可安全復原的韌體更新方法及可安全復原之韌體更新的嵌入式電子裝置
US8713296B2 (en) Apparatus for restoring setting information of a board management controller from a backup memory before loading an OS when a system board is replaced
US11314665B2 (en) Information processing system, information processing device, BIOS updating method for information processing device, and BIOS updating program for information processing device
JP5915086B2 (ja) 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム
WO2013103023A1 (ja) 情報処理装置、情報処理方法、およびコンピュータプログラム
JP5333579B2 (ja) 管理サーバ、ブートサーバ、ネットワークブートシステムおよびネットワークブート方法
CN107980119B (zh) 一种服务器管理方法和服务器
CN100492305C (zh) 一种计算机系统的快速恢复方法及设备
WO2012031567A1 (zh) 文件系统的容错方法及其装置
CN109976886B (zh) 内核远程切换方法及装置
US7861112B2 (en) Storage apparatus and method for controlling the same
JP2006268521A (ja) 予備cell試験システム
JP5220281B2 (ja) 情報処理システムのコアセル変更制御方式及びその制御プログラム
JP5387767B2 (ja) 実行中のプログラムの更新技術
JPWO2004081791A1 (ja) 仮想計算機システム、仮想計算機システムにおけるファームウェアアップデート方法
JP2006146709A (ja) 更新制御プログラム、更新制御方法および更新制御装置
JP2006106914A (ja) ファームウェアで動作する処理装置およびファームウェア更新方法
JP5585502B2 (ja) 情報処理装置およびそのファームウェア更新方法
JP6682897B2 (ja) 通信設定方法、通信設定プログラム、情報処理装置および情報処理システム
WO2024000535A1 (zh) 分区表更新方法、装置、电子设备及存储介质
JP5712689B2 (ja) ハードウェア構成縮退時の高速立ち上げ方法、高速立ち上げ装置及び高速立ち上げプログラム
JP6981098B2 (ja) 復旧制御装置、復旧制御システム、復旧制御方法、及び、復旧制御プログラム
JP5564756B2 (ja) 冗長構成システム、該冗長構成システムに用いられる情報管理方法及び情報管理制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111020

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5220281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees