JP5217224B2 - Thin film transistor manufacturing method - Google Patents

Thin film transistor manufacturing method Download PDF

Info

Publication number
JP5217224B2
JP5217224B2 JP2007110925A JP2007110925A JP5217224B2 JP 5217224 B2 JP5217224 B2 JP 5217224B2 JP 2007110925 A JP2007110925 A JP 2007110925A JP 2007110925 A JP2007110925 A JP 2007110925A JP 5217224 B2 JP5217224 B2 JP 5217224B2
Authority
JP
Japan
Prior art keywords
thin film
electrode
film transistor
organic semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007110925A
Other languages
Japanese (ja)
Other versions
JP2008270494A (en
Inventor
透 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2007110925A priority Critical patent/JP5217224B2/en
Publication of JP2008270494A publication Critical patent/JP2008270494A/en
Application granted granted Critical
Publication of JP5217224B2 publication Critical patent/JP5217224B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ及び画像表示装置に関する。本発明は、特に画像表示装置等に用いる薄膜トランジスタの製造方法、その製造方法により製造された薄膜トランジスタ及びその薄膜トランジスタを複数配列した画像表示装置に関する。   The present invention relates to a method for manufacturing a thin film transistor, a thin film transistor, and an image display device. The present invention relates to a manufacturing method of a thin film transistor used particularly for an image display device, a thin film transistor manufactured by the manufacturing method, and an image display device in which a plurality of the thin film transistors are arranged.

近年、フレキシブル化、軽量化、低コスト化などの観点から、有機半導体を用いた薄膜トランジスタ(以下、単に「有機TFT」という。)の研究が盛んであり、有機ELや電子ペーパなどの駆動回路や電子タグなどへの応用が期待されている。   In recent years, thin film transistors using organic semiconductors (hereinafter simply referred to as “organic TFTs”) have been actively studied from the viewpoints of flexibility, weight reduction, cost reduction, and the like, driving circuits such as organic EL and electronic paper, Application to electronic tags is expected.

有機TFTを用いた各種デバイスにおいては、有機半導体をパターン形成することが重要である。例えば、電子ペーパの駆動回路は複数個の有機TFTをマトリクス状に配置させたものである。有機半導体をパターニングし素子分離することで、画像表示品質を損なう要因となる隣接素子間に流れる電流を抑制することができる。なお、素子分離とは、個々の素子がそれに隣接する素子と半導体とで架橋されていない状態にすることをいう。   In various devices using organic TFTs, it is important to form an organic semiconductor pattern. For example, a drive circuit for electronic paper has a plurality of organic TFTs arranged in a matrix. By patterning the organic semiconductor and separating the elements, it is possible to suppress a current flowing between adjacent elements, which is a factor that impairs image display quality. Note that element isolation means that an individual element is not bridged by an element adjacent to the element and a semiconductor.

一般に、有機TFTの素子分離を行う方法としては、マスク蒸着法、フォトリソグラフィ法及びリフトオフ法等がある。マスク蒸着法、フォトリソグラフィ法、リフトオフ法等は、工程数が多く面積の大きなデバイスを低コストで形成するには好適ではない。これに対し、インクジェット法を用いた直接描画法も報告されている(特許文献1及び非特許文献1参照。)。有機半導体の濡れ広がりを抑制するために、あらかじめ基材の表面エネルギーをパターニングする工程が必要(特許文献1参照。)、あるいはインク粘度等の制約から材料プロセス的制約が大きいなど(非特許文献1参照。)、低コスト化や大面積化に対する有効性は限られてしまう。   In general, methods for element separation of organic TFTs include a mask vapor deposition method, a photolithography method, and a lift-off method. Mask vapor deposition, photolithography, lift-off, and the like are not suitable for forming a device having a large number of steps and a large area at low cost. On the other hand, a direct drawing method using an inkjet method has also been reported (see Patent Document 1 and Non-Patent Document 1). In order to suppress wetting and spreading of the organic semiconductor, a step of patterning the surface energy of the base material in advance is necessary (see Patent Document 1), or material process restrictions are large due to restrictions such as ink viscosity (Non-Patent Document 1). See)), and the effectiveness for cost reduction and area increase is limited.

また、上記従来の方法で半導体層をパターニングした場合には、半導体層が存在する部分と存在しない部分との間に段差が生じ、封止層や層間絶縁層を積層する際に段差による問題が生じる場合がある。特に封止層や層間絶縁層の積層を印刷法で実施する場合は問題が大きい。
米国特許第64003397号 K.E.Paul,Appl.Phys.Lett.2003,Vol.83,pp.2070−2072
Further, when the semiconductor layer is patterned by the above conventional method, a step is generated between the portion where the semiconductor layer is present and the portion where the semiconductor layer is not present, and there is a problem due to the step when the sealing layer and the interlayer insulating layer are stacked. May occur. In particular, when the lamination of the sealing layer and the interlayer insulating layer is performed by a printing method, the problem is great.
U.S. Pat. No. 6,400,397 K. E. Paul, Appl. Phys. Lett. 2003, Vol. 83, pp. 2070-2072

本発明の目的は、上述の問題点を鑑みてなされたもので、より簡便な製造プロセスで素子分離が可能な薄膜トランジスタの製造方法、その製造方法により製造された薄膜トランジスタ及びその薄膜トランジスタを複数配列した画像表示装置を提供することである。また、本発明は封止層や層間絶縁層などの積層が容易な薄膜トランジスタの製造方法、その製造方法により製造された薄膜トランジスタ及び画像表示装置を提供することである。   The object of the present invention has been made in view of the above-mentioned problems, and a method of manufacturing a thin film transistor capable of element isolation by a simpler manufacturing process, a thin film transistor manufactured by the manufacturing method, and an image in which a plurality of the thin film transistors are arranged It is to provide a display device. Another object of the present invention is to provide a method for manufacturing a thin film transistor that can be easily laminated such as a sealing layer and an interlayer insulating layer, and a thin film transistor and an image display device manufactured by the manufacturing method.

本発明の請求項1記載の発明は、絶縁基板上にゲート電極、ゲート絶縁膜、くし型のソース電極とくし型のドレイン電極とがかみ合うように配置された一対の主電極領域を形成する工程と、前記一対の主電極領域上を含む前記絶縁基板上の全面に有機半導体層を形成する工程と、スクリーン印刷法によって、前記有機半導体層と前記一対の主電極領域との間のチャネル領域を覆う封止層を、かみ合うように配置された前記ソース電極及び前記ドレイン電極の上を貫くように形成する工程と、プラズマ処理を用いて前記有機半導体層の前記封止層の形成されていない領域を非活性化させる工程と、を備えたことを特徴とする薄膜トランジスタの製造方法としたものである。
According to a first aspect of the present invention, there is provided a step of forming a pair of main electrode regions disposed on an insulating substrate so that a gate electrode, a gate insulating film, a comb source electrode and a comb drain electrode are engaged with each other. A step of forming an organic semiconductor layer on the entire surface of the insulating substrate including the pair of main electrode regions and a channel region between the organic semiconductor layer and the pair of main electrode regions by a screen printing method. A step of forming a sealing layer so as to penetrate over the source electrode and the drain electrode arranged so as to engage with each other, and a region where the sealing layer of the organic semiconductor layer is not formed using plasma treatment And a step of deactivating the thin film transistor.

本発明によれば、有機半導体を用いた薄膜トランジスタの製造方法において、従来方法と比較し簡便な方法で有機半導体をパターン形成し素子分離することができる。また、薄膜トランジスタへの封止層や層間絶縁層などの積層が容易にできる。   According to the present invention, in a method of manufacturing a thin film transistor using an organic semiconductor, the organic semiconductor can be patterned and elements can be separated by a simpler method compared to the conventional method. In addition, a thin film transistor such as a sealing layer or an interlayer insulating layer can be easily stacked.

図1(a)及び図1(b)に示すように、本発明の実施の形態に係る画像表示装置80は、複数の画素を行列状に配列している。画素50は、第1の方向(図1中、上下方向)に延在するドレイン線(映像信号線)7と、第1の方向に対して交差する第2の方向(図1中、左右方向)に延在するゲート配線(垂直信号線)との交差部に配設されている。キャパシタ配線はゲート配線と平行に第2の方向において延在する。   As shown in FIGS. 1A and 1B, the image display device 80 according to the embodiment of the present invention has a plurality of pixels arranged in a matrix. The pixel 50 includes a drain line (video signal line) 7 extending in a first direction (vertical direction in FIG. 1) and a second direction (horizontal direction in FIG. 1) intersecting the first direction. ) Extending to the gate wiring (vertical signal line). The capacitor wiring extends in the second direction in parallel with the gate wiring.

画素50は薄膜トランジスタ20と画素容量13との直接回路より構成されている。図1(b)及び図2に示すように薄膜トランジスタ20は、ゲート電極2、ソース電極5、ドレイン電極6、有機半導体層8、封止層10を備えている。画素容量13は、第1の電極とそれに対向する第2の電極(図示しない)と双方の間の非活性化した有機半導体層9を含む誘電体とを備えている。キャパシタ電極11は、第1の電極とそれに対向しゲート電極2と同一層により形成されたキャパシタ電極11と双方の間の誘電体とを備えている。キャパシタ配線12は、キャパシタ電極11と同一層において同一材料により構成されている。   The pixel 50 is configured by a direct circuit of the thin film transistor 20 and the pixel capacitor 13. As shown in FIGS. 1B and 2, the thin film transistor 20 includes a gate electrode 2, a source electrode 5, a drain electrode 6, an organic semiconductor layer 8, and a sealing layer 10. The pixel capacitor 13 includes a first electrode and a second electrode (not shown) opposite to the first electrode, and a dielectric including the deactivated organic semiconductor layer 9 between both. The capacitor electrode 11 includes a first electrode, a capacitor electrode 11 facing the first electrode and formed of the same layer as the gate electrode 2, and a dielectric between them. The capacitor wiring 12 is made of the same material in the same layer as the capacitor electrode 11.

絶縁基板1としては、ソーダライムガラス、石英、シリコンウエハ、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン(PES)、ポリメチルメタクリレート(PMMA)、ポリカーボネート、ポリアリルレートなどを使用することができるがそれに限定されるものではない。絶縁基板1は、必要な耐熱性の観点から材料が選択されて用いられる。   As the insulating substrate 1, soda lime glass, quartz, silicon wafer, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), cycloolefin polymer, polyimide, polyethersulfone (PES), polymethyl methacrylate (PMMA), polycarbonate, Polyallylate or the like can be used, but is not limited thereto. The insulating substrate 1 is used by selecting a material from the viewpoint of necessary heat resistance.

薄膜トランジスタ20のゲート電極2とキャパシタ電極11としては、Al、Cr、Au、Ag、Ni、Cu及びMo等の金属や、ITO等の透明導電膜を使用することができる。製法としては、真空蒸着法やスパッタリング法を用いることができる。成膜後にフォトリソグラフィ技術により形成されたマスクを用い、エッチングで形成する方法を使用できるがそれに限定されるものではない。ゲート配線3は薄膜トランジスタ20のゲート電極2と同一層において同一材料により構成される。同様に、キャパシタ配線12は、キャパシタ電極11と同一層において同一材料により構成される。   As the gate electrode 2 and the capacitor electrode 11 of the thin film transistor 20, a metal such as Al, Cr, Au, Ag, Ni, Cu and Mo, or a transparent conductive film such as ITO can be used. As a manufacturing method, a vacuum deposition method or a sputtering method can be used. A method of forming by etching using a mask formed by a photolithography technique after film formation can be used, but is not limited thereto. The gate wiring 3 is made of the same material in the same layer as the gate electrode 2 of the thin film transistor 20. Similarly, the capacitor wiring 12 is made of the same material in the same layer as the capacitor electrode 11.

薄膜トランジスタ20のゲート絶縁膜4は、無機系材料や有機系材料を使用して形成することができる。無機系材料には、SiO、BaSr(1−x)TiO、BaTiZr(1−x)等を使用することができる。有機系材料には、ポリエステル/メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどを使用することができる。製法としては、例えば、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法、真空蒸着法及びCVD法等を使用することができる。 The gate insulating film 4 of the thin film transistor 20 can be formed using an inorganic material or an organic material. The inorganic material can be used SiO 2, Ba x Sr (1 -x) TiO 3, BaTi x Zr (1-x) O 3 or the like. As the organic material, polyester / melamine resin paste, polymethyl methacrylate, polyvinyl chloride, polyvinyl alcohol, polyvinyl phenol, polystyrene, cyanoethyl pullulan, and the like can be used. As the production method, for example, a spin coating method, a dip coating method, a screen printing method, a relief printing method, an intaglio printing method, a lithographic printing method, an ink jet method, a vacuum deposition method, a CVD method and the like can be used.

薄膜トランジスタ20のソース電極5及びドレイン電極6(一対の主電極領域)と画素容量13とは、薄膜トランジスタ20のゲート電極2等と同様の材料を用いることができる。製法については薄膜トランジスタ20のゲート電極2等と同様の製法のほか、スクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法及び反転印刷法等の印刷法を用いることができる。印刷形成においてはAgインク、Niインク、Cuインク等が用いることができる。ドレイン配線7は薄膜トランジスタ20のドレイン電極6と同一層において同一材料により構成されている。   The source electrode 5 and drain electrode 6 (a pair of main electrode regions) of the thin film transistor 20 and the pixel capacitor 13 can be made of the same material as the gate electrode 2 of the thin film transistor 20 or the like. As for the production method, in addition to the production method similar to the gate electrode 2 of the thin film transistor 20, printing methods such as screen printing method, flexographic printing method, gravure printing method, offset printing method and reverse printing method can be used. Ag ink, Ni ink, Cu ink, or the like can be used in printing formation. The drain wiring 7 is made of the same material in the same layer as the drain electrode 6 of the thin film transistor 20.

薄膜トランジスタ20の有機半導体層8は、ペンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などの有機半導体を用いることができる。製法としては、スピンコート法、ディップコート法及び真空蒸着法などから材料に応じ適宜選択して用いられる。有機半導体層8の膜厚は5nm〜100nm、好ましくは5nm〜50nmである。膜厚が必要以上に厚いと、後述の有機半導体層8を非活性化させる工程において、十分に非活性化させることができず素子分離が不十分となる。   The organic semiconductor layer 8 of the thin film transistor 20 can use an organic semiconductor such as pentacene, polythiophene, polyallylamine, and fluorenebiothiophene copolymer. As the production method, a spin coating method, a dip coating method, a vacuum deposition method, or the like is appropriately selected according to the material. The film thickness of the organic semiconductor layer 8 is 5 nm to 100 nm, preferably 5 nm to 50 nm. If the film thickness is thicker than necessary, it cannot be sufficiently deactivated in the process of deactivating the organic semiconductor layer 8 described later, resulting in insufficient element isolation.

薄膜トランジスタ20の封止層10は有機半導体層8上のチャネル領域(ソース電極5及びドレイン電極6、ソース電極5とドレイン電極6との間の部分)にパターン形成されるが、外部の酸素や水分による有機半導体の変質を防ぐという目的の他に、後述の有機半導体を非活性化させる工程においては、チャネル領域の有機半導体層8を保護する働きがある。封止層10が形成されていない領域には有機半導体層8と膜厚が等しい非活性化した有機半導体層8が存在している。   The sealing layer 10 of the thin film transistor 20 is patterned in the channel region on the organic semiconductor layer 8 (the source electrode 5 and the drain electrode 6, and the portion between the source electrode 5 and the drain electrode 6). In addition to the purpose of preventing the deterioration of the organic semiconductor due to the above, in the step of deactivating the organic semiconductor described later, it serves to protect the organic semiconductor layer 8 in the channel region. In the region where the sealing layer 10 is not formed, the deactivated organic semiconductor layer 8 having the same thickness as the organic semiconductor layer 8 is present.

薄膜トランジスタ20の封止層10は有機半導体層8の特性を損なわないものであれば、特に限定されるものではなく例えばフッ素樹脂などが用いられる。また、封止層10の厚さは0.5μm以上、好ましくは2μm以上である。0.5μmより薄いと、十分な封止効果が得られない。封止層10のパターン形成方法としては、各種印刷方式を用いることが可能であるが、解像性と膜厚との点からスクリーン印刷法が好ましい。   The sealing layer 10 of the thin film transistor 20 is not particularly limited as long as the characteristics of the organic semiconductor layer 8 are not impaired. For example, a fluororesin is used. Moreover, the thickness of the sealing layer 10 is 0.5 μm or more, preferably 2 μm or more. If it is thinner than 0.5 μm, a sufficient sealing effect cannot be obtained. As a pattern forming method of the sealing layer 10, various printing methods can be used, but a screen printing method is preferable in terms of resolution and film thickness.

薄膜トランジスタ20の有機半導体層8を非活性化させる方法としては、プラズマ処理が好ましい。プラズマ処理は不活性ガス雰囲気中で行なうことが好ましい。活性ガス中で処理を行うと電極がダメージを受ける場合がある。その他の非活性化させる方法としては、UVオゾン洗浄及びコロナ処理などが挙げられるが、十分な非活性化効果が得られない。非活性化した有機半導体層8は、半導体特性を示さずに1×10−6Ωcm以上の抵抗率を有している。 As a method for deactivating the organic semiconductor layer 8 of the thin film transistor 20, plasma treatment is preferable. The plasma treatment is preferably performed in an inert gas atmosphere. When the treatment is performed in an active gas, the electrode may be damaged. Other deactivation methods include UV ozone cleaning and corona treatment, but a sufficient deactivation effect cannot be obtained. The deactivated organic semiconductor layer 8 has a resistivity of 1 × 10 −6 Ωcm or higher without exhibiting semiconductor characteristics.

本発明の実施の形態に係る画像表示装置の製造方法の工程図を図3を用いて簡単に説明する。図3(a)に示すように、絶縁基板1上にゲート電極2、ゲート配線3、キャパシタ電極11及びキャパシタ配線12を形成する。次に、ゲート電極2上にゲート絶縁膜4を形成する。次にゲート絶縁膜4上にソース電極5、ドレイン電極6、ドレイン配線7及び画素容量13を形成する。次に、図3(b)に示すように絶縁基板1上に形成したソース電極5、ドレイン電極6及び画素容量13の全面に、有機半導体層8を形成する。次に、図3(c)に示すように有機半導体層8上に封止層10をパターン形成する。次に、図3(d)に示すように封止層10が形成されていない領域の有機半導体層8を非活性化させることで素子分離がなされた状態とする。   A process chart of a method of manufacturing an image display device according to an embodiment of the present invention will be briefly described with reference to FIG. As shown in FIG. 3A, the gate electrode 2, the gate wiring 3, the capacitor electrode 11 and the capacitor wiring 12 are formed on the insulating substrate 1. Next, a gate insulating film 4 is formed on the gate electrode 2. Next, the source electrode 5, the drain electrode 6, the drain wiring 7, and the pixel capacitor 13 are formed on the gate insulating film 4. Next, as shown in FIG. 3B, the organic semiconductor layer 8 is formed on the entire surface of the source electrode 5, the drain electrode 6, and the pixel capacitor 13 formed on the insulating substrate 1. Next, as shown in FIG. 3C, the sealing layer 10 is pattern-formed on the organic semiconductor layer 8. Next, as shown in FIG. 3D, the organic semiconductor layer 8 in a region where the sealing layer 10 is not formed is deactivated so that element isolation is achieved.

本発明の本実施の形態に係る薄膜トランジスタの製造方法により形成された薄膜トランジスタ及び画像表示装置は、液晶表示装置及び有機EL表示装置として使用することができる。   The thin film transistor and the image display device formed by the method for manufacturing a thin film transistor according to this embodiment of the present invention can be used as a liquid crystal display device and an organic EL display device.

図1(a)に示す画像表示装置80を、図3(a)〜(d)の工程によって作製した。まず最初に、図3(a)に示すように、絶縁基板1としてPENフィルムを用い、PENフィルム上にAlを真空蒸着法により厚さ50nmに形成する。形成後フォトリソグラフィ技術により形成されたマスクを用い、エッチングによりゲート電極2、ゲート配線3、キャパシタ電極11及びキャパシタ配線12を形成した。次にポリビニルフェノール溶液をスピンコート後150℃で焼成しゲート絶縁膜4を厚さ1μmに形成する。次にAgインクを用いソース電極5、ドレイン電極6、ドレイン配線7及び画素容量13を反転印刷法により幅30μm、厚さ500nmに形成した。   An image display device 80 shown in FIG. 1A was produced by the steps of FIGS. First, as shown in FIG. 3A, a PEN film is used as the insulating substrate 1, and Al is formed on the PEN film to a thickness of 50 nm by vacuum deposition. After formation, a gate electrode 2, a gate wiring 3, a capacitor electrode 11, and a capacitor wiring 12 were formed by etching using a mask formed by a photolithography technique. Next, the polyvinylphenol solution is spin-coated and then baked at 150 ° C. to form the gate insulating film 4 with a thickness of 1 μm. Next, the source electrode 5, the drain electrode 6, the drain wiring 7, and the pixel capacitor 13 were formed to have a width of 30 μm and a thickness of 500 nm by reverse printing using Ag ink.

図3(b)に示すように、上記各種部材が形成されたPENフィルムにポリチオフェン溶液をスピンコートし100℃で乾燥させ、有機半導体層8を厚さ30nmに形成した。   As shown in FIG. 3B, the polythiophene solution was spin-coated on the PEN film on which the various members were formed, and dried at 100 ° C. to form the organic semiconductor layer 8 with a thickness of 30 nm.

図3(c)に示すように、フッ素樹脂の溶液をスクリーン印刷し100℃で乾燥させ、チャネル領域上に封止層10を厚さ3μmに形成した。   As shown in FIG. 3C, a fluororesin solution was screen-printed and dried at 100 ° C. to form a sealing layer 10 having a thickness of 3 μm on the channel region.

そして、図3(d)に示すように、この基材をN雰囲気、400Wの電力下において約1minのプラズマ処理を行い、封止層10が形成されていない領域の有機半導体層を非活性化した。 Then, as shown in FIG. 3 (d), this base material is subjected to a plasma treatment for about 1 min in a N 2 atmosphere under a power of 400 W, and the organic semiconductor layer in the region where the sealing layer 10 is not formed is deactivated. Turned into.

このようにして得られた画像表示装置80は、従来の半導体層形成方法において生じる半導体が存在する部分と存在しない部分の間の段差が無いため、他層の積層における問題が小さい。   In the image display device 80 obtained in this way, since there is no step between the portion where the semiconductor is present and the portion where the semiconductor is not present, which occurs in the conventional semiconductor layer forming method, problems in stacking other layers are small.

(a)は、本発明の一実施の形態に係る画像表示装置の断面図、(b)は(a)に示す画像表示装置の1画素の平面図である。(A) is sectional drawing of the image display apparatus which concerns on one embodiment of this invention, (b) is a top view of 1 pixel of the image display apparatus shown to (a). 図1(b)に示す線A−Aに沿って切った断面図である。It is sectional drawing cut along line AA shown in FIG.1 (b). (a)〜(d)は本実施の形態に係る画像表示装置の製造方法を説明する工程説明図である。(A)-(d) is process explanatory drawing explaining the manufacturing method of the image display apparatus which concerns on this Embodiment.

符号の説明Explanation of symbols

1 絶縁基板
2 ゲート電極
3 ゲート配線
4 ゲート絶縁膜
5 ソース電極
6 ドレイン電極
7 ドレイン配線
8 有機半導体層
9 非活性化した有機半導体層
10 封止層
11 キャパシタ電極
12 キャパシタ配線
13 画素容量
20 薄膜トランジスタ
50 画素
80 画像表示装置
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Gate electrode 3 Gate wiring 4 Gate insulating film 5 Source electrode 6 Drain electrode 7 Drain wiring 8 Organic semiconductor layer 9 Deactivated organic semiconductor layer 10 Sealing layer 11 Capacitor electrode 12 Capacitor wiring 13 Pixel capacity 20 Thin film transistor 50 Pixel 80 image display device

Claims (1)

絶縁基板上にゲート電極、ゲート絶縁膜、くし型のソース電極とくし型のドレイン電極とがかみ合うように配置された一対の主電極領域を形成する工程と、
前記一対の主電極領域上を含む前記絶縁基板上の全面に有機半導体層を形成する工程と、
スクリーン印刷法によって、前記有機半導体層と前記一対の主電極領域との間のチャネル領域を覆う封止層を、かみ合うように配置された前記ソース電極及び前記ドレイン電極の上を貫くように形成する工程と、
プラズマ処理を用いて前記有機半導体層の前記封止層の形成されていない領域を非活性化させる工程と、
を備えたことを特徴とする薄膜トランジスタの製造方法。
Forming a pair of main electrode regions disposed on an insulating substrate so that a gate electrode, a gate insulating film, a comb-type source electrode and a comb-type drain electrode are engaged with each other;
Forming an organic semiconductor layer over the entire surface of the insulating substrate including the pair of main electrode regions;
A sealing layer that covers a channel region between the organic semiconductor layer and the pair of main electrode regions is formed by screen printing so as to penetrate over the source electrode and the drain electrode that are arranged to engage with each other. Process,
Inactivating a region of the organic semiconductor layer where the sealing layer is not formed using plasma treatment ;
A method for producing a thin film transistor, comprising:
JP2007110925A 2007-04-19 2007-04-19 Thin film transistor manufacturing method Expired - Fee Related JP5217224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007110925A JP5217224B2 (en) 2007-04-19 2007-04-19 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007110925A JP5217224B2 (en) 2007-04-19 2007-04-19 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2008270494A JP2008270494A (en) 2008-11-06
JP5217224B2 true JP5217224B2 (en) 2013-06-19

Family

ID=40049613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007110925A Expired - Fee Related JP5217224B2 (en) 2007-04-19 2007-04-19 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP5217224B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5598410B2 (en) 2011-04-11 2014-10-01 大日本印刷株式会社 Organic semiconductor device manufacturing method and organic semiconductor device
JP5630364B2 (en) 2011-04-11 2014-11-26 大日本印刷株式会社 Organic semiconductor device manufacturing method and organic semiconductor device
JP6221243B2 (en) * 2013-01-28 2017-11-01 凸版印刷株式会社 Thin film transistor array and image display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235678A (en) * 1994-02-22 1995-09-05 Hitachi Ltd Thin film semiconductor device and manufacture thereof
KR20010089334A (en) * 1999-08-24 2001-10-06 요트.게.아. 롤페즈 Display device
JP2005086144A (en) * 2003-09-11 2005-03-31 Asahi Kasei Corp Method for forming organic conductive thin film, and semiconductor device
GB0424342D0 (en) * 2004-11-03 2004-12-08 Avecia Ltd Process and device
JP2007036006A (en) * 2005-07-28 2007-02-08 Hitachi Ltd Organic thin film transistor and its manufacturing method

Also Published As

Publication number Publication date
JP2008270494A (en) 2008-11-06

Similar Documents

Publication Publication Date Title
JP4550030B2 (en) Organic thin film transistor and flat panel display device including the same
KR101137389B1 (en) Substrate for flexible display device, methode for manufacturing the same, and method for manufacturing organic light emitting device
JP4181154B2 (en) Organic electroluminescent display device having organic thin film transistor and method for manufacturing the same
JP2008159935A (en) Flexible tft substrate, manufacturing method thereof and flexible display
CN103650149B (en) Display device and manufacture method thereof
KR20110057985A (en) Flexible display apparatus and method thereof
JP4391451B2 (en) MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME
JP5217224B2 (en) Thin film transistor manufacturing method
JP5621273B2 (en) THIN FILM TRANSISTOR STRUCTURE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2005166315A (en) Organic el display device
JP5671911B2 (en) THIN FILM TRANSISTOR ARRAY, IMAGE DISPLAY DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY
JP2010212326A (en) Semiconductor device
KR20130043634A (en) Oxide tft array substrate, method for manufacturing the same, and electronic apparatus using the same
JP5987274B2 (en) Active matrix substrate
CN107534056B (en) Thin film transistor array forming substrate, manufacturing method thereof, and substrate for image display device
JP7163772B2 (en) Organic thin film transistor, manufacturing method thereof, and image display device
JP5375058B2 (en) Thin film transistor array and manufacturing method thereof
JP2008249968A (en) Active matrix type display device and manufacturing method thereof
WO2014049970A1 (en) Thin film transistor array and image display apparatus
JP2007088001A (en) Thin-film transistor and image display device using the same, and method of manufacturing the same
JP4726440B2 (en) ORGANIC OR INORGANIC TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
WO2016208414A1 (en) Element substrate, method for producing element substrate and display device
KR101785916B1 (en) Organic thin flim transitor, method for manufacturing the same and liquid crystal display device having the same
KR100696490B1 (en) Flat panel display device and a method for preparing the same
JP6064356B2 (en) Thin film transistor array and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees