JP2008270494A

JP2008270494A - Manufacturing method of thin-film transistor, the thin-film transistor, and image display unit

Info

Publication number: JP2008270494A
Application number: JP2007110925A
Authority: JP
Inventors: Toru Okubo; 透大久保
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2007-04-19
Filing date: 2007-04-19
Publication date: 2008-11-06
Anticipated expiration: 2027-04-19
Also published as: JP5217224B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a thin-film transistor, as well as, the thin-film transistor and an image display unit which allows element isolation, using a simple process. <P>SOLUTION: The manufacturing method of a thin-film transistor includes a process in which a gate electrode, a gate insulating film, and a pair of main electrode regions are formed on an insulating substrate; a process in which an organic semiconductor layer is formed across the entire surface on the insulating substrate including the pair of main electrode regions; a process for forming a sealing layer that covers a channel region between the organic semiconductor layer and the pair of main electrode regions; and a process for disactivating the region of the organic semiconductor layer, where sealing layer is not formed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ及び画像表示装置に関する。本発明は、特に画像表示装置等に用いる薄膜トランジスタの製造方法、その製造方法により製造された薄膜トランジスタ及びその薄膜トランジスタを複数配列した画像表示装置に関する。 The present invention relates to a method for manufacturing a thin film transistor, a thin film transistor, and an image display device. The present invention relates to a manufacturing method of a thin film transistor used particularly for an image display device, a thin film transistor manufactured by the manufacturing method, and an image display device in which a plurality of the thin film transistors are arranged.

近年、フレキシブル化、軽量化、低コスト化などの観点から、有機半導体を用いた薄膜トランジスタ（以下、単に「有機ＴＦＴ」という。）の研究が盛んであり、有機ＥＬや電子ペーパなどの駆動回路や電子タグなどへの応用が期待されている。 In recent years, thin film transistors using organic semiconductors (hereinafter simply referred to as “organic TFTs”) have been actively studied from the viewpoints of flexibility, weight reduction, cost reduction, and the like, driving circuits such as organic EL and electronic paper, Application to electronic tags is expected.

有機ＴＦＴを用いた各種デバイスにおいては、有機半導体をパターン形成することが重要である。例えば、電子ペーパの駆動回路は複数個の有機ＴＦＴをマトリクス状に配置させたものである。有機半導体をパターニングし素子分離することで、画像表示品質を損なう要因となる隣接素子間に流れる電流を抑制することができる。なお、素子分離とは、個々の素子がそれに隣接する素子と半導体とで架橋されていない状態にすることをいう。 In various devices using organic TFTs, it is important to form an organic semiconductor pattern. For example, a drive circuit for electronic paper has a plurality of organic TFTs arranged in a matrix. By patterning the organic semiconductor and separating the elements, it is possible to suppress a current flowing between adjacent elements, which is a factor that impairs image display quality. Note that element isolation means that an individual element is not bridged by an element adjacent to the element and a semiconductor.

一般に、有機ＴＦＴの素子分離を行う方法としては、マスク蒸着法、フォトリソグラフィ法及びリフトオフ法等がある。マスク蒸着法、フォトリソグラフィ法、リフトオフ法等は、工程数が多く面積の大きなデバイスを低コストで形成するには好適ではない。これに対し、インクジェット法を用いた直接描画法も報告されている（特許文献１及び非特許文献１参照。）。有機半導体の濡れ広がりを抑制するために、あらかじめ基材の表面エネルギーをパターニングする工程が必要（特許文献１参照。）、あるいはインク粘度等の制約から材料プロセス的制約が大きいなど（非特許文献１参照。）、低コスト化や大面積化に対する有効性は限られてしまう。 In general, methods for element separation of organic TFTs include a mask vapor deposition method, a photolithography method, and a lift-off method. Mask vapor deposition, photolithography, lift-off, and the like are not suitable for forming a device having a large number of steps and a large area at low cost. On the other hand, a direct drawing method using an inkjet method has also been reported (see Patent Document 1 and Non-Patent Document 1). In order to suppress wetting and spreading of the organic semiconductor, a step of patterning the surface energy of the base material in advance is necessary (see Patent Document 1), or material process restrictions are large due to restrictions such as ink viscosity (Non-Patent Document 1). See)), and the effectiveness for cost reduction and area increase is limited.

また、上記従来の方法で半導体層をパターニングした場合には、半導体層が存在する部分と存在しない部分との間に段差が生じ、封止層や層間絶縁層を積層する際に段差による問題が生じる場合がある。特に封止層や層間絶縁層の積層を印刷法で実施する場合は問題が大きい。
米国特許第６４００３３９７号Ｋ．Ｅ．Ｐａｕｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００３，Ｖｏｌ．８３，ｐｐ．２０７０−２０７２ Further, when the semiconductor layer is patterned by the above conventional method, a step is generated between the portion where the semiconductor layer is present and the portion where the semiconductor layer is not present, and there is a problem due to the step when the sealing layer and the interlayer insulating layer are stacked. May occur. In particular, when the lamination of the sealing layer and the interlayer insulating layer is performed by a printing method, the problem is great.
U.S. Pat. No. 6,400,397 K. E. Paul, Appl. Phys. Lett. 2003, Vol. 83, pp. 2070-2072

本発明の目的は、上述の問題点を鑑みてなされたもので、より簡便な製造プロセスで素子分離が可能な薄膜トランジスタの製造方法、その製造方法により製造された薄膜トランジスタ及びその薄膜トランジスタを複数配列した画像表示装置を提供することである。また、本発明は封止層や層間絶縁層などの積層が容易な薄膜トランジスタの製造方法、その製造方法により製造された薄膜トランジスタ及び画像表示装置を提供することである。 The object of the present invention has been made in view of the above-mentioned problems, and a method of manufacturing a thin film transistor capable of element isolation by a simpler manufacturing process, a thin film transistor manufactured by the manufacturing method, and an image in which a plurality of the thin film transistors are arranged. It is to provide a display device. Another object of the present invention is to provide a method for manufacturing a thin film transistor that can be easily laminated such as a sealing layer and an interlayer insulating layer, and a thin film transistor and an image display device manufactured by the manufacturing method.

本発明の請求項１記載の発明は、絶縁基板上にゲート電極、ゲート絶縁膜、一対の主電極領域を形成する工程と、一対の主電極領域上を含む絶縁基板上の全面に有機半導体層を形成する工程と、有機半導体層と一対の主電極領域との間のチャネル領域を覆う封止層を形成する工程と、有機半導体層の封止層の形成されていない領域を非活性化させる工程と、を備えたことを特徴とする薄膜トランジスタの製造方法としたものである。 According to a first aspect of the present invention, there is provided a step of forming a gate electrode, a gate insulating film and a pair of main electrode regions on an insulating substrate, and an organic semiconductor layer on the entire surface of the insulating substrate including the pair of main electrode regions. A step of forming a sealing layer covering the channel region between the organic semiconductor layer and the pair of main electrode regions, and a region where the sealing layer of the organic semiconductor layer is not formed is deactivated A method of manufacturing a thin film transistor, characterized by comprising the steps of:

本発明の請求項２記載の発明は、封止層は印刷法により形成されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法としたものである。 The invention according to claim 2 of the present invention is the method for producing a thin film transistor according to claim 1, wherein the sealing layer is formed by a printing method.

本発明の請求項３記載の発明は、印刷法はスクリーン印刷であることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタの製造方法としたものである。 According to a third aspect of the present invention, there is provided the thin film transistor manufacturing method according to the first or second aspect, wherein the printing method is screen printing.

本発明の請求項４記載の発明は、有機半導体層の封止層の形成されていない領域を非活性化させる工程は、プラズマ処理を用いて有機半導体層を非活性化させる工程であることを特徴とする請求項１乃至請求項３のいずれかに記載の薄膜トランジスタの製造方法としたものである。 According to a fourth aspect of the present invention, the step of deactivating the region of the organic semiconductor layer where the sealing layer is not formed is a step of deactivating the organic semiconductor layer using plasma treatment. The thin-film transistor manufacturing method according to any one of claims 1 to 3 is characterized.

本発明の請求項５記載の発明は、絶縁基板と、絶縁基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された一対の主電極領域と、一対の主電極領域上に形成された有機半導体層と、有機半導体層上の一対の主電極領域間に形成された封止層と、を備え、有機半導体層の封止層の形成されていない領域を非活性化したことを特徴とする薄膜トランジスタとしたものである。 According to a fifth aspect of the present invention, an insulating substrate, a gate electrode formed on the insulating substrate, a gate insulating film formed on the gate electrode, and a pair of main electrodes formed on the gate insulating film An organic semiconductor layer formed on the pair of main electrode regions, and a sealing layer formed between the pair of main electrode regions on the organic semiconductor layer. The thin film transistor is characterized in that a region that is not formed is deactivated.

本発明の請求項６記載の発明は、非活性化した有機半導体層の抵抗率が１×１０^−６Ωｃｍ以上である特徴とする請求項５に記載の薄膜トランジスタとしたものである。 A sixth aspect of the present invention is the thin film transistor according to the fifth aspect, wherein the resistivity of the deactivated organic semiconductor layer is 1 × 10 ⁻⁶ Ωcm or more.

本発明の請求項７記載の発明は、有機半導体層の膜厚は、５ｎｍ〜１００ｎｍであることを特徴とする請求項５又は請求項６に記載の薄膜トランジスタとしたものである。 The invention according to claim 7 of the present invention is the thin film transistor according to claim 5 or 6, wherein the thickness of the organic semiconductor layer is 5 nm to 100 nm.

本発明の請求項８記載の発明は、絶縁基板と、絶縁基板上の第１の領域に配設されたゲート電極、ゲート電極上のゲート絶縁膜、ゲート絶縁膜上の一対の主電極領域、一対の主電極領域上の有機半導体層、及び有機半導体層上の一対の主電極領域間の封止層を有する薄膜トランジスタと、絶縁基板上の第１の領域とは異なる第２の領域に配設され、一対の主電極領域の一方に電気的に接続された第１の電極、第１の電極上に配設され有機半導体層と同一層の非活性化した有機半導体層を有する誘電体、及び誘電体上の第２の電極を有する画素容量と、を備えたことを特徴とする画像表示装置としたものである。 The invention according to claim 8 of the present invention includes an insulating substrate, a gate electrode disposed in the first region on the insulating substrate, a gate insulating film on the gate electrode, a pair of main electrode regions on the gate insulating film, A thin film transistor having an organic semiconductor layer on a pair of main electrode regions and a sealing layer between the pair of main electrode regions on the organic semiconductor layer, and a second region different from the first region on the insulating substrate A first electrode electrically connected to one of the pair of main electrode regions, a dielectric having an inactivated organic semiconductor layer disposed on the first electrode and the same layer as the organic semiconductor layer, and An image display device comprising a pixel capacitor having a second electrode on a dielectric.

本発明の請求項９記載の発明は、薄膜トランジスタと画素容量とを有する画素が行列状に複数配列されたことを特徴とする請求項８に記載の画像表示装置としたものである。 The invention according to claim 9 of the present invention is the image display device according to claim 8, wherein a plurality of pixels each having a thin film transistor and a pixel capacitance are arranged in a matrix.

本発明によれば、有機半導体を用いた薄膜トランジスタの製造方法において、従来方法と比較し簡便な方法で有機半導体をパターン形成し素子分離することができる。また、薄膜トランジスタへの封止層や層間絶縁層などの積層が容易にできる。 According to the present invention, in a method of manufacturing a thin film transistor using an organic semiconductor, the organic semiconductor can be patterned and elements can be separated by a simpler method compared to the conventional method. In addition, a thin film transistor such as a sealing layer or an interlayer insulating layer can be easily stacked.

図１（ａ）及び図１（ｂ）に示すように、本発明の実施の形態に係る画像表示装置８０は、複数の画素を行列状に配列している。画素５０は、第１の方向（図１中、上下方向）に延在するドレイン線（映像信号線）７と、第１の方向に対して交差する第２の方向（図１中、左右方向）に延在するゲート配線（垂直信号線）との交差部に配設されている。キャパシタ配線はゲート配線と平行に第２の方向において延在する。 As shown in FIGS. 1A and 1B, the image display device 80 according to the embodiment of the present invention has a plurality of pixels arranged in a matrix. The pixel 50 includes a drain line (video signal line) 7 extending in a first direction (vertical direction in FIG. 1) and a second direction (horizontal direction in FIG. 1) intersecting the first direction. ) Extending to the gate wiring (vertical signal line). The capacitor wiring extends in the second direction in parallel with the gate wiring.

画素５０は薄膜トランジスタ２０と画素容量１３との直接回路より構成されている。図１（ｂ）及び図２に示すように薄膜トランジスタ２０は、ゲート電極２、ソース電極５、ドレイン電極６、有機半導体層８、封止層１０を備えている。画素容量１３は、第１の電極とそれに対向する第２の電極（図示しない）と双方の間の非活性化した有機半導体層９を含む誘電体とを備えている。キャパシタ電極１１は、第１の電極とそれに対向しゲート電極２と同一層により形成されたキャパシタ電極１１と双方の間の誘電体とを備えている。キャパシタ配線１２は、キャパシタ電極１１と同一層において同一材料により構成されている。 The pixel 50 is configured by a direct circuit of the thin film transistor 20 and the pixel capacitor 13. As shown in FIGS. 1B and 2, the thin film transistor 20 includes a gate electrode 2, a source electrode 5, a drain electrode 6, an organic semiconductor layer 8, and a sealing layer 10. The pixel capacitor 13 includes a first electrode and a second electrode (not shown) opposite to the first electrode, and a dielectric including the deactivated organic semiconductor layer 9 between both. The capacitor electrode 11 includes a first electrode, a capacitor electrode 11 facing the first electrode and formed of the same layer as the gate electrode 2, and a dielectric between them. The capacitor wiring 12 is made of the same material in the same layer as the capacitor electrode 11.

絶縁基板１としては、ソーダライムガラス、石英、シリコンウエハ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート、ポリアリルレートなどを使用することができるがそれに限定されるものではない。絶縁基板１は、必要な耐熱性の観点から材料が選択されて用いられる。 As the insulating substrate 1, soda lime glass, quartz, silicon wafer, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), cycloolefin polymer, polyimide, polyethersulfone (PES), polymethyl methacrylate (PMMA), polycarbonate, Polyallylate or the like can be used, but is not limited thereto. The insulating substrate 1 is used by selecting a material from the viewpoint of necessary heat resistance.

薄膜トランジスタ２０のゲート電極２とキャパシタ電極１１としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ及びＭｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、真空蒸着法やスパッタリング法を用いることができる。成膜後にフォトリソグラフィ技術により形成されたマスクを用い、エッチングで形成する方法を使用できるがそれに限定されるものではない。ゲート配線３は薄膜トランジスタ２０のゲート電極２と同一層において同一材料により構成される。同様に、キャパシタ配線１２は、キャパシタ電極１１と同一層において同一材料により構成される。 As the gate electrode 2 and the capacitor electrode 11 of the thin film transistor 20, a metal such as Al, Cr, Au, Ag, Ni, Cu and Mo, or a transparent conductive film such as ITO can be used. As a manufacturing method, a vacuum deposition method or a sputtering method can be used. A method of forming by etching using a mask formed by a photolithography technique after film formation can be used, but is not limited thereto. The gate wiring 3 is made of the same material in the same layer as the gate electrode 2 of the thin film transistor 20. Similarly, the capacitor wiring 12 is made of the same material in the same layer as the capacitor electrode 11.

薄膜トランジスタ２０のゲート絶縁膜４は、無機系材料や有機系材料を使用して形成することができる。無機系材料には、ＳｉＯ_２、Ｂａ_ｘＳｒ_{（１−ｘ）}ＴｉＯ_３、ＢａＴｉ_ｘＺｒ_{（１−ｘ）}Ｏ_３等を使用することができる。有機系材料には、ポリエステル／メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどを使用することができる。製法としては、例えば、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法、真空蒸着法及びＣＶＤ法等を使用することができる。 The gate insulating film 4 of the thin film transistor 20 can be formed using an inorganic material or an organic material. The inorganic material _can be used _{_{_{SiO 2, Ba x Sr (1}}} -x) TiO 3, BaTi x Zr (1-x) O 3 or the like. As the organic material, polyester / melamine resin paste, polymethyl methacrylate, polyvinyl chloride, polyvinyl alcohol, polyvinyl phenol, polystyrene, cyanoethyl pullulan, and the like can be used. As the production method, for example, a spin coating method, a dip coating method, a screen printing method, a relief printing method, an intaglio printing method, a lithographic printing method, an ink jet method, a vacuum deposition method, a CVD method and the like can be used.

薄膜トランジスタ２０のソース電極５及びドレイン電極６（一対の主電極領域）と画素容量１３とは、薄膜トランジスタ２０のゲート電極２等と同様の材料を用いることができる。製法については薄膜トランジスタ２０のゲート電極２等と同様の製法のほか、スクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法及び反転印刷法等の印刷法を用いることができる。印刷形成においてはＡｇインク、Ｎｉインク、Ｃｕインク等が用いることができる。ドレイン配線７は薄膜トランジスタ２０のドレイン電極６と同一層において同一材料により構成されている。 The source electrode 5 and drain electrode 6 (a pair of main electrode regions) of the thin film transistor 20 and the pixel capacitor 13 can be made of the same material as the gate electrode 2 of the thin film transistor 20 or the like. As for the production method, in addition to the production method similar to the gate electrode 2 of the thin film transistor 20, printing methods such as screen printing method, flexographic printing method, gravure printing method, offset printing method and reverse printing method can be used. In printing formation, Ag ink, Ni ink, Cu ink, or the like can be used. The drain wiring 7 is made of the same material in the same layer as the drain electrode 6 of the thin film transistor 20.

薄膜トランジスタ２０の有機半導体層８は、ペンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などの有機半導体を用いることができる。製法としては、スピンコート法、ディップコート法及び真空蒸着法などから材料に応じ適宜選択して用いられる。有機半導体層８の膜厚は５ｎｍ〜１００ｎｍ、好ましくは５ｎｍ〜５０ｎｍである。膜厚が必要以上に厚いと、後述の有機半導体層８を非活性化させる工程において、十分に非活性化させることができず素子分離が不十分となる。 The organic semiconductor layer 8 of the thin film transistor 20 can use an organic semiconductor such as pentacene, polythiophene, polyallylamine, and fluorenebiothiophene copolymer. As the production method, a spin coating method, a dip coating method, a vacuum deposition method, or the like is appropriately selected according to the material. The film thickness of the organic semiconductor layer 8 is 5 nm to 100 nm, preferably 5 nm to 50 nm. If the film thickness is thicker than necessary, it cannot be sufficiently deactivated in the process of deactivating the organic semiconductor layer 8 described later, resulting in insufficient element isolation.

薄膜トランジスタ２０の封止層１０は有機半導体層８上のチャネル領域（ソース電極５及びドレイン電極６、ソース電極５とドレイン電極６との間の部分）にパターン形成されるが、外部の酸素や水分による有機半導体の変質を防ぐという目的の他に、後述の有機半導体を非活性化させる工程においては、チャネル領域の有機半導体層８を保護する働きがある。封止層１０が形成されていない領域には有機半導体層８と膜厚が等しい非活性化した有機半導体層８が存在している。 The sealing layer 10 of the thin film transistor 20 is patterned in the channel region on the organic semiconductor layer 8 (the source electrode 5 and the drain electrode 6, and the portion between the source electrode 5 and the drain electrode 6). In addition to the purpose of preventing the deterioration of the organic semiconductor due to the above, in the step of deactivating the organic semiconductor described later, it serves to protect the organic semiconductor layer 8 in the channel region. In the region where the sealing layer 10 is not formed, the deactivated organic semiconductor layer 8 having the same thickness as the organic semiconductor layer 8 is present.

薄膜トランジスタ２０の封止層１０は有機半導体層８の特性を損なわないものであれば、特に限定されるものではなく例えばフッ素樹脂などが用いられる。また、封止層１０の厚さは０．５μｍ以上、好ましくは２μｍ以上である。０．５μｍより薄いと、十分な封止効果が得られない。封止層１０のパターン形成方法としては、各種印刷方式を用いることが可能であるが、解像性と膜厚との点からスクリーン印刷法が好ましい。 The sealing layer 10 of the thin film transistor 20 is not particularly limited as long as the characteristics of the organic semiconductor layer 8 are not impaired. For example, a fluororesin is used. Moreover, the thickness of the sealing layer 10 is 0.5 μm or more, preferably 2 μm or more. If it is thinner than 0.5 μm, a sufficient sealing effect cannot be obtained. As a pattern forming method of the sealing layer 10, various printing methods can be used, but a screen printing method is preferable in terms of resolution and film thickness.

薄膜トランジスタ２０の有機半導体層８を非活性化させる方法としては、プラズマ処理が好ましい。プラズマ処理は不活性ガス雰囲気中で行なうことが好ましい。活性ガス中で処理を行うと電極がダメージを受ける場合がある。その他の非活性化させる方法としては、ＵＶオゾン洗浄及びコロナ処理などが挙げられるが、十分な非活性化効果が得られない。非活性化した有機半導体層８は、半導体特性を示さずに１×１０^−６Ωｃｍ以上の抵抗率を有している。 As a method for deactivating the organic semiconductor layer 8 of the thin film transistor 20, plasma treatment is preferable. The plasma treatment is preferably performed in an inert gas atmosphere. When the treatment is performed in an active gas, the electrode may be damaged. Other deactivation methods include UV ozone cleaning and corona treatment, but a sufficient deactivation effect cannot be obtained. The deactivated organic semiconductor layer 8 has a resistivity of 1 × 10 ⁻⁶ Ωcm or higher without exhibiting semiconductor characteristics.

本発明の実施の形態に係る画像表示装置の製造方法の工程図を図３を用いて簡単に説明する。図３（ａ）に示すように、絶縁基板１上にゲート電極２、ゲート配線３、キャパシタ電極１１及びキャパシタ配線１２を形成する。次に、ゲート電極２上にゲート絶縁膜４を形成する。次にゲート絶縁膜４上にソース電極５、ドレイン電極６、ドレイン配線７及び画素容量１３を形成する。次に、図３（ｂ）に示すように絶縁基板１上に形成したソース電極５、ドレイン電極６及び画素容量１３の全面に、有機半導体層８を形成する。次に、図３（ｃ）に示すように有機半導体層８上に封止層１０をパターン形成する。次に、図３（ｄ）に示すように封止層１０が形成されていない領域の有機半導体層８を非活性化させることで素子分離がなされた状態とする。 A process chart of a method of manufacturing an image display device according to an embodiment of the present invention will be briefly described with reference to FIG. As shown in FIG. 3A, the gate electrode 2, the gate wiring 3, the capacitor electrode 11 and the capacitor wiring 12 are formed on the insulating substrate 1. Next, a gate insulating film 4 is formed on the gate electrode 2. Next, the source electrode 5, the drain electrode 6, the drain wiring 7, and the pixel capacitor 13 are formed on the gate insulating film 4. Next, as shown in FIG. 3B, the organic semiconductor layer 8 is formed on the entire surface of the source electrode 5, the drain electrode 6, and the pixel capacitor 13 formed on the insulating substrate 1. Next, as shown in FIG. 3C, the sealing layer 10 is pattern-formed on the organic semiconductor layer 8. Next, as shown in FIG. 3D, the organic semiconductor layer 8 in a region where the sealing layer 10 is not formed is deactivated so that element isolation is achieved.

本発明の本実施の形態に係る薄膜トランジスタの製造方法により形成された薄膜トランジスタ及び画像表示装置は、液晶表示装置及び有機ＥＬ表示装置として使用することができる。 The thin film transistor and the image display device formed by the method for manufacturing a thin film transistor according to this embodiment of the present invention can be used as a liquid crystal display device and an organic EL display device.

図１（ａ）に示す画像表示装置８０を、図３（ａ）〜（ｄ）の工程によって作製した。まず最初に、図３（ａ）に示すように、絶縁基板１としてＰＥＮフィルムを用い、ＰＥＮフィルム上にＡｌを真空蒸着法により厚さ５０ｎｍに形成する。形成後フォトリソグラフィ技術により形成されたマスクを用い、エッチングによりゲート電極２、ゲート配線３、キャパシタ電極１１及びキャパシタ配線１２を形成した。次にポリビニルフェノール溶液をスピンコート後１５０℃で焼成しゲート絶縁膜４を厚さ１μｍに形成する。次にＡｇインクを用いソース電極５、ドレイン電極６、ドレイン配線７及び画素容量１３を反転印刷法により幅３０μｍ、厚さ５００ｎｍに形成した。 An image display device 80 shown in FIG. 1A was produced by the steps of FIGS. First, as shown in FIG. 3A, a PEN film is used as the insulating substrate 1, and Al is formed on the PEN film to a thickness of 50 nm by vacuum deposition. After formation, a gate electrode 2, a gate wiring 3, a capacitor electrode 11, and a capacitor wiring 12 were formed by etching using a mask formed by a photolithography technique. Next, the polyvinylphenol solution is spin-coated and then baked at 150 ° C. to form the gate insulating film 4 with a thickness of 1 μm. Next, the source electrode 5, the drain electrode 6, the drain wiring 7, and the pixel capacitor 13 were formed to have a width of 30 μm and a thickness of 500 nm by reverse printing using Ag ink.

図３（ｂ）に示すように、上記各種部材が形成されたＰＥＮフィルムにポリチオフェン溶液をスピンコートし１００℃で乾燥させ、有機半導体層８を厚さ３０ｎｍに形成した。 As shown in FIG. 3B, the polythiophene solution was spin-coated on the PEN film on which the various members were formed, and dried at 100 ° C. to form the organic semiconductor layer 8 with a thickness of 30 nm.

図３（ｃ）に示すように、フッ素樹脂の溶液をスクリーン印刷し１００℃で乾燥させ、チャネル領域上に封止層１０を厚さ３μｍに形成した。 As shown in FIG. 3C, a fluororesin solution was screen-printed and dried at 100 ° C. to form a sealing layer 10 having a thickness of 3 μm on the channel region.

そして、図３（ｄ）に示すように、この基材をＮ_２雰囲気、４００Ｗの電力下において約１ｍｉｎのプラズマ処理を行い、封止層１０が形成されていない領域の有機半導体層を非活性化した。 Then, as shown in FIG. 3 (d), this base material is subjected to a plasma treatment for about 1 min in a N ₂ atmosphere under a power of 400 W, and the organic semiconductor layer in the region where the sealing layer 10 is not formed is deactivated. Turned into.

このようにして得られた画像表示装置８０は、従来の半導体層形成方法において生じる半導体が存在する部分と存在しない部分の間の段差が無いため、他層の積層における問題が小さい。 In the image display device 80 obtained in this way, since there is no step between the portion where the semiconductor is present and the portion where the semiconductor is not present, which occurs in the conventional semiconductor layer forming method, problems in stacking other layers are small.

（ａ）は、本発明の一実施の形態に係る画像表示装置の断面図、（ｂ）は（ａ）に示す画像表示装置の１画素の平面図である。(A) is sectional drawing of the image display apparatus which concerns on one embodiment of this invention, (b) is a top view of 1 pixel of the image display apparatus shown to (a). 図１（ｂ）に示す線Ａ−Ａに沿って切った断面図である。It is sectional drawing cut along line AA shown in FIG.1 (b). （ａ）〜（ｄ）は本実施の形態に係る画像表示装置の製造方法を説明する工程説明図である。(A)-(d) is process explanatory drawing explaining the manufacturing method of the image display apparatus which concerns on this Embodiment.

Explanation of symbols

１絶縁基板
２ゲート電極
３ゲート配線
４ゲート絶縁膜
５ソース電極
６ドレイン電極
７ドレイン配線
８有機半導体層
９非活性化した有機半導体層
１０封止層
１１キャパシタ電極
１２キャパシタ配線
１３画素容量
２０薄膜トランジスタ
５０画素
８０画像表示装置 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Gate electrode 3 Gate wiring 4 Gate insulating film 5 Source electrode 6 Drain electrode 7 Drain wiring 8 Organic semiconductor layer 9 Deactivated organic semiconductor layer 10 Sealing layer 11 Capacitor electrode 12 Capacitor wiring 13 Pixel capacity 20 Thin film transistor 50 Pixel 80 image display device

Claims

Forming a gate electrode, a gate insulating film, and a pair of main electrode regions on an insulating substrate;
Forming an organic semiconductor layer over the entire surface of the insulating substrate including the pair of main electrode regions;
Forming a sealing layer covering a channel region between the organic semiconductor layer and the pair of main electrode regions;
Deactivating a region of the organic semiconductor layer where the sealing layer is not formed;
A method for producing a thin film transistor, comprising:

The method for manufacturing a thin film transistor according to claim 1, wherein the sealing layer is formed by a printing method.

3. The method of manufacturing a thin film transistor according to claim 1, wherein the printing method is a screen printing method.

The step of deactivating a region of the organic semiconductor layer where the sealing layer is not formed is a step of deactivating the organic semiconductor layer using plasma treatment. Item 4. A method for producing a thin film transistor according to any one of Items 3 to 4.

An insulating substrate;
A gate electrode formed on the insulating substrate;
A gate insulating film formed on the gate electrode;
A pair of main electrode regions formed on the gate insulating film;
An organic semiconductor layer formed on the pair of main electrode regions;
A sealing layer formed between the pair of main electrode regions on the organic semiconductor layer,
A thin film transistor, wherein a region of the organic semiconductor layer where the sealing layer is not formed is deactivated.

6. The thin film transistor according to claim 5, wherein the resistivity of the deactivated organic semiconductor layer is 1 × 10 ⁻⁶ Ωcm or more.

The film thickness of the said organic-semiconductor layer is 5-100 nm, The thin-film transistor of Claim 5 or Claim 6 characterized by the above-mentioned.

An insulating substrate;
A gate electrode disposed in a first region on the insulating substrate; a gate insulating film on the gate electrode; a pair of main electrode regions on the gate insulating film; an organic semiconductor layer on the pair of main electrode regions; And a thin film transistor having a sealing layer between the pair of main electrode regions on the organic semiconductor layer;
A first electrode disposed in a second region different from the first region on the insulating substrate and electrically connected to one of the pair of main electrode regions; disposed on the first electrode; A dielectric having a non-activated organic semiconductor layer, the same layer as the organic semiconductor layer, and a pixel capacitor having a second electrode on the dielectric;
An image display device comprising:

9. The image display device according to claim 8, wherein a plurality of pixels each having the thin film transistor and the pixel capacitor are arranged in a matrix.