JP5213965B2 - 1セル当り単一ビットnandフラッシュメモリをエミュレートする1セル当り多ビットnandフラッシュメモリ用コントローラ - Google Patents
1セル当り単一ビットnandフラッシュメモリをエミュレートする1セル当り多ビットnandフラッシュメモリ用コントローラ Download PDFInfo
- Publication number
- JP5213965B2 JP5213965B2 JP2010540215A JP2010540215A JP5213965B2 JP 5213965 B2 JP5213965 B2 JP 5213965B2 JP 2010540215 A JP2010540215 A JP 2010540215A JP 2010540215 A JP2010540215 A JP 2010540215A JP 5213965 B2 JP5213965 B2 JP 5213965B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- host
- controller
- flash memory
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 34
- 238000007405 data analysis Methods 0.000 claims description 25
- 230000000153 supplemental effect Effects 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 4
- 238000013519 translation Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 13
- 238000007667 floating Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
「1セル当り多ビット」(MBC)として一般に知られる技術に基づくタイプのフラッシュメモリデバイスもある。MBCメモリデバイスでは、それぞれのメモリセルにN個のビット(N≧2)が記憶される。つまり、MBCメモリセルは2N通りの状態を記憶するように構成される。例えば2ビットを記憶するメモリセルは4通りの状態を記憶し、それぞれの状態には4つの2進値「00」、「01」、「10」、「11」のいずれか1つが対応付けられている。
セルの状態はセルのしきい値電圧によって表されるため、2ビットを記憶するMBCセルなら4通りのしきい値電圧範囲をサポートする。SBCセルと同様に、MBCセルの各状態は、実際にはひとつの電圧ではなく電圧範囲である。セルの内容(記憶された2進値)を読み出すときには、セルのしきい値電圧に適切な電圧範囲を適切に対応付けなければならない。例えば、Harariの米国特許第5,434,825号(特許文献1)では、MBCフラッシュデバイスが説明されている。
本開示の一部として、ホストデータをフラッシュメモリデバイスに書き込む方法が提供され、この方法は、個別に書き込み可能なデバイスページにグループ化されたNANDフラッシュメモリセルアレイにホストデータを書き込む書き込み命令を、ホストデバイスからフラッシュメモリデバイスのコントローラにより受信することを含む。コントローラは、ホストデータに補足データを統合することにより1つ以上のデバイスページに記憶可能なデバイスデータを作成し、そのデバイスデータを1つ以上のデバイスページに書き込む。
参照する図には典型的な実施形態が描かれている。ここに開示する例示的な実施形態は制限ではなく例証のためのものである。しかし、以降の詳細な説明を添付の図と併せて読むことにより開示の内容をより良く理解できるはずである。
図解を簡潔明瞭にするために、図に見られる要素が必ずしも一定の縮尺で描かれていないことが理解されるはずである。また、同様の要素、対応する要素、類似する要素を指示するために図の中で参照番号が適宜繰り返されることがある。
前述したように、NANDフラッシュメモリデバイスは個別に扱われるページにデータを記憶するようになっている。ホストデバイスから始まる操作の種類に応じて(すなわち、フラッシュメモリデバイスへのホストデータ書き込み、フラッシュメモリデバイスからのホストデータ読み出し、フラッシュメモリデバイスからのホストデータ消去)、「個別に扱われるページ」は「個別に書き込み可能な」ページか「個別に読み出し可能な」ページを指すことができる。「消去」操作の場合は、データがブロック単位で消去され、それぞれのブロックは数個のページからなる。「ページ」のサイズとブロックのサイズはNANDフラッシュメモリデバイスのタイプによって異なり、前述したように、NANDフラッシュメモリデバイスは通常、特定のページサイズとブロックサイズ向けに設計されるため、あるいは少なくとも特定のページサイズとブロックサイズ向けに最適化されるため、様々なサイズのデータページを同じフラッシュメモリデバイスで扱うのは簡単ではない。このため、ある特定のページサイズ向けに設計されたホストデバイスは普通、別のページサイズ向けに設計されたフラッシュメモリデバイスと、少なくとも効率的には、やり取りできない。
HCP 110は、ホストオペコード111をチェックした後にホストデータをメモリセルアレイ130に書き込む書き込み命令がホストコマンド列の中にあると判断し、その書き込み命令がメモリデバイスに適合しないものである場合に、ホストの書き込みコマンドをフラッシュメモリデバイス102で使用できる書き込み命令に翻訳する。そうでなければ(すなわち、命令の翻訳が不要であれば)、制御回路150はそのホスト書き込み命令を現状のまま利用できる。したがって、HCP 110は当初の書き込み命令を、または(すなわち、フラッシュメモリデバイス102で使用できない場合には)その翻訳を、制御回路150へ転送する(151に示される)。次に、制御回路150はデータ統合部120の動作を制御し(153に示される)、さらにホストデバイスによって発行された書き込み命令に適合するため、必要であれば、データ解析部140の動作も制御する(152に示される)ことができる。
受信オペコード111が、制御回路150によって、「読み出し」命令と解釈される場合に、制御回路150は「読み出し」命令を実行するが、このとき制御回路150は、メモリセルアレイ130の中でホストデータ(これ以降「要求ホストデータ」と呼ぶ)の読み出し先にあたるデバイスページ(これ以降「要求デバイスページ」と呼ぶ)の物理アドレスにホスト論理アドレス112を翻訳する。ホストデータはデバイスデータの一部としてデバイスページに記憶されるため、該当するデバイスページに記憶されたデバイスデータから要求ホストデータ(すなわち、読み出すべきホストデータ)を解析しなければならない。そこで制御回路150は、要求デバイスページの物理アドレスをデータ解析部140へ転送する(152に示される)。データ解析部140は要求デバイスページの物理アドレスを使って所望のデバイスデータを読み出す(141に示される)。データ解析部140が引き出したデバイスデータから要求ホストデータを解析し、ホストI/F 105を通じてホストデバイス101へ要求ホストデータを送信(143に示される)すると、それによって「読み出し」コマンド111を完了する。
要求デバイスページの物理アドレスをデータ解析部140へ送信(152に示される)する代わりに、制御回路150が要求デバイスページの物理アドレスを使って所望のデバイスデータを取り出し、データ解析部140へ送信することもできる。
受信オペコード111が制御回路150によって「消去」命令と解釈される場合に、制御回路150は「消去」命令を実行する。「ページ」に対して実行される「書き込み」操作や「読み出し」操作と違って、NANDフラッシュデバイスでは「ブロック」単位でデータを消去する。「ホストブロック」は複数のホストページからなり、「デバイスブロック」は複数のデバイスページからなる。したがって、制御回路150はホストデータを消去する消去命令を識別する場合に、制御回路150は、メモリセルアレイ130の中で、消去対象のホストデータを含むデバイスデータを記憶しているデバイスブロックのアドレスを翻訳表154で調べる。制御回路150は翻訳表154の中でそのホストデータを消去済みとマークし、ホストデータが消去されたことを伝えるメッセージをホストデバイス101へ送信する。制御回路150は、後ほど適当なときに、あるいは都合のよいときに、メモリセルアレイ130から実際にホストデータを消去することができる。制御回路150はホストデータを実際に消去するにあたって、ホストデータのホスト論理アドレス112を、ホストデータが入っているデバイスブロックの物理アドレスに翻訳し、そのデバイスブロックを消去する。
図3は、SBCフラッシュメモリデバイスで使われているパーシャルページプログラミング(「PPP」)の本開示による典型的なエミュレーションを示す。ホストデバイス101(一例において、SBCデバイス)は、PPPの使用を望む場合にこれを通常どおり使用でき、フラッシュメモリデバイス102は、後述する擬似PPP方式を用いてホストデバイスから発行される「書き込み」命令に応じる。通常、ホストデバイスが様々なデータ要素を1つの論理SBCページに書き込むことを望む場合には、擬似PPP方式によりMBCフラッシュメモリデバイスの1つの物理MBCページにそれらのデータ要素が書き込まれる。
フラッシュメモリでは、個々のフラッシュセルに記憶できるビットが多いほど動作上の問題が増え、フラッシュセルが有用になるようにするには、それらの問題を解決する必要がある。ここではMBCフラッシュメモリとSBCフラッシュメモリに言及するが、1セル当り2ビットを記憶するMBCデバイスや1セル当り3ビット以上を記憶するMBCデバイスにも同じ原理が当てはまる。
ここで使用する冠詞「a 」および「an」は、冠詞の文法的対象が文脈次第で1つであったり、2つ以上であったりすること(少なくとも1つであること)を意味する。例えば、「an element(要素)」は、文脈次第で1つの要素を意味することもあれば2つ以上の要素を意味することもある。
ここで使用する用語「含まれる」は、句「含まれるが限定されるわけではない」を意味し、かつこれと互換的に使われる。
ここで使用する用語「または」と「および」は、文脈から別様が明白でない限り用語「および/または」を意味し、かつこれと互換的に使われる。
ここで使用する用語「例えば」は、句「例えるが、限定されるわけではない」ことを意味し、かつこれと互換的に使われる。
Claims (18)
- 1セル当たりMビットが記憶させられるホストデータを、1セル当たりNビットが記憶させられるデータ(ただし、M,Nは整数で、N>M)としてフラッシュメモリデバイスに書き込む方法であって、
a)個別に書き込み可能なデバイスページにグループ化されたNANDフラッシュメモリセルアレイにホストデータを書き込む書き込み命令を、フラッシュメモリデバイスのコントローラにより、ホストデバイスから受信するステップと、
b)1つ以上の前記デバイスページに記憶可能なデバイスデータを作成するため、前記コントローラにより前記ホストデータに補足データを統合するステップと、
c)前記コントローラにより1つ以上の前記デバイスページに前記デバイスデータを書き込むステップと、を含み、
デバイスページに空きの記憶スペースがある場合、該デバイスページに追加のデータを書き込むパーシャルページプログラミング方式を用いてホストデータを書き込む前記ホストデバイスに応答し、個別に書き込み可能なデバイスページからデータを抽出し、該抽出したデータを受信データと統合する擬似パーシャルページプログラミング方式を用いて前記ホストデータは、前記NANDフラッシュメモリセルアレイに前記コントローラにより書き込まれる方法。 - 請求項1記載の方法において、
前記補足データは、前記ホストデバイスから受信され、かつ前記フラッシュメモリデバイスのキューに投入されている別のホストデータである方法。 - 請求項1記載の方法において、
前記補足データは、他のデバイスデータの一部として予め前記NANDフラッシュメモリセルアレイに記憶されていて、かつそこから解析されるホストデータである方法。 - 請求項1記載の方法において、
前記デバイスページはブロックにグループ化され、各ブロック内で論理的観点から逐次書き込まれていくため、それらの物理アドレスは必ずしも連続しない方法。 - 請求項1記載の方法において、
前記コントローラによる前記擬似パーシャルページプログラミング方式を用いることは、前記補足データとしてダミーデータを用いることを含む方法。 - 請求項1記載の方法において、
前記ホストデータは、書き込み済みデバイスページに隣接しないデバイスページに前記コントローラにより書き込まれる方法。 - 1セル当たりMビットが記憶させられるホストデバイスと、1セル当たりNビットが記憶させられるフラッシュメモリデバイスとを備え、該フラッシュメモリデバイス用のコントローラであって、
a)ホストデバイスからホストデータを受信するように構成されたホストNANDインターフェイスと、
b)前記ホストデータに補足データを統合することでデバイスデータを作成し、かつ前記フラッシュメモリデバイスのNANDフラッシュメモリセルアレイのデバイスページに前記デバイスデータを書き込むように構成されたデータ統合部と、
c)デバイスページに空きの記憶スペースがある場合、該デバイスページに追加のデータを書き込むパーシャルページプログラミング方式を用いてホストデータを書き込む前記ホストデバイスに応答し、個別に書き込み可能なデバイスページからデータを抽出し、該抽出したデータを受信データと統合する擬似パーシャルページプログラミング方式を用いて前記ホストデータを、前記NANDフラッシュメモリセルアレイに書き込むように構成された制御回路と、
を備えるコントローラ。 - 請求項7記載のコントローラにおいて、
前記補足データは、前記ホストデバイスから受信され、かつ前記NANDフラッシュメモリセルアレイに記憶するために前記フラッシュメモリデバイスのキューに投入されている別のホストデータであるコントローラ。 - 請求項7記載のコントローラにおいて、
d)デバイスデータから補足データを解析するように構成されたデータ解析部をさらに備えるコントローラ。 - 請求項9記載のコントローラにおいて、
前記補足データは、デバイスデータから解析される別のホストデータであるコントローラ。 - 請求項9記載のコントローラにおいて、
前記データ解析部は、所定のホストデータを読み出すコマンドを前記ホストデバイスから受信すると、制御回路から送られる要求デバイスページの物理アドレスを使って所望のデバイスデータを読み出し、該デバイスデータより要求ホストデータを解析する動作によりフラッシュメモリデバイスのMBCデータから1セル当たり1〜多値のデータを読み出すようにさらに構成されるコントローラ。 - 請求項7記載のコントローラにおいて、
前記デバイスページは、デバイスブロックにグループ化され、前記データ統合部は、各ブロック内でデータを論理的観点から逐次デバイスページに書き込むようにさらに構成されるため、それらの物理アドレスは必ずしも連続しないコントローラ。 - 請求項7記載のコントローラにおいて、
所定のホストデータを消去する命令を前記ホストデバイスから受信すると、前記所定のホストデータは前記コントローラにより「消去済み」とマークされ、前記所定のホストデータが消去されたことを伝えるメッセージが前記ホストデバイスへ送信されるコントローラ。 - 請求項7記載のコントローラにおいて、
前記擬似パーシャルページプログラミング方式を用いるにあたって、前記制御回路は前記補足データとしてダミーデータを用いるコントローラ。 - 請求項7記載のコントローラにおいて、
前記制御回路は、所定のホストデータを消去する命令を前記ホストデバイスから受信すると、前記所定のホストデータを消去済みとマークし、かつ前記所定のホストデータが消去されたことを伝えるメッセージを前記ホストデバイスへ送信するように構成されるコントローラ。 - 請求項7記載のコントローラにおいて、
Nは2に等しく、Mは1に等しいコントローラ。 - 請求項7記載のコントローラにおいて、
Nは4に等しく、Mは1に等しいコントローラ。 - 請求項7記載のコントローラにおいて、
Nは4に等しく、Mは2に等しいコントローラ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/964,741 | 2007-12-27 | ||
US11/964,741 US8001316B2 (en) | 2007-12-27 | 2007-12-27 | Controller for one type of NAND flash memory for emulating another type of NAND flash memory |
PCT/IL2008/000040 WO2009083945A1 (en) | 2007-12-27 | 2008-01-08 | A controller for a multiple bit per cell nand flash memory for emulating a single bit per cell nand flash memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011508357A JP2011508357A (ja) | 2011-03-10 |
JP5213965B2 true JP5213965B2 (ja) | 2013-06-19 |
Family
ID=39708308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010540215A Expired - Fee Related JP5213965B2 (ja) | 2007-12-27 | 2008-01-08 | 1セル当り単一ビットnandフラッシュメモリをエミュレートする1セル当り多ビットnandフラッシュメモリ用コントローラ |
Country Status (7)
Country | Link |
---|---|
US (3) | US8001316B2 (ja) |
EP (1) | EP2225759B1 (ja) |
JP (1) | JP5213965B2 (ja) |
KR (1) | KR101517416B1 (ja) |
CN (1) | CN101946286B (ja) |
TW (1) | TWI375151B (ja) |
WO (1) | WO2009083945A1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110002169A1 (en) | 2009-07-06 | 2011-01-06 | Yan Li | Bad Column Management with Bit Information in Non-Volatile Memory Systems |
TWI494756B (zh) * | 2009-08-26 | 2015-08-01 | Phison Electronics Corp | 下達讀取指令的方法、快閃記憶體控制器與快閃記憶體儲存系統 |
EP2317442A1 (en) * | 2009-10-29 | 2011-05-04 | Thomson Licensing | Solid state memory with reduced number of partially filled pages |
US8468294B2 (en) * | 2009-12-18 | 2013-06-18 | Sandisk Technologies Inc. | Non-volatile memory with multi-gear control using on-chip folding of data |
US8725935B2 (en) | 2009-12-18 | 2014-05-13 | Sandisk Technologies Inc. | Balanced performance for on-chip folding of non-volatile memories |
US20110153912A1 (en) * | 2009-12-18 | 2011-06-23 | Sergey Anatolievich Gorobets | Maintaining Updates of Multi-Level Non-Volatile Memory in Binary Non-Volatile Memory |
US9342446B2 (en) | 2011-03-29 | 2016-05-17 | SanDisk Technologies, Inc. | Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache |
US8924629B1 (en) * | 2011-06-07 | 2014-12-30 | Western Digital Technologies, Inc. | Mapping table for improving write operation efficiency |
EP2745203B1 (en) | 2011-08-19 | 2016-09-21 | Kabushiki Kaisha Toshiba | Information processing apparatus |
US9588883B2 (en) | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
US9588762B2 (en) * | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
US8681548B2 (en) | 2012-05-03 | 2014-03-25 | Sandisk Technologies Inc. | Column redundancy circuitry for non-volatile memory |
WO2014071497A1 (en) * | 2012-11-09 | 2014-05-15 | Mosaid Technologies Incorporated | Method and apparatus for pll locking control in daisy chained memory system |
KR102272228B1 (ko) * | 2014-05-13 | 2021-07-06 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
US9423961B2 (en) | 2014-09-08 | 2016-08-23 | Apple Inc. | Method to enhance programming performance in multilevel NVM devices |
US9588701B2 (en) * | 2014-09-09 | 2017-03-07 | Sandisk Technologies Llc | Multi-stage programming at a storage device using multiple instructions from a host |
US9934872B2 (en) | 2014-10-30 | 2018-04-03 | Sandisk Technologies Llc | Erase stress and delta erase loop count methods for various fail modes in non-volatile memory |
US9224502B1 (en) | 2015-01-14 | 2015-12-29 | Sandisk Technologies Inc. | Techniques for detection and treating memory hole to local interconnect marginality defects |
US10032524B2 (en) | 2015-02-09 | 2018-07-24 | Sandisk Technologies Llc | Techniques for determining local interconnect defects |
US10063569B2 (en) * | 2015-03-24 | 2018-08-28 | Intel Corporation | Custom protection against side channel attacks |
US9564219B2 (en) | 2015-04-08 | 2017-02-07 | Sandisk Technologies Llc | Current based detection and recording of memory hole-interconnect spacing defects |
US9269446B1 (en) | 2015-04-08 | 2016-02-23 | Sandisk Technologies Inc. | Methods to improve programming of slow cells |
JP6453729B2 (ja) | 2015-08-17 | 2019-01-16 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
KR102480016B1 (ko) | 2015-08-18 | 2022-12-21 | 삼성전자 주식회사 | 다수의 맵핑 단위를 이용하는 불휘발성 메모리 시스템 및 그 동작방법 |
US9904543B2 (en) * | 2015-10-26 | 2018-02-27 | Hewlett-Packard Development Company, L.P. | Setting a build indicator to enable or disable a feature |
US10521118B2 (en) * | 2016-07-13 | 2019-12-31 | Sandisk Technologies Llc | Methods, systems, and computer readable media for write classification and aggregation using host memory buffer (HMB) |
US10049764B2 (en) | 2016-12-13 | 2018-08-14 | Macronix International Co., Ltd. | Control method for memory device and memory controller |
US9823961B1 (en) * | 2016-12-13 | 2017-11-21 | Macronix International Co., Ltd. | Memory controller and operating method thereof |
JP6403130B2 (ja) * | 2017-08-03 | 2018-10-10 | 東芝メモリ株式会社 | 情報記録システム |
US10732838B2 (en) | 2017-11-29 | 2020-08-04 | Western Digital Technologies, Inc. | Logical grouping for hybrid dual write |
US11188497B2 (en) | 2018-11-21 | 2021-11-30 | SambaNova Systems, Inc. | Configuration unload of a reconfigurable data processor |
US10831507B2 (en) | 2018-11-21 | 2020-11-10 | SambaNova Systems, Inc. | Configuration load of a reconfigurable data processor |
US10698853B1 (en) | 2019-01-03 | 2020-06-30 | SambaNova Systems, Inc. | Virtualization of a reconfigurable data processor |
US11386038B2 (en) | 2019-05-09 | 2022-07-12 | SambaNova Systems, Inc. | Control flow barrier and reconfigurable data processor |
US11055141B2 (en) | 2019-07-08 | 2021-07-06 | SambaNova Systems, Inc. | Quiesce reconfigurable data processor |
US11874768B1 (en) * | 2019-11-14 | 2024-01-16 | Xilinx, Inc. | Flash memory emulation |
US11809908B2 (en) | 2020-07-07 | 2023-11-07 | SambaNova Systems, Inc. | Runtime virtualization of reconfigurable data flow resources |
US11782729B2 (en) | 2020-08-18 | 2023-10-10 | SambaNova Systems, Inc. | Runtime patching of configuration files |
US11327771B1 (en) | 2021-07-16 | 2022-05-10 | SambaNova Systems, Inc. | Defect repair circuits for a reconfigurable data processor |
US11409540B1 (en) | 2021-07-16 | 2022-08-09 | SambaNova Systems, Inc. | Routing circuits for defect repair for a reconfigurable data processor |
US11556494B1 (en) | 2021-07-16 | 2023-01-17 | SambaNova Systems, Inc. | Defect repair for a reconfigurable data processor for homogeneous subarrays |
US11487694B1 (en) | 2021-12-17 | 2022-11-01 | SambaNova Systems, Inc. | Hot-plug events in a pool of reconfigurable data flow resources |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp., Santa Clara | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
US5541886A (en) | 1994-12-27 | 1996-07-30 | Intel Corporation | Method and apparatus for storing control information in multi-bit non-volatile memory arrays |
US5930167A (en) | 1997-07-30 | 1999-07-27 | Sandisk Corporation | Multi-state non-volatile flash memory capable of being its own two state write cache |
US8108590B2 (en) * | 2000-01-06 | 2012-01-31 | Super Talent Electronics, Inc. | Multi-operation write aggregator using a page buffer and a scratch flash block in each of multiple channels of a large array of flash memory to reduce block wear |
US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
JP2005092923A (ja) * | 2003-09-12 | 2005-04-07 | Renesas Technology Corp | 半導体記憶装置 |
ITMI20032134A1 (it) * | 2003-11-06 | 2005-05-07 | St Microelectronics Srl | Dispositivo integrato di memoria con comando di cancellazione multisettore |
KR100719380B1 (ko) | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
US8180931B2 (en) * | 2004-01-20 | 2012-05-15 | Super Talent Electronics, Inc. | USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch |
US7336531B2 (en) | 2004-06-25 | 2008-02-26 | Micron Technology, Inc. | Multiple level cell memory device with single bit per cell, re-mappable memory block |
US20060143368A1 (en) * | 2004-12-23 | 2006-06-29 | M-Systems Flash Disk Pioneers Ltd. | Method for using a multi-bit cell flash device in a system not designed for the device |
US20060184719A1 (en) * | 2005-02-16 | 2006-08-17 | Sinclair Alan W | Direct data file storage implementation techniques in flash memories |
US7752382B2 (en) | 2005-09-09 | 2010-07-06 | Sandisk Il Ltd | Flash memory storage system and method |
CN101273413B (zh) * | 2005-09-29 | 2011-11-16 | 特科2000国际有限公司 | 使用单层单元和多层单元闪速存储器的便携式数据存储 |
SG130988A1 (en) * | 2005-09-29 | 2007-04-26 | Trek 2000 Int Ltd | Portable data storage device incorporating multiple flash memory units |
JP2007141376A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその制御方法 |
US7366013B2 (en) | 2005-12-09 | 2008-04-29 | Micron Technology, Inc. | Single level cell programming in a multiple level cell non-volatile memory device |
US8055979B2 (en) * | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
US7646636B2 (en) * | 2007-02-16 | 2010-01-12 | Mosaid Technologies Incorporated | Non-volatile memory with dynamic multi-mode operation |
-
2007
- 2007-12-27 US US11/964,741 patent/US8001316B2/en active Active
-
2008
- 2008-01-08 CN CN200880126592.4A patent/CN101946286B/zh not_active Expired - Fee Related
- 2008-01-08 EP EP08702622.5A patent/EP2225759B1/en not_active Not-in-force
- 2008-01-08 KR KR1020107015590A patent/KR101517416B1/ko active IP Right Grant
- 2008-01-08 WO PCT/IL2008/000040 patent/WO2009083945A1/en active Application Filing
- 2008-01-08 JP JP2010540215A patent/JP5213965B2/ja not_active Expired - Fee Related
- 2008-01-17 TW TW097101843A patent/TWI375151B/zh not_active IP Right Cessation
-
2011
- 2011-07-12 US US13/181,477 patent/US8296509B2/en active Active
-
2012
- 2012-09-14 US US13/620,323 patent/US8683116B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101946286B (zh) | 2014-06-18 |
WO2009083945A1 (en) | 2009-07-09 |
TWI375151B (en) | 2012-10-21 |
US8683116B2 (en) | 2014-03-25 |
US8296509B2 (en) | 2012-10-23 |
TW200928736A (en) | 2009-07-01 |
CN101946286A (zh) | 2011-01-12 |
KR20100113083A (ko) | 2010-10-20 |
KR101517416B1 (ko) | 2015-05-04 |
EP2225759A1 (en) | 2010-09-08 |
JP2011508357A (ja) | 2011-03-10 |
US20090172247A1 (en) | 2009-07-02 |
US20130024611A1 (en) | 2013-01-24 |
US8001316B2 (en) | 2011-08-16 |
US20110271045A1 (en) | 2011-11-03 |
EP2225759B1 (en) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5213965B2 (ja) | 1セル当り単一ビットnandフラッシュメモリをエミュレートする1セル当り多ビットnandフラッシュメモリ用コントローラ | |
US11237765B2 (en) | Data writing method and storage device | |
KR101856506B1 (ko) | 데이터 저장 장치 및 그것의 데이터 쓰기 방법 | |
US8909986B2 (en) | Data storing method for solid state drive to preserve data integrity after power failure | |
US20110099323A1 (en) | Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping | |
US10990325B2 (en) | Write control method, associated data storage device and controller thereof | |
US10338841B2 (en) | Block management for data streams | |
KR20120030137A (ko) | 영구 가비지 컬렉션을 갖는 메모리 시스템 | |
US20100030948A1 (en) | Solid state storage system with data attribute wear leveling and method of controlling the solid state storage system | |
JP2009099149A (ja) | 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置 | |
CN106598479A (zh) | 闪速存储器的故障安全擦除的方法和装置 | |
TWI512609B (zh) | 讀取命令排程方法以及使用該方法的裝置 | |
US9378130B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
TWI697009B (zh) | 寫入控制方法以及資料儲存裝置及其控制器 | |
CN115346592A (zh) | 存储装置 | |
US10170179B2 (en) | Data storage device and operating method for data storage device | |
JP2006338083A (ja) | メモリコントローラ | |
WO2014185038A1 (ja) | 半導体記憶装置およびその制御方法 | |
CN110888820A (zh) | 数据储存装置以及非挥发式存储器控制方法 | |
CN109933467A (zh) | 存储器系统及其操作方法 | |
CN108255437B (zh) | 数据贮存装置及方法 | |
US20120198126A1 (en) | Methods and systems for performing selective block switching to perform read operations in a non-volatile memory | |
KR20240112167A (ko) | 스토리지 장치, 스토리지 장치의 동작 방법 및 비휘발성 메모리의 동작 방법 | |
KR20230115195A (ko) | 액티브 존 리프레시를 수행하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법 | |
TW201426302A (zh) | 記憶體資料存取方法及記憶體資料存取控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |