JP5198413B2 - 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法 - Google Patents

適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法 Download PDF

Info

Publication number
JP5198413B2
JP5198413B2 JP2009259258A JP2009259258A JP5198413B2 JP 5198413 B2 JP5198413 B2 JP 5198413B2 JP 2009259258 A JP2009259258 A JP 2009259258A JP 2009259258 A JP2009259258 A JP 2009259258A JP 5198413 B2 JP5198413 B2 JP 5198413B2
Authority
JP
Japan
Prior art keywords
layer
mask
substrate
plating
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009259258A
Other languages
English (en)
Other versions
JP2010059550A (ja
Inventor
チャン，ゲング
コーエン，アダム，エル．
Original Assignee
ユニバーシティ オブ サザン カリフォルニア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニバーシティ オブ サザン カリフォルニア filed Critical ユニバーシティ オブ サザン カリフォルニア
Publication of JP2010059550A publication Critical patent/JP2010059550A/ja
Application granted granted Critical
Publication of JP5198413B2 publication Critical patent/JP5198413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、電気化学的成型加工の分野およびそれに関連した、堆積した原料を積層によって形成した三次元構造体の形成に関する。特に、本発明は、微細構造の形成、および、そのような構造と同時に発生するパッケージングの形成に関する。例えば、犠牲材料はパッケージの内部空隙から除去され、上記構造の重要な部分は上記間隙で封止される。
（関連出願）
本出願は、この特許出願に組み込まれた、２００２年５月７日に出願された米国仮特許出願第６０／３７９，１８２号と、２００２年１２月２日に出願された米国仮特許出願第６０／４３０，８０９号の利益を要求するものである。
互いに付着した複数の層から三次元構造体（部品、構成要素、装置など）を形成する技術は、アダム エル． コーエンによって発明され、電気化学的成型加工として知られている。上記技術の研究は、現在もカリフォルニア州のバーバンクのメンゲンコーポレーションにおいてＥＦＡＢTMの名のもとに商業的に続行されている。この技術は、２０００年の２月２２日に発行された特許文献１に記載されている。この電気化学的な堆積方法により、マスクの使用を含む独自のマスキング技術を用いて材料の選択的堆積を可能にする。上記マスキング技術においては、めっきが施される基体とは別個の支持構造上にパターン形成された適合材料を含むマスクが使用される。上記マスクを用いて電着を行いたい場合は、めっき液の存在のもとで上記マスクの適合部分と基体との接触により、選択された位置での堆積は行われない。便宜上、これらのマスクは適合接触マスクと呼ぶことができ、これらのマスキング技術は適合接触マスクめっきプロセスと呼ぶことができる。詳しくは、カリフォルニア州のバーバンクのメンゲンコーポレーションにおいてＥＦＡＢTMの名において、上記のマスクは、インスタントマスクとして知られるようになり、上記プロセスはインスタントマスキング又はインスタントマスクめっきとして知られるようになった。適合接触マスクを使った選択的堆積は材料の単層形成または多層構造の形成を行うのに用いる事が出来る。ここで、上記６３０特許（特許文献１）について参考のために説明する。特許文献１の出願に関して、適合接触マスクめっき（インスタントマスキング）および電気化学的成型加工に関して下記の論文が発行されている（非特許文献１〜９参照）。
米国特許第６，０２７，６３０号明細書
エイ． コーエン，ジー． チャン，エフ． チェン，エフ． マンスフェルド，ユー． フロディス，ピー． ウィルによって書かれた「ＥＦＡＢ：マイクロスケイルな特徴を有する機能的で充分に質の密な金属部品のバッチ生産」,ソリッドフリーダム成型加工の第９巻，オースチンのユニバーシティ オブ テキサス，１６１頁，１９９８年８月 エイ． コーエン，ジー． チャン，エフ． チェン，エフ． マンスフェルド，ユー． フロディス，ピー． ウィルによって書かれた「ＥＦＡＢ：高いアスペクト比の真の三次元 ＭＥＭＳを有する高速，安価なデスクトップ微細切削加工」，第１２巻，ＩＥＥＥ，微細電気機械システムワークショップの２４４頁，１９９９年１月 エイ． コーエンによって書かれた「電気化学成型加工による三次元微細切削加工」，微細切削加工装置，１９９９年３月 ジー． チャン，エイ． コーエン，ユー． フロディス，エフ． チェン，エフ． マンスフェルド，ピー． ウィルによって書かれた「ＥＦＡＢ：真の三次元微細構造を有する高速デスクトップ生産」，宇宙応用のための集積微細構造に関する国際会議，第２巻，エアロスペース（株），１９９９年４月 エフ． チェン，ユー． フロディス，ジー． チャン，エイ． コーエン，エフ． マンスフェルド，ピー． ウィルによって書かれた「ＥＦＡＢ：安価な自動式バッチプロセスを用いた，高いアスペクト比を有する随時三次元金属微細構造」，の第三巻，高いアスペクト比を有する微細構造技術（ＨＡＲＭＳＴ，１９９９年）に関する第三回国際ワークショップ，１９９９年６月 エイ． コーエン，ユー． フロディス，エフ． チェン，ジー． チャン，エフ． マンスフェルド，ピー． ウィルによって書かれた「ＥＦＡＢ：随時三次元微細構造を有する安価な自動式電気化学バッチ成型加工」，微細切削加工及び微細成型プロセス技術，ＳＰＩＥ，１９９９年微細切削加工及び微細成型に関するシンポジウム，１９９９年９月 エフ． チェン，ジー． チャン，ユー． フロディス，エイ． コーエン，エフ． マンスフェルド，ピー． ウィルによって書かれた「ＥＦＡＢ：安価な自動式バッチプロセスを用いた，高いアスペクト比を有する随時三次元金属微細構造」，ＭＥＭＳシンポジウム，ＡＳＭＥ １９９９年国際機械エンジニアリング会議及び展示会，１９９９年１１月 エイ． コーエンによって書かれた「電気化学的成型加工（ＥＦＡＢTM）」モハメド ギャド−エル−ハックによって編集されたＭＥＭＳハンドブックの第１９章，ＣＲＣ プレス，２００２年 「微細成型加工−高速プロトタイピングのキラー応用」，高速プロトタイピングレポート，ＣＡＤ／ＣＡＭ出版社，１９９９年６月
これらの９つの非特許文献の開示内容を一体として以下に説明する。
電気化学的堆積方法は、上記特許および出版物において説明した種々の方法を用いて実施することができる。１つの形態では、形成されるべき構造の各層の形成工程において、３つの分離した工程を行う。
１．少なくとも１つの材料を電着によって基板の１またはそれ以上の好ましい領域に選択的に堆積する。
２．その後、少なくとも１つの追加材料を電気化学的堆積によって全面的な堆積を行う。これによりこの追加堆積は予め選択的に堆積された領域および予め選択的な堆積がなされていない基板の領域をカバーする。
３．最後に、１番目と２番目の工程を行っている間に堆積された材料の厚さを平坦化する。これにより、少なくとも１つの材料を含有する少なくとも１つの領域と少なくとも１つの追加材料を含有する少なくとも１つの領域とを有する好ましい厚さの第１層のスムーズな表面を形成する。
第１層を形成した後、１または複数の層を、その直前の層に隣接して形成することができ、上記直前の層のスムーズな表面に付着させることができる。これらの追加層は、第１から第３の工程を一度かまたは二度以上繰り返す事によって形成される。次の各層の形成によって、先に形成された層および最初の基板は、新しく且つ厚い基板として扱われる。
すべての層が形成されると、少なくともひとつの堆積された材料の少なくともひとつの部分はエッチング工程において除去され、形成すべき三次元構造体を露出させ、開放する。
第１の工程に含まれる選択的電着を行う好適な方法は、適合接触マスクめっきを用いて行なわれる。このタイプのめっきにおいては、１または複数の適合接触（ＣＣ）マスクが最初に形成される。この適合接触マスクは支持構造を有する。この支持構造には、パターン形成された適合誘導体が堆積されるか、または形成される。各マスク用の適合材料の形状は、めっきをされるものの各断面形状に合わせて決められる。めっきをされるものの各断面形状に対して少なくともひとつの適合接触マスクが必要である。
上記適合接触マスク用の支持体は、典型的には選択的に電着される金属で形成された板状の構造を有し、めっきされるものは溶融される。この典型的な方法においては、上記支持体は電着工程において陽極として作用する。他の方法では、支持体は、末端の陽極から堆積表面への電気めっき工程中に堆積材料が通る多孔性かまたは孔のあいた材料である。どちらの方法においても、複数の適合接触マスクは上記支持体を共有することが可能である。即ち、多数の層をめっきする為の適合誘導体のパターンが単一の支持体の異なった領域に配置することができる。単一の支持体が多くのめっきパターンを有する場合は、支持体全体を適合接触マスクと称し、個々のめっき用のマスクを「サブマスク」と称する。本出願においては、そのような区別は特別な点に関連した場合においてのみ行う。
第１の工程の選択的な堆積を準備する際に、適合接触マスクの適合部分は、堆積を行う基板（或いは、予め形成された層または層に予め堆積した部分）の選択された部分に位置合わせされ、押しつけられる。適合接触マスクの基板への押しつけは、適合接触マスクの適合部分において開口部がめっき液を含むように行う。基板と接触する適合接触マスクの適合材料は電着におけるバリヤとして作用し、電気めっき液で満たされた適合接触マスクの開口部は、適当なポテンシャルおよび／または電流が供給されたときに、材料を陽極（例えば、適合接触マスクの支持体）から基板（めっき工程中に陰極として作用する）の非接触部分へ移動させるための通路として作用する。
適合接触マスクの例および適合接触マスクめっきの例が図１（ａ）〜図１（ｃ）に示されている。図１（ａ）は、陽極１２上にパターン形成された、整合的つまり変形可能な（例えば高分子物質）絶縁体１０からなる適合接触マスク８の側面図である。陽極は２つの機能を備えている。図１（ａ）には、マスク８とは別体である基板６が示されている。上記２つの機能のうち、１つはパターン形成された絶縁体１０用の支持材料としての機能であって、その完全な状態および直線状態を維持する。何故なら、パターンは位相幾何学的に複雑であるからである（例えば、絶縁体の分離した「島」を含む）。もう１つの機能は、図１（ｂ）に示されているように、電気めっき工程における陽極として働くことである。適合接触マスクめっきにおいては、堆積材料２２を、単に絶縁体を基板に押しつけ、その後、絶縁体の開口２６ａおよび２６ｂを通じて上記堆積材料２２を電着するだけで基板６に選択的に堆積する。材料を基板に堆積した後、図１（ｃ）に示されているように、適合接触マスクは壊さないように基板６と分離するのが好ましい。適合接触マスクめっきの工程は、「貫通マスク」めっき工程とは区別される。何故ならば、貫通マスクめっき工程では、マスキング材料の基板からの分離は破壊を伴うからである。貫通マスクめっきの場合のように適合接触マスクめっき工程においては層全体の上に材料を選択的に、または、同時に堆積させる。めっきされた領域は１または複数の孤立しためっき領域からなり、これらの領域は、形成中の単一の構造に属するか、または、同時に形成されつつある多くの構造に属するかである。適合接触マスクのめっきにおいては、個々のマスクは除去過程において意図的には壊されないので、マスクは多くのめっき工程において使用可能である。
適合接触マスクおよび適合接触マスクめっきの他の例が図１（ｄ）〜図１（ｆ）に示されている。図１（ｄ）には、パターン形成された適合材料１０’と支持構造２０からなるマスク８’とは別体の陽極１２’が示されている。図１（ｄ）には、また、マスク８’とは別体の基板６が示されている。図１（ｅ）に示されているマスク８’は基板６と接触している。図１（ｆ）には、電流を陽極１２’から基板６へ流して形成された堆積物２２’が示されている。図１（ｇ）には、マスクから分離後の基板６上の堆積物２２’が示されている。この例では、電解液は基板６と陽極１２’との間に位置している。一方あるいは両方の溶液および陽極１２’からの電流が、マスクの開口部を介して材料が堆積した基板へ流される。このタイプのマスクは「陽極なしのインスタントマスク（ＡＩＭ）」または「陽極なしの適合接触（ＡＣＣ）マスク」と呼ぶことにする。
貫通マスクめっきとは異なり、適合接触マスクめっきは、めっきを行う（形成される三次元構造体から分離した）基板の成型加工とは完全に分離して適合接触マスクが形成される。適合接触マスクは色々な方法で形成する事ができる。例えば、写真平板工程を使う事ができる。構造の成型加工中よりも成型加工前にマスクをすべて同時に作ることができる。この分離方法により、簡単で、低コストで、自動化された、独立した、内部がクリーンな「デスクトップ工場」をほとんど何処にでも設置して、例えば、写真平板工程をサービスビューロウにおいて必要なクリーンな室内工程を行う事ができる。
上記の電気化学成型加工の一例が図２（ａ）〜図２（ｆ）に示されている。これらの図には、犠牲材料である第１材料１２および構造原料である第２材料１４を堆積させる工程を示す。この例では、適合接触マスク８は、パターン形成された適合材料（例えば、高分子誘導体）１０および堆積材料２からなる支持体１２を含む。適合接触マスクの適合部分は、適合材料１０の開口部１６内に位置するめっき液１４で基板６に対して押しつけられる。電源１８から供給された電流は陽極としての二重支持体１２および陰極としての二重基板６を介してめっき液１４を通過する。図２（ａ）において、電流の通過によってめっき液内の材料２および陰極１２からの材料２が選択的に陰極へ移動し、陰極がめっきされる。第１堆積材料２を、適合接触マスク８を用いて基板６に電気めっきした後で、図２（ｂ）に示すように、適合接触マスクは除去される。図２（ｃ）は、先に堆積された第１堆積材料２および基板６の他の部分に全面的に堆積された（即ち、非選択的に堆積された）第２の堆積材料４を示す。全面的な堆積は、めっき液によって第２の材料からなる陽極（図示せず）から陰極／基板６へ電気めっきすることによって行われる。図２（ｄ）に示されているように、２つの材料からなる層全体（の厚さ）を平坦化して正確な厚さと平面度を得る。図２（ｄ）に示されているように、すべての層に対してこのプロセスを繰り返すことによって第２の材料４（構造原料）からなる多層構造２０は第１材料２（即ち、犠牲材料）で埋められる。埋められた構造物は、所望のデバイス、即ち図２（ｆ）に示すような構造物２０を得るためにエッチングされる。
図３（ａ）〜図３（ｃ）には、代表的な手動式の電気化学成型加工システム３２の色々な構成要素が示されている。このシステム３２は、いくつかのサブシステム３４、３６、３８、４０からなる。基板保持用サブシステム３４は図３（ａ）〜図３（ｃ）の各図の上部に示されており、複数の構成要素として、（１）キャリヤ４８、（２）層が堆積する金属基板６、（３）アクチュエータの駆動力によってキャリヤ４８に対して基板６を上下に移動させる事ができる直線スライド部を含んでいる。上記サブシステム３４は、層の厚さおよび／又は堆積厚さを設定または決定するのに使われる基板の鉛直方向の差異を計測する為のインジケータもまた備えている。上記サブシステム３４は更に上記キャリヤ４８のための脚部６８を有する。この脚部６８はサブシステム３６に正確に取り付けられる。
図３（ａ）の下部に示されたサブシステム３６は、複数の構成要素として、（１）支持体／陽極１２を共有する複数の適合接触マスク（即ちサブマスク）からなる適合接触マスク８、（２）精密Ｘステージ５４、（３）精密Ｙステージ５４、（４）サブシステム３４の脚部６８が取り付けられるフレーム７２、（５）電解液１６を入れるためのタンク５８を含んでいる。上記サブシステム３４と３６は更に、適合接触マスキングを駆動するための電源に接続される電気接続線を備えている。
全面的堆積用サブシステム３８が図３（ｂ）の下部に示されており、いくつかの構成要素として、（１）陽極６２、（２）電解液６６を入れる電解液タンク６４、（３）上記サブシステム３４の脚部６８が取り付けられるフレーム７４を備えている。上記サブシステム３８は更に、全面的堆積プロセスを行うための電源に陽極を接続するための電気接続線を備えている。
平坦化サブシステム４０が図３（ｃ）の下部に示されており、ラッピングプレート５２、関連機構、および、堆積物を平坦化するための制御システム（図示せず）を備えている。
電気めっきされた金属（即ち、電気化学成型加工技術を用いた）から微細構造を形成する方法が、発明の名称が「犠牲金属層を用いた多数レベルの深さのＸ線リソグラフィによる微細構造の形成」であるヘンリー ガッケルの米国特許第５，１９０，６３７号明細書に示されている。この特許は、マスク照射を利用した金属の形成に関して示している。第１金属の第１層が露出しためっきベース上に電気めっきが施され、フォトレジストの空隙を満たす。その後、フォトレジストは除去され、第２金属が第１層とめっきベース上に電気めっきされる。露出した第２金属の表面を、第１金属を露出させる程度まで機械で切削し、第１金属と第２金属の両方を横切って延在する平坦で一様な表面を形成する。その後、第２層の形成は、フォトレジストを第１層に塗布し、そして、第１層を形成するのに用いた方法を繰り返すことによって始められる。その後、この方法は構造全体が形成され、第２金属がエッチングによって除去されるまで繰り返される。フォトレジストは、めっきベースまたは先の層上に鋳造によって形成され、フォトレジストの空隙はＸ線あるいは紫外線によってパターン形成されたマスクを介してフォトレジストを露光する事によって形成される。
複数の接着された層から構造を形成する際の適合接触マスクめっきの使用、および特に多くの層が積層される場合の適合接触マスクめっきの使用についてめっきの品質を高められた方法で診断する事が必要である。診断の結果、堆積が失敗したか、又は、問題の或る堆積が生じたか、又は、多分堆積に問題が生じたと言う事が分かれば時間、労力、材料を最小にすることが必要である。
種々の態様を有する本発明の目的は、めっき工程の品質を高めた接触マスク又は接着マスクめっき或いは電気化学的加工製法又は装置を提供する事である。
種々の態様を有する本発明の他の目的は、欠陥のある堆積が生じた時又は生じたであろうと確信された時、時間の浪費の減少が可能な接触マスク又は接着マスクめっき或いは電気化学的加工製法又は装置を提供する事である。
種々の態様を有する本発明の更に他の目的は、欠陥のある堆積が生じた時又は生じたであろうと確信された時、先に行われた工程に関連した浪費の減少が可能な接触マスク又は接着マスクめっき或いは電気化学的加工製法又は装置を提供する事である。
種々の態様を有する本発明の更に他の目的は、欠陥のある堆積が生じた時又は生じたであろうと確信された時、先に行われた工程に起因する材料の浪費の減少が可能な接触マスク又は接着マスクめっき或いは電気化学的加工製法又は装置を提供する事である。
本発明の他の目的や種々の態様の利点は、ここに述べた教示を点検すれば当業者にとっては自明の事である。本発明の色々な態様は、ここに明白に説明され、或いは、ここに述べた教示から確かめられ、上記の本発明の目的の夫々か、または、組み合わさったものから明らかであり、ここに述べた教示から確かめられる他の目的から明らかであろう。これらの目的すべてが、本発明の１つの態様によってではなくて、幾つかの態様から明らかにされるであろう。
本発明の第１態様は、接着された複数層から三次元の構造を製造するための電気化学的製造方法であって、（Ａ）少なくとも層の一部を、先に堆積された材料からなる基板に選択的に堆積する工程と、（Ｂ）複数層を、連続する層が、先に堆積した層に隣接するように、且つ、接着するように形成する工程とを備える。上記形成工程は、複数回の工程（Ａ）の繰り返しを含んでいる。少なくとも複数回の選択的堆積工程は、（１）マスクを基板上に、又は、上記基板に近接して配置する工程と、（２）選択された堆積材料が上記基板に堆積し、少なくとも層の一部を形成するように、めっき液の存在の下で上記マスク内の少なくとも１つの開口部を介して陽極と陰極との間に電流を流す工程と、（３）上記マスクを上記基板から除去する工程とを備えており、所定の層の形成中、上記陽極と上記陰極との間の電圧を測定する。
本発明の第２態様は、接着された複数層から三次元の構造を製造するための電気化学的製造方法であって、（Ａ）少なくとも層の一部を、先に堆積された材料からなる基板に選択的に堆積する工程と、（Ｂ）複数層を、連続する層が、先に堆積した層に隣接するように、且つ、接着するように形成する工程とを備える。上記形成工程は、複数回の工程（Ａ）の繰り返しを含んでいる。少なくとも複数回の選択的堆積工程は、（１）マスクを基板上に、又は、上記基板に近接して配置する工程と、（２）選択された堆積材料が上記基板に堆積し、少なくとも層の一部を形成するように、めっき液の存在の下で、上記マスク内の少なくとも１つの開口部を介して陽極と陰極との間に電流を流す工程と、（３）上記マスクを上記基板から除去する工程とを備えている。所定の層の形成中、或いは、形成後、上記層は検査されるか、又は、上記層の形成に関するパラメータは予測パラメータ値と比較され、上記層が正しく形成されてないと判断された場合は、上記層に関連して堆積された材料の少なくとも一部は除去され、代替材料が堆積される。
本発明の第３態様は、構造を製造するための適合接触マスキング方法であって、（Ａ）所定の層の少なくとも一部を形成中に、堆積が生じる少なくとも１つの開口部を含む、パターン形成された誘電体および上記パターン形成された誘電体を支持する支持構造とからなる少なくとも１つの予め形成されたマスクを供給する工程と、（Ｂ）所定の層の少なくとも一部を、基板に選択的に堆積する工程とを備えている。少なくとも複数回の選択的堆積工程は、ｉ）上記基板と上記予め形成された上記マスクの上記誘導体とを接触させる工程と、ｉｉ）選択された堆積材料が上記基板に堆積し、少なくとも所定の層の一部を形成するように、めっき液の存在の下で、上記選択されたマスク内の少なくとも１つの開口部を介して陽極と陰極との間に電流を供給する工程と、ｉｉｉ）上記選択され予め形成されたマスクを基板から分離する工程とを備えており、ある層の形成中に上記陽極と上記陰極との間の電圧を測定する。
本発明の第４態様は、構造を製造するための適合接触マスキング方法であって、（Ａ）所定の層の少なくとも一部を形成中に、堆積が生じる少なくとも１つの開口部を含む、パターン形成された誘電体および上記パターン形成された誘電体を支持する支持構造とからなる少なくとも１つの予め形成されたマスクを供給する工程と、（Ｂ）所定の層の少なくとも一部を、基板に選択的に堆積する工程とを備えている。少なくとも複数回の選択的堆積工程は、ｉ）上記基板と上記予め形成された上記マスクの上記誘導体とを接触させる工程と、ｉｉ）選択された堆積材料が上記基板に堆積し、少なくとも所定の層の一部を形成するように、めっき液の存在の下で、上記選択されたマスク内の少なくとも１つの開口部を介して陽極と陰極との間に電流を供給する工程と、ｉｉｉ）上記選択され予め形成されたマスクを基板から分離する工程とを備えている。所定の層の形成中、或いは、形成後、上記層は検査されるか、又は、上記層の形成に関するパラメータは予測パラメータ値と比較され、上記層が正しく形成されてないと判断された場合は、上記層に関連して堆積された材料の少なくとも一部は除去され、代替材料が堆積される。
本発明の第５態様は、接着された複数層から三次元の構造を製造するための電気化学的成型加工装置は、（Ａ）少なくとも層の一部を、先に堆積された材料からなる基板に選択的に堆積する手段と、（Ｂ）複数層を、連続する層が、先に堆積した層に隣接するように、且つ、接着するように形成する手段とを備えている。上記形成工程は、工程（Ａ）を複数回の繰り返しを含んでいる。上記選択的堆積手段は、（１）マスクを基板上に、又は、上記基板に近接して配置する手段と、（２）選択された堆積材料が上記基板に堆積し、少なくとも層の一部を形成するように、めっき液の存在の下で上記マスク内の少なくとも１つの開口部を介して陽極と陰極との間に電流を流す手段と、（３）上記マスクを上記基板から除去する手段とを備えている。上記装置は更に、選択的堆積が行われている間、上記陽極と上記陰極との間の電圧を測定する手段（Ｃ）を備える。
本発明の第６態様は、接着された複数層から三次元の構造を製造するための電気化学的成型加工装置であって、（Ａ）少なくとも層の一部を、先に堆積された材料からなる基板に選択的に堆積する手段と、（Ｂ）複数層を、連続する層が、先に堆積した層に隣接するように、且つ、接着するように形成する手段とを備えている。上記形成工程は、工程（Ａ）を複数回の繰り返しを含んでいる。上記選択的堆積手段は、（１）マスクを基板上に、又は、上記基板に近接して配置する手段と、（２）選択された堆積材料が上記基板に堆積し、少なくとも層の一部を形成するように、めっき液の存在の下で上記マスク内の少なくとも１つの開口部を介して陽極と陰極との間に電流を流す手段と、（３）上記マスクを上記基板から除去する手段とを備えている。上記装置は更に、（Ｃ）堆積の形成に関するパラメータを検査するか、又は、上記形成に関するパラメータと予測パラメータ値とを比較するための手段、（Ｄ）及び上記層が正しく形成されてないと判断された場合は、上記層に関連して堆積された材料の少なくとも一部を除去し、代替材料を堆積するための手段とを備える。
図１（ａ）〜図１（ｃ）は、適合接触マスクめっきプロセスの工程を示す概略側面図である。 図１（ｄ）〜図１（ｇ）は、異なったタイプの適合接触マスクを用いた適合接触マスクめっきプロセスの工程を示す概略側面図である。 図２（ａ）〜図２（ｅ）は、犠牲材料が選択的に堆積され、構成材料は全面的に堆積される特別な構造の形成に適応された電気化学的成型加工プロセスの工程を示す概略側面図である。 図２（ｆ）は、犠牲材料が選択的に堆積され、構成材料は全面的に堆積される特別な構造の形成に適応された電気化学的成型加工プロセスの工程を示す概略側面図である。 図３（ａ）は、図２（ａ）〜（ｆ）において示された、手動で行う電気化学的成型加工方法において用いられるサブアッセンブリの種々の例を示す概略側面図である。 図３（ｂ）、図３（ｃ）は、図２（ａ）〜（ｆ）において示された、手動で行う電気化学的成型加工方法において用いられるサブアッセンブリの種々の例を示す概略側面図である。 図４（ａ）〜図４（ｆ）は、第１材料の堆積位置と第１材料自身との間の開口部に、第２材料が全面的に堆積される、接着マスクめっきを用いた構造の第１層の形成を示す。 図４（ｇ）〜図４（ｉ）は、第１材料の堆積位置と第１材料自身との間の開口部に、第２材料が全面的に堆積される、接着マスクめっきを用いた構造の第１層の形成を示す。 ２０℃および５０℃で作動される銅の浴に対する陽極と陰極の分極曲線を示す。 図６（ａ）〜図６（ｃ）は、３つの異なる堆積が生じた場合の最初のめっき浴のめっき時間に対するセル電圧のプロットを示す。 図７（ａ）、図７（ｂ）は、２つの異なる堆積が生じた場合の最初のめっき浴のめっき時間に対するセル電圧のプロットを示す。 スパイクが生じた銅の堆積を示す。
図１（ａ）〜図１（ｇ）、図２（ａ）〜図２（ｆ）、および図３（ａ）〜図３（ｃ）は、公知の電気化学的成型加工の１つの形態の種々の特徴を示す。他の電気化学的成型加工技術は、上記６３０特許の明細書、種々の上記の公報、参考のためにここで説明する種々の特許や特許出願において説明されている。この明細書において説明された教示に基づいて、これらの公報、特許、特許出願において説明された技術、または他の公知の技術等を組み合わせて当業者が電気化学的成型加工技術を導き出す事ができる。本発明の教示はすべて本発明の種々の態様を有する実施形態と組み合わせて好ましい実施形態を創り出す事が可能である。この明細書において明白に説明された実施形態を組み合わせて、更に他の実施形態を引き出せる。
図４（ａ）〜図４（ｉ）は多層成型加工過程の単一層の形成における種々の段階を示す。この多層成型加工過程において、第２金属は第１金属上および第１金属の開口部内に堆積する。この堆積物は上記層の一部を形成する。基体８２の側面図である図４（ａ）において、図４（ｂ）に示されるように、パターン形成可能なフォトレジスト８４を基板８２に流し込む。図４（ｃ）において、フォトレジストの硬化、露光、現像により形成されるそのパターンが示されている。上記フォトレジスト８４のパターニングを行う事によって、フォトレジストの表面８６から基板８２の表面８８へと延びる開口部９２（ａ）〜９２（ｃ）が形成される。図４（ｄ）に示されるように、金属９４（例えばニッケル）が上記開口部９２（ａ）〜９２（ｃ）内に電気めっきされる。図４（ｅ）に示されるように、上記フォトレジストが基板から除去され（化学的に除去され）、第１金属９４で覆われていない基板８２の領域が露出される。図４（ｆ）は、第２金属９６（例えば銀）が、基板（導電性）８２の露出された部分全体上および第１金属９４（導電性）上に全面的な電気めっきが施された状態を示している。図４（ｇ）には、上記第１金属９４を露出させるまで上記第１金属９４および上記第２金属９６の厚さを平坦化して（上記第２金属９６の高さを第１金属９４の厚さまで減少させて）生じた構造の第１層が示されている。図４（ｈ）には、図４（ｂ）〜図４（ｇ）に示されている過程を数回繰り返して生じた結果が示されており、各層が２つの材料からなる多層構造が形成される。ほとんどの用途において、図４（ｉ）に示されるように、これらの（２つの）材料の１つは除去され、所望の三次元構造体９８（構成部分またはデバイス）が形成される。
ここで開示された種々の実施形態、変形例、処理方式は、異なったタイプのパターニングマスクおよびマスキング技術と組み合わせて使用することが出来る。例えば、適合接触マスクおよびマスキング工程を用いる事ができる。近接マスクおよびマスキング工程（即ち、たとえマスクと基板の接触がなくてもマスクが基板に近接していれば、少なくとも部分的に選択的に基板を被うマスク用いる工程）を用いる事ができる。適合マスクおよびマスキング工程（即ち、マスクおよびその接触表面が適合しないマスクに基づく工程）を用いる事ができる。互いに接着したマスクおよびマスキング工程（マスクおよび単にマスクに接触しているだけではなくて、選択的な堆積またはエッチングが行われる基板に接着したマスクを用いる工程）も用いる事ができる。
ここで説明する実施形態は主に適合接触マスクおよびマスキング工程に関したものであるが、ここに開示された種々の実施形態、変形例、処理方法は、近接マスクおよびマスキング工程（即ち、たとえマスクと基板の接触がなくてもマスクが基板に近接していれば、少なくとも部分的に選択的に基板を被うマスクを用いる工程）、非適合マスクおよびマスキング工程（即ち、マスクおよびその接触表面が適合しないマスクに基づく工程）、および互いに接着したマスクおよびマスキング工程（マスクおよび単にマスクに接触しているだけではなくて、選択的な堆積、又は、エッチングが行われる基板に接着したマスクを用いる工程）に対して適応される。
基本的なめっき形状（即ち、非ＣＣマスクめっき形状）には、めっき浴に浸漬される陽極および陰極が含まれる。陽極と陰極との距離は少なくとも１ｍｍである。電源は、陽極金属が、めっき浴に溶解するように、且つ、めっき浴中の金属イオンが陰極で減少し金属堆積物となるようにめっき浴を通過する、予め設定された電流を供給する。種々のパラメータに依存して、めっき浴の組成物を含み、めっき浴は普通、２０℃から６０℃の範囲内で一定の温度において作動される。上記めっき浴は、機械的に攪拌されるか又は圧縮された空気で攪拌され、確実に新鮮なめっき溶液が陰極へ運ばれ、且つ、電気化学的反応によって得られた生成物が電極からバルク溶液へと除去される。
基板（陰極）は、薄い非導電材料（例えば、パターン形成されたフォトレジスト）によってパターン形成されるので、貫通マスクめっきは、選択的なめっきプロセスで行われる。さもなければ、そのめっき形状は、先に略述したように、従来のめっきプロセスの形状と同じである。それゆえ、本発明の貫通マスクめっきは、従来のめっきの選択的な形態として考えることが出来る。
ＣＣマスクめっきは、幾つかの態様において普通の貫通マスクめっきとは異なる。ＣＣマスクめっきの１つの形態においてめっき浴は、基板、適合材料の側壁、及び陽極等によって形成される密閉されたスペース内に閉じ込められる。このような密閉されたスペースの例として２６ａ及び２６ｂが図１（ｂ）に示されている。ＣＣマスクめっきの他の形態には、多孔性の支持体及び末端陽極の使用が含まれる。このＣＣマスクめっきの変形例において、少なくとも幾分かのイオン交換は許されるけれども、ＣＣマスクの支持体部分によって提供されたバリヤはめっき浴の幾つかの要素の交換に対して大きな障害となり、堆積領域の溶液はバルク溶液からやはり実質的に隔てられていると考えられる。この閉じ込めの結果として、めっき領域の溶液とバルク液との間でほとんど或いは全く交換が行われない。其れゆえ、適当な添加剤を有する新鮮な溶液は全く或いはほとんど微小スペースへ供給されない。依って反応生成物は全く或いはほとんど除去する事が出来ない。
ＣＣマスクめっきの好ましい形態では、少なくとも１つのめっきスペースの少なくとも１つの寸法が、数十ミクロン（例えば、２０〜１００μｍ）以下である密閉されたスペースが含まれる。其れゆえ、このＣＣマスクめっきの形態は微細めっきプロセス（即ち、微細ＣＣマスクめっき）であると考えることが出来る。
微細ＣＣマスクめっきにおいて、現在用いられている陽極と陰極間の好ましい分離距離は２０μｍと１００μｍとの間で、更に好ましくは４０μｍと８０μｍとの間である。其れゆえ、堆積面積の大きさに係わらずこれらの好ましい実施形態では、微細ＣＣマスクめっきプロセスが行われると考えることが出来る。勿論、より短い分離距離（例えば、１０μｍ以下）およびより長い分離距離（例えば、３００μｍ以上）でも可能である。陽極と陰極間をこの接近した間隔にすることによって従来のめっきとは異なり、陰極での堆積プロセスおよび陽極での分解プロセスは互いに高度に影響し合う。
従来のめっきプロセスでは普通のことであり、可能なことであるが、陽極と陰極間で起こる可能性のある高度な相互影響の故に、および、攪拌を用いる時に確実に起こる高い短絡の故にめっき浴を攪拌する事は電気化学的成型加工においては必ずしも好ましいことではない。短絡とは、好ましい堆積時間の経過の前に形成される陰極と陽極間のスペースを橋渡しする堆積の厚さ部分の事である。この場合、電流は、堆積の継続を禁止するように意図して、めっき浴を主として流れるのと対照して、堆積した導電性材料中にほとんど向けられる。
高温（即ち、４３℃〜４５℃以上）でピロリン酸塩浴を使用することは、従来のめっきプロセスにおいては薦められることであるが、ＣＣマスク支持体と適合材料との間の界面におけるより高い侵蝕率やそれに影響されてＣＣマスクの寿命が短くなる事から現在のＣＣマスクめっきの形態においては好ましくない。
ＣＣマスクめっきはそれ自身の特徴を有し、従来のめっきプロセスと関連した従来の知識は、商業的に実行できるＣＣマスクめっきプロセスおよびシステムを開発する上において役立つと言うよりもむしろ障害になるであろう。下記の表には、２つの従来のめっき（即ち、非選択的めっきおよび貫通マスクめっき）および微細めっきプロセスの種々の態様の詳細な比較が示されている。
Figure 0005198413
ＣＣマスクめっきプロセスが行われている間に測定されたセルの電圧は、現在なされている堆積の品質の種々の態様と互いに関連しあっていることが発見された。このセルの電圧情報は、それのみか、又は、視覚による点検と組み合わせて、現在なされている堆積、又は、完了した堆積が許容可能であるかどうかを判断するのに用いることが出来る。堆積が許容可能であると判断された場合は、プロセスは次の堆積又は他の工程へと移行することが出来る。一方、堆積が許容不可能である判断された場合は、プロセスは回り道をし、許容不可能な堆積のすべて又は一部を除去し、許容可能な堆積が形成されるまで一回又は複数回堆積を行う事が出来る。その後、プロセスは正常なコースに沿って続けることが出来る。
セルの電圧は、所定の電流密度における陽極と陰極との間のポテンシャルである。セルの電圧は、２つの電極におけるポテンシャル、陽極と陰極のサイズおよび両極間の間隔、印加された電流、浴の抵抗率等に依存する。セルの電圧は下記のように表せる。
Ｖ（セル）＝Ｖ（陽極）＋Ｖ（浴）＋Ｖ（陰極）
上記式で、Ｖ（陽極）およびＶ（陰極）は、電流を浴に流す場合の電極の分極に起因する陽極と陰極における電圧降下であり、Ｖ（浴）は、電流が浴において陽極と陰極との間を流れる場合の浴の電圧降下である。Ｖ（浴）は下記の式から計算する事が出来る。
Ｖ（浴）＝ＩＲ
上記の式において、Ｉは総電流を表し、Ｒは浴の実効オーム抵抗である。陽極と陰極との間の間隙は非常に狭く（約２５μｍ〜１００μｍ）、幾つかの公知のめっき浴の固有導電率は１０-1であるので、２０ｍＡ／ｃｍ2の電流の電圧降下は数十ミリボルトから数ミリボルトである。其れゆえ、良好な浴の電圧降下は、陽極（Ｖ（陽極））および陰極（Ｖ（陰極））に関連した電圧降下に比べて、無視できる。Ｖ（陽極）およびＶ（陰極）に対する分極曲線の値を用いればセルの電圧の概略値は見積もりする事が出来る。めっき浴で測定された陽極と陰極の分極は、異なる電流密度における陽極と陰極のポテンシャルを示す。図５は、攪拌しないで２０℃および５０℃での銅めっき浴（即ち、Ｔｅｃｈｎｉｃ ｏｆ Ｃｒａｎｓｔｏｎ ＲＩのＣｕ−Ｐ浴）において測定された陽極と陰極の分極の例を示す。図５に示されている陽極と陰極の両ポテンシャルは、飽和した塩化第１水銀からなる電極に対して測定され、電流密度に対してプロットされたものである。この図から２０ｍＡ／ｃｍ2におけるセルの電圧は、２０℃〜５０℃の範囲の浴の温度に対して１．９Ｖと１．３Ｖとの間であると判断することができる。
めっきを行っている間のセルの電圧の測定によって、幾つかの異なるめっき条件／結果に関する情報が提供される。好ましい実施形態において、陽極と陰極との間に供給された電流は適合接触マスクの公知のオープンエリア（即ち、めっきエリア）に基づいている。其れゆえ、供給された総電流は、所定の値に等しい陰極における平均電流密度になる。
異なっためっき浴、作動条件、電力供給制御パラメータ、およびめっき条件によって、めっきを行っている間、異なった特有の電圧曲線が得られることが予想される。当業者は、許容可能なめっき又は許容不可能なめっきを、異なった作動条件に対する電圧値又は曲線（即ち、時間に対する特性）に関連させるために実験を行う事が出来る。これらの互いに関連した値又は曲線は、次のめっき工程の容認性を判断するときに使う事が出来る容認性の基準を形成するために用いられる。
図６（ａ）および図７（ａ）には、室温での異なった２つの異なる銅ピロリン酸塩めっき浴で４分間めっきを行い、４分間における典型的なセル電圧曲線が示されている。図６（ａ）はＣｕ−Ｐめっき浴に基づき、図７（ａ）は、Ａｔｏｔｅｃｈによって推薦された、最適な処方を有するユニクローム（ＵＮＩＣＨＲＯＭＥ）めっき浴に基づいている。これらの曲線は、めっきを行っている間にストリップ・チャート記録計で記録された。用いられた条件の下で正常なめっきプロセスにおいては、時間に対してスムーズな、安定したセルの電圧の曲線が示されている。更に、セルの電圧は実質的に一定であった（即ち、狭い範囲を維持した）。
めっきプロセスの失敗の例が図６（ｃ）に示されている。図６（ｃ）において、セルの電圧の大きな変化およびセルの電圧の不安定は、不適当なめっき工程が行われている事と、現在塗布されている塗布が下記の中で１つ又は２つ以上欠けている事を示している。（１）望ましい厚さ、（２）望ましい均質性、（３）望ましい基板への接着性、および／または（４）他の幾つかの望ましい構成上の特性。
短絡は堆積の厚さの変化から生じる。３０分の堆積時間での適合接触マスクめっきによって形成された銅の層のＳＥＭ像が図８に示されている。多くのスパイク１０２が銅の堆積物の縁の周りに見られる。大きなスパイク１０２の高さは残りの堆積物のそれよりも高い。１つまたはそれ以上のスパイクが陽極に接触するほど充分に高いと、電解溶液を介する代わりにより低い抵抗を介して電流が印加されるので短絡が起こり、めっきプロセスは続行することが出来ない。短絡が起こると、セルの電圧は直ちに零に下がる。図６（ｂ）には、時間に対するセルの電圧のプロットが示されており、短絡は予測されためっき時間よりも少ない時間で起こった。
「ばり」堆積は、意図したマスキングエリアを越えて延在する望ましくない付加的な堆積である。換言すれば、実際の陰極の面積は予想した以上に大きく、総電流は一定なので、陰極での実際の電流密度は予想したよりも少ない。電流密度が減少する時、陰極のポテンシャルはより正になり、そのためにセルの全電圧が下がることが図５に示されている分極曲線から分かる。依って、測定されたセルの電圧が予測されたよりも低い場合は、ばり堆積が起こる可能性がある。図７（ａ）はセルの電圧が正常である場合を示し、図７（ｂ）は、セルの電圧が正常値よりも低い場合を示している。
適合接触マスキングによる各堆積に対して、堆積プロセスを監視することが出来、堆積が行われている間、または、堆積の終了後に問題を認識する事が出来る。予測された曲線、または、予め定めた容認性、または、拒絶基準に比して得られた電圧曲線の分析に基づいて、形成プロセスが所定のコースに沿って続けるか、止めるか、改善処置、または、補正処置をとるか否かについて決定をすることが出来る。自動化されたシステム認識を用いるか、又は、これら２つを組み合わせを用い、１又はそれ以上の測定された電気信号（例えば電圧）を作業者が再検査と分析を行う事によって、問題の検出が出来る。システムの自動化のレベルおよび問題の厳しさの程度に依存して、改善処理を作業者が手作業か、又は、自動化システム制御を用いる事によって行う事が出来る。この処理には、多くの異なる工程が含まれる。
（１）問題が起こったことを確認するために又はその問題の厳しさの程度を判断するために視覚的な又は第２次的な点検を行う事が出来る。これにより、取るべき追加的な改善処置の最も適当な形態を決定する事が出来る。
（２）問題の認識をする時に、望ましくない堆積が未だに続いている場合、
ｉ．堆積は止めるか又は
ｉｉ．暫く続ける
（３）１つ又はそれ以上の追加的な堆積を行う（例えば、堆積された構造の充分な横方向の支持体の確保）
（４）トリミングプロセス（例えば、機械的な磨き又はＣＭＰによる平坦化プロセス）が実施され、問題の堆積のすべて又は一部を除去する。
（５）問題のパターンの完全な又は部分的な再堆積を行う。
ｉ．１つ又はそれ以上の次の試みにおいて同じマスクを使うか、又は
ｉｉ．１つ又はそれ以上の次の試みにおいて異なるマスクを使う。
（６）最適な再堆積が得られない場合は、所定回数の工程内で、形成プロセスを中断するように自動化されたシステムのプログラムを創るか、作業者がプロセスの途中で介入するか、又は、問題の適当な記録を残し、改善工程を行って、形成プロセスの実行を継続する。
単一の拒絶基準（例えば短絡の認識）を用いるか又は多くの拒絶基準を用いることによって本発明の種々の実施形態を実施することが出きる。各拒絶基準の使用により同じ改善プロセスが実行され、異なった拒絶基準の使用により異なった改善処置が実行される。或る実施形態では、改善処置には、上記の工程（１）から（６）の夫々が含まれる。他の実施形態では、上記の工程（１）から（６）の一部だけを用いる。例えば、工程（２）、（４）、（５）を順に行い、必要に応じて（６）を行う。所定回数の工程がなされていなくて、工程（６）を行う度に、改善処置は異なる。或る実施形態では、先の層に問題があった為に所定の層に問題が起きたと確信される場合、或いは、現在の層に関して取られた改善処置が１つ又は複数の先の層に悪影響を及ぼしている場合、現在の層に関連した１つ又は複数の堆積だけでなく、材料も又、先の１つ又は複数の層から取り除けば良い。現在の層の材料の再堆積および先の層の除去された材料の再堆積も又行えば良い。或る実施形態では、除去工程には、他の除去プロセスに加えて陰極のエッチングが含まれる。ここに説明した教示を再検討すれば、当業者にとっては、他の種々の問題の存在、改善工程の実施、これらを組合わせたものを認識する事は容易であろう。
本発明の実施形態の幾つかは、本発明の教示と参考としてここに引用した種々の教示との組み合わせに基づいている。或る実施形態では、全面的な堆積式プロセスおよび／または平坦化プロセスは使われていない。或る実施形態では、単一の層、または、異なった層上に複数の異なった材料の堆積が行われる。或る実施形態では、電着プロセスでない全面的堆積プロセスが用いられる。或る実施形態では、適合接触マスキングでなく、また、電着プロセスでない選択的堆積プロセスが幾つかの層に対して用いられる。或る実施形態では、非適合マスク、近接マスク、および／または選択的パターニング工程に対して接着マスク等が用いられる。或る実施形態では、構成材料としてニッケルが用いられる。他の実施形態では、銅および／または他の幾つかの犠牲材料（例えば、銅および／または他の幾つかの犠牲材料）から分離され得る金、銀等の材料、或いは、他の電着材料が、構成材料として用いられる。或る実施形態では、犠牲材料を有する、または、有しない材料として銅が用いられる。或る実施形態では、犠牲材料が除去される。他の実施形態では、犠牲材料が除去されない。或る実施形態では、陽極は適合接触マスクの支持体とは異なり、支持体は多孔性の構造を有するか、または、他の孔の開いた構造を有する。或る実施形態では、異なるパターンを有する多数の適合接触マスクを用い、異なった選択的なパターンを有する材料を異なる複数の層および／または単一層の異なる部分上に堆積させる。或る実施形態では、適合接触マスクの適合部分と基板間の封止が適合材料の表面からその内部の縁へ移行するように、堆積が進行するにつれて堆積の深さは適合接触マスクを基板から引き抜く事によって増加する。或る実施形態では、電気的パラメータの測定は、行われないか、又は測定されたパラメータに基づいて材料を除去し、再堆積を行うと言う結論に達することはしない。その代わり、そのような判断は、手作業か又は、堆積の自動化された視覚による点検を行ってなされる。
この明細書における教示に鑑み、多くの実施形態、本発明のデザインおよび使用の変更例は、当業者にとっては自明の事である。それゆえ、本発明は、上記の図面を参考にして説明した実施形態やその変更例や使用に限定されるものではなくて、後に記載された特許請求の範囲に限定される。
２…第１堆積材料（犠牲材料）、４…第２堆積材料（構造材料）、６…基板、８…マスク、３２…電気化学成型加工システム、３４…基板保持用サブシステム、４０…平坦化サブシステム、８２…基板、８４…フォトレジスト、９４…第１金属、９６…第２金属、９２（ａ）〜９２（ｃ）…開口部、９８…三次元構造体。

Claims (9)

  1. 複数の付着された層から三次元構造体を製造するための電気化学的製造方法であって、
    （Ａ）基板上に第１の層を形成する工程であって、
    （ｉ）前記第１の層の一部を形成するために第１の材料を選択的に堆積させる工程と、
    （ｉｉ）前記第１の層の他の部分を形成するために第２の材料を基板上に堆積させる工程と、
    （ｉｉｉ）前記第１の層の高さを揃えるために前記第１と第２の材料を平坦化する工程とを備える第１の工程と、
    （Ｂ）予め形成された層に隣接して付着させて連続する層を形成するように複数の層を形成する工程であって、当該工程は複数回の工程（Ａ）の繰り返しを含んでおり、
    少なくとも複数回の選択的に堆積させる工程は、
    （１）マスクを基板上または前回形成された層の上に配置する工程と、
    （２）選択された堆積原料が前記基板または前記前回形成された層に堆積し、少なくとも層の一部を形成するように、めっき液の存在下で前記マスク内の少なくとも１つの開口部を介して陽極と前記基板または前記前回形成された層との間に電流を流す工程と、
    （３）前記マスクを前記基板から除去する工程とを備え、
    所定の層の形成中または形成後において、前記層または部分的な層が許容可能に形成されているか否かを決定するために、前記層または部分的な層を検査するかあるいは前記層または部分的な層の形成に関するパラメータを予測パラメータ値と比較し、前記層または部分的な層が許容可能に形成されていないと決定された場合には、平坦化によって少なくとも１つの層の少なくとも一部を除去するとともに、当該少なくとも１つの層の形成を繰り返し行い、
    前記第１と第２の材料の一方は犠牲材料であり、前記第１と第２の材料の他方は構造材料である第２の工程と、
    （Ｃ）前記複数の層を形成する工程の後で、前記三次元構造体を得るために、少なくとも２つの層上の前記構造材料から前記犠牲材料の少なくとも一部を除去する第３の工程とを備える電気化学的製造方法。
  2. 複数の予め形成されたマスクを供給する工程を備え、この工程においては、各マスクは、所定の層の少なくとも一部を形成中に堆積が生じる少なくとも１つの開口部を含む、パターン形成された誘電体からなり、前記各マスクは、前記パターン形成された誘電体を支持する支持構造を有し、
    前記マスクを前記基板上または前記前回形成された層の上に配置する工程において、前記基板または前記前回形成された層と選択された前記予め形成されたマスクの誘電体とを接触させる請求項１に記載の電気化学的製造方法。
  3. 前記検査は、選択的に堆積させる工程の電気的特性を測定する工程を含んでいる請求項１に記載の電気化学的製造方法。
  4. 前記測定工程は、実質的にすべての層の形成中に行われる請求項３に記載の電気化学的製造方法。
  5. 前記電気的特性は、電流の供給中における陽極と前記基板または前記前回形成された層との間の電圧が含まれており、各層に対して測定された電圧は、各層に対する堆積時間に関しての電圧特性の測定によるものである請求項３に記載の電気化学的製造方法。
  6. 前記第２の材料の堆積工程は、全面的な堆積を含んでおり、所定の層で前記第１の材料は前記第２の材料と異なっている請求項１に記載の電気化学的製造方法。
  7. １つの層の少なくとも一部は、非電気めっき堆積プロセスによって形成される請求項１に記載の電気化学的製造方法。
  8. 複数の堆積は、いくつかの層それぞれの形成中に生じ、前記いくつかの層それぞれの堆積物の少なくとも１つは銅であり、前記いくつかの層それぞれの他の堆積物の少なくとも１つはニッケルである請求項１に記載の電気化学的製造方法。
  9. 複数の付着された層から三次元構造体を製造するための電気化学的製造方法であって、
    （Ａ）基板上に第１の層を形成する工程であって、
    （ｉ）前記第１の層の一部を形成するために第１の材料を堆積させる工程と、
    （ｉｉ）前記第１の層の他の部分を形成するために第２の材料を基板上に堆積させる工程と、
    （ｉｉｉ）前記第１の層の高さを揃えるために前記第１と第２の材料を平坦化する工程とを備える第１の工程と、
    （Ｂ）予め形成された層に隣接して付着させて連続する層を形成するように少なくとも１つの層を形成するように、前記第１の層または前回形成された層の上にさらにもう１つの層を形成する工程であって、当該工程は１回以上の工程（Ａ）の繰り返しを含んでおり、
    所定の層の少なくとも一部を形成する工程の後で、前記所定の層における前記形成された部分が検査するかあるいは形成に関するパラメータが予測パラメータ値と比較し、許容可能な形成が行われていないと決定された場合には、平坦化によって少なくとも１つの層の少なくとも一部を除去するとともに、当該少なくとも１つの層の形成を繰り返し行い、
    前記第１と第２の材料の一方は犠牲材料であり、前記第１と第２の材料の他方は構造材料である第２の工程と、
    （Ｃ）前記複数の層を形成する工程の後で、前記三次元構造体を得るために、少なくとも２つの層上の前記構造材料から前記犠牲材料の少なくとも一部を除去する第３の工程とを備える電気化学的製造方法。
JP2009259258A 2002-05-07 2009-11-12 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法 Expired - Fee Related JP5198413B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37913202P 2002-05-07 2002-05-07
US60/379,132 2002-05-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004503699A Division JP4434013B2 (ja) 2002-05-07 2003-05-07 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置

Publications (2)

Publication Number Publication Date
JP2010059550A JP2010059550A (ja) 2010-03-18
JP5198413B2 true JP5198413B2 (ja) 2013-05-15

Family

ID=29420492

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004503699A Expired - Fee Related JP4434013B2 (ja) 2002-05-07 2003-05-07 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
JP2009259258A Expired - Fee Related JP5198413B2 (ja) 2002-05-07 2009-11-12 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004503699A Expired - Fee Related JP4434013B2 (ja) 2002-05-07 2003-05-07 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置

Country Status (7)

Country Link
US (2) US20040000489A1 (ja)
EP (1) EP1506329A1 (ja)
JP (2) JP4434013B2 (ja)
KR (1) KR100994887B1 (ja)
CN (2) CN101724875A (ja)
AU (1) AU2003229025A1 (ja)
WO (1) WO2003095715A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050032375A1 (en) * 2003-05-07 2005-02-10 Microfabrica Inc. Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
WO2003049514A2 (en) * 2001-12-03 2003-06-12 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
US7252861B2 (en) 2002-05-07 2007-08-07 Microfabrica Inc. Methods of and apparatus for electrochemically fabricating structures via interlaced layers or via selective etching and filling of voids
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US20050184748A1 (en) * 2003-02-04 2005-08-25 Microfabrica Inc. Pin-type probes for contacting electronic circuits and methods for making such probes
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
US20050067292A1 (en) * 2002-05-07 2005-03-31 Microfabrica Inc. Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
US20060108678A1 (en) 2002-05-07 2006-05-25 Microfabrica Inc. Probe arrays and method for making
US20040065554A1 (en) * 2002-05-07 2004-04-08 University Of Southern California Method of and apparatus for forming three-dimensional structures integral with semiconductor based circuitry
US7250101B2 (en) 2002-05-07 2007-07-31 Microfabrica Inc. Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
US8070931B1 (en) 2002-05-07 2011-12-06 Microfabrica Inc. Electrochemical fabrication method including elastic joining of structures
US9919472B1 (en) 2002-05-07 2018-03-20 Microfabrica Inc. Stacking and bonding methods for forming multi-layer, three-dimensional, millimeter scale and microscale structures
US20050142739A1 (en) * 2002-05-07 2005-06-30 Microfabrica Inc. Probe arrays and method for making
WO2003095707A2 (en) * 2002-05-07 2003-11-20 Memgen Corporation Method of and apparatus for forming three-dimensional structures
US20050104609A1 (en) * 2003-02-04 2005-05-19 Microfabrica Inc. Microprobe tips and methods for making
US20050202660A1 (en) * 2002-05-07 2005-09-15 Microfabrica Inc. Electrochemical fabrication process including process monitoring, making corrective action decisions, and taking appropriate actions
US20100094320A1 (en) * 2002-10-29 2010-04-15 Microfabrica Inc. Atherectomy and Thrombectomy Devices, Methods for Making, and Procedures for Using
US8454652B1 (en) 2002-10-29 2013-06-04 Adam L. Cohen Releasable tissue anchoring device, methods for using, and methods for making
US20110092988A1 (en) * 2002-10-29 2011-04-21 Microfabrica Inc. Microdevices for Tissue Approximation and Retention, Methods for Using, and Methods for Making
US20080211524A1 (en) * 2003-02-04 2008-09-04 Microfabrica Inc. Electrochemically Fabricated Microprobes
US20080157793A1 (en) * 2003-02-04 2008-07-03 Microfabrica Inc. Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
TWI232843B (en) 2003-05-07 2005-05-21 Microfabrica Inc Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US20050109622A1 (en) * 2003-11-26 2005-05-26 Peter Peumans Method for controlling electrodeposition of an entity and devices incorporating the immobilized entity
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
GB0416600D0 (en) * 2004-07-24 2004-08-25 Univ Newcastle A process for manufacturing micro- and nano-devices
US8216931B2 (en) * 2005-03-31 2012-07-10 Gang Zhang Methods for forming multi-layer three-dimensional structures
US7696102B2 (en) * 2005-03-31 2010-04-13 Gang Zhang Methods for fabrication of three-dimensional structures
WO2007058603A1 (en) * 2005-11-18 2007-05-24 Replisaurus Technologies Ab Method of forming a multilayer structure
US7247560B1 (en) * 2006-03-01 2007-07-24 Gary Neal Poovey Selective deposition of double damascene metal
CN100395374C (zh) * 2006-04-10 2008-06-18 南京航空航天大学 三维微细结构电铸方法及装置
JP5492571B2 (ja) * 2007-02-20 2014-05-14 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Ｍｅｍｓのエッチングを行うための機器および方法
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
RU2471210C2 (ru) * 2007-07-25 2012-12-27 Квалкомм Мемс Текнолоджис, Инк. Дисплеи на основе микроэлектромеханических систем и способы их изготовления
US8023191B2 (en) * 2008-05-07 2011-09-20 Qualcomm Mems Technologies, Inc. Printable static interferometric images
US7719754B2 (en) * 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
US8262916B1 (en) 2009-06-30 2012-09-11 Microfabrica Inc. Enhanced methods for at least partial in situ release of sacrificial material from cavities or channels and/or sealing of etching holes during fabrication of multi-layer microscale or millimeter-scale complex three-dimensional structures
US20140262794A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Electrochemical deposition processes for semiconductor wafers
TWI503847B (zh) * 2013-10-16 2015-10-11 Taiwan Green Point Entpr Co Plastic body with conductive line layer and its making method
CN104152979B (zh) * 2014-09-04 2017-02-01 蒙家革 一种电解蚀刻头和数控电解蚀刻系统及蚀刻方法
DE102015201927A1 (de) * 2015-02-04 2016-08-04 Siemens Aktiengesellschaft Verfahren zum Kaltgasspritzen mit Maske
JP2017053008A (ja) * 2015-09-10 2017-03-16 株式会社東芝 電気めっき装置、電気めっき方法、及び半導体装置の製造方法
US10961967B1 (en) 2017-12-12 2021-03-30 Microfabrica Inc. Fuel injector systems, fuel injectors, fuel injector nozzles, and methods for making fuel injector nozzles
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
US11603324B2 (en) 2018-11-06 2023-03-14 Utility Global, Inc. Channeled electrodes and method of making
US11611097B2 (en) 2018-11-06 2023-03-21 Utility Global, Inc. Method of making an electrochemical reactor via sintering inorganic dry particles
US11761100B2 (en) 2018-11-06 2023-09-19 Utility Global, Inc. Electrochemical device and method of making
US11539053B2 (en) 2018-11-12 2022-12-27 Utility Global, Inc. Method of making copper electrode
JP2022512964A (ja) 2018-11-06 2022-02-07 ユティリティ グローバル，インコーポレイテッド 燃料電池を製造し、その構成要素を処理する方法
WO2020102634A1 (en) * 2018-11-17 2020-05-22 Utility Global, Inc. Method of making electrochemical reactors
EP3881377A4 (en) * 2018-11-17 2022-09-28 Utility Global, Inc. METHOD OF MAKING ELECTROCHEMICAL REACTORS
KR102636830B1 (ko) 2018-12-31 2024-02-14 엘지디스플레이 주식회사 전기 도금 장치 및 이를 이용한 전기 도금 방법
CN110054147A (zh) * 2019-03-26 2019-07-26 中国科学院微电子研究所 一种微米级金属件三维成型方法
CN109822356B (zh) * 2019-04-10 2024-01-30 福州大学 一种涂胶-钻孔-电磁铆接复合装置及其使用方法
US11802891B1 (en) 2019-12-31 2023-10-31 Microfabrica Inc. Compliant pin probes with multiple spring segments and compression spring deflection stabilization structures, methods for making, and methods for using

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321048A (en) * 1976-08-10 1978-02-27 Nippon Electric Co Constant current density plating device
JPS62190722A (ja) * 1986-02-17 1987-08-20 Nippon Denso Co Ltd 半導体ウエハ−の電気メツキ用電圧モニタ−
JPS63138246A (ja) * 1986-11-29 1988-06-10 Oki Electric Ind Co Ltd メツキ液撹拌状態試験方法
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
US5011580A (en) * 1989-10-24 1991-04-30 Microelectronics And Computer Technology Corporation Method of reworking an electrical multilayer interconnect
US5190637A (en) * 1992-04-24 1993-03-02 Wisconsin Alumni Research Foundation Formation of microstructures by multiple level deep X-ray lithography with sacrificial metal layers
US5605615A (en) * 1994-12-05 1997-02-25 Motorola, Inc. Method and apparatus for plating metals
DE69842001D1 (de) * 1997-04-04 2010-12-30 Univ Southern California Galvanisches verfahren zur herstellung einer mehrlagenstruktur
US6562204B1 (en) * 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US6428673B1 (en) * 2000-07-08 2002-08-06 Semitool, Inc. Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology
US6458263B1 (en) * 2000-09-29 2002-10-01 Sandia National Laboratories Cantilevered multilevel LIGA devices and methods
JP3664669B2 (ja) * 2001-06-27 2005-06-29 株式会社荏原製作所 電解めっき装置
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置

Also Published As

Publication number Publication date
US20070181431A1 (en) 2007-08-09
WO2003095715A1 (en) 2003-11-20
CN100582318C (zh) 2010-01-20
JP2005524775A (ja) 2005-08-18
JP4434013B2 (ja) 2010-03-17
CN1659317A (zh) 2005-08-24
CN101724875A (zh) 2010-06-09
US20040000489A1 (en) 2004-01-01
AU2003229025A1 (en) 2003-11-11
JP2010059550A (ja) 2010-03-18
KR20050012738A (ko) 2005-02-02
EP1506329A1 (en) 2005-02-16
KR100994887B1 (ko) 2010-11-16

Similar Documents

Publication Publication Date Title
JP5198413B2 (ja) 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法
US20100065432A1 (en) Electrochemical Fabrication Process Including Process Monitoring, Making Corrective Action Decisions, and Taking Appropriate Actions
US20070163888A1 (en) Conformable Contact Masking Methods and Apparatus Utilizing In Situ Cathodic Activation of a Substrate
US20050202180A1 (en) Electrochemical fabrication methods for producing multilayer structures including the use of diamond machining in the planarization of deposits of material
US7163614B2 (en) Methods of and apparatus for making high aspect ratio microelectromechanical structures
US20120114861A1 (en) Electrochemical Fabrication Methods for Producing Multilayer Structures Including the use of Diamond Machining in the Planarization of Deposits of Material
US7531077B2 (en) Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US7384530B2 (en) Methods for electrochemically fabricating multi-layer structures including regions incorporating maskless, patterned, multiple layer thickness depositions of selected materials
US9244101B2 (en) Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US7527721B2 (en) Electrochemical fabrication method for producing multi-layer three-dimensional structures on a porous dielectric
US11211228B1 (en) Neutral radical etching of dielectric sacrificial material from reentrant multi-layer metal structures
US11973301B2 (en) Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
US20160194774A1 (en) Electrochemical Fabrication Process for Forming Multilayer Multimaterial Microprobe Structures Incorporating Dielectrics
US20050189959A1 (en) Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
WO2005052220A1 (en) Electrochemical fabrication process including process monitoring, making corrective action decisions, and taking appropriate actions
US20040007469A1 (en) Selective electrochemical deposition methods using pyrophosphate copper plating baths containing ammonium salts, citrate salts and/or selenium oxide
US12000865B2 (en) Multi-beam vertical probes with independent arms formed of a high conductivity metal for enhancing current carrying capacity and methods for making such probes
US20090057157A1 (en) EFAB Methods Including Controlled Mask to Substrate Mating
US20240017990A1 (en) Methods of separating good probe structures from defective probe structures in an electrochemical fabrication system
TWI274086B (en) Methods and apparatus for monitoring deposition quality during electrochemical fabrication of three-dimensional structures
US20080142369A1 (en) Integrated Circuit Packaging Using Electrochemically Fabricated Structures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5198413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees