JP5184994B2

JP5184994B2 - Instantaneous power failure storage device, AC-DC converter, and instantaneous power failure storage method

Info

Publication number: JP5184994B2
Application number: JP2008173848A
Authority: JP
Inventors: 貴正笠井
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2008-07-02
Filing date: 2008-07-02
Publication date: 2013-04-17
Anticipated expiration: 2028-07-02
Also published as: JP2010015323A

Description

本発明は、スパッタ装置等に供給される一次側電源が瞬停したことを記録する電源瞬停記憶装置及びその方法に関する。 The present invention relates to a power supply instantaneous interruption storage device and a method for recording that a primary power supply supplied to a sputtering apparatus or the like has instantaneously stopped.

半導体装置や液晶表示パネルの製造にスパッタ装置等が使用される。スパッタ装置は、チャンバー内にアルゴン等からなるプラズマを発生させ、金属材料や絶縁材料からなるターゲットにアルゴン等の荷電粒子を衝突させることにより、ターゲット材料を飛散させて基板上に導電膜や絶縁膜を堆積させる。これらの導電膜や絶縁膜は、膜厚や膜質が高精度に制御される。このような装置を稼働中に、一次側電源に瞬時停止が発生すると、スパッタ装置内に発生しているプラズマの状態が変動して、製膜中の膜厚や膜質に変動が生じて品質不良を起こす。そこで、この瞬時停止を常に監視し、瞬停が発生したときは瞬停記憶部によりこれを記録するようにしている。 A sputtering apparatus or the like is used for manufacturing a semiconductor device or a liquid crystal display panel. The sputtering apparatus generates plasma made of argon or the like in a chamber, and collides charged particles such as argon with a target made of a metal material or an insulating material, thereby scattering the target material to form a conductive film or an insulating film on the substrate. To deposit. The film thickness and film quality of these conductive films and insulating films are controlled with high accuracy. If an instantaneous stop occurs on the primary power supply during operation of such a device, the state of the plasma generated in the sputtering device will fluctuate, resulting in variations in film thickness and film quality during film formation, resulting in poor quality. Wake up. Therefore, this instantaneous stop is always monitored, and when an instantaneous stop occurs, this is recorded by the instantaneous stop storage unit.

図７は、従来公知のＡＣ-ＤＣコンバータ６５の構成を表すブロック図である。ＡＣ-ＤＣコンバータ６５は、電源瞬停記憶装置５０と、例えばスパッタ装置等に電力を供給するＡＣ-ＤＣ変換装置６０を備えている。電源瞬停記憶装置５０は、ＡＣ電力の供給を受ける入力端５１と、入力端５１からの電力供給を遮断するブレーカーＢと、ＡＣ電力のノイズを除去するためのフィルター５９と、フィルター５９からＡＣ電力を入力して整流する整流回路５２と、整流された電圧と基準電圧とを比較して検出信号を生成する比較回路５３と、瞬停情報を記憶する不揮発性メモリ５６と、比較回路５３から検出信号を入力し、検出信号の期間が所定期間を下回ることを検出したときに、瞬停情報と瞬停情報の誤りを検証するための検証情報を生成し、この瞬停情報と検証情報を不揮発性メモリ５６に格納する制御部５４と、プログラムの作業領域として使用される揮発性メモリ５５と、制御部５４等に電力を供給するオンボード電源５７と、制御信号等を伝送するバス５８とから構成されている。 FIG. 7 is a block diagram showing a configuration of a conventionally known AC-DC converter 65. The AC-DC converter 65 includes an instantaneous power interruption storage device 50 and an AC-DC conversion device 60 that supplies power to, for example, a sputtering device. The instantaneous power interruption storage device 50 includes an input terminal 51 that receives AC power supply, a breaker B that interrupts power supply from the input terminal 51, a filter 59 for removing noise from AC power, From the rectifier circuit 52 that rectifies by inputting electric power, the comparison circuit 53 that compares the rectified voltage and the reference voltage to generate a detection signal, the nonvolatile memory 56 that stores instantaneous power failure information, and the comparison circuit 53 When a detection signal is input and it is detected that the period of the detection signal falls below a predetermined period, verification information for verifying an error in the instantaneous power failure information and the instantaneous power failure information is generated. A control unit 54 stored in the nonvolatile memory 56, a volatile memory 55 used as a work area of the program, an on-board power source 57 that supplies power to the control unit 54, and the like, and a control signal and the like are transmitted. And a bus 58..

図８は、上記電源瞬停記憶装置５０の動作を説明するためのタイミングチャートである。最上段はブレーカーＢのＯＮ・ＯＦＦのタイミングを表し、その下段は整流回路５２の出力電圧Ｖｙを表し、その下段は比較回路５３の出力を表し、その下段はオンボード電源５７の出力を表し、最下段は不揮発性メモリ５６の書込みステータスを表している。整流回路５２の出力電圧Ｖｙが低下、即ち外部から供給されるＡＣ電力の電圧が低下して、基準電圧としての瞬時停止レベルの閾値Ｖｘよりも低下すると、比較回路５３の出力はＨレベルからＬレベルに変化する。次に、整流回路５２の出力が瞬時停止レベルの閾値Ｖｘよりも上昇すると、比較回路５３の出力はＬレベルからＨレベルへ復帰する。制御部５４は、比較回路５３のＬレベルの期間Ｔ２１が所定期間ｔ、例えば５０ｍｓｅｃよりも短いと判定したときは、ＡＣ電力の異常入力Ｆ１を瞬停と認定する。すると、制御部５４は、不揮発性メモリ５６のステータスをＬレベルからＨレベルに切替えて、瞬停があったことを表す瞬停情報と、瞬停情報の誤りを検証するための検証情報とを不揮発性メモリ５６に格納する。この格納は比較回路５３がＬレベルからＨレベルに復帰した直後の期間Ｔ２４の期間に行われる。次の異常入力Ｆ２の場合も瞬停と判定され、不揮発性メモリ５６の同じ記憶領域に瞬停情報と検証情報が重ねて格納される。なお、オンボード電源５７の出力は、ＡＣ-ＤＣ変換装置６０やオンボード電源５７に構成される容量やインダクタンスにより、駆動可能な電力が供給され、オン状態を維持している。 FIG. 8 is a timing chart for explaining the operation of the instantaneous power interruption storage device 50. The uppermost stage represents the ON / OFF timing of the breaker B, the lower stage represents the output voltage Vy of the rectifier circuit 52, the lower stage represents the output of the comparison circuit 53, the lower stage represents the output of the on-board power supply 57, The bottom row shows the write status of the nonvolatile memory 56. When the output voltage Vy of the rectifier circuit 52 decreases, that is, the voltage of the AC power supplied from the outside decreases and falls below the threshold Vx of the instantaneous stop level as the reference voltage, the output of the comparison circuit 53 changes from the H level to the L level. Change to level. Next, when the output of the rectifier circuit 52 rises above the threshold Vx of the instantaneous stop level, the output of the comparison circuit 53 returns from the L level to the H level. When it is determined that the L level period T21 of the comparison circuit 53 is shorter than a predetermined period t, for example, 50 msec, the control unit 54 recognizes the AC power abnormal input F1 as a momentary power interruption. Then, the control unit 54 switches the status of the nonvolatile memory 56 from the L level to the H level, and obtains instantaneous power failure information indicating that there was a momentary power failure and verification information for verifying an error in the power failure information. Store in the nonvolatile memory 56. This storage is performed during a period T24 immediately after the comparison circuit 53 returns from the L level to the H level. Also in the case of the next abnormal input F2, it is determined that there is an instantaneous power failure, and the instantaneous power failure information and the verification information are stored in the same storage area of the nonvolatile memory 56. Note that the output of the on-board power source 57 is supplied with drivable power by the capacitance and inductance configured in the AC-DC converter 60 and the on-board power source 57, and is kept on.

次に、ブレーカーＢがタイミングｚ１からｚ２の期間、一時的にオフした場合を説明する。ブレーカーＢがオフすると整流回路５２の出力電圧Ｖｙは漸次低下する。整流回路５２の出力電圧Ｖｙが低下して、瞬時停止レベルの閾値Ｖｘを下回ると、比較回路５３の出力はＨレベルからＬレベルに変化する。なお、整流回路５２の出力電圧Ｖｙがタイミングｚ１から瞬時停止レベルの閾値Ｖｘを下回るまでに遅延するのは、フィルター５９や整流回路５２に組み込まれる容量成分や、ブレーカーＢのオフ時に接点がオープンするまでの遅延等に起因している。そして、タイミングｚ２においてブレーカーＢがオンすると、整流回路５２の出力は上昇して瞬時停止レベルの閾値以上になると、比較回路５３の出力はＬレベルからＨレベルに復帰する。制御部５４は、このＬレベルの期間Ｔ２３が所定期間ｔよりも長いことを検出したときは、ブレーカーＢが一時的にオフしたと判定し、不揮発性メモリ５６に情報を書き込まない。 Next, the case where the breaker B is temporarily turned off during the period from timing z1 to z2 will be described. When the breaker B is turned off, the output voltage Vy of the rectifier circuit 52 gradually decreases. When the output voltage Vy of the rectifier circuit 52 decreases and falls below the instantaneous stop level threshold value Vx, the output of the comparison circuit 53 changes from the H level to the L level. Note that the reason why the output voltage Vy of the rectifier circuit 52 is delayed from the timing z1 until it falls below the threshold Vx of the instantaneous stop level is that the contact is opened when the capacitor 59 incorporated in the filter 59 or the rectifier circuit 52 or the breaker B is turned off. This is due to the delay until When the breaker B is turned on at the timing z2, the output of the rectifier circuit 52 rises, and when the breaker B exceeds the threshold value of the instantaneous stop level, the output of the comparison circuit 53 returns from the L level to the H level. When the control unit 54 detects that the L-level period T23 is longer than the predetermined period t, the control unit 54 determines that the breaker B is temporarily turned off and does not write information in the nonvolatile memory 56.

次に、ブレーカーＢをタイミングｚ３でオフした場合を説明する。ブレーカーＢがオフし、整流回路５２の出力電圧Ｖｙが漸次低下して瞬時停止レベルの閾値Ｖｘを下回る。すると比較回路５３の出力はＨレベルからＬレベルに変化する。ブレーカーＢが復帰していないので、比較回路５３の出力がＬレベルに変化後にＡＣ-ＤＣ変換装置６０の出力が低下する期間２ｔ後と、オンボード電源５７の出力が低下するｔ’後に、オンボード電源５７の出力がオフする。この場合は、電源瞬停記憶装置５０が動作を停止する。 Next, the case where the breaker B is turned off at the timing z3 will be described. The breaker B is turned off, and the output voltage Vy of the rectifier circuit 52 gradually decreases to fall below the instantaneous stop level threshold value Vx. Then, the output of the comparison circuit 53 changes from H level to L level. Since the breaker B has not been restored, after the period 2t when the output of the AC-DC converter 60 decreases after the output of the comparison circuit 53 changes to L level, and after t ′ when the output of the on-board power supply 57 decreases, the circuit breaker B turns on. The output of the board power supply 57 is turned off. In this case, the instantaneous power interruption storage device 50 stops operating.

このように、外部電源に瞬停が発生したときに、瞬停情報が不揮発性メモリ５６に書き込まれ、その他、ブレーカーＢが一時的にオフした場合や、長時間オフする場合には、通常動作と判定され、記録されない。 As described above, when an instantaneous power failure occurs in the external power supply, the instantaneous power failure information is written to the nonvolatile memory 56. In addition, when the breaker B is temporarily turned off or turned off for a long time, the normal operation is performed. It is determined that it is not recorded.

特許文献１には、スロットマシン等からなる装置の瞬停対策について記載されている。外部電源に瞬停が発生したときに、電力供給可能な蓄電手段から電力を供給して装置を継続的に動作させ、瞬停が発生した後の所定時間後に外部電力が復帰したときはそのまま装置を動作させ、外部電力が復帰しないときは装置の停止処理を実行する。しかし、瞬停が発生したときに、瞬停情報を記録することについては、記載されていない。
特開２００２−２１００９５号公報 Japanese Patent Application Laid-Open No. 2004-151561 describes measures against instantaneous power failure of a device including a slot machine or the like. When a momentary power failure occurs in the external power supply, the device is operated continuously by supplying power from the power storage means that can supply power, and when the external power returns after a predetermined time after the momentary power failure occurs, the device continues When the external power is not restored, the apparatus is stopped. However, there is no description about recording the instantaneous power failure information when the instantaneous power failure occurs.
Japanese Patent Laid-Open No. 2002-210095

しかし、上記図７を用いて説明した電源瞬停記憶装置５０は、ブレーカーＢのオフ時にチャタリングが発生すると、制御部５４は、瞬停が発生していないにもかかわらず瞬停が発生したと誤認する。そして、不揮発性メモリ５６に瞬停情報を格納している最中にシステムがダウンして、不揮発性メモリ５６の記録情報が破壊される場合がある。 However, when the chattering occurs when the breaker B is turned off, the power supply instantaneous storage device 50 described with reference to FIG. I misunderstand. In some cases, the system goes down while the instantaneous power failure information is stored in the nonvolatile memory 56, and the recorded information in the nonvolatile memory 56 may be destroyed.

図９のタイミングチャートを用いて説明する。図９に示すタイミングチャートの最上段から最下段までは図８と同じである。タイミングｚ３においてブレーカーＢがチャタリングを伴ってオフすると、整流回路５２の出力電圧Ｖｙにも所定の遅延後にチャタリングに伴う波形が現れる。比較回路５３の出力は、整流回路５２の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを下回ったときにＨレベルからＬレベルに変化し、期間Ｔ２５の経過後にＬレベルからＨレベルに回復する。その後再びＬレベルに変化する。制御部５４は、期間Ｔ２５が所定期間ｔよりも短いと判定したときは瞬停と判定するので、比較回路５３の出力がＬレベルからＨレベルに復帰したことを契機として、不揮発性メモリ５６の書込みステータスをＬレベルからＨレベルへ変化させて、不揮発性メモリ５６に瞬停情報を格納する。しかし、瞬停情報の格納が終了する前に、再度Ｌレベルに変化して期間２ｔ＋ｔ’が経過すると、オンボード電源５７の出力はダウンする。このオンボード電源５７の出力ダウンが、不揮発性メモリ５６に瞬停情報を格納中である場合、即ち期間Ｔ２６が格納を終了する期間Ｔ２４より短い場合に、不揮発性メモリ５６に格納された瞬停情報が破壊され、読み出すことができなくなってしまう。 This will be described with reference to the timing chart of FIG. The timing chart shown in FIG. 9 is the same as FIG. 8 from the top to the bottom. When the breaker B is turned off with chattering at timing z3, a waveform accompanying chattering also appears after a predetermined delay in the output voltage Vy of the rectifier circuit 52. The output of the comparison circuit 53 changes from the H level to the L level when the output voltage Vy of the rectifier circuit 52 falls below the instantaneous stop level threshold value Vx, and recovers from the L level to the H level after the lapse of the period T25. After that, it changes to the L level again. When the control unit 54 determines that the period T25 is shorter than the predetermined period t, it determines that there is an instantaneous stop, so that the output of the comparison circuit 53 has returned from the L level to the H level. The write status is changed from the L level to the H level, and the instantaneous power failure information is stored in the nonvolatile memory 56. However, if the period 2t + t ′ elapses after the change to the L level again before the storage of the instantaneous power failure information is completed, the output of the on-board power supply 57 is reduced. When the output of the on-board power source 57 is being stored in the non-volatile memory 56, the instantaneous power failure stored in the non-volatile memory 56 when the time T26 is shorter than the time period T24 when the storage ends. Information is destroyed and cannot be read.

本発明においては上記課題を解決するために以下の手段を講じた。 In the present invention, the following means have been taken in order to solve the above problems.

（１）外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、前記下回っている期間持続する検出信号を生成する検出手段と、前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、前記瞬停情報を記憶する記憶手段と、前記瞬停情報を検証するための検証情報を生成し、前記瞬停情報及び前記検証情報を、前記記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備える電源瞬停記憶装置とした。 (1) When a voltage level of an input terminal to which external power is supplied is lower than a predetermined threshold value, a detection unit that generates a detection signal that lasts for the lower period, and receives the detection signal And when it is detected that the duration of the detection signal falls below a predetermined period, determination means for generating instantaneous power interruption information, storage means for storing the instantaneous power interruption information, and for verifying the instantaneous power interruption information A power supply instantaneous storage device including verification information is generated, and the instantaneous power failure information and the verification information are sequentially and repeatedly stored in different storage areas of the storage device.

（２）上記（１）の電源瞬停記憶装置において、前記制御手段は、前記瞬停情報及び前記検証情報を、ｎ（ｎは２以上の整数）個の夫々異なる記憶領域に、順次繰り返して格納するようにした。 (2) In the power supply instantaneous power failure storage device according to (1), the control unit sequentially repeats the instantaneous power failure information and the verification information in n (n is an integer of 2 or more) different storage areas. Stored.

（３）上記（１）又は（２）の電源瞬停記憶装置と、前記入力端から供給されるＡＣの電力をＤＣに変換するコンバータを備えるＡＣ-ＤＣコンバータとした。 (3) An AC-DC converter including the power supply instantaneous power storage device according to (1) or (2) and a converter that converts AC power supplied from the input terminal into DC.

（４）入力端の電圧レベルが閾値を下回った期間持続する検出信号を生成するステップと、前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成するステップと、前記瞬停情報を検証するための検証情報を生成するステップと、前記瞬停情報と前記検証情報とを記憶領域に格納した後に、前記記憶領域とは異なる記憶領域に前記瞬停情報及び前記検証情報を繰り返して格納するステップと、を備える電源瞬停記憶方法とした。 (4) generating a detection signal that lasts for a period when the voltage level at the input terminal is below a threshold; and when the detection signal is received and it is detected that the duration of the detection signal is below a predetermined period, A storage area that is different from the storage area after generating the stop information, generating the verification information for verifying the instantaneous stop information, and storing the instantaneous stop information and the verification information in the storage area And a step of repeatedly storing the instantaneous power failure information and the verification information.

本発明の電源瞬停記憶装置においては、外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、下回っている期間持続する検出信号を生成する検出手段と、検出信号を受信し、検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、瞬停情報を記憶する記憶手段と、瞬停情報を検証するための検証情報を生成し、瞬停情報及び検証情報を、記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備えるようにした。これにより、ブレーカー等のスイッチをオフした後にチャタリングが発生した場合でも、複数の記憶領域の夫々に瞬停情報等が記憶されているので、いずれか一つが破壊されたとしても、他の正しい瞬停情報等を残すことができる。 In the instantaneous power failure storage device of the present invention, when the voltage level of the input terminal to which the external power is supplied is lower than a predetermined threshold, the detection means for generating a detection signal that lasts for a period during which the voltage level is lower When the detection signal is received and it is detected that the duration of the detection signal is less than the predetermined period, a determination unit that generates instantaneous stop information, a storage unit that stores the instantaneous stop information, and the instantaneous stop information are verified. And a control unit that sequentially generates and stores the instantaneous power failure information and the verification information in different storage areas of the storage unit. As a result, even when chattering occurs after the breaker or the like is turned off, instantaneous stop information and the like are stored in each of the plurality of storage areas. Stop information etc. can be left.

以下、図面を用いて本発明について詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

図１は、本発明の実施形態に係る電源瞬停記憶装置１０の基本的な構成を表す構成図である。図１に示すように、電源瞬停記憶装置１０は、外部電源に接続し、外部電力が供給される入力端１と、外部電力の状態を検出して検出信号を生成する検出手段２と、検出信号を受信し、外部電力に瞬停が在ったことを判定して瞬停情報を生成する判定手段３と、瞬停情報を受信し、瞬停情報の誤りを検証するための検証情報を生成して、記憶手段５に格納する制御手段４とから構成されている。 FIG. 1 is a configuration diagram showing a basic configuration of a power supply instantaneous storage device 10 according to an embodiment of the present invention. As shown in FIG. 1, the power instantaneous storage device 10 is connected to an external power source, and is connected to an input terminal 1 to which external power is supplied, a detection unit 2 that detects a state of the external power and generates a detection signal, A determination unit 3 that receives the detection signal, determines that there is a momentary power failure in the external power, and generates momentary power failure information, and verification information for receiving the momentary power failure information and verifying the error in the momentary power failure information And the control means 4 that stores the data in the storage means 5.

図２は、入力端１に供給される外部電力に瞬停が発生したときの、タイミングチャートを表す。最上段（ａ）は入力端１の電圧Ｖｚ、その下段（ｂ）は検出手段２の出力、最下段（ｃ）は記憶手段５の書き込みステータスを表す。横軸は時間を表す。検出手段２は、入力端１から入力した外部電力の電圧レベルが閾値Ｖｘよりも低下すると、その出力をＨレベルからＬレベルに変化させて、その低下している期間Ｔ１の間持続する検出信号を生成する。判定手段３は、検出手段２から受信した検出信号の持続する期間Ｔ１が予め定められた所定期間ｔを下回っているかどうかを判定する。判定手段３は、持続する期間Ｔ１が所定期間ｔを下回っていることを検出したときは、外部電力に瞬停が発生したことを表す瞬停情報を生成する。制御手段４は、判定手段３から瞬停情報を受信して、この瞬停情報の誤りを検証するための検証情報を生成する。次に、制御手段４は、瞬停情報と検証情報を記憶手段５の互いに異なる記憶領域に順次繰り返して格納する。 FIG. 2 is a timing chart when an instantaneous power failure occurs in the external power supplied to the input terminal 1. The uppermost stage (a) represents the voltage Vz of the input terminal 1, the lower stage (b) represents the output of the detection means 2, and the lowermost stage (c) represents the write status of the storage means 5. The horizontal axis represents time. When the voltage level of the external power input from the input terminal 1 is lower than the threshold value Vx, the detection means 2 changes its output from the H level to the L level, and continues the detection signal during the decreasing period T1. Is generated. The determination means 3 determines whether or not the period T1 in which the detection signal received from the detection means 2 lasts is less than a predetermined period t. When the determination unit 3 detects that the sustained period T1 is less than the predetermined period t, the determination unit 3 generates instantaneous stop information indicating that an instantaneous stop has occurred in the external power. The control unit 4 receives the instantaneous power failure information from the determination unit 3 and generates verification information for verifying the error of the instantaneous power failure information. Next, the control unit 4 repeatedly stores the instantaneous power interruption information and the verification information sequentially in different storage areas of the storage unit 5.

図３は、記憶手段５の記憶領域を表す模式図である。制御手段４は、記憶手段５の記憶領域０番地に瞬停情報１を格納する。次に、制御手段４は、記憶領域０番地、２番地、・・・ｍ−２番地に格納された、瞬停情報１とその他のログ内容に基づいて検証情報１を生成し、記憶領域ｍ−１番地に格納する。この検証情報１は、記憶領域０番地、２番地、３番地・・・ｍ−２番地に格納された情報を検証するための情報である。瞬停情報１と検証情報１の格納を期間Ｔ２の間に行う。 FIG. 3 is a schematic diagram showing a storage area of the storage unit 5. The control unit 4 stores the instantaneous power failure information 1 in the storage area 0 of the storage unit 5. Next, the control means 4 generates verification information 1 based on the instantaneous power failure information 1 and other log contents stored in the storage areas 0, 2,... Store at address -1. The verification information 1 is information for verifying the information stored in the storage areas 0, 2, 3,... M-2. The instantaneous power failure information 1 and the verification information 1 are stored during the period T2.

次に制御手段４は、記憶領域１番地に瞬停情報２を格納する。次に、制御手段４は、記憶領域１番地、２番地、・・・、ｍ−２番地に格納された瞬停情報２とその他のログ内容に基づいて検証情報２を生成し、記憶領域ｍ番地に格納する。この検証情報２は、記憶領域１番地、２番地、３番地・・・ｍ−２番地に格納された情報を検証するための情報である。瞬停情報２と検証情報２の格納を期間Ｔ３の間に行う。つまり、記憶手段５の異なる記憶領域に瞬停情報１とこの瞬停情報１と内容が同じである瞬停情報２を時系列的に繰り返して格納する。これにより、最初の期間Ｔ２に格納された瞬停情報１の正しい読み出しが困難になった場合でも、次の期間Ｔ３に格納された瞬停情報２を正しく読み出すことができる。同様に、期間Ｔ３に格納された瞬停情報２の正しい読み出しが困難になった場合でも、前の期間Ｔ２に格納された瞬停情報１を正しく読み出すことができる。なお、記憶手段５の記憶領域は、不揮発性メモリにより構成するのが好ましい。不揮発性メモリは、電源オフでも記憶内容が保存されるからである。 Next, the control means 4 stores the instantaneous power failure information 2 in the storage area 1. Next, the control means 4 generates verification information 2 based on the instantaneous power failure information 2 stored in the storage areas 1, 2,..., M−2 and other log contents, and the storage area m Store at the address. The verification information 2 is information for verifying the information stored in the storage areas 1, 2, 3,. The instantaneous power failure information 2 and the verification information 2 are stored during the period T3. That is, the instantaneous power failure information 1 and the instantaneous power failure information 2 having the same contents as the instantaneous power failure information 1 are repeatedly stored in time series in different storage areas of the storage unit 5. As a result, even when it is difficult to correctly read the instantaneous stop information 1 stored in the first period T2, the instantaneous stop information 2 stored in the next period T3 can be read correctly. Similarly, even when it is difficult to correctly read the instantaneous power failure information 2 stored in the period T3, the instantaneous power failure information 1 stored in the previous period T2 can be read correctly. The storage area of the storage means 5 is preferably constituted by a nonvolatile memory. This is because the nonvolatile memory retains the stored contents even when the power is turned off.

図２のタイミングチャートの後半部を用いて具体的に説明する。図２の後半部は、ブレーカー等からなる外部スイッチをオフにして、入力端１に供給される外部電力が遮断された際に、チャタリングが発生した場合である。入力端１の電圧Ｖｚは、期間Ｔ４の間に閾値Ｖｘを下回ってその後回復し、更にその後、閾値Ｖｘ以下に低下した。すると、検出手段２の出力は期間Ｔ４の間Ｌレベルを維持する。判定手段３は、期間Ｔ４が所定期間ｔを下回っていることを検出したときは、外部電力に瞬停が発生したことを表す瞬停情報を生成する。制御手段４は、検出手段２の出力がＬレベルからＨレベルへ回復したことを契機として、記憶手段５の記憶領域０番地に瞬停情報１を格納し、記憶領域ｍ−１番地に検証情報１を格納し、続いて記憶領域１番地に瞬停情報２を格納し、次に記憶領域ｍ番地に検証情報２を格納する一連の動作を行おうとする。 This will be specifically described with reference to the latter half of the timing chart of FIG. The latter half of FIG. 2 is a case where chattering occurs when the external switch composed of a breaker or the like is turned off and the external power supplied to the input terminal 1 is cut off. The voltage Vz at the input terminal 1 dropped below the threshold value Vx during the period T4 and then recovered, and then dropped below the threshold value Vx. Then, the output of the detection means 2 is maintained at the L level during the period T4. When the determination unit 3 detects that the period T4 is less than the predetermined period t, the determination unit 3 generates instantaneous stop information indicating that an instantaneous stop has occurred in the external power. The control unit 4 stores the instantaneous power failure information 1 in the storage area 0 of the storage unit 5 and the verification information in the storage area m−1 when the output of the detection unit 2 is restored from the L level to the H level. 1 is stored, then the instantaneous power failure information 2 is stored in the storage area 1 address, and then the verification information 2 is stored in the storage area m address.

しかし、入力端１には外部電力が供給されていないので、入力端１の電圧は低下し続ける。そして、検出手段２の出力がＨレベルからＬレベルへ変化した後の概ねの期間２ｔ＋ｔ’後には、判定手段３や制御手段４の駆動電圧が低下して電源瞬停記憶装置１０の動作が停止する。即ち、記憶手段５の書込みステータスは、期間Ｔ５の後にＨレベルからＬレベルに変化して停止する。ここで、ｔは瞬停を判定するための所定期間であり、ｔ’は、入力端１に供給される電力が遮断した後の、判定手段３や制御手段４に駆動電力が供給されなくなるまでの時間を表している。 However, since no external power is supplied to the input terminal 1, the voltage at the input terminal 1 continues to decrease. Then, after an approximate period 2t + t ′ after the output of the detection means 2 changes from the H level to the L level, the drive voltage of the determination means 3 and the control means 4 decreases and the operation of the instantaneous power interruption storage device 10 stops. To do. That is, the write status of the storage unit 5 changes from the H level to the L level after the period T5 and stops. Here, t is a predetermined period for determining an instantaneous power failure, and t ′ is a period until the driving power is not supplied to the determination unit 3 and the control unit 4 after the power supplied to the input terminal 1 is cut off. Represents the time.

この場合に、期間Ｔ５が瞬停情報１と検証情報１を格納する期間Ｔ２よりも短いときは、瞬停情報１又は検証情報１の書き込み途中で装置がダウンするので、記憶領域０番地又はｍ−１番地に記憶された瞬停情報１又は検証情報１が破壊される。そうなると、瞬停情報１を読み出すことができなくなる、或いは、読み出した後に検証情報１により記憶内容を検証したときに、誤り情報として読み出されることになる。その結果、瞬停情報１に関しては正しく読み出すことができない。しかし、記憶領域１番地に記憶された瞬停情報２については、期間Ｔ５による破壊の影響を受けないので、正しく情報を読み出すことができる。即ち、瞬停情報及びその他の情報を、検証情報２を用いて正しく読み出すことができる。 In this case, when the period T5 is shorter than the period T2 for storing the instantaneous power failure information 1 and the verification information 1, the apparatus goes down while the instantaneous power failure information 1 or the verification information 1 is being written. The instantaneous power failure information 1 or the verification information 1 stored at address -1 is destroyed. In this case, the instantaneous power failure information 1 cannot be read, or is read as error information when the stored content is verified with the verification information 1 after being read. As a result, the instantaneous power failure information 1 cannot be read correctly. However, since the instantaneous power failure information 2 stored in the storage area 1 is not affected by the destruction by the period T5, the information can be read correctly. That is, the instantaneous power failure information and other information can be correctly read using the verification information 2.

なお、上記説明において、記憶手段５の互いに異なる記憶領域に瞬停情報を２回繰り返して格納する場合を説明したが、記憶手段５にｎ（ｎは２以上の整数）個の互いに異なる記憶領域を確保して、瞬停情報及び検証情報をｎ回順次繰り返して格納するようにしてもよい。このように構成すれば、ｎｘ（ｎｘ＜ｎ）回目に格納した瞬停情報ｎｘが破壊された場合でも、ｎｘ＋１回目以降に格納した瞬停情報は正しい情報として確実に読み出すことができる。 In the above description, the case where the instantaneous power failure information is stored twice in different storage areas of the storage unit 5 has been described. However, n (n is an integer of 2 or more) different storage areas in the storage unit 5. And the instantaneous power failure information and the verification information may be stored repeatedly sequentially n times. With this configuration, even when the instantaneous power failure information nx stored at the nx (nx <n) th time is destroyed, the instantaneous power failure information stored after the nx + 1th time can be reliably read as correct information.

また、以上説明した実施形態において、記憶手段５の記憶領域０番地及び１番地に瞬停が発生した回数を格納することができる。記憶領域０番地及び１番地の初期値として０回数を記憶する。そして、瞬停の発生のたびに、記憶領域０番地及び１番地に、以前記憶された回数に１を加算した数値を格納するようにすればよい。このようにすれば、瞬停のあった回数を記憶して、これを正しく読み出すことができる。 In the embodiment described above, it is possible to store the number of momentary power outages at the storage areas 0 and 1 of the storage unit 5. 0 times are stored as the initial values of the storage areas 0 and 1. Then, whenever an instantaneous power failure occurs, a numerical value obtained by adding 1 to the number of times stored previously may be stored in the storage areas 0 and 1. In this way, it is possible to store the number of momentary power outages and read it correctly.

また、記憶手段５の記憶領域を２ｐ×ｑ個（ｐ、ｑは２以上の整数）確保することができる。各記憶領域には、瞬停が発生した時刻からなる瞬停情報Ｄと検証情報Ｖを格納する。１回目の瞬停があったときは、記憶領域の各アドレス（０、０）、（０、１）〜（０、ｑ−１）に順次繰り返して瞬停情報Ｄ_０を、及びアドレス（ｐ、０）、（ｐ、１）〜（ｐ、ｑ−１）に検証情報Ｖ_０，０、Ｖ_０，１〜Ｖ_{０,ｑ−１}を夫々格納する。２回目の瞬停があったときは、記憶領域の各アドレス（１、０）〜（１、ｑ−１）に順次繰り返して瞬停情報Ｄ_１を、及びアドレス（ｐ＋１、０）、（ｐ＋１、１）〜（ｐ＋１、ｑ−１）に検証情報Ｖ_１，０、Ｖ_１，１〜Ｖ_{１，ｑ−１}を夫々格納する。ｐ回目の瞬停があったときは、記憶領域の各アドレス（ｐ―１、０）〜（ｐ―１、ｑ―１）に順次繰り返して瞬停情報Ｄ_ｐ−１を、及びアドレス（２ｐ−１、０）〜（２ｐ−１、ｑ−１）に検証情報Ｖ_{ｐ−１、０}〜Ｖ_{ｐ−１,ｑ−１}を夫々格納する。ここで、１回目の瞬停において、検証情報Ｖ_０，０は、記憶領域のアドレス（０、０）に格納された瞬停情報Ｄ_０に基づいて、検証情報Ｖ_０，１はアドレス（０、１）に格納された瞬停情報Ｄ_０に基づいて、検証情報Ｖ_{０,ｑ−１}はアドレス（０、ｑ−１）に格納された瞬停情報Ｄ_０に基づいて夫々作成されている。２回目の瞬停において、検証情報Ｖ_１，０は、記憶領域のアドレス（０、０）、（１、０）の夫々に格納された瞬停情報Ｄ_０、Ｄ_１に基づいて、検証情報Ｖ_１，１は、記憶領域のアドレス（０，１）、（１、１）の夫々に格納された瞬停情報Ｄ_０、Ｄ_１に基づいて、検証情報Ｖ_{１，ｑ−１}は、記憶アドレス（０、ｑ−１）、（１、ｑ−１）の夫々に格納された瞬停情報Ｄ_０、Ｄ_１に基づいて作成されている。ｐ回目の瞬停において、検証情報Ｖ_{ｐ−１、０}は、記憶領域のアドレス（０、０）、（１、０）・・・（ｐ−１、０）の夫々に格納された瞬停情報Ｄ_０、Ｄ_１〜Ｄ_ｐ−１に基づいて、検証情報Ｖ_{ｐ−１,ｑ−１}は、記憶領域のアドレス（０、ｑ−１）〜（ｐ−１、ｑ−１）の夫々に格納された瞬停情報Ｄ_０〜Ｄ_ｐ−１に基づいて作成されている。 Further, 2p × q storage areas of the storage means 5 (p and q are integers of 2 or more) can be secured. In each storage area, instantaneous power failure information D and verification information V including the time when the instantaneous power failure occurs are stored. When the first instantaneous power failure occurs, the instantaneous power failure information D ₀ and the address (p) are sequentially repeated for each address (0, 0), (0, 1) to (0, q-1) in the storage area. , 0), (p, 1) to (p, q−1) store verification information V _0,0 , V _{0,1 to} V _{0, q−1} , respectively. When there is a second stop instantaneous, sequentially instantaneous stop information _{D 1} is repeated at each address of the storage area (1,0) ~ (1, q -1), and the address (p + 1,0), (p + 1 1) to (p + 1, q−1), verification information V _1,0 and V _{1,1 to} V _{1, q−1} are respectively stored. When there is a p-th instantaneous power failure, the instantaneous power failure information D _p-1 and the address (2p) are sequentially repeated for each address (p-1, 0) to (p-1, q-1) in the storage area. −1, 0) to (2p−1, q−1) store verification information V _{p−1, 0 to} V _{p−1, q−1} , respectively. Here, in the first instantaneous power failure, the verification information V _0,0 is based on the instantaneous power failure information D ₀ stored at the address (0, 0) of the storage area, and the verification information V _0,1 is the address (0 1) Based on the instantaneous power failure information D ₀ stored in 1), the verification information V _{0, q−1} is created based on the instantaneous power failure information D ₀ stored in the address (0, q−1), respectively. . In the second instantaneous power failure, the verification information V ₁ , ₀ is based on the instantaneous power failure information D ₀ and D ₁ stored in the addresses (0,0) and (1,0) of the storage area, respectively. V _1,1 is based on the instantaneous power interruption information D ₀ , D ₁ stored at addresses (0, 1) and (1, 1) of the storage area, and the verification information V _{1, q-1} is stored It is created based on the instantaneous power interruption information D ₀ and D ₁ stored in the addresses (0, q−1) and (1, q−1), respectively. In the p-th instantaneous power failure, the verification information V _p−1,0 is stored in the addresses (0, 0), (1, 0)... (p−1, 0) of the storage area. Based on the information D ₀ , D _{1 to} D _p−1 , the verification information V _{p−1 and q−1} are the addresses (0, q−1) to (p−1, q−1) of the storage area, respectively. Is generated based on the instantaneous power failure information D _{0 to} D _p−1 stored in

記憶領域をこのように構成して瞬停情報と検証情報とを各アドレスに格納することにより、瞬停のあった時刻や回数を正しく読み出すことができる。即ち、１回の瞬停時において、瞬停情報は記憶手段５の異なるｑ箇所の記憶領域にｑ回順次格納される。この場合に、ｑｘ回目（ｑｘは１〜ｑの間の整数）に格納される検証情報は、今回及び今回より前の各回の瞬停におけるｑｘ回目に格納した瞬停情報に基づいて作成さている。これにより、例えばｐｘ回目（ｐｘは１〜ｐの間の整数）の瞬停のｑｘ回目の格納時に、瞬停の誤判定を伴う電圧ダウンが発生し、瞬停情報又は検証情報が破壊されたとしても、ｐｘ回目の誤判定を伴う瞬停の瞬停情報、及び、今回を含む以降の各瞬停におけるｑｘ回目に格納した瞬停情報を除いた瞬停情報は、各回に格納した検証情報を用いて正しい情報として読み出すことができる。これにより、駆動電圧がダウンして瞬停情報が破壊された瞬停以外の瞬停の発生時刻や発生回数を確実に読み出すことができる。 By configuring the storage area in this way and storing instantaneous power failure information and verification information at each address, the time and number of times of instantaneous power failure can be read correctly. That is, at the time of one instantaneous power failure, the instantaneous power failure information is sequentially stored q times in different storage areas of the storage means 5. In this case, the verification information stored in the qxth time (qx is an integer between 1 and q) is created based on the instantaneous power failure information stored in the current time and the qx time in each instantaneous power failure before this time. . Thereby, for example, at the time of storing at the pxth time (px is an integer between 1 and p), the voltage down accompanied by an erroneous determination of the instantaneous power failure occurs, and the instantaneous power failure information or the verification information is destroyed. However, the instantaneous power failure information excluding the instantaneous power failure information stored in the qx times in the subsequent instantaneous power failures including the current time is the verification information stored in each time. Can be read out as correct information. As a result, it is possible to reliably read out the occurrence time and the number of occurrences of the instantaneous power failure other than the instantaneous power failure in which the drive voltage is reduced and the instantaneous power failure information is destroyed.

また、以上の説明において、検証情報として、対応する瞬停情報のチェックサム値とすることができる。各瞬停情報のチェックサム値を検証情報として不揮発性メモリに格納しておき、電源瞬停記憶装置１０の電源をオンして、不揮発性メモリの内容を揮発性メモリに読み出し、読み出した瞬停情報のチェックサム値と格納されているチェックサム値とを比較することにより、格納された瞬停情報が正しい情報であるか否かを検証することができる。 In the above description, the checksum value of the corresponding instantaneous power failure information can be used as the verification information. The checksum value of each instantaneous power failure information is stored in the nonvolatile memory as verification information, the power source of the instantaneous power failure storage device 10 is turned on, the contents of the nonvolatile memory are read to the volatile memory, and the read instantaneous power failure is By comparing the checksum value of the information with the stored checksum value, it is possible to verify whether the stored instantaneous power failure information is correct information.

以下、本発明に係るＡＣ−ＤＣコンバータ及び電源瞬停記憶装置１０を、図４及び図５を用いて具体的に説明する。図４は、本発明の実施形態に係るＡＣ-ＤＣコンバータ２０の構成を表す構成図である。図５は、電源瞬停記憶装置１０の動作を説明するためのタイミングチャートを表す。図１及び図２と同一の部分又は同一の機能を有する部分には同一の符号を付している。 Hereinafter, the AC-DC converter and the instantaneous power failure storage device 10 according to the present invention will be specifically described with reference to FIGS. 4 and 5. FIG. 4 is a configuration diagram showing the configuration of the AC-DC converter 20 according to the embodiment of the present invention. FIG. 5 shows a timing chart for explaining the operation of the power supply instantaneous interruption storage device 10. Parts that are the same as or similar to those in FIGS. 1 and 2 are given the same reference numerals.

図４に示すように、ＡＣ−ＤＣコンバータ２０は、電源瞬停記憶装置１０とコンバータとしてのＡＣ−ＤＣ変換装置１４から構成されている。電源瞬停記憶装置１０は、外部からＡＣ電力を入力する入力端１と、装置への電力を遮断するブレーカーＢと、外部ＡＣ電力に重畳されるノイズ等を除去するフィルター１６と、ＡＣ電力の瞬停を検出する検出手段２と、検出手段２により検出された検出信号から瞬停情報を生成する制御判定部９と、制御判定部９により生成された瞬停情報と検証情報とを格納する記憶手段５と、電源瞬停記憶装置１０に駆動電力を供給するオンボード電源１３と、制御判定部９及び記憶手段５等との間において情報伝達を行うバス１５から構成されている。 As shown in FIG. 4, the AC-DC converter 20 includes a power supply instantaneous storage device 10 and an AC-DC converter 14 as a converter. The instantaneous power interruption storage device 10 includes an input terminal 1 for inputting AC power from the outside, a breaker B for cutting off power to the device, a filter 16 for removing noise superimposed on the external AC power, and AC power The detection means 2 for detecting an instantaneous stop, the control determination unit 9 for generating instantaneous stop information from the detection signal detected by the detection means 2, and the instantaneous stop information and verification information generated by the control determination unit 9 are stored. The storage unit 5, the on-board power supply 13 that supplies driving power to the power supply instantaneous power storage device 10, and the bus 15 that transmits information between the control determination unit 9, the storage unit 5, and the like.

検出手段２は、ＡＣ電力を入力して整流する整流回路６と、比較回路７とから構成されている。比較回路７は、整流回路６から出力された電圧Ｖｙと、予め定められた電圧レベルである閾値Ｖｘとを比較して、整流回路６の出力電圧Ｖｙが閾値Ｖｘよりも高いときはＨレベルの信号を出力し、出力電圧Ｖｙが閾値Ｖｘを下回ったときはＬレベルの信号を生成する。 The detection means 2 includes a rectifier circuit 6 that receives and rectifies AC power and a comparison circuit 7. The comparison circuit 7 compares the voltage Vy output from the rectifier circuit 6 with a threshold value Vx that is a predetermined voltage level. When the output voltage Vy of the rectifier circuit 6 is higher than the threshold value Vx, the comparison circuit 7 is at the H level. A signal is output, and when the output voltage Vy falls below the threshold value Vx, an L level signal is generated.

制御判定部９は、ＣＰＵ８と、判定手段３と、制御手段４から構成されている。記憶手段５は、不揮発性メモリ１２と揮発性メモリ１１により構成されている。ＣＰＵ８は、不揮発性メモリ１２に記憶されたプログラムを揮発性メモリ１１に読み出し、揮発性メモリ１１を処理の作業領域として使用する。また、不揮発性メモリ１２には、瞬停情報や検証情報、及びその他のログ内容が記憶されている。判定手段３及び制御手段４は、ＣＰＵ８が、揮発性メモリ１１に読み出したプログラムを実行することにより実現される。判定手段３は、比較回路７から検出信号を受信して、検出信号のＬレベルの期間が予め定められた所定期間ｔを下回ることを検出したときに、検出信号が瞬停を表していると判定し、瞬停情報を生成する。瞬停を判定するための所定期間ｔは、例えば５０ｍｓｅｃに設定されている。 The control determination unit 9 includes a CPU 8, a determination unit 3, and a control unit 4. The storage unit 5 includes a nonvolatile memory 12 and a volatile memory 11. The CPU 8 reads the program stored in the nonvolatile memory 12 to the volatile memory 11 and uses the volatile memory 11 as a processing work area. The nonvolatile memory 12 stores instantaneous power interruption information, verification information, and other log contents. The determination unit 3 and the control unit 4 are realized by the CPU 8 executing a program read to the volatile memory 11. When the determination unit 3 receives the detection signal from the comparison circuit 7 and detects that the L level period of the detection signal falls below a predetermined period t, the detection signal indicates a momentary power failure. Judgment is made and instantaneous power failure information is generated. The predetermined period t for determining the instantaneous stop is set to 50 msec, for example.

制御手段４は、判定手段３により瞬停情報が生成されたことを契機として、不揮発性メモリ１２の書込みステータスをＬレベルからＨレベルに切替え、不揮発性メモリ１２の記憶領域の０番地に瞬停情報１を格納する（図３を参照）。制御手段４は、不揮発性メモリ１２の０番地に記憶された瞬停情報１と、他の領域に記憶されたアラーム情報等からなるログ内容に基づいて、検証情報１を生成して記憶領域ｍ−１番地に格納する。続いて、制御手段４は、不揮発性メモリ１２の記憶領域１番地に瞬停情報２を格納し、瞬停情報２と、他の領域に記憶されたアラーム情報等からなるログ内容に基づいて、検証情報２を生成して記憶領域ｍ番地に格納する。 The control unit 4 switches the write status of the nonvolatile memory 12 from the L level to the H level when the instantaneous stop information is generated by the determination unit 3, and instantaneously stops at address 0 of the storage area of the nonvolatile memory 12. Information 1 is stored (see FIG. 3). The control means 4 generates verification information 1 based on the log contents including the instantaneous power failure information 1 stored at address 0 of the non-volatile memory 12 and the alarm information stored in another area, and stores the storage area m. Store at address -1. Subsequently, the control unit 4 stores the instantaneous power failure information 2 in the storage area 1 of the nonvolatile memory 12, and based on the log contents including the instantaneous power failure information 2 and the alarm information stored in another area, The verification information 2 is generated and stored in the storage area m.

オンボード電源１３は、ＡＣ-ＤＣ変換装置１４から供給されるＤＣ電圧をレベルダウンして制御判定部９や記憶手段５にＤＣ電圧を供給する。ＡＣ−ＤＣ変換装置１４は、図示しないスパッタ装置等にＤＣ電力を供給している。ＡＣ−ＤＣ変換装置１４は容量やインダクタンスを含むので、ブレーカーＢがオフした後の短い時間、例えば略２ｔの期間は出力電圧を維持する。同様に、オンボード電源１３は電圧レベルを低下させるレベルシフターであり、入力電圧が停止した後の期間ｔ’は出力電圧を維持する。従って、ブレーカーＢがオフした後の、例えば２ｔ＋ｔ’期間、制御判定部９や記憶手段５の動作を維持することができる。 The on-board power supply 13 lowers the DC voltage supplied from the AC-DC converter 14 and supplies the DC voltage to the control determination unit 9 and the storage unit 5. The AC-DC converter 14 supplies DC power to a sputtering device (not shown). Since the AC-DC converter 14 includes a capacitance and an inductance, the output voltage is maintained for a short time after the breaker B is turned off, for example, for a period of approximately 2t. Similarly, the on-board power supply 13 is a level shifter that lowers the voltage level, and maintains the output voltage during a period t ′ after the input voltage stops. Therefore, the operation of the control determination unit 9 and the storage unit 5 can be maintained for a period of, for example, 2t + t ′ after the breaker B is turned off.

図５のタイミングチャートにおいて、最上段（ａ）はブレーカーＢのオン・オフを表す。その下段（ｂ）は整流回路６の出力を表す。その下段（ｃ）は比較回路７の出力を表す。その下段（ｄ）はオンボード電源１３の出力を表す。最下段（ｅ）は不揮発性メモリ１２の書込みステータスを表す。横軸は、時間を表している。 In the timing chart of FIG. 5, the uppermost stage (a) represents ON / OFF of the breaker B. The lower stage (b) represents the output of the rectifier circuit 6. The lower stage (c) represents the output of the comparison circuit 7. The lower part (d) represents the output of the on-board power supply 13. The lowermost stage (e) represents the write status of the nonvolatile memory 12. The horizontal axis represents time.

まず、入力端１に入力するＡＣ電源に瞬断が発生したときは、整流回路６の出力電圧Ｖｙが低下する入力異常Ｅ１が現れる。比較回路７は、整流回路６の出力電圧Ｖｙと瞬時停止レベルを表す閾値Ｖｘとを比較して、出力電圧Ｖｙが閾値Ｖｘよりも下回ると、比較回路７の出力をＨレベルからＬレベルに変化させ、出力電圧Ｖｙが閾値以上に回復するとＬレベルからＨレベルに回復する。つまり、比較回路７は、その出力がＬレベルとなる期間Ｔ１１による検出信号を生成する。判定手段３は、この検出信号を受信して期間Ｔ１１が瞬停を表す所定期間ｔを下回っていることを判定する。すると、制御手段４は、不揮発性メモリ１２の記憶領域である０番地に、瞬時停止ログ内容である１回目の瞬停情報１を格納する。次に、制御手段４は、不揮発性メモリ１２の記憶領域の０番地、２番地〜ｍ−２番地のチェックサム値を算出してｍ−１番地にチェックサム値である検証情報１を格納する。この瞬停情報１と検証情報１は期間Ｔ１４の間に格納される。制御手段４は、更に、不揮発性メモリ１２の記憶領域の１番地に、瞬時停止ログ内容である２回目の瞬停情報２を格納する。次に、制御手段４は、不揮発性メモリ１２の記憶領域の１番地〜ｍ−２番地のチェックサム値を算出してｍ番地にチェックサム値である検証情報２を格納する。この瞬停情報２と検証情報２は期間Ｔ１４の間に格納される。 First, when a momentary interruption occurs in the AC power input to the input terminal 1, an input abnormality E1 in which the output voltage Vy of the rectifier circuit 6 decreases appears. The comparison circuit 7 compares the output voltage Vy of the rectifier circuit 6 with the threshold value Vx representing the instantaneous stop level, and when the output voltage Vy falls below the threshold value Vx, the output of the comparison circuit 7 changes from the H level to the L level. When the output voltage Vy recovers to the threshold value or higher, the L level recovers to the H level. That is, the comparison circuit 7 generates a detection signal during the period T11 in which the output is at the L level. The determination means 3 receives this detection signal, and determines that the period T11 is less than the predetermined period t representing an instantaneous stop. Then, the control means 4 stores the first instantaneous power failure information 1 that is the content of the instantaneous stop log at the address 0 that is the storage area of the nonvolatile memory 12. Next, the control means 4 calculates the checksum values at addresses 0, 2 to m-2 in the storage area of the nonvolatile memory 12, and stores the verification information 1 as the checksum value at the address m-1. . This instantaneous power failure information 1 and verification information 1 are stored during the period T14. The control means 4 further stores the second instantaneous power failure information 2 that is the content of the instantaneous stop log at address 1 of the storage area of the nonvolatile memory 12. Next, the control means 4 calculates the checksum values at addresses 1 to m-2 in the storage area of the nonvolatile memory 12, and stores the verification information 2 that is the checksum value at the address m. The instantaneous power failure information 2 and the verification information 2 are stored during the period T14.

次に、入力端１に入力するＡＣ電源に瞬断が発生し、上記と同様に整流回路６の出力電圧Ｖｙが低下する入力異常Ｅ２が現れると、上記と同様に動作する。即ち、比較回路７から出力される検査信号が、Ｌレベルを持続する期間Ｔ１２が所定期間ｔを下回っていることを判定手段３が検出する。すると、制御手段４は、不揮発性メモリ１２の０番地に瞬停情報１を、ｍ−１番地に検証情報１を期間Ｔ１４の間に格納する。次に、不揮発性メモリ１２の１番地に瞬停情報２を、ｍ番地に検証情報２を期間Ｔ１４の間に格納する。 Next, when an instantaneous interruption occurs in the AC power source input to the input terminal 1 and an input abnormality E2 in which the output voltage Vy of the rectifier circuit 6 decreases as described above, the same operation as described above is performed. That is, the determination unit 3 detects that the period T12 in which the inspection signal output from the comparison circuit 7 maintains the L level is lower than the predetermined period t. Then, the control means 4 stores the instantaneous power failure information 1 at address 0 of the nonvolatile memory 12 and the verification information 1 at address m−1 during the period T14. Next, the instantaneous power failure information 2 is stored at address 1 of the nonvolatile memory 12 and the verification information 2 is stored at address m during the period T14.

次にタイミングｘ１の時点でブレーカーＢがオフしてＡＣ電源を遮断し、タイミングｘ２において、ブレーカーＢがオンした場合を説明する。タイミングｘ１でＡＣ電源からＡＣ電力が遮断されても、途中に挿入されているフィルター１６、整流回路６等に構成された容量やインダクタンスの影響により、整流回路６の出力電圧Ｖｙは遅延して低下する（Ｅ３）。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値を下回り、期間Ｔ１３の後に回復する。判定手段３は、期間Ｔ１３が所定期間ｔよりも長いことを検出したときは、ブレーカーＢが一時的に遮断したと判定する。制御手段４は、判定手段３の判定結果に基づいて、不揮発性メモリ１２に瞬停情報や検証情報を格納することなく、ＡＣ電源の監視を続行する。 Next, a description will be given of a case where the breaker B is turned off at the timing x1 to cut off the AC power supply and the breaker B is turned on at the timing x2. Even when AC power is cut off from the AC power supply at the timing x1, the output voltage Vy of the rectifier circuit 6 is delayed and lowered due to the influence of the capacitance and inductance configured in the filter 16 and the rectifier circuit 6 inserted in the middle. (E3). The output voltage Vy of the rectifier circuit 6 falls below the instantaneous stop level threshold and recovers after the period T13. When it is detected that the period T13 is longer than the predetermined period t, the determination unit 3 determines that the breaker B is temporarily interrupted. Based on the determination result of the determination unit 3, the control unit 4 continues to monitor the AC power supply without storing the instantaneous power failure information and the verification information in the nonvolatile memory 12.

次に、タイミングｘ３においてブレーカーＢをオフし、このときにチャタリングが発生した場合を説明する。ブレーカーＢにおいて発生したチャタリングは整流回路６の出力に遅延して現れる（Ｅ４）。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを一旦下回って直に回復し、その後漸次低下する。比較回路７の出力はＨレベルからＬレベルに変化して期間Ｔ１５の間Ｌレベルを維持し、その後Ｈレベルに回復して再びＬレベルに変化する。判定手段３は、期間Ｔ１５が所定期間ｔを下回ることを検出して瞬停が発生したと判定する。すると、制御手段４は、比較回路７の出力電圧レベルがＬレベルからＨレベルに変化したことを契機として、不揮発性メモリ１２の記憶領域０番地に瞬停情報１の格納を開始する。 Next, the case where the breaker B is turned off at timing x3 and chattering occurs at this time will be described. The chattering generated in the breaker B appears delayed in the output of the rectifier circuit 6 (E4). The output voltage Vy of the rectifier circuit 6 once falls below the instantaneous stop level threshold value Vx and then immediately recovers, and then gradually decreases. The output of the comparison circuit 7 changes from the H level to the L level, maintains the L level for the period T15, then recovers to the H level and changes to the L level again. The determination means 3 determines that a momentary power failure has occurred by detecting that the period T15 is less than the predetermined period t. Then, the control unit 4 starts storing the instantaneous power failure information 1 in the storage area 0 of the nonvolatile memory 12 when the output voltage level of the comparison circuit 7 changes from the L level to the H level.

比較回路７の出力電圧レベルは、期間Ｔ１５を経過した後に一旦Ｈレベルを超える。しかし、オンボード電源１３の出力電圧は、ＡＣ−ＤＣ変換装置１４やオンボード電源１３のインダクタンスや容量成分等により漸次低下する。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを下回った後の期間２ｔ＋ｔ’を経過すると、オンボード電源１３の出力電圧がオフして、電源瞬停記憶装置１０の動作は停止する。この際に、不揮発性メモリ１２に瞬停情報を格納中であるとき、即ち、格納を開始してからオンボード電源１３の出力がオフするまでの間の期間Ｔ１６が、一回の書込み期間Ｔ１４よりも短いときは、格納中にオンボード電源１３の出力電圧がダウンして、格納中の瞬停情報は破壊される。 The output voltage level of the comparison circuit 7 once exceeds the H level after the period T15 has elapsed. However, the output voltage of the on-board power supply 13 gradually decreases due to the inductance, capacitance component, etc. of the AC-DC converter 14 and the on-board power supply 13. When the period 2t + t ′ after the output voltage Vy of the rectifier circuit 6 falls below the instantaneous stop level threshold Vx has elapsed, the output voltage of the on-board power supply 13 is turned off, and the operation of the power supply instantaneous storage device 10 is stopped. At this time, when the instantaneous power failure information is being stored in the nonvolatile memory 12, that is, the period T16 from when the storage is started until the output of the on-board power supply 13 is turned off is a single writing period T14. Is shorter, the output voltage of the on-board power supply 13 decreases during storage, and the instantaneous power failure information during storage is destroyed.

電源瞬停記憶装置１０を再起動して、不揮発性メモリ１２の記憶領域０番地及び２番地以降に記憶された瞬停情報及びその他のログ内容と、ｍ−１番地に記憶された検証情報とを揮発性メモリ１１に読み出す。次に、０番地に記憶された瞬停情報からチェックサムをとって求めた検証情報と、ｍ−１番地に記憶された検証情報１とを比較する。しかし、記憶領域０番地に記憶された瞬停情報は破壊されているので、読み出した検証情報１と、読み出した瞬停情報１からチェックサムをとって求めた検証情報とが一致しない。従って、記憶領域０番地から読み出した瞬停情報１は誤りデータとなる。一方、記憶領域１番地に記憶された瞬停情報２は、瞬停情報２に基づいてチェックサムをとって求めた検証情報と、記憶領域ｍ番地に記憶された検証情報２とが一致するので、正しく瞬停情報２を読み出したことになる。 Reboot the instantaneous power failure storage device 10, the instantaneous power failure information and other log contents stored in the storage areas 0 and 2 of the nonvolatile memory 12 and the verification information stored in the address m−1 Is read into the volatile memory 11. Next, the verification information obtained by taking the checksum from the instantaneous power failure information stored at address 0 is compared with the verification information 1 stored at address m−1. However, since the instantaneous power failure information stored in the storage area 0 is destroyed, the read verification information 1 does not match the verification information obtained by taking a checksum from the read instantaneous power failure information 1. Therefore, the instantaneous power failure information 1 read from the storage area 0 becomes error data. On the other hand, in the instantaneous power failure information 2 stored in the storage area 1, the verification information obtained by taking a checksum based on the instantaneous power interruption information 2 matches the verification information 2 stored in the storage area m. Thus, the instantaneous power failure information 2 is correctly read out.

以上のとおり、瞬停が発生したときに、瞬停情報と、瞬停情報を検証するための検証情報を、異なる記憶領域に順次繰り返して格納することにより、供給されるＡＣ電力をオフする際に発生するノイズに影響されない正しい瞬停情報を記憶領域に残すことができる。 As described above, when an instantaneous power failure occurs, the instantaneous power failure information and the verification information for verifying the instantaneous power failure information are sequentially stored in different storage areas to turn off the supplied AC power. The correct instantaneous interruption information that is not affected by noise generated in the storage area can be left in the storage area.

なお、以上の説明において、ブレーカーＢは、電源瞬停記憶装置１０の外部に設置されていてもよいし、ブレーカーＢ以外のスイッチであってもよい。また、オンボード電源１３の入力電圧を、ＡＣ−ＤＣ変換装置１４から供給しているが、これに変えて、入力端１からＡＣ電圧を直接入力してもよい。また、判定手段３を、ＣＰＵ８が実行するプログラムにより構成するものとして説明したが、これに代えて、判定手段３としてＬレベルのパルス幅を検出する回路により構成してもよい。また、瞬停情報や検証情報を記憶する不揮発性メモリ１２の記憶領域を、０番地、ｍ−１番地のセットと、１番地、ｍ番地のセットとを構成し、複数回瞬停があったときに、同じ記憶領域に重ねて格納する場合について説明をしたが、これに代えて、記憶領域を２ｐ×ｑ個確保して、複数回の瞬停の夫々の瞬停情報及び検証情報のセットを独立して夫々記憶するようにしてもよい。 In the above description, the breaker B may be installed outside the power supply instantaneous storage device 10 or may be a switch other than the breaker B. Moreover, although the input voltage of the on-board power supply 13 is supplied from the AC-DC converter 14, the AC voltage may be directly input from the input terminal 1 instead. In addition, the determination unit 3 has been described as being configured by a program executed by the CPU 8, but instead of this, the determination unit 3 may be configured by a circuit that detects an L-level pulse width. In addition, the storage area of the non-volatile memory 12 that stores instantaneous power failure information and verification information is configured as a set of addresses 0 and m−1 and a set of addresses 1 and m, and there were multiple power failures. However, instead of this, 2p × q storage areas are secured, and a set of instantaneous power interruption information and verification information for a plurality of instantaneous power interruptions has been described. May be stored independently.

図６は、本発明の実施形態に係る電源瞬停記憶方法を表すフロー図である。まず、電源瞬停記憶装置１０に電力を供給して初期設定を行う（ステップＳ１）。初期設定は、瞬時停止電圧レベルを表す閾値Ｖｘと、瞬時停止期間を表す所定期間ｔと、格納回数を表すｎ（２以上の整数）を設定する。また、ｎ回分の瞬停情報や検証情報を格納する記憶領域を不揮発性メモリ１２に設定する。次に、整流回路６は、外部から供給を受けるＡＣ電力を整流した比較用の電圧Ｖｙを生成する（ステップＳ２）。次に、比較回路７は、比較用の電圧Ｖｙと瞬時停止レベルの閾値Ｖｘとを比較し、電圧Ｖｙが閾値Ｖｘを下回ったときに（ステップＳ３のＹｅｓ）、検出信号を生成する（ステップＳ４）。検出信号は、下回っている期間Ｔ１の間Ｌレベルを持続する。判定手段３は、検出信号の期間Ｔ１が所定期間ｔよりも短いことを検出したときは（ステップＳ５のＹｅｓ）、瞬停があったと判定し、瞬停情報を生成する（ステップＳ６）。 FIG. 6 is a flowchart showing the power supply instantaneous storage method according to the embodiment of the present invention. First, power is supplied to the instantaneous power interruption storage device 10 to perform initial setting (step S1). In the initial setting, a threshold value Vx representing an instantaneous stop voltage level, a predetermined period t representing an instantaneous stop period, and n (an integer of 2 or more) representing the number of storages are set. In addition, a storage area for storing n times of instantaneous power interruption information and verification information is set in the nonvolatile memory 12. Next, the rectifier circuit 6 generates a comparison voltage Vy obtained by rectifying the AC power supplied from the outside (step S2). Next, the comparison circuit 7 compares the comparison voltage Vy with the threshold value Vx of the instantaneous stop level, and generates a detection signal when the voltage Vy falls below the threshold value Vx (Yes in step S3) (step S4). ). The detection signal remains at the L level for the period T1 during which the detection signal is lower. When the determination unit 3 detects that the period T1 of the detection signal is shorter than the predetermined period t (Yes in step S5), the determination unit 3 determines that an instantaneous stop has occurred and generates instantaneous stop information (step S6).

制御手段４は、不揮発性メモリ１２の記憶領域０番地に瞬停情報１を格納する。制御手段４は、瞬停情報１に基づいて検証情報１を生成し、不揮発性メモリ１２の記憶領域ｍ−１番地に格納する（ステップＳ７）。次に、制御手段４は、瞬停情報と検証情報の格納をｎ回繰り返したか否かを判断し、ｎ回繰り返していないときは（ステップＳ８のＮｏ）、ステップＳ７から瞬停情報及び検証情報を不揮発性メモリ１２に格納する処理を繰り返す。制御手段４は、瞬停情報と検証情報の格納をｎ回繰り返したと判断したときは（ステップＳ８のＹｅｓ）、ステップＳ２に戻る。また、電圧Ｖｙが閾値Ｖｘ以上であるとき（ステップＳ３のＮｏ）、及び、期間Ｔ１が所定期間ｔ以上の長さであるとき（ステップＳ５のＮｏ）は、ステップＳ２に戻り、瞬停判断処理を続行する。 The control unit 4 stores the instantaneous power failure information 1 in the storage area 0 of the nonvolatile memory 12. The control means 4 generates the verification information 1 based on the instantaneous power failure information 1 and stores it in the storage area m-1 of the nonvolatile memory 12 (step S7). Next, the control means 4 determines whether or not the storage of the instantaneous power failure information and the verification information has been repeated n times, and when it has not been repeated n times (No in Step S8), the instantaneous power failure information and the verification information from Step S7. Is stored in the nonvolatile memory 12 repeatedly. When it is determined that the storage of the instantaneous power interruption information and the verification information has been repeated n times (Yes in Step S8), the control unit 4 returns to Step S2. When the voltage Vy is greater than or equal to the threshold value Vx (No in step S3) and when the period T1 is longer than the predetermined period t (No in step S5), the process returns to step S2 and instantaneous power failure determination processing is performed. To continue.

以上のとおり、簡便な処理方法により、瞬停情報を確実に記憶することができる。 As described above, instantaneous power failure information can be reliably stored by a simple processing method.

本発明の実施形態に係る電源瞬停記憶装置の構成図である。1 is a configuration diagram of a power supply instantaneous power storage device according to an embodiment of the present invention. FIG. 本発明の実施形態に係る電源瞬停記憶装置の動作を表すタイミングチャート図である。It is a timing chart figure showing operation of a power supply instantaneous stop memory device concerning an embodiment of the present invention. 本発明の実施形態に係る電源瞬停記憶装置の記憶領域を表す模式図である。It is a schematic diagram showing the storage area of the power supply instantaneous power failure storage device according to the embodiment of the present invention. 本発明の実施形態に係る電源瞬停記憶装置の構成図である。1 is a configuration diagram of a power supply instantaneous power storage device according to an embodiment of the present invention. FIG. 本発明の実施形態に係る電源瞬停記憶装置の動作を表すタイミングチャート図及び記憶領域を表す模式図である。It is the timing chart figure showing operation | movement of the power supply instantaneous interruption memory | storage device which concerns on embodiment of this invention, and the schematic diagram showing a storage area. 本発明の実施形態に係る電源瞬停記憶方法を表すフロー図である。It is a flowchart showing the power supply instantaneous interruption storage method which concerns on embodiment of this invention. 従来公知のＡＣ-ＤＣコンバータの構成を表すブロック図である。It is a block diagram showing the structure of a conventionally well-known AC-DC converter. 従来公知のＡＣ−ＤＣコンバータの動作を表すタイミングチャート図である。It is a timing chart figure showing operation of a conventionally well-known AC-DC converter. 従来公知のＡＣ−ＤＣコンバータの動作を表すタイミングチャート図である。It is a timing chart figure showing operation of a conventionally well-known AC-DC converter.

Explanation of symbols

１入力端
２検出手段
３判定手段
４制御手段
５記憶手段
６整流回路
７比較回路
８ＣＰＵ
９制御判定部
１０電源瞬停記憶装置
１１揮発性メモリ
１２不揮発性メモリ
１３オンボード電源
１４ＡＣ−ＤＣ変換装置
２０ＡＣ−ＤＣコンバータ DESCRIPTION OF SYMBOLS 1 Input terminal 2 Detection means 3 Judgment means 4 Control means 5 Storage means 6 Rectifier circuit 7 Comparison circuit 8 CPU
DESCRIPTION OF SYMBOLS 9 Control determination part 10 Instantaneous power failure memory | storage device 11 Volatile memory 12 Non-volatile memory 13 On-board power supply 14 AC-DC converter 20 AC-DC converter

Claims

Detecting means for generating a detection signal that lasts for a period of time when the voltage level of the input terminal to which external power is supplied is below a predetermined threshold;
A determination unit that receives the detection signal and generates instantaneous power interruption information when detecting that the duration of the detection signal is less than a predetermined period;
Storage means for storing the instantaneous power failure information;
A power supply instantaneous interruption storage device comprising: control means for generating verification information for verifying the instantaneous interruption information, and repeatedly storing the instantaneous interruption information and the verification information sequentially in different storage areas of the storage means.

2. The power supply instantaneous power supply according to claim 1, wherein the control unit repeatedly stores the instantaneous power failure information and the verification information sequentially in n (n is an integer of 2 or more) different storage areas. Stop storage device.

3. An AC-DC converter comprising: the instantaneous power failure storage device according to claim 1; and a converter that converts AC power supplied from the input terminal into DC.

Generating a detection signal that lasts for a period when the voltage level at the input is below a threshold;
Receiving the detection signal and generating momentary power interruption information when detecting that the duration of the detection signal falls below a predetermined period; and
Generating verification information for verifying the instantaneous power failure information;
And storing the instantaneous power interruption information and the verification information in a storage area, and then storing the instantaneous power interruption information and the verification information repeatedly in a storage area different from the storage area.