JP5180260B2

JP5180260B2 - 遊技機

Info

Publication number: JP5180260B2
Application number: JP2010142202A
Authority: JP
Inventors: 一寛中村
Original assignee: 株式会社藤商事
Priority date: 2010-06-23
Filing date: 2010-06-23
Publication date: 2013-04-10
Anticipated expiration: 2030-06-23
Also published as: JP2012005555A

Description

本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、弾球遊技機や回胴遊技機に好適に適用される。

スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、有効な停止ラインに図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。当選図柄のうち特に価値が高いのが、ビッグボーナス（ＢＢ）図柄である。このＢＢ図柄に内部当選して、遊技者がＢＢ図柄を有効ライン上に揃えると、ビッグボーナスゲームが開始され、その後は、小役図柄の当選確率が格段に高く維持されることで、大量の配当メダル数が期待できるようになっている。

但し、実際には、スタートレバー操作時に実行される内部抽選処理によって、大当り状態か否かが予め決定されており、この抽選処理によって内部当選した図柄を、遊技者が有効ライン上に揃えることで配当メダルが払出される。

内部抽選処理では、乱数生成回路の出力値が大当り判定用の乱数値ＲＮＤとして使用され、これを大当り抽選値Ｈｉｔと比較することで大当り状態か否かが決定される。ここで、乱数生成回路は、高速度に更新されるカウンタと、スタートレバー信号などに基づいてカウンタの計数値を保持するラッチと、を有して構成されるのが一般的である。

特開２００８−１１３９１４号公報

しかしながら、上記のような構成の乱数生成回路の場合には、カウンタの更新速度を如何に高速化しても、カウンタの計数値が大当り抽選値Ｈｉｔの値に一致するタイミングが定期的に繰り返し発生することになる。そのため、体感器などと称される違法器具を使用して、大当りタイミングを狙ってスタートレバーの操作をするなどの違法行為が懸念されるところである。

ここで、不正行為を抑止する各種の提案があるが、例えば、先行文献１の構成では、煩雑なソフトウェア処理が必須となりＣＰＵの制御負担が増大する。

本発明は、上記の問題点に鑑みてなされたものであって、ＣＰＵによる制御負担を増加させることなく違法行為を排除できる遊技機を提供することを目的とする。

上記の目的を達成するため、本発明は、遊技中の所定タイミングで乱数生成回路が生成した乱数値を、所定の抽選値と対比する抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する遊技機であって、前記乱数生成回路は、計数クロックを連続して出力する発振部と、禁止レベルの制御信号を受けるか、禁止レベルの制御信号によって計数クロックの供給が停止されるとカウント動作を停止する一方、許可レベルの制御信号を受けると、前記発振部が出力する計数クロックに基づいてカウント動作を繰り返すカウンタ部と、前記所定タイミングで前記カウンタ部の出力データを乱数値として保持するラッチ部と、ＣＰＵからの指示に基づいて前記ラッチ部が保持する乱数値を出力する出力部と、毎回ランダムに変化する禁止レベルの維持時間の後に許可レベルに復帰する制御信号を生成して、これを遊技者のスイッチ操作に応答するか、遊技媒体の入力又は出力に応答して出力する禁止部と、を有して構成され、前記禁止部は、複数Ｎ個のコンデンサと、各コンデンサの充電路を開閉するＮ個のスイッチとを有し、抵抗を経由してコンデンサが充電される充電回路を有して構成され、Ｎ個のスイッチは、Ｎビットのデータによってランダムに開閉されるよう構成されている。

前記Ｎ個のコンデンサの充電電荷は、遊技者のスイッチ操作に応答して放電され、その後、Ｎ個のコンデンサの全部又は一部が所定レベルまで充電される迄、前記制御信号が禁止レベルを維持するか、或いは、遊技媒体の入力又は出力に応答して放電され、その後、Ｎ個のコンデンサの全部又は一部が所定レベルまで充電される迄、前記制御信号が禁止レベルを維持するのが効果的である。

上記した本発明によれば、ＣＰＵによる制御負担を増加させることなく違法行為を排除することができる。

実施例に係るスロットマシンの正面図である。図１のスロットマシンの右側面図（ａ）と平面図（ｂ）である。スロットマシンの前面パネルを背面から図示した図面である。スロットマシンの本体ケースの内部正面図である。図１のスロットマシンの回路構成を示すブロック図である。主制御基板の回路構成を示すブロック図である。乱数生成回路の一部を示す回路図である。乱数生成回路の別の一部を示す回路図である。乱数生成回路の動作を説明するタイムチャートである。乱数生成回路に使用するＩＣの内部回路を示す回路図である。主制御部におけるメイン処理と、タイマ割込み処理を説明するフローチャートである。乱数生成回路の変形例を示す回路図である。簡易なソフトウェア処理を使用する変形例を図示したものである。

以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＳＬを図示したものである。本スロットマシンＳＬは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＳＬの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。

図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。各回転リール４ａ〜４ｃには、ＢＢ図柄、ＲＢ図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭと、メダル払出制御基板５５と、払出中継基板６３と、払出センサ（不図示）などが設けられている。ここで、メダルは、払出モータＭの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。

上記のメダル払出装置５に隣接して電源基板６２が配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板５４が配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤ中継基板５８と回胴中継基板５７とが設けられ、図柄回転ユニット４に隣接して外部集中端子板５６が配置されている。

図１に示すように、前面パネル２の上部には液晶表示ユニット７が配置され、その下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。表示窓８ａ〜８ｃを通して、各回転リール４ａ〜４ｃの回転方向に、各々３個程度の図柄が見えるようになっており、合計９個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。

このような表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。

前面パネル２の垂直方向中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。

これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。その他、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。なお、メダル導出口２０の左右にはスピーカＳＰが配置されている。

図３に示すように、前面パネル３の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル３の裏側上部には、演出制御基板５１、演出インタフェイス基板５２、及び液晶制御基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板５３が設けられている。

図５は、実施例に係るスロットマシンＳＬの回路構成を示すブロック図である。図示の通り、このスロットマシンＳＬは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドに基づいて演出動作を実現する演出制御基板５１と、交流電圧（２４Ｖ）を直流電圧（５Ｖ，１２Ｖ，２４Ｖ）に変換して装置各部に供給する電源基板６２とを中心に構成されている。

主制御基板５０は、演出制御基板５１に対して、スピーカＳＰによる音声演出、ＬＥＤランプや冷陰極線管放電管によるランプ演出、及び、液晶表示ユニット７による図柄演出を実現するための制御コマンドを出力している。そして、演出制御基板５１は、演出インタフェイス基板５２を通して、液晶制御基板６１に接続されており、液晶制御基板６１は、液晶表示（ＬＣＤ）ユニット７における図柄演出を実現している。

演出制御基板５１は、演出インタフェイス基板５２と共に、ＬＥＤ基板５９やインバータ基板６０や回胴ＬＥＤドライブ基板５８を経由して、各種のＬＥＤや冷陰極線管放電管におけるランプ演出を実現している。また、演出制御基板５１は、演出インタフェイス基板５２を通してスピーカＳＰを駆動して音声演出を実現している。

主制御基板５０は、遊技中継基板５３を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、投入枚数判定部２１ｄを構成するフォトインタラプタＰＨ１，ＰＨ２、投入メダル返却部２１ｃを構成するブロッカーソレノイド３１、及び、各種ＬＥＤ素子９〜１１などに接続されている。

そして、スタートレバー１７からの始動スイッチ信号ＬＶ、及び、ストップボタン１８ａ〜１８ｃからの停止スイッチ信号ＳＴＰ１〜ＳＴＰ３を含んだ各種の出力信号が、遊技中継基板５３を経由して主制御基板５０に入力される。また、主制御基板５０が出力する各種の制御信号が、遊技中継基板５３を経由して対応する遊技部材に供給される。

また、主制御基板５０は、回胴中継基板５７を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。

主制御基板５０は、払出中継基板６３を通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板５５と、メダル払出センサと、払出モータＭとが設けられており、メダル払出制御基板５５は、主制御基板５０からの制御コマンドに基づいて払出モータＭを回転させて、所定量のメダルを払出している。

その他、主制御基板５０は、外部集中端子板５６と、回胴設定基板５４にも接続されている。外部集中端子板５６は、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板５６を通して、メダルの投入枚数やメダルの払出枚数などを出力している。また、回胴設定基板５４は、係員が設定キーで設定した設定値を示す設定キー信号などを出力している。

ここで、設定値とは、当該遊技機で実行される抽選処理の当選確率などを、設定１から設定６まで６段階で規定するもので、遊技ホールの営業戦略に基づいて適宜に設定される。例えば、最高ランクに設定された遊技機は、メダル払出枚数の期待値が最高レベルであるため、遊技者にとって最も有利である。

図６は、主制御基板５０の回路構成を図示したものである。図示の通り、主制御基板５０は、ワンチップマイコン６４と、８ｂｉｔパラレルデータを入出力するＩ／Ｏポート回路６５と、ハードウェア構成によって乱数値ＲＮＤを生成する乱数生成回路６６と、演出制御基板５１などの外部基板とのインタフェイス回路と、８ＭＨｚ程度の計数クロックΦを出力する発振回路ＯＳＣとを中心に構成されている。

ここで、ワンチップマイコン６４は、Ｚ８０相当品のＣＰＵコア６４ａ、ＲＯＭ、ＲＡＭなどの他に、ＣＴＣ(Counter/Timer Circuit)６４ｂや、割込みコントローラ６４ｃ、入力ポート６４ｄ、出力ポート６４ｅなどを内蔵している。

ＣＴＣ６４ｂは、８ｂｉｔのカウンタやタイマを集積した回路であり、Ｚ８０システムに、周期的割り込みや一定周期のパルス出力作成機能（ビットレートジェネレータ）や時間計測の機能を付与するものである。そこで、本実施例では、ＣＴＣ６４ｂを利用して、Ｚ８０ＣＰＵ６４ａに１．５ｍＳ程度の時間間隔τでタイマ割込み（図１１（ｂ））をかけている。

インタフェイス回路としては、電源回路とのインタフェイス回路６７、遊技中継基板５３とのインタフェイス回路６８と、回胴モータ駆動回路６９と、演出制御基板と５１のインタフェイス回路７０などが設けられている。そして、電源遮断時には、インタフェイス回路６７を通して、Ｚ８０ＣＰＵ６４ａに電圧降下割込みをかけている。なお、回胴モータ駆動回路６９は、回転リール４ａ〜４ｃのステッピングモータの駆動信号を生成する回路であり、インタフェイス回路７０は、演出制御基板５１に制御コマンドを出力するための８ビットパラレルポートである。

図示の通り、インタフェイス回路６８には、始動スイッチ信号ＬＶと、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３とが、他の出力信号と共に供給されており、これらの信号ＬＶ，ＳＴＰ１〜ＳＴＰ３は、Ｉ／Ｏポート回路６５を経由して、乱数生成回路６６に供給されている。

乱数生成回路６６は、発振回路ＯＳＣから供給される計数クロックΦを計数して、ワンチップマイコン６４の入力ポート６４ｄに乱数値ＲＮＤを出力する回路である。但し、本実施例の乱数生成回路６６は、始動スイッチ信号ＬＶや、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３の他に、ワンチップマイコン６４の出力ポート６４ｅから終了信号ＥＮＤを受けて、間欠的な計数動作を実現している。

すなわち、通常の乱数生成回路のように、計数クロックΦに基づいて、連続的な計数動作を繰り返すのではなく、３個のストップボタン１８ａ〜１８ｃのＯＮ操作が完了する毎に、ランダムな動作禁止区間を設けて乱数生成回路６６の計数動作を停止している。そのため、カウンタの計数値（乱数値ＲＮＤ）が大当り抽選値Ｈｉｔの値に一致する大当りタイミングが不定期に発生することになり、体感器などを使用しても不正遊技を成功させることができない。

なお、終了信号ＥＮＤは、メダル払出などで完了する一回の遊技動作の終了時に出力ポート６４ｅから乱数生成回路６６に出力される（図１１（ａ）ＳＴ１８参照）。また、乱数生成回路６６は、波形整形された始動スイッチ信号ＬＶ”を、ワンチップマイコン６４の入力ポート６４ｄに供給している。

図７は、上記の機能を発揮する乱数生成回路６６を詳細に例示した回路図である。図示の乱数生成回路６６は、ローパスフィルタ機能を有する入力部Ｆｉと、入力部Ｆｉにおいて論理反転された始動スイッチ信号ＬＶを取得する信号取得部２５と、２つの８ビットカウンタ２６Ｌ，２６Ｈをカスケード接続して乱数値ＲＮＤを生成する計数部２６と、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３を所定時間だけ保持する保持部２７と、ランダムな時間幅の動作禁止信号ＣＴＬを生成する時定数部２８と、を中心に構成されている。

下位カウンタ２６Ｌと上位カウンタ２６Ｈの出力値ＬＯＷ，ＨＩは、全体として１６ビット長の乱数値ＲＮＤとなる。各カウンタ２６Ｌ，２６Ｈは、ワンチップマイコン６４の入力ポート６４ｄに接続されており、１６ビット長の乱数値ＲＮＤが、８ビット毎に取得されるようになっている。また、入力ポート６４ｄには、波形整形された始動スイッチ信号ＬＶ”も供給されており、ワンチップマイコン６４は、始動スイッチ信号ＬＶ”に基づいてスタートレバー１７のＯＮ操作を把握して、各回の遊技動作を開始するようにしている。

＜入力部Ｆｉ＞
入力部Ｆｉには、抵抗ＲとコンデンサＣとで構成されたローパスフィルタが設けられている。そのため、スタートレバー１７からの信号ラインに重畳したノイズは排除され、本来の始動スイッチ信号ＬＶバーだけが、シュミットトリガタイプのＮＯＴゲートＧで論理反転されて出力される。

＜信号取得部２５＞
信号取得部２５は、２つのＤ型フリップフロップ２５ａ，２５ｂが直列接続されて構成され、各クロック端子ＣＬＫには、発振回路ＯＳＣから出力される計数クロックΦが供給されている。Ｄ型フリップフロップは、特に限定されないが、この実施例では、ＳＮ７４ＨＣ７４（ＴＩ社）を使用しており、計数クロックΦ（実施例では８ＭＨｚ）の立上りエッジで、Ｄ入力端子のデータがＱ出力端子に出力される。したがって、図９（ａ）〜図９（ｄ）に示す通り、遊技者のスタートレバー操作に対応する始動スイッチ信号ＬＶは、フリップフロップ２５ａにおいて、計数クロックΦに同期してパルス幅が調整された上で（ＬＶ’）、更に計数クロックの１クロック分（１／８μＳ）だけ遅延して（ＬＶ”）、フリップフロップ２５ｂから出力される。

そのため、入力部Ｆｉを通過したノイズによって、仮にフリップフロップ２５ａの入力端子が一瞬ＯＮ状態になっても、信号取得部２５が誤作動することがない。なお、パルス幅２／８μＳ以上のノイズを受けると信号取得部２５が反応してしまうが、始動スイッチ信号ＬＶ”を受けるワンチップマイコン６４では、所定時間（例えば１μＳ）間隔で、始動スイッチ信号ＬＶ”のレベルを複数回チェックし、始動スイッチ信号ＬＶ”が同一レベルを維持することを条件に、その後の処理に移行するので問題は生じない。

＜計数部２６＞
本実施例の計数部２６は、２つのＳＮ７４ＨＣ５９０Ａ（8-BIT BINARY COUNTERS WITH 3-STATE OUTPUT REGISTERS：ＴＩ社）２６Ｌ，２６Ｈで構成されている。図１０に等価回路を示す通り、各８ビットカウンタには、２^８進カウンタＣＴと、８ビットラッチＬａと、８ビットの出力レジスタＲｏとが内蔵されている。そして、クロック端子ＣＣＬＫに供給される計数クロックの立上りエッジで、２^８進カウンタＣＴのカウンタ値が更新される。

この実施例では、下位カウンタ２６Ｌのクロック端子ＣＣＬＫには、計数クロックΦを位相反転させた計数クロックΦバーが供給され、内部２^８進カウンタＣＴの桁上り信号（ripple carry）ＲＣＯは、上位カウンタ２６Ｈのクロック端子ＣＣＬＫに供給されている。そのため、本実施例の計数部２６は、全体として、２^１６進カウンタとして機能して、００００Ｈ〜ＦＦＦＦＨの数値範囲（Ｈは１６進数を示す）で循環している。

但し、各カウンタ２６Ｌ，２６Ｈの動作禁止端子ＣＣＫＥＮの電圧がＨレベルであると、計数動作が禁止され、クロック端子ＣＣＬＫの電圧変化に拘らず、２^１６進カウンタＣＴのカウンタ値が変化しない。図９（ｆ）と図９（ｇ）は、この関係を示しており、動作禁止端子ＣＣＫＥＮの電圧がＨレベルである区間は、計数クロックΦバーの供給に拘らず、カウンタ値がＮ＋１のままで変化しないことを示している。

また、２^８進カウンタＣＴのカウンタ値は、ラッチクロック端子ＲＣＬＫのラッチ信号の立上りエッジで、８ビットラッチＬａに保持され、８ビットラッチＬａの出力値は、制御端子ＯＥの制御信号がＬレベルであることを条件に、出力レジスタＲｏから出力される。なお、制御端子ＯＥの制御信号がＨレベルであると、出力レジスタＲｏの出力端子は、ハイインピーダンス状態（ＨｉＺ）となる。

本実施例では、下位カウンタ２６Ｌと上位カウンタ２６Ｈの各ラッチクロック端子ＲＣＬＫに、フリップフロップ２５ｂの出力（ＬＶ”）が供給されている。そのため、始動スイッチ信号ＬＶ”の立上りエッジで、２つの２^８進カウンタＣＴのカウンタ値が、２つの８ビットラッチＬａに各々保持される。図９（ｄ）と、図９（ｇ）は、その関係を図示したものであり、Ｍ−１からインクリメントされたカウンタ値（１６ビット長）Ｍが、Ｄ型フリップフロップ２５ｂの出力ＬＶ”の立上りエッジで、下位カウンタ２６Ｌと上位カウンタ２６Ｈの８ビットラッチＬａに取得されることを示している。

本発明では、ランダムなタイミングでＯＮ状態となる始動スイッチ信号ＬＶを、計数クロックΦに同期させて波形整形する一方で、計数クロックΦを位相反転させた計数クロックΦバーに同期して２^１６進カウンタを更新している。そのため、各２^８進カウンタＣＴのカウンタ値が、各８ビットラッチＬａにラッチされるタイミングでは、カウンタの更新動作が確実に完了しており、例えば、Ｍ−１→Ｍへの更新途中の不安定なカウンタ値がラッチされるおそれがない。なお、計数クロックΦに同期してカウンタを更新したのでは、更新途中の不合理なカウンタ値をラッチしてしまうおそれがある。

＜保持部２７＞
保持部２７は、停止スイッチ信号ＳＴＰ〜ＳＴＰ３を受ける３個のＮＯＴゲートと、３個のＲＳフリップフロップ２７ａ〜２７ｃと、各フリップフロップ２７ａ〜２７ｃのＱ出力を受けるＡＮＤゲートＧ２と、を有して構成されている。

ＲＳフリップフロップ２７ａ〜２７ｃのＳ端子には、ＮＯＴゲートを経由して停止スイッチ信号ＳＴＰ１〜ＳＴＰ３が供給され、Ｒ端子には、終了信号ＥＮＤが供給されている。ここで、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３は、遊技者のストップボタン１８ａ〜１８ｃのＯＮ操作を示すもので、そのパルス幅は一定しないが、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３の立下りエッジにおいて、各フリップフロップがセットされる。一方、この実施例では、一回の遊技（１ゲーム）が終了する毎に終了信号ＥＮＤが立上るよう構成されているので、この終了タイミングで、各フリップフロップ２７ａ〜２７ｃがリセットされる。

上記の動作は、図７（ｂ）のタイムチャートに示す通りであり、したがって、ＡＮＤゲートＧ２の出力（Ｑ１＊Ｑ２＊Ｑ３）は、最終のストップボタンの操作時から、１ゲーム終了時までＨレベルを維持する起動信号ＢＧとなる。なお、ストップボタン１８ａ〜１８ｃの操作順序は任意であるが、図７（ｂ）では、便宜上、ストップボタン１８ａ，１８ｂ，１８ｃの順番にＯＮ操作されるとしている。

＜時定数部２８＞
時定数部２８は、下位カウンタ２６Ｌの桁上り信号（ripple carry）ＲＣＯと、保持部２７が出力する起動信号ＢＧと、始動スイッチ信号ＬＶ”とを受けて、動作禁止信号ＣＴＬを出力する回路である。図示の通り、動作禁止信号ＣＴＬは、各カウンタ２６Ｌ，２６Ｈの動作禁止端子ＣＣＫＥＮに供給されているので、動作禁止信号ＣＴＬがＨレベルである限り、各カウンタ２６Ｌ，２６Ｈの計数動作が停止状態となる。なお、桁上り信号ＲＣＯは、２５６個目の計数クロックΦバーが計数部２６に供給される毎に出力される（図１０参照）。

図８は、時定数部２８の回路構成を具体的に例示するものである。時定数部２８は、桁上り信号ＲＣＯを受けて計数動作を実行する４進カウンタ３０と、始動スイッチ信号ＬＶ”に同期して、４進カウンタ３０の出力を保持するラッチ回路３１と、ＡＮＤゲートＧ２が出力する起動信号ＢＧを受けて動作開始パルスＯＰを生成する起動回路３２と、動作禁止信号ＣＴＬを生成する充電回路３３とを有して構成されている。

＜４進カウンタ３０＞
４進カウンタ３０は、２つのＤ型フリップフロップ３０ａ，３０ｂを接続して構成されている。図示の通り、各フリップフロップ３０ａ，３０ｂでは、Ｑバー出力端子とＤ入力端子とが接続されており、各々、トグル動作を実行する。そして、フリップフロップ３０ａのクロック端子ＣＬＫには、桁上り信号ＲＣＯが供給され、フリップフロップ３０ｂのクロック端子ＣＬＫには、フリップフロップ３０ａのＱバー出力が供給されている。そのため、各フリップフロップ３０ａ，３０ｂのＱ出力（２ビット出力）は、００，０１，１０，１１の何れかの値を、各々１／４の確率でとることになる。

＜ラッチ回路３１＞
ラッチ回路３１は、フリップフロップ３０ａ，３０ｂのＱ出力を受ける２つのＤ型フリップフロップ３１ａ，３１ｂで構成されている。各フリップフロップ３１ａ，３１ｂのクロック端子ＣＬＫには、波形整形された始動スイッチ信号ＬＶ”が供給されている。そのため、始動スイッチ信号ＬＶ”の立上りエッジに同期して、各フリップフロップ３０ａ，３０ｂの２ビット出力が、ラッチ回路３１に保持される。

始動スイッチ信号ＬＶ”は、遊技者のスタートレバー操作タイミングに基づき、ランダムなタイミングで立上る。そのため、ラッチ回路３１の２ビット出力は、１／４の確率で、００，０１，１０，１１の何れかの値になる。

＜起動回路３２＞
起動回路３２は、ＮＯＴゲートＧ３と、ＮチャンネルＭＯＳトランジスタＴ１と、抵抗Ｒ１と、コンデンサＣ１と、ＮＯＴゲートＧ４と、ＡＮＤゲートＧ５とを有して構成されている。ここで、ＮＯＴゲートＧ３、トランジスタＴ１と、抵抗Ｒ１、コンデンサＣ１、及び、ＮＯＴゲートＧ４は、全体として、起動信号ＢＧの遅延回路を構成しており、抵抗Ｒ１及びコンデンサＣ１の時定数で、遅延時間が規定される。

そして、遅延された起動信号ＢＧと、遅延されない起動信号ＢＧとがＡＮＤゲートＧ５に供給されることで、図８（ｂ）に示す動作開始パルスＯＰが生成される。図示の通り、起動信号ＢＧの立上りエッジから所定時間だけ動作開始パルスＯＰがＨレベルとなり、それ以外のタイミングでは、動作開始パルスＯＰはＬレベルを維持する。

先に説明した通り、起動信号ＢＧは、遊技者による最終のストップボタンの操作時にＨレベルとなるので、動作開始パルスＯＰがアクティブレベル（＝Ｈ）となるのは、遊技者が３番目のストップボタン１８ｉをＯＮ操作した瞬間だけとなる。

＜充電回路３３＞
充電回路３３は、ラッチ回路３１の出力によってＯＮ／ＯＦＦ制御されるアナログスイッチＡＳ１，ＡＳ２と、コンデンサＣ２，Ｃ３と、ＮチャンネルＭＯＳトランジスタＴ２，Ｔ３と、充電動作用の抵抗Ｒ２と、ＮＯＴゲートＧ６とを有して構成されている。そして、抵抗Ｒ２とアナログスイッチＡＳ１，ＡＳ２の接続点の電圧が、（反転）動作禁止信号ＣＴＬバーとなり、ＮＯＴゲートＧ６で論理反転された出力が、動作禁止信号ＣＴＬとなる。なお、抵抗Ｒ２及びコンデンサＣ２，Ｃ３は、敢えて、低精度品を使用することで、充電時定数が遊技機毎にばらつくよう構成されている。

図示の通り、各トランジスタＴ２，Ｔ３のゲート端子には、ＡＮＤゲートＧ５の出力が供給されており、動作開始パルスＯＰがＨレベルである時だけ、トランジスタＴ２，Ｔ３がＯＮ動作する。コンデンサＣ２，Ｃ３は、各トランジスタＴ２，Ｔ３のドレイン端子とソース端子との間に接続されているので、トランジスタＴ２，Ｔ３がＯＮ動作すると、対応するコンデンサＣ２，Ｃ３の充電電荷が放電される。

逆に、動作開始パルスＯＰがＬレベルを維持する定常状態では、トランジスタＴ２，Ｔ３がＯＦＦ動作して、コンデンサＣ２，Ｃ３が、抵抗Ｒ２を経由して充電される。ここで、コンデンサＣ２とコンデンサＣ３の静電容量は、ほぼ１：２に設定されている。そのため、コンデンサＣ２で決まる充電時定数と、コンデンサＣ３で決まる充電時定数にも、ほぼ１：２の関係が成立する。以下、コンデンサＣ２で決まる充電時定数をτとし、コンデンサＣ３で決まる充電時定数を２＊τとするが、各コンデンサＣ２，Ｃ３は、低精度品であるので、充電時定数の比例関係は、遊技機毎に微妙にばらつく。

ところで、動作開始パルスＯＰがＬレベルとなる定常状態において、コンデンサＣ２，Ｃ３が充電されるか否かは、アナログスイッチＡＳ１，ＡＳ２のＯＮ／ＯＦＦ状態に規定される。すなわち、アナログスイッチＡＳ１，ＡＳ２がＯＦＦ状態であれば、コンデンサＣ２，Ｃ３が充電されることはない。

したがって、この関係を言い換えると、アナログスイッチＡＳ１だけがＯＮ状態であると、充電回路３３は、コンデンサＣ２で決まる充電時定数τで動作し、アナログスイッチＡＳ２だけがＯＮ状態であると、充電回路３３は、コンデンサＣ３で決まる充電時定数２＊τで動作する。また、２つのアナログスイッチＡＳ１，ＡＳ２がＯＮ状態であると、充電回路３３は、Ｃ２＋Ｃ３で決まる充電時定数３＊τで動作する。なお、２つのアナログスイッチＡＳ１，ＡＳ２がＯＦＦ状態であると、充電回路３３は、事実上、充電時定数＝０と等価な動作をする。以上を踏まえて、時定数部２８の回路動作を確認する。

＜各回の遊技開始時＞
先ず、遊技開始時に遊技者がスタートレバー１７をＯＮ操作すると、その瞬間の桁上り信号ＲＣＯの値に基づいて、ラッチ回路３１には、００，０１，１０，１１の何れかの値が記憶される。

このラッチ回路３１の出力は、アナログスイッチＡＳ１，ＡＳ２に供給されているので、ラッチ回路３１の出力（００，０１，１０，１１）に対応して、アナログスイッチ（ＡＳ１，ＡＳ２）は、（ＯＦＦ，ＯＦＦ）（ＯＦＦ，ＯＮ）（ＯＮ，ＯＦＦ）（ＯＮ，ＯＮ）の何れかの動作状態となる。この時、各トランジスタＴ２，Ｔ３は、ＯＦＦ状態であるので、ＯＮ状態のアナログスイッチＡＳｉに接続されているコンデンサＣｉは、＋Ｖｃｃまで充電されて安定する。

なお、このような動作とは無関係に乱数生成回路６６の計数部２６は計数動作を繰り返している。

＜各回の遊技終了時＞
その後、遊技者が３番目のストップボタン１８をＯＮ操作すると、ＡＮＤゲートＧ２が出力する起動信号ＢＧが立上り、その後の所定時間だけ、動作開始パルスＯＰがＨレベルとなり、各トランジスタＴ２，Ｔ３のゲート端子もＨレベルとなる。その結果、各トランジスタＴ２，Ｔ３がＯＮ動作して、各コンデンサＣ２，Ｃ３の充電電荷が放電される。

各トランジスタＴ２，Ｔ３がＯＮ動作したことによって、アナログスイッチＡＳｉのグランド側端子がゼロボルトとなるので、ＯＮ状態のアナログスイッチＡＳｉを経由して、（反転）動作禁止信号ＣＴＬバーもＬレベルとなり、動作禁止信号ＣＴＬがＨレベルとなる。このようにして、動作禁止信号ＣＴＬがＨレベルに立上ったことにより、計数部２６の計数動作は禁止され、その時の計数値が維持される（図９（ｆ）参照）。なお、２つのアナログスイッチＡＳ１，ＡＳ２が共にＯＦＦ状態であった場合には、動作禁止信号ＣＴＬがＬレベルを維持するので、計数部２６の計数動作は禁止されない。

一方、２つのアナログスイッチＡＳ１，ＡＳ２の一方又は双方がＯＮ状態であった場合には、動作開始パルスＯＰは、一瞬だけＨレベルに変化した後、迅速にＬレベルに戻る（図８（ｂ）参照）。そのため、動作開始パルスＯＰがＬレベルに戻った後は、各トランジスタＴ２，Ｔ３がＯＦＦ状態となって、コンデンサＣ２，Ｃ３のうち、ＯＮ状態のアナログスイッチＡＳｉに接続されているコンデンサＣｉだけが充電される。そして、コンデンサＣｉの充電動作に伴って、（反転）動作禁止信号ＣＴＬバーがＨレベルになり、動作禁止信号ＣＴＬがＬレベルに戻る。その結果、一瞬だけ動作が禁止されていた計数部２６の計数動作が再開されることになる。

ここで、ＬレベルからＨレベルに復帰する（反転）動作禁止信号ＣＴＬバーの電位を検討すると、Ｈレベルに復帰までの時間は、コンデンサＣｉの充電時間に対応し、この充電時間は、アナログスイッチＡＳ１，ＡＳ２のＯＮ／ＯＦＦ状態に規定される。具体的には、アナログスイッチＡＳ１だけがＯＮ状態であると、充電時間＝ａ＊τ、アナログスイッチＡＳ２だけがＯＮ状態であると、充電時間＝ａ＊２＊τ、２つのアナログスイッチＡＳ１，ＡＳ２がＯＮ状態であると、充電時間＝ａ＊３＊τとなる。なお、比例定数をａとした。

ここで、アナログスイッチＡＳ１，ＡＳ２の４通りのＯＮ／ＯＦＦ状態は、スタートレバー１７の操作時における計数部２６からの桁上り信号ＲＣＯにより規定されるので、事実上ランダムな組合せとなる。しかも、４通りのＯＮ／ＯＦＦ状態の組合せは等確率で出現するので、動作禁止信号ＣＴＬがＨレベルを維持する動作禁止区間もランダムとなり、例え、体感器などを使用しても大当りタイミングを見つけることが不可能となる。更に、コンデンサＣｉと抵抗Ｔ２とを低精度品で構成しているので、４通りの動作禁止区間が、遊技機毎に一様でなく、違法行為を確実に排除することができる。

ところで、動作禁止区間の間は、計数値が一定値を維持することになるので、動作禁止区間が余り長いと、乱数の発生一様性が阻害される可能性もある。そこで、動作禁止区間の最大値≒ａ＊３＊τを、５０ｍＳ以下、更に好ましくは１ｍＳ以下に設定するのが好ましい。

続いて、主制御基板５０のワンチップマイコン６４（以下、主制御部５０という）が実現する制御動作を説明する。図１１は、主制御部５０が実行する制御プログラムを説明するフローチャートである。主制御部５０の制御プログラムは、電源投入時に開始される無限ループ状のメイン処理（図１１（ａ））と、ＣＴＣからの定時割込みで起動されるタイマ割込み処理（図１１（ｂ））とを有して構成されている。

先ず、図１１（ａ）のメイン処理から説明すると、電源が投入されると初期処理（ＳＴ１）の後、ＣＰＵを割込み許可状態に設定すると共に、ＲＡＭのワークエリアをクリアする（ＳＴ２）。

ステップＳＴ２の処理が終われば、次に、メダル投入口１２から実際に投入されたメダル、及び、投入ボタン１５、１６の押下によって擬似的に投入されたメダルについてのメダル投入処理を行う（ＳＴ３）。メダル投入処理（ＳＴ３）では、遊技者が投入又は擬似投入したメダルを検出して、その投入枚数を判定し、スタートレバー１７がＯＮ操作されるとサブルーチン処理を終了する。なお、図７に関して説明した通り、スタートレバー１７がＯＮ操作されると、始動スイッチ信号ＬＶがＨレベルに変化し、その瞬間の計数値が、計数部２６のカウンタ２６Ｌ，２６Ｈに内蔵された出力レジスタに保持記憶される（図７及び図１０参照）。

このようなメダル投入処理（ＳＴ３）に続いて、乱数取得処理（ＳＴ４）が実行される。具体的には、ワンチップマイコン６４は、チップセレクト信号ＣＳ０，ＣＳ１をＬレベルに変化させて、乱数生成回路６６の計数部２６に保持されているカウンタ値を、入力ポート６４ｄを経由して取得し、これを、乱数値ＲＮＤ（数値範囲：０〜６５５３５）としてＲＡＭの該当番地に記憶する。

次に、記憶した乱数値ＲＮＤに基づいて内部抽選処理を実行する（ＳＴ５）。具体的には乱数値ＲＮＤと、大当り抽選値Ｈｉｔと比較されて大当り状態（ＢＢ図柄当選）か否かが決定される。なお、ビッグボーナス（ＢＢ）図柄に当選したか否かに限らず、その他レギュラーボーナス（ＲＧ）図柄、フルーツ図柄、リプレイ図柄への当否状態が判定される。

このようにして、乱数値ＲＮＤによる内部抽選処理（ＳＴ５）が終われば、次に、回転リール４ａ〜４ｃを回転させるための準備作業を行い、タイマ割込みによる回転リール４ａ〜４ｃの回転制御を可能にし（ＳＴ６〜ＳＴ８）、その後、ストップボタン１８ａ〜１８ｃが押されたら、対応する回転リール４ａ〜４ｃを停止させる回胴停止処理を行う（ＳＴ８）。

この回胴停止処理では、内部抽選処理（ＳＴ５）の当否結果に沿うように、停止制御が実行される。すなわち、内部抽選処理（ＳＴ５）の結果、何らかの内部当選状態であれば、遊技者の適切な停止操作を条件として、当選結果に合うよう回転リール４ａ〜４ｃの図柄を整列させる。但し、遊技者がストップボタンを押すタイミングや、停止操作の順番が不適切である場合には、ハズレ状態の図柄で停止される。この結果、折角の小役当選（フルーツ図柄当り）も無駄になるが、ボーナス当選（ＢＢ，ＲＢ）については、次回のゲーム以降も持ち越される。

このようにして、全ての回転リール４ａ〜４ｃが停止したら、有効ライン上に、当選図柄が揃ったか否かが判定され（ＳＴ９）、必要数のメダルが払出される（ＳＴ１０）。

そして、ＲＴ（リプレイタイム）のゲーム消化数などを管理して必要な処理を実行する（ＳＴ１１）。次に、リプレイ当選状態か否か判定され（ＳＴ１２）、リプレイ当選状態であれば、再遊技動作の開始処理（ＳＴ１５）を実行する。リプレイ当選状態でない場合には、現在がボーナスゲーム中（ＲＢ作動中、又はＲＢ作動中）か否か判定され、ボーナスゲーム中であれば、対応する処理を実行する。

一方、ステップＳＴ１３の判定がＮＯの場合には、ボーナス図柄が揃っているか否か判定され（ＳＴ１４）、ボーナス図柄が揃っている場合には、ボーナスゲームの開始処理（ＳＴ１７）を実行する。

そして、何れの場合にも、終了信号ＥＮＤを出力した上でステップＳＴ２に移行する。なお、終了信号ＥＮＤはパルス状に出力される。

＜タイマ割込み処理＞
続いて、図１１（ｂ）に示すタイマ割込み処理について説明する。なお、このタイマ割込み処理は、ワンチップマイコン６４内部のＣＴＣからのマスク可能な割込み信号（タイマ信号）に基づいて、一定時間間隔τで起動される。

タイマ割込みがかかると、ＣＰＵのレジスタを退避した後（ＳＴ２１）、ポート入力処理を行う（ＳＴ２２）。ポート入力処理では、始動スイッチ、停止スイッチ、貯留メダルスイッチ、清算スイッチ、ドアスイッチなど、スロットマシンに配置された全てのスイッチからの信号が、Ｉ／Ｏポート回路６５を通して入力される。なお、始動スイッチ信号ＬＶ”は、乱数生成回路６６を経由して入力され、同一レベルの信号ＬＶ”が複数回連続して検出されることを条件に取得される。

次に、３つの回転リール４ａ〜４ｃの現在位置を常に把握するために、回胴回転制御処理が実行される（ＳＴ２３）。主制御部５０は、インデックセンサからの入力信号の入力タイミングと、その後、ステッピングモータに供給する駆動パルスの個数によって、各回転リール４ａ〜４ｃの現在位置を把握することができる。なお、回胴回転制御処理（ＳＴ２３）では、回転リール４ａ〜４ｃの起動処理や停止処理も実施しており、例えば、停止状態から定速回転まで、段階的に回転リールを加速させる駆動信号も生成している。

回胴回転制御処理（ＳＴ２３）が終われば、定期更新処理を実行する（ＳＴ２４）。定時更新処理では、遊技動作を管理する各種のソフトウェアタイマ値が、デクリメント処理（−１）によって更新される。

続いて、演出制御部５１に対して制御コマンドの１バイト分を出力する（ＳＴ２５）。１つの制御コマンドは２バイト長であるので、連続する二回のタイマ割込みで１つの制御コマンドを送信することになる。なお、制御コマンドは、主制御部５０の遊技状態を示すもので、スタートレバー１７やストップボタン１８ａ〜１８ｃが操作されたことも含んだ遊技状態が、制御コマンドによって演出制御部５１に通知される。このような制御コマンドを受けた演出制御部５１ではＬＥＤランプを点灯させたり、効果音を発生させるべく制御動作を実行する。

次に、メダル情報出力処理を実行して、外部集中端子板５６に対して、例えば、各々１ビット信号であるメダル投入信号やメダル払出信号を出力する（ＳＴ２６）。このメダル投入信号や払出信号によって、ホールコンピュータＨＣは、各スロットマシンＳＬの投入されたメダル数や、各スロットマシンＳＬから払出されたメダル数を把握することができる。また、主制御部５０は、各ＬＥＤランプ群を駆動するための駆動データを、遊技中継基板５３や回胴中継基板５７に対して出力する（ＳＴ２７）。

その後、メダル払出センサやドア開放センサなどの異常の有無を判定した後（ＳＴ２８）、退避しておいたレジスタを復帰させて割込み処理を終える（ＳＴ２９）。

以上、本発明の実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定する趣旨ではなく、適宜に変更可能である。

例えば、図８に示す時定数部２８では、２ビットのラッチ回路３１と、２個のアナログスイッチＡＳ１，ＡＳ２を使用したが、この個数を適宜に増加すれば、動作禁止区間をよりランダム化することができる。なお、アナログスイッチＡＳｉの個数に対応して、コンデンサＣｉやトランジスタＴｉの個数も増加させるのは勿論である。

一方、簡易的には、ラッチ回路３１やアナログスイッチなどを省略することもでき、この場合には、例えば、図１２（ａ）のような回路構成となる。この場合には、抵抗Ｒの抵抗値やコンデンサＣの容量値が遊技機毎にばらつくことで、ランダムな動作禁止区間が形成される。

また、図７の時定数部２８は、桁上り信号ＲＣＯ、始動スイッチ信号ＬＶ”、起動信号ＢＧを入力信号としたが、何ら限定されない。すなわち、桁上り信号ＲＣＯに代えて、高速度で更新される任意の信号を使用することができ、例えば、計数クロックΦや、下位カウンタ２６Ｌ及び上位カウンタ２６Ｈにおける何れかのビットデータを使用することができる。

同様に、必ずしも、始動スイッチ信号ＬＶ”や、起動信号ＢＧを使用する必要はなく、予測不能に発生する信号であれば、任意の信号を使用することができる。予測不能に発生する信号としては、始動スイッチ信号ＬＶ、投入されたメダルの検出信号、貯留メダル投入信号、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３、払出されるメダルの検出信号などを例示することでき、これらを適宜に組合せて、始動スイッチ信号ＬＶ”や起動信号ＢＧの代わりに使用することができる。

なお、乱数生成回路６６のカウント動作を一時停止させる制御回数は、必ずしも、各ゲームに一回に限定する必要はなく、数ゲームに一回でも良いし、一ゲームに複数回の停止制御としても良い。例えば、払出されるメダルを検出する毎に、カウント動作を一時停止させる停止制御が、それ単独又は他の停止制御と組み合わせて実行される。

何れにしても、乱数生成回路６６のカウント動作の停止制御は、乱数値を取得する可能性のない適宜タイミング（乱数値を取得してから次のゲームで規定枚数のメダルが投入され乱数の取得が可能になるまでの間）で行うように構成することで、何ら問題なく乱数生成の機能を果たすことができる。

また、必ずしも、各カウンタ２６Ｌ，２６Ｈの動作禁止端子ＣＣＫＥＮを使用する必要はなく、例えば、図１２（ｃ）に示すように、計数クロックΦを通過させるＮＡＮＤゲートＧ１を活用して、ランダムな所定時間だけ計数クロックの通過を禁止しても良い。この場合も、起動回路３２への入力信号としては、予測不能のタイミングで立上る信号として、例えば、投入されたメダルの検出信号、貯留メダル投入信号、停止スイッチ信号ＳＴＰ１〜ＳＴＰ３、払出されるメダルの検出信号などが使用される。

更にまた、必ずしも、ハードウェア構成で動作禁止信号ＣＴＬを生成する必要はなく、プログラム処理によって動作禁止信号を生成しても良い。図１３は、このような変形例を例示したものである。ここでは、例えば、終了信号ＥＮＤの出力に代えて、パルス幅のランダムな動作禁止パルスＣＴＬを出力している。

具体的に確認すると、ランダムな値として、例えばその時の乱数値ＲＮＤを取得し（ＳＴ３０）、適宜なマスク値をＡＮＤ演算することで数値範囲を限定して、繰り返し回数ＣＴを乱数的に決定する（ＳＴ３１）。

次に、禁止レベルの動作禁止パルスを出力し（ＳＴ３２）、繰り返し回数ＣＴがゼロになるまでデクリメント処理を繰り返す（ＳＴ３３，ＳＴ３４）。そして、デクリメント後の繰り返し回数がゼロになれば、許可レベルの動作禁止パルスを出力して処理を終える（ＳＴ３５）。この実施例でも、ステップＳＴ３３〜ＳＴ３４の処理時間の間は、計数部２６が動作禁止状態となるので、大当り周期の発生タイミングがランダムとなり不正遊技を排除することができる。なお、ステップＳＴ３０の処理で取得する値は、ランダムな値であれば乱数値ＲＮＤに限定されないのは勿論である。

また、必ずしも、動作禁止端子ＣＣＫＥＮを使用する必要はなく、図１３の破線で示すように、計数クロックΦを通過させるＮＡＮＤゲートＧ１の動作を禁止しても良い。何れにしても、動作禁止パルスのパルス幅をランダム化する必要はなく、固定幅としても良い。なお、動作禁止パルスのパルス幅をランダム化するか否かに拘らず、動作禁止パルスを各ゲームに複数回出力しても良く、出力タイミングとしては、投入メダルの検出時、貯留メダル投入の検出時、停止スイッチの操作時、払出されるメダルの検出時などが例示される。この点は、図７のようなハードウェア構成の乱数生成回路６６の場合も同じである。

６６乱数生成回路
ＳＴ５抽選処理
ＯＳＣ発振部
Φ 計数クロック
ＣＴカウンタ部
Ｌａラッチ部
Ｒｏ出力部
２８禁止部

Claims

遊技中の所定タイミングで乱数生成回路が生成した乱数値を、所定の抽選値と対比する抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する遊技機であって、前記乱数生成回路は、
計数クロックを連続して出力する発振部と、
禁止レベルの制御信号を受けるか、禁止レベルの制御信号によって計数クロックの供給が停止されるとカウント動作を停止する一方、許可レベルの制御信号を受けると、前記発振部が出力する計数クロックに基づいてカウント動作を繰り返すカウンタ部と、
前記所定タイミングで前記カウンタ部の出力データを乱数値として保持するラッチ部と、
ＣＰＵからの指示に基づいて前記ラッチ部が保持する乱数値を出力する出力部と、
毎回ランダムに変化する禁止レベルの維持時間の後に許可レベルに復帰する制御信号を生成して、これを遊技者のスイッチ操作に応答するか、遊技媒体の入力又は出力に応答して出力する禁止部と、を有して構成され、
前記禁止部は、複数Ｎ個のコンデンサと、各コンデンサの充電路を開閉するＮ個のスイッチとを有し、抵抗を経由してコンデンサが充電される充電回路を有して構成され、Ｎ個のスイッチは、Ｎビットのデータによってランダムに開閉されるよう構成されていることを特徴とする遊技機。
前記Ｎビットのデータは、遊技動作中の適宜なタイミングで取得され、その後の取得タイミングまで維持される請求項１に記載の遊技機。
前記Ｎ個のコンデンサの充電電荷は、遊技者のスイッチ操作に応答して放電され、その後、Ｎ個のコンデンサの全部又は一部が所定レベルまで充電される迄、前記制御信号が禁止レベルを維持する請求項１又は２に記載の遊技機。
前記Ｎ個のコンデンサの充電電荷は、遊技媒体の入力又は出力に応答して放電され、その後、Ｎ個のコンデンサの全部又は一部が所定レベルまで充電される迄、前記制御信号が禁止レベルを維持する請求項１又は２に記載の遊技機。