JP5175129B2 - 閉ループセンサにおける高精度フィードバック制御のためのシステムおよび方法 - Google Patents

Description

本発明は、センサ・システムにおけるフィードバック信号のための方法およびシステムに関する。

加速度計およびジャイロスコープなどのような、同期検出を含む閉ループ感知システムは、比較的高い帯域、高いダイナミック・レンジ、および高い精度を有するフィードバック・ループを含む場合には最適に動作する。典型的なアナログ・フィードバック・ループは、高い帯域およびダイナミック・レンジを提供するが、オフセット電圧や復調器の不完全性などのアナログ誤差により、精度が限定される。デジタル式の復調器およびアキュムレータを有する一般的な高帯域デジタル・フィードバック・ループは、高い精度を提供するが、ダイナミック・レンジが低い。高速デジタル−アナログ・コンバータ（ＤＡＣ）は、典型的には約１６ビットの分解能に限定される。高い分解能を有するＤＡＣも存在するが、帯域が低いという代償を伴う。

従って、感知システムに使用される、高い帯域、高いダイナミック・レンジ、高い精度のフィードバック・ループが必要とされている。

本発明は、センサ・システムにおけるフィードバック信号のための改善された方法およびシステムを提供する。例示的な一つの方法では、アナログ復調器を使用して感知信号を復調し、また、その感知信号をデジタル復調器も使用して復調する。アナログ復調器の結果とデジタル復調器の結果との差が算出され、次に積分される。この積分された差に基づき、センサ・フィードバック制御信号を発生する。

添付の図面を参照して、本発明の好ましい実施形態および代替実施形態を以下で詳細に説明する。

図１は例示的システム２０を示し、このシステムは、感知エレメント２４、アナログ・フロントエンド回路コンポーネント３６、アナログ−デジタル（Ａ／Ｄ）・コンバータ３８、アナログ復調コンポーネント３０、デジタル信号処理コンポーネント３２、デジタル−アナログ・コンバータ（ＤＡＣ）４０、演算増幅器（Ｏｐ Ａｍｐ、オペアンプ）５０、アナログ積分器５２、感知エレメント・ドライブ５４、変調用発振器４６、およびコンパレータ（比較器）４４を含む。アナログ復調コンポーネント３０は、アナログ復調器６０および低域通過フィルタ６２を含む。デジタル信号処理コンポーネント３２は、復調器６４、アキュムレータ６８、および移相器６６を含む。共振光ファイバ・ジャイロ（ＲＦＯＧ）（２４）は、このタイプの信号処理および制御を使用することができる回転センサである。ＲＦＯＧでは、感知エレメント・ドライブ５４は、レーザ周波数を、ファイバ・リング共振器の共振周波数にするように、制御する。変調用発振器４６はレーザ周波数を変調し、それは共振器により光強度信号へと変換される。光強度信号は、光検出器（図示せず）により電圧信号に変換される。電圧検出器信号は、アナログ・フロントエンド３６を通り、アナログ復調器６０およびデジタル復調器６４により復調される。アナログ復調器６０の出力は、共振誤差信号と復調器誤差とを組み合わせたものである。共振誤差信号は、共振周波数から共振器共振幅の約半分離れた周波数範囲については、レーザ周波数とファイバ・リング共振器共振周波数との差にほぼ比例する。理想的な共振器では、共振誤差信号は、レーザ周波数が共振器共振周波数であるときにはゼロになる。レーザを共振器共振周波数とするよう制御するために、アナログ積分器５２は誤差信号を積分し、誤差信号がゼロ値になるまでレーザ周波数を調整する。しかし、アナログ復調器６０およびアナログ積分器５２の不完全性のために、積分器入力において直流オフセット誤差が生じる。この直流オフセットは、積分器５２により積分され、これは、共振誤差信号が直流オフセット誤差をキャンセルするような振幅および符号を有するまで、共振周波数から僅かに外れてレーザ周波数を調整する。共振周波数からのレーザ周波数の偏差は、回転感知誤差をもたらし得る。デジタル復調器６４もまた、レーザ周波数と共振器共振周波数との周波数差にほぼ比例するデジタル値を出力する。アナログ復調器６０およびアナログ積分器５２とは異なり、デジタル復調器６４およびデジタル・アキュムレータ６８は、直流オフセット誤差を発生しない。デジタル・アキュムレータ６８およびＤＡＣ４０は、デジタル復調器６４の出力がゼロになるまで、オペアンプ５０でのアナログ信号を調整する。なお、出力がゼロになるのは、レーザ周波数が共振周波数のときだけである。従って、デジタル・フィードバック・ループはアナログ補正信号を与え、この信号は、アナログ復調器およびアナログ積分器により発生する直流オフセット誤差をキャンセルする。直流オフセット誤差の変化は、ほとんどの場合は老化および温度の影響により引き起こされるので、直流オフセット誤差の時間に伴う変化は非常に遅く、典型的には１Ｈｚよりもかなり少ない。従ってデジタル補正ループは、アナログ誤差に対する補正をするためには広帯域信号である必要がない。デジタル・ループに対する帯域の要件は非常に低いので（１Ｈｚより下）、ＤＡＣ４０は、σ−ΔＤＡＣなどのような非常に高い分解能を提供するタイプのものとすることができる。ＤＡＣ４０の高分解能は、必要なレベルの精度にするためにアナログ誤差をキャンセルするために必要となることもある。

感知エレメント２４は、感知信号をアナログ・フロントエンド回路コンポーネント３６へ出力し、コンポーネント３６は、その感知信号を処理してＡ／Ｄコンバータ３８、およびアナログ復調コンポーネント３０のアナログ復調器６０へ送る。アナログ復調器６０は、その信号を、ローカル発振器からの位相偏移信号に基づき復調する。この位相偏移信号は、デジタル復調コンポーネント３２の移相器（フェーズ・シフタ）６６の出力である。移相器６６は、比較器４４の出力を受け取る。比較器４４は、変調用発振器４６により発生された変調信号と、例えば０ボルトの閾電圧とを比較する。比較器４４の出力は、デジタル信号であり、このデジタル信号は、変調信号が閾レベルを通過するとハイ状態またはロー状態へと遷移する。変調信号はまた、感知エレメント２４へも送られる。アナログ復調器６０の出力は、低域通過フィルタ６２によりフィルタリングされる。

復調器６４は、Ａ／Ｄコンバータ３８により発生されたデジタル信号を、ローカル発振器からの位相偏移信号に基づいて復調する。この位相偏移信号は移相器６６の出力である。アキュムレータ６８は、復調器６４の出力を受け取る。ＤＡＣ４０は、アキュムレータ６８の出力を受け取る。

オペアンプ５０は、低域通過フィルタ６２の出力を受け取り、低域通過フィルタ６２の出力信号からＤＡＣ４０の出力信号を減算する。アナログ積分器５２は、オペアンプ５０により算出された差を積分して、調整された誤差信号を生成する。感知エレメント・ドライブ５４は、オペアンプ５０からの調整された誤差信号に基づいて、感知エレメント２４の駆動信号を発生する。オペアンプ５０は、たとえ誤差信号がゼロであっても、アナログ積分器５２を飽和へと向かわせる入力オフセット電圧を有する。しかし、オフセット電圧が十分に小さい限り、積分器の出力は、オペアンプのオフセット電圧を正確にキャンセルする誤差信号を発生するように、レーザ周波数を共振から僅かに外れるように変化させ、それにより積分器５２を安定した動作状態に維持する。オペアンプの入力のオフセット電圧のために、レーザ周波数は正確に共振周波数にならず、それが回転感知の誤差を招くことになる。アナログ・フロントエンドおよびアナログ混合器には、同じ影響を及ぼしうる他の誤差原因もあり、実効積分器入力オフセット誤差として表すことができる。デジタル復調器６４は、アナログ復調器６０よりもかなり誤差が小さく（どちらも復調という同じ機能を実行する）、デジタル・アキュムレータ６８は、アナログ積分器５２よりもかなり誤差が小さい（どちらも積分という同じ機能を実行する）。アキュムレータ６８は、デジタル復調器６４の出力がゼロになるまで、ＤＡＣ出力を調整する。なお、出力がゼロになるのは、レーザ周波数が共振器共振周波数のときである。従ってＤＡＣ出力は、積分器入力オフセットなどのアナログ誤差を正確にキャンセルするように調整される。

図２Ａは、システム２０と類似のシステム１００を示す。システム１００はデジタル復調コンポーネント１０４を含み、これは、デジタル復調コンポーネント３２のすべてのコンポーネントを含み、さらにランダム・ノイズ発生器１０８および加算器１１０を有する。加算器１１０は、ランダム・ノイズ発生器１０８により発生した乱数信号を、デジタル・アキュムレータ６８の出力に加算する。ＤＡＣ４０は、加算器１１０の出力を受け取る。低域通過フィルタ１１４は、ＤＡＣ４０により発生されたアナログ信号をフィルタリングする。乱数信号は、ＤＡＣ４０の分解能を向上させるノイズである。アキュムレータ６８は、出力値に所望の分解能を与えることができる。しかし、標準的な低価格のＤＡＣでは、必要な分解能を提供しないこともある。アキュムレータ出力値へノイズを付加することにより、ＤＡＣの実効分解能を著しく向上させることができる。ノイズの振幅は、ＤＡＣのおおよそ数ビットでなければならず、それにより、ＤＡＣ出力がアキュムレータ出力値付近で震える（ディザ、dithered）。各ＤＡＣサンプルについてのＤＡＣの出力は、依然としてＤＡＣ最下位ビット（ＬＳＢ）へと量子化される。しかし、多くのＤＡＣサンプルが一緒に平均される場合には、平均値の量子化はＤＡＣのＬＳＢよりも小さくなる。平均値の量子化のレベルは、平均の際にＤＡＣサンプルの数を増加させることにより低減する。ＤＡＣサンプル周波数を増加させることにより、平均値の量子化は、固定期間において低下させることができる。従って、この技法では、デジタル・ループ制御帯域幅に影響を及ぼさない平均化時間において十分なＤＡＣサンプルを得るために、デジタル制御ループの帯域よりもかなり高い周波数で動作できるＤＡＣを必要とする。低域通過フィルタ１１４は、本質的にＤＡＣ出力を平均する。ランダム・ノイズに、デジタル・ループ帯域幅内の周波数成分がある場合、ランダム・ノイズは、望ましくないノイズをセンサへ与える。ランダム・ノイズ発生器１０８は、ループ帯域よりも高く、また低域通過フィルタ１１４のカットオフ周波数よりも高い周波数成分だけを有するノイズを与えるように作製することができ、低域通過フィルタ１１４は、ノイズがアナログ制御ループへ加えられる前に除去する。

図２Ｂはシステム１００ａを示し、これは、システム１００の機能を含むが、共振器光ファイバ・ジャイロ・レーザ・ドライブ構成に適用される。システム１００ａは、２次フィードバック・ループを使用するための進み遅れ（lead-lag）回路とともに、積分器５２ａともう１つの積分器５２ｂとを含み、これは、非常に広い帯域を有する安定したループを提供するために一般に使用される。加算増幅器１２０が、第２積分器５２ｂの出力を受け取り、レーザ・ドライブ・コンポーネント５４ａへ信号を出力する。加算増幅器１２０はまた、直接デジタル・シンセサイザ（ＤＤＳ）である変調用発振器４６の出力も受け取る。レーザ・ドライブ５４ａは、共振器共振周波数の中心を検出するための変調信号と、レーザをその共振周波数にロックするための制御信号との両方を供給する。

図３Ａは、デジタル復調コンポーネント１３２を含む別のシステム１３０を示し、デジタル復調コンポーネント１３２は、デジタル復調コンポーネント３２のすべてのコンポーネントを含み、さらにσ−Δ変調器１３４を有する。σ−Δ変調器１３４は、デジタル・アキュムレータ６８の出力を受け取る。ＤＡＣ４０と組み合わせたσ−Δ変調器１３４は、ＤＡＣ４０の分解能を、ＤＡＣのビット分解能を越えて向上させ、それにより低コストで低電力のＤＡＣを使用できるようにする。σ−Δ変調器はノイズを発生するが、ノイズ・スペクトルは周波数が低下するに伴い低下する。低域通過フィルタ１１４は、σ−Δ変調器１３４により発生するノイズのほとんどを、それがレーザ・ドライブへ達する前に除去する。

図３Ｂはシステム１３０ａを示し、これは、積分器５２ａともう１つの積分器５２ｂとを含み、２次フィードバック・ループを使用するための進み遅れ回路を伴い、デジタル復調コンポーネント１３２を伴うものであり、共振器光ファイバ・ジャイロ・レーザ・ドライブ構成において使用される。

図４Ａは、デジタル復調コンポーネント１６２を含む別のシステム１６０を示し、デジタル復調コンポーネント１６２は、デジタル復調コンポーネント３２のすべてのコンポーネントを含み、さらにパルス幅変調器（ＰＷＭ）１６４を有する。ＰＷＭ１６４は、デジタル・アキュムレータ６８の出力を受け取る。ＰＷＭの出力のパルス幅は、アキュムレータ６８の出力値に比例する。低域通過フィルタ１１４は、ＰＷＭ１６４からの出力信号を平均し、それによりデジタル出力をアナログ信号へと変換する。ＰＷＭ１６４および低域通過フィルタ１１４がアナログ信号を生成するので、ＤＡＣが不要であり、従って、能動的なコンポーネントを除去し、設計が簡素になる。

図４Ｂは、システム１６０ａを示し、これは、積分器５２ａともう１つの積分器５２ｂとを含み、２次フィードバック・ループを使用するための進み遅れ回路を伴い、デジタル復調コンポーネント１６２を伴うシステム１６０であり、共振器光ファイバ・ジャイロ・レーザ・ドライブ構成において使用される。

アナログ・ループ（アナログ復調コンポーネント３０）の出力信号上でゆらぐ低い周波数は、典型的には１Ｈｚよりもかなり低い周波数で起きるアナログ・ドリフト誤差および温度誤差に起因する。アナログ・ループの出力信号での、より高い周波数変動は、電子回路、レーザおよび共振器のノイズ、ならびに高速アナログ・ループの有限の帯域に起因する。デジタル・ループがあまりに低速である場合には、アナログ復調コンポーネント３０の出力信号のゆらぎ部に追従できず、ＤＡＣ４０の出力信号、即ち、デジタル・ループの出力信号は、いくらかの移相遅延を有し、振幅が小さくなり、従って、アナログ誤差を完全にはキャンセルしなくなる。従って、デジタル・ループ（デジタル復調コンポーネント３２）は、ドリフトおよび温度により誘発されるアナログ誤差を許容レベルまで追従できるように、十分に高速でなければならない。デジタル・ループが十分に高速であれば、ＤＡＣ４０の出力信号、即ち、デジタル・ループの出力信号は、アナログ・ループの出力信号の低周波ゆらぎ部のように見えるはずであり、また、位相が合っているはずである。一実施形態では、高速アナログ・ループの帯域は１ｋＨｚから１ＭＨｚの間であり、デジタル・ループの帯域は、ドリフトおよび温度により誘発される誤差を適切に追従するように、数ヘルツ以下である。

図１は、本発明の一実施形態に従って形成されたシステムの例を示す。 図２Ａは、本発明の一実施形態に従って形成されたシステムの例を示す。 図２Ｂは、本発明の一実施形態に従って形成されたシステムの例を示す。 図３Ａは、本発明の一実施形態に従って形成されたシステムの例を示す。 図３Ｂは、本発明の一実施形態に従って形成されたシステムの例を示す。 図４Ａは、本発明の一実施形態に従って形成されたシステムの例を示す。 図４Ｂは、本発明の一実施形態に従って形成されたシステムの例を示す。

Claims (10)

1. センサ・システムにおいてフィードバック信号を提供する方法であって、
   アナログ復調器を使用して感知信号を復調するステップと、
   デジタル復調器を使用して前記感知信号を復調するステップと、
   前記アナログ復調器の結果と前記デジタル復調器の結果との差を求めるステップと、
   求められた前記差を積分するステップと、
   積分された前記差に基づいてセンサ・フィードバック制御信号を発生するステップと
   を備える方法。
2. 請求項１に記載の方法であって、デジタル復調器を使用して前記感知信号を復調する前記ステップが、ランダム・ノイズ発生器を使用して、ノイズを、デジタル復調された前記感知信号へ加えるステップを含む、方法。
3. 請求項１に記載の方法であって、デジタル復調器を使用して前記感知信号を復調する前記ステップが、σ−Δ変調器を使用して、変調信号を、デジタル復調された前記感知信号へ加えるステップを含む、方法。
4. 請求項１に記載の方法であって、デジタル復調器を使用して前記感知信号を復調する前記ステップが、デジタル復調された前記感知信号に対してパルス幅変調を行うステップを含む、方法。
5. 請求項１に記載の方法であって、前記センサ・システムが光ファイバ・センサ・システムであり、前記光ファイバ・センサ・システムが共振光ファイバ・ジャイロ・センサ・システムである、方法。
6. センサ・システムであって、
   センサと、
   前記センサにより生成された感知信号を復調するように構成されたアナログ復調器と、
   前記感知信号を復調するように構成されたデジタル復調器と、
   前記アナログ復調器の結果と前記デジタル復調器の結果との差を求めるように構成された演算増幅器と、
   求められた前記差を積分するように構成された積分器と、
   積分された前記差に基づいてセンサ・フィードバック制御信号を発生するように構成されたドライブ・コンポーネントと
   を備えるセンサ・システム。
7. 請求項６に記載のシステムであって、前記デジタル復調器が、デジタル復調された前記感知信号へノイズ信号を加えるように構成されたランダム・ノイズ発生器を含む、システム。
8. 請求項６に記載のシステムであって、前記デジタル復調器が、デジタル復調された前記感知信号へ変調信号を加えるように構成されたσ−Δ変調器を含む、システム。
9. 請求項６に記載のシステムであって、前記デジタル復調器が、デジタル復調された前記感知信号を変調するように構成されたパルス幅変調器を含む、システム。
10. 請求項６に記載のシステムであって、前記センサが光ファイバ・センサであり、前記光ファイバ・センサが共振光ファイバ・ジャイロ・センサである、システム。

Images