JP5167663B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5167663B2 JP5167663B2 JP2007073468A JP2007073468A JP5167663B2 JP 5167663 B2 JP5167663 B2 JP 5167663B2 JP 2007073468 A JP2007073468 A JP 2007073468A JP 2007073468 A JP2007073468 A JP 2007073468A JP 5167663 B2 JP5167663 B2 JP 5167663B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- temperature
- semiconductor device
- region
- temperature detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は半導体装置に関する。特に、半導体装置に温度を検知する素子を付加し、半導体装置が高温に晒されて破壊されるに至ることを防止する技術に関する。 The present invention relates to a semiconductor device. In particular, the present invention relates to a technique for adding an element for detecting temperature to a semiconductor device to prevent the semiconductor device from being exposed to high temperature and being destroyed.
半導体装置を動作させると半導体装置が発熱する。発熱により半導体装置が高温に晒されると、半導体装置が破壊してしまう虞がある。そのため、半導体装置に温度を検知する素子（以下、温度検知素子と称する）を付加し、半導体装置の温度が所定温度に到達すると半導体装置に流れる電流値を制限し、半導体装置の発熱量を抑制し、半導体装置が破壊するに至ることを防止する必要がある。
複数の半導体単位構造が作り込まれている半導体装置では、半導体単位構造の温度を検知するために、半導体装置の一部分に温度検知素子を形成する。半導体装置に温度検知素子を形成することによって、半導体装置が過熱されることを防止している。
When the semiconductor device is operated, the semiconductor device generates heat. If the semiconductor device is exposed to a high temperature due to heat generation, the semiconductor device may be destroyed. Therefore, an element for detecting the temperature (hereinafter referred to as a temperature detection element) is added to the semiconductor device, and when the temperature of the semiconductor device reaches a predetermined temperature, the value of the current flowing through the semiconductor device is limited to suppress the heat generation amount of the semiconductor device However, it is necessary to prevent the semiconductor device from being destroyed.
In a semiconductor device in which a plurality of semiconductor unit structures are built, a temperature detection element is formed in a part of the semiconductor device in order to detect the temperature of the semiconductor unit structure. By forming the temperature detecting element in the semiconductor device, the semiconductor device is prevented from being overheated.
特許文献１に、ｎ−型半導体領域（ｎ−型ドリフト層）と、ｎ−型半導体領域の表面に接しているｐ−型半導体領域（ｐ−型ベース層）と、ｐ−型半導体領域を貫通してｎ−型半導体領域まで達している複数のトレンチ（第２のトレンチ）を有しており、それらのトレンチ内に、絶縁膜を介してｎ−型半導体領域とｐ−型半導体領域の双方に対向しているゲート電極が充填されている半導体装置が開示されている。温度検知素子（Ｐｏｌｙ−Ｓｉダイオード）を形成するために、温度検知素子を形成する位置にあるトレンチ内にはゲート電極を充填しない。温度検知素子を形成する範囲では、ｐ−型半導体領域の厚みを厚くしたディープウェル領域を形成し、そのディープウェル領域内にトレンチ（第１のトレンチ）を形成し、そのトレンチ内に絶縁膜を介してディープウェル領域に対向する温度検知素子を形成する。従来の技術では、温度検知素子がｐ−型半導体領域のみに対向しており、ｎ−型半導体領域には対向していない。なお、温度検知素子をディープウェル領域内に形成する理由については記載されていない。
特許文献１の半導体装置の場合、半導体装置内部に形成されたｐ−型半導体領域内に温度検知素子が形成されており、半導体装置内部の温度を検知することができる。しかしながら、ｐ−型半導体領域内に温度検知素子を形成すると、半導体装置内で最も高温になる部分の温度を検知することができない。半導体装置内で最も高温になる部分は、ｎ−型半導体領域とｐ−型半導体領域が接合する部分である。特許文献１の技術では、両者の接合部分の温度を検知することができないため、温度検知素子が所定温度を検知するよりも前に、半導体装置が破壊してしまう虞がある。特許文献１の半導体装置で半導体装置の破壊を防止するためには、温度検知素子が検知した温度に基づいて、ｎ−型半導体領域とｐ−型半導体領域の接合部分の温度を推測する必要がある。ｎ−型半導体領域とｐ−型半導体領域の接合部分と、ｐ−型のディープウェル領域内では構造が異なるため、温度を推測することが極めて困難である。半導体装置内で最も高温になる部分の温度を正確に検知する技術が必要とされている。
本発明では、半導体装置内で最も高温になる部分の温度を正確に検知する技術を提供する。
In the case of the semiconductor device of
The present invention provides a technique for accurately detecting the temperature of the highest temperature portion in a semiconductor device.
本発明では、導電型が異なる半導体領域の接合部分を貫通する第１トレンチを形成し、その第１トレンチ内に温度検知素子を充填する。半導体装置内で最も高温になる部分の温度を正確に検知することができる。
本発明の半導体装置は、第１導電型の不純物を含む第１半導体領域と、第１半導体領域の表面に接しており、第２導電型の不純物を含む第２半導体領域と、第２半導体領域を貫通して第１半導体領域に達している複数の第１トレンチを有している。複数の第１トレンチの少なくとも１つの第１トレンチ内に、絶縁膜を介して第１半導体領域と第２半導体領域の双方に対向する温度検知素子が充填されており、他の第１トレンチ内に、絶縁膜を介して第１半導体領域と第２半導体領域の双方に対向するゲート電極が充填されている。温度検知素子は、第１トレンチ内に配置されているとともに第２トレンチが設けられている第１導電型の第１トレンチ内半導体領域と、第２トレンチ内に配置されている第２導電型の第２トレンチ内半導体領域を備えている。
In the present invention, a first trench penetrating a junction portion of semiconductor regions having different conductivity types is formed, and the temperature detecting element is filled in the first trench. It is possible to accurately detect the temperature of the highest temperature portion in the semiconductor device.
The semiconductor device of the present invention includes a first semiconductor region containing a first conductivity type impurity, a second semiconductor region in contact with the surface of the first semiconductor region, and containing a second conductivity type impurity, and a second semiconductor region. And a plurality of first trenches that reach the first semiconductor region. At least one first trench of the plurality of first trenches, a first semiconductor region through an insulating film and has a temperature detecting element which faces both the second semiconductor region is filled in the first trench of the other The gate electrode facing both the first semiconductor region and the second semiconductor region via the insulating film is filled. The temperature detection element is disposed in the first trench and the first conductivity type semiconductor region in the first trench in which the second trench is provided, and the second conductivity type in the second trench. A semiconductor region in the second trench is provided.
上記の半導体装置によると、温度検知素子が絶縁膜を介して第１半導体領域と第２半導体領域の双方に対向している。すなわち、温度検知素子が、異なる導電型の半導体領域の接合部分（半導体装置内で最も高温になる部分）に対向している。半導体装置内で最も高温になる部分の温度を正確に検知することができる。温度検知素子が検知した温度を直接利用して、半導体装置に流す電流を調節することができる。半導体装置が過熱され、破壊されるに至ることを防止できる。 According to the semiconductor device described above, the temperature detection element faces both the first semiconductor region and the second semiconductor region via the insulating film. That is, the temperature detection element faces the junction portion (the portion having the highest temperature in the semiconductor device) of semiconductor regions of different conductivity types. It is possible to accurately detect the temperature of the highest temperature portion in the semiconductor device. The current flowing through the semiconductor device can be adjusted by directly using the temperature detected by the temperature detection element. It can be prevented that the semiconductor device is overheated and destroyed.
本発明の半導体装置では、複数個の温度検知素子が分散して配置されていることが好ましい。
上記したように、半導体装置内では、異なる導電型の半導体領域の接合部分（以下、ｐｎ接合部分と称すことがある）が最も高温になる。しかしながら、半導体装置を平面視すると、その平面内で温度の不均一が生じることがある。半導体装置内に電流集中が生じたり、半導体装置が搭載される部材の熱抵抗の違いによって、半導体装置を平面視した平面内で温度の不均一が生じてしまうことがあるからである。半導体装置内に温度分布がある場合、半導体装置内に温度検知素子を１つだけ形成しても、温度検知素子が形成されている部分のｐｎ接合部分が最も高温にならないと、半導体装置を過熱から保護できないことがある。
半導体装置内に複数個の温度検知素子を分散して配置することによって、半導体装置内で温度の不均一が生じたとしても、最も高温になる部分の温度を正確に検知することができる。半導体装置が高温に晒されて破壊されるに至ることを、より確実に防止することができる。
In the semiconductor device of the present invention, it is preferable that a plurality of temperature detection elements are arranged in a distributed manner.
As described above, in a semiconductor device, a junction portion of a semiconductor region having a different conductivity type (hereinafter sometimes referred to as a pn junction portion) has the highest temperature. However, when the semiconductor device is viewed in plan, temperature non-uniformity may occur in the plane. This is because current concentration may occur in the semiconductor device, or temperature non-uniformity may occur in a plan view of the semiconductor device due to a difference in thermal resistance of a member on which the semiconductor device is mounted. If there is a temperature distribution in the semiconductor device, even if only one temperature detection element is formed in the semiconductor device, if the pn junction portion where the temperature detection element is formed does not reach the highest temperature, the semiconductor device is overheated. May not be protected.
By disposing a plurality of temperature detection elements in the semiconductor device, even if temperature non-uniformity occurs in the semiconductor device, it is possible to accurately detect the temperature of the highest temperature portion. It is possible to more reliably prevent the semiconductor device from being exposed to high temperatures and being destroyed.
本発明の半導体装置では、隣接する温度検知素子の間に、ゲート電極が充填されている第１トレンチが１本以上存在していることが好ましい。
上記の半導体装置によると、温度検知素子が形成されている部分において、第１半導体領域と第２半導体領域の温度が低下することを抑制できる。温度検知素子が形成されている近傍の半導体領域には電流が流れない。複数個の温度検知素子を互いに隣接して形成すると、その複数個の温度検知素子が形成されている部分において、第１半導体領域と第２半導体領域の温度が低下する。しかしながら、温度検知素子が充填されている第１トレンチと隣接する第１トレンチにゲート電極が充填されていると、温度検知素子が形成されている部分の半導体領域の温度が低下することを防止できる。半導体装置内の温度が高い部分の温度を正確に検知することができる。
In the semiconductor device of the present invention, it is preferable that one or more first trenches filled with the gate electrode exist between adjacent temperature detection elements.
According to the above semiconductor device, it is possible to suppress a decrease in the temperature of the first semiconductor region and the second semiconductor region in the portion where the temperature detection element is formed. No current flows in the semiconductor region in the vicinity where the temperature sensing element is formed. When a plurality of temperature sensing elements are formed adjacent to each other, the temperature of the first semiconductor region and the second semiconductor region is lowered in a portion where the plurality of temperature sensing elements are formed. However, when the gate electrode in the first trench and the adjacent first trenches temperature sensing element is filled is filled, that the temperature of the semiconductor region of the portion where the temperature sensing element is formed is reduced can be prevented . It is possible to accurately detect the temperature of the high temperature portion in the semiconductor device.
本発明の半導体装置では、第２半導体領域の表面の少なくともゲート電極に対向する位置に第１導電型の第３半導体領域が形成されており、第３半導体領域の表面で第３半導体領域に電気的に接続している一方の主電極が形成されており、第１半導体領域の裏面側に第１導電型又は第２導電型の第４半導体領域が形成されており、第４半導体領域の裏面で第４半導体領域に電気的に接続している他方の主電極が形成されており、温度検知素子を挟んで隣り合うゲート電極が充填されている第１トレンチ間の距離が、一対の主電極の間に形成されている半導体領域の厚みの５分の１以下であることが好ましい。 In the semiconductor device according to the present invention, the third semiconductor region of the first conductivity type is formed at least on the surface of the second semiconductor region facing the gate electrode, and the third semiconductor region is electrically connected to the surface of the third semiconductor region. One main electrode connected to each other is formed, a fourth semiconductor region of the first conductivity type or the second conductivity type is formed on the back surface side of the first semiconductor region, and the back surface of the fourth semiconductor region The other main electrode electrically connected to the fourth semiconductor region is formed, and the distance between the first trenches filled with the adjacent gate electrodes sandwiching the temperature detection element is equal to the pair of main electrodes. It is preferable that it is 1/5 or less of the thickness of the semiconductor region currently formed between.
上記の半導体装置によると、ゲート電極にオン電圧を印加すると、ゲート電極に対向する範囲の第２半導体領域の導電型が反転し、第３半導体領域と第１半導体領域を電気的に導通させるためのチャネル領域が形成される。しかしながら、温度検知素子に対向する範囲の第２半導体領域の導電型は反転しない。すなわち、温度検知素子が充填されている第１トレンチが通過している近傍のｐｎ接合部分には電流が流れない。電流が流れない領域のｐｎ接合部分の温度は、電流が流れる領域のｐｎ接合部分の温度よりも低くなる。
温度検知素子を挟んで隣り合うゲート電極が充填されている第１トレンチ間の距離が、一対の主電極の間に形成されている半導体領域の厚みに対して大きくなりすぎると、温度検知素子が形成されている部分の半導体領域の温度が低くなり、半導体装置内の最も温度が高い部分の温度を検知することができないことがある。しかしながら、温度検知素子を挟んで隣り合うゲート電極が充填されている第１トレンチ間の距離が上記の範囲を満足していると、チャネルが形成される半導体領域のｐｎ接合部分と、チャネルが形成されない（温度検知素子が充填されている第１トレンチが通過している）半導体領域のｐｎ接合部分の温度差が顕著に抑制される。
半導体装置内の最も温度が高い部分の温度を、精度よく検知することができる。
According to the semiconductor device described above, when the ON voltage is applied to the gate electrode, the conductivity type of the second semiconductor region in the range facing the gate electrode is inverted, and the third semiconductor region and the first semiconductor region are electrically connected. Channel regions are formed. However, the conductivity type of the second semiconductor region in the range facing the temperature detection element is not reversed. That is, no current flows through the pn junction near the first trench filled with the temperature detecting element. The temperature of the pn junction portion in the region where no current flows is lower than the temperature of the pn junction portion in the region where the current flows.
If the distance between the first trenches filled with the adjacent gate electrodes across the temperature sensing element is too large relative to the thickness of the semiconductor region formed between the pair of main electrodes, the temperature sensing element is In some cases, the temperature of the formed semiconductor region is lowered, and the temperature of the highest temperature portion in the semiconductor device cannot be detected. However, if the distance between the first trenches filled with the adjacent gate electrodes with the temperature sensing element sandwiched satisfies the above range, the pn junction portion of the semiconductor region where the channel is formed and the channel are formed. The temperature difference of the pn junction portion of the semiconductor region that is not performed ( the first trench filled with the temperature detection element passes) is remarkably suppressed.
It is possible to accurately detect the temperature of the highest temperature portion in the semiconductor device.
本発明の半導体装置では、温度検知素子がダイオードであることが好ましい。
ダイオードは、温度が変化することによって流れる電流が変化するという特性を有している。そのダイオードの特性を利用して、半導体装置内の温度を精度よく検知することができる。また、ダイオードは、ｐ型半導体とｎ型半導体を接合させることによって形成することができる。両者の接合面積を変化させることによって、温度検知素子の感度を容易に変えることができる。
In the semiconductor device of the present invention, the temperature detection element is preferably a diode.
The diode has a characteristic that the flowing current changes as the temperature changes. Using the characteristics of the diode, the temperature in the semiconductor device can be accurately detected. The diode can be formed by bonding a p-type semiconductor and an n-type semiconductor. The sensitivity of the temperature detection element can be easily changed by changing the joint area between the two.
本発明によると、半導体装置内で最も高温になる部分の温度を正確に検知することができる。半導体装置が過熱されて破壊するに至ることを防止することができる。 According to the present invention, it is possible to accurately detect the temperature of the highest temperature portion in the semiconductor device. It is possible to prevent the semiconductor device from being overheated and being destroyed.
本発明の特徴を列記する。
（第１形態） 温度検知素子４はダイオードであり、絶縁膜６を介してトレンチ５内に充填されている。トレンチ５内の底部にｎ型の不純物を含む半導体領域４ｂが形成されており、半導体領域４ｂの表面にｐ型の不純物を含む半導体領域４ａが形成されている。
（第２形態） 温度検知素子１０４はダイオードであり、絶縁膜６を介してトレンチ５内に充填されている。トレンチ５内にｎ型の半導体領域１０４ｂが充填されており、半導体領域１０４ｂにトレンチ１１７が形成されている。トレンチ１１７内にｐ型の不純物を含む半導体領域１０４ａが形成されている。
（第３形態） 温度検知素子２０４はダイオードであり、絶縁膜６を介してトレンチ５内に充填されている。トレンチ５内にｎ型の半導体領域２０４ｂが充填されており、半導体領域２０４ｂに２つのトレンチ２１７が形成されている。各々のトレンチ２１７内にｐ型の不純物を含む半導体領域２０４ｂが形成されている。
（第４形態） 温度検知素子３０４は、ダイオード３０４Ｘとダイオード３０４Ｙが直列に接続されており、絶縁膜６を介してトレンチ５内に充填されている。
The features of the present invention are listed.
(First Form) The
(2nd form) The
(3rd form) The
(Fourth Mode) In the
図面を参照して以下に実施例を詳細に説明する。なお、実施例ではＩＧＢＴについて説明するが、本発明の技術をＭＯＳ等に適用することもできる。
（実施例１）
図１に、本実施例の半導体装置１０の断面図を模式的に示す。なお、図１では、図面の明瞭化のために、一部の構成についてはハッチングを省略している。図２に、図１の破線Ａで囲まれた部分の拡大図を示している。なお、半導体装置１０の各部の構成は、実際のサイズの縮尺を正確に表すものではない。図面の明瞭化のために、図面の縮尺を適宜変更している。
図１に示しているように、半導体装置１０の裏面に、コレクタ電極（高電圧側の主電極）３０が形成されている。コレクタ電極３０の表面に、ｐ＋型のコレクタ領域（第４半導体領域）２８が形成されている。コレクタ領域２８の表面に、ｎ＋型のバッファ領域２４が形成されている。バッファ領域２４の表面に、ｎ型（第１導電型）のドリフト領域（第１半導体領域）２０が形成されている。ドリフト領域２０の表面に、ｐ型（第２導電型）のベース領域（第２半導体領域）１８が形成されている。
Embodiments will be described in detail below with reference to the drawings. In the embodiment, the IGBT is described, but the technique of the present invention can be applied to a MOS or the like.
Example 1
FIG. 1 schematically shows a cross-sectional view of a
As shown in FIG. 1, a collector electrode (high voltage side main electrode) 30 is formed on the back surface of the
図２に示しているように、ベース領域１８の表面に、複数個のｎ＋型のエミッタ領域（第３半導体領域）１２が形成されている。各々のエミッタ領域１２は、ベース領域１８によってドリフト領域２０から分離されている。エミッタ領域１２とベース領域１８を貫通してドリフト領域２０に達するトレンチ１９が形成されている。エミッタ領域１２が形成されていない部分に、ベース領域１８を貫通してドリフト領域２０に達するトレンチ５が形成されている。
トレンチ１９の内壁は絶縁膜（ゲート絶縁膜）１７で被覆されており、トレンチ５の内壁は絶縁膜６で被覆されている。トレンチ１９内に、ゲート絶縁膜１７を介してゲート電極１４が充填されている。ゲート電極１４は、ゲート絶縁膜１７を介して、エミッタ領域１２とドリフト領域２０を分離している範囲のベース領域１８に対向している。ゲート電極１４は、ゲート絶縁膜１７を介してドリフト領域２０にも対向している。すなわち、ゲート電極１４は、ゲート絶縁膜１７を介してドリフト領域２０とベース領域１８の双方に対向している。トレンチ５内に、絶縁膜６を介して温度検知素子４が充填されている。温度検知素子４は、絶縁膜６を介してドリフト領域２０とベース領域１８の双方に対向している。温度検知素子４は、ｎ型の半導体領域４ｂの表面にｐ型の半導体領域４ａが形成されたダイオードである。なお、半導体領域４ｂの端部と半導体領域４ａの端部に配線（図示省略）が接続されており、その配線が電源電圧に接続している。
ボディ領域１８の表面に、ｐ＋型の半導体領域（ベースコンタクト領域）８が形成されている。ベース領域１８とソース領域１２とベースコンタクト領域８の表面に、エミッタ電極（低電圧側の主電極）１６が形成されている。絶縁膜２によって、ゲート電極１４と温度検知素子４は、エミッタ電極１６と絶縁されている。
As shown in FIG. 2, a plurality of n + -type emitter regions (third semiconductor regions) 12 are formed on the surface of the
The inner wall of the
A p + -type semiconductor region (base contact region) 8 is formed on the surface of the
半導体装置１０の動作について説明する。
図１，２に示すように、ｎ＋型のエミッタ領域１２が、ｐ型のベース領域１８によって、ｎ型のドリフト領域２０から電気的に分離されている。ゲート電極１４に電圧を印加していない状態では、エミッタ領域１２とドリフト領域２０の間の電子の走行が停止されるため、半導体装置１０はオフしている。ゲート電極１４に電圧が印加されると、ゲート電極１４に対向する範囲のベース領域１８の導電型が反転し、ベース領域１８に電子が走行するためのチャネルが形成され、半導体装置１０はオンする。すなわち、半導体装置１０は、ノーマリーオフの動作を行う。半導体装置１０がオンしているときは、エミッタ領域１２からドリフト領域２０に向けて電子が供給され、コレクタ領域２８からドリフト領域２０に向けて正孔（ホール）が供給される。なお、ベースコンタクト領域８が形成されているため、エミッタ電極１６とベース領域１８が導通し、ベース領域１８の電位を安定化させることができる。
温度検知素子４の半導体領域４ｂを電源の一方の極性に接続し、半導体領域４ａを電源の他方の極性に接続することによって、温度検知素子４に電流を流すことができる。半導体装置１０の温度が変化すると、温度検知素子４に流れる電流の値が変化する。すなわち、温度検知素子４に流れる電流の値によって、半導体装置１０の温度を検知することができる。半導体装置１０を動作させ続けると、半導体装置１０が発熱する。温度検知素子４が所定温度を超えたことを検知すると、ゲート電極１４に印加する電圧を小さくして、半導体装置１０に流れる電流を制限する。温度検知素子４はダイオードであり、半導体領域４ｂと半導体領域４ａに常に電圧が印加されている。
An operation of the
As shown in FIGS. 1 and 2, the n + -
By connecting the
半導体装置１０内で最も温度が高くなる部分は、ｐ型のベース領域１８とｎ型のドリフト領域２０が接合する部分（以下、ｐｎ接合部分と称することがある）である。トレンチ５は、ベース領域１８を貫通してドリフト領域２０に達している。すなわち、温度検出素子４は、絶縁膜６を介して半導体装置１０内で最も温度が高くなる部分に対向している。温度検知素子４が所定温度を検知したときに、半導体装置１０を流れる電流を小さくすることによって、半導体装置１０が所定温度以上になることを防止できる。半導体装置１０が高温に晒されて破壊されることを防止できる。
なお、温度検知素子４が形成されている近傍のｐｎ接合部分には電流が流れない。すなわち、温度検知素子４が形成されている近傍のｐｎ接合部分の温度は、ゲート電極１４が形成されている近傍のｐｎ接合部分の温度よりも低くなることがある。しかしながら、チャネルを通過してきた電子や、コレクタ領域２８から供給された正孔は、ドリフト領域２０内を放射状に移動する。温度検知素子４が形成されている近傍のｐｎ接合部分の温度が、ゲート電極１４が形成されている近傍のｐｎ接合部分の温度よりも顕著に低くなることはない。
The portion where the temperature is highest in the
Note that no current flows through the pn junction in the vicinity where the
図１を参照して半導体装置１０の特長を詳細に説明する。本実施例の半導体装置１０では、温度検知素子４を挟んで隣り合うゲート電極１４が充填されているトレンチ１９，１９間の距離Ｘが、エミッタ電極１６とコレクタ電極３０の間（一対の主電極間）に形成されている半導体領域の厚みＹの５分の１以下である。
上述したように、温度検知素子４が形成されている近傍のｐｎ接合部分の温度は、ゲート電極１４が形成されている近傍のｐｎ接合部分の温度よりも低くなることがある。特に、距離Ｘが大きく、厚みＹが小さい場合、温度検知素子４の近傍では電子や正孔の移動が少なくなる。距離Ｘが厚みＹの５分の１以下の場合、温度検知素子４の近傍でも電子や正孔の移動が活発であり、温度検知素子４に対向するｐｎ接合部分と、ゲート電極１４に対向するｐｎ接合部分の温度差をほとんど無視することができる。
図９に、温度検知素子４を挟んで隣り合うトレンチ１９，１９の距離をＸとし、エミッタ電極１６とコレクタ電極３０の間に形成されている半導体領域の厚みをＹとしたときに、温度検知素子４に対向する部分（以下、温度検知部分と称することがある）の温度と、温度検知素子４の隣のゲート電極１４に対向する部分（以下、半導体素子部分と称することがある）の温度の差を表すグラフを示している（図１も参照）。グラフの横軸は、厚みＹに対する距離Ｘの割合（Ｘ／Ｙ）を示しており、グラフの縦軸は、半導体素子部分と温度検知部分の温度差（℃）を示している。
図９から明らかなように、Ｘ／Ｙの値が大きくなるに従って、半導体素子部分と温度検知部分の温度差が大きくなっている。しかしながら、Ｘ／Ｙの値が０．２（５分の１）以下の範囲では、半導体素子部分と温度検知部分の温度差がほとんどみられない。すなわち、Ｘ／Ｙの値が０．２（５分の１）以下の範囲では、温度検知部分の温度を測定することによって、半導体素子部分の温度を精度よく検知することができることを示している。
The features of the
As described above, the temperature of the pn junction portion in the vicinity where the
In FIG. 9, when the distance between the
As is clear from FIG. 9, the temperature difference between the semiconductor element portion and the temperature detection portion increases as the value of X / Y increases. However, in the range where the value of X / Y is 0.2 (1/5) or less, there is almost no temperature difference between the semiconductor element portion and the temperature detection portion. That is, when the X / Y value is in the range of 0.2 (1/5) or less, it is shown that the temperature of the semiconductor element portion can be accurately detected by measuring the temperature of the temperature detection portion. .
なお、本実施例では、トレンチ１９，１９間の距離よりもトレンチ５，１９間の距離の方が大きい（図１，２を参照）。しかしながら、トレンチ１９，１９間の距離とトレンチ５，１９間の距離は等しくてもよいし、トレンチ１９，１９間の距離よりもトレンチ５，１９間の距離の方が小さくてもよい。
また、本実施例では、Ｘ／Ｙの値が０．２（５分の１）以下である。しかしながら、Ｘ／Ｙの値が０．２よりも大きくてもよい。図９に示すように、Ｘ／Ｙの値が０．２よりも大きい範囲では、Ｘ／Ｙの値が大きくなるに従って、半導体素子部分と温度検知部分の温度差が直線的に増加している。Ｘ／Ｙの値に応じて、温度検知素子４が検知した温度を、半導体素子部分の温度に補正することもできる。
In this embodiment, the distance between the
In this embodiment, the value of X / Y is 0.2 (one fifth) or less. However, the value of X / Y may be larger than 0.2. As shown in FIG. 9, in the range where the value of X / Y is larger than 0.2, the temperature difference between the semiconductor element portion and the temperature detection portion increases linearly as the value of X / Y increases. . Depending on the value of X / Y, the temperature detected by the
（実施例２）
図３を参照して本実施例の半導体装置について説明する。本実施例の半導体装置は、半導体装置１０の変形例であり、温度検知素子の構造のみが異なる。ここでは、温度検知素子についてのみ説明し、他の構造については説明を省略する。
図３に、温度検知素子１０４の部分拡大図を示している。温度検知素子１０４は、絶縁膜６を介してトレンチ５内（図１を参照）に充填されている。温度検知素子１０４は、ｎ型半導体領域１０４ｂとｐ型半導体領域１０４ａが接合したダイオードである。ｎ型半導体領域１０４ｂにトレンチ１１７が形成されており、トレンチ１１７内にｐ型半導体領域１０４ａが形成されている。
半導体領域１０４ｂを電源の一方の極性に接続し、半導体領域１０４ａを電源の他方の極性に接続することによって、温度検知素子１０４に電流を流すことができる。温度検知素子１０４は、温度検知素子４よりもｐｎ接合の面積を大きくすることができる。すなわち、温度検知素子１０４は、温度検知素子４よりも大きな電流が流れることができる。温度検知素子１０４にノイズ等が印加されても、そのノイズの影響を相対的に小さくすることができるため、温度検知素子４よりもＳ／Ｎ比（signal to noise ratio）を向上させることができる。また、トレンチ５の幅を大きくすることなく、ｐｎ接合の面積を大きくすることができる。
(Example 2)
The semiconductor device of the present embodiment will be described with reference to FIG. The semiconductor device of the present embodiment is a modification of the
FIG. 3 shows a partially enlarged view of the
By connecting the
（実施例３）
図４を参照して本実施例の半導体装置について説明する、本実施例の半導体装置は、半導体装置１０の変形例であり、温度検知素子の構造のみが異なる。ここでは、温度検知素子についてのみ説明し、他の構造については説明を省略する。
図４に、温度検知素子２０４の部分拡大図を示している。温度検知素子２０４は、絶縁膜を介してトレンチ５内（図１を参照）に充填されている。温度検知素子２０４は、ｎ型半導体領域２０４ｂとｐ型半導体領域２０４ａが接合したダイオードである。ｎ型半導体領域２０４ｂに２つのトレンチ２１７が形成されており、各々のトレンチ２１７内にｐ型半導体領域２０４ａが形成されている。なお、２つのｐ型半導体領域２０４ａは、図４に図示しない範囲で接続されている。
半導体領域２０４ｂを電源の一方の極性に接続し、半導体領域２０４ａを電源の他方の極性に接続することによって、温度検知素子２０４に電流を流すことができる。本実施例の方法でも、ｐｎ接合の面積を大きくすることができる。温度検知素子２０４は、温度検知素子４，１０４よりも大きな電流が流れることができ、Ｓ／Ｎ比を向上させることができる。
(Example 3)
The semiconductor device of the present embodiment will be described with reference to FIG. 4. The semiconductor device of the present embodiment is a modification of the
FIG. 4 shows a partially enlarged view of the
By connecting the
（実施例４）
図５を参照して本実施例の半導体装置について説明する。本実施例の半導体装置は、半導体装置１０の変形例であり、温度検知素子の構造のみが異なる。ここでは、温度検知素子について説明し、他の構造については説明を省略する。
図５に、温度検知素子３０４の部分拡大図を示している。温度検知素子３０４は、絶縁膜を介してトレンチ５内（図１を参照）に充填されている。温度検知素子３０４は、２つのダイオード３０４Ｘ，３０４Ｙが電極３２を介して直列に接続されたものである。ｎ型半導体領域３０４ｄとｐ型半導体領域３０４ｃが接合してダイオード３０４Ｙが形成されている。ｎ型半導体領域３０４ｂとｐ型半導体領域３０４ａが接合してダイオード３０４Ｘが形成されている。ｎ型半導体領域３０４ｄにトレンチ３１７ｃが形成されており、トレンチ３１７ｃ内にｐ型の半導体領域３０４ｃが形成されている。半導体領域３０４ｃにトレンチ３１７ｂが形成されており、トレンチ３１７ｂの内壁に電極３２が形成されている。トレンチ３１７ｂ内に電極３２を介して、ｎ型の半導体領域３０４ｂが形成されている。半導体領域３０４ｂにトレンチ３１７ａが形成されており、トレンチ３１７ａ内にｐ型の半導体領域３０４ａが形成されている。
半導体領域３０４ｄを電源の一方の極性に接続し、半導体領域３０４ａを電源の他方の極性に接続することによって、温度検知素子３０４に電流を流すことができる。ダイオード３０４Ｘ，３０４Ｙは、ｐｎ接合の面積を大きくすることができるため、大きな電流を流すことができ、Ｓ／Ｎ比を向上させることができる。また、ダイオード３０４Ｘとダイオード３０４Ｙが直列に接続されているため、大きな電圧を印加することができる。大きな電圧で温度検知素子３０４を動作させることができるため、Ｓ／Ｎ比が極めて高い温度検知素子を実現することができる。
Example 4
The semiconductor device of this example will be described with reference to FIG. The semiconductor device of the present embodiment is a modification of the
FIG. 5 shows a partially enlarged view of the
By connecting the
（実施例５）
図６を参照して半導体装置４００について説明する。半導体装置４００は、半導体装置１０の変形例であるため、半導体装置１０と実質的に同じ構成には同じ参照番号を付すことによって説明を省略する。
図６に示しているように、半導体装置４００では、複数個の温度検知素子４が分散して配置されている。図６には、温度検知素子４が２つ示されている。半導体装置４００を平面視したときに、半導体装置内で温度の不均一が生じたとしても、最も高温になる部分の温度をより正確に検知することができる。半導体装置内で最も高温になる部分をより正確に検知することができる。また、図６に示しているように、温度検知素子４がトレンチ内に形成されているため、エミッタ電極１６の構造を複雑にすることなく、温度検知素子４を複数個形成することができる。また、温度検知素子４と電気的に接続する配線を、温度検知素子４の表面の全てに形成する必要がない。例えば、エミッタ電極１６が形成されていない部分にのみ、その配線を形成することができる。すなわち、温度検知素子４の表面を避けるようにエミッタ電極１６を形成する必要がないため、温度検知素子４を複数個形成してもエミッタ電極１６の構造が複雑化することがない。
隣接する温度検知素子４，４の間に、ゲート電極１４が充填されているトレンチ１９が存在している。温度検知素子４の近傍の温度が低下することを防止できる。
なお、本実施例では、温度検知素子４が２つ示されているが、温度検知素子４を３つ以上形成することもできる。特に大型の半導体装置では、半導体装置内の最も高温になる部分の温度を正確に検知するために、複数の温度検知素子を形成することが有効である。
(Example 5)
The
As shown in FIG. 6, in the
A
In the present embodiment, two
（実施例６）
図７，８を参照して半導体装置５００について説明する。図７は、半導体装置５００の断面図を示し、図８は、図７のVIII−VIII線に沿った断面図を示している。半導体装置５００は、半導体装置１０の変形例であり、温度検知素子の構造が半導体装置１０と異なるだけである。半導体装置１０と実質的に同じ構成には同じ参照番号を付すことによって説明を省略する。
図８に示しているように、トレンチ５の内部に、絶縁膜６を介して温度検知素子５０４が形成されている。温度検知素子５０４は、ｎ型半導体領域５０４ｂとｐ型半導体領域５０４ａが接合したダイオードである。図７に示しているように、ｐ型半導体領域５０４ａは、トレンチ５内の底部から表面まで充填されている。図示は省略しているが、ｎ型半導体領域５０４ｂも、トレンチ５内の底部から表面まで充填されている。半導体装置５００でも、温度検知素子５０４がｐｎ接合部分を通過しているため、半導体装置５００内で温度が高くなる部分の温度を検知することができる。
(Example 6)
The
As shown in FIG. 8, a
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では、半導体装置のキャリアが電子の場合について説明した。すなわち第１導電型がｎ型であり、第２導電型がｐ型の場合について説明した。しかしながら、キャリアが正孔である半導体装置、すなわち、第１導電型がｐ型であり、第２導電型がｎ型の半導体装置でもよい。
上記実施例では、温度検知素子がダイオードの例について説明した。しかしながら、温度検知素子はダイオードに限定されるものではない。温度を検知する機能を有するものであればよく、例えば抵抗を利用することもできる。抵抗に流れる電流値の変化から半導体装置内の温度を検知することができる。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, in the above embodiment, the case where the carrier of the semiconductor device is an electron has been described. That is, the case where the first conductivity type is n-type and the second conductivity type is p-type has been described. However, a semiconductor device in which carriers are holes, that is, a semiconductor device in which the first conductivity type is p-type and the second conductivity type is n-type may be used.
In the above embodiment, the example in which the temperature detecting element is a diode has been described. However, the temperature detection element is not limited to a diode. What is necessary is just to have the function to detect temperature, for example, resistance can also be utilized. The temperature in the semiconductor device can be detected from the change in the value of the current flowing through the resistor.
実施例１，５の温度検知素子では、ｎ型半導体領域の表面にｐ型半導体領域が形成されているダイオードについて説明した。ｐ型半導体領域の表面にｎ型半導体領域を形成することもできる。
実施例２から４の温度検知素子では、ｎ型半導遺体領域にトレンチを形成し、そのトレンチ内にｐ型半導体領域が形成されているダイオードについて説明した。ｐ型半導体領域にトレンチを形成し、そのトレンチ内にｎ型半導体領域を形成することもできる。
実施例４では、２つのダイオードが直列に接続された温度検知素子について説明した。３つ以上のダイオードを直列に接続することもできる。また、ｎ型半導体領域の表面にｐ型半導体領域を形成して第１のダイオードを完成し、そのｐ型半導体領域の表面に電極を形成し、その電極の表面に第２のダイオードを形成することもできる。その場合も、２つのダイオードが直列に接続されるため、温度検知素子に印加できる電圧を大きくすることができる。
実施例５では、実施例１のダイオードを分散して複数個形成した半導体装置について説明した。実施例２〜４，６のダイオードを分散して複数個形成することもできる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
In the temperature detection elements of Examples 1 and 5, the diode in which the p-type semiconductor region is formed on the surface of the n-type semiconductor region has been described. An n-type semiconductor region can also be formed on the surface of the p-type semiconductor region.
In the temperature detection elements of Examples 2 to 4, the diode in which the trench is formed in the n-type semiconductor region and the p-type semiconductor region is formed in the trench has been described. It is also possible to form a trench in the p-type semiconductor region and form an n-type semiconductor region in the trench.
In the fourth embodiment, the temperature detection element in which two diodes are connected in series has been described. Three or more diodes can be connected in series. A p-type semiconductor region is formed on the surface of the n-type semiconductor region to complete a first diode, an electrode is formed on the surface of the p-type semiconductor region, and a second diode is formed on the surface of the electrode. You can also. Also in this case, since the two diodes are connected in series, the voltage that can be applied to the temperature detection element can be increased.
In the fifth embodiment, the semiconductor device in which a plurality of the diodes of the first embodiment are dispersed is described. A plurality of the diodes of Examples 2 to 4 and 6 can be formed in a dispersed manner.
In addition, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in the present specification or the drawings can achieve a plurality of objects at the same time, and has technical utility by achieving one of the objects.
４，１０４，２０４，３０４，４０４，５０４：温度検知素子
６：ゲート絶縁膜
１０：半導体装置
１４：ゲート電極
１６：低電圧側電極
１８：第２半導体領域
２０：第１半導体領域
３０：高電圧側電極
4, 104, 204, 304, 404, 504: temperature detecting element 6: gate insulating film 10: semiconductor device 14: gate electrode 16: low voltage side electrode 18: second semiconductor region 20: first semiconductor region 30: high voltage Side electrode
Claims (4)
第１半導体領域の表面に接しており、第２導電型の不純物を含む第２半導体領域と、
第２半導体領域を貫通して第１半導体領域に達している複数の第１トレンチと、
を有しており、
少なくとも１つの第１トレンチ内に、絶縁膜を介して第１半導体領域と第２半導体領域の双方に対向する温度検知素子が充填されており、
前記温度検知素子は、第１トレンチ内に配置されているとともに第２トレンチが設けられている第１導電型の第１トレンチ内半導体領域と、第２トレンチ内に配置されている第２導電型の第２トレンチ内半導体領域を備えており、
他の第１トレンチ内に、絶縁膜を介して第１半導体領域と第２半導体領域の双方に対向するゲート電極が充填されていることを特徴とする半導体装置。 A first semiconductor region containing an impurity of a first conductivity type;
A second semiconductor region in contact with the surface of the first semiconductor region and containing an impurity of a second conductivity type;
A plurality of first trenches penetrating the second semiconductor region and reaching the first semiconductor region;
Have
At least one first trench is filled with a temperature detection element facing both the first semiconductor region and the second semiconductor region via an insulating film,
The temperature sensing element is disposed in the first trench and the second conductivity type is disposed in the first trench, and the second conductivity type is disposed in the second trench. A semiconductor region in the second trench,
A semiconductor device, wherein another first trench is filled with a gate electrode facing both the first semiconductor region and the second semiconductor region via an insulating film.
第３半導体領域の表面で第３半導体領域に電気的に接続している一方の主電極が形成されており、
第１半導体領域の裏面側に第１導電型又は第２導電型の第４半導体領域が形成されており、
第４半導体領域の裏面で第４半導体領域に電気的に接続している他方の主電極が形成されており、
温度検知素子を挟んで隣り合うゲート電極が充填されている第１トレンチ間の距離が、一対の主電極の間に形成されている半導体領域の厚みの５分の１以下であることを特徴とする請求項１から３のいずれかの半導体装置。 A third semiconductor region of the first conductivity type is formed at least on the surface of the second semiconductor region facing the gate electrode;
One main electrode electrically connected to the third semiconductor region is formed on the surface of the third semiconductor region,
A fourth semiconductor region of the first conductivity type or the second conductivity type is formed on the back surface side of the first semiconductor region;
The other main electrode electrically connected to the fourth semiconductor region is formed on the back surface of the fourth semiconductor region,
The distance between the first trenches filled with the adjacent gate electrodes with the temperature sensing element interposed therebetween is not more than one fifth of the thickness of the semiconductor region formed between the pair of main electrodes. The semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073468A JP5167663B2 (en) | 2007-03-20 | 2007-03-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073468A JP5167663B2 (en) | 2007-03-20 | 2007-03-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235600A JP2008235600A (en) | 2008-10-02 |
| JP5167663B2 true JP5167663B2 (en) | 2013-03-21 |
Family
ID=39908043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007073468A Expired - Fee Related JP5167663B2 (en) | 2007-03-20 | 2007-03-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5167663B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5407438B2 (en) * | 2009-03-06 | 2014-02-05 | トヨタ自動車株式会社 | Semiconductor device |
| JP5678418B2 (en) * | 2009-08-26 | 2015-03-04 | トヨタ自動車株式会社 | Semiconductor device |
| JP5482886B2 (en) | 2010-02-16 | 2014-05-07 | トヨタ自動車株式会社 | Semiconductor device |
| JP5842866B2 (en) | 2013-05-29 | 2016-01-13 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| DE102014105790B4 (en) * | 2014-04-24 | 2019-08-29 | Infineon Technologies Dresden Gmbh | Semiconductor device with electrostatic discharge protection structure |
| JP6526981B2 (en) * | 2015-02-13 | 2019-06-05 | ローム株式会社 | Semiconductor device and semiconductor module |
| JP6659418B2 (en) | 2016-03-18 | 2020-03-04 | トヨタ自動車株式会社 | Semiconductor device |
| JP7113666B2 (en) * | 2018-06-01 | 2022-08-05 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| DE112021008298T5 (en) | 2021-10-01 | 2024-07-25 | Mitsubishi Electric Corporation | Power semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294475A (en) * | 1997-04-17 | 1998-11-04 | Toshiba Corp | Semiconductor device and its manufacture |
| JP3591415B2 (en) * | 2000-03-16 | 2004-11-17 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
| JP2002270841A (en) * | 2001-03-13 | 2002-09-20 | Denso Corp | Semiconductor device and manufacturing method of the same |
| JP2005026279A (en) * | 2003-06-30 | 2005-01-27 | Toyota Industries Corp | Semiconductor device |
-
2007
- 2007-03-20 JP JP2007073468A patent/JP5167663B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008235600A (en) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5167663B2 (en) | Semiconductor device | |
| JP5340961B2 (en) | Semiconductor device | |
| JP5034461B2 (en) | Semiconductor device | |
| JP4921730B2 (en) | Semiconductor device | |
| JP4877337B2 (en) | Semiconductor device | |
| JP5981659B2 (en) | Semiconductor device | |
| JP6142813B2 (en) | Semiconductor device | |
| JP6666292B2 (en) | Semiconductor device | |
| JP2009188178A (en) | Semiconductor device | |
| US8907340B2 (en) | Semiconductor arrangement with an integrated hall sensor | |
| WO2015198715A1 (en) | Semiconductor device | |
| WO2020162013A1 (en) | Semiconductor device | |
| JP2019145613A (en) | Semiconductor device | |
| JP6659418B2 (en) | Semiconductor device | |
| JP7067041B2 (en) | Semiconductor device | |
| JP2012099695A (en) | Semiconductor device | |
| JP2019161079A (en) | Silicon carbide semiconductor device and silicon carbide semiconductor circuit device | |
| JP2018060943A (en) | Switching element | |
| JP2011108751A (en) | Semiconductor device | |
| US9735081B2 (en) | Semiconductor device | |
| JP2005026279A (en) | Semiconductor device | |
| JP5156238B2 (en) | Semiconductor device | |
| JP6774529B2 (en) | Semiconductor devices and semiconductor modules | |
| JP2019140348A (en) | Semiconductor device | |
| WO2023053439A1 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121210 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5167663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |