JP5164669B2 - Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same - Google Patents

Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same Download PDF

Info

Publication number
JP5164669B2
JP5164669B2 JP2008139036A JP2008139036A JP5164669B2 JP 5164669 B2 JP5164669 B2 JP 5164669B2 JP 2008139036 A JP2008139036 A JP 2008139036A JP 2008139036 A JP2008139036 A JP 2008139036A JP 5164669 B2 JP5164669 B2 JP 5164669B2
Authority
JP
Japan
Prior art keywords
terminal
inspection
mounting
electro
inspection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008139036A
Other languages
Japanese (ja)
Other versions
JP2009288371A (en
Inventor
裕 小橋
Original Assignee
株式会社ジャパンディスプレイウェスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイウェスト filed Critical 株式会社ジャパンディスプレイウェスト
Priority to JP2008139036A priority Critical patent/JP5164669B2/en
Publication of JP2009288371A publication Critical patent/JP2009288371A/en
Application granted granted Critical
Publication of JP5164669B2 publication Critical patent/JP5164669B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は例えば、電気光学パネル、電気光学装置およびこれを搭載した電子機器に関する。   The present invention relates to, for example, an electro-optical panel, an electro-optical device, and an electronic apparatus including the same.

ガラス基板上に形成したアクティブマトリクス基板上に駆動用ＩＣをＣＯＧ（Chip On Glass）などの技術で実装して構成される液晶表示装置や有機ＥＬ表示装置などでは、駆動用ＩＣを実装する前にアクティブマトリクス基板を検査し、不良品を排除することで不良ロスによるコスト発生を低減する。この検査は、検査端子にタングステン製プローブなどをコンタクトして、駆動用ＩＣの代わりに、検査端子から駆動信号をアクティブマトリクス基板に与えることで行う。このとき、プローブによるコンタクトを容易にするために駆動用ＩＣの実装端子と検査端子を別々に設けることが特許文献１、特許文献２などで提案されている。   In a liquid crystal display device or an organic EL display device configured by mounting a driving IC on an active matrix substrate formed on a glass substrate by a technique such as COG (Chip On Glass), before mounting the driving IC By inspecting the active matrix substrate and eliminating defective products, cost generation due to defective loss is reduced. This inspection is performed by bringing a tungsten probe or the like into contact with the inspection terminal and supplying a drive signal from the inspection terminal to the active matrix substrate instead of the driving IC. At this time, Patent Document 1, Patent Document 2, and the like have proposed that a mounting terminal and an inspection terminal of a driving IC are separately provided in order to facilitate contact with a probe.

実装端子及びその引き出し配線は電気抵抗の低減のため、アルミニウムを含んだ配線を用いるのが効果的であり、検査端子も同様である。しかし、アルミニウムは直接露出すると水分によって腐食しやすく、実装あるいはコンタクト時にオーミックな接続抵抗が得にくいため、実装端子や検査端子の最表面はＩＴＯ（Indium Tin Oxide）やチタニウム、モリブデン、タングステンなどの材料を用いる。しかし、プローブによって検査端子にコンタクトする際、プローブによって検査端子表面にはキズが出来ることがあり、アルミニウムが露出してしまうことがある。この時、キズから腐食が進行して実装端子及びその引き出し配線まで腐食してしまうことがある。   For the mounting terminal and its lead-out wiring, it is effective to use a wiring containing aluminum in order to reduce electric resistance, and the inspection terminal is the same. However, aluminum is easily corroded by moisture when exposed directly, and it is difficult to obtain ohmic connection resistance during mounting or contact. Therefore, the outermost surface of mounting terminals and inspection terminals is made of materials such as ITO (Indium Tin Oxide), titanium, molybdenum, and tungsten. Is used. However, when contacting the inspection terminal with the probe, the surface of the inspection terminal may be damaged by the probe, and aluminum may be exposed. At this time, corrosion progresses from scratches, and the mounting terminals and their lead wires may be corroded.

特開２０００−１３７２３９号公報JP 2000-137239 A 特開２００６−３７４１号公報JP 2006-3741 A

本技術は、基板（実施の形態においてアクティブマトリクス基板１０１が対応する）上に、データ線（実施の形態において走査線２０１−１〜２０１−４８０が対応する）と走査線（実施の形態においてデータ線２０２−１〜２０２−１９２０が対応する）、及び前記データ線と前記走査線との交差に対応して設けられた画素スイッチング素子（実施の形態において画素スイッチング素子４０１−ｎ−ｍが対応する）と、実装部材（実施の形態において駆動用ＩＣ９２１が対応する）と接続される実装端子（実施の形態において実装端子金属部５０２が対応する）と、前記実装端子と接続配線（実施の形態において接続配線５０６が対応する）を介して電気的に接続された検査端子（実施の形態において検査端子金属部５０８が対応する）と、を備える電気光学パネルであって、前記接続配線を構成する配線材料はアルミニウムを含有せず、前記実装端子及び前記検査端子を構成する配線材料はアルミニウムを含有することを特徴とする電気光学パネルである。 In the present technology , a data line (corresponding to scanning lines 201-1 to 201-480 in the embodiment) and a scanning line (data in the embodiment) are formed on a substrate (corresponding to the active matrix substrate 101 in the embodiment). Lines 202-1 to 202-1920), and pixel switching elements provided corresponding to the intersections of the data lines and the scanning lines (in the embodiment, the pixel switching elements 401 -n-m correspond). ), A mounting terminal (corresponding to the mounting terminal metal part 502 in the embodiment) connected to the mounting member (corresponding to the driving IC 921 in the embodiment), and the mounting terminal and connection wiring (in the embodiment) A test terminal electrically connected via the connection wiring 506) (in the embodiment, the test terminal metal portion 508 corresponds) An electro-optical panel comprising: the wiring material constituting the connection wiring does not contain aluminum, and the wiring material constituting the mounting terminal and the inspection terminal contains aluminum. is there.

このように構成することで検査端子がプローブによってキズをつけられて端子を構成するアルミニウム層が腐食しても、アルミニウムを含まない接続配線には、腐食が進まないため、接続配線を介して接続される検査スイッチング素子にも影響を与えず、検査スイッチング素子の不良によって短絡等が発生しない。また実装時には実装端子からの電位の印加により、検査端子と実装端子を電気的に切り離すことができる。 With this configuration, even if the inspection terminal is scratched by the probe and the aluminum layer constituting the terminal is corroded, the connection wiring that does not contain aluminum does not proceed with corrosion, so it is connected via the connection wiring. This does not affect the inspection switching element, and a short circuit or the like does not occur due to a defect in the inspection switching element. In mounting, the inspection terminal and the mounting terminal can be electrically separated by applying a potential from the mounting terminal.

また本技術は、前記実装端子と前記検査端子の間にはスイッチング素子を挟んでなり、前記接続配線は前記スイッチング素子と前記検査端子の間に形成されてなることを提案する。 Further, the present technology proposes that a switching element is sandwiched between the mounting terminal and the inspection terminal, and the connection wiring is formed between the switching element and the inspection terminal.

このように構成することで検査端子がプローブによってキズをつけられて端子を構成するアルミニウム層が腐食しても、アルミニウムを含まない接続配線には、腐食が進まないため、接続配線を介して接続されるスイッチング素子にも影響を与えず、スイッチング素子の不良によって短絡等が発生しない。   With this configuration, even if the inspection terminal is scratched by the probe and the aluminum layer constituting the terminal is corroded, the connection wiring that does not contain aluminum does not proceed with corrosion, so it is connected via the connection wiring. This does not affect the switching elements to be operated, and a short circuit or the like does not occur due to a defective switching element.

また本技術は、電気光学物質（実施の形態においてネマティック相液晶材料９２２が対応する）を介して対向する一対の基板（実施の形態においてアクティブマトリクス基板１０１および対向基板９１２が対応する）と、前記電気光学物質を駆動する一対の電極（実施の形態において画素電極４０２−ｎ−ｍと対向電極９３０が対応する）を備え、前記基板のすくなくとも一方に、実装部材（実施の形態において駆動用ＩＣ９２１が対応する）が接続される実装端子（実施の形態において実装端子金属部５０２が対応する）と、前記実装端子と接続配線（実施の形態において接続配線５０６が対応する）を介して電気的に接続される検査端子（実施の形態において検査端子金属部５０８が対応する）が形成される電気光学装置（実施の形態において液晶表示装置９１０が対応する）であって、前記接続配線を形成する導電材料はアルミニウムを含有せず、前記実装端子及び前記検査端子を形成する導電材料はアルミニウムを含有することを特徴とする電気光学装置を提案する。 The present technology also includes a pair of substrates (the active matrix substrate 101 and the counter substrate 912 correspond to each other in the embodiment) that face each other via an electro-optical material (the nematic liquid crystal material 922 corresponds in the embodiment), A pair of electrodes (in the embodiment, the pixel electrode 402-nm and the counter electrode 930 correspond to each other) for driving the electro-optic material are provided, and a mounting member (in the embodiment, the driving IC 921 is provided) on at least one of the substrates. Electrically connected via a mounting terminal (corresponding to the mounting terminal metal portion 502 in the embodiment) to which the corresponding terminal is connected, and the mounting terminal and the connection wiring (corresponding to the connection wiring 506 in the embodiment). Electro-optical device (in the embodiment, the inspection terminal metal portion 508 corresponds to the inspection terminal in the embodiment) And the conductive material forming the connection wiring does not contain aluminum, and the conductive material forming the mounting terminal and the inspection terminal contains aluminum. An electro-optical device is proposed.

このように構成することで検査端子がプローブによってキズをつけられて端子を構成するアルミニウム層が腐食しても、アルミニウムを含まない接続配線には、腐食が進まないため、接続配線を介して接続される実装端子にも影響を与えないため、実装端子と駆動用ＩＣとの接続が、接続不良となることがない。   With this configuration, even if the inspection terminal is scratched by the probe and the aluminum layer constituting the terminal is corroded, the connection wiring that does not contain aluminum does not proceed with corrosion, so it is connected via the connection wiring. Therefore, the connection between the mounting terminal and the driving IC does not cause a connection failure.

また本技術は、前記基板の一方は、他方の基板の外縁から外側へ張り出す張り出し部を有し、前記実装端子と検査端子は、前記張り出し部（実施の形態において張り出し部１１０が対応する）に配置されることを特徴とする電気光学装置を提案する。 The present technology, one of the substrate has a Zhang Ri out section projecting from the outer edge of the other substrate to the outside, the inspection terminal and the mounting terminal, correspondence overhang 110 in the form of the projecting portion (Working Proposed is an electro-optical device.

このように構成することで、実装部材の実装を容易にすると共に、実装部材が対向基板の上面側に突出したとしても、その突出量を軽減することができる。   With this configuration, the mounting member can be easily mounted, and even when the mounting member protrudes to the upper surface side of the counter substrate, the protruding amount can be reduced.

また本技術は、前記検査端子（実施の形態において破線枠Ｂが対応する）上に配置され、前記実装端子に電気的に接続されて、前記画素スイッチング素子を駆動するための駆動用ＩＣ（実施の形態において駆動用ＩＣ９２１が対応する）を備えてなることを特徴とする電気光学装置を提案する。 Further, the present technology is arranged on the inspection terminal (corresponding to the broken line frame B in the embodiment), and is electrically connected to the mounting terminal to drive the pixel switching element (implementation) In this embodiment, an electro-optical device is provided that includes a driving IC 921.

このように構成することで、検査端子が駆動用ＩＣと平面的に重なり、更に、実装端子を覆う異方性導電フィルム（ＡＣＦ）を検査端子上に延在させることで、腐食を生じにくくすることができ、その上、腐食が生じてもゴミなどの異物になって不具合となることがない。不具合の原因となることがない。   By configuring in this way, the inspection terminal overlaps with the driving IC in a plane, and further, an anisotropic conductive film (ACF) covering the mounting terminal is extended on the inspection terminal, so that corrosion is less likely to occur. In addition, even if corrosion occurs, it becomes a foreign matter such as dust and does not become a problem. It will not cause a malfunction.

また本技術は、上記の電気光学パネルを備えている電気光学装置（実施の形態において液晶表示装置９１０が対応する）とその電気光学装置を備えた電子機器（実施の形態において電子機器１０００が対応する）を提案する。これらの電気光学装置及び電子機器は信頼性が高く、製造コストを抑えて安価に製造することが可能になる。 The present technology also includes an electro-optical device including the above-described electro-optical panel (the liquid crystal display device 910 corresponds to the embodiment) and an electronic device including the electro-optical device (the electronic device 1000 corresponds to the embodiment). Propose). These electro-optical devices and electronic devices have high reliability, and can be manufactured at low cost while suppressing manufacturing costs.

以下、本技術を具体化した実施形態について図面に基づいて説明する。 Hereinafter, embodiments of the present technology will be described with reference to the drawings.

［第１の実施形態］
図１は本実施例に係る液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持してなる。アクティブマトリクス基板１０１上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。 [First Embodiment]
FIG. 1 is a perspective configuration diagram (partially sectional view) of a liquid crystal display device 910 according to the present embodiment. The liquid crystal display device 910 includes an active matrix substrate 101 and a counter substrate 912 that are bonded to each other with a sealant 923 at a predetermined interval, and a nematic liquid crystal material 922 is sandwiched therebetween. Although not shown, an alignment material made of polyimide or the like is applied onto the active matrix substrate 101 and rubbed to form an alignment film.

また、対向基板９１２は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスと、アクティブマトリクス基板１０１上の対向導通部３３０と短絡されるＩＴＯ膜でなる対向電極（ＣＯＭ）９３０が形成される。対向基板９１２のネマティック相液晶材料９２２（図示しない）と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜ラビング処理方向と直交する方向にラビング処理されている。   The counter substrate 912 includes a color filter corresponding to a pixel (not shown), a black matrix made of a low reflection / low transmittance resin for preventing light leakage and improving contrast, and a counter on the active matrix substrate 101. A counter electrode (COM) 930 made of an ITO film that is short-circuited with the conducting portion 330 is formed. An alignment material made of polyimide or the like is applied to the surface of the counter substrate 912 that contacts the nematic liquid crystal material 922 (not shown), and is rubbed in a direction orthogonal to the alignment film rubbing direction of the active matrix substrate 101.

さらに対向基板９１２の上面側には、上偏光板９２４を、アクティブマトリクス基板１０１の底面側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施例ではＬＥＤユニットであるが、冷陰極管（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクタ９２９を通じて電子機器１０００本体の外部電源回路７８４（図４参照）に接続され、電源を供給される。   Further, an upper polarizing plate 924 is disposed on the upper surface side of the counter substrate 912, and a lower polarizing plate 925 is disposed on the bottom surface side of the active matrix substrate 101. To do. Further, a backlight unit 926 and a light guide plate 927 are disposed below the lower polarizing plate 925, and light is emitted from the backlight unit 926 toward the light guide plate 927. The light guide plate 927 activates light from the backlight unit 926. It functions as a light source of the liquid crystal display device 910 by reflecting and refracting light so that it becomes a vertical and uniform surface light source toward the matrix substrate 101. The backlight unit 926 is an LED unit in this embodiment, but may be a cold cathode fluorescent lamp (CCFL). The backlight unit 926 is connected to the external power supply circuit 784 (see FIG. 4) of the main body of the electronic device 1000 through the connector 929, and is supplied with power.

図示しないが、さらに必要に応じて、液晶表示装置９１０の周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。また、導光板９２７と下偏光板９２５の間に輝度均一性向上のためのプリズムシートや輝度向上のための光学シートなどを配置しても良い。   Although not shown, if necessary, the periphery of the liquid crystal display device 910 may be covered with an outer shell, or a protective glass or acrylic plate may be attached on the upper polarizing plate 924, An optical compensation film may be attached to improve the angle. Further, a prism sheet for improving luminance uniformity or an optical sheet for improving luminance may be disposed between the light guide plate 927 and the lower polarizing plate 925.

また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１１０が設けられ、その張り出し部１１０にはＦＰＣ（可撓性基板）９２８及び駆動用ＩＣ９２１がＡＣＦ（Anisotropic Conductive Film）を介して実装され電気的に接続されている。またＦＰＣ（可撓性基板）９２８は電子機器１０００本体に接続され、外部電源回路７８４及び映像処理回路７８０（いずれも図１では図示していない）から必要なら信号と電源を駆動用ＩＣ９２１及びアクティブマトリクス基板１０１に供給する。   Further, the active matrix substrate 101 is provided with a protruding portion 110 that extends from the counter substrate 912, and an FPC (flexible substrate) 928 and a driving IC 921 are mounted on the protruding portion 110 via an ACF (Anisotropic Conductive Film). Are electrically connected. An FPC (flexible substrate) 928 is connected to the main body of the electronic device 1000, and signals and power are supplied from an external power supply circuit 784 and a video processing circuit 780 (both not shown in FIG. 1) to the driving IC 921 and active Supply to the matrix substrate 101.

図２はアクティブマトリクス基板１０１のブロック図である。アクティブマトリクス基板１０１上には４８０本の走査線２０１（２０１−１〜２０１−４８０）と１９２０本のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されており、４８０本の容量線２０３（２０３−１〜２０３−４８０）は走査線２０１−１〜２０１−４８０と並行に配置されている。容量線２０３−１〜２０３−４８０は相互に短絡されて共通電位配線３３５と接続され、さらに対向導通部３３０とも接続される。共通電位配線３３５は張り出し部１１０の点線枠Ａ部に引き出されて駆動用ＩＣ９２１から共通電位（ＣＯＭ）を与えられる。本実施例ではいわゆる共通電位反転駆動を用いるので、共通電位（ＣＯＭ）は一定期間で反転する反転信号となる。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続され、またデータ線２０２−１〜２０２−１９２０はデータ線駆動回路３０２に接続され、それぞれ適切に駆動される。   FIG. 2 is a block diagram of the active matrix substrate 101. On the active matrix substrate 101, 480 scanning lines 201 (201-1 to 201-480) and 1920 data lines 202 (202-1 to 202-1920) are formed orthogonally, and 480 lines are formed. The capacitor lines 203 (203-1 to 203-480) are arranged in parallel with the scanning lines 201-1 to 201-480. The capacitor lines 203-1 to 203-480 are short-circuited to each other and connected to the common potential wiring 335, and further connected to the opposing conductive portion 330. The common potential wiring 335 is drawn to the dotted line frame A portion of the overhang portion 110 and is given a common potential (COM) from the driving IC 921. In this embodiment, so-called common potential inversion driving is used, so that the common potential (COM) becomes an inversion signal that is inverted for a certain period. The scanning lines 201-1 to 201-480 are connected to the scanning line driving circuit 301, and the data lines 202-1 to 202-1920 are connected to the data line driving circuit 302 and are driven appropriately.

走査線駆動回路３０１、データ線駆動回路３０２はアクティブマトリクス基板１０１上にポリシリコン薄膜トランジスターを集積することで形成されており、後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。走査線駆動回路３０１、データ線駆動回路３０２はその駆動のために必要な信号の配線が張り出し部１１０の点線枠Ａ部に引き出される。張り出し部１１０の点線枠Ａ部の破線枠Ｂは駆動用ＩＣ９２１が実装される領域であり、破線枠Ｃは同様にＦＰＣ（可撓性基板）９２８が実装される領域を示している。点線枠Ａ部内の詳細な構成については後述する。   The scanning line driving circuit 301 and the data line driving circuit 302 are formed by integrating polysilicon thin film transistors on the active matrix substrate 101, and are manufactured in the same process as a pixel switching element 401 (401-nm) described later. This is a so-called drive circuit built-in type liquid crystal display device. In the scanning line driving circuit 301 and the data line driving circuit 302, signal wirings necessary for the driving are drawn out to the dotted line frame A portion of the projecting portion 110. A broken line frame B in the dotted line frame A portion of the overhanging portion 110 is an area where the driving IC 921 is mounted, and a broken line frame C similarly indicates an area where an FPC (flexible substrate) 928 is mounted. A detailed configuration in the dotted line frame A part will be described later.

図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２−ｎ−ｍに接続されている。画素電極４０２−ｎ−ｍ及び同一電位に短絡される電極は容量線２０３−ｎと補助容量コンデンサー４０３−ｎ−ｍを形成し、また液晶表示装置として組み立てられた際にはネマティック相液晶材料９２２をはさんで対向電極９３０とやはりコンデンサーを形成する。   FIG. 3 is a circuit diagram in the vicinity of the intersection of the mth data line 202-m and the nth scanning line 201-n in the display area 310. A pixel switching element 401-nm is formed of an n-channel field effect polysilicon thin film transistor at each intersection of the scanning line 201-n and the data line 202-m, and the gate electrode thereof is the scanning line 201-n. The source / drain electrodes are connected to the data line 202-m and the pixel electrode 402-nm, respectively. The pixel electrode 402-nm and the electrode short-circuited to the same potential form a capacitance line 203-n and an auxiliary capacitance capacitor 403-nm, and a nematic phase liquid crystal material 922 when assembled as a liquid crystal display device. After that, a capacitor is formed with the counter electrode 930 as well.

図４は本実施例での電子機器１０００の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、映像処理回路７８０がＦＰＣ（可撓性基板）９２８およびコネクタ９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。ここで電子機器１０００とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレヤーなどである。   FIG. 4 is a block diagram showing a specific configuration of the electronic apparatus 1000 in this embodiment. The liquid crystal display device 910 is the liquid crystal display device described in FIG. 1, and the external power supply circuit 784 and the video processing circuit 780 send necessary signals and power to the liquid crystal display device 910 through an FPC (flexible substrate) 928 and a connector 929. Supply. The central processing circuit 781 acquires input data from the input / output device 783 via the external I / F circuit 782. Here, the input / output device 783 is, for example, a keyboard, a mouse, a trackball, an LED, a speaker, an antenna, or the like. The central processing circuit 781 performs various arithmetic processing based on data from the outside, and transfers the result to the video processing circuit 780 or the external I / F circuit 782 as a command. The video processing circuit 780 updates the video information based on the command from the central processing circuit 781 and changes the signal to the liquid crystal display device 910, whereby the display video of the liquid crystal display device 910 changes. Here, the electronic device 1000 specifically includes a monitor, a TV, a notebook computer, a PDA, a digital camera, a video camera, a mobile phone, a mobile photo viewer, a mobile video player, a mobile DVD player, a mobile audio player, and the like.

図５は図２の張り出し部１１０の点線枠Ａ部の拡大図であり、図６は図５の点線部Ｄの拡大図である。図７は図８の線Ｅ−Ｅ’に沿った断面図である。図５、図６、図７は図面の見易さを優先して縮尺は一定でない。いずれも同一の網掛けは同一工程で製造された同一膜種・膜厚の配線層で形成されていることを示しており、それぞれの配線層については図中の凡例で示す。凡例に示す第１の配線層は厚さ３００ｎｍのモリブデン（Ｍｏ）よりなる配線であり、第２の配線層は厚さ５００ｎｍのアルミニウム・ネオジウム合金（ＡｌＮｄ）配線を下層に、厚さ１００ｎｍのモリブデン（Ｍｏ）配線を上層に積層させた配線であり、透明電極層は厚さ１００ｎｍのインディウム・錫酸化物合金（ＩＴＯ）よりなる電極である。第１の配線層と第２の配線層は間に５００ｎｍの酸化シリコンよりなる層間絶縁膜が形成されて互いに絶縁され、所定の位置にコンタクトホールが形成されて第１の配線層と第２の配線層が接続される。第２の配線層と透明電極層は間に２００ｎｍの窒化シリコンと約１μｍの有機平坦化膜よりなる層間絶縁膜が形成されて互いに絶縁され、所定の位置に第２のコンタクトホールが形成されて第２の配線層と透明電極層が接続される。ここで第１の配線層は前記の走査線２０１−１〜２０１−４８０と容量線２０３−１〜２０３−４８０を構成している配線と同一の工程で製造され同一の構成・膜厚を有した配線層であり、第２の配線層は前記のデータ線２０２−１〜２０２−１９２０を構成している配線と同一の工程で製造された同一の構成・膜厚を有した配線層であり、透明電極層は前記の画素電極４０２−ｎ−ｍを構成している層と同一の工程で製造された同一の構成・膜厚を有した電極層である。このように、表示領域内を構成する膜と同一の工程で端子部を構成しているので、製造コストを安く抑えることができる。   5 is an enlarged view of a dotted line frame A portion of the projecting portion 110 of FIG. 2, and FIG. 6 is an enlarged view of a dotted line portion D of FIG. FIG. 7 is a cross-sectional view taken along line E-E ′ of FIG. 5, 6, and 7 are not scaled with priority given to ease of viewing. In each case, the same hatching indicates that the wiring layers of the same film type and film thickness manufactured in the same process are formed, and each wiring layer is indicated by a legend in the drawing. The first wiring layer shown in the legend is a wiring made of 300 nm thick molybdenum (Mo), and the second wiring layer is a 500 nm thick aluminum-neodymium alloy (AlNd) wiring in the lower layer, and a 100 nm thick molybdenum. (Mo) A wiring in which wiring is laminated on the upper layer, and the transparent electrode layer is an electrode made of indium tin oxide alloy (ITO) having a thickness of 100 nm. An interlayer insulating film made of silicon oxide having a thickness of 500 nm is formed between the first wiring layer and the second wiring layer to be insulated from each other, and a contact hole is formed at a predetermined position so that the first wiring layer and the second wiring layer The wiring layer is connected. Between the second wiring layer and the transparent electrode layer, an interlayer insulating film made of 200 nm silicon nitride and an organic planarizing film of about 1 μm is formed and insulated from each other, and a second contact hole is formed at a predetermined position. The second wiring layer and the transparent electrode layer are connected. Here, the first wiring layer is manufactured in the same process as the wiring forming the scanning lines 201-1 to 201-480 and the capacitance lines 203-1 to 203-480, and has the same configuration and film thickness. The second wiring layer is a wiring layer having the same configuration and film thickness manufactured in the same process as the wiring constituting the data lines 202-1 to 202-1920. The transparent electrode layer is an electrode layer having the same configuration and film thickness manufactured in the same process as the layer forming the pixel electrode 402-nm. Thus, since the terminal part is comprised in the same process as the film | membrane which comprises the inside of a display area, manufacturing cost can be held down cheaply.

走査線駆動回路３０１、データ線駆動回路３０２から引き出された引き出し配線５０１は第２の配線層からなっており、同じく第２の配線層からなる実装端子金属部５０２に接続されている。実装端子金属部５０２は第１の開口部５０３を介して実装端子透明電極部５０４に接続される。図示しないが、実装端子透明電極部５０４には駆動用ＩＣ９２１の端子部に形成された金バンプがＡＣＦ（Anisotropic Conductive Film）を介して接続される。実装端子金属部５０２は第１のコンタクトホール５０５を介して第１の配線層により構成される接続配線５０６に接続される。接続配線５０６は第２のコンタクトホール５０７を介して第２の配線層により構成される検査端子金属部５０８に接続される。検査端子金属部５０８は第２の開口部５０９を介して検査端子透明電極部５１０に接続される。   The lead-out wiring 501 led out from the scanning line driving circuit 301 and the data line driving circuit 302 is composed of the second wiring layer, and is connected to the mounting terminal metal portion 502 which is also composed of the second wiring layer. The mounting terminal metal part 502 is connected to the mounting terminal transparent electrode part 504 through the first opening 503. Although not shown, gold bumps formed on the terminal portion of the driving IC 921 are connected to the mounting terminal transparent electrode portion 504 via an ACF (Anisotropic Conductive Film). The mounting terminal metal part 502 is connected to the connection wiring 506 formed of the first wiring layer through the first contact hole 505. The connection wiring 506 is connected to the inspection terminal metal part 508 constituted by the second wiring layer through the second contact hole 507. The inspection terminal metal part 508 is connected to the inspection terminal transparent electrode part 510 through the second opening 509.

前記のように、第２の配線層はアルミニウム・ネオジウム合金（ＡｌＮｄ）配線とモリブデン（Ｍｏ）配線を積層させてなるので、引き出し配線５０１はモリブデン（Ｍｏ）よりなる引き出し配線上層部５０１ａとアルミニウム・ネオジウム合金（ＡｌＮｄ）よりなる引き出し配線下層部５０１ｂよりなり、実装端子金属部５０２はモリブデン（Ｍｏ）よりなる実装端子金属上層部５０２ａとアルミニウム・ネオジウム合金（ＡｌＮｄ）よりなる実装端子金属下層部５０２ｂよりなり、検査端子金属部５０８はモリブデン（Ｍｏ）よりなる検査端子金属上層部５０８ａとアルミニウム・ネオジウム合金（ＡｌＮｄ）よりなる検査端子金属下層部５０８ｂよりなる。   As described above, since the second wiring layer is formed by laminating aluminum / neodymium alloy (AlNd) wiring and molybdenum (Mo) wiring, the extraction wiring 501 is composed of an extraction wiring upper layer portion 501a made of molybdenum (Mo) and aluminum / Mo. The lead wire lower layer portion 501b made of neodymium alloy (AlNd), and the mount terminal metal portion 502 is made of the mount terminal metal upper layer portion 502a made of molybdenum (Mo) and the mount terminal metal lower layer portion 502b made of aluminum / neodymium alloy (AlNd). Thus, the inspection terminal metal portion 508 includes an inspection terminal metal upper layer portion 508a made of molybdenum (Mo) and an inspection terminal metal lower layer portion 508b made of aluminum-neodymium alloy (AlNd).

なお、本実施例では第１の配線層にモリブデン（Ｍｏ）を用いたが、アルミニウムを含まない配線であればどのような配線でも良い。例えばクロム（Ｃｒ）、タングステン（Ｗ）、チタン（Ｔｉ）あるいはこれらの化合物、またそれらの積層配線などである。また本実施例では第２の配線層にアルミニウム・ネオジウム合金とモリブデン（Ｍｏ）配線の積層を用いたが、純アルミニウムやアルミニウムを含む合金、またはそれらを含む積層配線であっても差し支えない。   In this embodiment, molybdenum (Mo) is used for the first wiring layer, but any wiring may be used as long as it does not contain aluminum. For example, chromium (Cr), tungsten (W), titanium (Ti) or a compound thereof, or a laminated wiring thereof. In this embodiment, the second wiring layer is formed of a laminate of an aluminum / neodymium alloy and molybdenum (Mo) wiring. However, pure aluminum, an alloy containing aluminum, or a laminated wiring containing them may be used.

このように、本実施例では実装端子及び検査端子にアルミニウムを含む合金を用いているため、実装部の電気抵抗が低くなる。また、駆動用ＩＣ９２１の実装前にアクティブマトリクス基板１０１を検査する際は検査端子透明電極部５１０にタングステンプローブなどを接することでアクティブマトリクス基板１０１を駆動して検査することで実装前に不良のアクティブマトリクス基板１０１を確実に排除することで余分なコストをかけずに済む。また本実施例では実装端子透明電極部５０４より検査端子透明電極部５１０のサイズを大きくして、二列配置（千鳥配置）になるように配置しており、これによって検査時のプローブコンタクトを容易にしており、検査コストを抑えている。検査の際、検査端子透明電極部５１０及び検査端子金属上層部５０８ａにタングステンプローブが接することでキズがついて検査端子金属下層部５０８ｂが露出しても駆動用ＩＣ９２１の実装に支障が出ることは無く、また、検査端子金属下層部５０８ｂが空気中水分等によって腐食しても、接続配線５０６はアルミニウムを含まないので腐食はそれ以上進行することがなく、実装端子金属下層部５０２ｂに影響を及ぼす恐れが無いため、特に高温高湿条件での信頼性に悪影響を与えることが一切無い。また、検査端子金属下層部５０８ｂ自体が駆動用ＩＣ９２１と平面的に重なっていてＡＣＦ（Anisotropic Conductive Film）によって覆われるため、腐食自体も生じにくくなる上にゴミとなった腐食物が脱落して不具合の原因となることがない。   Thus, in this embodiment, since the alloy containing aluminum is used for the mounting terminal and the inspection terminal, the electrical resistance of the mounting portion is lowered. Further, when the active matrix substrate 101 is inspected before mounting the driving IC 921, the active matrix substrate 101 is driven and inspected by bringing a tungsten probe or the like into contact with the inspection terminal transparent electrode portion 510, so that defective active before mounting. By eliminating the matrix substrate 101 with certainty, no extra cost is required. In this embodiment, the inspection terminal transparent electrode portion 510 is made larger than the mounting terminal transparent electrode portion 504 in a two-row arrangement (staggered arrangement), thereby making it easy to make probe contacts during inspection. The inspection cost is reduced. At the time of inspection, even if the inspection probe transparent electrode portion 510 and the inspection terminal metal upper layer portion 508a are in contact with the tungsten probe and the inspection terminal metal lower layer portion 508b is exposed, the mounting of the driving IC 921 is not hindered. Even if the inspection terminal metal lower layer portion 508b is corroded by moisture in the air or the like, the connection wiring 506 does not contain aluminum, so that the corrosion does not proceed any further and may affect the mounting terminal metal lower layer portion 502b. Therefore, the reliability under high temperature and high humidity conditions is not adversely affected. Further, since the inspection terminal metal lower layer part 508b itself overlaps with the driving IC 921 in a plane and is covered with ACF (Anisotropic Conductive Film), corrosion itself is less likely to occur, and the corrosive matter that has become dust falls off. It will not cause

［第２の実施の形態］
図８は第１の実施の形態における図６に相当するものであって、第１の実施例で説明したアクティブマトリクス基板１０１の張り出し部１１０における点線枠Ａ部に相当する部位の拡大図である。いずれも図面の見易さを優先して縮尺は一定でない。第２の実施例においては液晶表示装置、アクティブマトリクス基板、電子機器１０００は点線枠Ａ部に相当する部位以外、第１の実施例と同一の構成であってかわるところがないので説明は省略する。図９は図８の線Ｆ−Ｆ’に沿った断面図である。いずれも同一の網掛けは同一の配線層で形成されていることを示しており、それぞれの配線層については凡例で示す。また、図面の見易さを優先して縮尺は一定でない。凡例に示す半導体層は厚さ５０ｎｍの多結晶シリコン薄膜であって、厚さ１００ｎｍの酸化シリコンよりなるゲート絶縁膜によって第１の配線層と絶縁され、コンタクトホールを介して第２の配線層と接続される。半導体層は画素スイッチング素子４０１−ｎ−ｍの能動層と同一工程で製造された同一の構成・膜厚の薄膜である。第１の配線層、第２の配線層、透明電極層及びそれらの層間絶縁膜は第１の実施の形態で説明した構成と差異がないので説明は省略する。 [Second Embodiment]
FIG. 8 corresponds to FIG. 6 in the first embodiment, and is an enlarged view of a portion corresponding to the dotted line frame A portion in the projecting portion 110 of the active matrix substrate 101 described in the first embodiment. . In any case, the scale is not constant in favor of the visibility of the drawings. In the second embodiment, the liquid crystal display device, the active matrix substrate, and the electronic device 1000 have the same configuration as that of the first embodiment except for the portion corresponding to the dotted line frame A portion, and the description is omitted. FIG. 9 is a sectional view taken along line FF ′ of FIG. In both cases, the same shade indicates that the same wiring layer is formed, and each wiring layer is indicated by a legend. In addition, the scale is not constant in view of the ease of viewing the drawing. The semiconductor layer shown in the legend is a polycrystalline silicon thin film having a thickness of 50 nm, and is insulated from the first wiring layer by a gate insulating film made of silicon oxide having a thickness of 100 nm, and is connected to the second wiring layer through a contact hole. Connected. The semiconductor layer is a thin film having the same configuration and thickness manufactured in the same process as the active layer of the pixel switching element 401-nm. Since the first wiring layer, the second wiring layer, the transparent electrode layer, and the interlayer insulating film thereof are not different from the configuration described in the first embodiment, the description thereof is omitted.

本実施例では、実装端子金属部５０２は第３のコンタクトホール５１１を介して半導体層５１２と接続される。半導体層５１２は第４のコンタクトホール５１４及び第１のコンタクトホール５０５を介して接続配線５０６に接続される。半導体層５１２の上層にはゲート絶縁膜を挟んでゲート電極５１３が配置される。ゲート電極５１３と平面的に重なる部位の半導体層５１２は真性半導体であって、他の部位はリンイオンがドーズされたｎ＋型半導体となっていて、ｎチャネル型電界効果型トランジスター５１５を構成している。これら以外の構成については図７及び図８で説明した第１の実施例と何ら変わらないので同じ記号を付与することで説明を省略する。   In this embodiment, the mounting terminal metal part 502 is connected to the semiconductor layer 512 through the third contact hole 511. The semiconductor layer 512 is connected to the connection wiring 506 through the fourth contact hole 514 and the first contact hole 505. A gate electrode 513 is disposed on the semiconductor layer 512 with a gate insulating film interposed therebetween. The semiconductor layer 512 in a portion overlapping with the gate electrode 513 in plan view is an intrinsic semiconductor, and the other portion is an n + type semiconductor doped with phosphorus ions, and constitutes an n-channel field effect transistor 515. . Since the configuration other than these is not different from that of the first embodiment described with reference to FIGS. 7 and 8, the description is omitted by giving the same symbols.

図示しないが、ゲート電極５１３は実装端子と検査端子に接続されており、検査中は検査端子からゲート電極５１３に＋電位を印加してｎチャネル型電界効果型トランジスター５１５をＯＮ状態にして検査端子金属部５０８と引き出し配線５０１の間を導通させることで検査を可能とし、駆動用ＩＣ９２１の実装後は実装端子からゲート電極５１３に−電位を印加してｎチャネル型電界効果型トランジスター５１５をＯＦＦ状態にすることで検査端子金属部５０８と引き出し配線５０１の間を電気的に切り離す。これによって、一つの検査端子から複数の引き出し配線に対して同一電位を印加することができるようになり、検査端子の数を減らしてピッチを広くとれることから検査時のプロービングが容易となる。図８では一つの検査端子に対して２つの実装端子がトランジスターを介して接続され、検査中は同一の電位が与えられるようになっている。もちろん、同様にして一つの検査端子に対して３もしくはそれ以上の実装端子を対応させても良いし、例えばクロック信号やスタートパルス信号のように個別に駆動すべき部位は１実装端子に対して１検査端子の対応としてもよいし、そのような部位ではｎチャネル型電界効果型トランジスター５１５を省略して第１の実施例と同じ構成としてもよい。本構成では検査時のプローブコンタクトによって検査端子金属下層部５０８ｂが露出し、腐食した場合にｎチャネル型電界効果型トランジスター５１５にまで腐食が及んで破壊され、例えばゲート電極５１３のリーク電流が半導体層５１２を介して引き出し配線５０１へ流れるような不具合を防止できる。   Although not shown, the gate electrode 513 is connected to the mounting terminal and the inspection terminal. During the inspection, a positive potential is applied from the inspection terminal to the gate electrode 513 to turn on the n-channel field effect transistor 515 and to inspect the inspection terminal. Inspection is possible by making the metal part 508 and the lead wiring 501 conductive, and after mounting the driving IC 921, a negative potential is applied from the mounting terminal to the gate electrode 513 to turn off the n-channel field effect transistor 515. By doing so, the inspection terminal metal part 508 and the lead wiring 501 are electrically disconnected. As a result, the same potential can be applied from a single inspection terminal to a plurality of lead wires, and the number of inspection terminals can be reduced to increase the pitch, thereby facilitating probing during inspection. In FIG. 8, two mounting terminals are connected to one inspection terminal via a transistor, and the same potential is applied during the inspection. Of course, three or more mounting terminals may be made to correspond to one inspection terminal in the same manner. For example, a part to be individually driven such as a clock signal or a start pulse signal is connected to one mounting terminal. One inspection terminal may be used, or the n-channel field effect transistor 515 may be omitted in such a part, and the configuration may be the same as that of the first embodiment. In this configuration, the inspection terminal metal lower layer portion 508b is exposed by the probe contact at the time of inspection, and when it corrodes, the n-channel field effect transistor 515 is corroded and destroyed. For example, the leakage current of the gate electrode 513 is reduced in the semiconductor layer It is possible to prevent a problem such as flowing to the lead-out wiring 501 through 512.

なお、本技術の実施例の形態では、アクティブマトリクス基板１０１上に、実装端子金属部５０２、検査端子金属部５０８を備える構成とし、また、アクティブマトリクス基板１０１が、該基板の外縁から外側へ張り出す張り出し部を有する構成とし、また、アクティブマトリクス基板１０１が、駆動用ＩＣ９２１を備える構成としたが、対向基板９１２が、または、両方の基板が、前記構成を備える形態としてもよい。 In the embodiment of the present technology , the mounting terminal metal portion 502 and the inspection terminal metal portion 508 are provided on the active matrix substrate 101, and the active matrix substrate 101 extends outward from the outer edge of the substrate. overhangs Ri out portion is configured to have, also, the active matrix substrate 101 has been configured to include a drive IC921, a counter substrate 912, or both the substrate may be in the form having the above structure.

本技術は実施例の形態に限定されるものではなく、ＴＮモードではなく垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わないし、有機ＥＬを用いたディスプレイ装置（ＯＬＥＤ）に用いても良い。またディスプレイ装置でなく、アクティブマトリクス基板を用いた画像センサーなどに用いても良い。また、アクティブ素子として多結晶ポリシリコン薄膜トランジスターでなく、アモルファスシリコン薄膜トランジスターを用い、データ線駆動回路や走査線駆動回路をガラス基板上でなく駆動用ＩＣ側に構成しても良い。 The present technology is not limited to the embodiments, but is used for liquid crystal display devices such as a vertical alignment mode (VA mode), an IPS mode using a lateral electric field, and an FFS mode using a fringe electric field instead of the TN mode. it may be, but it may also be used to display devices using organic EL (OLED). Also not display device, yet good use image sensors and the like using an active matrix substrate. Further, an amorphous silicon thin film transistor may be used as an active element instead of a polycrystalline polysilicon thin film transistor, and the data line driving circuit and the scanning line driving circuit may be configured on the driving IC side instead of on the glass substrate.

本技術の実施例に関する液晶表示装置９１０の斜視図。The perspective view of the liquid crystal display device 910 regarding the Example of this technique . 本技術の実施例に関するアクティブマトリクス基板１０１の構成図。The block diagram of the active matrix substrate 101 regarding the Example of this technique . 本技術の実施例に関するアクティブマトリクス基板１０１の画素回路図。The pixel circuit diagram of the active matrix substrate 101 regarding the Example of this technique . 本技術の電子機器１０００の実施例を示すブロック図。The block diagram which shows the Example of the electronic device 1000 of this technique . 本技術の実施例に関する図２の点線枠Ａ部の拡大図。The enlarged view of the dotted-line frame A part of FIG. 2 regarding the Example of this technique . 本技術の第１の実施例に関する図５の点線部Ｄの拡大図。The enlarged view of the dotted-line part D of FIG. 5 regarding 1st Example of this technique . 本技術の第１の実施例に関する図６の線Ｅ−Ｅ'の断面図。FIG. 7 is a cross-sectional view taken along line EE ′ of FIG. 6 for a first embodiment of the present technology . 本技術の第２の実施例に関する図５の点線部Ｄに相当する部位の拡大図。The enlarged view of the site | part corresponded to the dotted line part D of FIG. 5 regarding 2nd Example of this technique . 本技術の第２の実施例に関する図８の線Ｆ−Ｆ'の断面図。FIG. 9 is a cross-sectional view along line FF ′ of FIG. 8 relating to a second embodiment of the present technology .

符号の説明Explanation of symbols

１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、２０３…容量線、３０１…走査線駆動回路、３０２…データ線駆動回路、４０１…画素スイッチング素子、４０２…画素電極、５０１…引き出し配線、５０２…実装端子金属部、５０３…第１の開口部、５０４…実装端子透明電極部、５０５…第１のコンタクトホール、５０６…接続配線、５０７…第２のコンタクトホール、５０８…検査端子金属部、５０９…第２の開口部、５１０…検査端子透明電極部、５１１…第３のコンタクトホール、５１２…半導体層、５１３…ゲート電極、５１４…第４のコンタクトホール、５１５…ｎチャネル型電界効果型トランジスター、９１０…液晶表示装置。   DESCRIPTION OF SYMBOLS 101 ... Active matrix substrate 201 ... Scan line 202 ... Data line 203 ... Capacitor line 301 ... Scan line drive circuit 302 ... Data line drive circuit 401 ... Pixel switching element 402 ... Pixel electrode 501 ... Lead-out wiring , 502 ... Mounting terminal metal part, 503 ... First opening, 504 ... Mounting terminal transparent electrode part, 505 ... First contact hole, 506 ... Connection wiring, 507 ... Second contact hole, 508 ... Inspection terminal metal 509 ... second opening, 510 ... inspection terminal transparent electrode part, 511 ... third contact hole, 512 ... semiconductor layer, 513 ... gate electrode, 514 ... fourth contact hole, 515 ... n-channel type electric field Effect transistor, 910... Liquid crystal display device.

Claims (5)

基板上に、データ線と走査線と、前記データ線と前記走査線との交差に対応して設けられる画素スイッチング素子と、実装部材と接続される実装端子と、前記実装端子と接続配線を介して電気的に接続される検査端子が形成された電気光学パネルであって、
前記検査端子からの電位の印加によって前記実装端子と前記検査端子を電気的に接続し、前記実装端子からの電位の印加によって前記実装端子と前記検査端子を電気的に切り離す検査スイッチング素子を前記実装端子と前記検査端子の間に備え、
前記接続配線は、前記検査スイッチング素子と前記検査端子の間に備えられ、
前記接続配線を構成する配線材料は、アルミニウムを含有せず、前記実装端子及び前記検査端子を構成する配線材料は、アルミニウムを含有することを特徴とする電気光学パネル。 On the substrate, the data line and the scanning line, the pixel switching element provided corresponding to the intersection of the data line and the scanning line, the mounting terminal connected to the mounting member, and the mounting terminal and the connection wiring An electro-optical panel formed with an inspection terminal to be electrically connected,
Mounting the inspection switching element that electrically connects the mounting terminal and the inspection terminal by applying a potential from the inspection terminal, and electrically disconnects the mounting terminal and the inspection terminal by applying a potential from the mounting terminal; Provided between the terminal and the inspection terminal,
The connection wiring is provided between the inspection switching element and the inspection terminal,
Wire material constituting the connection wiring does not contain aluminum, wiring material constituting the mounting terminal and the test terminal, the electro-optical panel, characterized in that it contains aluminum. 電気光学物質を介して対向する一対の基板と、前記電気光学物質を駆動する一対の電極を備え、A pair of substrates opposed via an electro-optic material, and a pair of electrodes for driving the electro-optic material,
前記基板のすくなくとも一方に、実装部材が接続される実装端子と、前記実装端子と接続配線を介して電気的に接続される検査端子が形成される電気光学装置であって、At least one of the substrates is an electro-optical device in which a mounting terminal to which a mounting member is connected and an inspection terminal to be electrically connected to the mounting terminal through a connection wiring are formed,
前記検査端子からの電位の印加によって前記実装端子と前記検査端子を電気的に接続し、前記実装端子からの電位の印加によって前記実装端子と前記検査端子を電気的に切り離す検査スイッチング素子を前記実装端子と前記検査端子の間に備え、Mounting the inspection switching element that electrically connects the mounting terminal and the inspection terminal by applying a potential from the inspection terminal, and electrically disconnects the mounting terminal and the inspection terminal by applying a potential from the mounting terminal; Provided between the terminal and the inspection terminal,
前記接続配線は、前記検査スイッチング素子と前記検査端子の間に備えられ、The connection wiring is provided between the inspection switching element and the inspection terminal,
前記接続配線を形成する導電材料は、アルミニウムを含有せず、前記実装端子及び前記検査端子を形成する導電材料は、アルミニウムを含有することを特徴とする電気光学装置。The electro-optical device is characterized in that the conductive material forming the connection wiring does not contain aluminum, and the conductive material forming the mounting terminal and the inspection terminal contains aluminum. 前記基板の一方は、他方の基板の外縁から外側へ張り出す張り出し部を有し、One of the substrates has a protruding portion that protrudes outward from the outer edge of the other substrate,
前記実装端子と前記検査端子は、前記張り出し部に配置されることを特徴とする請求項２に記載の電気光学装置。The electro-optical device according to claim 2, wherein the mounting terminal and the inspection terminal are arranged in the projecting portion. 前記検査端子上に配置され、前記実装端子に電気的に接続される駆動用ＩＣを備えてなることを特徴とする請求項２または請求項３に記載の電気光学装置。4. The electro-optical device according to claim 2, further comprising a driving IC disposed on the inspection terminal and electrically connected to the mounting terminal. 5. 請求項２乃至請求項４のいずれか一項に記載の電気光学装置を備えていることを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 2.
JP2008139036A 2008-05-28 2008-05-28 Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same Active JP5164669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139036A JP5164669B2 (en) 2008-05-28 2008-05-28 Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139036A JP5164669B2 (en) 2008-05-28 2008-05-28 Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same

Publications (2)

Publication Number Publication Date
JP2009288371A JP2009288371A (en) 2009-12-10
JP5164669B2 true JP5164669B2 (en) 2013-03-21

Family

ID=41457667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139036A Active JP5164669B2 (en) 2008-05-28 2008-05-28 Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same

Country Status (1)

Country Link
JP (1) JP5164669B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088576A (en) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 Semiconductor device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141696B2 (en) * 2002-01-31 2008-08-27 東芝松下ディスプレイテクノロジー株式会社 Image display panel, manufacturing method thereof, and image display device
JP2006078764A (en) * 2004-09-09 2006-03-23 Toshiba Matsushita Display Technology Co Ltd Display device
JP5127124B2 (en) * 2005-07-29 2013-01-23 株式会社ジャパンディスプレイセントラル Display device
JP2007108470A (en) * 2005-10-14 2007-04-26 Nec Lcd Technologies Ltd Active matrix substrate and liquid crystal display device
JP4890100B2 (en) * 2006-05-25 2012-03-07 ゲットナー・ファンデーション・エルエルシー Image display device

Also Published As

Publication number Publication date
JP2009288371A (en) 2009-12-10

Similar Documents

Publication Publication Date Title
US20110102719A1 (en) Horizontal-electric-field liquid crystal display apparatus
US10964284B2 (en) Electronic component board and display panel
US20090180069A1 (en) Liquid crystal device and electronic apparatus
US20090294771A1 (en) Thin film transistor array panel having a means for array test
US20070296674A1 (en) Display device
US11137635B2 (en) Display device including an adhesive layer and a non-adhesive layer
JP2013080184A (en) Liquid crystal display device
KR20080048627A (en) Array substrate and display panel having the same
US20240061293A1 (en) Display device
CN103207486A (en) Liquid Crystal Device And Electronic Apparatus
US20120326148A1 (en) Thin film transistor array panel and manufacturing method thereof
US7705353B2 (en) Bonding pad, active device array substrate and liquid crystal display panel
US20070013855A1 (en) Liquid crystal display device
JP2009098407A (en) Display device
JP7109982B2 (en) Display device
JP4298726B2 (en) Display device
US7532266B2 (en) Active matrix substrate
US20070091249A1 (en) Flat panel display device
JP5164669B2 (en) Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same
US11693460B2 (en) Wiring substrate and display panel
KR101682363B1 (en) Flat panel display device and manufacturing method the same
JP7094810B2 (en) Display device
KR101695025B1 (en) Liquid crystal display and method of repairing the same
JP2000155532A (en) Display device and liquid crystal display device
US11934075B2 (en) Display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5164669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250