JP5160344B2 - Predistorter - Google Patents

Predistorter Download PDF

Info

Publication number
JP5160344B2
JP5160344B2 JP2008215688A JP2008215688A JP5160344B2 JP 5160344 B2 JP5160344 B2 JP 5160344B2 JP 2008215688 A JP2008215688 A JP 2008215688A JP 2008215688 A JP2008215688 A JP 2008215688A JP 5160344 B2 JP5160344 B2 JP 5160344B2
Authority
JP
Japan
Prior art keywords
distortion compensation
polynomial
coefficient
signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008215688A
Other languages
Japanese (ja)
Other versions
JP2010050908A (en
Inventor
孝基 柴田
拓也 舩山
孝義 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008215688A priority Critical patent/JP5160344B2/en
Publication of JP2010050908A publication Critical patent/JP2010050908A/en
Application granted granted Critical
Publication of JP5160344B2 publication Critical patent/JP5160344B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、信号増幅器などの被補償回路からの出力信号の歪を補償するため、予め入力信号に歪補償値を加えるプリディストータに関するものである。   The present invention relates to a predistorter for adding a distortion compensation value to an input signal in advance in order to compensate for distortion of an output signal from a compensated circuit such as a signal amplifier.

従来、増幅器のメモリ効果対策歪補償技術の技術としては、ボルテラ(Volterra)級数を基本とした方法(例えば、特許文献1及び特許文献2を参照。)、メモリ多項式を基本とした方法(例えば、特許文献3を参照。)、およびドハティ増幅器向けの方法(例えば、特許文献4を参照。)がある。
特開2004−320598号公報 特開2007−282066号公報 特開2004−320329号公報 特開2007−243549号公報 特開2006−093947号公報 野島俊雄、山尾泰 編著、「モバイル通信の無線回路技術」、p.61、電子情報通信学会、2007年出版
Conventionally, as a memory effect countermeasure distortion compensation technique of an amplifier, a method based on a Volterra series (see, for example, Patent Document 1 and Patent Document 2), a method based on a memory polynomial (for example, There is a method for Doherty amplifier (for example, see Patent Document 4).
JP 2004-320598 A JP 2007-282066 A JP 2004-320329 A JP 2007-243549 A JP 2006-093947 A Toshio Nojima and Yasuo Yamao, “Radio Circuit Technology for Mobile Communications”, p. 61, IEICE, 2007

特許文献1及び特許文献2では、ボルテラ級数展開された多項式の係数を推定し、その係数を用いてボルテラ級数展開により生成した逆歪特性(歪補償特性)をプリディストータに用いている。ボルテラ級数展開を基本としたメモリ効果対策歪補償技術では、多項式の次数が十分に大きく、かつ適切な項を選択した場合に十分な歪補償をすることができる。しかし、ボルテラ級数を基本とした方法では、次数が小さくとも項数が多くなるので、係数を推定する計算時間が長くなってしまうという課題があった。また、ボルテラ級数を基本とした方法では、適切に項を選択し、必要の無い余計な項を削除しないと十分な歪補償ができないという課題もあった。更には、ボルテラ級数を基本とした方法は、多項式の中から適切な項を選べれば理想的な歪補償ができるが、適切な項を選択するべきか判断することにも課題があった。   In Patent Document 1 and Patent Document 2, a coefficient of a polynomial subjected to Volterra series expansion is estimated, and an inverse distortion characteristic (distortion compensation characteristic) generated by Volterra series expansion using the coefficient is used for a predistorter. In the memory effect countermeasure distortion compensation technique based on Volterra series expansion, the degree of the polynomial is sufficiently large, and sufficient distortion compensation can be performed when an appropriate term is selected. However, in the method based on the Volterra series, the number of terms increases even if the order is small, so that the calculation time for estimating the coefficient becomes long. Further, the method based on the Volterra series has a problem that sufficient distortion compensation cannot be performed unless an appropriate term is selected and unnecessary unnecessary terms are deleted. Furthermore, although the method based on the Volterra series can perform ideal distortion compensation if an appropriate term can be selected from a polynomial, there is also a problem in determining whether an appropriate term should be selected.

すなわち、ボルテラ級数を基本とした歪補償方法で用いているボルテラ級数展開は、増幅器の歪特性(または歪特性の逆特性である歪補償特性)をモデル化しているのではなく、単純に増幅器への複数のサンプリング時刻の異なる入力信号に対する全ての組み合わせを表現した式にすぎない。このようなボルテラ級数を基本とした歪補償方法は、項数が膨大なので、係数の推定に必要な計算量も膨大となり、結果として係数の推定値の更新にも長い時間が必要となり、歪特性の変動に追従できないという課題があった。従って、ボルテラ級数の係数を全て求めるのは現実的ではなく、現実的な計算量、および計算時間で係数を算出する目的で、ボルテラ級数の代わりに増幅器をモデル化したメモリ多項式などが提案されている。   In other words, the Volterra series expansion used in the distortion compensation method based on the Volterra series does not model the distortion characteristics of the amplifier (or distortion compensation characteristics that are the inverse characteristics of the distortion characteristics), but simply to the amplifier. It is only an expression expressing all combinations of input signals with different sampling times. Such a distortion compensation method based on the Volterra series has a large number of terms, so the amount of calculation required for coefficient estimation is enormous, and as a result, it takes a long time to update the coefficient estimation value. There was a problem of not being able to follow the fluctuations of Therefore, it is not realistic to obtain all the coefficients of the Volterra series. For the purpose of calculating the coefficients with realistic calculation amount and calculation time, a memory polynomial that models an amplifier instead of the Volterra series has been proposed. Yes.

一方、特許文献3では、メモリ多項式と呼ばれる多項式の係数を推定し、その係数を用いてメモリ多項式により生成した歪補償値をプリディストータに用いている。ここで、メモリ多項式とは、メモリ効果対策を考慮していない従来の増幅器の歪補償値をモデル化した歪補償多項式に、過去の入力信号で定義される歪補償多項式を加えた多項式である。このメモリ多項式は、多項式の次数を同一としたとき前述のボルテラ級数よりも少ない項数となり、計算量を大幅に減らすことができる。しかし、メモリ多項式を基本とした方法はボルテラ級数を基本としたメモリ効果対策歪補償技術に比べて歪補償量が十分でなく、補償精度に課題があった。   On the other hand, in Patent Document 3, a coefficient of a polynomial called a memory polynomial is estimated, and a distortion compensation value generated by the memory polynomial using the coefficient is used for a predistorter. Here, the memory polynomial is a polynomial obtained by adding a distortion compensation polynomial defined by a past input signal to a distortion compensation polynomial obtained by modeling a distortion compensation value of a conventional amplifier that does not take a memory effect countermeasure into consideration. This memory polynomial has a smaller number of terms than the aforementioned Volterra series when the order of the polynomial is the same, and the amount of calculation can be greatly reduced. However, the method based on the memory polynomial is not sufficient in the amount of distortion compensation compared with the memory effect countermeasure distortion compensation technique based on the Volterra series, and there is a problem in compensation accuracy.

また、ドハティ増幅器向けの方法では、ドハティ増幅器に特化したモデルを用いたメモリ効果対策歪補償技術であるが、従来の歪補償に用いているルックアップテーブルに加えて合成比率のルックアップテーブルが必要であり、入出力信号からドハティ増幅器を構成している要素アンプそれぞれの特性と合成比率の特性をそれぞれ順番に推定する必要があるので、収束が遅いという課題があった。   The method for the Doherty amplifier is a memory effect countermeasure distortion compensation technique using a model specialized for the Doherty amplifier. In addition to the lookup table used in the conventional distortion compensation, a synthesis ratio lookup table is provided. This is necessary, and since it is necessary to sequentially estimate the characteristics of the element amplifiers constituting the Doherty amplifier and the characteristics of the synthesis ratio from the input / output signals, there is a problem that convergence is slow.

そこで、本発明は、上記課題を解決するためになされたもので、少ない計算量で歪補償値を算出でき、歪補償精度の高いプリディストータを提供することを目的とする。   Therefore, the present invention has been made to solve the above problems, and an object of the present invention is to provide a predistorter that can calculate a distortion compensation value with a small amount of calculation and has high distortion compensation accuracy.

前記目的を達成するために、本発明に係るプリディストータは、被補償回路を適切にモデル化し、これから算出された歪補償多項式に基づいて歪補償することとした。   In order to achieve the above object, the predistorter according to the present invention appropriately models a compensated circuit and compensates for distortion based on a distortion compensation polynomial calculated therefrom.

具体的には、本発明に係るプリディストータは、数式1又は数式2で表せる歪補償多項式を記憶しており、入力信号を前記歪補償多項式で歪補償した予歪補償信号を生成し、被補償回路へ出力する歪補償部を備える。   Specifically, the predistorter according to the present invention stores a distortion compensation polynomial expressed by Equation 1 or Equation 2, generates a predistortion compensation signal in which an input signal is distortion-compensated by the distortion compensation polynomial, A distortion compensation unit for outputting to the compensation circuit is provided.

本発明に係るプリディストータは、被補償回路を適切にモデル化し、そのモデルの歪特性から歪補償多項式を推定するため、ボルテラ級数を使用する方法より少ない計算量で歪補償値を算出でき、ボルテラ級数を使用する方法と同等の精度で歪補償ができる。   Since the predistorter according to the present invention appropriately models the compensated circuit and estimates the distortion compensation polynomial from the distortion characteristics of the model, the distortion compensation value can be calculated with a smaller amount of calculation than the method using the Volterra series, Distortion compensation can be performed with the same accuracy as the method using the Volterra series.

従って、本発明に係るプリディストータは、少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。   Therefore, the predistorter according to the present invention can calculate the distortion compensation value with a small amount of calculation, and can increase the accuracy of the distortion compensation.

本発明に係るプリディストータは、前記入力信号及び前記被補償回路の出力信号が入力され、前記歪補償部が記憶する前記歪補償多項式の係数を算出し、前記歪補償多項式へ適用する多項式係数算出部をさらに備える。   The predistorter according to the present invention receives the input signal and the output signal of the compensated circuit, calculates a coefficient of the distortion compensation polynomial stored in the distortion compensation unit, and applies the polynomial coefficient to the distortion compensation polynomial A calculation unit is further provided.

従って、本発明に係るプリディストータは、多項式係数算出部が入力信号と出力信号とから歪補償多項式の係数を計算し、歪補償部の歪補償多項式に適用する。従って、少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。   Therefore, in the predistorter according to the present invention, the polynomial coefficient calculation unit calculates the coefficient of the distortion compensation polynomial from the input signal and the output signal, and applies it to the distortion compensation polynomial of the distortion compensation unit. Therefore, the distortion compensation value can be calculated with a small amount of calculation, and the accuracy of distortion compensation can be increased.

本発明に係るプリディストータの前記多項式係数算出部は、前記入力信号及び前記出力信号から最小二乗法で前記歪補償多項式の係数を算出してもよい。   The polynomial coefficient calculation unit of the predistorter according to the present invention may calculate a coefficient of the distortion compensation polynomial from the input signal and the output signal by a least square method.

歪補償多項式の係数を1回で正確に求めるには、想定している入力信号の振幅(又は電力)の全てを網羅するような予歪補償信号を、入力信号と、入力信号に対応する出力信号との組を用いて歪補償多項式の係数を最小二乗法を用いて算出する必要があり、計算量が膨大なものとなる。すなわち、歪補償多項式の係数を正確に算出するには、サンプリングした入力信号と出力信号を非常に多く用いる必要がある。また、温度、および湿度、並びに経年変化により増幅装置の歪補償多項式の係数も変化する。   In order to accurately obtain the coefficients of the distortion compensation polynomial at one time, a predistortion compensation signal that covers all of the assumed amplitude (or power) of the input signal, an input signal, and an output corresponding to the input signal It is necessary to calculate the coefficient of the distortion compensation polynomial using the pair with the signal using the least square method, and the calculation amount becomes enormous. That is, in order to accurately calculate the coefficient of the distortion compensation polynomial, it is necessary to use a very large number of sampled input signals and output signals. Further, the coefficient of the distortion compensation polynomial of the amplifying device also changes with temperature, humidity, and aging.

このため、本発明に係るプリディストータの前記多項式係数算出部は、前記歪補償多項式に入力信号を代入して得た値と前記入力信号とを乗算して入力レプリカ信号を生成し、前記歪補償多項式に出力信号を代入して得た値と前記出力信号とを乗算して出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差が最小となるように前記歪補償多項式の係数を更新することが好ましい。   Therefore, the polynomial coefficient calculation unit of the predistorter according to the present invention multiplies the input signal by a value obtained by substituting the input signal into the distortion compensation polynomial to generate an input replica signal, and the distortion A value obtained by substituting the output signal into the compensation polynomial and the output signal are multiplied to generate an output replica signal, and the distortion compensation polynomial is set such that an error between the input replica signal and the output replica signal is minimized. It is preferable to update the coefficient.

従って、本発明に係るプリディストータは、被補償回路の歪補償をしながら歪補償多項式の係数を時刻の経過とともに更新することができる。   Therefore, the predistorter according to the present invention can update the coefficient of the distortion compensation polynomial with the passage of time while compensating for the distortion of the compensated circuit.

本発明は、少ない計算量で歪補償値を算出でき、歪補償精度の高いプリディストータを提供することができる。   The present invention can calculate a distortion compensation value with a small amount of calculation, and can provide a predistorter with high distortion compensation accuracy.

添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。   Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiment described below is an example of the configuration of the present invention, and the present invention is not limited to the following embodiment. In the present specification and drawings, the same reference numerals denote the same components.

図2は、本実施例のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、歪補償値で入力信号Xを歪補償して被補償回路401へ出力する歪補償部11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式の係数を算出する多項式係数算出部13と、を備える。例えば、被補償回路401は増幅器である。以下の説明は、被補償回路401が増幅器として説明する。   FIG. 2 is a block diagram illustrating the configuration of the predistorter 301 of this embodiment. The predistorter 301 receives the distortion compensation unit 11 that performs distortion compensation of the input signal X with a distortion compensation value and outputs the distortion to the compensated circuit 401, the input signal X and the output signal Y of the compensated circuit 401, and a distortion compensation polynomial. And a polynomial coefficient calculation unit 13 for calculating the coefficient. For example, the compensated circuit 401 is an amplifier. In the following description, the compensated circuit 401 is described as an amplifier.

図3は、プリディストータ301の歪補償部11を説明するブロック図である。歪補償部11は、数式1又は数式2で表せる歪補償多項式を記憶しており、入力信号Xを歪補償多項式で歪補償した予歪補償信号Aを生成し、被補償回路401へ出力する。   FIG. 3 is a block diagram illustrating the distortion compensation unit 11 of the predistorter 301. The distortion compensation unit 11 stores a distortion compensation polynomial that can be expressed by Equation 1 or Equation 2. The distortion compensation unit 11 generates a predistortion compensation signal A obtained by compensating the distortion of the input signal X with the distortion compensation polynomial, and outputs the signal to the compensated circuit 401.

多項式係数算出部13は、後述する係数算出方法で歪補償多項式の係数を算出する。さらに、多項式係数算出部13は算出した係数を歪補償部11へ出力する。歪補償部11は、この係数を利用して予歪補償信号Aを生成する。また、歪補償部11は、定期的に歪補償多項式の係数を更新する。   The polynomial coefficient calculation unit 13 calculates a coefficient of a distortion compensation polynomial by a coefficient calculation method described later. Further, the polynomial coefficient calculation unit 13 outputs the calculated coefficient to the distortion compensation unit 11. The distortion compensator 11 generates a predistortion compensation signal A using this coefficient. Further, the distortion compensation unit 11 periodically updates the coefficient of the distortion compensation polynomial.

(増幅回路のモデル化と歪特性の推定)
まず、増幅回路の歪特性をモデル化する。図1は複数の増幅器で構成された増幅回路をモデル化した図である。入力信号Xが入力され出力信号Yを出力する。ここで、入力信号Xを周期Tでサンプリングした離散時間信号をx(nT)とし、出力信号Yを周期Tでサンプリングした離散時間信号をy(nT)とし、表記を簡単にするためにそれぞれをx(n)、y(n)で表すこととする。また、x(n)及びy(n)は実数成分と虚数成分を持つ複素数信号であり、x(n)及びy(n)に対する乗算及び加算は、それぞれ複素乗算及び複素加算を示すものとする。増幅回路を構成する要素増幅器513の歪特性をそれぞれ

Figure 0005160344
とおく。ここで、jは要素増幅器513の番号であり、Jは要素増幅器513の全個数である。また、dは入力信号の正規化先行時間、または正規化遅延時間を表し、D1はj番目の要素増幅器の最大正規化先行時間、D2はj番目の要素増幅器の最大正規化遅延時間、kは次数であり、Kはj番目の要素増幅器の歪成分の最大次数を表す。 (Modeling of amplifier circuit and estimation of distortion characteristics)
First, the distortion characteristics of the amplifier circuit are modeled. FIG. 1 is a diagram modeling an amplifier circuit including a plurality of amplifiers. Input signal X is input and output signal Y is output. Here, a discrete time signal obtained by sampling the input signal X with a period T s is x (nT s ), and a discrete time signal obtained by sampling the output signal Y with a period T s is y (nT s ) to simplify the notation. Therefore, each is represented by x (n) and y (n). Also, x (n) and y (n) are complex signals having a real component and an imaginary component, and multiplication and addition for x (n) and y (n) indicate complex multiplication and complex addition, respectively. . Each of the distortion characteristics of the element amplifier 513 constituting the amplifier circuit
Figure 0005160344
far. Here, j is the number of the element amplifier 513, and J is the total number of element amplifiers 513. Further, d represents a normalization leading time of the input signal, or a normalization delay time, D1 j is a maximum normalization leading time of the jth element amplifier, D2 j is a maximum normalization delay time of the jth element amplifier, k is the order, and K j represents the maximum order of the distortion component of the j-th element amplifier.

また、要素増幅器513を合成する比率は入力信号Xの振幅値の関数(合成多項式)512を

Figure 0005160344
とおく。ここで、rは入力信号の正規化先行時間、または正規化遅延時間を表し、R1はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化先行時間、R2はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化遅延時間、lは次数であり、Lはj番目の要素増幅器に対する合成する比率において関係する入力信号の最大次数から1次高い次数を表す。 The ratio of combining the element amplifiers 513 is a function (combining polynomial) 512 of the amplitude value of the input signal X.
Figure 0005160344
far. Here, r represents the normalization leading time of the input signal, or the normalization delay time, R1 j is the maximum normalization leading time of the input signal related in the combining ratio with respect to the jth element amplifier, and R2 j is the jth The maximum normalized delay time of the input signal related in the combining ratio with respect to the element amplifier of L, l is the order, and L j is the first order higher than the maximum order of the input signal related in the ratio of combining with the j-th element amplifier. Represents.

このとき、増幅回路の出力は

Figure 0005160344
At this time, the output of the amplifier circuit is
Figure 0005160344

ここで、数式5を整理する。まず、異なる増幅器(異なるj)の同じ項をまとめると

Figure 0005160344
Here, Formula 5 is arranged. First, the same terms for different amplifiers (different j)
Figure 0005160344

次に、数式6のr=dの項をまとめると

Figure 0005160344
Next, if the term of r = d of Formula 6 is put together,
Figure 0005160344

また、数式7は、

Figure 0005160344
Equation 7 is
Figure 0005160344

さらに、

Figure 0005160344
further,
Figure 0005160344

すなわち、図1のようにモデル化できる増幅回路の歪特性を推定するには、複素数係数h’d,k、h’r,d,l、およびh’r,d,l,kを算出すれば良い。係数h’d,k、h’r,d,l、およびh’r,d,l,kを算出するには入力信号X、および出力信号Yを数式9のモデルに適用して最小二乗法を用いればよい。 That is, in order to estimate the distortion characteristic of an amplifier circuit that can be modeled as shown in FIG. 1, complex coefficients h ′ d, k , h ′ r, d, l , and h ′ r, d, l, k are calculated. It ’s fine. The coefficients h ′ d, k , h ′ r, d, l , and h ′ r, d, l, k are calculated by applying the input signal X and the output signal Y to the model of Equation 9 and using the least squares method. May be used.

例えば、数式5において、J=2、R1=40、R2=40、D1=50、D2=50、L=3、K=5(ここでは、簡単のためにR1、R2、D1、D2、L、およびKにおいて異なるjであっても同じ数としてあるので、それぞれR1、R2、D1、D2、L、およびKと略して記述してある。)とおいたときの係数の個数は、
2×(2×40+1)×(2×50+1)×3×5=245430
通りとなり、数式5を整理した数式9においては、係数の個数は、
(2×50+1)×(5+3−1)+(2×50+1)×(2×40)×2
+(2×50+1)×(2×40)×2×4=81507
通りとなる。
For example, in Equation 5, J = 2, R1 = 40, R2 = 40, D1 = 50, D2 = 50, L = 3, K = 5 (here, R1 j , R2 j , D1 j , D2 j , L j , and K j are different from each other even if j is the same number, and are abbreviated as R1, R2, D1, D2, L, and K, respectively.) The number is
2 × (2 × 40 + 1) × (2 × 50 + 1) × 3 × 5 = 245430
In Equation 9, which rearranges Equation 5, the number of coefficients is
(2 × 50 + 1) × (5 + 3-1) + (2 × 50 + 1) × (2 × 40) × 2
+ (2 × 50 + 1) × (2 × 40) × 2 × 4 = 81507
It becomes street.

一方、同じ遅延数50、先行数50、多項式次数5のボルテラ級数では、

Figure 0005160344
通りである。 On the other hand, in the Volterra series having the same delay number 50, leading number 50, and polynomial order 5,
Figure 0005160344
Street.

従って、数式5の段階で求める係数の数はボルテラ級数に比べて、
245430/101340875≒1/413
となる。さらに、数式9の場合、求める係数の数はボルテラ級数に比べて、
81507/101340875≒1/1243
となり、本発明の手法を用いればボルテラ級数に比べて約1243分の1の数の係数を計算をすれば増幅器の特性を計算できる。係数を求める際に利用する連立方程式の解法の計算量は項数の3乗に比例するので、計算量はボルテラ級数を用いた場合に比べて、
(81507/101340875)≒1/1922070104
に削減される。
Therefore, the number of coefficients obtained in the stage of Equation 5 is compared to the Volterra series.
245430/101340875 ≒ 1/413
It becomes. Furthermore, in the case of Equation 9, the number of coefficients to be obtained is compared to the Volterra series.
81507/101340875 ≒ 1/1243
Thus, if the method of the present invention is used, the characteristic of the amplifier can be calculated by calculating the coefficient of about 1/243 of the Volterra series. The amount of calculation for solving the simultaneous equations used to calculate the coefficients is proportional to the cube of the number of terms, so the amount of calculation is compared to the case where the Volterra series is used.
(81507/101340875) 3 ≒ 1/1922070104
Reduced to

(歪補償方法)
次に、図1のモデルに基づいた増幅回路の歪補償方法について説明する。増幅装置全体の入出力信号の関係は

Figure 0005160344
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。 (Distortion compensation method)
Next, a distortion compensation method for the amplifier circuit based on the model of FIG. 1 will be described. The relationship between the input and output signals of the entire amplifier is
Figure 0005160344
Ideally, it should be linear. Here, G is a real constant representing the gain of the amplifier. Here, G = 1 is set for the purpose of simplifying the following discussion.

しかし、実際の増幅装置では、入力信号の振幅(もしくは電力)が大きくなると入出力信号の関係は線形ではなく数式5、または数式9で表現されるように非線形となる。図1のモデルに基づいた増幅回路を歪補償するには、図1のモデルを数式で表現した歪特性多項式である数式5、または数式9において入力信号Xと出力信号Yを入れ替えた歪補償多項式

Figure 0005160344
However, in an actual amplifying device, when the amplitude (or power) of the input signal increases, the relationship between the input and output signals is not linear but nonlinear as expressed by Equation 5 or Equation 9. In order to compensate the distortion of the amplifier circuit based on the model of FIG. 1, a distortion compensation polynomial in which the input signal X and the output signal Y are interchanged in Equation 5 or Equation 9, which is a distortion characteristic polynomial expressing the model of FIG.
Figure 0005160344

数式5から数式9に整理したのと同様に、数式12を整理すると、

Figure 0005160344
Similar to the arrangement from Equation 5 to Equation 9,
Figure 0005160344

この数式13の複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kを最小二乗法を用いて推定し、入力信号Xを歪補償多項式に従って補償すればよい。最小二乗法により係数w’d,k、w’r,d,l、及びw’r,d,l,kを算出するに際しては、係数w’d,k、w’r,d,l、及びw’r,d,l,kの総数よりも多くの入力信号Xと出力信号Yをサンプリングしたx(n)とy(n)の組を用いる。 The complex coefficients w ′ d, k , w ′ r, d, l , and w ′ r, d, l, k in Equation 13 are estimated using the least square method, and the input signal X is compensated according to the distortion compensation polynomial. That's fine. In calculating the coefficients w ′ d, k , w ′ r, d, l and w ′ r, d, l, k by the least square method, the coefficients w ′ d, k , w ′ r, d, l , And a set of x (n) and y (n) obtained by sampling more input signals X and output signals Y than the total number of w ′ r, d, l, k .

すなわち、最小二乗法を用いて得られた数式13の係数を用いて増幅装置の入出力関係を線形にする目的で、増幅装置の前段に設けてある増幅装置の非線形な歪特性(歪値)に対する逆歪特性(歪補償特性)を生成するプリディストータ301において、入力信号Xに歪補償値を予め与えた予歪補償信号Aを生成して増幅装置に入力する。このとき、増幅装置の出力信号Yがy(n)=x(n)となる予歪補償信号Aを得るために、プリディストータ301は、数式1で表される歪補償多項式で入力信号Xに歪補償値を予め与えて予歪補償信号Aを生成して増幅装置に入力する。   That is, for the purpose of linearizing the input / output relationship of the amplifier using the coefficient of Equation 13 obtained using the least square method, the nonlinear distortion characteristic (distortion value) of the amplifier provided in the preceding stage of the amplifier. In a predistorter 301 that generates a reverse distortion characteristic (distortion compensation characteristic) for the input signal X, a predistortion compensation signal A in which a distortion compensation value is given in advance to the input signal X is generated and input to an amplifying apparatus. At this time, in order to obtain a predistortion compensation signal A in which the output signal Y of the amplification device becomes y (n) = x (n), the predistorter 301 uses the distortion compensation polynomial expressed by Equation 1 as the input signal X A distortion compensation value is given in advance to generate a predistortion compensation signal A and input to the amplifying apparatus.

図1のモデルを数式で表現した歪特性多項式である数式5、または数式9で与えられる非線形な歪を補償する逆歪特性(歪補償特性)を与える予歪補償信号A、すなわち数式1のa(n)を得るには、数式5、または数式9においてx(n)とy(n)を入れ替えた数式12、または数式13の関係を満たす係数w’j,r,d,l,k、または、係数w’d,k、w’r,d,l、及びw’r,d,l,kを得ればよい。 A predistortion compensation signal A that gives an inverse distortion characteristic (distortion compensation characteristic) that compensates for a non-linear distortion given by a mathematical expression 5 or 9, which is a distortion characteristic polynomial expressing the model of FIG. In order to obtain (n), the coefficient w ′ j, r, d, l, k , which satisfies the relationship of Expression 12 or Expression 13 in which x (n) and y (n) are replaced in Expression 5 or 9, Alternatively, the coefficients w ′ d, k , w ′ r, d, l , and w ′ r, d, l, k may be obtained.

(歪補償多項式の係数の算出方法)
ここで、数式13を利用して歪補償多項式の係数を求める方法について説明する。但し、ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおく。係数w’d,k、w’r,d,l、及びw’r,d,l,kを全て並べた係数のベクトルを数式14のようにおく。

Figure 0005160344
ここで、Tは行列の転置を表す。 (Calculation method of distortion compensation polynomial coefficients)
Here, a method for obtaining the coefficient of the distortion compensation polynomial using Expression 13 will be described. However, here, for simplicity of expression, Da = 0, R1 = 0, and D1 = 0. A coefficient vector in which all the coefficients w ′ d, k , w ′ r, d, l and w ′ r, d, l, k are arranged is set as in Expression 14.
Figure 0005160344
Here, T represents transposition of the matrix.

ここで、数式13の歪補償多項式の係数w、w、・・・、wQを求めるには、異なるnにおけるQ+1個以上の数式13が必要である。ここで、数式13を行列表現すると数式15となる。

Figure 0005160344
但し、
Figure 0005160344
歪補償多項式の係数を推定する際に使用する異なるnに対する数式13の個数はN(N≧Q+1)であり、数式13をN個まとめると数式15は数式17の連立方程式となる。
Figure 0005160344
Figure 0005160344
Here, in order to obtain the coefficients w 0 , w 1 ,..., W Q of the distortion compensation polynomial in Expression 13, Q + 1 or more Expressions 13 in different n are required. Here, when Expression 13 is expressed as a matrix, Expression 15 is obtained.
Figure 0005160344
However,
Figure 0005160344
The number of Equations 13 for different n used for estimating the coefficient of the distortion compensation polynomial is N (N ≧ Q + 1), and when Equation 13 is put together, Equation 15 becomes the simultaneous equations of Equation 17.
Figure 0005160344
Figure 0005160344

数式17又は数式19の連立方程式を解くことで、係数w、w、・・・、wが求まる。数式17又は数式19の連立方程式を解くには掃き出し法を用いても良いし、最小二乗法を用いて数式20としても良い。

Figure 0005160344
Figure 0005160344
但し、Hは表列の複素共役転置を表す。このようにして得られた係数w、w、・・・、wをa(n)に適用し、x(n)に応じた歪補償値を算出すれば歪補償ができる。 The coefficients w 0 , w 1 ,..., W Q are obtained by solving the simultaneous equations of Expression 17 or Expression 19. In order to solve the simultaneous equations of Expression 17 or 19, the sweeping method may be used, or Expression 20 may be used by using the least square method.
Figure 0005160344
Figure 0005160344
However, H represents the complex conjugate transpose of a table row. If the coefficients w 0 , w 1 ,..., W Q obtained in this way are applied to a (n) and a distortion compensation value corresponding to x (n) is calculated, distortion compensation can be performed.

歪補償部11は、多項式係数算出部13が算出した係数を受け取り、歪補償多項式に適用する。プリディストータ301は、この係数を適用した歪補償多項式で入力信号Xから予歪補償信号Aを生成する。歪補償部11が記憶する歪補償多項式は被補償回路401を適切にモデル化し、そのモデルの歪特性から得られたものであるため、プリディストータ301は少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。   The distortion compensation unit 11 receives the coefficient calculated by the polynomial coefficient calculation unit 13 and applies it to the distortion compensation polynomial. The predistorter 301 generates a predistortion compensation signal A from the input signal X using a distortion compensation polynomial to which this coefficient is applied. Since the distortion compensation polynomial stored in the distortion compensation unit 11 is obtained by appropriately modeling the compensated circuit 401 and obtained from the distortion characteristics of the model, the predistorter 301 can calculate the distortion compensation value with a small amount of calculation. The accuracy of distortion compensation can be increased.

(更新アルゴリズム)
次に、歪補償多項式の係数を時刻の経過とともに更新する更新アルゴリズムを説明する。
(Update algorithm)
Next, an update algorithm for updating the coefficient of the distortion compensation polynomial over time will be described.

増幅回路の歪補償をしながら歪補償多項式の係数を更新する場合、増幅回路へ入力する信号はx(n)ではなく、増幅回路の出力信号Yであるy(n)をx(n)に近づけるように歪補償した数式2で表せる予歪補償信号A、すなわちa’(n)である。この数式2は歪補償多項式の係数を更新しながら歪補償をする際に、今まで説明してきた数式1の役割を果たす。   When updating the coefficient of the distortion compensation polynomial while compensating for distortion of the amplifier circuit, the signal input to the amplifier circuit is not x (n), but y (n), which is the output signal Y of the amplifier circuit, is changed to x (n). This is a predistortion compensation signal A that can be expressed by Formula 2 in which distortion compensation is performed so as to be close, that is, a ′ (n). Formula 2 plays the role of Formula 1 described so far when performing distortion compensation while updating the coefficient of the distortion compensation polynomial.

このとき、正確に増幅回路の歪補償がなされていれば、y(n)=x(n)が成立するので、

Figure 0005160344
も成立する。 At this time, if distortion compensation of the amplifier circuit is accurately performed, y (n) = x (n) is established.
Figure 0005160344
Also holds.

もし、増幅回路の歪補償が十分でなければ、y(n)=x(n)とはならず、

Figure 0005160344
とおくと、誤差
Figure 0005160344
が得られる。この誤差e(n)が零になるように歪補償多項式の係数を更新する。 If the distortion compensation of the amplifier circuit is not sufficient, y (n) = x (n) is not satisfied,
Figure 0005160344
Error
Figure 0005160344
Is obtained. The coefficient of the distortion compensation polynomial is updated so that this error e (n) becomes zero.

すなわち、増幅回路全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)は数式13を満たす。ここで、係数w’d,k、w’r,d,l、およびw’r,d,l,kを全て並べた係数は数式14によりw、w、・・・、wで表されるので、i回目の更新で得られた係数w、w、・・・、wをそれぞれw(i)、w(i)、・・・、w(i)とおくと、増幅回路全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w(i)、w(i)、・・・、w(i)は数式13を満たす。従って、a’(n)とa”(n)が一致するように、w(i)、w(i)、・・・、w(i)を求めればよい。 That is, the coefficients w ′ d, k (i), w ′ r, d, l (i), and w ′ r satisfying the condition y (n) = x (n) that makes the input / output relationship of the entire amplifier circuit linear. , D, l, k (i) satisfies Expression 13. Here, the coefficients w ′ d, k , w ′ r, d, l , and w ′ r, d, l, k are all arranged as w 0 , w 1 ,. because represented, i-th coefficient w 0 obtained updates, w 1, ···, w Q each w 0 (i), w 1 (i), ···, w Q (i) and In other words, the coefficients w 0 (i), w 1 (i),..., W Q (i) satisfying the condition y (n) = x (n) that makes the input / output relationship of the entire amplifier circuit linear 13 is satisfied. Accordingly, w 0 (i), w 1 (i),..., W Q (i) may be obtained so that a ′ (n) and a ″ (n) match.

ここで、w(i)、w(i)、・・・、w(i)の更新について説明する。

Figure 0005160344
とおく。但し、i≧0である。なお、数式24の係数w(i)の初期値としては、w(0)=(1,0,…,0)を用いるか、同じ被補償部に対して十分な取り込み点数Nのときに数式17、数式19、または数式20を用いて予め求めておいた係数wをw(0)=wとして用いるか、同じ被補償部に対して十分に更新回数を確保して予め求めておいた係数の行列w(∞)をw(0)=w(∞)として用いればよい。 Here, the update of w 0 (i), w 1 (i),..., W Q (i) will be described.
Figure 0005160344
far. However, i ≧ 0. As the initial value of the coefficient w (i) in Expression 24, w (0) = (1, 0,..., 0) T is used, or when the number of capture points N is sufficient for the same compensated portion. The coefficient w obtained in advance using Equation 17, Equation 19, or Equation 20 is used as w (0) = w, or is obtained in advance by ensuring a sufficient number of updates for the same compensated portion. The coefficient matrix w (∞) may be used as w (0) = w (∞).

ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおいた場合、w(i),w(i),・・・w(i)に対応した入力信号Xおよび出力信号Yの行列はそれぞれ数式25及び数式29と表せる。

Figure 0005160344
また、行x(i)を構成するベクトルx1(i)、x2(i)およびx3(i)はそれぞれ数式26、数式27及び数式28で表せる。
Figure 0005160344
Figure 0005160344
Figure 0005160344
Figure 0005160344
Figure 0005160344
また、行y(i)を構成するベクトルy1(i)、y2(i)およびy3(i)はそれぞれ数式30、数式31及び数式32で表せる。
Figure 0005160344
Figure 0005160344
Figure 0005160344
Figure 0005160344
但し、Nは歪補償値を推定する際に使用する入出力信号の取り込み点数、Mは次の多項式係数の更新時に用いる入出力信号の取り込み開始までのサンプリング間隔数である。 Here, if placed with Da = 0, R1 = 0, D1 = 0 for simplicity of representation, w 0 (i), w 1 (i), the input signal X corresponding to the ··· w Q (i) And the matrix of the output signal Y can be expressed as Equation 25 and Equation 29, respectively.
Figure 0005160344
Further, the vectors x1 n (i), x2 n (i), and x3 n (i) constituting the row x n (i) can be expressed by Expression 26, Expression 27, and Expression 28, respectively.
Figure 0005160344
Figure 0005160344
Figure 0005160344
Figure 0005160344
Figure 0005160344
Further, the vectors y1 n (i), y2 n (i), and y3 n (i) constituting the row y n (i) can be expressed by Expression 30, Expression 31, and Expression 32, respectively.
Figure 0005160344
Figure 0005160344
Figure 0005160344
Figure 0005160344
Here, N is the number of input / output signal capture points used when estimating the distortion compensation value, and M is the number of sampling intervals until the start of input / output signal capture used when updating the next polynomial coefficient.

また、

Figure 0005160344
とおくと、連立方程式
Figure 0005160344
によりw(i)を更新すればよい。但し、μは0<μ≦1.0を満たす。 Also,
Figure 0005160344
Then, simultaneous equations
Figure 0005160344
The w (i) may be updated by However, μ satisfies 0 <μ ≦ 1.0.

具体的には、多項式係数算出部13は、歪補償多項式に入力信号Xを代入して得た値と入力信号Xとを乗算して予歪補償信号Aを推定した入力レプリカ信号を生成する。また、多項式係数算出部13は、歪補償多項式に出力信号Yを代入して得た値と出力信号Yとを乗算して予歪補償信号Aを推定した出力レプリカ信号を生成する。入力レプリカ信号と出力レプリカ信号との誤差が最小となるように歪補償多項式の係数を更新する。   Specifically, the polynomial coefficient calculation unit 13 generates an input replica signal in which the predistortion compensation signal A is estimated by multiplying the input signal X by a value obtained by substituting the input signal X into the distortion compensation polynomial. The polynomial coefficient calculation unit 13 generates an output replica signal in which the predistortion compensation signal A is estimated by multiplying the output signal Y by a value obtained by substituting the output signal Y into the distortion compensation polynomial. The coefficient of the distortion compensation polynomial is updated so that the error between the input replica signal and the output replica signal is minimized.

図2のプリディストータ301は、歪補償係数算出部13において算出されたw(i)を用いて、歪補償部11において予歪補償信号Aのa’(i(N+M)+n)を算出して、被補償回路401へ入力する。歪補償された予歪補償信号Aが入力されるので、被補償回路401は出力信号Yのy(i(N+M)+n)を得る。   The predistorter 301 in FIG. 2 calculates a ′ (i (N + M) + n) of the predistortion signal A in the distortion compensation unit 11 using w (i) calculated in the distortion compensation coefficient calculation unit 13. To the compensated circuit 401. Since the distortion-compensated predistortion compensation signal A is input, the compensated circuit 401 obtains y (i (N + M) + n) of the output signal Y.

ここで、歪補償方法に必要な計算量について本発明と従来の方法で比較する。例えば、数式13においてJ=2、R1=40、R2=40、D1=50、D2=50、L=3、K=5とおいたときの係数の個数は、歪推定のときと同様に、
(2×50+1)×(5+3−1)+(2×50+1)×(2×40)×2
+(2×50+1)×(2×40)×2×4=81507
通りとなる。
Here, the calculation amount necessary for the distortion compensation method is compared between the present invention and the conventional method. For example, in Equation 13, the number of coefficients when J = 2, R1 = 40, R2 = 40, D1 = 50, D2 = 50, L = 3, and K = 5 is the same as in the distortion estimation.
(2 × 50 + 1) × (5 + 3-1) + (2 × 50 + 1) × (2 × 40) × 2
+ (2 × 50 + 1) × (2 × 40) × 2 × 4 = 81507
It becomes street.

一方、同じ遅延数50、先行数50、多項式次数5のボルテラ級数では、

Figure 0005160344
通りである。 On the other hand, in the Volterra series having the same delay number 50, leading number 50, and polynomial order 5,
Figure 0005160344
Street.

従って、数式13において、求める係数の数はボルテラ級数に比べて
81570/101340875≒1/1243
となり、本発明の手法を用いればボルテラ級数に比べて約1243分の1の数の係数を計算をすれば増幅器の特性を計算できる。係数を求める際に利用する連立方程式の解法の計算量は項数の3乗に比例するので、計算量はボルテラ級数を用いた場合に比べて
(81507/101340875)≒1/1922070104
に削減される。
Therefore, in Equation 13, the number of coefficients to be calculated is 81570 / 101340875≈ 1/1243 compared to the Volterra series.
Thus, if the method of the present invention is used, the characteristic of the amplifier can be calculated by calculating the coefficient of about 1/243 of the Volterra series. Since the amount of calculation of the simultaneous equations used when obtaining the coefficients is proportional to the cube of the number of terms, the amount of calculation is (81507/1013875) 3 ≈ 1/1192070104 compared to the case where the Volterra series is used.
Reduced to

(実施例)
被補償回路401としてE級ドハティ増幅回路を歪補償した実験結果を図4に示す。図4のグラフにおいて横軸は周波数[MHz]を示しており、縦軸は電力を対数で示している。図4(a)は、歪補償無し時の増幅回路の出力信号Yのスペクトラムである。図4(b)は、特許文献5の歪補償方法のプリディストータで歪補償した増幅回路の出力信号Yのスペクトラムである。図4(c)は、図2のプリディストータ301で歪補償した増幅器の出力信号Yのスペクトラムである。
(Example)
FIG. 4 shows the experimental results of distortion compensation of a class E Doherty amplifier circuit as the compensated circuit 401. In the graph of FIG. 4, the horizontal axis indicates the frequency [MHz], and the vertical axis indicates the power logarithmically. FIG. 4A shows the spectrum of the output signal Y of the amplifier circuit without distortion compensation. FIG. 4B shows the spectrum of the output signal Y of the amplifier circuit that has been subjected to distortion compensation by the predistorter of the distortion compensation method of Patent Document 5. FIG. 4C shows a spectrum of the output signal Y of the amplifier whose distortion is compensated by the predistorter 301 of FIG.

図4では横軸の中心部に位置する電力が大きい4つの部分はぞれぞれが携帯電話の国際規格である3GPP/W−CDMAの信号キャリヤ1波であり、図4では4波のW−CDMAの信号キャリヤを増幅装置に入力しているのがわかる。   In FIG. 4, each of the four portions with high power located at the center of the horizontal axis is one signal carrier wave of 3GPP / W-CDMA, which is an international standard for mobile phones, and in FIG. It can be seen that a CDMA signal carrier is input to the amplifier.

増幅装置を評価する値として、信号キャリヤ帯域の平均電力と信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数を中心とした一定の周波数範囲における平均電力の比である隣接チャネル漏洩電力比(Adjacent Channel Leakage Power Ratio:ACLR)がある(例えば、非特許文献1を参照。)。例えば、携帯電話の規格であるW−CDMAでは、信号キャリヤの帯域幅3.84MHzの平均電力と信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数を中心とした3.84MHz帯域の平均電力比によりACLRが定義されている。そしてW−CDMAでは、携帯電話の基地局に対して、信号キャリヤの中心周波数から±5MHz、および±10MHz離れたACLRがそれぞれ−45dB以下、および−50dB以下になるように定められている。ここでは、このACLRにより増幅装置、および歪補償方法の効果について説明する。   As an evaluation value of the amplifying device, the adjacent channel leakage power ratio, which is the ratio of the average power in the signal carrier band and the average power in a certain frequency range centered around ± 5 MHz and ± 10 MHz from the center frequency of the signal carrier. (Adjacent Channel Leakage Power Ratio: ACLR) (for example, see Non-Patent Document 1). For example, in W-CDMA which is a cellular phone standard, an average power of a signal carrier bandwidth of 3.84 MHz, an average of 3.84 MHz band centered on a frequency separated by ± 5 MHz and ± 10 MHz from the center frequency of the signal carrier. ACLR is defined by the power ratio. In W-CDMA, ACLRs that are ± 5 MHz and ± 10 MHz away from the center frequency of the signal carrier are determined to be −45 dB or less and −50 dB or less, respectively, with respect to the mobile phone base station. Here, the effect of the amplification device and the distortion compensation method will be described using this ACLR.

歪補償無し時の増幅回路の出力結果である図4(a)では、信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数におけるACLRがそれぞれ−35.94dB、および−37.27dBである。メモリ効果を補償できない特許文献5の歪補償方法により図4(a)の増幅装置を歪補償した結果である図4(b)では、信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数におけるACLRがそれぞれ−44.92dB、および−44.67dBであり、図4(a)と比べた改善量がそれぞれ8.98dB、および7.40dBに留まる。一方、メモリ効果を補償できる本発明の歪補償方法により図4(a)の増幅装置を歪補償した結果である図4(c)では、信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数におけるACLRがそれぞれ−54.86dB、および−54.94dBであり、図4(a)と比べた改善量がそれぞれ18.92dB、および17.67dBに向上する。従って、本発明の歪補償方法は、メモリ効果を補償できない従来の歪補償方法よりも精度良く歪補償が可能である。   In FIG. 4A, which is the output result of the amplifier circuit when there is no distortion compensation, ACLRs at frequencies that are ± 5 MHz and ± 10 MHz away from the center frequency of the signal carrier are −35.94 dB and −37.27 dB, respectively. . In FIG. 4 (b), which is a result of distortion compensation of the amplifying apparatus of FIG. 4 (a) by the distortion compensation method of Patent Document 5 that cannot compensate for the memory effect, frequencies separated by ± 5MHz and ± 10MHz from the center frequency of the signal carrier. The ACLRs in the graph are −44.92 dB and −44.67 dB, respectively, and the improvements compared to FIG. 4A remain at 8.98 dB and 7.40 dB, respectively. On the other hand, in FIG. 4 (c), which is the result of distortion compensation of the amplifying device of FIG. 4 (a) by the distortion compensation method of the present invention that can compensate for the memory effect, it is ± 5MHz and ± 10MHz away from the center frequency of the signal carrier. The ACLRs at the frequencies are −54.86 dB and −54.94 dB, respectively, and the improvements compared to FIG. 4A are increased to 18.92 dB and 17.67 dB, respectively. Therefore, the distortion compensation method of the present invention can perform distortion compensation with higher accuracy than the conventional distortion compensation method that cannot compensate for the memory effect.

本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。   The predistorter according to the present invention can be applied to a power amplifier of a radio transmitter used in a mobile communication base station or the like.

複数の増幅器で構成された増幅回路をモデル化した図である。It is the figure which modeled the amplifier circuit comprised with the some amplifier. 本発明に係るプリディストータの構成を説明するブロック図である。It is a block diagram explaining the structure of the predistorter which concerns on this invention. 本発明に係るプリディストータの歪補償部を説明するブロック図である。It is a block diagram explaining the distortion compensation part of the predistorter concerning this invention. 被補償回路としてE級ドハティ増幅回路を歪補償した実験結果を説明する図である。(a)は歪補償無し時の増幅回路の出力信号Yのスペクトラムである。(b)は従来の歪補償方法のプリディストータで歪補償した増幅回路の出力信号Yのスペクトラムである。(c)は本発明に係るプリディストータで歪補償した増幅器の出力信号Yのスペクトラムである。It is a figure explaining the experimental result which carried out distortion compensation of the class E Doherty amplifier circuit as a compensated circuit. (A) is the spectrum of the output signal Y of the amplifier circuit without distortion compensation. (B) is a spectrum of the output signal Y of the amplifier circuit that has been subjected to distortion compensation by the predistorter of the conventional distortion compensation method. (C) is a spectrum of the output signal Y of the amplifier subjected to distortion compensation by the predistorter according to the present invention.

符号の説明Explanation of symbols

301:プリディストータ
11:歪補償部
13:多項式係数算出部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:乗算器
515:加算器
X:入力信号
Y:出力信号
A:予歪補償信号
301: Predistorter 11: Distortion compensation unit 13: Polynomial coefficient calculation unit 401: Compensated circuit 511: Delay element 512-j: Amplitude value function (j is a natural number)
513: Element amplifier 514: Multiplier 515: Adder X: Input signal Y: Output signal A: Predistortion compensation signal

Claims (4)

数式1又は数式2で表せる歪補償多項式を記憶しており、入力信号を前記歪補償多項式で歪補償した予歪補償信号を生成し、被補償回路へ出力する歪補償部を備えるプリディストータであって、
前記歪補償多項式は、前記被補償回路を、
数式3で表される複数の要素増幅器と、
前記要素増幅器と同数であり、数式4で表される振幅値関数と、
前記要素関数の出力と前記要素関数に対応する前記振幅値関数の出力とを乗算する乗算器と、
前記乗算器の出力を全て加算する加算器と、
でモデル化したモデルに基づく多項式であり、前記歪補償多項式の複素数係数は数式3の係数νと数式4の係数fで決定されることを特徴とするプリディストータ
Figure 0005160344
Figure 0005160344
Figure 0005160344
ここで、jは要素増幅器の番号であり、Jは要素増幅器の全個数である。また、dは入力信号の正規化先行時間、または正規化遅延時間を表し、D1 はj番目の要素増幅器の最大正規化先行時間、D2 はj番目の要素増幅器の最大正規化遅延時間、kは次数であり、K はj番目の要素増幅器の歪成分の最大次数を表す。ν j,d,k は係数である。
Figure 0005160344
rは入力信号の正規化先行時間、または正規化遅延時間を表し、R1 はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化先行時間、R2 はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化遅延時間、lは次数であり、L はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大次数から1次高い次数を表す。f j,r,l は係数である。

Stores the distortion compensation polynomial represented by Equation 1 or Equation 2, and generates a predistortion compensation signal distortion compensation input signal in the distortion compensation polynomial predistorter including a distortion compensator that outputs to the compensation circuit There,
The distortion compensation polynomial represents the compensated circuit,
A plurality of element amplifiers represented by Equation 3,
The same number as the element amplifier, and the amplitude value function expressed by Formula 4;
A multiplier for multiplying the output of the element function by the output of the amplitude value function corresponding to the element function;
An adder for adding all the outputs of the multiplier;
A predistorter, wherein the complex coefficient of the distortion compensation polynomial is determined by a coefficient ν of Formula 3 and a coefficient f of Formula 4 .
Figure 0005160344
Figure 0005160344
Figure 0005160344
Here, j is the number of the element amplifier, and J is the total number of element amplifiers. Further, d represents a normalization leading time of the input signal, or a normalization delay time, D1 j is a maximum normalization leading time of the jth element amplifier , D2 j is a maximum normalization delay time of the jth element amplifier, k is the order, and K j represents the maximum order of the distortion component of the j-th element amplifier. ν j, d, k are coefficients.
Figure 0005160344
r represents the normalized lead time of the input signal, or normalized delay time, R1 j is the maximum normalized lead time of the input signal related in the combining ratio with respect to the jth element amplifier, and R2 j is the jth element amplifier The maximum normalized delay time of the input signal related in the combining ratio with respect to, l is the order, and L j represents the order higher than the maximum order of the input signal related in the combining ratio for the j-th element amplifier. f j, r, l are coefficients.

前記入力信号及び前記被補償回路の出力信号が入力され、前記歪補償部が記憶する前記歪補償多項式の係数を算出し、前記歪補償多項式へ適用する多項式係数算出部をさらに備える請求項1に記載のプリディストータ。   2. The apparatus according to claim 1, further comprising a polynomial coefficient calculation unit that receives the input signal and the output signal of the compensated circuit, calculates a coefficient of the distortion compensation polynomial stored in the distortion compensation unit, and applies the coefficient to the distortion compensation polynomial. The predistorter described. 前記多項式係数算出部は、前記入力信号及び前記出力信号から最小二乗法で前記歪補償多項式の係数を算出することを特徴とする請求項2に記載のプリディストータ。   The predistorter according to claim 2, wherein the polynomial coefficient calculation unit calculates a coefficient of the distortion compensation polynomial from the input signal and the output signal by a least square method. 前記多項式係数算出部は、前記歪補償多項式に入力信号を代入して得た値と前記入力信号とを乗算して入力レプリカ信号を生成し、前記歪補償多項式に出力信号を代入して得た値と前記出力信号とを乗算して出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差が最小となるように前記歪補償多項式の係数を更新することを特徴とする請求項2又は3に記載のプリディストータ。   The polynomial coefficient calculation unit generates an input replica signal by multiplying the input signal by a value obtained by substituting an input signal into the distortion compensation polynomial, and obtained by substituting an output signal into the distortion compensation polynomial. A value is multiplied by the output signal to generate an output replica signal, and a coefficient of the distortion compensation polynomial is updated so that an error between the input replica signal and the output replica signal is minimized. Item 4. The predistorter according to Item 2 or 3.
JP2008215688A 2008-08-25 2008-08-25 Predistorter Active JP5160344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008215688A JP5160344B2 (en) 2008-08-25 2008-08-25 Predistorter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215688A JP5160344B2 (en) 2008-08-25 2008-08-25 Predistorter

Publications (2)

Publication Number Publication Date
JP2010050908A JP2010050908A (en) 2010-03-04
JP5160344B2 true JP5160344B2 (en) 2013-03-13

Family

ID=42067597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215688A Active JP5160344B2 (en) 2008-08-25 2008-08-25 Predistorter

Country Status (1)

Country Link
JP (1) JP5160344B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2658118B1 (en) 2010-12-22 2015-06-03 Sumitomo Electric Industries, Ltd. Amplifier circuit and wireless communication device
JP5834804B2 (en) 2011-11-16 2015-12-24 富士通株式会社 Adaptive linearizer with narrowband feedback path.
JP6089706B2 (en) 2013-01-07 2017-03-08 富士通株式会社 Transmission signal power control apparatus, communication apparatus, and predistortion coefficient update method
JP6197518B2 (en) 2013-09-17 2017-09-20 富士通株式会社 Distortion compensation apparatus, transmission apparatus, and distortion compensation method

Also Published As

Publication number Publication date
JP2010050908A (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR100659592B1 (en) Digital predistorter using power series model
JP5664116B2 (en) Power amplification apparatus, distortion compensation coefficient updating method thereof, and transmission apparatus
KR101679230B1 (en) Polynomial digital predistortion apparatus for compensation of non-linear characteristic of power amplifier and the method thereof
US20060133536A1 (en) Power amplifier pre-distortion
US10171041B2 (en) Predistortion device
KR101386239B1 (en) Predistorter for compensating of nonlinear distortion and method for the same
Schoukens et al. Obtaining the preinverse of a power amplifier using iterative learning control
JP5160344B2 (en) Predistorter
JP2008294518A (en) Transmission device
JP5336134B2 (en) Predistorter
JP5299958B2 (en) Predistorter
JP2019201347A (en) Distortion compensation device and distortion compensation method
JP6064374B2 (en) Distortion compensation apparatus and distortion compensation method
JP5387445B2 (en) Predistortion compensation circuit and memory effect distortion compensation method for power amplifier
KR100865886B1 (en) Apparatus for calibrating non-linearity of amplifier
KR20120054369A (en) Predistorter using memory polynomial model, predistorting method thereof, and system including the predistorter
JP5238461B2 (en) Predistorter
JP5260335B2 (en) Predistorter
JP5221260B2 (en) Predistorter
JP5290698B2 (en) Predistorter
KR100991494B1 (en) Digital pre-distortion method and digital pre-distorter
JP5115979B2 (en) Predistorter
KR101008037B1 (en) Apparatus and method for predistortion of base transceiver station in mobile communication system
KR101683457B1 (en) Apparatus for digital predistortion in power amplifier considering saturation region and method thereof
JP2011228999A (en) Amplifier circuit and wireless communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3