JP5145732B2 - Semiconductor module and card type information device - Google Patents
Semiconductor module and card type information device Download PDFInfo
- Publication number
- JP5145732B2 JP5145732B2 JP2007048733A JP2007048733A JP5145732B2 JP 5145732 B2 JP5145732 B2 JP 5145732B2 JP 2007048733 A JP2007048733 A JP 2007048733A JP 2007048733 A JP2007048733 A JP 2007048733A JP 5145732 B2 JP5145732 B2 JP 5145732B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- memory
- memory module
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
Description
本発明は、半導体素子を高密度に実装する半導体モジュールおよびカード型情報装置に関する。 The present invention relates to a semiconductor module and a card type information device for mounting semiconductor elements at high density.
電子機器の小型化に伴い、半導体素子を高密度に実装して一つのパッケージである基板に収納する半導体モジュールが必要とされてきている。またカード型情報装置は、その平面的な大きさや厚みが規格により決まっている場合が多く、高機能な情報装置とするためには決められた空間内により多くの半導体素子を実装する必要がある。 Along with the downsizing of electronic equipment, there has been a need for a semiconductor module in which semiconductor elements are mounted at a high density and stored on a substrate which is a single package. In addition, in many cases, a card type information device has a planar size and thickness determined by a standard, and in order to obtain a high-performance information device, it is necessary to mount more semiconductor elements in the determined space. .
ここで半導体素子を高密度に実装する方法として、基板の厚み方向に半導体素子を積層する方が、一平面内に多数の半導体素子を実装する場合に比べ、実装面積をそれほど大きくすることなく高密度な実装が可能となる。 Here, as a method for mounting semiconductor elements at a high density, stacking semiconductor elements in the thickness direction of the substrate is more efficient than mounting a large number of semiconductor elements in one plane without increasing the mounting area. High density mounting is possible.
図11は、このような基板の厚み方向に半導体素子を積層した従来例である特許文献1のパッケージの断面図である。図11に示すように、パッケージ本体20はキャビティ22が階段状に形成されている。そして、キャビティ22の各段部に設けられた接続電極24bと半導体チップ10とがフリップチップ接合されている。
FIG. 11 is a cross-sectional view of a package of Patent Document 1 which is a conventional example in which semiconductor elements are stacked in the thickness direction of such a substrate. As shown in FIG. 11, the
このようなフリップチップ接合により、キャビティ22の底部側から開口部側に向けて大型となる半導体チップ10が搭載され、高集積化された半導体装置になることが示されている。
このように特許文献1では、それぞれの半導体チップ10のバンプ10bとキャビティ22の各段部に設けられた接続電極24bとがフリップチップ接合されている。そのため半導体チップ10が、例えば方形であれば、少なくとも両端の2辺が接合、固定されていることになる。
As described above, in Patent Document 1, the
一方、このような半導体チップ10などの半導体素子を実装した半導体モジュールは、カード型情報装置などの情報機器に内蔵される場合も多い。カード型情報装置は、デジタルカメラやビデオカメラなどに挿入して使用されるが、この挿入時や取り出し時に指で過大に押圧されたり、落下による衝撃を受けることも多い。
On the other hand, a semiconductor module on which a semiconductor element such as the
特許文献1のような少なくとも両端が固定された半導体チップ10が、上述の押圧による荷重や衝撃を受けて、ねじりや曲げモーメントが加わると、半導体チップ10とパッケージ本体20との接続部にひびや破断を起こして損傷しやすいという課題があった。
When a
本発明は上記の課題を解決するもので、半導体素子を高密度に実装するとともに、信頼性に優れた半導体モジュールおよびカード型情報装置を提供することを目的としている。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor module and a card-type information device that are capable of mounting semiconductor elements at high density and having excellent reliability.
上記の目的を達成するために本発明は、接続端子が設けられた複数の半導体素子と、接続端子に接続され半導体素子の信号を取り出す取り出し電極が設けられた基板とを備え、それぞれの半導体素子が基板に積層された半導体モジュールであって、接続端子は半導体素子の一端のみに設けられた構成とする。 In order to achieve the above object, the present invention comprises a plurality of semiconductor elements provided with connection terminals, and a substrate provided with extraction electrodes connected to the connection terminals for extracting signals from the semiconductor elements. Is a semiconductor module laminated on a substrate, and the connection terminal is provided only at one end of the semiconductor element.
このような構成の半導体モジュールは半導体素子を高密度に実装できるとともに、半導体素子の一端のみが基板と接続されているため、半導体素子が押圧されてねじりや曲げモーメントが加わっても、半導体素子の他端の自由端により、ねじりや曲げモーメントが緩和される。そのため、半導体素子と基板とが接続された接続部に加わる応力も小さくなり、接続部の損傷を起こしにくい信頼性の高い半導体モジュールを提供できる。 The semiconductor module having such a configuration can mount semiconductor elements at a high density, and only one end of the semiconductor element is connected to the substrate. Therefore, even if the semiconductor element is pressed and a torsion or bending moment is applied, The torsion and bending moment is relieved by the free end at the other end. Therefore, the stress applied to the connection portion where the semiconductor element and the substrate are connected is also reduced, and a highly reliable semiconductor module that hardly damages the connection portion can be provided.
また本発明の半導体モジュールの基板は平板形状であり、それぞれの半導体素子は基板と基板からの高さを異ならせるボールバンプ接続をしてもよい。 Moreover, the board | substrate of the semiconductor module of this invention is flat form, and each semiconductor element may carry out the ball bump connection which makes the height from a board | substrate and a board | substrate different.
このような半導体モジュールは、平板形状の基板と半導体素子とをボールバンプ接続するためシンプルな構成で、容易に半導体素子を高密度に実装できる構成となる。また半導体素子が積層される高さは、ボールバンプの大きさにより簡単に変えることができる。 Such a semiconductor module has a simple configuration for ball bump connection between a flat plate-shaped substrate and a semiconductor element, and can easily mount the semiconductor elements at a high density. The height at which the semiconductor elements are stacked can be easily changed depending on the size of the ball bump.
また本発明の半導体モジュールの基板は、半導体素子を積層するための段部が設けられた形状としてもよい。 The substrate of the semiconductor module of the present invention may have a shape provided with a step portion for stacking semiconductor elements.
このような形状の基板とすると、半導体素子とバンプ接続もできるし、異方性導電フィルムなどを用いた圧接接合もでき、接続方法の選択が拡がる。また段部により、基板と半導体素子との接続間距離が小さくなるので、接続間距離のバラツキも小さくなり接続箇所の信頼性を高めることができる。 When the substrate has such a shape, bump connection with a semiconductor element can be performed, and press-contact bonding using an anisotropic conductive film or the like can be performed, so that selection of connection methods is expanded. In addition, since the distance between the connection between the substrate and the semiconductor element is reduced by the stepped portion, the variation in the distance between the connections is reduced, and the reliability of the connection portion can be increased.
また本発明の半導体モジュールの基板は、半導体素子を囲む枠体を備えてもよい。 Moreover, the substrate of the semiconductor module of the present invention may include a frame surrounding the semiconductor element.
このような枠体を備えることで、半導体モジュールに加えられるねじりや曲げモーメントに対する変形や衝撃に対する信頼性を高めることができる。 By providing such a frame, it is possible to improve the reliability against deformation and impact against torsion and bending moment applied to the semiconductor module.
また本発明の半導体モジュールの積層する半導体素子間に緩衝シートが配置されたまたは封止樹脂が充填されてもよい。 In addition, a buffer sheet may be disposed between the semiconductor elements stacked in the semiconductor module of the present invention or may be filled with a sealing resin.
このような緩衝シートまたは封止樹脂により、半導体モジュールに加えられる衝撃やねじり、曲げモーメントを緩和して半導体モジュールとしての信頼性を高めることができる。 With such a buffer sheet or a sealing resin, the impact, torsion, and bending moment applied to the semiconductor module can be reduced, and the reliability of the semiconductor module can be improved.
また本発明の半導体モジュールの半導体素子は、メモリチップとしてもよい。 The semiconductor element of the semiconductor module of the present invention may be a memory chip.
さらに本発明のカード型情報装置は、上述の半導体モジュールに外部端子に接続する外部接続端子を設けたメモリモジュール基板と、半導体素子を制御する回路制御素子と、メモリモジュール基板および回路制御素子を内包する筐体とを備えた構成とする。 Further, the card type information device of the present invention includes a memory module substrate provided with an external connection terminal for connecting to an external terminal in the above-described semiconductor module, a circuit control element for controlling the semiconductor element, and the memory module substrate and the circuit control element. It is set as the structure provided with the housing | casing to perform.
このような構成のカード型情報装置は、半導体素子の一端のみが接続され、他端は自由端となっている。そのため半導体素子に外部から荷重が加わっても、自由端により荷重によるねじりや曲げモーメントが緩和され、半導体素子と基板との接続部の損傷を起こしにくい信頼性の高いカード型情報装置を提供することができる。 In the card type information device having such a configuration, only one end of the semiconductor element is connected, and the other end is a free end. Therefore, even when a load is applied to the semiconductor element from the outside, a torsional or bending moment due to the load is relaxed by the free end, and a highly reliable card type information device that hardly causes damage to the connection portion between the semiconductor element and the substrate is provided. Can do.
本発明によれば、半導体素子を高密度に実装でき、外部から荷重が加わっても半導体素子と基板との接続部に加わるねじりや曲げモーメントが緩和され、信頼性が高い半導体モジュールおよびカード型情報装置を提供することができる。 According to the present invention, semiconductor elements can be mounted at high density, and the torsion and bending moment applied to the connection portion between the semiconductor elements and the substrate can be relaxed even when a load is applied from the outside, and the semiconductor module and card type information with high reliability An apparatus can be provided.
以下、本発明の実施の形態による半導体モジュールおよびカード型情報装置について図面を用いて説明する。また本発明の実施の形態では、半導体モジュールとしてメモリチップを搭載したメモリモジュール基板を例に説明する。 Hereinafter, a semiconductor module and a card type information device according to embodiments of the present invention will be described with reference to the drawings. In the embodiment of the present invention, a memory module substrate on which a memory chip is mounted as a semiconductor module will be described as an example.
(第1の実施の形態)
図1(a)は本発明の第1の実施の形態のメモリモジュール基板の平面図、図1(b)は図1(a)のA1−A2−A3−A4−A5−A6線断面図である。メモリモジュール基板100は、例えばガラスエポキシ積層板の基板102と、4個の半導体素子のメモリチップ104a〜104dとで構成されている。
(First embodiment)
FIG. 1A is a plan view of the memory module substrate according to the first embodiment of the present invention, and FIG. 1B is A 1 -A 2 -A 3 -A 4 -A 5- of FIG. a a 6 a sectional view taken along a line. The
そしてそれぞれのメモリチップ104a〜104dの一端には、接続端子106が設けられている。また基板102には、取り出し電極108が設けられて接続端子106と接続され、メモリチップ104a〜104dの信号を取り出している。
A
ここで接続端子106と取り出し電極108とは、ボールバンプ接続されている。例えば、メモリチップ104aは径の大きい銅(Cu)ボール110aを、メモリチップ104dは径の小さい銅(Cu)ボール110dを介してクリームはんだ112a、112dにより接続端子106と取り出し電極108とが接続されている。すなわち図1(b)に示すように、基板102からメモリチップ104a〜104dの高さを異ならせるように、銅(Cu)ボール110a〜110dの大きさを変えている。
Here, the
なお図1では、それぞれのメモリチップ104a〜104dの接続端子106を2個ずつ描いてあるだけで、実際の個数より少ない。これは、メモリチップ104a〜104dの数mmの平面寸法と、数十μmの厚みおよび間隔とを縮尺を変えて同一紙面で示すため、銅(Cu)ボール110a〜110dの径を実際より大きく描いているからである。以降の図面においても、接続端子を2個しか描いていないのは同様の理由による。
In FIG. 1, only two
このようなメモリモジュール基板100は、平板形状の基板102とメモリチップ104a〜104dとをボールバンプ接続するためシンプルな構成で、容易にメモリチップ104a〜104dを高密度に実装できる構成となる。またメモリチップ104a〜104dが積層される高さは、ボールバンプ、すなわち銅(Cu)ボール110a〜110dの大きさにより簡単に変えることができる。
Such a
次に、このような構成のメモリチップ104a〜104dがねじりや曲げのモーメントに対して強い理由を説明する。図2(a)は図1のメモリモジュール基板に荷重が加わりメモリチップにねじりモーメントが発生したときの説明図、図2(b)は同メモリモジュール基板に荷重が加わり基板に曲げモーメントが発生したときの説明図である。
Next, the reason why the
図2(a)に示すように、メモリチップ104aに上下から荷重が加わるとメモリチップ104aをねじようとするねじりモーメントが働く。また図2(b)に示すように、メモリチップ104aに下方から荷重が加わるとメモリチップ104aを上方に曲げようとする曲げモーメントが働く。
As shown in FIG. 2A, when a load is applied to the
メモリチップ104aは、その一端の接続部114により基板102と接続されている。ここで接続部114とは、メモリチップ104aの接続端子106と基板102の取り出し電極108とが銅(Cu)ボール110aなどを介して接続されている部分である。
The
このような一端のみが接続部114で接続、固定されているメモリチップ104aに、上述のねじりや曲げのモーメントが働いても、他端116が自由端であるため、この自由端によりねじりや曲げのモーメントが緩和される。従来のように他端116も接続、固定されている場合、メモリチップにねじりや曲げのモーメントが働くと、両端の接続、固定されている部分に大きな力が働く。しかし、他端116が自由端であると、この自由端でねじりや曲げのモーメントが部分的に開放されるため、接続部114に働く力が緩和され、接続部114が破断などの損傷を起こすことは少なくなる。
Even if the above-described twisting or bending moment is applied to the
次に図3は、本発明の第1の実施の形態の変形例のメモリモジュール基板の断面図である。図3のメモリモジュール基板120は、図1のメモリモジュール基板100のメモリチップ104a〜104d間に、例えばポリイミド樹脂やポリエチレン樹脂などの緩衝シート122が配置されている。すなわちメモリモジュール基板120は、緩衝シート122がメモリチップ104aとメモリチップ104bとの間、メモリチップ104bとメモリチップ104cとの間、およびメモリチップ104cとメモリチップ104dとの間に配置されている。
Next, FIG. 3 is a cross-sectional view of a memory module substrate according to a modification of the first embodiment of the present invention. In the
このような緩衝シート122が、メモリチップ104a〜104d間に配置されることにより、メモリモジュール基板120に衝撃やねじり、曲げモーメントが加えられても、緩和されてメモリモジュール基板120としての信頼性を高めることができる。
By disposing such a
また緩衝シート122に代えて、例えばエポキシ樹脂などの封止樹脂をメモリチップ104a〜104d間に充填しても緩衝シート122と同様の効果が得られる。
Further, the same effect as that of the
(第2の実施の形態)
図4(a)は本発明の第2の実施の形態のメモリモジュール基板の平面図、図4(b)は図4(a)のB1−B2−B3−B4−B5−B6線断面図である。図4のメモリモジュール基板130が、図1のメモリモジュール基板100と異なる点は基板の形状であるのでこの点を中心に説明し、図1と同じ構成要素には同一の符号を付与する。
(Second Embodiment)
FIG. 4A is a plan view of a memory module substrate according to the second embodiment of the present invention, and FIG. 4B is B 1 -B 2 -B 3 -B 4 -B 5-in FIG. B 6 line is a sectional view. The
メモリモジュール基板130の基板132は、例えばエポキシ樹脂製であり、メモリチップ104a〜104dを積層するための段部134a〜134dが設けられた形状である。また、それぞれのメモリチップ104a〜104dの接続端子106と、基板132の取り出し電極108とは、NCP(Non Conductive Paste)やACF(Anisotoropic Conducticve Film)を介して圧接接合されている。
The
図4(b)の円内に示した拡大断面図は、接続端子106と取り出し電極108とを圧接接合する前の状態である。すなわち、取り出し電極108には金(Au)バンプ109の突起が設けられ、接続端子106との間にACF107が挟まれている。そして上下から加熱、加圧することにより金(Au)バンプ109は押しつぶされるとともに、ACF107の導電粒子により接続端子106と取り出し電極108とは導通される。
The enlarged cross-sectional view shown in the circle of FIG. 4B is a state before the
ここで、接続端子106と取り出し電極108との接続は、圧接接合以外にはんだバンプ接合を行ってもよい。このように基板132とメモリチップ104a〜104dとの接続は、バンプ接合もできるし、異方性導電フィルムなどを用いた圧接接合もでき、接続方法の選択が拡がる。また段部134a〜134dを設けることにより、基板132とメモリチップ104a〜104dとの接続間距離が小さくなるので、径の大きな銅(Cu)ボールを用いたときのようなバラツキも小さくなるので、接続箇所の信頼性を高めることができる。
Here, the connection between the
(第3の実施の形態)
図5(a)は本発明の第3の実施の形態のメモリモジュール基板の平面図、図5(b)は図5(a)のC−C線断面図である。図5のメモリモジュール基板140も、例えばエポキシ樹脂の基板142と、4個の半導体素子のメモリチップ104a〜104dとで構成されている。
(Third embodiment)
FIG. 5A is a plan view of a memory module substrate according to the third embodiment of the present invention, and FIG. 5B is a cross-sectional view taken along the line CC of FIG. 5A. The
ここで基板142は、メモリチップ104a〜104dを囲む枠体143を備えている。また基板142は、その厚み方向の中央に中央軸146を備え、中央軸146の上下にメモリチップ104a〜104dを実装する構成である。すなわち図5(b)に示すように、中央軸146に段部144a、144dを設け、段部144aにはメモリチップ104aが、段部144dにはメモリチップ104dが、中央軸146にメモリチップ104b、104cが実装されている。そして、それぞれのメモリチップ104a〜104dは一端に設けた接続端子106と、基板142に設けた取り出し電極108とがACF107などを用いた圧接接合により接続されている。
Here, the
なお、図5の接続端子106と取り出し電極108との接続も、圧接接合でなくはんだバンプ接合でもよい。また中央軸146に段部144a、144dを設けず、ボールバンプ接続をしてもよい。
Note that the connection between the
このような枠体143は、メモリチップ104a〜104dを囲む構成であるので、メモリチップ104a〜104dを保護する役割を果たす。そのため、メモリモジュール基板140にねじりや曲げモーメントおよび衝撃が加えられても、メモリチップ104a〜104dに直接加わる力が緩和され、接続などの信頼性をさらに高めることができる。
Such a
次に図6(a)は本発明の第3の実施の形態の変形例1のメモリモジュール基板の平面図、図6(b)は図6(a)のD−D線断面図である。図6のメモリモジュール基板150が、図5のメモリモジュール基板140と異なる点は、メモリチップ104a〜104dの実装される向きである。
Next, FIG. 6A is a plan view of a memory module substrate according to Modification 1 of the third embodiment of the present invention, and FIG. 6B is a cross-sectional view taken along the line DD of FIG. The
すなわち図5のメモリモジュール基板140では、メモリチップ104a〜104dが互い違いに実装されていたが、図6のメモリモジュール基板150では同じ向きに実装されている。このようにメモリチップ104a〜104dの実装する向きで、メモリモジュール基板140、150の外形寸法が異なるため、メモリモジュール基板140、150を内蔵する空間に合わせて、適切な外形寸法のメモリモジュール基板140、150を選択すればよい。
That is, in the
次に図7(a)は本発明の第3の実施の形態の変形例2のメモリモジュール基板の平面図、図7(b)は図7(a)のE−E線断面図である。図7のメモリモジュール基板160は、基板162に階段状のキャビティ163を設け、その段部164a〜164dにメモリチップ104a〜104dの一端が接続された構成である。
Next, FIG. 7A is a plan view of a memory module substrate according to Modification 2 of the third embodiment of the present invention, and FIG. 7B is a cross-sectional view taken along the line EE of FIG. The
このようなメモリモジュール基板160は、基板162内に上面を除いてメモリチップ104a〜104dが収納されるので、外部から加えられる力に対してより信頼性を高めることができる。
In such a
次に図8(a)は本発明の第3の実施の形態の変形例3のメモリモジュール基板の平面図、図8(b)は図8(a)のF−F線断面図である。図8のメモリモジュール基板170は、メモリチップ104a〜104hを8個実装し、記憶容量を大きくする場合である。
Next, FIG. 8A is a plan view of a memory module substrate according to Modification 3 of the third embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along line FF in FIG. 8A. The
図8に示すように、8個のメモリチップ104a〜104hは互い違いの向きにそれぞれ一端が基板172に接続されている。そして上下、平面方向に隣接するメモリチップは、それぞれ90°向きを変えて実装されている。例えば上下方向に隣接するメモリチップ104aとメモリチップ104b、平面方向に隣接するメモリチップ104aとメモリチップ104eである。
As shown in FIG. 8, one end of each of the eight
このように互い違いにメモリチップ104a〜104hを配置することで、限られた空間に高密度にメモリチップ104a〜104hを実装することができる。
Thus, by arranging the
以上、本発明の実施の形態では90°向きを変えてメモリチップを配置する例のみを示したが、メモリモジュール基板を内蔵する空間の形状に合わせて、メモリチップを配置する角度を決めればよく、90°に限定されるものではない。 As described above, in the embodiment of the present invention, only the example in which the memory chip is arranged by changing the direction by 90 ° is shown. However, the angle at which the memory chip is arranged may be determined in accordance with the shape of the space in which the memory module substrate is built. The angle is not limited to 90 °.
(第4の実施の形態)
次に、カード型情報装置としてメモリモジュール基板を内蔵したメモリカードについて説明する。図9(a)は本発明の第4の実施の形態のメモリカードの斜視図、図9(b)は図9(a)のメモリカードを平面Gで切断したときの断面図である。
(Fourth embodiment)
Next, a memory card incorporating a memory module substrate will be described as a card type information device. FIG. 9A is a perspective view of a memory card according to the fourth embodiment of the present invention, and FIG. 9B is a cross-sectional view of the memory card of FIG.
図9(a)に示すようにメモリカード200は、長方形状の大きさおよび厚みが規格化されたサイズとなっている。例えばSDメモリカード(登録商標)は長さ32mm、幅24mm、厚みが2.1mmである。このような限られた空間内へメモリチップを高密度に実装したメモリモジュール基板を内蔵させることにより、メモリカード200の記憶容量を増大させることができる。例えば1個のメモリチップが512MBの場合、図8のメモリモジュール基板170は8個のメモリチップ104a〜104hを備えているので、約4GBの記憶容量にできる。
As shown in FIG. 9A, the
また図9(b)に示すようにメモリカード200は、例えば図1のメモリモジュール基板100と、メモリチップ104a〜104dを制御する回路制御素子202とを内包したポリカーボネート/ABSアロイなどからなる筐体204で構成されている。
Further, as shown in FIG. 9B, the
ここで回路制御素子202は、メモリモジュール基板100の基板102の下面にはんだ接続されている。また基板102には、外部端子に接続するための外部接続端子206およびバイパス用のチップコンデンサ208が取り付けられている。
Here, the
このようなメモリカード200は、高密度に実装されたメモリチップ104a〜104dを備えたメモリモジュール基板100を内蔵しているため、記憶容量の大きなカード型情報装置とできる。またメモリチップ104a〜104dの一端のみが接続され、他端116は自由端となっているためメモリカード200に外部から荷重が加わっても、自由端で荷重によるモーメントが緩和される。そのため、接続部114の損傷を起こしにくい信頼性の高いカード型情報装置を提供することができる。
Since such a
また図10は、本発明の第4の実施の形態の変形例のメモリカードの断面図である。メモリカード210は、図4のメモリモジュール基板130を内蔵し、基板132に座繰りを入れ回路制御素子202を収納している。
FIG. 10 is a sectional view of a memory card according to a modification of the fourth embodiment of the present invention. The
このような構成とすれば従来、回路制御素子202を取り付けるために設けていた空間203も有効に利用できることになる。例えば、この空間203にも破線で示すメモリチップ105を実装するようにすれば、さらに記憶容量を増大させたメモリカードを実現できる。
With such a configuration, the
なお本発明の実施の形態では、半導体素子としてメモリチップで説明したが、シングルチップマイコンなどのASIC用ICチップであってもよい。 In the embodiment of the present invention, the memory chip is described as the semiconductor element. However, an ASIC IC chip such as a single chip microcomputer may be used.
本発明の半導体モジュールおよびカード型情報装置は、デジタルカメラや携帯音楽プレーヤー、携帯情報端末などの携帯型デジタル機器に使用する情報伝達媒体として有用である。 The semiconductor module and the card type information device of the present invention are useful as an information transmission medium used for portable digital devices such as a digital camera, a portable music player, and a portable information terminal.
100,120,130,140,150,160,170 メモリモジュール基板(半導体モジュール)
102,132,142,162,172 基板
104a,104b,104c,104d,104e,104f,104g,104h,105 メモリチップ(半導体素子)
106 接続端子
107 ACF
108 取り出し電極
109 金(Au)バンプ
110a,110b,110c,110d 銅(Cu)ボール
112a,112d クリームはんだ
114 接続部
116 他端
122 緩衝シート
134a,134b,134c,134d,144a,144d,164a,164b,164c,164d 段部
143 枠体
146 中央軸
163 キャビティ
200,210 メモリカード(カード型情報装置)
202 回路制御素子
204 筐体
203 空間
206 外部接続端子
208 チップコンデンサ
100, 120, 130, 140, 150, 160, 170 Memory module substrate (semiconductor module)
102, 132, 142, 162, 172
106
108
202
Claims (6)
前記接続端子と接続される取り出し電極を有する基板とを備え、
それぞれの前記半導体素子が前記基板に積層された半導体モジュールであって、
前記接続端子は前記半導体素子の一端のみに設けられ、
前記基板は、四角形状でその外周4辺に前記半導体素子それぞれを設置するための段部を有し、
前記基板からの前記段部の高さが各段部間で異なっており、前記それぞれの半導体素子の少なくとも一端は、前記基板で囲まれていない半導体モジュール。 A plurality of semiconductor elements provided with connection terminals;
A substrate having an extraction electrode connected to the connection terminal;
Each of the semiconductor elements is a semiconductor module laminated on the substrate,
The connection terminal is provided only at one end of the semiconductor element,
The substrate has a quadrangular shape and a step portion for installing each of the semiconductor elements on the outer periphery of the four sides.
The height of the said step part from the said board | substrate differs between each step part, The semiconductor module in which at least one end of each said semiconductor element is not enclosed by the said board | substrate.
前記半導体素子を制御する回路制御素子と、
前記メモリモジュール基板および前記回路制御素子を内包する筐体とを備えたことを特徴とするカード型情報装置。 A memory module substrate provided with an external connection terminal for connecting to an external terminal in the semiconductor module according to any one of claims 1 to 5,
A circuit control element for controlling the semiconductor element;
A card type information device comprising: the memory module substrate; and a housing containing the circuit control element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048733A JP5145732B2 (en) | 2007-02-28 | 2007-02-28 | Semiconductor module and card type information device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048733A JP5145732B2 (en) | 2007-02-28 | 2007-02-28 | Semiconductor module and card type information device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211126A JP2008211126A (en) | 2008-09-11 |
JP5145732B2 true JP5145732B2 (en) | 2013-02-20 |
Family
ID=39787147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007048733A Expired - Fee Related JP5145732B2 (en) | 2007-02-28 | 2007-02-28 | Semiconductor module and card type information device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145732B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010086904A1 (en) * | 2009-02-02 | 2012-07-26 | 株式会社サトー知識財産研究所 | IC tag |
JP5665511B2 (en) * | 2010-12-10 | 2015-02-04 | 株式会社東芝 | Semiconductor device manufacturing method, manufacturing program, and manufacturing apparatus |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276595A (en) * | 1987-03-06 | 1988-11-14 | 株式会社日立製作所 | Ic card |
JP2823029B2 (en) * | 1992-03-30 | 1998-11-11 | 日本電気株式会社 | Multi-chip module |
JP2004179232A (en) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | Semiconductor device, manufacturing method thereof, and electronic apparatus |
JP2006165002A (en) * | 2004-12-02 | 2006-06-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method of the same |
WO2006095703A1 (en) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | Structure and method for mounting bare chip |
JP2006310649A (en) * | 2005-04-28 | 2006-11-09 | Sharp Corp | Semiconductor device package and its manufacturing method |
-
2007
- 2007-02-28 JP JP2007048733A patent/JP5145732B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008211126A (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100602106B1 (en) | Semiconductor device | |
US7888185B2 (en) | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device | |
US6483718B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
KR100905784B1 (en) | Through electrode for semiconductor package and semiconductor package having the through electrode | |
JP3967133B2 (en) | Manufacturing method of semiconductor device and electronic device | |
US7504717B2 (en) | Semiconductor device | |
US20020017719A1 (en) | Semiconductor device having bonding wires serving as external connection terminals | |
US20040183173A1 (en) | Semiconductor device | |
US20090166839A1 (en) | Semiconductor stack device and mounting method | |
US7663216B2 (en) | High density three dimensional semiconductor die package | |
JP2002076057A5 (en) | ||
US7391106B2 (en) | Stack type package | |
KR102033787B1 (en) | Flexible stack package | |
US20100258952A1 (en) | Interconnection of IC Chips by Flex Circuit Superstructure | |
US20090057902A1 (en) | Method and structure for increased wire bond density in packages for semiconductor chips | |
US20110115100A1 (en) | Semiconductor device | |
EP2650917A2 (en) | Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device | |
US8603865B2 (en) | Semiconductor storage device and manufacturing method thereof | |
JP5145732B2 (en) | Semiconductor module and card type information device | |
JP4717062B2 (en) | Bare chip mounting structure and mounting method | |
CN113906561A (en) | Semiconductor module and method for manufacturing the same | |
JP5056051B2 (en) | Card type information device | |
KR20110133945A (en) | Stacked package and method of manufacturing the same | |
CN112530929A (en) | Electronic assembly, manufacturing method thereof, camera and electronic device | |
JP2721223B2 (en) | Electronic component device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5145732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |