JP5144364B2

JP5144364B2 - 電源回路

Info

Publication number: JP5144364B2
Application number: JP2008121012A
Authority: JP
Inventors: 哲史丸山
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-05-07
Filing date: 2008-05-07
Publication date: 2013-02-13
Anticipated expiration: 2028-05-07
Also published as: JP2009271695A

Description

本発明は、電池を持たないスマートキーや非接触型のＩＣカードのように、外部から与えられる電磁波を電源として動作する携帯機器における電源回路に関するものである。

図２は、従来の電源回路の構成図である。
この電源回路は、例えば電池を持たないスマートキーに搭載され、外部から与えられる電磁波を受信して内部回路１０に供給するための電源電圧ＶＣＬを生成するものである。

この電源回路は、ノードＮ１，Ｎ２間に接続されたコイル１と、これに並列に接続されたコンデンサ２からなる共振回路を有している。ノードＮ２には電源電圧を保持するためのコンデンサ３の一端が接続され、このコンデンサ３の他端は接地電位ＧＮＤに接続されている。また、ノードＮ１と接地電位ＧＮＤの間には、ダイオード接続されたＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）４が接続されている。即ち、ＮＭＯＳ４のソース電極（以下、単に「ソース」という）がノードＮ１に、ゲート電極（以下、単に「ゲート」という）とドレイン電極（以下、単に「ドレイン」という）は接地電位ＧＮＤに接続され、ノードＮ１側がカソード（陰極）、接地電位ＧＮＤ側がアノード（陽極）となっている。そして、ノードＮ２に電源電圧ＶＣＬが生成され、内部回路１０に供給されるようになっている。また、ノードＮ１の信号は、入力信号ＲＦとして内部回路１０に与えられている。

なお、内部回路１０は、電源回路から供給される電源電圧ＶＣＬによって動作し、自動車に搭載された車載器から受信した入力信号ＲＦを復調して、解錠等の操作を無線信号によって行うものである。

図３は、シミュレーションによる図２の動作を示す信号波形図である。なお、このシミュレーションでは、共振回路の共振周波数を１２５ｋＨｚ、コンデンサ３の容量を２．５ｎＦ、ＮＭＯＳ４の閾値電圧ＶＴＮを０．７Ｖとしている。

この電源回路が自動車に近づいて図示しない車載器から１２５ｋＨｚ程度の長波帯の搬送波を変調した電波を受信すると、この搬送波に同調するように設定されたコイル１とコンデンサ２による共振回路に高周波信号が誘起される。高周波信号は、ダイオード接続されたＮＭＯＳ４によって半波整流され、ノードＮ１の入力信号ＲＦは、下限がこのＮＭＯＳ４の閾値電圧ＶＴＮ（この場合、０．７Ｖ）で制限された振幅波形入力となる。また、ノードＮ２には、コンデンサ３に充電された振幅波形入力の中間レベルが電源電圧ＶＣＬとして出力される。電源電圧ＶＣＬは内部回路１０に供給され、この内部回路１０による所定の動作が開始される。

特開２００３−８８００５号公報

しかしながら、前記電源回路では、ノードＮ１に生ずる入力信号ＲＦの下限がＮＭＯＳ４の閾値電圧ＶＴＮ（０．７Ｖ）となるため、この入力信号ＲＦのビーク値が２．０Ｖであっても、ノードＮ２に生成される電源電圧ＶＣＬは最大でも０．６５Ｖとなる。このため、内部回路１０が安定した動作をするのに十分な電源電圧ＶＣＬを得るためには、車載器側の送信電力を大きくする必要があった。また、車載器側の送信電力が小さい場合には、この車載機側に十分に近づかなければ、正常な動作ができないという課題があった。

本発明は、受信電力が小さくても、比較的高い電源電圧を得ることができる電源回路を提供することを目的としている。

本発明は、外部から与えられる電磁波を受信して内部の回路に供給する電源電圧を生成する電源回路を、第１ノードと第２ノードの間に接続されて前記電磁波を受信するコイルと、前記コイルに並列に接続される第１のコンデンサと、前記第２ノードと共通電位の間に接続される第２のコンデンサと、ソースが前記第１ノードに接続され、ゲートが前記共通電位に接続されたデプレッション型の第１のＮＭＯＳと、ソースが前記第１のＮＭＯＳのドレインに接続され、ゲートが前記第２ノードに接続され、ドレインが前記共通電位に接続されたエンハンスメント型の第２のＮＭＯＳで構成している。

本発明では、共振回路の一端の第１ノードと共通電位との間に、ダイオード接続したデプレッション型の第１のＮＭＯＳとエンハンスメント型の第２のＮＭＯＳを直列に接続し、この第２のＮＭＯＳのゲートを電源電圧が出力される第２ノードに接続している。これにより、第２のコンデンサに蓄積された電源電圧が第２のＮＭＯＳの閾値電圧よりも高くなると、この第２のＮＭＯＳが常にオン状態となり、ダイオード接続されたデプレッション型の第１のＮＭＯＳによる半波整流が行われる。デプレッション型の第１のＮＭＯＳは、閾値電圧の絶対値が小さいので導通時の電圧降下が小さく、より高い電源電圧を得ることができるという効果がある。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示す電源回路の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。

この電源回路は、図２と同様に、電池を持たないスマートキーに搭載され、外部から与えられる電磁波を受信して内部回路１０に供給するための電源電圧ＶＣＬを生成するものである。

この電源回路は、ノードＮ１，Ｎ２間に接続されたコイル１と、これに並列に接続されたコンデンサ２からなる共振回路を有している。ノードＮ２には電源電圧を保持するためのコンデンサ３の一端が接続され、このコンデンサ３の他端は共通電位（例えば、接地電位ＧＮＤ）に接続されている。また、ノードＮ１と接地電位ＧＮＤの間には、デプレッション型のＮＭＯＳ（以下、「ＤＭＯＳ」という）５と通常（エンハンスメント型）のＮＭＯＳ６が直列に接続されている。即ち、ノードＮ１にはＤＭＯＳ５の一方の電極であるソースが接続され、このＤＭＯＳ５の他方の電極であるドレインはＮＭＯＳ６の一方の電極であるソースに接続されている。また、ＮＭＯＳ６の他方の電極であるドレインは、ＤＭＯＳ５のゲートと共に、接地電位ＧＮＤに接続されている。更に、ＮＭＯＳ６のゲートはノードＮ２に接続されている。

そして、ノードＮ２に電源電圧ＶＣＬが生成され、内部回路１０に供給されるようになっている。また、ノードＮ１の信号は、入力信号ＲＦとして内部回路１０に与えられている。なお、内部回路１０は、電源回路から供給される電源電圧ＶＣＬによって動作し、自動車に搭載された車載器から受信した、例えば搬送周波数１２５ｋＨｚの入力信号ＲＦを復調して受信処理し、その処理結果に応じて、例えば数１００ＭＨｚ帯の無線信号を使用して自動車のドアの解錠等の操作を行うものである。

図４は、シミュレーションによる図１の動作を示す信号波形図である。なお、このシミュレーションでは、共振回路の共振周波数を１２５ｋＨｚ、コンデンサ３の容量を２．５ｎＦ、ＮＭＯＳ４の閾値電圧ＶＴＮを０．７Ｖとしている。

この電源回路を備えたスマートキーが自動車に近づいて、図示しない車載器から１２５ｋＨｚ程度の長波帯の搬送波を変調した電波を受信すると、この搬送波に同調するように設定されたコイル１とコンデンサ２による共振回路に高周波信号が誘起される。誘起された高周波信号は、ＤＭＯＳ５、ＮＭＯＳ６及びコンデンサ３による直列回路に与えられる。

ノードＮ１，Ｎ２間に誘起された高周波信号によって、ノードＮ１側の電位がノードＮ２側の電位よりも高いときには、ＮＭＯＳ６はオフ状態となるので、ＤＭＯＳ５の状態に拘らず直列回路に電流は流れない。

一方、ノードＮ２側の電位がノードＮ１側の電位よりも高いとき、ＤＭＯＳ５はオン状態となるが、ＮＭＯＳ６はゲートがノードＮ２に接続されているので、コンデンサ３に蓄積された電位、即ち電源電圧ＶＣＬに応じてオン・オフ状態が変化する。電源電圧ＶＣＬがＮＭＯＳ６の閾値電圧ＶＴＮ以下のときには、ノードＮ２，Ｎ１間の電圧が閾値電圧ＶＴＮ−電源電圧ＶＣＬを越えた時点で、ＮＭＯＳ６がオン状態となってコンデンサ３に電荷が蓄積され、電源電圧ＶＣＬは次第に上昇する。

電源電圧ＶＣＬが閾値電圧ＶＴＮ以上に上昇すると、ＮＭＯＳ６は常時オン状態となり、ＤＭＯＳ５による半波整流が行われる。ＤＭＯＳ５は、閾値電圧の絶対値が小さく、ゲートに印加されるバイアス電圧が０でもオン状態となるので、ノードＮ１の入力信号ＲＦの下限は接地電位ＧＮＤ付近まで引き上げられ、０．８Ｖ程度の電源電圧ＶＣＬが得られる。

以上のように、この実施例１の電源回路は、電源電圧ＶＣＬによって動作状態が制御されるＮＭＯＳ６とダイオード接続されたＤＭＯＳ５を直列接続した半波整流回路を設けているので、電源電圧ＶＣＬがこのＮＭＯＳ６の閾値電圧ＶＴＮを越えると、ＮＭＯＳ６の閾値電圧ＶＴＮの影響がなくなってくるので、閾値電圧の絶対値が小さいＤＭＯＳ５による半波整流が行われ、比較的高い電源電圧ＶＣＬを得ることができるという利点がある。

図５は、本発明の実施例２を示す電源回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。

この電源回路は、図１中のノードＮ２とＮＭＯＳ６のゲートの間に、ダイオード接続したＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）７を挿入すると共に、このＮＭＯＳ６のゲートと接地電位ＧＮＤの間に抵抗手段としての抵抗素子８を接続したものである。

即ち、ＰＭＯＳ７のソースはノードＮ２に接続され、このＰＭＯＳ７のゲートとドレインがノードＮ３に接続されている。そして、ノードＮ３にはＮＭＯＳ６のゲートと抵抗素子８の一端が接続され、この抵抗素子８の他端が接地電位ＧＮＤに接続されている。これにより、ＰＭＯＳ７は、アノードがノードＮ２に接続され、カソードがＮ３に接続されたダイオードとして動作する。その他の構成は、図１と同様である。

図６は、シミュレーションによる図５の動作を示す信号波形図である。なお、このシミュレーションでは、ＰＭＯＳ７の閾値電圧ＶＴＰを１．０Ｖ、抵抗素子８の抵抗値を１０ＭΩとし、その他の条件は実施例１と同様である。

この電源回路では、ノードＮ２とＮＭＯＳ６のゲートの間に挿入されたダイオード接続されたＰＭＯＳ７の効果により、電源電圧ＶＣＬがこのＰＭＯＳ７の閾値電圧ＶＴＰを越えてから抵抗素子８に電流が流れ、ノードＮ３の電位が０から徐々に上昇する。従って、電源電圧ＶＣＬが閾値電圧ＶＴＰを越えたとき、ノードＮ２の電位はノードＮ３の電位よりも常に閾値電圧ＶＴＰだけ高くなる。その後の動作は、実施例１と同様である。

これにより、この実施例２の電源回路で生成される電源電圧ＶＣＬは、実施例１の電源回路に比べて、ＰＭＯＳ７の閾値電圧ＶＴＰ分だけ高くなる。

以上のように、この実施例２の電源回路は、実施例１の電源回路に対して、電源電圧ＶＣＬが出力されるノードＮ２とＮＭＯＳ６のゲートとの間に、ダイオード接続されたＰＭＯＳ７を挿入しているので、実施例１よりもこのＰＭＯＳ７の閾値電圧ＶＴＰだけ高い電源電圧ＶＣＬを得ることができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）スマートキーに適用した電源回路について説明したが、この電源回路の適用範囲はスマートキーに限定するものではない。非接触型のＩＣカード等の、外部から与えられる電磁波を電源として動作する携帯機器における電源回路として広く使用することができる。その場合、外部から与えられる電波の周波数に応じて、コイル１とコンデンサ２による共振回路の共振周波数を設定する必要がある。
（ｂ）コンデンサ３や抵抗素子８の値は一例であり、これらの値に限定するものではない。また、必要な容量値や抵抗値が得られるのであれば、各コンデンサや抵抗素子をＭＯＳトランジスタで構成されるＭＯＳキャパシタやＭＯＳ抵抗としても良い。
（ｃ）実施例２のダイオード接続されたＰＭＯＳ７は１個に限定するものではない。複数個直列に接続することにより、更に高い電源電圧ＶＣＬを得ることができる。
（ｄ）各実施例に示した電源回路と内部回路は、１つのＩＣチップ内に集積した構成としても良いし、電源回路と内部回路をそれぞれ別のＩＣチップとして構成しても良い。

本発明の実施例１を示す電源回路の構成図である。従来の電源回路の構成図である。図２の動作を示す信号波形図である。図１の動作を示す信号波形図である。本発明の実施例２を示す電源回路の構成図である。図５の動作を示す信号波形図である。

符号の説明

１コイル
２，３コンデンサ
５ＤＭＯＳ
６ＮＭＯＳ
７ＰＭＯＳ
８抵抗素子
１０内部回路

Claims

外部から与えられる電磁波を受信して内部の回路に供給する電源電圧を生成する電源回路であって、
第１ノードと第２ノードの間に接続されて前記電磁波を受信するコイルと、
前記コイルに並列に接続される第１のコンデンサと、
前記第２ノードと共通電位の間に接続される第２のコンデンサと、
ソース電極が前記第１ノードに接続され、ゲート電極が前記共通電位に接続されたデプレッション型の第１のＮチャネルＭＯＳトランジスタと、
ソース電極が前記第１のＮチャネルＭＯＳトランジスタのドレイン電極に接続され、ゲート電極が前記第２ノードに接続され、ドレイン電極が前記共通電位に接続されたエンハンスメント型の第２のＮチャネルＭＯＳトランジスタとを、
備えたことを特徴とする電源回路。
外部から与えられる電磁波を受信して内部の回路に供給する電源電圧を生成する電源回路であって、
第１ノードと第２ノードの間に接続されて前記電磁波を受信するコイルと、
前記コイルに並列に接続される第１のコンデンサと、
前記第２ノードと共通電位の間に接続される第２のコンデンサと、
ソース電極が前記第２ノードに接続され、ゲート電極とドレイン電極が第３ノードに接続されたＰチャネルＭＯＳトランジスタと、
一端が前記第３ノードに接続され、他端が前記共通電位に接続された抵抗手段と、
ソース電極が前記第１ノードに接続され、ゲート電極が前記共通電位に接続されたデプレッション型の第１のＮチャネルＭＯＳトランジスタと、
ソース電極が前記第１のＮチャネルＭＯＳトランジスタのドレイン電極に接続され、ゲート電極が前記第３ノードに接続され、ドレイン電極が前記共通電位に接続されたエンハンスメント型の第２のＮチャネルＭＯＳトランジスタとを、
備えたことを特徴とする電源回路。
前記第２ノードと前記第３ノードの間に接続されたＰチャネルＭＯＳトランジスタは、直列にダイオード接続された複数のトランジスタで構成されていることを特徴とする請求項２記載の電源回路。