JP5141736B2 - Multilayer thermistor element - Google Patents

Multilayer thermistor element Download PDF

Info

Publication number
JP5141736B2
JP5141736B2 JP2010206599A JP2010206599A JP5141736B2 JP 5141736 B2 JP5141736 B2 JP 5141736B2 JP 2010206599 A JP2010206599 A JP 2010206599A JP 2010206599 A JP2010206599 A JP 2010206599A JP 5141736 B2 JP5141736 B2 JP 5141736B2
Authority
JP
Japan
Prior art keywords
electrode layer
external electrode
thermistor
layer
ceramic particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010206599A
Other languages
Japanese (ja)
Other versions
JP2012064694A (en
Inventor
寛和 小林
勝 鈴木
孝征 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010206599A priority Critical patent/JP5141736B2/en
Publication of JP2012064694A publication Critical patent/JP2012064694A/en
Application granted granted Critical
Publication of JP5141736B2 publication Critical patent/JP5141736B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、積層型サーミスタ素子に関する。   The present invention relates to a laminated thermistor element.

自動車の排ガスなどの温度を測定するサーミスタ素子としては、従来、800℃までの温度を検出することができるものが主流であった。しかしながら、最近では、たとえば1100℃までの高温を測定することができるサーミスタ素子の開発が望まれている。   Conventionally, a thermistor element for measuring the temperature of automobile exhaust gas or the like has been mainly capable of detecting temperatures up to 800 ° C. However, recently, it has been desired to develop a thermistor element capable of measuring a high temperature up to 1100 ° C., for example.

白金は高温耐性が高いため、外部電極層に白金を含み、1000℃までの高温で使用可能なサーミスタ素子が知られている。しかし、より高温の1100℃付近での連続使用環境では、白金を含む外部電極層が凝集して外部電極層の平面における面積が小さくなる現象が発生することがあり、サーミスタ素子の抵抗値にばらつきが生じる虞がある。   Since platinum has high temperature resistance, a thermistor element that contains platinum in the external electrode layer and can be used at high temperatures up to 1000 ° C. is known. However, in a continuous use environment at a higher temperature near 1100 ° C., the phenomenon that the external electrode layer containing platinum aggregates and the area of the external electrode layer in the plane decreases may occur, and the resistance value of the thermistor element varies. May occur.

なお、素子本体との密着性を向上させるために、外部電極層を、金属層と、金属およびセラミックを含む層で構成したサーミスタ素子が知られている(特許文献1参照)。   In order to improve the adhesion to the element body, a thermistor element is known in which the external electrode layer is composed of a metal layer and a layer containing metal and ceramic (see Patent Document 1).

特許文献1に示すサーミスタ素子は積層型サーミスタ素子ではなく、内部電極層とのコンタクトを考慮する必要がない。特許文献1に示す外部電極層は、セラミックの含有量が多すぎるため、その外部電極層を積層型サーミスタ素子に適用した場合には、外部電極層と内部電極層との電気的接続が不十分となり、積層型サーミスタ素子の抵抗値にばらつきが生じる虞がある。   The thermistor element shown in Patent Document 1 is not a laminated thermistor element, and it is not necessary to consider contact with the internal electrode layer. Since the external electrode layer shown in Patent Document 1 has too much ceramic content, when the external electrode layer is applied to a laminated thermistor element, electrical connection between the external electrode layer and the internal electrode layer is insufficient. Therefore, there is a possibility that the resistance value of the laminated thermistor element varies.

特開平4−322401号公報Japanese Patent Laid-Open No. 4-322401

本発明は、このような実状に鑑みてなされ、その目的は、高温での連続使用においても抵抗値にばらつきがなく、信頼性の高い積層型サーミスタ素子を提供することである。   The present invention has been made in view of such a situation, and an object of the present invention is to provide a highly reliable stacked thermistor element in which the resistance value does not vary even during continuous use at high temperatures.

上記目的を達成するために、本発明に係る積層型サーミスタ素子は、
少なくとも一対の内部電極層と、前記内部電極層の間に挟まれるサーミスタ層とを有する素子本体と、
前記素子本体の表面に形成され、前記内部電極層と電気的に接続する外部電極層とを有する積層型サーミスタ素子であって、
前記外部電極層は、
前記素子本体の表面に直接に形成される第1外部電極層と、
前記第1外部電極層の表面に形成される第2外部電極層とを有し、
前記第1外部電極層が白金粒子とセラミック粒子とを含み、前記第2外部電極層が白金粒子で構成され、
前記第1外部電極層における前記白金粒子と前記セラミック粒子との合計を100vol%とした時に、前記セラミック粒子が30〜50vol%であることを特徴とする。
In order to achieve the above object, the laminated thermistor element according to the present invention is:
An element body having at least a pair of internal electrode layers and a thermistor layer sandwiched between the internal electrode layers;
A laminated thermistor element formed on the surface of the element body and having an external electrode layer electrically connected to the internal electrode layer,
The external electrode layer is
A first external electrode layer formed directly on the surface of the element body;
A second external electrode layer formed on the surface of the first external electrode layer,
The first external electrode layer includes platinum particles and ceramic particles, and the second external electrode layer is composed of platinum particles;
When the total of the platinum particles and the ceramic particles in the first external electrode layer is 100 vol%, the ceramic particles are 30 to 50 vol%.

本発明では、第1外部電極層には、セラミック粒子が30vol%以上含有されているため、1100℃付近での連続使用に際しても、外部電極層が凝集するおそれがない。したがって、高温使用時に、外部電極層の平面における面積は一定であり、積層型サーミスタ素子の抵抗値にばらつきが発生しない。また、第1外部電極層に含まれる絶縁性のセラミック粒子が50vol%以下であるため、第1外部電極層を含む外部電極層と内部電極層との電気的接続を良好に確保することができ、積層型サーミスタ素子の抵抗値にばらつきが生じることを防止できる。このように、1100℃付近の比較的に高温の使用環境においても、積層型サーミスタ素子の抵抗値にばらつきが生じないため、信頼性を向上させることが可能となる。   In the present invention, since the first external electrode layer contains 30 vol% or more of ceramic particles, the external electrode layer is not likely to aggregate even during continuous use at around 1100 ° C. Therefore, the area of the external electrode layer in the plane is constant during high temperature use, and the resistance value of the laminated thermistor element does not vary. Further, since the insulating ceramic particles contained in the first external electrode layer is 50 vol% or less, it is possible to ensure good electrical connection between the external electrode layer including the first external electrode layer and the internal electrode layer. Thus, it is possible to prevent variation in the resistance value of the laminated thermistor element. As described above, even in a relatively high temperature use environment around 1100 ° C., the resistance value of the laminated thermistor element does not vary, so that the reliability can be improved.

また、第2外部電極層が白金粒子で構成されるため、第2外部電極層の構造が緻密であり、積層型サーミスタ素子の製造工程において、水分等が内部電極へ侵入するおそれが少ない。   Further, since the second external electrode layer is composed of platinum particles, the structure of the second external electrode layer is dense, and there is little possibility of moisture or the like entering the internal electrode in the manufacturing process of the laminated thermistor element.

好ましくは、前記セラミック粒子は、前記サーミスタ層を構成するセラミック粒子と同じである。第1外部電極層におけるセラミック粒子を、サーミスタ層におけるセラミック粒子と同じにすることで、第1外部電極層と素子本体との密着性がより良好になり、1100℃付近での連続使用に際して、外部電極層の凝集を効果的に防止することができる。また、サーミスタ層と第1外部電極層とで、同じセラミック粒子を用いることにより、製造工程を簡略化することができる。   Preferably, the ceramic particles are the same as the ceramic particles constituting the thermistor layer. By making the ceramic particles in the first external electrode layer the same as the ceramic particles in the thermistor layer, the adhesion between the first external electrode layer and the element body is improved, and the external particles are continuously used at around 1100 ° C. Aggregation of the electrode layer can be effectively prevented. Moreover, the manufacturing process can be simplified by using the same ceramic particles for the thermistor layer and the first external electrode layer.

好ましくは、前記第1外部電極層は、前記白金粒子と前記セラミック粒子を含むペースト膜の焼成体であり、前記第2外部電極層は、前記白金粒子を含むペースト膜の焼成体である。好ましくは、前記内部電極層と、前記サーミスタ層と、前記外部電極層は、同時焼成により形成される。   Preferably, the first external electrode layer is a fired body of a paste film containing the platinum particles and the ceramic particles, and the second external electrode layer is a fired body of a paste film containing the platinum particles. Preferably, the internal electrode layer, the thermistor layer, and the external electrode layer are formed by simultaneous firing.

同時焼成で形成されたとしても、素子本体と外部電極層(第1外部電極層+第2外部電極層)の収縮率の差に基づくデラミネーション等の発生を極力防止することができる。また、同時焼成により、製造工程の簡略化を図ることができる。   Even if it is formed by simultaneous firing, it is possible to prevent the occurrence of delamination or the like based on the difference in shrinkage ratio between the element body and the external electrode layer (first external electrode layer + second external electrode layer) as much as possible. Further, simplification of the manufacturing process can be achieved by simultaneous firing.

図1は、本発明の一実施形態に係る積層型サーミスタ素子の要部縦断面図である。FIG. 1 is a longitudinal sectional view of an essential part of a multilayer thermistor element according to an embodiment of the present invention. 図2は、図1に示すII−II線に沿う積層型サーミスタ素子の横断面図である。FIG. 2 is a cross-sectional view of the laminated thermistor element taken along line II-II shown in FIG. 図3Aは、図1に示す積層型サーミスタ素子の製造工程を示す説明図である。FIG. 3A is an explanatory diagram showing a manufacturing process of the multilayer thermistor element shown in FIG. 図3Bは、図1に示す積層型サーミスタ素子の製造工程を示す説明図である。FIG. 3B is an explanatory diagram showing a manufacturing process of the multilayer thermistor element shown in FIG. 1. 図4は、本発明の他の実施形態に係る積層型サーミスタ素子の要部縦断面図である。FIG. 4 is a longitudinal sectional view of a main part of a laminated thermistor element according to another embodiment of the present invention. 図5は、図1に示すV−V線に沿う積層型サーミスタ素子の横断面図である。FIG. 5 is a cross-sectional view of the laminated thermistor element taken along line VV shown in FIG. 図6は、比較例における高温実験後の積層型サーミスタ素子の横断面図である。FIG. 6 is a cross-sectional view of a stacked thermistor element after a high temperature experiment in a comparative example.

第1実施形態
図1および図2に示すように、本発明の一実施形態に係る積層型サーミスタ素子2は、素子本体4と、一対の外部電極層10と、平行に延びる一対のリード端子12と、絶縁層14とを有している。なお、一対のリード端子12を結ぶ線に平行な方向をX軸とし、リード端子12が延びる方向をY軸とし、X軸およびY軸に垂直な方向をZ軸とする。
First Embodiment As shown in FIGS. 1 and 2, a laminated thermistor element 2 according to an embodiment of the present invention includes an element body 4, a pair of external electrode layers 10, and a pair of lead terminals 12 extending in parallel. And an insulating layer 14. A direction parallel to a line connecting the pair of lead terminals 12 is defined as an X axis, a direction in which the lead terminals 12 extend is defined as a Y axis, and a direction perpendicular to the X axis and the Y axis is defined as a Z axis.

素子本体4は直方体形状をしている。素子本体4のX軸方向の両端面を構成する2面には、後述する内部電極層8と接続するように、一対の外部電極層10が形成されている。各外部電極層10は、素子本体4のX軸方向の両端面の全面に形成してあるが、必ずしも全面に形成する必要はない。   The element body 4 has a rectangular parallelepiped shape. A pair of external electrode layers 10 are formed on two surfaces constituting both end surfaces in the X-axis direction of the element body 4 so as to be connected to an internal electrode layer 8 described later. Each external electrode layer 10 is formed on the entire surface of both end surfaces of the element body 4 in the X-axis direction, but it is not necessarily formed on the entire surface.

各外部電極層10は、素子本体4のX軸方向の両端面にそれぞれ直接に形成される第1外部電極層10aと、各第1外部電極層10aの表面にそれぞれ形成される第2外部電極層10bとを有している。外部電極層10が形成された素子本体4を挟み込むように、一対のリード端子12が外部電極層10に、Pt接続層16によって接続してある。   Each external electrode layer 10 includes a first external electrode layer 10a directly formed on both end faces in the X-axis direction of the element body 4, and a second external electrode formed on the surface of each first external electrode layer 10a. Layer 10b. A pair of lead terminals 12 are connected to the external electrode layer 10 by a Pt connection layer 16 so as to sandwich the element body 4 on which the external electrode layer 10 is formed.

素子本体4の内部には、NTC特性のサーミスタ層6を挟むように、内部電極層8が交互に積層してある。この実施形態では、内部電極層8の平面は、X軸およびY軸を含む平面に平行な方向である。サーミスタ層6を挟む一方の内部電極層8は、一方の外部電極層10に接続してあり、他方の内部電極層8は他方の外部電極層10に接続してあり、積層方向に隣接する内部電極層8で挟まれるサーミスタ層6が、センサ部となる。   Internal electrode layers 8 are alternately stacked inside the element body 4 so as to sandwich the thermistor layers 6 having NTC characteristics. In this embodiment, the plane of the internal electrode layer 8 is a direction parallel to the plane including the X axis and the Y axis. One internal electrode layer 8 sandwiching the thermistor layer 6 is connected to one external electrode layer 10, and the other internal electrode layer 8 is connected to the other external electrode layer 10. The thermistor layer 6 sandwiched between the electrode layers 8 serves as a sensor portion.

図2に示すように、サーミスタ層6を介して交互に積層される内部電極層8は、素子本体4におけるX軸方向の両端面に形成してある一対の外部電極層10にそれぞれ接続され、素子本体4における積層方向(Z軸方向)の両端部には、センサ部としては機能しないサーミスタ層6aが積層されている。   As shown in FIG. 2, the internal electrode layers 8 stacked alternately via the thermistor layers 6 are respectively connected to a pair of external electrode layers 10 formed on both end surfaces in the X-axis direction of the element body 4. A thermistor layer 6a that does not function as a sensor portion is laminated at both ends of the element body 4 in the lamination direction (Z-axis direction).

NTC特性のサーミスタ層6(サーミスタ層6aも含む)の材質は、半導体セラミックであれば特に制限されず、たとえば、イットリウム(Y)、カルシウム(Ca)、クロム(Cr)、アルミニウム(Al)などの元素の酸化物を主成分として含む材料で構成される。また、特性向上等のために副成分が含有されていてもよい。副成分として、スズ(Sn)、コバルト(Co)などが含有されてもよい。主成分および副成分の組成および含有量は、所望の特性に応じて適宜決定すればよい。サーミスタ層6(サーミスタ層6aも含む)におけるセラミック粒子の粒径は、0.5〜2.0μmであることが好ましい。   The material of the NTC characteristic thermistor layer 6 (including the thermistor layer 6a) is not particularly limited as long as it is a semiconductor ceramic. For example, yttrium (Y), calcium (Ca), chromium (Cr), aluminum (Al), etc. It is composed of a material containing an elemental oxide as a main component. In addition, an auxiliary component may be contained for improving characteristics. As a subcomponent, tin (Sn), cobalt (Co), or the like may be contained. What is necessary is just to determine suitably a composition and content of a main component and a subcomponent according to a desired characteristic. The particle size of the ceramic particles in the thermistor layer 6 (including the thermistor layer 6a) is preferably 0.5 to 2.0 μm.

サーミスタ層6の厚みは、特に制限されないが、本実施形態では、好ましくは10〜100μm程度である。また、外側に積層されるサーミスタ層6aの厚みは、特に限定されないが、好ましくは40〜600μmである。   The thickness of the thermistor layer 6 is not particularly limited, but is preferably about 10 to 100 μm in this embodiment. Moreover, the thickness of the thermistor layer 6a laminated | stacked on the outer side is although it does not specifically limit, Preferably it is 40-600 micrometers.

内部電極層8を構成する導電材としては、Ptで構成されることが好ましいが、Ag、Pd、Au、Pt等の貴金属およびこれらの合金(Pt−Pd合金など)などで構成されても良い。本実施形態では、内部電極層8は、Ptペーストを、サーミスタ層6,6aを構成するグリーンシートと共に同時焼成することで形成される。内部電極層8の厚みは、好ましくは0.5〜3.0μmである。   The conductive material constituting the internal electrode layer 8 is preferably composed of Pt, but may be composed of a noble metal such as Ag, Pd, Au, Pt, and alloys thereof (such as Pt—Pd alloy). . In the present embodiment, the internal electrode layer 8 is formed by co-firing Pt paste together with the green sheets constituting the thermistor layers 6 and 6a. The thickness of the internal electrode layer 8 is preferably 0.5 to 3.0 μm.

外部電極層10の厚みは、特に限定されないが、好ましくは2〜15μmである。第1外部電極層10aは、Pt粒子と、セラミック粒子とで構成される。第1外部電極層10aにおけるセラミック粒子の材質および粒径は、サーミスタ層6におけるセラミック粒子と同じであることが好ましいが、多少異なっていてもよい。   The thickness of the external electrode layer 10 is not particularly limited, but is preferably 2 to 15 μm. The first external electrode layer 10a is composed of Pt particles and ceramic particles. The material and particle size of the ceramic particles in the first external electrode layer 10a are preferably the same as the ceramic particles in the thermistor layer 6, but may be somewhat different.

第1外部電極層10aにおけるPt粒子とセラミック粒子との合計を100vol%とした時に、セラミック粒子が30〜50vol%である。第1外部電極層10aは、Pt粒子とセラミック粒子を含むペースト膜を塗布して素子本体4と同時焼成することで形成される。第2外部電極層10bは、Pt粒子を含むペースト膜を塗布して素子本体4と同時焼成することで形成される。   When the total of Pt particles and ceramic particles in the first external electrode layer 10a is 100 vol%, the ceramic particles are 30 to 50 vol%. The first external electrode layer 10 a is formed by applying a paste film containing Pt particles and ceramic particles and simultaneously firing the element body 4. The second external electrode layer 10 b is formed by applying a paste film containing Pt particles and simultaneously firing the element body 4.

リード端子12は、本実施形態では、断面が楕円形の線材で構成してあり、楕円形の短径の長さは、特に限定されないが、好ましくは0.1〜0.4μmである。本実施形態では、リード端子12は、Ptで構成されるが、Feをベースとした耐熱合金(たとえばステンレス鋼)で構成されも良く、Niをベースとした耐熱合金で構成されても良い。Pt接続層16は、焼成後の外部電極層10に対してリード端子12を接続する際に、図3Bに示すように、Ptペースト16Aを塗布して焼付け処理することによって形成される。なお、内部電極層8、第2外部電極層10b、Pt接続層16は、同一のPtペースト16Aにより形成されることが好ましい。材料を共用でき、製造コストを低減できる。   In the present embodiment, the lead terminal 12 is formed of a wire having an elliptical cross section, and the length of the elliptical minor axis is not particularly limited, but is preferably 0.1 to 0.4 μm. In this embodiment, the lead terminal 12 is made of Pt, but may be made of a heat-resistant alloy based on Fe (for example, stainless steel) or a heat-resistant alloy based on Ni. The Pt connection layer 16 is formed by applying and baking a Pt paste 16A as shown in FIG. 3B when the lead terminal 12 is connected to the external electrode layer 10 after firing. The internal electrode layer 8, the second external electrode layer 10b, and the Pt connection layer 16 are preferably formed from the same Pt paste 16A. Materials can be shared and manufacturing costs can be reduced.

リード端子12の先端が外部電極層10(第2外部電極層10b)に接続する部分を少なくとも覆うように、しかも素子本体4の全周を覆い、リード端子12の後端部を露出させるように、絶縁層14が素子本体4の周囲を被覆してある。   The leading end of the lead terminal 12 covers at least the portion connected to the external electrode layer 10 (second external electrode layer 10b), covers the entire circumference of the element body 4, and exposes the rear end portion of the lead terminal 12. The insulating layer 14 covers the periphery of the element body 4.

絶縁層14は、1100℃以上の耐熱性を有することが好ましい。積層型サーミスタ素子2は、金属ケース18の内側に配置されている。金属ケース18は、たとえばステンレス製である。   The insulating layer 14 preferably has a heat resistance of 1100 ° C. or higher. The stacked thermistor element 2 is disposed inside the metal case 18. The metal case 18 is made of stainless steel, for example.

次に、本実施形態に係る積層型サーミスタ2の製造方法の一例を説明する。本実施形態に係る積層型サーミスタを製造する方法としては、特に制限されず、公知の方法を用いればよいが、以下の説明では、シート法を用いる場合を例示する。   Next, an example of a method for manufacturing the laminated thermistor 2 according to this embodiment will be described. A method for manufacturing the laminated thermistor according to the present embodiment is not particularly limited, and a known method may be used. However, in the following description, a case where a sheet method is used is illustrated.

まず、Ptペーストを準備する。なお、このPtペーストを用いて、内部電極層8、第2外部電極層10b、Pt接続層16を形成することとなる。   First, a Pt paste is prepared. The internal electrode layer 8, the second external electrode layer 10b, and the Pt connection layer 16 are formed using this Pt paste.

次に、グリーンシートを準備する。サーミスタ層を構成する材料の原料を湿式混合等の手段によって均一に混合した後、乾燥させる。サーミスタ層の原料としては、Y、Ca、Cr、Al、Co、Snの酸化物、炭酸塩、硝酸塩などが用いられる。なお、この種の材料には、Si、K、Na、Niなどの不可避的不純物が0.1重量%程度以下、含まれていてもよい。   Next, a green sheet is prepared. The raw materials of the material constituting the thermistor layer are uniformly mixed by means such as wet mixing and then dried. As a raw material for the thermistor layer, oxides, carbonates, nitrates, etc. of Y, Ca, Cr, Al, Co, Sn are used. This type of material may contain inevitable impurities such as Si, K, Na, Ni and the like in an amount of about 0.1% by weight or less.

次に、サーミスタ層を構成する材料を仮焼成し、仮焼粉を湿式粉砕する。仮焼成の条件としては、1100〜1300℃であることが好ましい。湿式粉砕されたセラミック粒子の一部は、後で第1外部電極層ペーストの材料として用いる。そして、粉砕された仮焼粉末にバインダや溶剤などを加えてスラリー化する。次に、スラリーをドクターブレード法またはスクリーン印刷法等の手段によってシート化し、その後に乾燥させてグリーンシートを得る。なお、この時のセラミック粒子の粒径は、0.5〜2.0μmであることが好ましい。   Next, the material constituting the thermistor layer is temporarily fired, and the calcined powder is wet pulverized. The pre-baking condition is preferably 1100 to 1300 ° C. Part of the wet-pulverized ceramic particles is used later as a material for the first external electrode layer paste. Then, a binder or a solvent is added to the pulverized calcined powder to form a slurry. Next, the slurry is formed into a sheet by means such as a doctor blade method or a screen printing method, and then dried to obtain a green sheet. In addition, it is preferable that the particle size of the ceramic particle at this time is 0.5-2.0 micrometers.

このようにして得られたグリーンシートの上に、Ptペーストを用いてスクリーン印刷を行うことで、所定パターンのPtペースト膜が形成されたグリーンシートが得られる。このPtペースト膜は、後で内部電極層8となる。表面に所定パターンのPtペースト膜が形成されたグリーンシートと、Ptペースト膜が形成されていないグリーンシートとを用意する。   By performing screen printing using the Pt paste on the green sheet thus obtained, a green sheet on which a Pt paste film having a predetermined pattern is formed is obtained. This Pt paste film becomes the internal electrode layer 8 later. A green sheet on which a Pt paste film having a predetermined pattern is formed on a surface and a green sheet on which no Pt paste film is formed are prepared.

次に、これらのグリーンシートを重ね合せ、圧力を加えて圧着し、乾燥工程等の必要な工程を経た後に切断し、グリーン状態の素子本体4が得られる。   Next, these green sheets are overlapped, pressure is applied and pressure-bonded, and after necessary steps such as a drying step, the green sheets are cut to obtain the element body 4 in a green state.

次に、グリーン状態の素子本体4の内部電極層8が露出する2面に、第1外部電極層10aとなる第1外部電極層ペーストを塗布する。第1外部電極層ペーストは、Pt粒子と、上述したセラミック粒子と、バインダと、溶剤とを含む。第1外部電極層ペーストにおけるPt粒子とセラミック粒子との割合は、Pt粒子とセラミック粒子との合計を100vol%とした時に、セラミック粒子が30〜50vol%であり、好ましくは40〜50vol%である。   Next, a first external electrode layer paste to be the first external electrode layer 10a is applied to the two surfaces where the internal electrode layer 8 of the element body 4 in the green state is exposed. The first external electrode layer paste includes Pt particles, the above-described ceramic particles, a binder, and a solvent. The ratio of the Pt particles and the ceramic particles in the first external electrode layer paste is 30 to 50 vol%, preferably 40 to 50 vol%, when the total of the Pt particles and the ceramic particles is 100 vol%. .

素子本体4に形成された第1外部電極層ペーストの表面に、第2外部電極層10bとなる第2外部電極層ペーストとして、上述したPtペーストを塗布する。その後、第1外部電極層ペーストおよび第2外部電極層ペーストが形成された素子本体4を、乾燥させて、素子本体4と共に一体的に同時焼成する(図3Aに示す)。焼成条件としては、1500℃〜1600℃で焼成することが好ましい。このようにして、外部電極層10が形成された素子本体4を得る。   The above-described Pt paste is applied to the surface of the first external electrode layer paste formed on the element body 4 as the second external electrode layer paste that becomes the second external electrode layer 10b. Thereafter, the element body 4 on which the first external electrode layer paste and the second external electrode layer paste are formed is dried and integrally fired together with the element body 4 (shown in FIG. 3A). As firing conditions, firing is preferably performed at 1500 ° C. to 1600 ° C. In this way, the element body 4 in which the external electrode layer 10 is formed is obtained.

次に、素子本体4に形成された外部電極層10(第2外部電極層10b)に対して、リード端子12の先端部を、Ptペースト16Aを用いて接合する(図3Bに示す)。すなわち、リード端子12を、Ptペースト16Aを介して第2外部電極層10bに接触させて、乾燥させ、リード端子12の先端部を外部電極層10に対して焼付処理する。焼付処理の条件としては、1100〜1300℃で焼付することが好ましい。   Next, the tip of the lead terminal 12 is bonded to the external electrode layer 10 (second external electrode layer 10b) formed on the element body 4 using a Pt paste 16A (shown in FIG. 3B). That is, the lead terminal 12 is brought into contact with the second external electrode layer 10b via the Pt paste 16A and dried, and the leading end portion of the lead terminal 12 is baked on the external electrode layer 10. As a condition for the baking treatment, baking is preferably performed at 1100 to 1300 ° C.

次に、リード端子12が接合された素子本体4の周囲に、絶縁層14を形成する。絶縁層14の材料としては、1100℃以上の耐熱性を有するガラス、セラミックを用いることが好ましい。好ましいセラミックとしては、たとえば、Al、MgO、SiOやその混合物等が用いられる。 Next, an insulating layer 14 is formed around the element body 4 to which the lead terminals 12 are bonded. As a material for the insulating layer 14, it is preferable to use glass or ceramic having heat resistance of 1100 ° C. or higher. As a preferred ceramic, for example, Al 2 O 3 , MgO, SiO 2 or a mixture thereof is used.

絶縁層14となるペーストを、リード端子12の先端部が接合された素子本体4に、ディップ等によりコーティングする。その後、焼成を行う。焼成条件としては、1000〜1200℃で焼成することが好ましい。このようにして、絶縁層14で素子本体4が被覆された目的のサーミスタ素子2が得られる。   The element body 4 to which the tip of the lead terminal 12 is bonded is coated with a paste to be the insulating layer 14 by dipping or the like. Thereafter, firing is performed. As firing conditions, firing is preferably performed at 1000 to 1200 ° C. In this way, the desired thermistor element 2 in which the element body 4 is covered with the insulating layer 14 is obtained.

なお、素子本体4が単層の絶縁層14で覆われるように説明を行ったが、絶縁層は多層であっても良い。また、絶縁層に覆われた素子本体4は、金属ケース18に入れなくても良い。   Although the description has been made so that the element body 4 is covered with the single insulating layer 14, the insulating layer may be a multilayer. The element body 4 covered with the insulating layer may not be placed in the metal case 18.

本実施形態では、第1外部電極層10aには、セラミック粒子が30vol%以上含有されているため、1100℃付近での連続使用に際しても、外部電極層10が凝集するおそれがない。したがって、高温使用時に、外部電極層10の平面における面積は一定であり、積層型サーミスタ素子2の抵抗値にばらつきが発生しない。また、第1外部電極層10aに含まれる絶縁性のセラミック粒子が50vol%以下であるため、第1外部電極層10aを含む外部電極層10と内部電極層8との電気的接続を良好に確保することができ、積層型サーミスタ素子2の抵抗値にばらつきが生じることを防止できる。このように、1100℃付近の比較的に高温の使用環境においても、積層型サーミスタ素子2の抵抗値にばらつきが生じないため、信頼性を向上させることが可能となる。   In the present embodiment, since the first external electrode layer 10a contains 30 vol% or more of ceramic particles, the external electrode layer 10 is not likely to aggregate even during continuous use near 1100 ° C. Therefore, the area of the external electrode layer 10 in the plane is constant during high temperature use, and the resistance value of the laminated thermistor element 2 does not vary. Further, since the insulating ceramic particles contained in the first external electrode layer 10a is 50 vol% or less, good electrical connection between the external electrode layer 10 including the first external electrode layer 10a and the internal electrode layer 8 is ensured. It is possible to prevent variation in the resistance value of the laminated thermistor element 2. As described above, even in a relatively high temperature use environment around 1100 ° C., the resistance value of the multilayer thermistor element 2 does not vary, so that the reliability can be improved.

また、第2外部電極層10bがPt粒子で構成されるため、第2外部電極層10bの構造が緻密であり、積層型サーミスタ素子2の製造工程において、水分等が内部電極8の内部へ侵入するおそれが少ない。   Further, since the second external electrode layer 10b is composed of Pt particles, the structure of the second external electrode layer 10b is dense, and moisture and the like enter the internal electrode 8 in the manufacturing process of the multilayer thermistor element 2. There is little possibility to do.

第1外部電極層10aにおけるセラミック粒子を、サーミスタ層6,6aにおけるセラミック粒子と同じにすることで、第1外部電極層10aと素子本体4との密着性がより良好になり、1100℃付近での連続使用に際して、外部電極層10の凝集を効果的に防止することができる。また、サーミスタ層6,6aと第1外部電極層10aとで、同じセラミック粒子を用いることにより、製造工程を簡略化することができる。   By making the ceramic particles in the first external electrode layer 10a the same as the ceramic particles in the thermistor layers 6 and 6a, the adhesion between the first external electrode layer 10a and the element body 4 becomes better, and at around 1100 ° C. During continuous use, the aggregation of the external electrode layer 10 can be effectively prevented. Further, by using the same ceramic particles for the thermistor layers 6 and 6a and the first external electrode layer 10a, the manufacturing process can be simplified.

素子本体4と外部電極層10が同時焼成で形成されたとしても、素子本体4と外部電極層10(第1外部電極層10a+第2外部電極層10b)の収縮率の差に基づくデラミネーション等の発生を極力防止することができる。また、同時焼成により、製造工程の簡略化を図ることができる。   Even if the element body 4 and the external electrode layer 10 are formed by simultaneous firing, delamination based on the difference in shrinkage between the element body 4 and the external electrode layer 10 (first external electrode layer 10a + second external electrode layer 10b), etc. Can be prevented as much as possible. Further, simplification of the manufacturing process can be achieved by simultaneous firing.

第2実施形態
以下に示す以外は、上述した第1実施形態と同様であり、重複する説明を省略する。図4および図5に示すように、本実施形態では、リード端子12の先端側で、少なくとも第2外部電極層10bと接続している先端部12aは、断面矩形の平板形状をしている。リード端子12の先端部12aの断面の縦横寸法は、0.1〜0.4mm×0.2〜0.5mmであることが好ましい。本実施形態のリード端子12は、断面円形の線材の先端部12aをプレスすることによって形成される。なお、リード端子12は、先端から後端に至るまで平板形状であってもよい。
The second embodiment is the same as the above-described first embodiment except for the following, and redundant description is omitted. As shown in FIGS. 4 and 5, in the present embodiment, at the tip end side of the lead terminal 12, at least the tip end portion 12 a connected to the second external electrode layer 10 b has a flat plate shape with a rectangular cross section. The vertical and horizontal dimensions of the cross section of the distal end portion 12a of the lead terminal 12 are preferably 0.1 to 0.4 mm × 0.2 to 0.5 mm. The lead terminal 12 of the present embodiment is formed by pressing the tip portion 12a of a wire having a circular cross section. The lead terminal 12 may have a flat plate shape from the front end to the rear end.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例1
まず、グリーンシートを準備した。Y、Ca、Cr、Al、Co、Snの酸化物、炭酸塩、硝酸塩を用い、湿式混合によって均一に混合した後、乾燥させた。次に、1100〜1300℃の焼成条件で仮焼成し、仮焼粉を湿式粉砕して、セラミック粒子を得た。得られたセラミック粒子にバインダと溶剤を加えてスラリー化した。次に、スラリーをドクターブレード法によってシート化し、その後に乾燥させてグリーンシートを得た。
Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.
Example 1
First, a green sheet was prepared. Y, Ca, Cr, Al, Co, Sn oxides, carbonates and nitrates were uniformly mixed by wet mixing and then dried. Next, it was calcined under firing conditions of 1100 to 1300 ° C., and the calcined powder was wet pulverized to obtain ceramic particles. A binder and a solvent were added to the obtained ceramic particles to form a slurry. Next, the slurry was formed into a sheet by a doctor blade method and then dried to obtain a green sheet.

Pt粒子と、バインダと、溶剤を含むPtペースト(内部電極層ペースト)を準備し、グリーンシートの表面に、Ptペースト膜をスクリーン印刷により形成した。表面にPtペースト膜を形成したグリーンシートと、表面にPtペースト膜を形成しないグリーンシートとを用意した。   A Pt paste (internal electrode layer paste) containing Pt particles, a binder, and a solvent was prepared, and a Pt paste film was formed on the surface of the green sheet by screen printing. A green sheet having a Pt paste film formed on the surface and a green sheet having no Pt paste film formed on the surface were prepared.

次に、これらのグリーンシートを重ね合せ、圧力を加えて圧着し、乾燥工程を経た後に切断し、グリーン状態の素子本体4を得た。   Next, these green sheets were superposed, pressure was applied and pressure-bonded, and after a drying step, the green sheets were cut to obtain a green element body 4.

次に、第1外部電極層ペーストを準備し、グリーン状態の素子本体4の内部電極層8が露出する2面に、第1外部電極層ペーストを塗布した。第1外部電極層ペーストとして、Pt粒子と、湿式粉砕後のセラミック粒子と、バインダと、溶剤を含むペーストを用いた。第1外部電極層ペーストにおけるPt粒子とセラミック粒子との割合は、Pt粒子とセラミック粒子との合計を100vol%とした時に、セラミック粒子が30vol%であった。   Next, a first external electrode layer paste was prepared, and the first external electrode layer paste was applied to the two surfaces where the internal electrode layer 8 of the element body 4 in the green state was exposed. As the first external electrode layer paste, a paste containing Pt particles, ceramic particles after wet pulverization, a binder, and a solvent was used. The ratio of Pt particles and ceramic particles in the first external electrode layer paste was 30 vol% of ceramic particles when the total of Pt particles and ceramic particles was 100 vol%.

次に、第1外部電極層ペーストの表面に、第2外部電極層ペーストとして、内部電極層ペーストと同じPtペーストを塗布した。その後、第1外部電極層ペーストおよび第2外部電極層ペーストが塗布された素子本体4を、乾燥させて、1600℃の焼成条件で一体的に同時焼成した(図3Aに示す)。このようにして、外部電極層10(第1外部電極層10a+第2外部電極層10b)が形成された素子本体4を得た。なお、焼成後の第1外部電極層10aにおけるPt粒子とセラミック粒子との割合は、Pt粒子とセラミック粒子との合計を100vol%とした時に、セラミック粒子が30vol%であった。   Next, the same Pt paste as the internal electrode layer paste was applied as a second external electrode layer paste to the surface of the first external electrode layer paste. Thereafter, the element body 4 to which the first external electrode layer paste and the second external electrode layer paste were applied was dried and integrally co-fired under firing conditions of 1600 ° C. (shown in FIG. 3A). Thus, the element body 4 in which the external electrode layer 10 (first external electrode layer 10a + second external electrode layer 10b) was formed was obtained. The ratio of Pt particles and ceramic particles in the first external electrode layer 10a after firing was 30 vol% when the total of Pt particles and ceramic particles was 100 vol%.

このように外部電極10が形成された素子本体4のうち、20個をサンプリングし、それぞれについて、外部電極層10が内部電極層8とコンタクトできているか否かの評価を行った。なお、コンタクトが不良になると抵抗値が増大するため、コンタクト評価として抵抗値ばらつきで判定を行った。変動係数CV(%)=標準偏差/平均値×100とした。結果を表1に示す。   In this way, 20 of the element bodies 4 on which the external electrodes 10 were formed were sampled, and whether or not the external electrode layer 10 was in contact with the internal electrode layer 8 was evaluated. In addition, since the resistance value increases when the contact becomes defective, the contact evaluation was performed based on the resistance value variation. Coefficient of variation CV (%) = standard deviation / average value × 100. The results are shown in Table 1.

Figure 0005141736
Figure 0005141736

次に、上記のようにして外部電極10が形成された素子本体4のうち、20個をサンプリングし、これらを1100℃の高温に1000時間さらし、電極凝集評価を行った。なお、図6に示す素子本体4のように、外部電極層10が凝集していると抵抗値が増大するため、電極凝集評価として抵抗値ばらつきで判定を行った。変動係数CV(%)=標準偏差/平均値×100とした。結果を表1に示す。   Next, 20 of the element bodies 4 on which the external electrodes 10 were formed as described above were sampled, and these were exposed to a high temperature of 1100 ° C. for 1000 hours to perform electrode aggregation evaluation. Since the resistance value increases when the external electrode layer 10 is aggregated as in the element body 4 shown in FIG. Coefficient of variation CV (%) = standard deviation / average value × 100. The results are shown in Table 1.

実施例2〜5
焼成後の第1外部電極層10aにおけるセラミック粒子の割合を、35vol%,40vol%,45vol%,50vol%とした以外は、上述した実施例1と同様にして素子本体4を製造し、外部電極10を形成し、コンタクト評価および電極凝集評価を行った。結果を表1に示す。
Examples 2-5
The element body 4 was manufactured in the same manner as in Example 1 except that the ratio of the ceramic particles in the first external electrode layer 10a after firing was 35 vol%, 40 vol%, 45 vol%, and 50 vol%. 10 was formed, and contact evaluation and electrode aggregation evaluation were performed. The results are shown in Table 1.

比較例1
焼成後の第1外部電極層10aにおけるセラミック粒子の割合を、25vol%とした以外は、上述した実施例1と同様にして素子本体4を製造し、外部電極10を形成し、コンタクト評価および電極凝集評価を行った。結果を表1に示す。比較例1においては、表1に示すように、電極凝集評価における抵抗値ばらつきが大きかった。すなわち、図6に示す素子本体4のように、外部電極層10が凝集していた。
Comparative Example 1
Except that the ratio of the ceramic particles in the first external electrode layer 10a after firing was set to 25 vol%, the element body 4 was manufactured in the same manner as in Example 1 described above, the external electrode 10 was formed, contact evaluation and electrode Aggregation evaluation was performed. The results are shown in Table 1. In Comparative Example 1, as shown in Table 1, the resistance value variation in the electrode aggregation evaluation was large. That is, the external electrode layer 10 was agglomerated like the element body 4 shown in FIG.

比較例2
焼成後の第1外部電極層10aにおけるセラミック粒子の割合を、53vol%とした以外は、上述した実施例1と同様にして素子本体4を製造し、外部電極10を形成し、コンタクト評価および電極凝集評価を行った。結果を表1に示す。比較例2においては、コンタクト評価における抵抗値ばらつきが大きかった。
Comparative Example 2
Except that the ratio of the ceramic particles in the first external electrode layer 10a after firing was 53 vol%, the element body 4 was manufactured in the same manner as in Example 1 described above, the external electrode 10 was formed, contact evaluation and electrode Aggregation evaluation was performed. The results are shown in Table 1. In Comparative Example 2, the variation in resistance value in the contact evaluation was large.

評価
表1に示すように、比較例1および2に比較して、実施例1〜3においては、凝集評価の抵抗値ばらつきとコンタクト評価の抵抗値ばらつきとの双方において優れていた。これらの結果から、焼成後の第1外部電極層10aにおけるセラミック粒子の割合が30〜50vol%、好ましくは40〜50vol%である場合に、1100℃という高温に連続的にさらしても、外部電極層10が凝集する現象はほとんど見られず、しかも外部電極層10と内部電極層8とのコンタクトが良好であることが判明した。
As shown in Evaluation Table 1, compared with Comparative Examples 1 and 2, Examples 1 to 3 were superior in both resistance value variation in aggregation evaluation and resistance value variation in contact evaluation. From these results, when the ratio of the ceramic particles in the first external electrode layer 10a after firing is 30 to 50 vol%, preferably 40 to 50 vol%, the external electrode It has been found that the phenomenon that the layer 10 aggregates is hardly observed, and that the contact between the external electrode layer 10 and the internal electrode layer 8 is good.

2…積層型サーミスタ素子
4…素子本体
6…サーミスタ層
8…内部電極層
10…外部電極層
10a…第1外部電極層
10b…第2外部電極層
2 ... stacked thermistor element 4 ... element body 6 ... thermistor layer 8 ... internal electrode layer 10 ... external electrode layer 10a ... first external electrode layer 10b ... second external electrode layer

Claims (4)

少なくとも一対の内部電極層と、前記内部電極層の間に挟まれるサーミスタ層とを有する素子本体と、
前記素子本体の表面に形成され、前記内部電極層と電気的に接続する外部電極層とを有する積層型サーミスタ素子であって、
前記外部電極層は、
前記素子本体の表面に直接に形成される第1外部電極層と、
前記第1外部電極層の表面に形成される第2外部電極層とを有し、
前記第1外部電極層が白金粒子とセラミック粒子とを含み、前記第2外部電極層が白金粒子で構成され、
前記第1外部電極層における前記白金粒子と前記セラミック粒子との合計を100vol%とした時に、前記セラミック粒子が30〜50vol%であることを特徴とする積層型サーミスタ素子。
An element body having at least a pair of internal electrode layers and a thermistor layer sandwiched between the internal electrode layers;
A laminated thermistor element formed on the surface of the element body and having an external electrode layer electrically connected to the internal electrode layer,
The external electrode layer is
A first external electrode layer formed directly on the surface of the element body;
A second external electrode layer formed on the surface of the first external electrode layer,
The first external electrode layer includes platinum particles and ceramic particles, and the second external electrode layer is composed of platinum particles;
The multilayer thermistor element, wherein the ceramic particles are 30 to 50 vol% when the total of the platinum particles and the ceramic particles in the first external electrode layer is 100 vol%.
前記セラミック粒子は、前記サーミスタ層を構成するセラミック粒子と同じであることを特徴とする請求項1に記載の積層型サーミスタ素子。   The multilayer thermistor element according to claim 1, wherein the ceramic particles are the same as the ceramic particles constituting the thermistor layer. 前記第1外部電極層は、前記白金粒子と前記セラミック粒子を含むペースト膜の焼成体であり、
前記第2外部電極層は、前記白金粒子を含むペースト膜の焼成体であることを特徴とする請求項1または2に記載の積層型サーミスタ素子。
The first external electrode layer is a fired body of a paste film containing the platinum particles and the ceramic particles,
The multilayer thermistor element according to claim 1, wherein the second external electrode layer is a fired body of a paste film containing the platinum particles.
前記内部電極層と、前記サーミスタ層と、前記外部電極層は、同時焼成により形成されることを特徴とする請求項1〜3のいずれかに記載の積層型サーミスタ素子。   The multilayer thermistor element according to claim 1, wherein the internal electrode layer, the thermistor layer, and the external electrode layer are formed by simultaneous firing.
JP2010206599A 2010-09-15 2010-09-15 Multilayer thermistor element Active JP5141736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010206599A JP5141736B2 (en) 2010-09-15 2010-09-15 Multilayer thermistor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206599A JP5141736B2 (en) 2010-09-15 2010-09-15 Multilayer thermistor element

Publications (2)

Publication Number Publication Date
JP2012064694A JP2012064694A (en) 2012-03-29
JP5141736B2 true JP5141736B2 (en) 2013-02-13

Family

ID=46060121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206599A Active JP5141736B2 (en) 2010-09-15 2010-09-15 Multilayer thermistor element

Country Status (1)

Country Link
JP (1) JP5141736B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064696A (en) * 2010-09-15 2012-03-29 Tdk Corp Thermistor element

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179313B2 (en) * 1995-05-31 2001-06-25 松下電器産業株式会社 Electronic component manufacturing method
JPH097877A (en) * 1995-04-18 1997-01-10 Rohm Co Ltd Multilayered ceramic chip capacitor and manufacture thereof
JPH09115772A (en) * 1995-10-19 1997-05-02 Mitsubishi Materials Corp External electrode for chip electronic component
JPH11297508A (en) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component
JP2001291604A (en) * 2000-04-11 2001-10-19 Matsushita Electric Ind Co Ltd Chip-type laminated thermistor and its manufacturing method
JP4780686B2 (en) * 2010-06-02 2011-09-28 日本特殊陶業株式会社 Method for manufacturing gas sensor element and method for manufacturing gas sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064696A (en) * 2010-09-15 2012-03-29 Tdk Corp Thermistor element

Also Published As

Publication number Publication date
JP2012064694A (en) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5678520B2 (en) Thermistor element
JP5799948B2 (en) Ceramic electronic component and method for manufacturing the same
JP5971236B2 (en) Ceramic electronic components and glass paste
JP5093351B2 (en) Multilayer ceramic capacitor
JP4695002B2 (en) Insulating ceramics, ceramic heaters using them, and heater integrated elements.
JP2015035581A (en) Ceramic electronic component and method for manufacturing the same
JP5794222B2 (en) Ceramic electronic components
JP5347553B2 (en) Thermistor element
JPWO2006085507A1 (en) Surface mount negative thermistor
JP5796568B2 (en) Ceramic electronic components
TWI222086B (en) Manufacturing method of laminated ceramic electronic device
JP5324390B2 (en) Laminated electronic components
CN102385989A (en) Laminated ceramic capacitor
TWI580568B (en) Ceramic electronic parts and manufacturing method thereof
WO2015045722A1 (en) Multilayer ceramic electronic component
JP5141736B2 (en) Multilayer thermistor element
JP7151520B2 (en) multilayer electronic components
TWI584309B (en) Negative characteristic thermal resistance and its manufacturing method
JP5630603B2 (en) Thermistor element
JP6098208B2 (en) THERMISTOR ELEMENT AND MANUFACTURING METHOD THEREOF
JP4144080B2 (en) Multilayer semiconductor ceramic element
JP4710654B2 (en) Manufacturing method of multilayer chip varistor
JP4985995B2 (en) Thermistor element
US9831018B2 (en) Electronic component
JPH03116916A (en) Laminated type electronic part

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5141736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150